CN203480803U - 一种像素电路、显示面板及显示装置 - Google Patents
一种像素电路、显示面板及显示装置 Download PDFInfo
- Publication number
- CN203480803U CN203480803U CN201320390416.XU CN201320390416U CN203480803U CN 203480803 U CN203480803 U CN 203480803U CN 201320390416 U CN201320390416 U CN 201320390416U CN 203480803 U CN203480803 U CN 203480803U
- Authority
- CN
- China
- Prior art keywords
- luminescent device
- signal source
- switching transistor
- circuits
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本实用新型公开了一种像素电路、显示面板及显示装置,用以提高像素电路的寿命。所述像素电路包括:充电子电路、电容、第一驱动子电路和第二驱动子电路;所述电容的第一端与第一驱动子电路和第二驱动子电路的第一端相连,所述电容的第二端与所述充电子电路相连;所述第一驱动子电路的第二端与第一发光器件相连,所述第二驱动子电路的第二端与第二发光器件相连,其中,第一驱动子电路流入第一发光器件的驱动电流和第二驱动子电路流入第二发光器件的驱动电流方向相反;所述充电子电路用于为所述电容充电,所述电容放电时使得第一驱动子电路驱动第一发光器件发光,或使得第二驱动子电路驱动第二发光器件发光。
Description
技术领域
本实用新型涉及有机发光显示技术领域,尤其涉及一种像素电路、显示面板及显示装置。
背景技术
有机发光显示器件因其具有低功耗、高亮度、低成本、广视角,以及响应速度快等优点备受关注,在有机发光技术领域已经得到广泛应用。
有机电致发光二极管(Organic Light Emitting Diode,OLED)是目前有机发光领域应用较多的一种发光器件。目前,OLED按照驱动方式可以分为无源驱动和有源驱动两大类,即直接寻址和薄膜晶体管(Thin Film Transistor,TFT)矩阵寻址两类。其中,有源驱动OLED也称为有源矩阵OLED(AMOLED),每一个子像素单元中的发光器件通过像素电路和加载直流电源电压信号(VDD或VSS)的电源线对其进行驱动发光。
参见图1,为现有驱动发光器件发光的像素电路结构示意图,以n型驱动晶体管为例,像素电路包括:驱动晶体管T1、电容C1、开关晶体管T2;电容C1的第一端与驱动晶体管T1的栅极相连,第二端与低电平参考电压源VSS相连;开关晶体管T2的漏极与驱动晶体管T1的栅极相连,栅极与门信号源VScan相连,源极与数据信号源VData相连;驱动晶体管T1的源极与高电平参考电压源VDD相连,漏极与发光器件D1的正极相连,发光器件D1的负极与低电平参考电压源VSS相连。
在一帧图像显示阶段,驱动发光器件D1发光之前,门信号源VScan输出电压信号使开关晶体管T2开启,数据信号源与电容C1所在支路导通,数据信号源VData输出数据信号加载到电容C1的第一端,为电容C1充电;驱动发光器件D1发光阶段,门信号源VScan输出电压信号使开关晶体管T2关闭,数据信号源与电容C1所在支路断路,电容C1放电,驱动发光器件D1发光。
现有技术提供的像素电路仅包含一个驱动晶体管和与该驱动晶体管相连的发光器件,在一帧图像显示阶段,像素电路中的驱动晶体管驱动所述发光器件发光;AMOLED显示器驱动OLED发光属于直流驱动,长时间直流驱动电压对应的电场造成OLED内部离子极性化,使得OLED形成内建电场,从而使OLED阈值电压增大,大大降低了OLED的发光效率,缩短了OLED寿命。寿命是制约有机发光显示装置,尤其是大尺寸,高亮度的有机发光显示装置广泛应用的重要因素。
实用新型内容
本实用新型实施例提供的一种像素电路、显示面板及显示装置,用以提高显示装置中发光器件的寿命。
本实用新型实施例提供的一种像素电路包括:充电子电路、电容、第一驱动子电路和第二驱动子电路;
所述电容的第一端与第一驱动子电路和第二驱动子电路的第一端相连,所述电容的第二端与所述充电子电路相连;
所述第一驱动子电路的第二端与第一发光器件相连,所述第二驱动子电路的第二端与第二发光器件相连,其中,第一驱动子电路流入第一发光器件的驱动电流和第二驱动子电路流入第二发光器件的驱动电流方向相反;
所述充电子电路用于为所述电容充电,所述电容放电时使得第一驱动子电路驱动第一发光器件发光,或使得第二驱动子电路驱动第二发光器件发光。
较佳地,所述第一驱动子电路包括n型驱动晶体管,所述第二驱动子电路包括p型驱动晶体管;
其中,所述n型驱动晶体管的栅极与所述电容的第一端相连,源极与可提供交流信号的第一参考电压源相连,漏极与第一发光器件的负极相连,第一发光器件的正极与可提供交流信号的第二参考电压源相连;
所述p型驱动晶体管的栅极与所述电容的第一端相连;源极与所述第一参考电压源相连,漏极与第二发光器件的正极相连,第二发光器件的负极与所述第二参考电压源相连;
所述电容的第二端与所述充电子电路相连且与所述第一参考电压源相连。
较佳地,所述充电子电路包括:
第一门信号源、数据信号源和第一开关晶体管;
所述第一开关晶体管的漏极与所述数据信号源相连,源极与所述电容的第二端相连,栅极与所述第一门信号源相连;
所述第一门信号源用于控制所述第一开关晶体管开启,使得所述数据信号源与所述电容所在支路导通,数据信号源向所述电容充电。
较佳地,还包括与所述第一驱动子电路相连的第一补偿子电路,和与所述第二驱动子电路相连的第二补偿子电路;
所述第一补偿子电路包括第二开关晶体管;
所述第二补偿子电路包括第三开关晶体管;
其中,所述第二开关晶体管的源极与所述n型驱动晶体管的栅极相连,漏极与n型驱动晶体管的漏极相连,栅极与第二门信号源相连;
所述第三开关晶体管的源极与p型驱动晶体管的栅极相连,漏极与p型驱动晶体管的漏极相连,栅极与所述第二门信号源相连。
较佳地,还包括控制所述第一发光器件和第二发光器件与第二参考电压源之间导通的第四开关晶体管,所述第四开关晶体管的栅极与充电控制信号源相连,源极与所述第一发光器件的正极以及第二发光器件的负极相连,漏极与所述第二参考电压源相连,所述充电控制信号源用于控制所述第四开关晶体管的开启与关闭。
较佳地,还包括:控制所述电容与第一参考电压源导通的第五开关晶体管;
所述第五开关晶体管的栅极与第三门信号源相连,源极与所述第一参考电压源相连,漏极与所述电容的第二端相连;
所述第三门信号源用于控制所述第五开关晶体管开启与关闭。
较佳地,所述第一开关晶体管、第二开关晶体管、第三开关晶体管为n型晶体管,所述第五开关晶体管为p型晶体管;或者
所述第一开关晶体管、第二开关晶体管、第三开关晶体管为p型晶体管,所述第五开关晶体管为n型晶体管;
所述第一门信号源、第二门信号源、第三门信号源为同一门信号源。
本实用新型实施例还提供一种显示面板,包括由栅线和数据线围设而成的多个呈矩阵排列的像素单元,每一像素单元中包括一个像素电路和与该像素电路相连的第一发光器件和第二发光器件;
其中,所述像素电路为上述像素电路;
位于同一行的像素电路中的充电子电路与同一条栅线相连,位于同一列的像素电路中的充电子电路与同一条数据线相连;在一帧图像显示阶段,在所述第一驱动子电路和第二驱动子电路先后分别驱动第一发光器件发光和第二发光器件发光之前,所述充电子电路通过数据线和栅线为所述电容充电。
较佳地,所述像素电路为上述像素电路;
所述第一开关晶体管的漏极通过数据线与所述数据信号源相连,栅极通过所述栅线与所述第一门信号源相连;
所述门信号源和数据信号源分别通过栅线和数据线为所述电容充电。
本实用新型实施例提供一种显示装置,包括所述显示面板。
本实用新型通过在每一个像素区域设置两个相并联的第一发光器件和第二发光器件,第一发光器件和第二发光器件的工作电流方向相反,且分别通过第一驱动子电路和第二驱动子电路分别驱动第一发光器件和第二发光器件发光。第一发光器件和第二发光器件交替轮流发光、可以提高每一发光器件的寿命。
附图说明
图1为现有像素电路结构示意图;
图2为本实用新型实施例提供的像素电路结构示意图之一;
图3为本实用新型实施例提供的像素电路结构示意图之二;
图4为本实用新型实施例提供的像素电路结构示意图之三;
图5为本实用新型实施例提供的像素电路结构示意图之四;
图6为本实用新型实施例提供的图5所示的像素电路工作的时序图;
图7为本实用新型实施例提供的与第一驱动子电路对应的具有复位功能的像素电路结构示意图;
图8为本实用新型实施例提供与第一驱动子电路对应的具有充电功能的像素电路结构示意图;
图9为本实用新型实施例提供的与第一驱动子电路对应的具有驱动发光器件发光功能的像素电路结构示意图;
图10为本实用新型实施例提供的与第二驱动子电路对应的具有复位功能的像素电路结构示意图;
图11为本实用新型实施例提供与第二驱动子电路对应的具有充电功能的像素电路结构示意图;
图12为本实用新型实施例提供的与第二驱动子电路对应的具有驱动发光器件发光功能的像素电路结构示意图;
图13为本实用新型实施例提供的有机发光显示面板结构示意图。
具体实施方式
需要说明的是,对于液晶显示领域的晶体管来说,漏极和源极没有明确的区别,因此本实用新型实施例中所提到的晶体管的源极可以为晶体管的漏极,晶体管的漏极也可以为晶体管的源极。
本实用新型实施例提供的一种像素电路、显示面板及显示装置,用以提高显示装置中发光器件的寿命,以及改善发光器件发光显示不均匀的问题。
在AMOLED显示面板中,包括由栅线和数据线围设而成的多个呈矩阵分布的像素单元,每一个像素单元包括一个像素电路。本实用新型通过在每一个像素单元设置两个并联连接的第一驱动子电路和第二驱动子电路,两个驱动子电路分别在不同时间段驱动与各自相连的第一发光器件和第二发光器件轮流发光;例如,在一帧图像显示时间t内,前(1/2)t时间内驱动第一发光器件发光,后(1/2)t时间内驱动第二发光器件发光。
相比较在一个像素单元设置一个发光器件的像素电路,本实用新型提供的发光器件的寿命至少提高一倍。
一般地,像素电路驱动发光器件发光的过程至少包括两个阶段,即数据信号的写入阶段和发光阶段。在第一驱动子电路和第二驱动子电路分别驱动第一发光器件和第二发光器件发光之前,充电子电路用于为所述电容充电,当所述电容放电时,所述第一驱动子电路和第二驱动子电路之一驱动与之相连的发光器件发光。
以下将结合附图具体说明本实用新型提供的像素电路、显示面板及显示装置。
参见图2,本实用新型实施例提供的像素电路,包括:
充电子电路1、电容Cst、第一驱动子电路2和第二驱动子电路3;电容Cst的第一端(A端)与第一驱动子电路2和第二驱动子电路3的第一端相连,电容Cst的第二端(B端)与充电子电路1相连;第一驱动子电路2的第二端与第一发光器件D1相连,第二驱动子电路3的第二端与第二发光器件D2相连,其中,第一驱动子电路2流入第一发光器件D1的驱动电流I1和第二驱动子电路流入第二发光器件D2的驱动电流I2方向相反;图2中带箭头的线段表示驱动电流的方向。充电子电路1用于为电容Cst充电,电容Cst放电时使得第一驱动子电路2驱动第一发光器件D1发光,或使得第二驱动子电路3驱动第二发光器件D2发光。
较佳地,本实用新型实施例提供的发光器件可以为OLED或其他有机电致发光元件等,本实用新型不作具体限定。
以下以发光器件为OLED为例将具体说明图2所示的像素电路结构。
参见图3,像素电路包括:充电子电路1、与充电子电路1相连的第一驱动子电路2和第二驱动子电路3;第一驱动子电路2与第一发光器件D1相连;第二驱动子电路3与第二发光器件D2相连;
第一驱动子电路2包括:n型驱动晶体管Tn;第二驱动子电路3包括:p型驱动晶体管Tp;
其中,n型驱动晶体管Tn的栅极与电容Cst的第一端(A端)相连,源极与可提供交流信号的第一参考电压源11的输出端相连;漏极与第一发光器件D1的负极相连,第一发光器件D1的正极与可提供交流信号的第二参考电压源12的输出端相连;
p型驱动晶体管Tp的栅极与电容Cst的第一端(A端)相连,源极与第一参考电压源11的输出端相连;漏极与第二发光器件D2的正极相连;第二发光器件D2的负极与第二参考电压源12的输出端相连;
电容Cst的第二端(B端)与第一参考电压源11的输出端相连;
充电子电路1与电容Cst的第二端(B端)相连;
充电子电路1用于在驱动第一发光器件D1或第二发光器件D2发光之前向电容Cst输入数据信号;
第一驱动子电路2和第二驱动子电路3用于在电容Cst放电后分别驱动第一发光器件D1和第二发光器件D2发光。第一发光器件D1和第二发光器件D2交替发光,第一发光器件D1和第二发光器件D2的寿命至少提高一倍。
此外,如图3所示,第一驱动子电路2和第二驱动子电路3共用第一参考电压源11和第二参考电压源12;由于第一驱动子电路2和第二驱动子电路3在不同时间段工作,第一参考电压源11和第二参考电压源12分时间工作,可以简化电路的结构。在具体实施时,只需要切换第一参考电压源11和第二参考电压源12输出电压的高低电平状态,即可实现第一驱动子电路2和第二驱动子电路3交替工作。
需要说明的是,本实用新型提供的像素电路,分别与第一驱动子电路和第二驱动子电路相连的发光器件不限于为一个,第一发光器件和第二发光器件分别可以与多个相互串联的发光器件相连,这里不作具体限定。第一驱动子电路和第二驱动子电路共用一个电容Cst,可以简化电路的结构,其实电容Cst不限于为一个,在此不作具体限定。
参见图3,设第一参考电压源11输出的电压VDS的高电平电压为VDD,低电平电压为VSS。设第二参考电压源12输出的参考电压VSD的高电平电压为VDD,低电平电压为VSS。VDD为大于零的正值,VSS的值可以为零或者为小于零的负值。
本实用新型当第一参考电压源输出高电平电压,且第二参考电压源输出低电平电压时,第二驱动子电路所在支路导通,第一驱动子电路所在支路断路;当第一参考电压源输出低电平电压,且第二参考电压源输出高电平电压时,第二驱动子电路所在支路断路,第一驱动子电路所在支路导通。
参见图4,图2或图3所示的充电子电路1包括:
数据信号源13、第一门信号源14,以及与数据信号源13和第一门信号源14相连的第一开关晶体管T1;
具体地,第一开关晶体管T1的漏极与数据信号源13的输出端相连,源极与电容Cst的第二端(B端)相连,栅极与第一门信号源14的输出端相连;第一门信号源14用于在时序的控制下控制第一开关晶体管T1的开启与关闭,数据信号源13在时序的控制下通过处于开启状态的第一开关晶体管T1向电容Cst写入数据信号。
本实用新型为了实现驱动第一发光器件D1和驱动发光器件D2的驱动电流均与第一参考电压源提供的电压VDS和第二参考电压源提供的VSD无关,避免VDD或VSS信号线上由于负载原因所导致的电压降IR Drop而引起的流过发光器件的电流变化;且为了实现所述驱动电流与n型驱动晶体管Tn的阈值电压Vth1和p型驱动晶体管Tp的阈值电压Vth2无关,避免不同驱动晶体管阈值电压差异导致的各像素发光不均匀的问题,该像素电路还包括解决上述问题的补偿子电路。
参见图5,本实用新型提供的像素电路还包括:与第一驱动子电路2相连的第一补偿子电路4,以及与第二驱动子电路3相连的第二补偿子电路5;
第一补偿子电路4包括第二开关晶体管T2;第二开关晶体管T2的源极与n型驱动晶体管Tn的栅极相连,漏极与n型驱动晶体管Tn的漏极相连,栅极与第二门信号源15的输出端相连;
第二补偿子电路5包括第三开关晶体管T3;第三开关晶体管T3的源极与p型驱动晶体管Tp的栅极相连,漏极与p型驱动晶体管Tp的漏极相连,栅极与第二门信号源15的输出端相连。
当然,第二开关晶体管和第三开关晶体管可以与不同的门信号源相连(即分别与相互独立的门信号源相连),通过不同的门信号源控制第二开关晶体管和第三开关晶体管分别开启或关闭。
同理,第一门信号源和第二门信号源可以为同一门信号源也可以是不同的门信号源。当第一门信号源和第二门信号源为同一门信号源时,第一开关晶体管、第二开关晶体管和第三开关晶体管为同一类型的晶体管(例如均为n型或p型晶体管);图5所示的第一开关晶体管T1、第二开关晶体管T2和第三开关晶体管T3均为p型晶体管。
参见图5,为了避免像素电路在写入阶段第一参考电压源11和第二参考电压源12对充电子电路1的影响,像素电路还包括:第四开关晶体管T4和第五开关晶体管T5;
第四开关晶体管T4的栅极与充电控制信号源16的输出端相连,源极同时与第一发光器件D1的正极以及第二发光器件D2的负极相连,漏极与第二参考电压源12的输出端相连。充电控制信号源16在时序的控制下控制第四开关晶体管T4的开启与关闭。
第五开关晶体管T5的栅极与第三门信号源17相连,源极与第一参考电压源11的输出端相连,漏极与电容Cst的第二端(B端)相连。第三门信号源17在时序的控制下控制第五开关晶体管T5的开启与关闭。
较佳地,为了简化电路结构,所述第一门信号源、第二门信号源、第三门信号源为同一门信号源(即共用一个门信号源);所述第一开关晶体管、第二开关晶体管、第三开关晶体管为n型晶体管,所述第五开关晶体管为p型晶体管;或者
所述第一开关晶体管、第二开关晶体管、第三开关晶体管为p型晶体管,所述第五开关晶体管为n型晶体管。
充电控制信号源独立控制第四开关晶体管的开启与关闭。
在具体实施过程中,第一门信号源、第二门信号源、第三门信号源通过栅线与各晶体管相连。数据信号源通过数据线与第一开关晶体管相连。
以下将具体说明本实用新型实施例提供的像素电路驱动方法:
在一帧图像显示阶段,所述第一驱动子电路和第二驱动子电路在时序的控制下先后分别驱动第一发光器件发光和第二发光器件发光;
在所述第一驱动子电路驱动第一发光器件发光之前,所述充电子电路为所述电容充电,所述电容放电时使得第一驱动子电路驱动第一发光器件发光,或使得第二驱动子电路驱动第二发光器件发光。
较佳地,当控制所述第一参考电压源输出高电平,且所述第二参考电压源为低电平时,所述第一驱动子电路所在支路断路,所述第二驱动子电路所在支路导通,第二驱动子电路驱动第二发光器件发光;
当控制所述第一参考电压源输出低电平,且所述第二参考电压源为高电平时,所述第二驱动子电路所在支路断路,所述第一驱动子电路所在支路导通,第一驱动子电路驱动第一发光器件发光。
所述控制第一驱动子电路驱动第一发光器件发光,具体包括:
复位阶段,所述第一门信号源、第二门信号源和第三门信号源分别控制第一开关晶体管、第二开关晶体管、第三开关晶体管开启,第五开关晶体管关闭,充电控制信号源控制第四开关晶体管开启;第一参考电压源输出低电平、第二参考电压源输出高电平,使得第一发光器件、n型驱动晶体管和电容所在支路开启,数据信号源和第二参考电压源输出的电压加载到电容的两端,电容两端的电压复位;
写入阶段,所述第一门信号源、第二门信号源和第三门信号源分别控制第一开关晶体管、第二开关晶体管、第三开关晶体管开启,第五开关晶体管关闭,充电控制信号源控制第四开关晶体管关闭;第一参考电压源输出低电平、第二参考电压源输出高电平,使得n型驱动晶体管和电容所在支路开启,数据信号源输出的电压加载到电容的一端,电容存储数据信号;
发光阶段,所述第一门信号源、第二门信号源和第三门信号源分别控制第一开关晶体管、第二开关晶体管、第三开关晶体管关闭,第五开关晶体管开启,充电控制信号源控制第四开关晶体管开启;第一参考电压源输出低电平、第二参考电压源输出高电平,使得n型驱动晶体管、电容和第一发光器件所造支路导通,电容放电,第一驱动子电路驱动第一发光器件发光。
所述控制第二驱动子电路驱动第二发光器件发光,具体包括:
复位阶段,第一门信号源、第二门信号源、第三门信号源分别控制第一开关开关晶体管、第二开关晶体管、第三开关晶体管开启,第五开关晶体管关闭,充电控制信号源控制第四晶体管开启;第一参考电压源输出高电平、第二参考电压源输出低电平,使得第二发光器件、p型驱动晶体管和电容所在支路开启,数据信号源和第一参考电压源输出的电压加载到电容的两端,电容两端的电压复位;
写入阶段,第一门信号源、第二门信号源、第三门信号源分别控制第一开关开关晶体管、第二开关晶体管、第三开关晶体管开启,第五开关晶体管关闭,充电控制信号源控制第四晶体管关闭;第一参考电压源输出高电平、第二参考电压源输出低电平,使得p型驱动晶体管和电容所在支路开启,数据信号源输出的电压加载到电容的一端,电容存储数据信号;
发光阶段,第一门信号源、第二门信号源、第三门信号源分别控制第一开关开关晶体管、第二开关晶体管、第三开关晶体管关闭,第五开关晶体管开启,充电控制信号源控制第四晶体管开启;第一参考电压源输出高电平、第二参考电压源输出低电平,使得p型驱动晶体管、电容和第一发光器件所造支路导通,电容放电,第二驱动子电路驱动第二发光器件发光。
以下将结合图5所示的像素电路和图6所示的像素电路工作的时序图,具体说明本实用新型实施例提供的像素电路工作原理。
设第一门信号源、第二门信号源、第三门信号源为同一门信号源,输出电压信号为VScan。
设充电控制信号源输出电压信号为VEM。
以第一开关晶体管T1、第二开关晶体管T2、第三开关晶体管T3和第四开关晶体管T4为p型晶体管,第五开关晶体管T5为n型晶体管为例说明。
n型晶体管在栅极输入高电平电压时开启,输入低电平电压时关闭;p型晶体管在栅极输入低电平电压时开启,输入高电平电压时关闭。
设VDD为高于GND的正值,VSS为低于GND的负值。
以下将介绍像素电路驱动第一发光器件发光的工作原理。
图6中,驱动第一发光器件发光对应复位阶段(a阶段)、写入阶段(b阶段),以及发光阶段(c阶段);驱动第二发光器件发光对应复位阶段(d阶段)、写入阶段(e阶段),以及发光阶段(f阶段)。
a阶段:复位阶段。
如图6所示,图5中的第一门信号源14输出电压VScan为低电平,与第一门信号源14相连的第一开关晶体管T1、第二开关晶体管T2、第三开关晶体管T3低电平电压下开启(即导通),与第三门信号源17(第三门信号源17与第一门信号源14是同一信号源)相连的第五开关晶体管T5关闭(即截止);
第二开关晶体管T2开启,与第二开关晶体管T2相连的n型驱动晶体管Tn的源极和漏极接通,此时,n型驱动晶体管Tn等效于一个二极管。第三开关晶体管T3开启,与第三开关晶体管T3相连的p型驱动晶体管Tp的源极和漏极接通,此时,p型驱动晶体管Tn等效于一个二极管。
充电控制信号源16输出的电压VEM为低电平,与充电控制信号源16相连的第四开关晶体管T4开启;
第一参考电压源11的输出低电平电压VSS,第二参考电压源12的输出高电平电压VDD。p型驱动晶体管截止,p型驱动晶体管所在支路断路。n型驱动晶体管导通,n型驱动晶体管所在支路导通。
数据信号源13输出低电平数据电压信号为VData。
此时,图5所示的像素电路等效为图7所示的电路结构。
第一发光器件D1、n型驱动晶体管Tn以及电容Cst和数据信号源13所在支路导通。数据信号源13的电压VData和第二参考电压源12的电压VDD分别加载到电容Cst的两端,电容Cst两端的电压为VDD-VData。
b阶段:写入阶段。
如图6所示,图5中的第一门信号源14输出电压VScan为低电平,与第一门信号源14相连的第一开关晶体管T1、第二开关晶体管T2、第三开关晶体管T3开启,与第三门信号源17(第三门信号源17与第一门信号源14是同一信号源)相连的第五开关晶体管T5关闭;
第二开关晶体管T2将n型驱动晶体管Tn的源极和漏极接通,n型驱动晶体管Tn等效于一个二极管。
充电控制信号源16输出的电压VEM为高电平,与充电控制信号源16相连的第四开关晶体管T4关闭;
第一参考电压源11的输出电压VDS为低电平电压VSS,第二参考电压源12的输出电压VSD为高电平电压VDD。
第一参考电压源11、n型驱动晶体管Tn和数据信号源13所在支路导通。
此时,图5所示的像素电路等效为图8所示的电路结构。
电容Cst通过n型驱动晶体管Tn放电直到n型驱动晶体管Tn截止,此时n型驱动晶体管Tn的栅极和源极之间的电压Vgs=Vth1,电容Cst两端的电压为Vth1-VData。此时,数据信号写入电容Cst中,Vth1是栅极和源极之间的阈值电压。
c阶段:发光阶段。
如图6所示,图5所示的第一门信号源14输出电压VScan为高电平,与第一门信号源14相连的第一开关晶体管T1、第二开关晶体管T2、第三开关晶体管T3关闭,与第三门信号源17(第三门信号源17与第一门信号源14是同一信号源)相连的第五开关晶体管T5开启。
充电控制信号源16输出的电压VEM为低电平,与充电控制信号源16相连的第四开关晶体管T4开启;
第一参考电压源11的输出电压VDS为低电平电压VSS,第二参考电压源12的输出电压VSD为高电平电压VDD。电容Cst与数据信号源所在支路断路,电容Cst、n型驱动晶体管和第一发光器件所在支路导通。
此时,图5所示的像素电路等效为图9所示的电路结构。
如图9所示,电容Cst的第二端连接至第一参考电压源11(输出低电平信号),第一端连接至n型驱动晶体管Tn的栅极,n型驱动晶体管Tn的栅极电压Vg=VSS+Vth1-VData,源极电压Vs=VSS。栅极和源极之间的电压Vgs=Vg-Vs=Vth1-VData。
由于n型驱动晶体管Tn工作于饱和状态,根据饱和状态电流特性可知n型驱动晶体管Tn的漏电流满足如下公式:其中idn为n型驱动晶体管Tn的漏电流,Vgs为n型驱动晶体管Tn的栅极和源极之间的电压,K为结构参数,相同结构中此数值相对稳定,Vth1为n型驱动晶体管Tn的阈值电压,将Vgs=Vth1-VData带入公式 得到
由此可知,流经n型驱动晶体管Tn的漏电极idn仅与数据信号源提供的电压信号VData有关,与Vth1和VDD无关。即该像素电路具有补偿Vth1和VDD的功能。该漏电流idn驱动第一发光器件D1发光,流经D1的电流不因背板制造工艺原因而造成的n型驱动晶体管Tn的阈值电压Vth1不均匀所导致的电流不同,也不会因为VDD信号线上因负载原因所导致的VDD的IR Drop而引起的电流变化。
以下将介绍像素电路驱动第二发光器件发光的工作原理。
驱动第二发光器件发光时,像素电路中的各信号源的时序图与驱动第一发光器件发光的时序图相同,不同之处在于,第一参考电压源11的输出电压VDS由低电平电压VSS切换为高电平电压VDD,第二参考电压源12的输出电压VSD由高电平电压VDD切换为低电平电压VSS。
d阶段:复位阶段。
如图6所示,图5中的第一门信号源14输出电压VScan为低电平,与第一门信号源14相连的第一开关晶体管T1、第二开关晶体管T2、第三开关晶体管T3开启,第五开关晶体管T5关闭;
第三开关晶体管T3开启,与第三开关晶体管T3相连的p型驱动晶体管Tp的源极和漏极接通,此时,p型驱动晶体管Tn等效于二极管。
充电控制信号源16输出的电压VEM为低电平,与充电控制信号源16相连的第四开关晶体管T4开启;
数据信号源13输出数据电压信号为VData。
第一参考电压源11的输出高电平电压VDD,第二参考电压源12的输出低电平电压VSS。n型驱动晶体管所在支路断路。p型驱动晶体管、第二发光器件D2和数据信号源13所在支路导通。
此时,图5所示的像素电路等效为图10所示的电路结构。
数据信号源13输出的电压VData和第二参考电压源输出的电压VSS加载到电容Cst两端,电容Cst两端的电压为VSS-VData。
e阶段:写入阶段。
如图6所示,图5中的第一门信号源14输出电压VScan为低电平,与第一门信号源14相连的第一开关晶体管T1、第二开关晶体管T2、第三开关晶体管T3开启,第五开关晶体管T5关闭;
第三开关晶体管T将p型驱动晶体管Tp的源极和漏极接通,p型驱动晶体管Tp等效为二极管。
充电控制信号源16输出的电压VEM为高电平,与充电控制信号源16相连的第四开关晶体管T4关闭;
此时,图5所示的像素电路等效为图11所示的电路结构。
电容Cst通过p型驱动晶体管Tp充电直到p型驱动晶体管Tp截止,此时p型驱动晶体管Tp的栅极和源极之间的电压为p型驱动晶体管Tp的阈值电压Vth2,电容Cst两端的电压为Vth2-VData。此时,数据信号写入电容Cst中。
f阶阶段:发光阶段。
如图6所示,图5所示的第一门信号源14输出电VScan为高电平,与第一门信号源14相连的第一开关晶体管T1、第二开关晶体管T2、第三开关晶体管T3关闭,第五开关晶体管T5为n型晶体管,在高电平电压下导通。
充电控制信号源16输出的电压VEM为低电平,与充电控制信号源16相连的第四开关晶体管T4开启;
第一参考电压源11的输出电压VDS为高电平电压VDD,第二参考电压源12的输出电压VSD为低电平电压VSS。
此时,图5所示的像素电路等效为图12所示的电路结构。
如图12所示,电容Cst的第二端连接至第一参考电压源11(输出高电平信号),第一端连接至P型驱动晶体管Tp的栅极,p型驱动晶体管Tn的栅极电压Vg=Vdd+Vth2-VData,源极电压Vs=Vdd。p型驱动晶体管Tp的栅极和源极之间的电压Vgs=Vg-Vs=Vdd+Vth2-VData-Vdd=Vth2-VData。
由于p型驱动晶体管Tp工作于饱和状态,根据饱和状态电流特性可知p型驱动晶体管Tp的漏电流满足如下公式:其中idp为p型驱动晶体管Tp的漏电流,Vgs为p型驱动晶体管Tp的栅极和源极之间的电压,K为结构参数,相同结构中此数值相对稳定,Vth2为p型驱动晶体管Tp的阈值电压,将Vgs=Vth2-VData带入公式 得到
由此可知,流经p型驱动晶体管Tp的漏电极idp仅与数据信号源13提供的电压信号VData有关,与Vth2和VDD无关。该漏电流idp驱动第二发光器件D2发光,流经D2的电流不因背板制造工艺原因而造成的p型驱动晶体管Tp的阈值电压Vth2不均匀所导致的电流不同,也不会因为VDD信号线上因负载原因所导致的VDD的IR Drop而引起的电流变化。
本实用新型实施例还提供一种显示面板,参见图13,所述显示面板包括:
多条沿行方向分布的栅线,如图13中所示的G1、G2、......、Gn;
多条沿列方向分布的数据线,如图13中所示的D1、D2、......、Dm;
相邻的两条栅线和数据线围设成的多个像素单元;
每一像素单元包括一个本实用新型实施例提供的像素电路20和与该像素电路20相连的第一发光器件D1和第二发光器件D2;
位于同一行的像素电路20与同一条栅线相连,位于同一列的像素电路20与同一条数据线相连;
位于同一行的像素电路中的充电子电路与同一条栅线相连,位于同一列的像素电路中的充电子电路与同一条数据线相连;在一帧图像显示阶段,在所述第一驱动子电路和第二驱动子电路先后分别驱动第一发光器件发光和第二发光器件发光之前,所述充电子电路通过数据线和栅线为所述电容充电。
具体地,所述充电子电路中的第一开关晶体管的漏极通过数据线与所述数据信号源相连,栅极通过所述栅线与所述第一门信号源相连;所述门信号源和数据信号源分别通过栅线和数据线为所述电容充电。
本实用新型实施例还提供一种显示装置,包括上述显示面板。该显示装置可以为有机电致发光显示OLED面板、OLED显示器、OLED电视或电子纸等显示装置。
本实用新型第一参考电压源和第二参考电压源、第一门信号源、数据信号源,以及充电控制信号源为交流信号,按照时序的变化而变化。
综上所述,本实用新型通过在每一个像素区域设置第一发光器件和第二发光器件,第一发光器件和第二发光器件的工作电流方向相反,且分别通过n型驱动晶体管和p型驱动晶体管驱动发光。第一发光器件和第二发光器件交替轮流发光、发光器件的寿命至少提高一倍。
显然,本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。这样,倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内,则本实用新型也意图包含这些改动和变型在内。
Claims (10)
1.一种像素电路,其特征在于,包括:充电子电路、电容、第一驱动子电路和第二驱动子电路;
所述电容的第一端与第一驱动子电路和第二驱动子电路的第一端相连,所述电容的第二端与所述充电子电路相连;
所述第一驱动子电路的第二端与第一发光器件相连,所述第二驱动子电路的第二端与第二发光器件相连,其中,第一驱动子电路流入第一发光器件的驱动电流和第二驱动子电路流入第二发光器件的驱动电流方向相反;
所述充电子电路用于为所述电容充电,所述电容放电时使得第一驱动子电路驱动第一发光器件发光,或使得第二驱动子电路驱动第二发光器件发光。
2.根据权利要求1所述的像素电路,其特征在于,所述第一驱动子电路包括n型驱动晶体管,所述第二驱动子电路包括p型驱动晶体管;
其中,所述n型驱动晶体管的栅极与所述电容的第一端相连,源极与可提供交流信号的第一参考电压源相连,漏极与第一发光器件的负极相连,第一发光器件的正极与可提供交流信号的第二参考电压源相连;
所述p型驱动晶体管的栅极与所述电容的第一端相连;源极与所述第一参考电压源相连,漏极与第二发光器件的正极相连,第二发光器件的负极与所述第二参考电压源相连;
所述电容的第二端与所述充电子电路相连且与所述第一参考电压源相连。
3.根据权利要求2所述的像素电路,其特征在于,所述充电子电路包括:
第一门信号源、数据信号源和第一开关晶体管;
所述第一开关晶体管的漏极与所述数据信号源相连,源极与所述电容的第二端相连,栅极与所述第一门信号源相连;
所述第一门信号源用于控制所述第一开关晶体管开启,使得所述数据信号源与所述电容所在支路导通,数据信号源向所述电容充电。
4.根据权利要求3所述的像素电路,其特征在于,还包括与所述第一驱 动子电路相连的第一补偿子电路,和与所述第二驱动子电路相连的第二补偿子电路;
所述第一补偿子电路包括第二开关晶体管;
所述第二补偿子电路包括第三开关晶体管;
其中,所述第二开关晶体管的源极与所述n型驱动晶体管的栅极相连,漏极与n型驱动晶体管的漏极相连,栅极与第二门信号源相连;
所述第三开关晶体管的源极与p型驱动晶体管的栅极相连,漏极与p型驱动晶体管的漏极相连,栅极与所述第二门信号源相连。
5.根据权利要求4所述的像素电路,其特征在于,还包括控制所述第一发光器件和第二发光器件与第二参考电压源之间导通的第四开关晶体管,所述第四开关晶体管的栅极与充电控制信号源相连,源极与所述第一发光器件的正极以及第二发光器件的负极相连,漏极与所述第二参考电压源相连,所述充电控制信号源用于控制所述第四开关晶体管的开启与关闭。
6.根据权利要求5所述的像素电路,其特征在于,还包括:控制所述电容与第一参考电压源导通的第五开关晶体管;
所述第五开关晶体管的栅极与第三门信号源相连,源极与所述第一参考电压源相连,漏极与所述电容的第二端相连;
所述第三门信号源用于控制所述第五开关晶体管开启与关闭。
7.根据权利要求6所述的像素电路,其特征在于,所述第一开关晶体管、第二开关晶体管、第三开关晶体管为n型晶体管,所述第五开关晶体管为p型晶体管;或者
所述第一开关晶体管、第二开关晶体管、第三开关晶体管为p型晶体管,所述第五开关晶体管为n型晶体管;
所述第一门信号源、第二门信号源、第三门信号源为同一门信号源。
8.一种显示面板,其特征在于,包括由栅线和数据线围设而成的多个呈矩阵排列的像素单元,每一像素单元中包括一个像素电路和与该像素电路相连 的第一发光器件和第二发光器件;
其中,所述像素电路为权利要求1所述的像素电路;
位于同一行的像素电路中的充电子电路与同一条栅线相连,位于同一列的像素电路中的充电子电路与同一条数据线相连;在一帧图像显示阶段,在所述第一驱动子电路和第二驱动子电路先后分别驱动第一发光器件发光和第二发光器件发光之前,所述充电子电路通过数据线和栅线为所述电容充电。
9.根据权利要求8所述的显示面板,其特征在于,所述像素电路为权利要求3-7任一权项所述的像素电路;
所述第一开关晶体管的漏极通过数据线与所述数据信号源相连,栅极通过所述栅线与所述第一门信号源相连;
所述门信号源和数据信号源分别通过栅线和数据线为所述电容充电。
10.一种显示装置,其特征在于,包括权利要求8或9所述的显示面板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201320390416.XU CN203480803U (zh) | 2013-07-02 | 2013-07-02 | 一种像素电路、显示面板及显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201320390416.XU CN203480803U (zh) | 2013-07-02 | 2013-07-02 | 一种像素电路、显示面板及显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN203480803U true CN203480803U (zh) | 2014-03-12 |
Family
ID=50229091
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201320390416.XU Expired - Lifetime CN203480803U (zh) | 2013-07-02 | 2013-07-02 | 一种像素电路、显示面板及显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN203480803U (zh) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103383836A (zh) * | 2013-07-02 | 2013-11-06 | 京东方科技集团股份有限公司 | 一种像素电路及其驱动方法、显示面板及显示装置 |
CN109727579A (zh) * | 2017-10-31 | 2019-05-07 | 乐金显示有限公司 | 电致发光显示器 |
CN109830212A (zh) * | 2019-03-15 | 2019-05-31 | 深圳市华星光电半导体显示技术有限公司 | 一种oled显示面板 |
CN111063306A (zh) * | 2019-12-16 | 2020-04-24 | 深圳市华星光电半导体显示技术有限公司 | 一种像素电路及其驱动方法、显示面板 |
CN111489684A (zh) * | 2019-01-09 | 2020-08-04 | 美科米尚技术有限公司 | 微型发光二极管驱动电路和微型发光二极管显示器 |
CN114038414A (zh) * | 2021-12-09 | 2022-02-11 | 深圳市华星光电半导体显示技术有限公司 | 发光器件驱动电路、背光模组及显示面板 |
CN114724511A (zh) * | 2022-06-08 | 2022-07-08 | 惠科股份有限公司 | 像素驱动电路、像素驱动方法及显示面板 |
US11790852B1 (en) | 2022-09-26 | 2023-10-17 | HKC Corporation Limited | Display panel, display module, and display device |
-
2013
- 2013-07-02 CN CN201320390416.XU patent/CN203480803U/zh not_active Expired - Lifetime
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9496293B2 (en) | 2013-07-02 | 2016-11-15 | Boe Technology Group Co., Ltd. | Pixel circuit and method for driving the same, display panel and display apparatus |
CN103383836A (zh) * | 2013-07-02 | 2013-11-06 | 京东方科技集团股份有限公司 | 一种像素电路及其驱动方法、显示面板及显示装置 |
CN109727579A (zh) * | 2017-10-31 | 2019-05-07 | 乐金显示有限公司 | 电致发光显示器 |
CN111489684B (zh) * | 2019-01-09 | 2023-05-16 | 美科米尚技术有限公司 | 微型发光二极管驱动电路和微型发光二极管显示器 |
CN111489684A (zh) * | 2019-01-09 | 2020-08-04 | 美科米尚技术有限公司 | 微型发光二极管驱动电路和微型发光二极管显示器 |
CN109830212A (zh) * | 2019-03-15 | 2019-05-31 | 深圳市华星光电半导体显示技术有限公司 | 一种oled显示面板 |
CN111063306A (zh) * | 2019-12-16 | 2020-04-24 | 深圳市华星光电半导体显示技术有限公司 | 一种像素电路及其驱动方法、显示面板 |
US11289017B2 (en) | 2019-12-16 | 2022-03-29 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Pixel circuit and related driving method, and display panel |
CN114038414A (zh) * | 2021-12-09 | 2022-02-11 | 深圳市华星光电半导体显示技术有限公司 | 发光器件驱动电路、背光模组及显示面板 |
CN114724511B (zh) * | 2022-06-08 | 2022-08-26 | 惠科股份有限公司 | 像素驱动电路、像素驱动方法及显示面板 |
CN114724511A (zh) * | 2022-06-08 | 2022-07-08 | 惠科股份有限公司 | 像素驱动电路、像素驱动方法及显示面板 |
WO2023236502A1 (zh) * | 2022-06-08 | 2023-12-14 | 惠科股份有限公司 | 像素驱动电路、像素驱动方法及显示面板 |
US11790852B1 (en) | 2022-09-26 | 2023-10-17 | HKC Corporation Limited | Display panel, display module, and display device |
WO2024066394A1 (zh) * | 2022-09-26 | 2024-04-04 | 惠科股份有限公司 | 显示面板、显示模组与显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103383834B (zh) | 一种像素电路、显示面板及显示装置 | |
CN103383836B (zh) | 一种像素电路及其驱动方法、显示面板及显示装置 | |
CN203480803U (zh) | 一种像素电路、显示面板及显示装置 | |
CN103971640B (zh) | 一种像素驱动电路及其驱动方法和显示装置 | |
CN103440840B (zh) | 一种显示装置及其像素电路 | |
CN103117042B (zh) | 一种像素单元驱动电路、驱动方法、像素单元及显示装置 | |
CN103198794B (zh) | 像素电路及其驱动方法、有机发光显示面板及显示装置 | |
CN103839520A (zh) | 像素电路及其驱动方法、显示面板和显示装置 | |
CN104157236A (zh) | 一种移位寄存器及栅极驱动电路 | |
CN104157239A (zh) | 像素电路、像素电路的驱动方法和显示装置 | |
WO2016155183A1 (zh) | 像素电路、显示装置及其驱动方法 | |
CN102956185B (zh) | 一种像素电路及显示装置 | |
CN104036724A (zh) | 像素电路、像素电路的驱动方法和显示装置 | |
CN203733448U (zh) | 像素电路、显示面板和显示装置 | |
CN105096826A (zh) | 一种像素电路及其驱动方法、阵列基板、显示装置 | |
CN104036725A (zh) | 像素电路及其驱动方法、有机发光显示面板及显示装置 | |
CN103000131A (zh) | 一种像素电路及其驱动方法、显示面板及显示装置 | |
CN105609048A (zh) | 一种像素补偿电路及其驱动方法、显示装置 | |
CN203480806U (zh) | 一种像素电路、阵列基板和显示装置 | |
CN103198797B (zh) | 有源矩阵有机发光二极管面板的驱动方法及像素单元 | |
CN104167167A (zh) | 像素电路及其驱动方法、显示装置 | |
CN104157241A (zh) | 一种像素驱动电路及其驱动方法和显示装置 | |
CN106097976A (zh) | 像素驱动电路及显示装置 | |
CN103745685A (zh) | 有源矩阵式有机发光二极管面板驱动电路及驱动方法 | |
CN203858845U (zh) | 像素电路、有机发光显示面板及显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term |
Granted publication date: 20140312 |
|
CX01 | Expiry of patent term |