JP7161640B2 - 発光装置 - Google Patents

発光装置 Download PDF

Info

Publication number
JP7161640B2
JP7161640B2 JP2022086213A JP2022086213A JP7161640B2 JP 7161640 B2 JP7161640 B2 JP 7161640B2 JP 2022086213 A JP2022086213 A JP 2022086213A JP 2022086213 A JP2022086213 A JP 2022086213A JP 7161640 B2 JP7161640 B2 JP 7161640B2
Authority
JP
Japan
Prior art keywords
transistor
conductive film
light
film
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022086213A
Other languages
English (en)
Other versions
JP2022119903A (ja
Inventor
潤 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2022119903A publication Critical patent/JP2022119903A/ja
Priority to JP2022165327A priority Critical patent/JP7214031B2/ja
Application granted granted Critical
Publication of JP7161640B2 publication Critical patent/JP7161640B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H10K50/155—Hole transporting layers comprising dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/818—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/852—Arrangements for extracting light from the devices comprising a resonant cavity structure, e.g. Bragg reflector pair
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]

Description

本発明は、トランジスタが各画素に設けられた発光装置に関する。
発光素子を用いた表示装置は視認性が高く、薄型化に最適であると共に、視野角にも制限
が無いため、ＣＲＴ（Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ）や液晶表示装置に替わる表示
装置として注目されている。発光素子を用いたアクティブマトリクス型の表示装置は、具
体的に提案されている構成がメーカーによって異なるが、通常、少なくとも発光素子と、
画素へのビデオ信号の入力を制御するトランジスタ（スイッチング用トランジスタ）と、
該発光素子に供給する電流値を制御するトランジスタ（駆動用トランジスタ）とが、各画
素に設けられている。
画素に設ける上記トランジスタをすべて同じ極性とすることで、トランジスタの作製工程
において、半導体層に一導電性を付与する不純物元素の添加などの工程を、一部省略する
ことができる。下記の特許文献１には、ｎチャネル型トランジスタのみで画素が構成され
ている発光素子型ディスプレイについて、記載されている。
特開２００３－１９５８１０号公報
ところで、発光装置では、駆動用トランジスタのドレイン電流が発光素子に供給されるた
め、画素間において駆動用トランジスタの閾値電圧にばらつきが生じると、発光素子の輝
度にもそのばらつきが反映されてしまう。従って、閾値電圧のばらつきを見越して駆動用
トランジスタの電流値を補正することができる画素構成の提案は、発光装置の画質向上を
図る上で、重要な課題である。
また、一般的に、発光素子のアノードとして用いる導電膜は、発光素子のカソードとして
用いる導電膜よりも、大気中においてその表面が酸化されにくい。なおかつ、発光素子の
アノードとして用いる導電膜は、通常、スパッタリング法を用いて形成されるため、電界
発光材料を含む電界発光層上にアノードを形成すると、スパッタダメージにより電界発光
層が損傷を受けやすい。よって、アノード、電界発光層、カソードの順に積層された構造
を有する発光素子は、作製プロセスも簡易であり、高い発光効率が得られやすい。しかし
、上記構造の発光素子にｎチャネル型の駆動用トランジスタを組み合わせる場合、駆動用
トランジスタのソースが発光素子のアノードに接続される。よって、電界発光材料の劣化
に伴って、発光素子のアノードとカソード間の電圧が増加すると、駆動用トランジスタに
おいてソースの電位が上昇し、ゲートとソース間の電圧（ゲート電圧）が小さくなる。そ
のため、駆動用トランジスタのドレイン電流、すなわち、発光素子に供給される電流が小
さくなり、発光素子の輝度が低下する。
上述の問題に鑑み、本発明は、駆動用トランジスタの閾値電圧のばらつきによる画素間の
輝度のばらつきが抑えられる、発光装置の提供を課題の一つとする。或いは、本発明は、
電界発光層の劣化により、発光素子の輝度が低下するのを抑制できる発光装置の提供を、
課題の一つとする。
本発明の一態様では、上記課題を解決するために、駆動用トランジスタのゲートとソース
間の電圧を保持する第１の容量素子と、当該第１の容量素子に直列に接続され、なおかつ
発光素子と直列に接続された第２の容量素子とを、画素に設ける。また、第１の容量素子
が有する容量値は、発光素子及び第２の容量素子で構成される合成容量の容量値よりも、
小さい構成とする。上記画素において、駆動用トランジスタのゲートとドレインを接続し
た状態で、閾値電圧よりも大きい電圧を駆動用トランジスタのゲートとソースの間に印加
する。次いで、上記ゲートとドレインを接続したまま、ソースをフローティング（浮遊状
態）とすることで、上記第１の容量素子に駆動用トランジスタの閾値電圧が保持される。
そして、ソースをフローティング（浮遊状態）としたまま、ゲートに画像信号の電圧を与
えると、駆動用トランジスタのゲートとソース間に、画像信号の電圧に閾値電圧を加算し
た電圧が与えられる。発光素子は、駆動用トランジスタのゲート電圧に見合った値の電流
が供給され、階調の表示を行う。
本発明の一態様では、上記構成により、駆動用トランジスタの閾値電圧がシフトしても、
閾値電圧の大きさに合わせてそのゲート電圧を定めることができる。また、本発明の一態
様では、上記構成により、電界発光材料の劣化に伴って発光素子のアノードとカソード間
の電圧が増加しても、駆動用トランジスタのゲート電圧に変化が生じない。
具体的に、本発明の一態様に係る発光装置は、発光素子と、ソースが発光素子のアノード
に電気的に接続され、発光素子に流れる電流を制御する第１のトランジスタと、第１のト
ランジスタのゲートに画像信号を入力するか否かを制御する第２のトランジスタと、第１
のトランジスタのゲートとドレインを電気的に接続するか否かを制御する第３のトランジ
スタと、第１のトランジスタのドレインに第１の電源電位を供給するか否かを制御する第
４のトランジスタと、発光素子のアノードに第２の電源電位を供給するか否かを制御する
第５のトランジスタと、第１のトランジスタのゲートとソースの間の電圧を保持する第１
の容量素子と、第１の容量素子に直列接続で電気的に接続され、発光素子に直列接続で電
気的に接続される第２の容量素子と、を備え、第１のトランジスタ乃至第５のトランジス
タのそれぞれは、ｎチャネル型トランジスタである発光装置である。
さらに、本発明の一態様に係る発光装置では、第２のトランジスタのドレインに第２の電
源電位を供給するか否かを制御する第６のトランジスタを設けてもよい。
さらに、上記本発明の一態様に係る発光装置では、第１のトランジスタ乃至第６のトラン
ジスタにおいて、ソースとドレインの間に設けられるチャネル形成領域が酸化物半導体、
或いは単結晶シリコンであってもよい。
本発明の一態様では、上記構成により、駆動用トランジスタの閾値電圧のばらつきによる
画素間の輝度のばらつきが抑えられる。或いは、本発明の一態様では、電界発光層の劣化
により、発光素子の輝度が低下するのを抑制できる。
発光装置における画素部を示す回路図と、タイミングチャート。 発光装置の駆動方法を示す図。 発光装置の駆動方法を示す図。 発光装置における画素部を示す回路図。 画素の上面図。 画素の断面図。 画素の上面図。 画素の上面図。 画素の断面図。 画素の断面図。 駆動回路のブロック図。 駆動回路のブロック図。 発光装置の斜視図。 電子機器の図。 酸化物材料の構造を説明する図。 酸化物材料の構造を説明する図。 酸化物材料の構造を説明する図。 計算によって得られた移動度のゲート電圧依存性を説明する図である。 計算によって得られたドレイン電流と移動度のゲート電圧依存性を説明する図である。 計算によって得られたドレイン電流と移動度のゲート電圧依存性を説明する図である。 計算によって得られたドレイン電流と移動度のゲート電圧依存性を説明する図である。 計算に用いたトランジスタの断面構造を説明する図である。 トランジスタの特性を示す図。 トランジスタの特性を示す図。 トランジスタの特性を示す図。 トランジスタの特性を示す図。 トランジスタの特性を示す図。 トランジスタのＸＲＤスペクトルを示す図。 トランジスタの特性を示す図。 トランジスタの構造を説明する図。 トランジスタの構造を説明する図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び
詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明
は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
（実施の形態１）
本実施の形態における発光装置は、画素部を含む。さらに、本実施の形態の発光装置にお
ける画素部の例について図１を用いて説明する。
図１（Ａ）に示すように、画素部は、信号線Ｓ１と、電源線ＶＡと、電源線ＶＢと、電源
線ＶＣと、走査線Ｇ１と、走査線Ｇ２と、走査線Ｇ３と、走査線Ｇ４と、発光素子１０１
と、トランジスタ１０２と、トランジスタ１０３と、トランジスタ１０４と、トランジス
タ１０５と、トランジスタ１０６と、容量素子１０７と、容量素子１０８と、トランジス
タ１０９とを備える。
図１（Ａ）に示す発光装置において、トランジスタは電界効果トランジスタである。また
、上記トランジスタでは、構造や動作条件などによって、ソースとドレインが互いに入れ
替わることがある。
例えば、発光素子１０１、トランジスタ１０２、トランジスタ１０３、トランジスタ１０
４、トランジスタ１０５、トランジスタ１０６、容量素子１０７、容量素子１０８、及び
トランジスタ１０９を備える回路を一つの画素回路として、一つの画素回路により一つの
画素を構成してもよい。上記画素回路は、画素部において、行列方向に複数設けられる。
また、２つ以上の上記画素回路により一つの画素を構成してもよい。その場合、一つの画
素における上記画素回路をサブ画素ともいう。
発光素子１０１は、アノード及びカソードを有し、該アノードとカソードの間に流れる電
流量に応じた輝度で発光する。よって、発光素子１０１により、階調の表示を行うことが
できる。
発光素子１０１としては、例えばエレクトロルミネセンス素子又は発光ダイオードなどを
用いることができる。例えば、発光素子１０１の構造を、アノードとして用いられる導電
膜及びカソードとして用いられる導電膜の間に電界発光材料を含む電界発光層を含む構造
にすることができる。
トランジスタ１０２のソースは、発光素子１０１のアノードに電気的に接続される。トラ
ンジスタ１０２は、発光素子１０１に流れる電流を制御する駆動用トランジスタとしての
機能を有する。
トランジスタ１０３のソース及びドレインの一方は、信号線Ｓ１に電気的に接続され、ト
ランジスタ１０３のソース及びドレインの他方は、トランジスタ１０２のゲートに電気的
に接続される。信号線Ｓ１は、画像信号（ビデオ信号）が供給される配線である。また、
図１（Ａ）において、トランジスタ１０３のゲートは、走査線Ｇ１に電気的に接続される
。走査線Ｇ１は、走査信号ＳＣＮ１が供給される配線であり、トランジスタ１０３は、走
査信号ＳＣＮ１に応じてオン状態又はオフ状態になる。トランジスタ１０３は、トランジ
スタ１０２のゲートに画像信号を入力するか否かを制御するスイッチング用トランジスタ
としての機能を有する。
トランジスタ１０４のソース及びドレインの一方は、トランジスタ１０２のドレインに電
気的に接続され、トランジスタ１０４のソース及びドレインの他方は、トランジスタ１０
２のゲートに電気的に接続される。また、図１（Ａ）において、トランジスタ１０４のゲ
ートは、走査線Ｇ２に電気的に接続される。走査線Ｇ２は、走査信号ＳＣＮ２が供給され
る配線であり、トランジスタ１０４は、走査信号ＳＣＮ２に応じてオン状態又はオフ状態
になる。トランジスタ１０４は、トランジスタ１０２のゲートとドレインを電気的に接続
するか否かを制御する機能を有する。
トランジスタ１０５のソース及びドレインの一方は、電源線ＶＡに電気的に接続され、ト
ランジスタ１０５のソース及びドレインの他方は、トランジスタ１０２のドレインに電気
的に接続される。電源線ＶＡは、電源電位Ｖ１が供給される配線であり、電源電位Ｖ１は
、基準電位（例えば接地電位）より高い電位である。また、図１（Ａ）において、トラン
ジスタ１０５のゲートは、走査線Ｇ３に電気的に接続される。走査線Ｇ３は、走査信号Ｓ
ＣＮ３が供給される配線であり、トランジスタ１０５は、走査信号ＳＣＮ３に応じてオン
状態又はオフ状態になる。トランジスタ１０５は、トランジスタ１０２のドレインに電源
電位Ｖ１を供給するか否かを制御する機能を有する。
トランジスタ１０６のソース及びドレインの一方は、電源線ＶＢに電気的に接続され、ト
ランジスタ１０６のソース及びドレインの他方は、発光素子１０１のアノードに電気的に
接続される。電源線ＶＢは、電源電位Ｖ２が供給される配線であり、電源電位Ｖ２は、基
準電位未満の電位である。また、図１（Ａ）において、トランジスタ１０６のゲートは、
走査線Ｇ４に電気的に接続される。走査線Ｇ４は、走査信号ＳＣＮ４が供給される配線で
あり、トランジスタ１０６は、走査信号ＳＣＮ４に応じてオン状態又はオフ状態になる。
トランジスタ１０６は、発光素子１０１のアノードに電源電位Ｖ２を供給するか否かを制
御する機能を有する。また、発光素子１０１のカソードの電圧を、電源電位Ｖ２より高い
電位にすることにより、例えば初期化期間において、発光素子１０１に流れる電流量を低
減することができる。
容量素子１０７の一対の電極の一方は、トランジスタ１０２のゲートに電気的に接続され
、容量素子１０７の一対の電極の他方は、トランジスタ１０２のソースに電気的に接続さ
れる。容量素子１０７は、トランジスタ１０２のゲートとソースの間の電圧を保持する機
能を有する。
容量素子１０８の一対の電極の一方は、容量素子１０７の一対の電極の他方、及び発光素
子１０１のアノードに電気的に接続され、容量素子１０８の一対の電極の他方は、電源線
ＶＢに電気的に接続される。容量素子１０８は、容量素子１０７に直列接続で電気的に接
続され、発光素子１０１に直列接続で電気的に接続される。
なお、容量素子１０７が有する容量値は、発光素子１０１及び容量素子１０８で構成され
る合成容量の容量値よりも小さいことが好ましい。これにより、発光素子１０１における
容量によるトランジスタ１０２のゲートとソースの間における電圧の低下を抑制すること
ができる。
トランジスタ１０９のソース及びドレインの一方は、電源線ＶＣに電気的に接続され、ト
ランジスタ１０９のソース及びドレインの他方は、トランジスタ１０２のドレインに電気
的に接続される。電源線ＶＣは、電源電位Ｖ３が供給される配線であり、電源電位Ｖ３は
、電源電位Ｖ１よりも低く、電源電位Ｖ２よりも高く、発光素子１０１のカソードの電位
より高い電位である。なお、これに限定されず、発光素子１０１のカソードを電源線ＶＣ
に電気的に接続させてもよい。また、電源電位Ｖ３と電源電位Ｖ２の電位差は、トランジ
スタ１０２の閾値電圧より大きい。また、トランジスタ１０９のソース及びドレインの他
方を、トランジスタ１０２のドレインではなくゲートに電気的に接続させてもよい。また
、図１（Ａ）において、トランジスタ１０９のゲートは、走査線Ｇ２に電気的に接続され
、トランジスタ１０９は、走査信号ＳＣＮ２に応じてオン状態又はオフ状態になる。トラ
ンジスタ１０９は、トランジスタ１０２のドレインに電源電位Ｖ３を供給するか否かを制
御する機能を有する。トランジスタ１０９を設けることにより、初期化期間において、ト
ランジスタ１０２のゲートとドレインに電源電位Ｖ１より低い電源電位Ｖ３を供給し、ト
ランジスタ１０２のソースとドレインの間に流れる電流値を小さくすることができる。よ
って、消費電力を低減することができる。
トランジスタ１０２としては、ｎチャネル型トランジスタを用いることができる。また、
トランジスタ１０３、トランジスタ１０４、トランジスタ１０５、トランジスタ１０６、
及びトランジスタ１０９としては、ｎチャネル型トランジスタ又はｐチャネル型トランジ
スタを用いることができる。例えば、トランジスタ１０２、トランジスタ１０３、トラン
ジスタ１０４、トランジスタ１０５、トランジスタ１０６、及びトランジスタ１０９とし
てｎチャネル型トランジスタを用いることにより、製造工程数を削減することができる。
また、トランジスタ１０２、トランジスタ１０３、トランジスタ１０４、トランジスタ１
０５、トランジスタ１０６、及びトランジスタ１０９としては、例えばソースとドレイン
の間に設けられるチャネル形成領域が酸化物半導体などのワイドギャップ半導体であるト
ランジスタを用いても良いし、該チャネル形成領域が非晶質、微結晶、多結晶又は単結晶
である、シリコン又はゲルマニウムなどの半導体であるトランジスタを用いても良い。上
記酸化物半導体を用いたトランジスタは、従来のシリコンなどの半導体を用いたトランジ
スタよりオフ電流の低い酸化物半導体を用いたトランジスタである。上記酸化物半導体は
、シリコンよりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い。その
ため、トランジスタのオフ電流を極めて低くすることができ、上記酸化物半導体を用いた
トランジスタのオフ電流は、チャネル幅１μｍあたり１０ａＡ（１×１０－１７Ａ）以下
、好ましくはチャネル幅１μｍあたり１ａＡ（１×１０－１８Ａ）以下、さらには好まし
くはチャネル幅１μｍあたり１０ｚＡ（１×１０－２０Ａ）以下、さらに好ましくはチャ
ネル幅１μｍあたり１ｚＡ（１×１０－２１Ａ）以下、さらに好ましくはチャネル幅１μ
ｍあたり１００ｙＡ（１×１０－２２Ａ）以下である。
次に、本実施の形態における発光装置の駆動方法例について、図１（Ｂ）に示すタイミン
グチャート、並びに図２及び図３を用いて説明する。なお、ここでは一例としてトランジ
スタ１０２、トランジスタ１０３、トランジスタ１０４、トランジスタ１０５、トランジ
スタ１０６、及びトランジスタ１０９が全てｎチャネル型トランジスタであるとする。ま
た、容量素子１０７の容量値は、発光素子１０１及び容量素子１０８で構成される合成容
量の容量値よりはるかに小さく、該合成容量によるトランジスタ１０２のゲートとソース
の間における電圧の低下は無いものとする。
本実施の形態における発光装置の駆動方法例は、初期化期間Ｔ１１、閾値電圧データ取得
期間Ｔ１２、画像信号入力期間Ｔ１３、表示期間Ｔ１４に大きく分けられる。
まず、初期化期間Ｔ１１において、図１（Ｂ）及び図２（Ａ）に示すように、トランジス
タ１０４、トランジスタ１０６、及びトランジスタ１０９をオン状態にする。
このとき、トランジスタ１０２のゲート及びドレインのそれぞれの電位が電源電位Ｖ３と
なる。また、トランジスタ１０２のソースの電位が電源電位Ｖ２となる。これにより、ト
ランジスタ１０２がオン状態になり、トランジスタ１０２のゲートとソースの間の電圧（
電圧Ｖｇｓ１０２ともいう）は、電源電位Ｖ３から電源電位Ｖ２を引いた値（Ｖ３－Ｖ２
）になる。
次に、閾値電圧データ取得期間Ｔ１２において、図１（Ｂ）及び図２（Ｂ）に示すように
、トランジスタ１０６をオフ状態にする。
このとき、トランジスタ１０２はオン状態のままトランジスタ１０２のソースとドレイン
の間に電流が流れることにより、トランジスタ１０２のソースの電位が上昇し、トランジ
スタ１０２のゲートとソースの間の電圧がトランジスタ１０２の閾値電圧（電圧Ｖｔｈ１
０２ともいう）以下になった時点でトランジスタ１０２がオフ状態になる。その後、トラ
ンジスタ１０４及びトランジスタ１０９をオフ状態にすることにより、トランジスタ１０
２のゲートとソースの間の電圧が保持される。
次に、画像信号入力期間Ｔ１３において、図１（Ｂ）及び図３（Ａ）に示すように、トラ
ンジスタ１０３をオン状態にする。
このとき、トランジスタ１０２のゲートに画像信号が入力され、トランジスタ１０２のゲ
ートの電位が画像信号に応じて変化する。このとき、トランジスタ１０２のゲートとソー
スの間の電圧は、トランジスタ１０２の閾値電圧＋電圧Ｖｓ（Ｖｔｈ１０２＋Ｖｓ）とな
る。電圧Ｖｓの値は、画像信号によるトランジスタ１０２のゲートの電位の変化量に応じ
て決まる。図３（Ａ）では、一例としてトランジスタ１０２がオン状態になるとする。
次に、表示期間Ｔ１４において、図１（Ｂ）及び図３（Ｂ）に示すように、トランジスタ
１０３をオフ状態にし、トランジスタ１０５をオン状態にする。
このとき、トランジスタ１０２のドレインの電位が電源電位Ｖ１となり、トランジスタ１
０２のソースとドレインの間に電流が流れる。さらに、発光素子１０１のアノードとカソ
ードの間に電流が流れることにより発光素子１０１が発光する。よって、表示状態になる
。
このとき、発光素子１０１に流れる電流値は、トランジスタ１０２のソースとドレインの
間に流れる電流値（Ｉｄｓ１０２ともいう）によって決まり、トランジスタ１０２を飽和
領域で動作させる場合、トランジスタ１０２のソースとドレインの間に流れる電流値は、
下記式（１）で表すことができる。
Figure 0007161640000001
βは、トランジスタ１０２の移動度、チャネル長、チャネル幅などから求められる定数で
ある。
表示期間Ｔ１４において、トランジスタ１０２のゲートとソースの間の電圧（Ｖｇｓ１０
２）は、Ｖｔｈ１０２＋Ｖｓであるため、上記式（１）に代入すると下記式（２）のよう
になる。
Figure 0007161640000002
よって、トランジスタ１０２のソースとドレインの間に流れる電流値（Ｉｄｓ１０２）は
、トランジスタ１０２の閾値電圧に関係なく、画像信号の値に応じて決まる。
上記動作を全ての画素回路で行うことにより、発光装置において画像が表示される。さら
に、上記動作を各画素回路で繰り返し行うことにより、発光装置の表示画像を書き換える
ことができる。
以上が本実施の形態における発光装置の駆動方法例である。
なお、本実施の形態における発光装置では、図４に示すようにトランジスタ１０９を設け
なくてもよい。このとき、初期化期間Ｔ１１では、トランジスタ１０５をオン状態にして
トランジスタ１０２のドレインに電源電位Ｖ１を供給する。トランジスタ１０９を設けな
い構成にすることにより、トランジスタの数を少なくすることができ、回路面積を小さく
することができる。
図１乃至図４を用いて説明したように、本実施の形態における発光装置では、閾値電圧デ
ータ取得期間を設け、容量素子を用いて駆動トランジスタのゲートとソースの間の電圧を
駆動用トランジスタの閾値電圧に応じた値に設定しておく。これにより、表示期間におい
て、駆動用トランジスタのソースとドレインの間に流れる電流量を、駆動用トランジスタ
の閾値電圧に関係なく決めることができるため、駆動トランジスタの閾値電圧のばらつき
による画素間の輝度のばらつきを抑えることができる。
また、本実施の形態における発光装置では、初期化期間において、発光素子のアノードに
初期化用の電源電位を供給することにより、発光素子における電界発光層の劣化による発
光素子のアノードとカソードの間に印加される電圧の変化を抑えることができる。よって
、電界発光層の劣化により、発光素子の輝度が低下するのを抑制することができる。
また、本実施の形態における発光装置では、画素部における全てのトランジスタをｎチャ
ネル型トランジスタで構成することにより、製造工程数を削減することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態２）
本実施の形態では、本発明の一態様に係る発光装置の、画素の具体的な構成について説明
する。
図５に、図１（Ａ）に示した画素の上面図を、一例として示す。なお、図５では、画素の
レイアウトを明確に示すために、各種の絶縁膜を省略して、画素の上面図を示す。また、
図５では、画素が有するトランジスタと容量素子のレイアウトを明確に示すために、アノ
ードと、電界発光層と、カソードとを省略して、画素の上面図を示す。
また、図６に、図５に示す上面図の、破線Ａ１－Ａ２及び破線Ａ３－Ａ４における断面図
を示す。
トランジスタ１０３は、絶縁表面を有する基板８００上に、ゲートとして機能する導電膜
８０１と、導電膜８０１上のゲート絶縁膜８０２と、導電膜８０１と重なる位置において
ゲート絶縁膜８０２上に位置する半導体層８０３と、ソースまたはドレインとして機能し
、半導体層８０３上に位置する導電膜８０４及び導電膜８０５とを有する。導電膜８０１
は走査線Ｇ１としても機能する。導電膜８０４は、信号線Ｓ１としても機能する。
トランジスタ１０２は、絶縁表面を有する基板８００上に、ゲートとして機能する導電膜
８０６と、導電膜８０６上のゲート絶縁膜８０２と、導電膜８０６と重なる位置において
ゲート絶縁膜８０２上に位置する半導体層８０７と、ソースまたはドレインとして機能し
、半導体層８０７上に位置する導電膜８０８及び導電膜８０９とを有する。導電膜８０６
は、コンタクトホールを介して導電膜８０５に接続されている。
トランジスタ１０４は、絶縁表面を有する基板８００上に、ゲートとして機能する導電膜
８１０と、導電膜８１０上のゲート絶縁膜８０２と、導電膜８１０と重なる位置において
ゲート絶縁膜８０２上に位置する半導体層８１１と、ソースまたはドレインとして機能し
、半導体層８１１上に位置する導電膜８０５及び導電膜８０８とを有する。導電膜８１０
は、走査線Ｇ２としても機能する。
トランジスタ１０５は、絶縁表面を有する基板８００上に、ゲートとして機能する導電膜
８１２と、導電膜８１２上のゲート絶縁膜８０２と、導電膜８１２と重なる位置において
ゲート絶縁膜８０２上に位置する半導体層８１３と、ソースまたはドレインとして機能し
、半導体層８１３上に位置する導電膜８０８及び導電膜８１４とを有する。導電膜８１２
は、走査線Ｇ３としても機能する。導電膜８１４は電源線ＶＡとしても機能する。
トランジスタ１０６は、絶縁表面を有する基板８００上に、ゲートとして機能する導電膜
８１５と、導電膜８１５上のゲート絶縁膜８０２と、導電膜８１５と重なる位置において
ゲート絶縁膜８０２上に位置する半導体層８１６と、ソースまたはドレインとして機能し
、半導体層８１６上に位置する導電膜８０９及び導電膜８１７とを有する。導電膜８１５
は走査線Ｇ４としても機能する。
容量素子１０７は、絶縁表面を有する基板８００上に、導電膜８０６と、導電膜８０６上
のゲート絶縁膜８０２と、導電膜８０６と重なる位置においてゲート絶縁膜８０２上に位
置する導電膜８０９とを有する。
容量素子１０８は、絶縁表面を有する基板８００上に、導電膜８１８と、導電膜８１８上
のゲート絶縁膜８０２と、導電膜８１８と重なる位置においてゲート絶縁膜８０２上に位
置する導電膜８０９とを有する。導電膜８１８は電源線ＶＢとしても機能し、コンタクト
ホールを介して導電膜８１７に接続している。
トランジスタ１０９は、絶縁表面を有する基板８００上に、ゲートとして機能する導電膜
８１９と、導電膜８１９上のゲート絶縁膜８０２と、導電膜８１９と重なる位置において
ゲート絶縁膜８０２上に位置する半導体層８２０と、ソースまたはドレインとして機能し
、半導体層８２０上に位置する導電膜８０８及び導電膜８２１とを有する。導電膜８１９
は走査線Ｇ２としても機能する。また、導電膜８２１は、コンタクトホールを介して、電
源線ＶＣとして機能する導電膜８２２に接続されている。
また、導電膜８０４、導電膜８０５、導電膜８０８、導電膜８０９、導電膜８１４、導電
膜８１７、導電膜８２１上には、絶縁膜８２３及び絶縁膜８２４が順に形成されている。
そして、絶縁膜８２４上には、アノードとして機能する導電膜８２５が設けられている。
導電膜８２５は、絶縁膜８２３及び絶縁膜８２４に形成されたコンタクトホール８２６を
介して、導電膜８０９に接続されている。
また、導電膜８２５の一部が露出するような開口部を有した絶縁膜８２７が、絶縁膜８２
４上に設けられている。導電膜８２５の一部及び絶縁膜８２７上には、電界発光層８２８
と、カソードとして機能する導電膜８２９とが、順に積層するように設けられている。導
電膜８２５と、電界発光層８２８と、導電膜８２９とが重なっている領域が、発光素子１
０１に相当する。
なお、図５では、導電膜８１０と導電膜８１９とが共に走査線Ｇ２としても機能する場合
を例示しているが、導電膜８１０と導電膜８１９とが一の導電膜で構成されていても良い
。
次いで、図７に、図４に示した画素の上面図を、一例として示す。なお、図７では、画素
のレイアウトを明確に示すために、各種の絶縁膜を省略して、画素の上面図を示す。また
、図７では、画素が有するトランジスタと容量素子のレイアウトを明確に示すために、ア
ノードと、電界発光層と、カソードとを省略して、画素の上面図を示す。
図７に示す画素は、トランジスタ１０９と、トランジスタ１０９のゲートとして機能する
導電膜８１９と、電源線ＶＣとして機能する導電膜８２２と、導電膜８２２に接続された
導電膜８２１とを有さない点において、図５に示す画素と異なる。
なお、図５乃至図７では、半導体層８０３、半導体層８０７、半導体層８１１、半導体層
８１３、半導体層８１６、半導体層８２０に、酸化物半導体などのワイドギャップ半導体
を用いた場合を例示している。
酸化物半導体は、シリコンよりもバンドギャップが広く、真性キャリア密度がシリコンよ
りも低い。そのため、上述したように、酸化物半導体を用いたトランジスタは、通常のシ
リコンやゲルマニウムなどの半導体を用いたトランジスタに比べて、オフ電流が極めて低
い。
用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含
むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物半導体を用い
たトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加
えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ
）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有するこ
とが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好まし
い。
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（
Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム
（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホル
ミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ル
テチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化
物であるＩｎ－Ｚｎ系酸化物、Ｓｎ－Ｚｎ系酸化物、Ａｌ－Ｚｎ系酸化物、Ｚｎ－Ｍｇ系
酸化物、Ｓｎ－Ｍｇ系酸化物、Ｉｎ－Ｍｇ系酸化物、Ｉｎ－Ｇａ系酸化物、三元系金属の
酸化物であるＩｎ－Ｇａ－Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ－Ａｌ－Ｚｎ系
酸化物、Ｉｎ－Ｓｎ－Ｚｎ系酸化物、Ｓｎ－Ｇａ－Ｚｎ系酸化物、Ａｌ－Ｇａ－Ｚｎ系酸
化物、Ｓｎ－Ａｌ－Ｚｎ系酸化物、Ｉｎ－Ｈｆ－Ｚｎ系酸化物、Ｉｎ－Ｌａ－Ｚｎ系酸化
物、Ｉｎ－Ｃｅ－Ｚｎ系酸化物、Ｉｎ－Ｐｒ－Ｚｎ系酸化物、Ｉｎ－Ｎｄ－Ｚｎ系酸化物
、Ｉｎ－Ｓｍ－Ｚｎ系酸化物、Ｉｎ－Ｅｕ－Ｚｎ系酸化物、Ｉｎ－Ｇｄ－Ｚｎ系酸化物、
Ｉｎ－Ｔｂ－Ｚｎ系酸化物、Ｉｎ－Ｄｙ－Ｚｎ系酸化物、Ｉｎ－Ｈｏ－Ｚｎ系酸化物、Ｉ
ｎ－Ｅｒ－Ｚｎ系酸化物、Ｉｎ－Ｔｍ－Ｚｎ系酸化物、Ｉｎ－Ｙｂ－Ｚｎ系酸化物、Ｉｎ
－Ｌｕ－Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ－Ｓｎ－Ｇａ－Ｚｎ系酸化物、Ｉ
ｎ－Ｈｆ－Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ａｌ－Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ｓｎ－Ａｌ－
Ｚｎ系酸化物、Ｉｎ－Ｓｎ－Ｈｆ－Ｚｎ系酸化物、Ｉｎ－Ｈｆ－Ａｌ－Ｚｎ系酸化物を用
いることができる。
なお、ここで、例えば、Ｉｎ－Ｇａ－Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分とし
て有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧ
ａとＺｎ以外の金属元素が入っていてもよい。
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）
で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた
一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ３ＳｎＯ５
（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
また、酸化物半導体として、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３
）あるいはＩｎ：Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子数比のＩ
ｎ－Ｇａ－Ｚｎ系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉ
ｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１
：３（＝１／３：１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：
１／８：５／８）の原子数比のＩｎ－Ｓｎ－Ｚｎ系酸化物やその組成の近傍の酸化物を用
いるとよい。
しかし、これらに限られず、必要とする半導体特性（移動度、しきい値、ばらつき等）に
応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キ
ャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間結合距離、密度
等を適切なものとすることが好ましい。
例えば、Ｉｎ－Ｓｎ－Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしなが
ら、Ｉｎ－Ｇａ－Ｚｎ系酸化物でも、バルク内欠陥密度を低減することにより移動度を上
げることができる。
なお、例えば、Ｉｎ、Ｇａ、Ｚｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ＋
ｃ＝１）である酸化物の組成が、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋Ｃ
＝１）の酸化物の組成の近傍であるとは、ａ、ｂ、ｃが、（ａ―Ａ）２＋（ｂ―Ｂ）２＋
（ｃ―Ｃ）２≦ｒ２を満たすことを言う。ｒとしては、例えば、０．０５とすればよい。
他の酸化物でも同様である。
酸化物半導体は単結晶でも、非単結晶でもよい。後者の場合、アモルファスでも、多結晶
でもよい。また、アモルファス中に結晶性を有する部分を含む構造でも、非アモルファス
でもよい。
アモルファス状態の酸化物半導体は、比較的容易に平坦な表面を得ることができるため、
これを用いてトランジスタを作製した際の界面散乱を低減でき、比較的容易に、比較的高
い移動度を得ることができる。
また、結晶性を有する酸化物半導体では、よりバルク内欠陥を低減することができ、表面
の平坦性を高めればアモルファス状態の酸化物半導体以上の移動度を得ることができる。
表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましく
、具体的には、平均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは０．３ｎｍ以下、より好ま
しくは０．１ｎｍ以下の表面上に形成するとよい。
なお、Ｒａは、ＪＩＳ Ｂ０６０１で定義されている中心線平均粗さを面に対して適用で
きるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均し
た値」と表現でき、以下の式にて定義される。
Figure 0007161640000003
なお、上記において、Ｓ０は、測定面（座標（ｘ１，ｙ１）（ｘ１，ｙ２）（ｘ２，ｙ１
）（ｘ２，ｙ２）で表される４点によって囲まれる長方形の領域）の面積を指し、Ｚ０は
測定面の平均高さを指す。Ｒａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ
Ｍｉｃｒｏｓｃｏｐｅ）にて評価可能である。
なお、特に断りがない限り、本明細書でオフ電流とは、ｎチャネル型トランジスタにおい
ては、ドレインをソースとゲートよりも高い電位とした状態において、ソースの電位を基
準としたときのゲートの電位が０以下であるときに、ソースとドレインの間に流れる電流
のことを意味する。或いは、オフ電流とは、ｐチャネル型トランジスタにおいては、ドレ
インをソースとゲートよりも低い電位とした状態において、ソースの電位を基準としたと
きのゲートの電位が０以上であるときに、ソースとドレインの間に流れる電流のことを意
味する。
なお、シリコンよりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い半
導体材料の一例として、酸化物半導体の他に、炭化珪素（ＳｉＣ）、窒化ガリウム（Ｇａ
Ｎ）などがある。炭化シリコンや窒化ガリウムなどの化合物半導体は単結晶であることが
必須で、単結晶材料を得るためには、酸化物半導体のプロセス温度よりも著しく高い温度
による結晶成長であるとか、特殊な基板上のエピタキシャル成長が必要であるとか、作製
条件が厳しく、いずれも入手が容易なシリコンウェハや耐熱温度の低いガラス基板上への
成膜は難しい。しかし、酸化物半導体は、スパッタリング法や湿式法により作製可能であ
り、量産性に優れるといった利点がある。また、酸化物半導体は室温でも成膜が可能なた
め、ガラス基板上への成膜、或いは半導体素子を用いた集積回路上への成膜が可能であり
、基板の大型化にも対応が可能である。よって、酸化物半導体は量産性が高いというメリ
ットを有する。また、トランジスタの性能（例えば電界効果移動度）を向上させるために
結晶性の酸化物半導体を得ようとする場合でも、２００℃から８００℃の熱処理によって
結晶性の酸化物半導体を得ることができる。
また、導電膜８０１、導電膜８０４乃至導電膜８０６、導電膜８０８乃至導電膜８１０、
導電膜８１２、導電膜８１４、導電膜８１５、導電膜８１７乃至導電膜８１９、導電膜８
２１、導電膜８２２などの各種導電膜は、アルミニウム、クロム、銅、タンタル、チタン
、モリブデン、タングステンから選ばれた元素、又は上述した元素を成分とする合金膜か
、上述した元素を組み合わせた合金膜等を用いることができる。また、アルミニウム、銅
などの金属膜の下側もしくは上側にクロム、タンタル、チタン、モリブデン、タングステ
ンなどの高融点金属膜を積層させた構成としても良い。また、アルミニウム又は銅は、耐
熱性や腐食性の問題を回避するために、高融点金属材料と組み合わせて用いると良い。高
融点金属材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジ
ム、スカンジウム、イットリウム等を用いることができる。また、Ｃｕ－Ｍｇ－Ａｌ合金
、Ｍｏ－Ｔｉ合金、Ｔｉ、Ｍｏ、は、酸化膜との密着性が高い。よって、ゲート絶縁膜８
０２が酸化物である場合、ゲート絶縁膜８０２上の導電膜８０４、導電膜８０５、導電膜
８０８、導電膜８０９、導電膜８１４、導電膜８１７、導電膜８２１に、上述した酸化膜
との密着性が高い材料を用いることが望ましい。例えば、導電膜８０４、導電膜８０５、
導電膜８０８、導電膜８０９、導電膜８１４、導電膜８１７、導電膜８２１として、下層
にＣｕ－Ｍｇ－Ａｌ合金、Ｍｏ－Ｔｉ合金、Ｔｉ、或いはＭｏで構成される導電膜、上層
に抵抗値の低いＣｕで構成される導電膜を積層して用いることで、酸化物であるゲート絶
縁膜８０２との密着性を高め、なおかつ、抵抗値を下げることができる。
半導体層８０３、半導体層８０７、半導体層８１１、半導体層８１３、半導体層８１６、
半導体層８２０に酸化物半導体層を用いる場合、酸化物半導体層の成膜は、減圧状態に保
持された処理室内に基板を保持し、処理室内の残留水分を除去しつつ水素及び水分が除去
されたスパッタガスを導入し、ターゲットを用いて行うことができる。成膜時に、基板温
度を１００℃以上６００℃以下、好ましくは２００℃以上４００℃以下としても良い。基
板を加熱しながら成膜することにより、成膜した酸化物半導体層に含まれる不純物濃度を
低減することができる。また、スパッタリングによる損傷が軽減される。処理室内の残留
水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライ
オポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また
、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。ク
ライオポンプを用いて処理室を排気すると、例えば、水素原子、水（Ｈ２Ｏ）など水素原
子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該処
理室で成膜した酸化物半導体層に含まれる不純物の濃度を低減できる。
また、スパッタリング装置の処理室のリークレートを１×１０－１０Ｐａ・ｍ３／秒以下
とすることで、スパッタリング法による成膜途中における酸化物半導体層への、アルカリ
金属、水素化物等の不純物の混入を低減することができる。また、排気系として上述した
吸着型の真空ポンプを用いることで、排気系からのアルカリ金属、水素原子、水素分子、
水、水酸基、または水素化物等の不純物の逆流を低減することができる。
また、ターゲットの純度を、９９．９９％以上とすることで、酸化物半導体層に混入する
アルカリ金属、水素原子、水素分子、水、水酸基、または水素化物等を低減することがで
きる。また、当該ターゲットを用いることで、酸化物半導体層において、リチウム、ナト
リウム、カリウム等のアルカリ金属の濃度を低減することができる。
なお、スパッタ等で成膜された酸化物半導体層中には、不純物としての水分又は水素（水
酸基を含む）が多量に含まれていることがある。水分又は水素はドナー準位を形成しやす
いため、酸化物半導体にとっては不純物である。そこで、酸化物半導体層中の水分又は水
素などの不純物を低減（脱水化または脱水素化）するために、酸化物半導体層に対して、
減圧雰囲気下、窒素や希ガスなどの不活性ガス雰囲気下、酸素ガス雰囲気下、又は超乾燥
エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定し
た場合の水分量が２０ｐｐｍ（露点換算で－５５℃）以下、好ましくは１ｐｐｍ以下、好
ましくは１０ｐｐｂ以下の空気）雰囲気下で、加熱処理を施しておくことが望ましい。
酸化物半導体層に加熱処理を施すことで、酸化物半導体層中の水分又は水素を脱離させる
ことができる。具体的には、２５０℃以上７５０℃以下、好ましくは４００℃以上基板の
歪み点未満の温度で加熱処理を行えば良い。例えば、５００℃、３分間以上６分間以下程
度で行えばよい。加熱処理にＲＴＡ法を用いれば、短時間に脱水化又は脱水素化が行える
ため、ガラス基板の歪点を超える温度でも処理することができる。
なお、加熱処理装置は電気炉の他に、抵抗発熱体などの発熱体からの熱伝導又は熱輻射に
よって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａ
ｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈ
ｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａ
ｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドラン
プ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ラ
ンプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である
。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体には、アルゴン
などの希ガス、又は窒素のような、加熱処理によって被処理物と反応しない不活性気体が
用いられる。
加熱処理においては、窒素、又はヘリウム、ネオン、アルゴン等の希ガスに、水分又は水
素などが含まれないことが好ましい。又は、加熱処理装置に導入する窒素、又はヘリウム
、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７
Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐ
ｐｍ以下）とすることが好ましい。
なお、酸化物半導体は不純物に対して鈍感であり、膜中にはかなりの金属不純物が含まれ
ていても問題がなく、ナトリウムのようなアルカリ金属が多量に含まれる廉価なソーダ石
灰ガラスも使えると指摘されている（神谷、野村、細野、「アモルファス酸化物半導体の
物性とデバイス開発の現状」、固体物理、２００９年９月号、Ｖｏｌ．４４、ｐｐ．６２
１－６３３．）。しかし、このような指摘は適切でない。アルカリ金属は酸化物半導体を
構成する元素ではないため、不純物である。アルカリ土類金属も、酸化物半導体を構成す
る元素ではない場合において、不純物となる。特に、アルカリ金属のうちＮａは、酸化物
半導体層に接する絶縁膜が酸化物である場合、当該絶縁膜中に拡散してＮａ＋となる。ま
た、Ｎａは、酸化物半導体層内において、酸化物半導体を構成する金属と酸素の結合を分
断する、或いは、その結合中に割り込む。その結果、例えば、閾値電圧がマイナス方向に
シフトすることによるノーマリオン化、移動度の低下等の、トランジスタの特性の劣化が
起こり、加えて、特性のばらつきも生じる。この不純物によりもたらされるトランジスタ
の特性の劣化と、特性のばらつきは、酸化物半導体層中の水素濃度が十分に低い場合にお
いて顕著に現れる。従って、酸化物半導体層中の水素濃度が１×１０１８／ｃｍ３以下、
より好ましくは１×１０１７／ｃｍ３以下である場合には、上記不純物の濃度を低減する
ことが望ましい。具体的に、二次イオン質量分析法によるＮａ濃度の測定値は、５×１０
１６／ｃｍ３以下、好ましくは１×１０１６／ｃｍ３以下、更に好ましくは１×１０１５
／ｃｍ３以下とするとよい。同様に、Ｌｉ濃度の測定値は、５×１０１５／ｃｍ３以下、
好ましくは１×１０１５／ｃｍ３以下とするとよい。同様に、Ｋ濃度の測定値は、５×１
０１５／ｃｍ３以下、好ましくは１×１０１５／ｃｍ３以下とするとよい。
酸化物半導体層中の水素の濃度を低減し、高純度化することで、酸化物半導体層の安定化
を図ることができる。また、ガラス転移温度以下の加熱処理で、キャリア密度が極端に少
なく、バンドギャップの広い酸化物半導体層を形成することができる。このため、大面積
基板を用いてトランジスタを作製することができ、量産性を高めることができる。また、
当該水素濃度が低減され高純度化された酸化物半導体層を用いることで、耐圧性が高く、
オフ電流の著しく低いトランジスタを作製することができる。上記加熱処理は、酸化物半
導体層の成膜以降であれば、いつでも行うことができる。
本実施の形態では、ｃ軸配向し、かつａｂ面、表面または界面の方向から見て三角形状ま
たは六角形状の原子配列を有し、ｃ軸においては金属原子が層状または金属原子と酸素原
子とが層状に配列しており、ａｂ面においてはａ軸またはｂ軸の向きが異なる（ｃ軸を中
心に回転した）相（ＣＡＡＣ：Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌともいう
。）を含む酸化物について説明する。
ＣＡＡＣを含む酸化物とは、広義に、非単結晶であって、そのａｂ面に垂直な方向から見
て、三角形、六角形、正三角形または正六角形の原子配列を有し、かつｃ軸方向に垂直な
方向から見て、金属原子が層状、または金属原子と酸素原子が層状に配列した相を含む酸
化物をいう。
ＣＡＡＣは単結晶ではないが、非晶質のみから形成されているものでもない。また、ＣＡ
ＡＣは結晶化した部分（結晶部分）を含むが、１つの結晶部分と他の結晶部分の境界を明
確に判別できないこともある。
ＣＡＡＣに酸素が含まれる場合、酸素の一部は窒素で置換されてもよい。また、ＣＡＡＣ
を構成する個々の結晶部分のｃ軸は一定の方向（例えば、ＣＡＡＣが形成される基板面、
ＣＡＡＣの表面などに垂直な方向）に揃っていてもよい。または、ＣＡＡＣを構成する個
々の結晶部分のａｂ面の法線は一定の方向（例えば、ＣＡＡＣが形成される基板面、ＣＡ
ＡＣの表面などに垂直な方向）を向いていてもよい。
ＣＡＡＣは、その組成などに応じて、導体であったり、半導体であったり、絶縁体であっ
たりする。また、その組成などに応じて、可視光に対して透明であったり不透明であった
りする。
このようなＣＡＡＣの例として、膜状に形成され、膜表面または支持する基板面に垂直な
方向から観察すると三角形または六角形の原子配列が認められ、かつその膜断面を観察す
ると金属原子または金属原子および酸素原子（または窒素原子）の層状配列が認められる
結晶を挙げることもできる。
ＣＡＡＣに含まれる結晶構造の一例について図１５乃至図１７を用いて詳細に説明する。
なお、特に断りがない限り、図１５乃至図１７は上方向をｃ軸方向とし、ｃ軸方向と直交
する面をａｂ面とする。なお、単に上半分、下半分という場合、ａｂ面を境にした場合の
上半分、下半分をいう。また、図１５において、丸で囲まれたＯは４配位のＯを示し、二
重丸で囲まれたＯは３配位のＯを示す。
図１５（Ａ）に、１個の６配位のＩｎと、Ｉｎに近接の６個の４配位の酸素原子（以下４
配位のＯ）と、を有する構造を示す。ここでは、金属原子が１個に対して、近接の酸素原
子のみ示した構造を小グループと呼ぶ。図１５（Ａ）の構造は、八面体構造をとるが、簡
単のため平面構造で示している。なお、図１５（Ａ）の上半分および下半分にはそれぞれ
３個ずつ４配位のＯがある。図１５（Ａ）に示す小グループは電荷が０である。
図１５（Ｂ）に、１個の５配位のＧａと、Ｇａに近接の３個の３配位の酸素原子（以下３
配位のＯ）と、Ｇａに近接の２個の４配位のＯと、を有する構造を示す。３配位のＯは、
いずれもａｂ面に存在する。図１５（Ｂ）の上半分および下半分にはそれぞれ１個ずつ４
配位のＯがある。また、Ｉｎも５配位をとるため、図１５（Ｂ）に示す構造をとりうる。
図１５（Ｂ）に示す小グループは電荷が０である。
図１５（Ｃ）に、１個の４配位のＺｎと、Ｚｎに近接の４個の４配位のＯと、を有する構
造を示す。図１５（Ｃ）の上半分には１個の４配位のＯがあり、下半分には３個の４配位
のＯがある。図１５（Ｃ）に示す小グループは電荷が０である。
図１５（Ｄ）に、１個の６配位のＳｎと、Ｓｎに近接の６個の４配位のＯと、を有する構
造を示す。図１５（Ｄ）の上半分には３個の４配位のＯがあり、下半分には３個の４配位
のＯがある。図１５（Ｄ）に示す小グループは電荷が＋１となる。
図１５（Ｅ）に、２個のＺｎを含む小グループを示す。図１５（Ｅ）の上半分には１個の
４配位のＯがあり、下半分には１個の４配位のＯがある。図１５（Ｅ）に示す小グループ
は電荷が－１となる。
ここでは、複数の小グループの集合体を中グループと呼び、複数の中グループの集合体を
大グループ（ユニットセルともいう。）と呼ぶ。
ここで、これらの小グループ同士が結合する規則について説明する。図１５（Ａ）に示す
６配位のＩｎの上半分の３個のＯは下方向にそれぞれ３個の近接Ｉｎを有し、下半分の３
個のＯは上方向にそれぞれ３個の近接Ｉｎを有する。図１５（Ｂ）に示す５配位のＧａの
上半分の１個のＯは下方向に１個の近接Ｇａを有し、下半分の１個のＯは上方向に１個の
近接Ｇａを有する。図１５（Ｃ）に示す４配位のＺｎの上半分の１個のＯは下方向に１個
の近接Ｚｎを有し、下半分の３個のＯは上方向に３個の近接Ｚｎを有する。この様に、金
属原子の上方向の４配位のＯの数と、そのＯの下方向にある近接金属原子の数は等しく、
同様に金属原子の下方向の４配位のＯの数と、そのＯの上方向にある近接金属原子の数は
等しい。Ｏは４配位なので、下方向にある近接金属原子の数と、上方向にある近接金属原
子の数の和は４になる。従って、金属原子の上方向にある４配位のＯの数と、別の金属原
子の下方向にある４配位のＯの数との和が４個のとき、金属原子を有する二種の小グルー
プ同士は結合することができる。例えば、６配位の金属原子（ＩｎまたはＳｎ）が上半分
の４配位のＯを介して結合する場合、４配位のＯが３個であるため、５配位の金属原子（
ＧａまたはＩｎ）または４配位の金属原子（Ｚｎ）のいずれかと結合することになる。
これらの配位数を有する金属原子は、ｃ軸方向において、４配位のＯを介して結合する。
また、このほかにも、層構造の合計の電荷が０となるように複数の小グループが結合して
中グループを構成する。
図１６（Ａ）に、Ｉｎ－Ｓｎ－Ｚｎ－Ｏ系の層構造を構成する中グループのモデル図を示
す。図１６（Ｂ）に、３つの中グループで構成される大グループを示す。なお、図１６（
Ｃ）は、図１６（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示す。
図１６（Ａ）においては、簡単のため、３配位のＯは省略し、４配位のＯは個数のみ示し
、例えば、Ｓｎの上半分および下半分にはそれぞれ３個ずつ４配位のＯがあることを丸枠
の３として示している。同様に、図１６（Ａ）において、Ｉｎの上半分および下半分には
それぞれ１個ずつ４配位のＯがあり、丸枠の１として示している。また、同様に、図１６
（Ａ）において、下半分には１個の４配位のＯがあり、上半分には３個の４配位のＯがあ
るＺｎと、上半分には１個の４配位のＯがあり、下半分には３個の４配位のＯがあるＺｎ
とを示している。
図１６（Ａ）において、Ｉｎ－Ｓｎ－Ｚｎ－Ｏ系の層構造を構成する中グループは、上か
ら順に４配位のＯが３個ずつ上半分および下半分にあるＳｎが、４配位のＯが１個ずつ上
半分および下半分にあるＩｎと結合し、そのＩｎが、上半分に３個の４配位のＯがあるＺ
ｎと結合し、そのＺｎの下半分の１個の４配位のＯを介して４配位のＯが３個ずつ上半分
および下半分にあるＩｎと結合し、そのＩｎが、上半分に１個の４配位のＯがあるＺｎ２
個からなる小グループと結合し、この小グループの下半分の１個の４配位のＯを介して４
配位のＯが３個ずつ上半分および下半分にあるＳｎと結合している構成である。この中グ
ループが複数結合して大グループを構成する。
ここで、３配位のＯおよび４配位のＯの場合、結合１本当たりの電荷はそれぞれ－０．６
６７、－０．５と考えることができる。例えば、Ｉｎ（６配位または５配位）、Ｚｎ（４
配位）、Ｓｎ（５配位または６配位）の電荷は、それぞれ＋３、＋２、＋４である。従っ
て、Ｓｎを含む小グループは電荷が＋１となる。そのため、Ｓｎを含む層構造を形成する
ためには、電荷＋１を打ち消す電荷－１が必要となる。電荷－１をとる構造として、図１
５（Ｅ）に示すように、２個のＺｎを含む小グループが挙げられる。例えば、Ｓｎを含む
小グループが１個に対し、２個のＺｎを含む小グループが１個あれば、電荷が打ち消され
るため、層構造の合計の電荷を０とすることができる。
具体的には、図１６（Ｂ）に示した大グループが繰り返されることで、Ｉｎ－Ｓｎ－Ｚｎ
－Ｏ系の結晶（Ｉｎ２ＳｎＺｎ３Ｏ８）を得ることができる。なお、得られるＩｎ－Ｓｎ
－Ｚｎ－Ｏ系の層構造は、Ｉｎ２ＳｎＺｎ２Ｏ７（ＺｎＯ）ｍ（ｍは０または自然数。）
とする組成式で表すことができる。なお、Ｉｎ－Ｓｎ－Ｚｎ－Ｏ系の結晶は、ｍの数が大
きいと結晶性が向上するため、好ましい。
また、このほかにも、四元系金属の酸化物であるＩｎ－Ｓｎ－Ｇａ－Ｚｎ系酸化物や、三
元系金属の酸化物であるＩｎ－Ｇａ－Ｚｎ系酸化物（ＩＧＺＯとも表記する。）、Ｉｎ－
Ａｌ－Ｚｎ系酸化物、Ｓｎ－Ｇａ－Ｚｎ系酸化物、Ａｌ－Ｇａ－Ｚｎ系酸化物、Ｓｎ－Ａ
ｌ－Ｚｎ系酸化物や、Ｉｎ－Ｈｆ－Ｚｎ系酸化物、Ｉｎ－Ｌａ－Ｚｎ系酸化物、Ｉｎ－Ｃ
ｅ－Ｚｎ系酸化物、Ｉｎ－Ｐｒ－Ｚｎ系酸化物、Ｉｎ－Ｎｄ－Ｚｎ系酸化物、Ｉｎ－Ｓｍ
－Ｚｎ系酸化物、Ｉｎ－Ｅｕ－Ｚｎ系酸化物、Ｉｎ－Ｇｄ－Ｚｎ系酸化物、Ｉｎ－Ｔｂ－
Ｚｎ系酸化物、Ｉｎ－Ｄｙ－Ｚｎ系酸化物、Ｉｎ－Ｈｏ－Ｚｎ系酸化物、Ｉｎ－Ｅｒ－Ｚ
ｎ系酸化物、Ｉｎ－Ｔｍ－Ｚｎ系酸化物、Ｉｎ－Ｙｂ－Ｚｎ系酸化物、Ｉｎ－Ｌｕ－Ｚｎ
系酸化物や、二元系金属の酸化物であるＩｎ－Ｚｎ系酸化物、Ｓｎ－Ｚｎ系酸化物、Ａｌ
－Ｚｎ系酸化物、Ｚｎ－Ｍｇ系酸化物、Ｓｎ－Ｍｇ系酸化物、Ｉｎ－Ｍｇ系酸化物や、Ｉ
ｎ－Ｇａ系酸化物、一元系金属の酸化物であるＩｎ系酸化物、Ｓｎ系酸化物、Ｚｎ系酸化
物などを用いた場合も同様である。
例えば、図１７（Ａ）に、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の層構造を構成する中グループのモデ
ル図を示す。
図１７（Ａ）において、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の層構造を構成する中グループは、上か
ら順に４配位のＯが３個ずつ上半分および下半分にあるＩｎが、４配位のＯが１個上半分
にあるＺｎと結合し、そのＺｎの下半分の３個の４配位のＯを介して、４配位のＯが１個
ずつ上半分および下半分にあるＧａと結合し、そのＧａの下半分の１個の４配位のＯを介
して、４配位のＯが３個ずつ上半分および下半分にあるＩｎと結合している構成である。
この中グループが複数結合して大グループを構成する。
図１７（Ｂ）に３つの中グループで構成される大グループを示す。なお、図１７（Ｃ）は
、図１７（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示している。
ここで、Ｉｎ（６配位または５配位）、Ｚｎ（４配位）、Ｇａ（５配位）の電荷は、それ
ぞれ＋３、＋２、＋３であるため、Ｉｎ、ＺｎおよびＧａのいずれかを含む小グループは
、電荷が０となる。そのため、これらの小グループの組み合わせであれば中グループの合
計の電荷は常に０となる。
また、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の層構造を構成する中グループは、図１７（Ａ）に示した
中グループに限定されず、Ｉｎ、Ｇａ、Ｚｎの配列が異なる中グループを組み合わせた大
グループも取りうる。
ＣＡＡＣで構成された酸化物半導体層は、スパッタリング法によっても作製することがで
きる。スパッタリング法によってＣＡＡＣを得るには酸化物半導体層の堆積初期段階にお
いて六方晶の結晶が形成されるようにすることと、当該結晶を種として結晶が成長される
ようにすることが肝要である。そのためには、ターゲットと基板の距離を広くとり（例え
ば、１５０ｍｍ～２００ｍｍ程度）、基板加熱温度を１００℃～５００℃、好適には２０
０℃～４００℃、さらに好適には２５０℃～３００℃にすると好ましい。また、これに加
えて、成膜時の基板加熱温度よりも高い温度で、堆積された酸化物半導体層を熱処理する
ことで膜中に含まれるミクロな欠陥や、積層界面の欠陥を修復することができる。
また、Ｉｎ－Ｓｎ－Ｚｎ系酸化物層の形成に用いるターゲットの組成比は、Ｉｎ：Ｓｎ：
Ｚｎが原子数比で、１：２：２、２：１：３、１：１：１、または２０：４５：３５など
となる酸化物ターゲットを用いる。
ＣＡＡＣは、非晶質の酸化物半導体と比較して、金属と酸素の結合が秩序化している。す
なわち、酸化物半導体が非晶質の場合は、個々の金属原子によって酸素原子の配位数が異
なることも有り得るが、ＣＡＡＣでは金属原子における酸素原子の配位数はほぼ一定とな
る。そのため、微視的な酸素の欠損が減少し、水素原子（水素イオンを含む）やアルカリ
金属原子の脱着による電荷の移動や不安定性を減少させる効果がある。
従って、ＣＡＡＣで構成された酸化物半導体層を用いてトランジスタを作製することで、
トランジスタへの光照射またはバイアス－熱ストレス（ＢＴ）の付加を行った後に生じる
、トランジスタのしきい値電圧の変化量を、低減することができる。よって、安定した電
気的特性を有するトランジスタを作製することができる。
また、酸化物半導体層を半導体層８０３、半導体層８０７、半導体層８１１、半導体層８
１３、半導体層８１６、半導体層８２０に用いる場合、酸化物半導体層に接するゲート絶
縁膜８０２、絶縁膜８２３などの絶縁膜は、プラズマＣＶＤ法又はスパッタリング法など
を用い、酸化珪素、窒化酸化珪素、酸化窒化珪素、酸化ハフニウム、酸化アルミニウム又
は酸化タンタル、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、
ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０
））、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））
等を含む膜を、単数で、又は複数積層させることで、形成することができる。
酸素を含む無機材料を上記絶縁膜に用いることで、水分または水素を低減させるための加
熱処理により酸化物半導体層中に酸素欠損が発生していたとしても、酸化物半導体層に上
記絶縁膜から酸素を供給し、ドナーとなる酸素欠損を低減して化学量論組成比を満たす構
成とすることが可能である。よって、チャネル形成領域を、ｉ型に近づけることができ、
酸素欠損によるトランジスタ１０３、トランジスタ１０４、トランジスタ１０５、トラン
ジスタ１０６、トランジスタ１０９の電気特性のばらつきを軽減し、電気特性の向上を実
現することができる。
また、酸化物半導体層に接するゲート絶縁膜８０２、絶縁膜８２３などの絶縁膜は、第１
３族元素及び酸素を含む絶縁材料を用いるようにしても良い。酸化物半導体には第１３族
元素を含むものが多く、第１３族元素を含む絶縁材料は酸化物半導体との相性が良く、こ
れを酸化物半導体層に接する絶縁膜に用いることで、酸化物半導体層との界面の状態を良
好に保つことができる。
第１３族元素を含む絶縁材料とは、絶縁材料に一又は複数の第１３族元素を含むことを意
味する。第１３族元素を含む絶縁材料としては、例えば、酸化ガリウム、酸化アルミニウ
ム、酸化アルミニウムガリウム、酸化ガリウムアルミニウムなどがある。ここで、酸化ア
ルミニウムガリウムとは、ガリウムの含有量（原子％）よりアルミニウムの含有量（原子
％）が多いものを示し、酸化ガリウムアルミニウムとは、ガリウムの含有量（原子％）が
アルミニウムの含有量（原子％）以上のものを示す。
例えば、ガリウムを含有する酸化物半導体層に接して絶縁膜を形成する場合に、絶縁膜に
酸化ガリウムを含む材料を用いることで酸化物半導体層と絶縁膜の界面特性を良好に保つ
ことができる。例えば、酸化物半導体層と酸化ガリウムを含む絶縁膜とを接して設けるこ
とにより、酸化物半導体層と絶縁膜の界面における水素のパイルアップを低減することが
できる。なお、絶縁膜に酸化物半導体の成分元素と同じ族の元素を用いる場合には、同様
の効果を得ることが可能である。例えば、酸化アルミニウムを含む材料を用いて絶縁膜を
形成することも有効である。なお、酸化アルミニウムは、水を透過させにくいという特性
を有しているため、当該材料を用いることは、酸化物半導体層への水の侵入防止という点
においても好ましい。
なお、図５乃至図７において、半導体層８０３、半導体層８０７、半導体層８１１、半導
体層８１３、半導体層８１６、半導体層８２０に、非晶質、微結晶、又は多結晶であるシ
リコン又はゲルマニウムなどの半導体を用いても良い。ただし、非晶質、微結晶、又は多
結晶であるシリコン又はゲルマニウムなどの半導体を、半導体層８０３、半導体層８０７
、半導体層８１１、半導体層８１３、半導体層８１６、半導体層８２０に用いる場合、一
導電性を付与する不純物元素を上記半導体層に添加して、ソースまたはドレインとして機
能する不純物領域を形成する。例えば、リンまたはヒ素を上記半導体層に添加することで
、ｎ型の導電性を有する不純物領域を形成することができる。また、例えば、ボロンを上
記半導体層に添加することで、ｐ型の導電性を有する不純物領域を形成することができる
。
次いで、図８に、図１（Ａ）に示した画素の上面図を、別の一例として示す。なお、図８
では、画素のレイアウトを明確に示すために、各種の絶縁膜を省略して、画素の上面図を
示す。また、図８では、画素が有するトランジスタと容量素子のレイアウトを明確に示す
ために、アノードと、電界発光層と、カソードとを省略して、画素の上面図を示す。
また、図９に、図８に示す上面図の、破線Ａ１－Ａ２及び破線Ａ３－Ａ４における断面図
を示す。
トランジスタ１０３は、絶縁表面を有する基板９００上に、半導体層９０３と、半導体層
９０３上のゲート絶縁膜９０２と、半導体層９０３と重なる位置においてゲート絶縁膜９
０２上に位置し、なおかつゲートとして機能する導電膜９０１と、ソースまたはドレイン
として機能し、半導体層９０３上に位置する導電膜９０４及び導電膜９０５とを有する。
導電膜９０１は走査線Ｇ１としても機能する。導電膜９０４は、信号線Ｓ１としても機能
する。
トランジスタ１０２は、絶縁表面を有する基板９００上に、半導体層９０７と、半導体層
９０７上のゲート絶縁膜９０２と、半導体層９０７と重なる位置においてゲート絶縁膜９
０２上に位置し、なおかつゲートとして機能する導電膜９０６と、ソースまたはドレイン
として機能し、半導体層９０７上に位置する導電膜９０８及び導電膜９０９とを有する。
導電膜９０６は、コンタクトホールを介して導電膜９０５に接続されている。
トランジスタ１０４は、絶縁表面を有する基板９００上に、半導体層９０７と、半導体層
９０７上のゲート絶縁膜９０２と、半導体層９０７と重なる位置においてゲート絶縁膜９
０２上に位置し、なおかつゲートとして機能する導電膜９１０と、ソースまたはドレイン
として機能し、半導体層９０７上に位置する導電膜９１１及び導電膜９０８とを有する。
導電膜９１０は、走査線Ｇ２としても機能する。導電膜９１１は、コンタクトホールを介
して導電膜９０６に接続されている。なお、図８では、トランジスタ１０２とトランジス
タ１０４とが一の半導体層９０７を共有しているが、トランジスタ１０２とトランジスタ
１０４とが互いに独立した半導体層を有していても良い。
トランジスタ１０５は、絶縁表面を有する基板９００上に、半導体層９１３と、半導体層
９１３上のゲート絶縁膜９０２と、半導体層９１３と重なる位置においてゲート絶縁膜９
０２上に位置し、なおかつゲートとして機能する導電膜９１２と、ソースまたはドレイン
として機能し、半導体層９１３上に位置する導電膜９０８及び導電膜９１４とを有する。
導電膜９１２は、走査線Ｇ３としても機能する。導電膜９１４は電源線ＶＡとしても機能
する。
トランジスタ１０６は、絶縁表面を有する基板９００上に、半導体層９１６と、半導体層
９１６上のゲート絶縁膜９０２と、半導体層９１６と重なる位置においてゲート絶縁膜９
０２上に位置し、なおかつゲートとして機能する導電膜９１５と、ソースまたはドレイン
として機能し、半導体層９１６上に位置する導電膜９０９及び導電膜９１７とを有する。
導電膜９１５は走査線Ｇ４としても機能する。
容量素子１０７は、絶縁表面を有する基板９００上に、半導体層９０７と、半導体層９０
７上のゲート絶縁膜９０２と、半導体層９０７と重なる位置においてゲート絶縁膜９０２
上に位置する導電膜９０６とを有する。なお、図８では、容量素子１０７と、トランジス
タ１０２とが一の半導体層９０７を共有しているが、容量素子１０７と、トランジスタ１
０２とが、互いに独立した半導体層を有していても良い。
容量素子１０８は、絶縁表面を有する基板９００上に、半導体層９１８と、半導体層９１
８上のゲート絶縁膜９０２と、半導体層９１８と重なる位置においてゲート絶縁膜９０２
上に位置する導電膜９０６とを有する。半導体層９１８は、導電膜９１７を介して、電源
線ＶＢとしても機能する導電膜９３０に接続している。
トランジスタ１０９は、絶縁表面を有する基板９００上に、半導体層９１３と、半導体層
９１３上のゲート絶縁膜９０２と、半導体層９１３と重なる位置においてゲート絶縁膜９
０２上に位置し、なおかつゲートとして機能する導電膜９１９と、ソースまたはドレイン
として機能し、半導体層９１３上に位置する導電膜９０８及び導電膜９２１とを有する。
導電膜９１９は走査線Ｇ２としても機能する。また、導電膜９２１は、コンタクトホール
を介して、電源線ＶＣとして機能する導電膜９２２に接続されている。なお、図８では、
トランジスタ１０５とトランジスタ１０９とが一の半導体層９１３を共有しているが、ト
ランジスタ１０５とトランジスタ１０９とが互いに独立した半導体層を有していても良い
。
また、導電膜９０４、導電膜９０５、導電膜９０８、導電膜９０９、導電膜９１１、導電
膜９１４、導電膜９１７、導電膜９２１上には、絶縁膜９２３が形成されている。そして
、絶縁膜９２３上には、アノードとして機能する導電膜９２５が設けられている。導電膜
９２５は、絶縁膜９２３に形成されたコンタクトホール９２６を介して、導電膜９０９に
接続されている。
また、導電膜９２５の一部が露出するような開口部を有した絶縁膜９２７が、絶縁膜９２
３上に設けられている。導電膜９２５の一部及び絶縁膜９２７上には、電界発光層９２８
と、カソードとして機能する導電膜９２９とが、順に積層するように設けられている。導
電膜９２５と、電界発光層９２８と、導電膜９２９とが重なっている領域が、発光素子１
０１に相当する。
なお、図８では、導電膜９１０と導電膜９１９とが共に走査線Ｇ２としても機能する場合
を例示しているが、導電膜９１０と導電膜９１９とが一の導電膜で構成されていても良い
。
なお、半導体層９０３、半導体層９０７、半導体層９１３、半導体層９１６、半導体層９
１８には、単結晶である、シリコン又はゲルマニウムなどの半導体を用いる。
半導体層９０３、半導体層９０７、半導体層９１３、半導体層９１６、及び半導体層９１
８が単結晶のシリコンである場合、まず、単結晶の半導体基板であるボンド基板を用意す
る。そして上記ボンド基板に、電界で加速されたイオンでなるイオンビームを注入し、ボ
ンド基板の表面から一定の深さの領域に、結晶構造が乱されることで局所的に脆弱化され
た脆化層を形成する。脆化層が形成される領域の深さは、イオンビームの加速エネルギー
とイオンビームの入射角によって調節することができる。そして、ボンド基板と、絶縁表
面を有する基板９００とを貼り合わせる。貼り合わせは、ボンド基板と基板９００とを重
ね合わせた後、ボンド基板と基板９００の一部に、１Ｎ／ｃｍ２以上５００Ｎ／ｃｍ２以
下、好ましくは１１Ｎ／ｃｍ２以上２０Ｎ／ｃｍ２以下程度の圧力を加える。圧力を加え
ると、その部分からボンド基板と基板９００の絶縁表面とが接合を開始し、最終的には密
着した面全体に接合がおよぶ。次いで、加熱処理を行うことで、脆化層に存在する微小ボ
イドの体積が増大し、微小ボイドどうしが結合する。その結果、脆化層においてボンド基
板の一部である単結晶半導体層が、ボンド基板から分離する。上記加熱処理の温度は、基
板９００の歪み点を越えない温度とする。そして、上記単結晶半導体層をエッチング等に
より所望の形状に加工することで、半導体層９０３、半導体層９０７、半導体層９１３、
半導体層９１６、及び半導体層９１８を形成することができる。
半導体層９０３、半導体層９０７、半導体層９１３、半導体層９１６、及び半導体層９１
８には、閾値電圧を制御するために、硼素、アルミニウム、ガリウムなどのｐ型の導電性
を付与する不純物元素、若しくはリン、砒素などのｎ型の導電性を付与する不純物元素を
添加しても良い。閾値電圧を制御するための不純物元素の添加は、パターニングする前の
半導体層に対して行っても良いし、パターニング後に形成された半導体層９０３、半導体
層９０７、半導体層９１３、半導体層９１６、及び半導体層９１８に対して行っても良い
。また、閾値電圧を制御するための不純物元素の添加を、ボンド基板に対して行っても良
い。若しくは、不純物元素の添加を、閾値電圧を大まかに調整するためにボンド基板に対
して行った上で、閾値電圧を微調整するために、パターニング前の半導体層に対して、又
はパターニングにより形成された半導体層９０３、半導体層９０７、半導体層９１３、半
導体層９１６、及び半導体層９１８に対しても行っても良い。
なお、半導体層９０３、半導体層９０７、半導体層９１３、半導体層９１６、及び半導体
層９１８は、例えば、絶縁表面を有する基板９００上に気相成長法を用いて形成された多
結晶、微結晶、非晶質の半導体層を用いても良いし、上記半導体層を公知の技術により結
晶化しても良い。公知の結晶化方法としては、レーザ光を用いたレーザ結晶化法、触媒元
素を用いる結晶化法がある。或いは、触媒元素を用いる結晶化法とレーザ結晶化法とを組
み合わせて用いることもできる。また、石英のような耐熱性に優れている基板を基板９０
０として用いる場合、電熱炉を使用した熱結晶化方法、赤外光を用いたランプアニール結
晶化法、触媒元素を用いる結晶化法、９５０℃程度の高温アニール法などを用いても良い
。
また、半導体層９０３、半導体層９０７、半導体層９１３、半導体層９１６、及び半導体
層９１８に、酸化物半導体などのワイドギャップ半導体を用いても良い。酸化物半導体を
半導体層９０３、半導体層９０７、半導体層９１３、半導体層９１６、及び半導体層９１
８に用いる場合、ドーパントを上記半導体層に添加して、ソースまたはドレインとして機
能する不純物領域を形成する。ドーパントの添加は、イオン注入法を用いることができる
。ドーパントは、例えばヘリウム、アルゴン、キセノンなどの希ガスや、窒素、リン、ヒ
素、アンチモンなどの１５族原子などを用いることができる。例えば、窒素をドーパント
として用いた場合、不純物領域中の窒素原子の濃度は、５×１０１９／ｃｍ３以上１×１
０２２／ｃｍ３以下であることが望ましい。
なお、本発明の一態様に係る発光装置では、白色などの単色の光を発する発光素子と、カ
ラーフィルタを組み合わせることで、フルカラー画像の表示を行う、カラーフィルタ方式
を採用することができる。或いは、互いに異なる色相の光を発する複数の発光素子を用い
て、フルカラー画像の表示を行う方式を採用することもできる。この方式は、発光素子が
有する一対の電極間に設けられる電界発光層を、対応する色ごとに塗り分けるため、塗り
分け方式と呼ばれる。
塗り分け方式の場合、電界発光層の塗り分けは、通常、メタルマスクなどのマスクを用い
て、蒸着法で行われる。そのため、画素のサイズは蒸着法による電界発光層の塗り分け精
度に依存する。一方、カラーフィルタ方式の場合、塗り分け方式とは異なり、電界発光層
の塗り分けを行う必要がない。よって、塗り分け方式の場合よりも、画素サイズの縮小化
が容易であり、高精細の画素部を実現することができる。
また、発光装置には、トランジスタが形成された基板８００または基板９００などの素子
基板側から発光素子の光を取り出すボトムエミッション構造と、素子基板とは反対の側か
ら発光素子の光を取り出すトップエミッション構造とがある。トップエミッション構造の
場合、発光素子から発せられる光を、配線、トランジスタ、保持容量などの各種素子によ
って遮られることがないため、ボトムエミッション構造に比べて、画素からの光の取り出
し効率を高めることができる。よって、トップエミッション構造は、発光素子に供給する
電流値を低く抑えても、高い輝度を得ることができるため、発光素子の長寿命化に有利で
ある。
また、本発明の一態様に係る発光装置では、電界発光層から発せられる光を発光素子内で
共振させる、マイクロキャビティ（微小光共振器）構造を有していても良い。マイクロキ
ャビティ構造により、特定の波長の光について、発光素子からの取り出し効率を高めるこ
とができるので、画素部の輝度と色純度を向上させることができる。
図１０に、マイクロキャビティ構造を有する画素の断面図を、一例として示す。なお、図
１０では、赤に対応する画素の断面の一部、青に対応する画素の断面の一部と、緑に対応
する画素の断面の一部とを示している。
具体的に、図１０では、赤に対応した画素１４０ｒと、緑に対応した画素１４０ｇと、青
に対応した画素１４０ｂとが示されている。画素１４０ｒ、画素１４０ｇ、画素１４０ｂ
は、それぞれアノード７１５ｒ、アノード７１５ｇ、アノード７１５ｂを有する。上記ア
ノード７１５ｒ、アノード７１５ｇ、アノード７１５ｂは、画素１４０ｒ、画素１４０ｇ
、画素１４０ｂのそれぞれにおいて、基板７４０に形成された絶縁膜７５０の上に設けら
れている。
そして、アノード７１５ｒ、アノード７１５ｇ、及びアノード７１５ｂ上には絶縁膜を有
する隔壁７３０が設けられている。隔壁７３０は開口部を有し、上記開口部において、ア
ノード７１５ｒ、アノード７１５ｇ、及びアノード７１５ｂが、それぞれ一部露出してい
る。また、上記露出している領域を覆うように、隔壁７３０上に、電界発光層７３１と、
可視光に対して透光性を有するカソード７３２とが、順に積層されている。
アノード７１５ｒと、電界発光層７３１と、カソード７３２とが重なる部分が、赤に対応
した発光素子７４１ｒに相当する。アノード７１５ｇと、電界発光層７３１と、カソード
７３２とが重なる部分が、緑に対応した発光素子７４１ｇに相当する。アノード７１５ｂ
と、電界発光層７３１と、カソード７３２とが重なる部分が、青に対応した発光素子７４
１ｂに相当する。
また、基板７４２は、発光素子７４１ｒ、発光素子７４１ｇ、及び発光素子７４１ｂを間
に挟むように、基板７４０と対峙している。基板７４２上には、画素１４０ｒに対応した
着色層７４３ｒ、画素１４０ｇに対応した着色層７４３ｇ、画素１４０ｂに対応した着色
層７４３ｂが設けられている。着色層７４３ｒは、赤に対応した波長領域の光の透過率が
、他の波長領域の光の透過率より高い層であり、着色層７４３ｇは、緑に対応した波長領
域の光の透過率が、他の波長領域の光の透過率より高い層であり、着色層７４３ｂは、青
に対応した波長領域の光の透過率が、他の波長領域の光の透過率より高い層である。
さらに、基板７４２上には、着色層７４３ｒ、着色層７４３ｇ、着色層７４３ｂを覆うよ
うに、オーバーコート７４４が設けられている。オーバーコート７４４は、着色層７４３
ｒ、着色層７４３ｇ、着色層７４３ｂを保護するための、可視光に対して透光性を有する
層であり、平坦性の高い樹脂材料を用いるのが好ましい。着色層７４３ｒ、着色層７４３
ｇ、及び着色層７４３ｂと、オーバーコート７４４とを合わせてカラーフィルタと見なし
ても良いし、着色層７４３ｒ、着色層７４３ｇ、及び着色層７４３ｂのそれぞれをカラー
フィルタと見なしても良い。
そして、図１０では、アノード７１５ｒに、可視光の反射率が高い導電膜７４５ｒと、可
視光の透過率が上記導電膜７４５ｒよりも高い導電膜７４６ｒとを、順に積層して用いる
。また、アノード７１５ｇに、可視光の反射率が高い導電膜７４５ｇと、可視光の透過率
が上記導電膜７４５ｇよりも高い導電膜７４６ｇとを、順に積層して用いる。導電膜７４
６ｇの膜厚は、導電膜７４６ｒの膜厚よりも小さいものとする。また、アノード７１５ｂ
に、可視光の反射率が高い導電膜７４５ｂを用いる。
よって、図１０に示す発光装置では、発光素子７４１ｒにおいて、電界発光層７３１から
発せられた光の光路長は、導電膜７４５ｒとカソード７３２の距離により調節することが
できる。また、発光素子７４１ｇにおいて、電界発光層７３１から発せられた光の光路長
は、導電膜７４５ｇとカソード７３２の距離により調節することができる。また、発光素
子７４１ｂにおいて、電界発光層７３１から発せられた光の光路長は、導電膜７４５ｂと
カソード７３２の距離により調節することができる。
本発明の一態様では、発光素子７４１ｒと、発光素子７４１ｇと、発光素子７４１ｂにそ
れぞれ対応する光の波長に合わせて、上記光路長を調整することで、電界発光層７３１か
ら発せられた光を上記各発光素子内において共振させる、マイクロキャビティ構造として
も良い。例えば、図１０の場合、導電膜７４５ｒ、導電膜７４５ｇ、または導電膜７４５
ｂと、カソード７３２との間の距離をＬ、電界発光層７３１の屈折率をｎ、共振させたい
光の波長をλとすると、距離Ｌと屈折率ｎの積が、波長λの（２Ｎ－１）／４倍（Ｎは自
然数）になるようにすると良い。
上記マイクロキャビティ構造を、本発明の一態様に係る発光装置に採用することで、発光
素子７４１ｒから発せられる光において、赤に対応した波長を有する光の強度が、共振に
より高まる。よって、着色層７４３ｒを通して得られる赤の光の色純度及び輝度が高まる
。また、発光素子７４１ｇから発せられる光において、緑に対応した波長を有する光の強
度が、共振により高まる。よって、着色層７４３ｇを通して得られる緑の光の色純度及び
輝度が高まる。また、発光素子７４１ｂから発せられる光において、青に対応した波長を
有する光の強度が、共振により高まる。よって、着色層７４３ｂを通して得られる青の光
の色純度及び輝度が高まる。
なお、図１０では、赤、緑、青の３色に対応する画素を用いる構成について示したが、本
発明の一態様では、当該構成に限定されない。本発明の一態様で用いる色の組み合わせは
、例えば、赤、緑、青、黄の４色、または、シアン、マゼンタ、イエローの３色を用いて
いても良い。或いは、上記色の組み合わせは、淡色の赤、緑、及び青、並びに濃色の赤、
緑、及び青の６色を用いていても良い。或いは、上記色の組み合わせは、赤、緑、青、シ
アン、マゼンタ、イエローの６色を用いていても良い。
なお、例えば、赤、緑、及び青の画素を用いて表現できる色は、色度図上のそれぞれの発
光色に対応する３点が描く三角形の内側に示される色に限られる。従って、赤、緑、青、
黄の画素を用いた場合のように、色度図上の該三角形の外側に発光色が存在する発光素子
を別途加えることで、当該発光装置において表現できる色域を拡大し、色再現性を豊かに
することができる。
また、図１０では、発光素子７４１ｒ、発光素子７４１ｇ、発光素子７４１ｂのうち、光
の波長λが最も短い発光素子７４１ｂにおいて、可視光の反射率が高い導電膜７４５ｂを
アノードとして用い、他の発光素子７４１ｒ、発光素子７４１ｇにおいては、膜厚が互い
に異なる導電膜７４６ｒ及び導電膜７４６ｇを用いることにより、光路長を調整している
。本発明の一態様では、波長λが最も短い発光素子７４１ｂにおいても、可視光の反射率
が高い導電膜７４５ｂ上に、導電膜７４６ｒ及び導電膜７４６ｇのような、可視光の透過
率の高い導電膜を設けていても良い。ただし、図１０に示すように、波長λが最も短い発
光素子７４１ｂにおいて、可視光の反射率が高い導電膜７４５ｂでアノードを構成する場
合、全ての発光素子において、アノードに可視光の透過率が高い導電膜を用いる場合より
も、アノードの作製工程が簡素化されるため、好ましい。
なお、可視光の反射率が高い導電膜７４５ｂは、可視光の透過率が高い導電膜７４６ｒ及
び導電膜７４６ｇに比べて、仕事関数が小さい場合が多い。よって、光の波長λが最も短
い発光素子７４１ｂでは、発光素子７４１ｒ、発光素子７４１ｇに比べて、アノード７１
５ｂから電界発光層７３１への正孔注入が行われにくいため、発光効率が低い傾向にある
。そこで、本発明の一態様では、光の波長λが最も短い発光素子７４１ｂにおいて、電界
発光層７３１のうち、可視光の反射率が高い導電膜７４５ｂと接する層において、正孔輸
送性の高い物質に、当該正孔輸送性の高い物質に対してアクセプター性（電子受容性）を
示す物質を含有させた複合材料を用いることが好ましい。上記複合材料を、アノード７１
５ｂに接して形成することにより、アノード７１５ｂから電界発光層７３１への正孔注入
が行われやすくなり、発光素子７４１ｂの発光効率を高めることができる。
アクセプター性を示す物質としては、７，７，８，８－テトラシアノ－２，３，５，６－
テトラフルオロキノジメタン（略称：Ｆ４－ＴＣＮＱ）、クロラニル等を挙げることがで
きる。また、遷移金属酸化合物を挙げることができる。また、元素周期表における第４族
乃至第８族に属する金属の酸化物を挙げることができる。具体的には、酸化バナジウム、
酸化ニオブ、酸化タンタル、酸化クロム、酸化モリブデン、酸化タングステン、酸化マン
ガン、酸化レニウムはアクセプター性が高いため好ましい。中でも特に、酸化モリブデン
は大気中でも安定であり、吸湿性が低く、扱いやすいため好ましい。
複合材料に用いる正孔輸送性の高い物質としては、芳香族アミン化合物、カルバゾール誘
導体、芳香族炭化水素、高分子化合物（オリゴマー、デンドリマー、ポリマー等）など、
種々の化合物を用いることができる。なお、複合材料に用いる有機化合物としては、正孔
輸送性の高い有機化合物であることが好ましい。具体的には、１０－６ｃｍ２／Ｖｓ以上
の正孔移動度を有する物質であることが好ましい。但し、電子よりも正孔の輸送性の高い
物質であれば、これら以外のものを用いてもよい。
また、可視光の反射率が高い導電膜７４５ｒ、導電膜７４５ｇ、導電膜７４５ｂとしては
、例えば、アルミニウム、銀、または、これらの金属材料を含む合金等を、単層で、或い
は積層することで、形成することができる。また、導電膜７４５ｒ、導電膜７４５ｇ、導
電膜７４５ｂを、可視光の反射率の高い導電膜と、膜厚の薄い導電膜（好ましくは２０ｎ
ｍ以下、更に好ましくは１０ｎｍ以下）とを積層させて、形成してもよい。例えば、可視
光の反射率の高い導電膜上に、薄いチタン膜やモリブデン膜を積層して、導電膜７４５ｂ
を形成することにより、可視光の反射率の高い導電膜（アルミニウム、アルミニウムを含
む合金、または銀など）の表面に酸化膜が形成されるのを防ぐことができる。
また、可視光の透過率が高い導電膜７４６ｒ及び導電膜７４６ｇには、例えば、酸化イン
ジウム、酸化スズ、酸化亜鉛、インジウム錫酸化物、インジウム亜鉛酸化物などを用いる
ことができる。
また、カソード７３２は、例えば、光を透過する程度の薄い導電膜（好ましくは２０ｎｍ
以下、更に好ましくは１０ｎｍ以下）と、導電性の金属酸化物で構成された導電膜とを積
層することで、形成することができる。光を透過する程度の薄い導電膜は、銀、マグネシ
ウム、またはこれらの金属材料を含む合金等を、単層で、或いは積層して形成することが
できる。導電性の金属酸化物としては、酸化インジウム、酸化スズ、酸化亜鉛、インジウ
ム錫酸化物、インジウム亜鉛酸化物、またはこれらの金属酸化物材料に酸化シリコンを含
ませたものを用いることができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態３）
本実施の形態では、本発明の発光装置の具体的な構成の一例について説明する。図１１に
、本実施の形態における発光装置のブロック図を、一例として示す。なお、図１１に示す
ブロック図では、発光装置内の回路を機能ごとに分類し、互いに独立したブロックとして
示しているが、実際の回路は機能ごとに完全に切り分けることが難しく、一つの回路が複
数の機能に係わることもあり得る。
図１１に示す発光装置は、画素を複数有する画素部５００と、各画素をラインごとに選択
する走査線駆動回路５１０と、選択されたラインの画素への画像信号の入力を制御する信
号線駆動回路５２０とを有する。
画素部５００の構成としては、例えば上記実施の形態１に示す発光装置における画素部の
構成を適用することができる。
信号線駆動回路５２０は、シフトレジスタ５２１、第１の記憶回路５２２、第２の記憶回
路５２３、ＤＡ変換回路５２４を有している。シフトレジスタ５２１には、クロック信号
Ｓ－ＣＬＫ、スタートパルス信号Ｓ－ＳＰが入力される。シフトレジスタ５２１は、これ
らクロック信号Ｓ－ＣＬＫ及びスタートパルス信号Ｓ－ＳＰに従って、パルスが順次シフ
トするタイミング信号を生成し、第１の記憶回路５２２に出力する。タイミング信号のパ
ルスの出現する順序は、走査方向切り替え信号に従って切り替えるようにしても良い。
第１の記憶回路５２２にタイミング信号が入力されると、該タイミング信号のパルスに従
って、画像信号が順に第１の記憶回路５２２に書き込まれ、保持される。なお、第１の記
憶回路５２２が有する複数の記憶回路に順に画像信号を書き込んでも良いが、第１の記憶
回路５２２が有する複数の記憶回路をいくつかのグループに分け、該グループごとに並行
して画像信号を入力する、いわゆる分割駆動を行っても良い。
第１の記憶回路５２２の全ての記憶回路への、画像信号の書き込みが一通り終了するまで
の時間を、ライン期間と呼ぶ。実際には、上記ライン期間に水平帰線期間が加えられた期
間をライン期間に含むことがある。
１ライン期間が終了すると、第２の記憶回路５２３に入力されるラッチ信号Ｓ－ＬＳのパ
ルスに従って、第１の記憶回路５２２に保持されている画像信号が、第２の記憶回路５２
３に一斉に書き込まれ、保持される。画像信号を第２の記憶回路５２３に送出し終えた第
１の記憶回路５２２には、再びシフトレジスタ５２１からのタイミング信号に従って、次
の画像信号の書き込みが順次行われる。この２順目の１ライン期間中には、第２の記憶回
路５２３に書き込まれ、保持されている画像信号が、ＤＡ変換回路５２４に入力される。
そしてＤＡ変換回路５２４は、入力されたデジタルの画像信号をアナログの画像信号に変
換し、信号線を介して画素部５００内の各画素に入力する。
なお、信号線駆動回路５２０は、シフトレジスタ５２１の代わりに、パルスが順次シフト
する信号を出力することができる別の回路を用いても良い。
また、図１１では、ＤＡ変換回路５２４の後段に画素部５００が直接接続されているが、
本発明はこの構成に限定されない。画素部５００の前段に、ＤＡ変換回路５２４から出力
された画像信号に信号処理を施す回路を設けることができる。信号処理を施す回路の一例
として、例えばバッファ、レベルシフタなどが挙げられる。
次に、走査線駆動回路５１０の動作について説明する。走査線駆動回路５１０はパルスが
順次シフトする選択信号を生成し、該選択信号を複数の走査線に入力することで、画素を
ラインごとに選択する。選択信号により画素が選択されると、それぞれゲートが走査線の
一つに電気的に接続された複数のトランジスタが適宜オン状態又はオフ状態になり、各信
号又は電源電位の供給が行われる。
なお、画素部５００、走査線駆動回路５１０、信号線駆動回路５２０は、同じ基板に形成
することができるが、いずれかを異なる基板で形成することもできる。
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態４）
本実施の形態では、本発明の発光装置の具体的な構成の一例について説明する。図１２に
、本実施の形態における発光装置のブロック図を、一例として示す。なお、図１２に示す
ブロック図では、発光装置内の回路を機能ごとに分類し、互いに独立したブロックとして
示しているが、実際の回路は機能ごとに完全に切り分けることが難しく、一つの回路が複
数の機能に係わることもあり得る。
図１２に示す本発明の発光装置は、複数の画素を有する画素部６００と、複数の画素をラ
インごとに選択する走査線駆動回路６１０と、選択されたライン内の画素への画像信号の
入力を制御する信号線駆動回路６２０とを有する。
画素部６００の構成としては、例えば上記実施の形態１に示す発光装置における画素部の
構成を適用することができる。
信号線駆動回路６２０は、シフトレジスタ６２１と、サンプリング回路６２２と、アナロ
グ信号を記憶することができる記憶回路６２３とを少なくとも有する。シフトレジスタ６
２１にクロック信号Ｓ－ＣＬＫと、スタートパルス信号Ｓ－ＳＰが入力される。シフトレ
ジスタ６２１はこれらクロック信号Ｓ－ＣＬＫ及びスタートパルス信号Ｓ－ＳＰに従って
、パルスが順次シフトするタイミング信号を生成し、サンプリング回路６２２に入力する
。サンプリング回路６２２では、入力されたタイミング信号に従って、信号線駆動回路６
２０に入力された１ライン期間分のアナログの画像信号をサンプリングする。そして１ラ
イン期間分の画像信号が全てサンプリングされると、サンプリングされた画像信号はラッ
チ信号Ｓ－ＬＳに従って一斉に記憶回路６２３に出力され、保持される。記憶回路６２３
に保持される画像信号は、信号線を介して画素部６００に入力される。
なお本実施の形態では、サンプリング回路６２２において１ライン期間分の画像信号を全
てサンプリングした後に、一斉に下段の記憶回路６２３にサンプリングされた画像信号を
入力する場合を例に挙げて説明するが、本発明はこの構成に限定されない。サンプリング
回路６２２において各画素に対応する画像信号をサンプリングしたら、１ライン期間を待
たずに、その都度下段の記憶回路６２３にサンプリングされた画像信号を入力しても良い
。
また画像信号のサンプリングは対応する画素毎に順に行っても良いし、１ライン内の画素
をいくつかのグループに分け、各グループに対応する画素ごとに並行して行っても良い。
なお図１２では記憶回路６２３の後段に直接画素部６００が接続されているが、本発明は
この構成に限定されない。画素部６００の前段に、記憶回路６２３から出力されたアナロ
グの画像信号に信号処理を施す回路を設けることができる。信号処理を施す回路の一例と
して、例えば波形を整形することができるバッファなどが挙げられる。
そして、記憶回路６２３から画素部６００に画像信号が入力されるのと並行して、サンプ
リング回路６２２は次のライン期間に対応する画像信号を再びサンプリングすることがで
きる。
次に、走査線駆動回路６１０の動作について説明する。走査線駆動回路６１０はパルスが
順次シフトする選択信号を生成し、該選択信号を複数の走査線に入力することで、画素を
ラインごとに選択する。選択信号により画素が選択されると、ゲートのそれぞれが走査線
の一つに電気的に接続された複数のトランジスタが適宜オン状態又はオフ状態になり、各
信号又は電源電位の供給が行われる。
なお、画素部６００、走査線駆動回路６１０、信号線駆動回路６２０は、同じ基板に形成
することができるが、いずれかを異なる基板で形成することもできる。
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態５）
図１３は、本発明の一態様に係る発光装置の斜視図の一例である。図１３では、上記実施
の形態における発光装置を表示部に用いた場合の、発光装置を例示している。
図１３に示す発光装置は、表示部１６０１と、回路基板１６０２と、接続部１６０３とを
有している。
回路基板１６０２には、画像処理部が設けられており、接続部１６０３を介して各種信号
や電源電位が表示部１６０１に入力される。接続部１６０３には、ＦＰＣ（Ｆｌｅｘｉｂ
ｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）などを用いることができる。また、接続部１６
０３にＣＯＦテープを用いる場合、画像処理部の一部の回路、或いは表示部１６０１が有
する駆動回路の一部などを別途用意したチップに形成しておき、ＣＯＦ（Ｃｈｉｐ Ｏｎ
Ｆｉｌｍ）法を用いて当該チップをＣＯＦテープに接続しておいても良い。
本実施の形態は、上記実施の形態と組み合わせて実施することが可能である。
（実施の形態６）
酸化物半導体に限らず、実際に測定される絶縁ゲート型トランジスタの電界効果移動度は
、さまざまな理由によって本来の移動度よりも低くなる。移動度を低下させる要因として
は半導体内部の欠陥や半導体と絶縁膜との界面の欠陥があるが、Ｌｅｖｉｎｓｏｎモデル
を用いると、半導体内部に欠陥がないと仮定した場合の電界効果移動度を理論的に導き出
せる。そこで、本実施の形態では、半導体内部に欠陥がない理想的な酸化物半導体の電界
効果移動度を理論的に導き出すとともに、このような酸化物半導体を用いて微細なトラン
ジスタを作製した場合の特性の計算結果を示す。
半導体本来の移動度をμ０、測定される電界効果移動度をμとし、半導体中に何らかのポ
テンシャル障壁（粒界等）が存在すると仮定すると、以下の式で表現できる。
Figure 0007161640000004
ここで、Ｅはポテンシャル障壁の高さであり、ｋがボルツマン定数、Ｔは絶対温度である
。また、ポテンシャル障壁が欠陥に由来すると仮定すると、Ｌｅｖｉｎｓｏｎモデルでは
、以下の式で表される。
Figure 0007161640000005
ここで、ｅは電気素量、Ｎはチャネル内の単位面積当たりの平均欠陥密度、εは半導体の
誘電率、ｎは単位面積当たりのチャネルに含まれるキャリア数、Ｃｏｘは単位面積当たり
の容量、Ｖｇはゲート電圧、ｔはチャネルの厚さである。なお、厚さ３０ｎｍ以下の半導
体層であれば、チャネルの厚さは半導体層の厚さと同一として差し支えない。線形領域に
おけるドレイン電流Ｉｄは、以下の式となる。
Figure 0007161640000006
ここで、Ｌはチャネル長、Ｗはチャネル幅であり、ここでは、Ｌ＝Ｗ＝１０μｍである。
また、Ｖｄはドレイン電圧である。上式の両辺をＶｇで割り、更に両辺の対数を取ると、
以下のようになる。
Figure 0007161640000007
数７の右辺はＶｇの関数である。この式からわかるように、縦軸をｌｎ（Ｉｄ／Ｖｇ）、
横軸を１／Ｖｇとする直線の傾きから欠陥密度Ｎが求められる。すなわち、トランジスタ
のＩｄ―Ｖｇ特性から、欠陥密度を評価できる。酸化物半導体としては、インジウム（Ｉ
ｎ）、スズ（Ｓｎ）、亜鉛（Ｚｎ）の比率が、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１のものでは
欠陥密度Ｎは１×１０１２／ｃｍ２程度である。
このようにして求めた欠陥密度等をもとに数４および数５よりμ０＝１２０ｃｍ２／Ｖｓ
が導出される。欠陥のあるＩｎ－Ｓｎ－Ｚｎ系酸化物で測定される移動度は３５ｃｍ２／
Ｖｓ程度である。しかし、半導体内部および半導体と絶縁膜との界面の欠陥が無い酸化物
半導体の移動度μ０は１２０ｃｍ２／Ｖｓとなると予想できる。
ただし、半導体内部に欠陥がなくても、チャネルとゲート絶縁物との界面での散乱によっ
てトランジスタの輸送特性は影響を受ける。すなわち、ゲート絶縁物界面からｘだけ離れ
た場所における移動度μ１は、以下の式で表される。
Figure 0007161640000008
ここで、Ｄはゲート方向の電界、Ｂ、Ｇは定数である。ＢおよびＧは、実際の測定結果よ
り求めることができ、上記の測定結果からは、Ｂ＝４．７５×１０７ｃｍ／ｓ、Ｇ＝１０
ｎｍ（界面散乱が及ぶ深さ）である。Ｄが増加する（すなわち、ゲート電圧が高くなる）
と数８の第２項が増加するため、移動度μ１は低下することがわかる。
半導体内部の欠陥が無い理想的な酸化物半導体をチャネルに用いたトランジスタの移動度
μ２を計算した結果を図１８に示す。なお、計算にはシノプシス社製デバイスシミュレー
ションソフト、Ｓｅｎｔａｕｒｕｓ Ｄｅｖｉｃｅを使用し、酸化物半導体のバンドギャ
ップ、電子親和力、比誘電率、厚さをそれぞれ、２．８電子ボルト、４．７電子ボルト、
１５、１５ｎｍとした。これらの値は、スパッタリング法により形成された薄膜を測定し
て得られたものである。
さらに、ゲート、ソース、ドレインの仕事関数をそれぞれ、５．５電子ボルト、４．６電
子ボルト、４．６電子ボルトとした。また、ゲート絶縁物の厚さは１００ｎｍ、比誘電率
は４．１とした。チャネル長およびチャネル幅はともに１０μｍ、ドレイン電圧Ｖｄは０
．１Ｖである。
図１８で示されるように、ゲート電圧１Ｖ強で移動度１００ｃｍ２／Ｖｓ以上のピークを
つけるが、ゲート電圧がさらに高くなると、界面散乱が大きくなり、移動度が低下する。
なお、界面散乱を低減するためには、半導体層表面を原子レベルで平坦にすること（Ａｔ
ｏｍｉｃ Ｌａｙｅｒ Ｆｌａｔｎｅｓｓ）が望ましい。
このような移動度を有する酸化物半導体を用いて微細なトランジスタを作製した場合の特
性を計算した結果を図１９乃至図２１に示す。なお、計算に用いたトランジスタの断面構
造を図２２に示す。図２２に示すトランジスタは酸化物半導体層にｎ＋の導電型を呈する
半導体領域８１０３ａおよび半導体領域８１０３ｃを有する。半導体領域８１０３ａおよ
び半導体領域８１０３ｃの抵抗率は２×１０－３Ωｃｍとする。
図２２（Ａ）に示すトランジスタは、下地絶縁物８１０１と、下地絶縁物８１０１に埋め
込まれるように形成された酸化アルミニウムよりなる埋め込み絶縁物８１０２の上に形成
される。トランジスタは半導体領域８１０３ａ、半導体領域８１０３ｃと、それらに挟ま
れ、チャネル形成領域となる真性の半導体領域８１０３ｂと、ゲート８１０５を有する。
ゲート８１０５の幅を３３ｎｍとする。
ゲート８１０５と半導体領域８１０３ｂの間には、ゲート絶縁物８１０４を有し、また、
ゲート８１０５の両側面には側壁絶縁物８１０６ａおよび側壁絶縁物８１０６ｂ、ゲート
８１０５の上部には、ゲート８１０５と他の配線との短絡を防止するための絶縁物８１０
７を有する。側壁絶縁物の幅は５ｎｍとする。また、半導体領域８１０３ａおよび半導体
領域８１０３ｃに接して、ソース８１０８ａおよびドレイン８１０８ｂを有する。なお、
このトランジスタにおけるチャネル幅を４０ｎｍとする。
図２２（Ｂ）に示すトランジスタは、下地絶縁物８１０１と、酸化アルミニウムよりなる
埋め込み絶縁物８１０２の上に形成され、半導体領域８１０３ａ、半導体領域８１０３ｃ
と、それらに挟まれた真性の半導体領域８１０３ｂと、幅３３ｎｍのゲート８１０５とゲ
ート絶縁物８１０４と側壁絶縁物８１０６ａおよび側壁絶縁物８１０６ｂと絶縁物８１０
７とソース８１０８ａおよびドレイン８１０８ｂを有する点で図２２（Ａ）に示すトラン
ジスタと同じである。
図２２（Ａ）に示すトランジスタと図２２（Ｂ）に示すトランジスタの相違点は、側壁絶
縁物８１０６ａおよび側壁絶縁物８１０６ｂの下の半導体領域の導電型である。図２２（
Ａ）に示すトランジスタでは、側壁絶縁物８１０６ａおよび側壁絶縁物８１０６ｂの下の
半導体領域はｎ＋の導電型を呈する半導体領域８１０３ａおよび半導体領域８１０３ｃで
あるが、図２２（Ｂ）に示すトランジスタでは、真性の半導体領域８１０３ｂである。す
なわち、半導体領域８１０３ａ（半導体領域８１０３ｃ）とゲート８１０５がＬｏｆｆだ
け重ならない領域ができている。この領域をオフセット領域といい、その幅Ｌｏｆｆをオ
フセット長という。図から明らかなように、オフセット長は、側壁絶縁物８１０６ａ（側
壁絶縁物８１０６ｂ）の幅と同じである。
その他の計算に使用するパラメータは上述の通りである。計算にはシノプシス社製デバイ
スシミュレーションソフト、Ｓｅｎｔａｕｒｕｓ Ｄｅｖｉｃｅを使用した。図１９は、
図２２（Ａ）に示される構造のトランジスタのドレイン電流（Ｉｄ、実線）および移動度
（μ、点線）のゲート電圧（Ｖｇ、ゲートとソースの電位差）依存性を示す。ドレイン電
流Ｉｄは、ドレイン電圧（ドレインとソースの電位差）を＋１Ｖとし、移動度μはドレイ
ン電圧を＋０．１Ｖとして計算したものである。
図１９（Ａ）はゲート絶縁膜の厚さを１５ｎｍとしたものであり、図１９（Ｂ）は１０ｎ
ｍとしたものであり、図１９（Ｃ）は５ｎｍとしたものである。ゲート絶縁膜が薄くなる
ほど、特にオフ状態でのドレイン電流Ｉｄ（オフ電流）が顕著に低下する。一方、移動度
μのピーク値やオン状態でのドレイン電流Ｉｄ（オン電流）には目立った変化が無い。ゲ
ート電圧１Ｖ前後で、１０μＡを超えることが示された。
図２０は、図２２（Ｂ）に示される構造のトランジスタで、オフセット長Ｌｏｆｆを５ｎ
ｍとしたもののドレイン電流Ｉｄ（実線）および移動度μ（点線）のゲート電圧Ｖｇ依存
性を示す。ドレイン電流Ｉｄは、ドレイン電圧を＋１Ｖとし、移動度μはドレイン電圧を
＋０．１Ｖとして計算したものである。図２０（Ａ）はゲート絶縁膜の厚さを１５ｎｍと
したものであり、図２０（Ｂ）は１０ｎｍとしたものであり、図２０（Ｃ）は５ｎｍとし
たものである。
また、図２１は、図２２（Ｂ）に示される構造のトランジスタで、オフセット長Ｌｏｆｆ
を１５ｎｍとしたもののドレイン電流Ｉｄ（実線）および移動度μ（点線）のゲート電圧
依存性を示す。ドレイン電流Ｉｄは、ドレイン電圧を＋１Ｖとし、移動度μはドレイン電
圧を＋０．１Ｖとして計算したものである。図２１（Ａ）はゲート絶縁膜の厚さを１５ｎ
ｍとしたものであり、図２１（Ｂ）は１０ｎｍとしたものであり、図２１（Ｃ）は５ｎｍ
としたものである。
いずれもゲート絶縁膜が薄くなるほど、オフ電流が顕著に低下する一方、移動度μのピー
ク値やオン電流には目立った変化が無い。
なお、移動度μのピークは、図１９では８０ｃｍ２／Ｖｓ程度であるが、図２０では６０
ｃｍ２／Ｖｓ程度、図２１では４０ｃｍ２／Ｖｓ程度と、オフセット長Ｌｏｆｆが増加す
るほど低下する。また、オフ電流も同様な傾向がある。一方、オン電流はオフセット長Ｌ
ｏｆｆの増加にともなって減少するが、オフ電流の低下に比べるとはるかに緩やかである
。また、いずれもゲート電圧１Ｖ前後で、１０μＡを超えることが示された。
（実施の形態７）
Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体をチャネル形成領域とするトランジスタは
、該酸化物半導体を形成する際に基板を加熱して成膜すること、或いは酸化物半導体膜を
形成した後に熱処理を行うことで良好な特性を得ることができる。なお、主成分とは組成
比で５ａｔｏｍｉｃ％以上含まれる元素をいう。そこで、本実施の形態では、酸化物半導
体膜の成膜後に基板を意図的に加熱することで、トランジスタの電界効果移動度を向上さ
せた場合を図２３乃至図２９を用いて説明する。
Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体膜の成膜後に基板を意図的に加熱すること
で、トランジスタの電界効果移動度を向上させることが可能となる。また、トランジスタ
のしきい値電圧をプラスシフトさせ、ノーマリ・オフ化させることが可能となる。
例えば、図２３（Ａ）～（Ｃ）は、Ｉｎ、Ｓｎ、Ｚｎを主成分とし、チャネル長Ｌが３μ
ｍ、チャネル幅Ｗが１０μｍである酸化物半導体膜と、厚さ１００ｎｍのゲート絶縁膜を
用いたトランジスタの特性である。なお、Ｖｄは１０Ｖとした。
図２３（Ａ）は基板を意図的に加熱せずにスパッタリング法でＩｎ、Ｓｎ、Ｚｎを主成分
とする酸化物半導体膜を形成したときのトランジスタ特性である。このとき電界効果移動
度は１８．８ｃｍ２／Ｖｓｅｃが得られている。一方、基板を意図的に加熱してＩｎ、Ｓ
ｎ、Ｚｎを主成分とする酸化物半導体膜を形成すると電界効果移動度を向上させることが
可能となる。図２３（Ｂ）は基板を２００℃に加熱してＩｎ、Ｓｎ、Ｚｎを主成分とする
酸化物半導体膜を形成したときのトランジスタ特性を示すが、電界効果移動度は３２．２
ｃｍ２／Ｖｓｅｃが得られている。
電界効果移動度は、Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体膜を形成した後に熱処
理をすることによって、さらに高めることができる。図２３（Ｃ）は、Ｉｎ、Ｓｎ、Ｚｎ
を主成分とする酸化物半導体膜を２００℃でスパッタリング成膜した後、６５０℃で熱処
理をしたときのトランジスタ特性を示す。このとき電界効果移動度は３４．５ｃｍ２／Ｖ
ｓｅｃが得られている。
基板を意図的に加熱することでスパッタリング成膜中の水分が酸化物半導体膜中に取り込
まれるのを低減する効果が期待できる。また、成膜後に熱処理をすることによっても、酸
化物半導体膜から水素や水酸基若しくは水分を放出させ除去することができ、上記のよう
に電界効果移動度を向上させることができる。このような電界効果移動度の向上は、脱水
化・脱水素化による不純物の除去のみならず、高密度化により原子間距離が短くなるため
とも推定される。また、酸化物半導体から不純物を除去して高純度化することで結晶化を
図ることができる。このように高純度化された非単結晶酸化物半導体は、理想的には１０
０ｃｍ２／Ｖｓｅｃを超える電界効果移動度を実現することも可能になると推定される。
Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体に酸素イオンを注入し、熱処理により該酸
化物半導体に含まれる水素や水酸基若しくは水分を放出させ、その熱処理と同時に又はそ
の後の熱処理により酸化物半導体を結晶化させても良い。このような結晶化若しくは再結
晶化の処理により結晶性の良い非単結晶酸化物半導体を得ることができる。
基板を意図的に加熱して成膜すること及び／又は成膜後に熱処理することの効果は、電界
効果移動度の向上のみならず、トランジスタのノーマリ・オフ化を図ることにも寄与して
いる。基板を意図的に加熱しないで形成されたＩｎ、Ｓｎ、Ｚｎを主成分とする酸化物半
導体膜をチャネル形成領域としたトランジスタは、しきい値電圧がマイナスシフトしてし
まう傾向がある。しかし、基板を意図的に加熱して形成された酸化物半導体膜を用いた場
合、このしきい値電圧のマイナスシフト化は解消される。つまり、しきい値電圧はトラン
ジスタがノーマリ・オフとなる方向に動き、このような傾向は図２３（Ａ）と図２３（Ｂ
）の対比からも確認することができる。
なお、しきい値電圧はＩｎ、Ｓｎ及びＺｎの比率を変えることによっても制御することが
可能であり、組成比としてＩｎ：Ｓｎ：Ｚｎ＝２：１：３とすることでトランジスタのノ
ーマリ・オフ化を期待することができる。また、ターゲットの組成比をＩｎ：Ｓｎ：Ｚｎ
＝２：１：３とすることで結晶性の高い酸化物半導体膜を得ることができる。
意図的な基板加熱温度若しくは熱処理温度は、１５０℃以上、好ましくは２００℃以上、
より好ましくは４００℃以上であり、より高温で成膜し或いは熱処理することでトランジ
スタのノーマリ・オフ化を図ることが可能となる。
また、意図的に基板を加熱した成膜及び／又は成膜後に熱処理をすることで、ゲートバイ
アス・ストレスに対する安定性を高めることができる。例えば、２ＭＶ／ｃｍ、１５０℃
、１時間印加の条件において、ドリフトがそれぞれ±１．５Ｖ未満、好ましくは１．０Ｖ
未満を得ることができる。
実際に、酸化物半導体膜成膜後に加熱処理を行っていない試料１と、６５０℃の加熱処理
を行った試料２のトランジスタに対してＢＴ試験を行った。
まず基板温度を２５℃とし、Ｖｄを１０Ｖとし、トランジスタのＶｇ－Ｉｄ特性の測定を
行った。次に、基板温度を１５０℃とし、Ｖｄを０．１Ｖとした。次に、ゲート絶縁膜に
印加される電界強度が２ＭＶ／ｃｍとなるようにＶｇとして２０Ｖを印加し、そのまま１
時間保持した。次に、Ｖｇを０Ｖとした。次に、基板温度２５℃とし、Ｖｄを１０Ｖとし
、トランジスタのＶｇ－Ｉｄ測定を行った。これをプラスＢＴ試験と呼ぶ。
同様に、まず基板温度を２５℃とし、Ｖｄを１０Ｖとし、トランジスタのＶｇ－Ｉｄ特性
の測定を行った。次に、基板温度を１５０℃とし、Ｖｄを０．１Ｖとした。次に、ゲート
絶縁膜に印加される電界強度が－２ＭＶ／ｃｍとなるようにＶｇに－２０Ｖを印加し、そ
のまま１時間保持した。次に、Ｖｇを０Ｖとした。次に、基板温度２５℃とし、Ｖｄを１
０Ｖとし、トランジスタのＶｇ－Ｉｄ測定を行った。これをマイナスＢＴ試験と呼ぶ。
試料１のプラスＢＴ試験の結果を図２４（Ａ）に、マイナスＢＴ試験の結果を図２４（Ｂ
）に示す。また、試料２のプラスＢＴ試験の結果を図２５（Ａ）に、マイナスＢＴ試験の
結果を図２５（Ｂ）に示す。
試料１のプラスＢＴ試験およびマイナスＢＴ試験によるしきい値電圧の変動は、それぞれ
１．８０Ｖおよび－０．４２Ｖであった。また、試料２のプラスＢＴ試験およびマイナス
ＢＴ試験によるしきい値電圧の変動は、それぞれ０．７９Ｖおよび０．７６Ｖであった。
試料１および試料２のいずれも、ＢＴ試験前後におけるしきい値電圧の変動が小さく、信
頼性が高いことがわかる。
熱処理は酸素雰囲気中で行うことができるが、まず窒素若しくは不活性ガス、または減圧
下で熱処理を行ってから酸素を含む雰囲気中で熱処理を行っても良い。最初に脱水化・脱
水素化を行ってから酸素を酸化物半導体に加えることで、熱処理の効果をより高めること
ができる。また、後から酸素を加えるには、酸素イオンを電界で加速して酸化物半導体膜
に注入する方法を適用しても良い。
酸化物半導体中及び積層される膜との界面には、酸素欠損による欠陥が生成されやすいが
、かかる熱処理により酸化物半導体中に酸素を過剰に含ませることにより、定常的に生成
される酸素欠損を過剰な酸素によって補償することが可能となる。過剰酸素は主に格子間
に存在する酸素であり、その酸素濃度は１×１０１６／ｃｍ３以上２×１０２０／ｃｍ３
以下とすれば、結晶に歪み等を与えることなく酸化物半導体中に含ませることができる。
また、熱処理によって酸化物半導体に結晶が少なくとも一部に含まれるようにすることで
、より安定な酸化物半導体膜を得ることができる。例えば、組成比Ｉｎ：Ｓｎ：Ｚｎ＝１
：１：１のターゲットを用いて、基板を意図的に加熱せずにスパッタリング成膜した酸化
物半導体膜は、Ｘ線回折（ＸＲＤ：Ｘ－Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）でハローパタ
ンが観測される。この成膜された酸化物半導体膜を熱処理することによって結晶化させる
ことができる。熱処理温度は任意であるが、例えば６５０℃の熱処理を行うことで、Ｘ線
回折により明確な回折ピークを観測することができる。
実際に、Ｉｎ－Ｓｎ－Ｚｎ－Ｏ膜のＸＲＤ分析を行った。ＸＲＤ分析には、Ｂｒｕｋｅｒ
ＡＸＳ社製Ｘ線回折装置Ｄ８ ＡＤＶＡＮＣＥを用い、Ｏｕｔ－ｏｆ－Ｐｌａｎｅ法で
測定した。
ＸＲＤ分析を行った試料として、試料Ａおよび試料Ｂを用意した。以下に試料Ａおよび試
料Ｂの作製方法を説明する。
脱水素化処理済みの石英基板上にＩｎ－Ｓｎ－Ｚｎ－Ｏ膜を１００ｎｍの厚さで成膜した
。
Ｉｎ－Ｓｎ－Ｚｎ－Ｏ膜は、スパッタリング装置を用い、酸素雰囲気で電力を１００Ｗ（
ＤＣ）として成膜した。ターゲットは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１［原子数比］のＩ
ｎ－Ｓｎ－Ｚｎ－Ｏターゲットを用いた。なお、成膜時の基板加熱温度は２００℃とした
。このようにして作製した試料を試料Ａとした。
次に、試料Ａと同様の方法で作製した試料に対し加熱処理を６５０℃の温度で行った。加
熱処理は、はじめに窒素雰囲気で１時間の加熱処理を行い、温度を下げずに酸素雰囲気で
さらに１時間の加熱処理を行っている。このようにして作製した試料を試料Ｂとした。
図２８に試料Ａおよび試料ＢのＸＲＤスペクトルを示す。試料Ａでは、結晶由来のピーク
が観測されなかったが、試料Ｂでは、２θが３５ｄｅｇ近傍および３７ｄｅｇ～３８ｄｅ
ｇに結晶由来のピークが観測された。
このように、Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体は成膜時に意図的に加熱する
こと及び／又は成膜後に熱処理することによりトランジスタの特性を向上させることがで
きる。
この基板加熱や熱処理は、酸化物半導体にとって悪性の不純物である水素や水酸基を膜中
に含ませないようにすること、或いは膜中から除去する作用がある。すなわち、酸化物半
導体中でドナー不純物となる水素を除去することで高純度化を図ることができ、それによ
ってトランジスタのノーマリ・オフ化を図ることができ、酸化物半導体が高純度化される
ことによりオフ電流を１ａＡ／μｍ以下にすることができる。ここで、上記オフ電流値の
単位は、チャネル幅１μｍあたりの電流値を示す。
具体的には、図２９に示すように、基板温度が１２５℃の場合には１ａＡ／μｍ（１×１
０－１８Ａ／μｍ）以下、８５℃の場合には１００ｚＡ／μｍ（１×１０－１９Ａ／μｍ
）以下、室温（２７℃）の場合には１ｚＡ／μｍ（１×１０－２１Ａ／μｍ）以下にする
ことができる。好ましくは、１２５℃において０．１ａＡ／μｍ（１×１０－１９Ａ／μ
ｍ）以下に、８５℃において１０ｚＡ／μｍ（１×１０－２０Ａ／μｍ）以下に、室温に
おいて０．１ｚＡ／μｍ（１×１０－２２Ａ／μｍ）以下にすることができる。
もっとも、酸化物半導体膜の成膜時に水素や水分が膜中に混入しないように、成膜室外部
からのリークや成膜室内の内壁からの脱ガスを十分抑え、スパッタガスの高純度化を図る
ことが好ましい。例えば、スパッタガスは水分が膜中に含まれないように露点－７０℃以
下であるガスを用いることが好ましい。また、ターゲットそのものに水素や水分などの不
純物が含まれていていないように、高純度化されたターゲットを用いることが好ましい。
Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体は熱処理によって膜中の水分を除去するこ
とができるが、Ｉｎ、Ｇａ、Ｚｎを主成分とする酸化物半導体と比べて水分の放出温度が
高いため、好ましくは最初から水分の含まれない膜を形成しておくことが好ましい。
また、酸化物半導体膜成膜後に６５０℃の加熱処理を行った試料のトランジスタにおいて
、基板温度と電気的特性の関係について評価した。
測定に用いたトランジスタは、チャネル長Ｌが３μｍ、チャネル幅Ｗが１０μｍ、Ｌｏｖ
が片側３μｍ（合計６μｍ）、ｄＷが０μｍである。なお、Ｖｄは１０Ｖとした。なお、
基板温度は－４０℃、－２５℃、２５℃、７５℃、１２５℃および１５０℃で行った。こ
こで、トランジスタにおいて、ゲート電極と一対の電極との重畳する幅をＬｏｖと呼び、
酸化物半導体膜に対する一対の電極のはみ出しをｄＷと呼ぶ。
図２６に、Ｉｄ（実線）および電界効果移動度（点線）のＶｇ依存性を示す。また、図２
７（Ａ）に基板温度としきい値電圧の関係を、図２７（Ｂ）に基板温度と電界効果移動度
の関係を示す。
図２７（Ａ）より、基板温度が高いほどしきい値電圧は低くなることがわかる。なお、そ
の範囲は－４０℃～１５０℃で１．０９．Ｖ～－０．２３Ｖであった。
また、図２７（Ｂ）より、基板温度が高いほど電界効果移動度が低くなることがわかる。
なお、その範囲は－４０℃～１５０℃で３６ｃｍ２／Ｖｓ～３２ｃｍ２／Ｖｓであった。
従って、上述の温度範囲において電気的特性の変動が小さいことがわかる。
上記のようなＩｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体をチャネル形成領域とするト
ランジスタによれば、オフ電流を１ａＡ／μｍ以下に保ちつつ、電界効果移動度を３０ｃ
ｍ２／Ｖｓｅｃ以上、好ましくは４０ｃｍ２／Ｖｓｅｃ以上、より好ましくは６０ｃｍ２
／Ｖｓｅｃ以上とし、ＬＳＩで要求されるオン電流の値を満たすことができる。例えば、
Ｌ／Ｗ＝３３ｎｍ／４０ｎｍのＦＥＴで、ゲート電圧２．７Ｖ、ドレイン電圧１．０Ｖの
とき１２μＡ以上のオン電流を流すことができる。またトランジスタの動作に求められる
温度範囲においても、十分な電気的特性を確保することができる。このような特性であれ
ば、Ｓｉ半導体で作られる集積回路の中に酸化物半導体で形成されるトランジスタを混載
しても、動作速度を犠牲にすることなく新たな機能を有する集積回路を実現することがで
きる。
本実施例では、Ｉｎ－Ｓｎ－Ｚｎ－Ｏ膜を酸化物半導体膜に用いたトランジスタの一例に
ついて、図３０などを用いて説明する。
図３０は、コプラナー型であるトップゲート・トップコンタクト構造のトランジスタの上
面図および断面図である。図３０（Ａ）にトランジスタの上面図を示す。また、図３０（
Ｂ）に図３０（Ａ）の一点鎖線Ａ－Ｂに対応する断面Ａ－Ｂを示す。
図３０（Ｂ）に示すトランジスタは、基板２１００と、基板２１００上に設けられた下地
絶縁膜２１０２と、下地絶縁膜２１０２の周辺に設けられた保護絶縁膜２１０４と、下地
絶縁膜２１０２および保護絶縁膜２１０４上に設けられた高抵抗領域２１０６ａおよび低
抵抗領域２１０６ｂを有する酸化物半導体膜２１０６と、酸化物半導体膜２１０６上に設
けられたゲート絶縁膜２１０８と、ゲート絶縁膜２１０８を介して酸化物半導体膜２１０
６と重畳して設けられたゲート電極２１１０と、ゲート電極２１１０の側面と接して設け
られた側壁絶縁膜２１１２と、少なくとも低抵抗領域２１０６ｂと接して設けられた一対
の電極２１１４と、少なくとも酸化物半導体膜２１０６、ゲート電極２１１０および一対
の電極２１１４を覆って設けられた層間絶縁膜２１１６と、層間絶縁膜２１１６に設けら
れた開口部を介して少なくとも一対の電極２１１４の一方と接続して設けられた配線２１
１８と、を有する。
なお、図示しないが、層間絶縁膜２１１６および配線２１１８を覆って設けられた保護膜
を有していても構わない。該保護膜を設けることで、層間絶縁膜２１１６の表面伝導に起
因して生じる微小リーク電流を低減することができ、トランジスタのオフ電流を低減する
ことができる。
本実施例では、上記とは異なるＩｎ－Ｓｎ－Ｚｎ－Ｏ膜を酸化物半導体膜に用いたトラン
ジスタの他の一例について示す。
図３１は、本実施例で作製したトランジスタの構造を示す上面図および断面図である。図
３１（Ａ）はトランジスタの上面図である。また、図３１（Ｂ）は図３１（Ａ）の一点鎖
線Ａ－Ｂに対応する断面図である。
図３１（Ｂ）に示すトランジスタは、基板３６００と、基板３６００上に設けられた下地
絶縁膜３６０２と、下地絶縁膜３６０２上に設けられた酸化物半導体膜３６０６と、酸化
物半導体膜３６０６と接する一対の電極３６１４と、酸化物半導体膜３６０６および一対
の電極３６１４上に設けられたゲート絶縁膜３６０８と、ゲート絶縁膜３６０８を介して
酸化物半導体膜３６０６と重畳して設けられたゲート電極３６１０と、ゲート絶縁膜３６
０８およびゲート電極３６１０を覆って設けられた層間絶縁膜３６１６と、層間絶縁膜３
６１６に設けられた開口部を介して一対の電極３６１４と接続する配線３６１８と、層間
絶縁膜３６１６および配線３６１８を覆って設けられた保護膜３６２０と、を有する。
基板３６００としてはガラス基板を、下地絶縁膜３６０２としては酸化シリコン膜を、酸
化物半導体膜３６０６としてはＩｎ－Ｓｎ－Ｚｎ－Ｏ膜を、一対の電極３６１４としては
タングステン膜を、ゲート絶縁膜３６０８としては酸化シリコン膜を、ゲート電極３６１
０としては窒化タンタル膜とタングステン膜との積層構造を、層間絶縁膜３６１６として
は酸化窒化シリコン膜とポリイミド膜との積層構造を、配線３６１８としてはチタン膜、
アルミニウム膜、チタン膜がこの順で形成された積層構造を、保護膜３６２０としてはポ
リイミド膜を、それぞれ用いた。
なお、図３１（Ａ）に示す構造のトランジスタにおいて、ゲート電極３６１０と一対の電
極３６１４との重畳する幅をＬｏｖと呼ぶ。同様に、酸化物半導体膜３６０６に対する一
対の電極３６１４のはみ出しをｄＷと呼ぶ。
本発明の一態様に係る発光装置は、画像発光装置、ノート型パーソナルコンピュータ、記
録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ
Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に
用いることができる。その他に、本発明の一態様に係る発光装置を用いることができる電
子機器として、携帯電話、携帯型ゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デ
ジタルスチルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲ
ーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）
、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払い機（Ａ
ＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図１４に示す。
図１４（Ａ）は携帯型ゲーム機であり、筐体５００１、筐体５００２、画像表示部５００
３、画像表示部５００４、マイクロホン５００５、スピーカー５００６、操作キー５００
７、スタイラス５００８等を有する。本発明の一態様に係る発光装置を、画像表示部５０
０３または画像表示部５００４に用いることができる。画像表示部５００３または画像表
示部５００４に本発明の一態様に係る発光装置を用いることで、高画質の携帯型ゲーム機
を提供することができる。なお、図１４（Ａ）に示した携帯型ゲーム機は、２つの画像表
示部５００３と画像表示部５００４とを有しているが、携帯型ゲーム機が有する画像表示
部の数は、これに限定されない。
図１４（Ｂ）はノート型パーソナルコンピュータであり、筐体５２０１、画像表示部５２
０２、キーボード５２０３、ポインティングデバイス５２０４等を有する。本発明の一態
様に係る発光装置は、画像表示部５２０２に用いることができる。画像表示部５２０２に
本発明の一態様に係る発光装置を用いることで、高画質のノート型パーソナルコンピュー
タを提供することができる。
図１４（Ｃ）は携帯情報端末であり、筐体５４０１、画像表示部５４０２、操作キー５４
０３等を有する。本発明の一態様に係る発光装置は、画像表示部５４０２に用いることが
できる。画像表示部５４０２に本発明の一態様に係る発光装置を用いることで、高画質の
携帯情報端末を提供することができる。
以上のように、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが
可能である。
本実施例は、上記実施の形態と適宜組み合わせて実施することができる。
１０１ 発光素子
１０２ トランジスタ
１０３ トランジスタ
１０４ トランジスタ
１０５ トランジスタ
１０６ トランジスタ
１０７ 容量素子
１０８ 容量素子
１０９ トランジスタ
１４０ｂ 画素
１４０ｇ 画素
１４０ｒ 画素
５００ 画素部
５１０ 走査線駆動回路
５２０ 信号線駆動回路
５２１ シフトレジスタ
５２２ 記憶回路
５２３ 記憶回路
５２４ ＤＡ変換回路
６００ 画素部
６１０ 走査線駆動回路
６２０ 信号線駆動回路
６２１ シフトレジスタ
６２２ サンプリング回路
６２３ 記憶回路
７１５ｂ アノード
７１５ｇ アノード
７１５ｒ アノード
７３０ 隔壁
７３１ 電界発光層
７３２ カソード
７４０ 基板
７４１ｂ 発光素子
７４１ｇ 発光素子
７４１ｒ 発光素子
７４２ 基板
７４３ｂ 着色層
７４３ｇ 着色層
７４３ｒ 着色層
７４４ オーバーコート
７４５ｂ 導電膜
７４５ｇ 導電膜
７４５ｒ 導電膜
７４６ｇ 導電膜
７４６ｒ 導電膜
７５０ 絶縁膜
８００ 基板
８０１ 導電膜
８０２ ゲート絶縁膜
８０３ 半導体層
８０４ 導電膜
８０５ 導電膜
８０６ 導電膜
８０７ 半導体層
８０８ 導電膜
８０９ 導電膜
８１０ 導電膜
８１１ 半導体層
８１２ 導電膜
８１３ 半導体層
８１４ 導電膜
８１５ 導電膜
８１６ 半導体層
８１７ 導電膜
８１８ 導電膜
８１９ 導電膜
８２０ 半導体層
８２１ 導電膜
８２２ 導電膜
８２３ 絶縁膜
８２４ 絶縁膜
８２５ 導電膜
８２６ コンタクトホール
８２７ 絶縁膜
８２８ 電界発光層
８２９ 導電膜
９００ 基板
９０１ 導電膜
９０２ ゲート絶縁膜
９０３ 半導体層
９０４ 導電膜
９０５ 導電膜
９０６ 導電膜
９０７ 半導体層
９０８ 導電膜
９０９ 導電膜
９１０ 導電膜
９１１ 導電膜
９１２ 導電膜
９１３ 半導体層
９１４ 導電膜
９１５ 導電膜
９１６ 半導体層
９１７ 導電膜
９１８ 半導体層
９１９ 導電膜
９２１ 導電膜
９２２ 導電膜
９２３ 絶縁膜
９２５ 導電膜
９２６ コンタクトホール
９２７ 絶縁膜
９２８ 電界発光層
９２９ 導電膜
９３０ 導電膜
１６０１ 表示部
１６０２ 回路基板
１６０３ 接続部
２１００ 基板
２１０２ 下地絶縁膜
２１０４ 保護絶縁膜
２１０６ａ 高抵抗領域
２１０６ｂ 低抵抗領域
２１０６ 酸化物半導体膜
２１０８ ゲート絶縁膜
２１１０ ゲート電極
２１１２ 側壁絶縁膜
２１１４ 一対の電極
２１１６ 層間絶縁膜
２１１８ 配線
３６００ 基板
３６０２ 下地絶縁膜
３６０６ 酸化物半導体膜
３６０８ ゲート絶縁膜
３６１０ ゲート電極
３６１４ 一対の電極
３６１６ 層間絶縁膜
３６１８ 配線
３６２０ 保護膜
５００１ 筐体
５００２ 筐体
５００３ 画像表示部
５００４ 画像表示部
５００５ マイクロホン
５００６ スピーカー
５００７ 操作キー
５００８ スタイラス
５２０１ 筐体
５２０２ 画像表示部
５２０３ キーボード
５２０４ ポインティングデバイス
５４０１ 筐体
５４０２ 画像表示部
５４０３ 操作キー
８１０１ 下地絶縁物
８１０２ 埋め込み絶縁物
８１０３ａ 半導体領域
８１０３ｂ 半導体領域
８１０３ｃ 半導体領域
８１０４ ゲート絶縁物
８１０５ ゲート
８１０６ａ 側壁絶縁物
８１０６ｂ 側壁絶縁物
８１０７ 絶縁物
８１０８ａ ソース
８１０８ｂ ドレイン

Claims (3)

  1. 発光素子への電流の供給を制御する機能を有する第１のトランジスタと、
    前記第１のトランジスタのソース又はドレインの一方と、前記第１のトランジスタのゲートとの間の電気的な接続を制御する機能を有する第２のトランジスタと、
    を有する発光装置であって、
    前記第１のトランジスタのチャネル形成領域と、前記第２のトランジスタのチャネル形成領域とは、一の半導体膜に設けられ、
    前記半導体膜は、前記第１のトランジスタのチャネル形成領域と前記第２のトランジスタのチャネル形成領域との間に不純物領域を有し、
    前記不純物領域は、前記第１のトランジスタのソース又はドレインの一方としての機能を有し、かつ、前記第２のトランジスタのソース又はドレインの一方としての機能を有し、
    前記第２のトランジスタのソース又はドレインの他方は、第１の導電膜を介して、前記第１のトランジスタのゲートとしての機能を有する第２の導電膜に電気的に接続され、
    前記第１の導電膜は、前記第１のトランジスタのチャネル形成領域と重なりを有し、
    前記第１の導電膜と前記第２の導電膜とが接続している領域は、画素電極と重なりを有し、
    前記半導体膜は、前記第１のトランジスタのチャネル形成領域において折れ曲がった形状を有する発光装置。
  2. 発光素子への電流の供給を制御する機能を有する第１のトランジスタと、
    前記第１のトランジスタのソース又はドレインの一方と、前記第１のトランジスタのゲートとの間の電気的な接続を制御する機能を有する第２のトランジスタと、
    を有する発光装置であって、
    前記第１のトランジスタのチャネル形成領域と、前記第２のトランジスタのチャネル形成領域とは、一の半導体膜に設けられ、
    前記半導体膜は、前記第１のトランジスタのチャネル形成領域と前記第２のトランジスタのチャネル形成領域との間に不純物領域を有し、
    前記不純物領域は、前記第１のトランジスタのソース又はドレインの一方としての機能を有し、かつ、前記第２のトランジスタのソース又はドレインの一方としての機能を有し、
    前記第２のトランジスタのソース又はドレインの他方は、第１の導電膜を介して、前記第１のトランジスタのゲートとしての機能を有する第２の導電膜に電気的に接続され、
    前記第１の導電膜は、前記第１のトランジスタのチャネル形成領域と重なりを有し、
    前記半導体膜は、前記第１のトランジスタのチャネル形成領域において折れ曲がった形状を有し、
    前記第２の導電膜は、画素電極と重なりを有する発光装置。
  3. 発光素子への電流の供給を制御する機能を有する第１のトランジスタと、
    前記第１のトランジスタのソース又はドレインの一方と、前記第１のトランジスタのゲートとの間の電気的な接続を制御する機能を有する第２のトランジスタと、
    を有する発光装置であって、
    前記第１のトランジスタのチャネル形成領域と、前記第２のトランジスタのチャネル形成領域とは、一の半導体膜に設けられ、
    前記半導体膜は、前記第１のトランジスタのチャネル形成領域と前記第２のトランジスタのチャネル形成領域との間に不純物領域を有し、
    前記不純物領域は、前記第１のトランジスタのソース又はドレインの一方としての機能を有し、かつ、前記第２のトランジスタのソース又はドレインの一方としての機能を有し、
    前記第２のトランジスタのソース又はドレインの他方は、第１の導電膜を介して、前記第１のトランジスタのゲートとしての機能を有する第２の導電膜に電気的に接続され、
    前記第１の導電膜と前記第２の導電膜とが接続している領域は、画素電極と重なりを有し、
    前記半導体膜は、前記第１のトランジスタのチャネル形成領域において折れ曲がった形状を有する発光装置。
JP2022086213A 2011-04-01 2022-05-26 発光装置 Active JP7161640B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022165327A JP7214031B2 (ja) 2011-04-01 2022-10-14 発光装置

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
JP2011081923 2011-04-01
JP2011081928 2011-04-01
JP2011081923 2011-04-01
JP2011081928 2011-04-01
JP2011108610 2011-05-13
JP2011108587 2011-05-13
JP2011108587 2011-05-13
JP2011108610 2011-05-13
JP2020205493A JP7035155B2 (ja) 2011-04-01 2020-12-11 発光装置
JP2022031405A JP7082250B1 (ja) 2011-04-01 2022-03-02 発光装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2022031405A Division JP7082250B1 (ja) 2011-04-01 2022-03-02 発光装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022165327A Division JP7214031B2 (ja) 2011-04-01 2022-10-14 発光装置

Publications (2)

Publication Number Publication Date
JP2022119903A JP2022119903A (ja) 2022-08-17
JP7161640B2 true JP7161640B2 (ja) 2022-10-26

Family

ID=46926031

Family Applications (9)

Application Number Title Priority Date Filing Date
JP2012069067A Active JP5982147B2 (ja) 2011-04-01 2012-03-26 発光装置
JP2016151082A Active JP6397858B2 (ja) 2011-04-01 2016-08-01 発光装置
JP2018164123A Active JP6709260B2 (ja) 2011-04-01 2018-09-03 発光装置
JP2020089666A Active JP6748330B1 (ja) 2011-04-01 2020-05-22 発光装置
JP2020133772A Active JP6810822B2 (ja) 2011-04-01 2020-08-06 発光装置
JP2020205493A Active JP7035155B2 (ja) 2011-04-01 2020-12-11 発光装置
JP2022031405A Active JP7082250B1 (ja) 2011-04-01 2022-03-02 発光装置
JP2022086213A Active JP7161640B2 (ja) 2011-04-01 2022-05-26 発光装置
JP2022165327A Active JP7214031B2 (ja) 2011-04-01 2022-10-14 発光装置

Family Applications Before (7)

Application Number Title Priority Date Filing Date
JP2012069067A Active JP5982147B2 (ja) 2011-04-01 2012-03-26 発光装置
JP2016151082A Active JP6397858B2 (ja) 2011-04-01 2016-08-01 発光装置
JP2018164123A Active JP6709260B2 (ja) 2011-04-01 2018-09-03 発光装置
JP2020089666A Active JP6748330B1 (ja) 2011-04-01 2020-05-22 発光装置
JP2020133772A Active JP6810822B2 (ja) 2011-04-01 2020-08-06 発光装置
JP2020205493A Active JP7035155B2 (ja) 2011-04-01 2020-12-11 発光装置
JP2022031405A Active JP7082250B1 (ja) 2011-04-01 2022-03-02 発光装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022165327A Active JP7214031B2 (ja) 2011-04-01 2022-10-14 発光装置

Country Status (3)

Country Link
US (1) US9030105B2 (ja)
JP (9) JP5982147B2 (ja)
KR (9) KR102016896B1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5982147B2 (ja) * 2011-04-01 2016-08-31 株式会社半導体エネルギー研究所 発光装置
KR102549647B1 (ko) * 2011-10-18 2023-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
US10043794B2 (en) 2012-03-22 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
KR20130133499A (ko) * 2012-05-29 2013-12-09 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
JP6120511B2 (ja) * 2012-09-20 2017-04-26 キヤノン株式会社 発光装置、発光素子の駆動回路および駆動方法
CN103165080B (zh) 2013-03-21 2015-06-17 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
JP6164059B2 (ja) * 2013-11-15 2017-07-19 ソニー株式会社 表示装置、電子機器、及び表示装置の駆動方法
KR102107565B1 (ko) * 2013-12-18 2020-05-08 삼성디스플레이 주식회사 유기 발광 표시 장치
DE112014006046T5 (de) * 2013-12-27 2016-09-15 Semiconductor Energy Laboratory Co., Ltd. Licht emittierende Vorrichtung
TWI682632B (zh) * 2014-12-26 2020-01-11 日商半導體能源研究所股份有限公司 半導體裝置
KR102242350B1 (ko) * 2014-12-31 2021-04-20 엘지디스플레이 주식회사 유기발광 디스플레이 장치
JP6665536B2 (ja) * 2016-01-12 2020-03-13 株式会社リコー 酸化物半導体
CN107170412B (zh) * 2017-07-11 2018-01-05 深圳市华星光电半导体显示技术有限公司 一种amoled像素驱动电路及像素驱动方法
CN109637454B (zh) * 2018-12-29 2020-10-13 深圳市华星光电半导体显示技术有限公司 发光二极管像素电路及显示面板
JP2021026187A (ja) * 2019-08-08 2021-02-22 株式会社ジャパンディスプレイ 表示装置
CN110910825B (zh) 2019-12-10 2021-04-02 京东方科技集团股份有限公司 一种显示面板及显示装置
KR20210088318A (ko) * 2020-01-06 2021-07-14 삼성전자주식회사 플라즈마를 이용하는 박막 형성 장치 및 박막 형성 방법

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003091245A (ja) 2001-09-18 2003-03-28 Semiconductor Energy Lab Co Ltd 表示装置
JP2004146369A (ja) 2002-09-20 2004-05-20 Semiconductor Energy Lab Co Ltd 製造装置および発光装置の作製方法
JP2005051211A (ja) 2003-07-14 2005-02-24 Semiconductor Energy Lab Co Ltd 発光装置
JP2005063952A (ja) 2003-07-25 2005-03-10 Semiconductor Energy Lab Co Ltd 発光装置の作製方法
US20050093799A1 (en) 2003-11-01 2005-05-05 Windell Corporation Driving circuit and driving method of active matrix organic electro-luminescence display
JP2006098723A (ja) 2004-09-29 2006-04-13 Casio Comput Co Ltd ディスプレイパネル
JP2006195255A (ja) 2005-01-14 2006-07-27 Casio Comput Co Ltd ディスプレイパネル
JP2005227618A5 (ja) 2004-02-13 2007-03-29
JP2008112189A (ja) 2003-01-20 2008-05-15 Sanyo Electric Co Ltd アクティブマトリクス駆動型表示装置
CN101221960A (zh) 2008-01-18 2008-07-16 友达光电股份有限公司 像素结构
JP2010134484A (ja) 2010-03-04 2010-06-17 Casio Computer Co Ltd ディスプレイパネル
JP6810822B2 (ja) 2011-04-01 2021-01-06 株式会社半導体エネルギー研究所 発光装置

Family Cites Families (181)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP2755281B2 (ja) * 1992-12-28 1998-05-20 富士電機株式会社 薄膜太陽電池およびその製造方法
US5684365A (en) 1994-12-14 1997-11-04 Eastman Kodak Company TFT-el display panel using organic electroluminescent media
JP3535301B2 (ja) * 1995-02-15 2004-06-07 株式会社半導体エネルギー研究所 アクティブマトリクス表示装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3647523B2 (ja) 1995-10-14 2005-05-11 株式会社半導体エネルギー研究所 マトリクス型液晶表示装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US6229506B1 (en) 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
US6518945B1 (en) 1997-07-25 2003-02-11 Aurora Systems, Inc. Replacing defective circuit elements by column and row shifting in a flat-panel display
JP3629939B2 (ja) 1998-03-18 2005-03-16 セイコーエプソン株式会社 トランジスタ回路、表示パネル及び電子機器
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001318627A (ja) 2000-02-29 2001-11-16 Semiconductor Energy Lab Co Ltd 発光装置
JP4700160B2 (ja) 2000-03-13 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
GB0008019D0 (en) 2000-03-31 2000-05-17 Koninkl Philips Electronics Nv Display device having current-addressed pixels
TW554638B (en) 2000-05-12 2003-09-21 Semiconductor Energy Lab Light emitting device
JP2002072963A (ja) 2000-06-12 2002-03-12 Semiconductor Energy Lab Co Ltd 発光モジュールおよびその駆動方法並びに光センサ
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002351401A (ja) 2001-03-21 2002-12-06 Mitsubishi Electric Corp 自発光型表示装置
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
TW550878B (en) 2001-04-06 2003-09-01 Delta Electronics Inc Zero-voltage zero-current switching power factor correction converter
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US6858989B2 (en) 2001-09-20 2005-02-22 Emagin Corporation Method and system for stabilizing thin film transistors in AMOLED displays
US7365713B2 (en) 2001-10-24 2008-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US7456810B2 (en) 2001-10-26 2008-11-25 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and driving method thereof
JP4498669B2 (ja) 2001-10-30 2010-07-07 株式会社半導体エネルギー研究所 半導体装置、表示装置、及びそれらを具備する電子機器
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US20030103022A1 (en) 2001-11-09 2003-06-05 Yukihiro Noguchi Display apparatus with function for initializing luminance data of optical element
KR100940342B1 (ko) 2001-11-13 2010-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 구동방법
US7071932B2 (en) 2001-11-20 2006-07-04 Toppoly Optoelectronics Corporation Data voltage current drive amoled pixel circuit
US6768348B2 (en) 2001-11-30 2004-07-27 Semiconductor Energy Laboratory Co., Ltd. Sense amplifier and electronic apparatus using the same
JP2003195810A (ja) 2001-12-28 2003-07-09 Casio Comput Co Ltd 駆動回路、駆動装置及び光学要素の駆動方法
EP2348502B1 (en) 2002-01-24 2013-04-03 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device and method of driving the semiconductor device
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7042162B2 (en) 2002-02-28 2006-05-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
JP4610843B2 (ja) 2002-06-20 2011-01-12 カシオ計算機株式会社 表示装置及び表示装置の駆動方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP3832415B2 (ja) 2002-10-11 2006-10-11 ソニー株式会社 アクティブマトリクス型表示装置
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US7327168B2 (en) 2002-11-20 2008-02-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP2004246320A (ja) 2003-01-20 2004-09-02 Sanyo Electric Co Ltd アクティブマトリクス駆動型表示装置
US7528643B2 (en) 2003-02-12 2009-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device having the same, and driving method of the same
JP4734529B2 (ja) 2003-02-24 2011-07-27 奇美電子股▲ふん▼有限公司 表示装置
US7612749B2 (en) 2003-03-04 2009-11-03 Chi Mei Optoelectronics Corporation Driving circuits for displays
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
KR100502912B1 (ko) 2003-04-01 2005-07-21 삼성에스디아이 주식회사 발광 표시 장치 및 그 표시 패널과 구동 방법
JP4062179B2 (ja) 2003-06-04 2008-03-19 ソニー株式会社 画素回路、表示装置、および画素回路の駆動方法
JP4641710B2 (ja) * 2003-06-18 2011-03-02 株式会社半導体エネルギー研究所 表示装置
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005099714A (ja) 2003-08-29 2005-04-14 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法および電子機器
JP2005099715A (ja) 2003-08-29 2005-04-14 Seiko Epson Corp 電子回路の駆動方法、電子回路、電子装置、電気光学装置、電子機器および電子装置の駆動方法
JP2005189381A (ja) * 2003-12-25 2005-07-14 Sony Corp ディスプレイ装置及びディスプレイ装置の駆動方法
JP4810790B2 (ja) * 2003-12-25 2011-11-09 ソニー株式会社 ディスプレイ装置及びディスプレイ装置の駆動方法
JP2005189643A (ja) 2003-12-26 2005-07-14 Sony Corp ディスプレイ装置及びディスプレイ装置の駆動方法
JP4566575B2 (ja) * 2004-02-13 2010-10-20 株式会社半導体エネルギー研究所 発光装置の作製方法
KR100684712B1 (ko) 2004-03-09 2007-02-20 삼성에스디아이 주식회사 발광 표시 장치
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
JP4036209B2 (ja) 2004-04-22 2008-01-23 セイコーエプソン株式会社 電子回路、その駆動方法、電気光学装置および電子機器
KR101142994B1 (ko) 2004-05-20 2012-05-08 삼성전자주식회사 표시 장치 및 그 구동 방법
US7173590B2 (en) 2004-06-02 2007-02-06 Sony Corporation Pixel circuit, active matrix apparatus and display apparatus
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006065284A (ja) * 2004-07-26 2006-03-09 Seiko Epson Corp 発光装置及び電子機器
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
KR100673760B1 (ko) * 2004-09-08 2007-01-24 삼성에스디아이 주식회사 발광 표시장치
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
KR100600345B1 (ko) 2004-11-22 2006-07-18 삼성에스디아이 주식회사 화소회로 및 그를 이용한 발광 표시장치
EP1817764A4 (en) 2004-11-30 2009-08-26 Semiconductor Energy Lab DISPLAY DEVICE AND CONTROL METHOD FOR CELLUI-CI, SEMICONDUCTOR DEVICE, AND ELECTRONIC APPARATUS
CA2490858A1 (en) 2004-12-07 2006-06-07 Ignis Innovation Inc. Driving method for compensated voltage-programming of amoled displays
KR100602363B1 (ko) 2005-01-10 2006-07-18 삼성에스디아이 주식회사 발광제어구동부 및 그를 이용한 발광 표시장치
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
JP4923410B2 (ja) 2005-02-02 2012-04-25 ソニー株式会社 画素回路及び表示装置
JP2006215275A (ja) 2005-02-03 2006-08-17 Sony Corp 表示装置
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US20060221005A1 (en) 2005-03-31 2006-10-05 Kazuyoshi Omata Display, array substrate, and method of driving display
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
KR101160830B1 (ko) 2005-04-21 2012-06-29 삼성전자주식회사 표시 장치 및 그 구동 방법
KR100719924B1 (ko) * 2005-04-29 2007-05-18 비오이 하이디스 테크놀로지 주식회사 유기 전계발광 표시장치
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
KR20060128445A (ko) 2005-06-10 2006-12-14 삼성전자주식회사 유기전계발광 표시패널 및 이를 갖는 표시장치
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
TWI429327B (zh) 2005-06-30 2014-03-01 Semiconductor Energy Lab 半導體裝置、顯示裝置、及電子設備
US7898623B2 (en) 2005-07-04 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Display device, electronic device and method of driving display device
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1764770A3 (en) 2005-09-16 2012-03-14 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method of display device
JP4753373B2 (ja) 2005-09-16 2011-08-24 株式会社半導体エネルギー研究所 表示装置及び表示装置の駆動方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP2007108380A (ja) * 2005-10-13 2007-04-26 Sony Corp 表示装置および表示装置の駆動方法
KR101324756B1 (ko) 2005-10-18 2013-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그의 구동방법
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
US8004477B2 (en) 2005-11-14 2011-08-23 Sony Corporation Display apparatus and driving method thereof
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
US7692610B2 (en) 2005-11-30 2010-04-06 Semiconductor Energy Laboratory Co., Ltd. Display device
EP1793366A3 (en) 2005-12-02 2009-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
CN102176304B (zh) 2005-12-02 2013-07-03 株式会社半导体能源研究所 半导体器件
KR101214205B1 (ko) * 2005-12-02 2012-12-21 재단법인서울대학교산학협력재단 표시 장치 및 그 구동 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR100719662B1 (ko) 2006-02-28 2007-05-17 삼성에스디아이 주식회사 화소 및 이를 이용한 유기 발광 표시장치와 그의 구동방법
JP5016953B2 (ja) * 2006-03-10 2012-09-05 キヤノン株式会社 表示素子の駆動回路及び画像表示装置
TWI603307B (zh) 2006-04-05 2017-10-21 半導體能源研究所股份有限公司 半導體裝置，顯示裝置，和電子裝置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP5397219B2 (ja) 2006-04-19 2014-01-22 イグニス・イノベーション・インコーポレイテッド アクティブマトリックス表示装置用の安定な駆動スキーム
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
KR20080006894A (ko) * 2006-07-14 2008-01-17 삼성전자주식회사 표시 장치 및 그 제조 방법
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
ES2373340T3 (es) 2006-08-30 2012-02-02 Basf Se Método para la preparación de poliesteroles.
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
TWI442368B (zh) 2006-10-26 2014-06-21 Semiconductor Energy Lab 電子裝置，顯示裝置，和半導體裝置，以及其驅動方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
KR101415560B1 (ko) * 2007-03-30 2014-07-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
CN101950746B (zh) 2008-01-18 2012-03-21 友达光电股份有限公司 像素结构
JP2009258397A (ja) * 2008-04-17 2009-11-05 Toshiba Mobile Display Co Ltd Ｅｌ表示装置の駆動方法。
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR20100041176A (ko) * 2008-10-13 2010-04-22 엘지디스플레이 주식회사 유기전계발광표시장치
KR101056241B1 (ko) * 2008-12-19 2011-08-11 삼성모바일디스플레이주식회사 유기전계발광 표시장치
US9047815B2 (en) 2009-02-27 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Method for driving semiconductor device

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003091245A (ja) 2001-09-18 2003-03-28 Semiconductor Energy Lab Co Ltd 表示装置
JP2004146369A (ja) 2002-09-20 2004-05-20 Semiconductor Energy Lab Co Ltd 製造装置および発光装置の作製方法
JP2008112189A (ja) 2003-01-20 2008-05-15 Sanyo Electric Co Ltd アクティブマトリクス駆動型表示装置
JP2005051211A (ja) 2003-07-14 2005-02-24 Semiconductor Energy Lab Co Ltd 発光装置
JP2005063952A (ja) 2003-07-25 2005-03-10 Semiconductor Energy Lab Co Ltd 発光装置の作製方法
US20050093799A1 (en) 2003-11-01 2005-05-05 Windell Corporation Driving circuit and driving method of active matrix organic electro-luminescence display
JP2005227618A5 (ja) 2004-02-13 2007-03-29
JP2006098723A (ja) 2004-09-29 2006-04-13 Casio Comput Co Ltd ディスプレイパネル
JP2006195255A (ja) 2005-01-14 2006-07-27 Casio Comput Co Ltd ディスプレイパネル
CN101221960A (zh) 2008-01-18 2008-07-16 友达光电股份有限公司 像素结构
JP2010134484A (ja) 2010-03-04 2010-06-17 Casio Computer Co Ltd ディスプレイパネル
JP6810822B2 (ja) 2011-04-01 2021-01-06 株式会社半導体エネルギー研究所 発光装置

Also Published As

Publication number Publication date
JP6397858B2 (ja) 2018-09-26
KR20200144527A (ko) 2020-12-29
JP2017022382A (ja) 2017-01-26
KR102335303B1 (ko) 2021-12-06
KR20220070178A (ko) 2022-05-30
JP6709260B2 (ja) 2020-06-10
JP7035155B2 (ja) 2022-03-14
KR20200083414A (ko) 2020-07-08
KR102198451B1 (ko) 2021-01-06
KR102651641B1 (ko) 2024-03-28
JP2023055747A (ja) 2023-04-18
JP2020197739A (ja) 2020-12-10
US9030105B2 (en) 2015-05-12
KR102070558B1 (ko) 2020-01-29
KR102403845B1 (ko) 2022-05-31
JP2022091756A (ja) 2022-06-21
KR20230054621A (ko) 2023-04-25
US20120248435A1 (en) 2012-10-04
JP7082250B1 (ja) 2022-06-07
JP6748330B1 (ja) 2020-08-26
KR102016896B1 (ko) 2019-09-02
JP7214031B2 (ja) 2023-01-27
KR20210146260A (ko) 2021-12-03
KR102522732B1 (ko) 2023-04-19
JP2022119903A (ja) 2022-08-17
JP6810822B2 (ja) 2021-01-06
JP2019049707A (ja) 2019-03-28
JP5982147B2 (ja) 2016-08-31
KR102130954B1 (ko) 2020-07-07
JP2021073480A (ja) 2021-05-13
KR20120112161A (ko) 2012-10-11
JP2012256025A (ja) 2012-12-27
KR20190094321A (ko) 2019-08-13
KR20200006155A (ko) 2020-01-17
KR20240038674A (ko) 2024-03-25
JP2023002646A (ja) 2023-01-10
JP2020154324A (ja) 2020-09-24

Similar Documents

Publication Publication Date Title
JP7214031B2 (ja) 発光装置
JP6942222B2 (ja) 発光装置
JP2022062082A (ja) 発光装置
US8912985B2 (en) Method for driving display device
JP7486623B2 (ja) 発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220527

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20220527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221014

R150 Certificate of patent or registration of utility model

Ref document number: 7161640

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150