JP7083847B2 - アレイ基板及びその作製方法、タブレットディテクタ及び映像装置 - Google Patents

アレイ基板及びその作製方法、タブレットディテクタ及び映像装置 Download PDF

Info

Publication number
JP7083847B2
JP7083847B2 JP2019563851A JP2019563851A JP7083847B2 JP 7083847 B2 JP7083847 B2 JP 7083847B2 JP 2019563851 A JP2019563851 A JP 2019563851A JP 2019563851 A JP2019563851 A JP 2019563851A JP 7083847 B2 JP7083847 B2 JP 7083847B2
Authority
JP
Japan
Prior art keywords
layer
film transistor
array substrate
substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019563851A
Other languages
English (en)
Other versions
JP2020521324A (ja
Inventor
会▲剛▼ ▲蒋▼
建▲剣▼ 高
▲海▼波 郭
孝会 朱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2020521324A publication Critical patent/JP2020521324A/ja
Application granted granted Critical
Publication of JP7083847B2 publication Critical patent/JP7083847B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H01L27/14663—Indirect radiation imagers, e.g. using luminescent members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Thin Film Transistor (AREA)
  • Light Receiving Elements (AREA)
  • Apparatus For Radiation Diagnosis (AREA)

Description

［関連出願の参照］
本開示は、国際出願番号がＰＣＴ/ＣＮ２０１７/１１６５２３であり、国際出願日が２０１７年１２月１５日である国際出願の国家段階に入る出願であり、２０１７年５月１９日に出願された出願番号が２０１７１０３６２６４４．９であり、名称が「アレイ基板及びその作製方法、タブレットディテクタ及び映像装置」である出願を基礎とする優先権を主張する。
本開示は光電の技術分野に関し、特にアレイ基板及びその作製方法、タブレットディテクタ及び映像装置に関する。
Ｘ線検出は医療分野で広く利用されており、被検体を透過したＸ線を検出するには、タブレットディテクト技術が用いられるのが一般的である。タブレットディテクト技術には、直接型ディテクト及び間接型ディテクトの２種類を含む。間接型ディテクトを実現するためのタブレットディテクタは一般的にアレイ基板上にアレイ状に配列されたフィルムトランジスタ（ＴＦＴ）及び光電変換器を含む。
本開示の実施例は、アレイ基板及びその作製方法、タブレットディテクタ及び映像装置を提供する。
本開示の一局面によれば、アレイ基板が提供される。
１つの例示的な実施例によれば、アレイ基板は、下地基板と、前記下地基板上に設けられたフィルムトランジスタと、フィルムトランジスタの第１電極に接続された光電変換器と、を含む。前記第１電極は第１導電層を含み、前記光電変換器が前記第１導電層の前記下地基板から離れる側に設けられ、前記第１導電層は、前記光電変換器を形成する工程においてエッチング耐性を有する材料を含み、前記第１電極は、前記フィルムトランジスタのソースまたはドレインである。
他の実施例によれば、第１導電層の材料は、インジウムスズ酸化物、インジウム亜鉛酸化物、インジウムガリウム亜鉛酸化物、インジウムスズ亜鉛酸化物、インジウムガリウムスズ酸化物、酸化亜鉛、カドミウム酸化物、酸化アルミニウムのうち少なくとも１種を含むことができる。
他の実施例によれば、前記第１電極は、該第１導電層の前記下地基板との間に位置する第２導電層をさらに含み、前記第２導電層は、金属材料を含む。
更に他の実施例によれば、前記フィルムトランジスタの活性層の両端は、それぞれ前記フィルムトランジスタのソース及びドレインに接続され、前記フィルムトランジスタの活性層の下地基板への正投影は、前記活性層の両端間の長さを延長するように蛇行した形状を有する。
さらに別の実施例によれば、前記フィルムトランジスタの活性層の下地基板への正射影は、Ｕ型形状を有する。
さらに別の実施例によれば、前記フィルムトランジスタは、トップゲート型のフィルムトランジスタであり、前記アレイ基板は、前記光電変換器の下地基板から離れる側の表面に設けられた透明電極層に接続された第２電極をさらに含む。前記第２電極の前記下地基板への正投影と前記フィルムトランジスタの活性層の前記下地基板への正投影とは、互いに離間している。
さらに別の実施例によれば、前記アレイ基板は、前記フィルムトランジスタの活性層と前記下地基板との間に設けられたバッファ層をさらに含む。
さらに別の実施例によれば、前記光電変換器は、フォトダイオードである。
さらに別の実施例によれば、前記フィルムトランジスタは、低温ポリシリコンフィルムトランジスタである。
本開示の別の局面によれば、タブレットディテクタが提供される。
１つの例示的な実施例によれば、前記タブレットディテクタは、前述のいずれかの実施例に記載のアレイ基板と、前記アレイ基板を覆う非可視光変換層と、を含み、前記非可視光変換層は、非可視光を可視光に変換するために構成されており、前記光電変換器は、前記可視光を電気信号に変換する。
本開示のさらに他の局面によれば、前記タブレットディテクタを含む映像装置が提供される。
本開示のさらに別の局面によれば、アレイ基板を作製する方法が提供される。
一つの例示的な実施例によれば、前記方法は、下地基板を提供する工程と；前記下地基板上にフィルムトランジスタを形成する工程とを含む。ただし、フィルムトランジスタを形成する工程は、第１導電材料層を形成する工程と、前記第１導電材層を１回パターニングし、フィルムトランジスタの第１電極である第１導電層を形成する工程とを含む。前記第１導電層の前記下地基板から離れる側に前記フィルムトランジスタの第１電極に接続された光電変換器を形成する工程を備えている。前記第１導電層は、前記光電変換器を形成する工程においてエッチング耐性を有する材料を含み、前記第１電極は前記フィルムトランジスタのソース又はドレインである。
他の実施例によれば、前記第１導電層の材料は、インジウムスズ酸化物、インジウム亜鉛酸化物、インジウムガリウム亜鉛酸化物、インジウムスズ亜鉛酸化物、インジウムガリウムスズ酸化物、酸化亜鉛、カドミウム酸化物、酸化アルミニウムのうちの少なくとも１種を含む。
さらに別の実施例によれば、アレイ基板を作製する方法は、第１導電材料層を形成する前に、第１金属材料層を形成することをさらに含む。前記第１導電材料層は、前記第１金属材料層を覆い、フィルムトランジスタのソース及びドレインは、前記第１金属材料及び前記第１導電材料層によって１回のパターニングプロセスで形成される。
他の実施例によれば、ソース又はドレインが形成される前に、前記下地基板上にポリシリコン材料層を形成し、１回のパターニングプロセスにより、Ｕ型の活性層を形成する工程と、ゲート絶縁層及び第２金属材料層を形成し、前記第２金属材料層に１回のパターニングプロセスを行うことにより、ゲートを形成する工程と、をさらに含む。ゲートの下地基板への正投影とＵ型の活性層の下地基板への正投影とは、重なる領域を有する。
さらに別の実施例によれば、前記光電変換器が形成された後、第３金属材料層を形成し、前記光電変換器の下地基板から離れる側に設けられた透明電極層に接続された第２電極をパターニングプロセスにより形成する工程をさらに含む。ただし、前記第２電極の前記下地基板への正射影と、前記フィルムトランジスタの活性層の前記下地基板への正射影とは、互いに離間している。
他の実施例によれば、前記Ｕ型の活性層が形成される前に、前記下地基板上に前記下地基板を覆うバッファ層が形成されることをさらに含む。
以下、本開示の実施例について、例を挙げて図面を参照しながら説明する。
図１は、従来のタブレットディテクタの構造概略図である。 図２は、本開示の一実施例によるアレイ基板の概略構成図である。 図３は、図２のＴＦＴとそれに接続された光電変換器の概略構成図である。 図４は、図３に示された実施例の代替的な実施例である。 図５は、本開示の他の実施例によるＴＦＴと、該ＴＦＴに接続された光電変換器の概略構成図であり、図４に示されたアレイ基板に第２電極を追加に設けられている。 図６は、本開示の一実施例に係るＴＦＴにおける活性層の形状を示す模式図である。 図７は、図６のＢ－Ｂ方向に切り出されたＴＦＴ構造を含むアレイ基板の概略構成図である。 図８は、本開示の一実施例によるタブレットディテクタの概略構成図である。 図９は、本開示の他の実施例によるアレイ基板の作製方法のフローチャートである。 図１０は、図７に示すアレイ基板の作製工程を示している。 図１１ａは、図７に示すアレイ基板の作製工程を示している。 図１１ｂは、図７に示すアレイ基板の作製工程を示している。 図１２は、図７に示すアレイ基板の作製工程を示している。 図１３は、図７に示すアレイ基板の作製工程を示している。 図１４は、図７に示すアレイ基板の作製工程を示している。 図１５は、図７に示すアレイ基板の作製工程を示している。
以下、図面を参照しながら本開示の例示的な実施例を詳細に説明する。図面における類似の参照符号は類似する特徴を指す。本開示は、他の異なる形態で実施されることも可能であるため、本開示は、本明細書に記載される実施例のみに限定されるものと解釈されるべきではない。これらの実施例を提供する目的は、当業者が本開示の構想を十分かつ完全に理解できることである。
図１に示すように、間接型ディテクトを実現するためのタブレットディテクタ（ＦＰＤ）は、アレイ基板１０と、このアレイ基板を覆う非可視光（例えばＸ線）変換層１１とを含む。アレイ基板上には、アレイ状に配列されたフィルムトランジスタ（ＴＦＴ）と光電変換器１０１が設けられている。Ｘ線変換層１１は、非可視光を可視光に変換した後、光電変換器１０１で可視光を電気信号に変換して蓄積する。この光電変換器１０１に接続されたＴＦＴがオンすると、電気信号がプロセッサに出力され、プロセッサで処理されて画像情報が得られる。従来、光電変換器を作製する際に、アレイ基板上のＴＦＴに影響を与え、ＴＦＴのオン性能を低下させて、タブレットディテクタの検出効果を低下させていた。
依然として図１を参照する、本出願はアレイ基板１０が提供され、下地基板０１と、該下地基板０１上に設けられた図２に示すマトリクス状に配列された複数のフィルムトランジスタ（ＴＦＴ）と、ＴＦＴのソース１２０またはドレイン１２１であるＴＦＴの第１電極に接続された光電変換器１０１とを含む（図３及び図４参照）。
図２に示すように、上記アレイ基板１０は、縦横に交差する複数のゲート線Ｇａｔｅと、読み出し信号線ＲＬとをさらに含む。このゲート線Ｇａｔｅと読み出し信号線ＲＬとの交差部に、マトリクス状に配列された複数の検出ユニット０２が規定され、各検出ユニット内に、上記ＴＦＴと、このＴＦＴに接続された光電変換器１０１とが設けられている。
ＴＦＴごとのゲートは、上記ゲート線Ｇａｔｅに接続され、ドレイン１２１（又はソース１２０）は、１本の読み出し信号線ＲＬに接続されている。ＴＦＴのソース１２０が上記光電変換器１０１に接続されると、ＴＦＴのドレイン１２１が読み出し信号線ＲＬに接続され、ＴＦＴのドレイン１２１が上記光電変換器１０１に接続されると、ソース１２０は読み出し信号線ＲＬに接続される、ことがわかる。説明の便宜上、以下の各実施例または例では、いずれもＴＦＴのドレイン１２１が上記光電変換器１０１に接続され、ソース１２０が読み出し信号線ＲＬに接続されているものとする。
本開示の各実施例において、ＴＦＴは、Ｎ型ＴＦＴであってもよいし、Ｐ型ＴＦＴであってもよい。
光電変換器１０１は、フォトレジスタ、フォトトランジスタ、フォトダイオード、またはフォトカプラなどであってよい。例示的な実施例では、光電変換器１０１はフォトダイオードである。具体的には、該フォトダイオードは、図３に示すＰＩＮ構造を有していてもよいし、該ＰＩＮ構造は、下地基板０１に近接してＮ型不純物がドープされた半導体材料からなるＮ型半導体材料層と、下地基板０１から離反してＰ型不純物がドープされた半導体材料からなるＰ型半導体材料層と、Ｎ型半導体材料層とＰ型半導体材料層との間に位置し、低不純物の真性半導体材料からなるＩ型半導体材料層と、を含む。
光電変換器１０１がフォトダイオードであり、ＴＦＴのドレイン１２１が上記光電変換器１０１に接続される場合、該フォトダイオードにおける下地基板０１に近いＮ型半導体材料層が上記ＴＦＴのドレイン１２１に接続される。
ＴＦＴのドレイン１２１は、光電変換器に接続されており、１つの例示的な実施例では、図３に示すように、ドレイン１２１は光電変換器１０１が位置する領域に延在する部分を含む。つまり、ドレイン１２１は第１導電層１２０１により形成され、光電変換器１０１は該第１導電層１２０１に形成されている。光電変換器は、通常、ドライエッチング法を用いて作製されるため、第１導電層１２０１は、耐食性を有する材料で構成される必要がある。すなわち、光電変換器１０１を作製する過程において、採用されるエッチングプロセスは、第１導電層１２０１に影響を与えない、または影響が小さい。
図示しない置換実施例において、光電変換器はＴＦＴのソースに接続されてもよく、及び／又は光電変換素子は、ＴＦＴのソースの延在部に形成されてもよく、ＴＦＴのソースその延在部は、耐食性を有する材料で形成されてもよいことが分かる。
例示的な実施例によれば、第１導電層の材料は、インジウムスズ酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、インジウムガリウム亜鉛酸化物（ＩＧＺＯ）、インジウムスズ亜鉛酸化物（ＩＴＺＯ）、インジウムガリウムスズ酸化物（ＩＴＧＯ）、酸化亜鉛（ＺｎＯ）、カドミウム酸化物（ＣｄＯ）、または酸化アルミニウム（Ａｌ２Ｏ３）などの酸化物材料のうち少なくとも１種を選択できる。
第１導電層が耐食性を有する材料で形成されているため、ドライエッチングプロセスでフォトダイオードを作製する場合、ドライエッチングプロセスにおけるイオンビームまたはプラズマによる第１導電層１２０１への影響が小さく、異なる検出ユニット０２に位置するTFTの電気的特性を均一にさせることができ、ＴＦＴの電気的特性のばらつきによるムラ不良の発生の可能性を低減できる。他の実施例では、ウェットエッチングプロセスを用いてＰＩＮフォトダイオードを作製することを考えた場合でも、適切なエッチング液の配合及び第１導電層の材料を選択することにより、第１導電層の材料をエッチング液によるエッチングに耐えるようにすることができる。
好ましいのは、上述ＴＦＴは低温ポリシリコンであってもよく、低温ポリシリコンは高いキャリアマイグレーション率を有するため、良好な導電率と電気的特性を有する。低温ポリシリコンを用いてＴＦＴを作製する場合には、そのＴＦＴに接続される信号線（すなわちゲート線Ｇａｔｅと読み出し信号線ＲＬ）の線幅を大きくする必要がなく、上記ＴＦＴのオンとオフを制御することができる。このため、低温ポリシリコンを用いてＴＦＴを作製する場合には、ゲート線Ｇａｔｅと読み出し信号線ＲＬの線幅を好適に小さくすることができる。このようにすると、アレイ基板上の遮光面積を小さくすることができ、そのアレイ基板における検出ユニット０２毎の光吸収面積を高くして、検出ユニット０２による光線の検出精度をより高くすることができる。
ＴＦＴのソース１２０及びドレイン１２１の導電性を向上させるために、一実施例では、図４に示すように、上記ＴＦＴのソース１２０及びドレイン１２１の少なくとも一方は、第１導電層１２０１の光電変換器１０１が位置する側と反対側に位置する第２導電層１２０２をさらに含んでいてもよい。該第２導電層１２０２を構成する材料としては、例えば、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、又はモリブデンアルミニウム合金（Ａｌ－Ｍｏ又はＭｏ－Ａｌ－Ｍｏ）の金属材料が挙げられる。
ソース１２０及びドレイン１２１がいずれも上記下地基板０１に近い第２導電層１２０２及び光電変換器１０１に近い第１導電層１２０１を含む場合、ソース１２０及びドレイン１２１を作製する方法としては、図４に示すように、下地基板０１上に形成されたパッシベーション層１２の上に、金属材料層および第１導電材料層を順次堆積し、１回のパターニングプロセスによりソース１２０およびドレイン１２１のパターンを形成する方法が挙げられる。
なお、本出願において、パターニングプロセスは、材料層に対してフォトリソグラフィ、エッチング等の工程、及び印刷、インクジェット等の所定のパターンを形成するための工程を含んでいてもよい。上記パターニングプロセスは、成膜、露光、現像等のフォトレジスト、マスク板、露光機等を用いてパターンを形成する工程を含み得る。本開示における具体的な構造に基づいて対応するパターニングプロセスを選択することができる。
本開示における前記「１回のパターニングプロセス」又は「ワンショットパターニングプロセス」とは、一度のマスク板を用いて異なる露光領域を形成し、その後、異なる露光領域を現像し、さらに１回又は複数回エッチング、アッシング等の除去工程を行って最終的に所望のパターンを得る工程である。
第１導電層１２０１を構成する材料と第２導電層１２０２を構成する材料が異なるため、異なるエッチング液を用いて第１導電材層を先にエッチングし、その後、金属材料層をエッチングする必要がある。具体的な材料に応じて、第１導電材料層をエッチングするエッチング液が金属材料層に影響を与えないように、適切なエッチング液を選択すべきである；金属材料層をエッチングするエッチング液も第１導電材料層に影響を与えることがない。
また、主に酸化物系導電材料からなる第１導電層１２０１は、光電変換素子１０１と接しており、この第１導電層１２０１は、ドライエッチングに対して良好な耐性を有するため、上述した光電変換器１０１をドライエッチングプロセスにより作製する過程において、上記第１導電層１２０１は、ドライエッチングストッパー層とすることができ、金属材料を主成分とする第２導電層１２０２を保護し、ドライエッチングプロセス中のイオンビームやプラズマによる第２導電層１２０２のダメージから保護することができる。これにより、異なる検出ユニット０２に位置するＴＦＴのソース１２０とドレイン１２１の導通性能を同一にし、ＴＦＴのソース及びドレインの導通性能の違いによるムラ不良の発生確率を減少させることができる。
上記ＴＦＴの種類はボトムゲート型ＴＦＴ又はトップゲート型ＴＦＴであってもよい。例示的な実施例において、上記ＴＦＴは、図３または図４に示すトップゲート型のＴＦＴである。
ここで、トップゲート型低温ポリシリコンＴＦＴの具体的な構成は、図５に示すように、下地基板０１に順に積層された活性層１２３と、ゲート絶縁層１３と、ゲート１２２と、パッシベーション層１２とを含む。この活性層１２３は、チャネル領域１２３３と、ゲート極１２２の両側に近い低ドープ領域１２３２と、低ドープ領域１２３２の両側に位置する高ドープ領域１２３１とを含み、ここで、チャネル領域１２３３の下地基板０１への正射影とゲート極１２２の該下地基板０１への正射影に対応し、例えば、重ね合わせる。ソース１２０及びドレイン１２１はそれぞれパッシベーション層１２及びゲート絶縁層１３に位置するビアホールを介して活性層１２３上の高ドープ領域１２３１に接続される。このトップゲート型ＴＦＴがオンすると、ゲート１２２が上記チャネル領域１２３３を遮蔽し、チャネル領域１２３３に入射光が照射されることでＴＦＴのリーク電流が増大し、ＴＦＴの電気的特性に影響を及ぼすことを回避した。
図５に示す実施例では、アレイ基板１０は電極１４をさらに含み、このとき、ゲート１２２がチャネル領域１２３３を遮蔽可能であるため、この電極１４を遮光層として上記ＴＦＴのチャネル領域１２３３を遮蔽する必要はない。この電極１４は、図５に示すように、光電変換器１０１の下地基板０１から離れる側の表面（すなわち図５におけるＰ型半導体材料層上に位置する）に設けられた透明電極層２２に接続されている。この電極１４の下地基板０１への正射影とＴＦＴの活性層１２３の下地基板０１上の正射影とは重なる領域がない。このようにすると、電極１４の面積を小さくすることができ、アレイ基板上の遮光領域の面積を小さくしつつ、該各検出ユニット０２の光吸収面積を高めることができる。
低温ポリシリコンＴＦＴはアモルファスシリコンＴＦＴに対して高いキャリアマイグレーション率を有するため、低温ポリシリコンＴＦＴがオンすると、活性層１２３に発生するキャリアの数が多くなる。ソース１２０（またはドレイン１２１）からドレイン１２１（またはソース１２０）にキャリアがマイグレーションする際のドレイン１２１またはソース１２０への衝撃を低減するために、例示的な実施例では、平面視において、図６に示すように、低温ポリシリコンＴＦＴの活性層１２３のパターン（または活性層１２３の下地基板への正射影の形状）をＵ型にし、かつ該ＴＦＴのソース１２０及びドレイン１２１はそれぞれ活性層１２３の両端に接続される。
また、ＴＦＴのゲート１２２はストライプ状にパターニングされている。このストライプ状のパターンとＵ型パターンの２つの脚部（活性層１２３の２つの垂直部、図６に示す）は、それぞれ重なる領域を有し、Ｕ型パターンの中央部（活性層１２３の水平部、図６に示す）と平行である。このようにすると、上記ＴＦＴがオンすると、Ｕ型の活性層１２３がキャリアのマイグレーション経路を長くでき、より多くのキャリアをバッファリングして、ソース１２０（またはドレイン１２１）からドレイン１２１（またはソース１２０）にキャリアがマイグレーションする際のドレイン１２１またはソース１２０へのキャリアの衝撃を低減することができる。
図７は図６のＢ－Ｂ方向に切り出されたトップゲート型の低温ポリシリコンＴＦＴを示す構造概略図である。
図７に示すように、ＴＦＴはトップゲート型の低温ポリシリコンＴＦＴであり、アレイ基板１０はＴＦＴ活性層１２３と下地基板０１との間に位置するバッファ層１６をさらに含む。このバッファ層１６は、下地基板０１（例えばガラス基板）中の不純物が活性層１２３に与える影響を小さくすることができ、ＴＦＴの電気的特性の向上に寄与する。
本出願の一つの実施例は検出器が提供される。図８に示すように、前記ディテクタは、例えば図７に示すアレイ基板１０と、このアレイ基板１０を覆う非可視光変換層２０とを備えたタブレットディテクタである。前記非可視光変換層２０は、例えば、非可視光（例えばＸ線、赤外線および紫外線など）を可視光に変換するシンチレータ（例えば、ヨウ化セシウム（ＣｓＩ）やガドリニウムオキシサルファイド（Ｇｄ２Ｏ２Ｓ）等）を含む。この時アレイ基板１０での光電変換器１０１は各検出ユニット０２に照射された可視光を収集することができる。また、このタブレットディテクタは、上記のような収集結果を受信し、各検出ユニット０２の収集結果に基づいて収集画像を得る画像処理部をさらに含んでいてもよい。
本開示の実施例に係るタブレットディテクタによれば、様々な分野で利用可能であり、例えば、医療、安全、非破壊検査、科学研究などであるが、それらを限定されるものではない。
本開示の一実施例は、上記のようなタブレットディテクタを含む映像装置を提供する。この映像装置は、タブレットディテクタによって取得された収集画像を解析し、技術者が使用又は参照するための解析結果を得る画像解析部をさらに含んでいてもよい。
本開示の別の態様によれば、アレイ基板の作製方法も提供される。１つの例示的な実施例によれば、下地基板上に第１導電材料層を堆積し、１回のパターニングプロセスによりＴＦＴのソースとドレインを形成する。
別の実施例では、図９に示すように、前記方法は、下地基板０１上に、第１金属材料層および第１導電材料層を順次堆積し、図４に示すようなＴＦＴのソース１２０とドレイン１２１を１回のパターニングプロセスにより形成する工程Ｓ１０１を含む。すなわち、第１導電材層を形成する前に先に第１金属材料層を形成し、前記第１導電材層が前記第１金属材料層を覆うようにしてもよい。具体的には、工程Ｓ１０１において、１回のパターニングプロセスにより露光、現像を行い、その後、第１導電材層及び第１金属材料層をそれぞれ異なるエッチング液でエッチングし、最後にフォトレジストを剥離することで、上記ＴＦＴのソース１２０又はドレイン１２１を形成することができる。
例示的な実施例では、このソース１２０及びドレイン１２１は、ともに第１導電層１２０１及び第２導電層１２０２を含む。第１導電層１２０１は上記第１導電材料層からなり、第２導電層１２０２は上記第１金属材料からなる。第１金属材料はモリブデン（Ｍｏ）、アルミニウム（Ａｌ）又はモリブデンアルミニウム合金（Ａｌ－ＭｏまたはＭｏ－Ａｌ－Ｍｏ）であってもよい。
また、前記方法は、パターニングプロセスにより、ＴＦＴのソース１２０又はドレイン１２１に接続された光電変換器１０１が形成される工程Ｓ１０２をさらに含んでいてもよい。
上記光電変換器１０１（例えばフォトダイオード）をドライエッチングで作製する場合、第１導電層１２０１がドライエッチングに対して良好な耐性を有するため、第１導電層１２０１は金属材料を主成分とする第２導電層１２０２を保護し、ドライエッチングプロセス中のイオンビームやプラズマによる第２導電層１２０２のダメージから保護することができる。これにより、異なる検出ユニット０２に位置するＴＦＴのソース１２０とドレイン１２１のオン性能を同一にし、ＴＦＴのソースドレインのオン性能の違いによるムラ不良の発生確率を減小させることができる。
一実施例において、ＴＦＴはトップゲート型の低温ポリシリコンＴＦＴであり、その活性層１２３及びゲート１２２の形状を図６に示す通りであり、本実施例に係るＴＦＴの作製方法については後に詳述する。
第１工程では、図１０に示すように、下地基板０１上に、この下地基板０１を順次覆うバッファ層１６およびポリシリコンフィルム層を形成する；このポリシリコン（Ｐ－Ｓｉ）フィルム層に対して第１回目のパターニングプロセスを行った後、ドライエッチングプロセスおよびリフトオフ法によりポリシリコンフィルムパターン２００を形成する。このポリシリコンフィルムパターンはＵ型であり、図６に示す通りである。
第２工程では、図１１ａに示すように、バッファ層１６およびポリシリコンフィルムパターン２００上に、上記ポリシリコンフィルムパターンを覆うゲート絶縁層１３および第２金属材料層を順次堆積する；上記第２金属材料層に対して第２回目のパターニングプロセスを行い、その後ウェットエッチングプロセスにより図６に示すようなストライプ状のゲート１２２及び該ゲート１２２を覆うフォトレジスト２１を形成する。このフォトレジスト２１の幅は、ゲート１２２の幅よりも大きい。ストライプ状のゲート１２２と、Ｕ型のポリシリコンフィルムパターン２００の２つの脚部とは、それぞれオーバーラップ領域を有し、Ｕ型のポリシリコンフィルムパターンの中央部と平行である。
そして、ゲート１２２及び該ゲート１２２の上方に位置するフォトレジスト２１をマスクとして、ゲート絶縁層１３を介してポリシリコンフィルム２００に高濃度ドープ処理（例えば、窒素ドーピング）を行い、高濃度ドープ領域１２３１を形成する。次に、図１１ｂに示すように、フォトレジスト２１をアッシングして、ゲート１２２の両側にはみ出した部分のフォトレジスト２１を除去する。さらにゲート１２２と該ゲート１２２の上方に位置する残ったフォトレジスト２１をマスクとして、ポリシリコンフィルム２００に低濃度ドープ処理を行い、軽ドープ領域１２３２及びチャネル領域１２３３を形成する。次に、リフトオフ法により、ゲート１２２の上方に位置する残ったフォトレジスト２１を剥離する。これにより、図６に示すような形状を有するＴＦＴが得られ、Ｕ型の活性層１２３およびストライプ状のゲート１２２を有する。
第３工程では、第２のステップで最終的に得られた構造上に、パッシベーション層１２を堆積し、該パッシベーション層１２に対して第３回目のパターニングプロセスを行い、その後、ドライエッチングプロセス及びリフトオフプロセスによりパッシベーション層１２及びゲート絶縁層１３に図１２に示すような第１ビアホール２０１を形成する。
第４工程では、次に、図１２に示す構造上に、上記工程Ｓ１０１を行い、図１３に示すＴＦＴのソース１２０およびドレイン１２１を形成し、ソース１２０およびドレイン１２１を第１ビアホール２０１を介して活性層１２３の高濃度領域１２３１に接続する。工程Ｓ１０１において採用されるパターニングプロセスを第４回目のパターニングプロセスと呼ぶこともある。
第５工程では、図１３に示す構造上に、Ｎ型半導体材料層、Ｉ型半導体材料層、及びＰ型半導体材料層及び透明電極層２２を順次堆積し、かつ上記４層のフィルム層に対して第５回目のパターニングプロセスを行う。次に、透明電極層２２をウェットエッチングして、上記Ｐ型半導体材料層、Ｉ型半導体材料層及びＮ型半導体材料層をドライエッチングする。最後にリフトオフ法によりフォトレジストを剥離し、図１４に示すような光電変換器１０１と、光電変換器１０１の上方に位置する透明電極層２２とを形成した。例示的な実施例において、上記透明電極層２２を形成する材料としては、例えば、ＩＴＯ、ＩＺＯ、ＩＧＺＯ等の透明導電材料が用いられる。
第１導電層１２０１は、ドライエッチングに対して良好な耐性を有するため、上記３層半導体材料層（即ち、Ｐ型半導体材料層、Ｉ型半導体材料層、Ｎ型半導体材料層）をドライエッチングプロセスを行う過程において、第１導電層１２０１は金属材料を主成分とする第２導電層１２０２を保護し、ドライエッチングプロセス中のイオンビームやプラズマによる第２導電層１２０２のダメージから保護することができる。これにより、異なる検出ユニット０２に位置するＴＦＴのソース１２０とドレイン１２１のオン性能を同一にし、ＴＦＴのソース及びドレインのオン性能の違いによるムラ不良の発生確率を減少させることができる。
第６工程では、図１４に示す構造上に、パッシベーション層１７及び樹脂層１５を堆積し、パッシベーション層１７及び樹脂層１５に第６回目のパターニングプロセスを行った後、ドライエッチング及びリフトオフを行い、パッシベーション層１７及び樹脂層１５に上記透明電極層２２に対応する位置に第２ビアホール２０２を形成し、図１５に示す構造を形成する。
第７工程では、図１５に示す構造上に、第３金属材料層を堆積する；この第３金属材料層に対して第７回目のパターニングプロセスを行った後、ウェットエッチングおよびリフトオフを行い、図８に示すような電極１４を形成する。この電極１４は、上述した第２ビアホール２０２を介して、前記光電変換器１０１の下地基板０１から離れる側の表面に設けられた透明電極層２２に接続おり、該電極は透明電極層２２に給電電圧を提供するためのものである。
この電極１４は、各検出ユニット０２の光吸収面積を大きくするために、下地基板０１への正射影とＴＦＴの活性層１２３の下地基板０１への正射影とが重ならない領域となるように構成されている。
なお、上記第１金属材料層、第２金属材料層及び第３金属材料層を構成する材料は、同じであってもよく、異なっていてもよい。
以上のことから、本開示によるアレイ基板の作製方法は、全部で７つのパターニングプロセスを用い、かつ、上記ＴＦＴがトップゲート型ＴＦＴであるため、遮光層を作製する必要もないため、作製工程が簡単である。
以上、図面を参照しながら複数の例示的な実施例を説明したが、当業者によっては本開示の原理や要旨を逸脱することなく、実施例に対する種々の修正、変更が可能であるため、本開示の範囲は記載された特許請求の範囲およびその均等する技術案によって限定されうることは明白である。
０１ 下地基板
０２ 検出ユニット
１０ アレイ基板
１１ 非可視光（例えばＸ線）変換層
１２ パッシベーション層
１３ ゲート絶縁層
１４ 電極
１５ 樹脂層
１６ バッファ層
１７ パッシベーション層
２１ フォトレジスト
２２ 透明電極層
１０１ 光電変換器
１２０ ソース
１２１ ドレイン
１２２ ゲート
１２３ 活性層
２００ ポリシリコンフィルムパターン
２０１ 第１ビアホール
２０２ 第２ビアホール
１２０１ 第１導電層
１２０２ 第２導電層
１２３１ 高ドープ領域
１２３２ 軽ドープ領域
１２３３ チャネル領域
１２０２ 第２導電層

Claims (15)

  1. 下地基板と、前記下地基板上に設けられたフィルムトランジスタと、フィルムトランジスタの第１電極に接続された光電変換器と、を含むアレイ基板であって、
    前記第１電極は、第１導電層を含み、
    前記光電変換器は、前記第１導電層の前前記下地基板から離れる側に前記光電変換器を形成するための光電変換材料を積層した後、前記光電変換材料をエッチングすることで、前記第１導電層の前記下地基板から離れる側に設けられ、
    前記第１導電層は、前記光電変換器の形成工程において
    エッチング耐性を有する材料を含み、
    前記第１電極は、前記フィルムトランジスタのソースまたはドレインであり、
    前記フィルムトランジスタは、トップゲート型のフィルムトランジスタであり、
    前記アレイ基板は、前記光電変換器の前記下地基板から離れる側の表面に設けられた透明電極層に接続された第２電極をさらに含み、
    前記第２電極の前記下地基板への正投影と前記フィルムトランジスタの活性層の前記下地基板への正投影とは、互いに離間している
    ことを特徴とするアレイ基板。
  2. 第１導電層の材料は、インジウムスズ酸化物、インジウム亜鉛酸化物、インジウムガリウム亜鉛酸化物、インジウムスズ亜鉛酸化物、インジウムガリウムスズ酸化物、酸化亜鉛、カドミウム酸化物、酸化アルミニウムのうち少なくとも１種を含む、
    ことを特徴とする請求項１に記載のアレイ基板。
  3. 前記第１電極は、該第１導電層と前記下地基板との間に位置する第２導電層をさらに含み、
    前記第２導電層は、金属材料を含む、
    ことを特徴とする請求項１に記載のアレイ基板。
  4. 前記フィルムトランジスタの活性層の両端は、それぞれ前記フィルムトランジスタのソース及びドレインに接続され、
    前記フィルムトランジスタの活性層の下地基板への正投影は、前記活性層の両端間の長さを延長するように蛇行した形状を有する、
    ことを特徴とする請求項１から３のいずれか一項に記載のアレイ基板。
  5. 前記フィルムトランジスタの活性層の下地基板への正射影は、Ｕ型形状を有している、
    ことを特徴とする請求項４に記載のアレイ基板。
  6. 前記アレイ基板は、前記フィルムトランジスタの活性層と前記下地基板との間に設けられたバッファ層をさらに含む、
    ことを特徴とする請求項１に記載のアレイ基板。
  7. 前記光電変換器は、フォトダイオードである、
    ことを特徴とする請求項１に記載のアレイ基板。
  8. 前記フィルムトランジスタは、低温ポリシリコンフィルムトランジスタである、
    ことを特徴とする請求項１に記載のアレイ基板。
  9. 請求項１～８のいずれか一項に記載のアレイ基板と、
    前記アレイ基板を覆う非可視光変換層と、を含み、
    前記非可視光変換層は、非可視光を可視光に変換するために構成されており、
    前記光電変換器は、前記可視光を電気信号に変換する、
    ことを特徴とするタブレットディテクタ。
  10. 請求項９に記載のタブレットディテクタを含む、
    ことを特徴とする映像装置。
  11. 下地基板を提供する工程と、
    前記下地基板上にフィルムトランジスタを形成する工程と、を含み、
    フィルムトランジスタを形成する工程は、
    第１導電材料層を形成する工程と、
    前記第１導電材料層を１回パターニングし、フィルムトランジスタの第１電極である第１導電層を形成する工程と、を含み、
    前記第１導電層の前記下地基板から離れる側に、光電変換器を形成するための光電変換材料を積層した後、前記光電変換材料をエッチングすることで、前記フィルムトランジスタの第１電極に接続された光電変換器を形成する工程を備えており、
    前記第１導電層は、前記光電変換器を形成する工程においてエッチング耐性を有する材料を含み、前記第１電極は前記フィルムトランジスタのソース又はドレインであり、
    前記光電変換器が形成された後、さらに、
    第３金属材料層を形成し、前記光電変換器の前記下地基板から離れる側に設けられた透明電極層に接続された第２電極をパターニングプロセスにより形成する工程を含み、
    前記第２電極の前記下地基板への正射影と、前記フィルムトランジスタの活性層の前記下地基板への正射影とは、互いに離間している、
    ことを特徴とするアレイ基板を作製する方法。
  12. 前記第１導電層の材料は、インジウムスズ酸化物、インジウム亜鉛酸化物、インジウムガリウム亜鉛酸化物、インジウムスズ亜鉛酸化物、インジウムガリウムスズ酸化物、酸化亜鉛、カドミウム酸化物、酸化アルミニウムのうちの少なくとも１種を含む、
    ことを特徴とする請求項１１に記載の方法。
  13. 第１導電材料層を形成する前に、第１金属材料層を形成する工程をさらに含み、
    前記第１導電材料層は、前記第１金属材料層を覆い、
    フィルムトランジスタのソース及びドレインは、前記第１金属材料及び前記第１導電材料層によって１回のパターニングプロセスで形成される、
    ことを特徴とする請求項１１に記載の方法。
  14. ソース又はドレインが形成される前に、
    前記下地基板上にポリシリコン材料層を形成し、１回のパターニングプロセスにより、Ｕ型の活性層を形成する工程と、
    ゲート絶縁層及び第２金属材料層を形成し、前記第２金属材料層に１回のパターニングプロセスを行うことにより、ゲートを形成する工程と、をさらに含み、
    ゲートの下地基板への正投影とＵ型の活性層の下地基板への正投影とは、重なる領域を有する、
    ことを特徴とする請求項１１に記載の方法。
  15. 前記Ｕ型の活性層が形成される前に、
    前記下地基板上に前記下地基板を覆うバッファ層が形成される工程をさらに含む、
    ことを特徴とする請求項１４に記載の方法。
JP2019563851A 2017-05-19 2017-12-15 アレイ基板及びその作製方法、タブレットディテクタ及び映像装置 Active JP7083847B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201710362644.9A CN107104108B (zh) 2017-05-19 2017-05-19 一种阵列基板及其制作方法、平板探测器及影像设备
CN201710362644.9 2017-05-19
PCT/CN2017/116523 WO2018209947A1 (zh) 2017-05-19 2017-12-15 一种阵列基板及其制作方法、平板探测器及影像设备

Publications (2)

Publication Number Publication Date
JP2020521324A JP2020521324A (ja) 2020-07-16
JP7083847B2 true JP7083847B2 (ja) 2022-06-13

Family

ID=59669538

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019563851A Active JP7083847B2 (ja) 2017-05-19 2017-12-15 アレイ基板及びその作製方法、タブレットディテクタ及び映像装置

Country Status (5)

Country Link
US (1) US20210210535A1 (ja)
EP (1) EP3627554A4 (ja)
JP (1) JP7083847B2 (ja)
CN (1) CN107104108B (ja)
WO (1) WO2018209947A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107104108B (zh) * 2017-05-19 2020-08-21 京东方科技集团股份有限公司 一种阵列基板及其制作方法、平板探测器及影像设备
CN109671729B (zh) 2017-10-17 2021-04-09 京东方科技集团股份有限公司 探测单元及其制作方法、平板探测器
CN110660816B (zh) 2018-06-29 2022-06-10 京东方科技集团股份有限公司 一种平板探测器
CN111326082B (zh) * 2020-04-14 2021-08-03 Tcl华星光电技术有限公司 背板单元及其制造方法、显示装置
US11526079B2 (en) 2020-04-14 2022-12-13 Tcl China Star Optoelectronics Technology Co., Ltd. Backplane unit and its manufacturing method and display device
CN111916492B (zh) 2020-08-31 2021-12-24 武汉华星光电技术有限公司 Tft器件及其制备方法、阵列基板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001111060A (ja) 1999-07-22 2001-04-20 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2001339640A (ja) 2000-05-26 2001-12-07 Semiconductor Energy Lab Co Ltd Ｍｏｓ型センサおよびその駆動方法
WO2007040194A1 (ja) 2005-10-05 2007-04-12 Idemitsu Kosan Co., Ltd. Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP2014157893A (ja) 2013-02-15 2014-08-28 Mitsubishi Electric Corp 薄膜トランジスタおよびその製造方法
WO2016195001A1 (ja) 2015-06-04 2016-12-08 シャープ株式会社 アクティブマトリクス基板

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5298461B2 (ja) * 2007-05-29 2013-09-25 セイコーエプソン株式会社 液晶装置及び電子機器
JP5330779B2 (ja) * 2008-09-10 2013-10-30 三菱電機株式会社 光電変換装置、及びその製造方法
JP2010114186A (ja) * 2008-11-05 2010-05-20 Seiko Epson Corp 光電変換装置、光電変換装置の製造方法、及び電子機器
JP5293197B2 (ja) * 2009-01-07 2013-09-18 セイコーエプソン株式会社 光電変換装置、電気光学装置、電子機器
JP5487702B2 (ja) * 2009-04-24 2014-05-07 セイコーエプソン株式会社 光電変換装置の製造方法
CN101997010B (zh) * 2009-08-11 2012-12-05 元太科技工业股份有限公司 数字x光探测面板及其制作方法
JP5739359B2 (ja) * 2012-02-09 2015-06-24 株式会社ジャパンディスプレイ 撮像装置およびその製造方法ならびに撮像表示システム
JP2014116429A (ja) * 2012-12-07 2014-06-26 Japan Display Inc 撮像装置及び撮像表示システム
CN103137641B (zh) * 2013-01-25 2015-10-21 北京京东方光电科技有限公司 一种阵列基板及其制作方法、x射线平板探测器
US20160013243A1 (en) * 2014-03-10 2016-01-14 Dpix, Llc Photosensor arrays for detection of radiation and process for the preparation thereof
WO2015163288A1 (ja) * 2014-04-21 2015-10-29 シャープ株式会社 光検出装置
CN106022276B (zh) * 2016-05-25 2019-06-07 京东方科技集团股份有限公司 指纹识别器件及其制作方法、显示器件、显示装置
CN106298962A (zh) * 2016-11-16 2017-01-04 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板、显示面板及显示装置
CN107104108B (zh) * 2017-05-19 2020-08-21 京东方科技集团股份有限公司 一种阵列基板及其制作方法、平板探测器及影像设备
CN107359168A (zh) * 2017-07-11 2017-11-17 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001111060A (ja) 1999-07-22 2001-04-20 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2001339640A (ja) 2000-05-26 2001-12-07 Semiconductor Energy Lab Co Ltd Ｍｏｓ型センサおよびその駆動方法
WO2007040194A1 (ja) 2005-10-05 2007-04-12 Idemitsu Kosan Co., Ltd. Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP2014157893A (ja) 2013-02-15 2014-08-28 Mitsubishi Electric Corp 薄膜トランジスタおよびその製造方法
WO2016195001A1 (ja) 2015-06-04 2016-12-08 シャープ株式会社 アクティブマトリクス基板

Also Published As

Publication number Publication date
US20210210535A1 (en) 2021-07-08
CN107104108A (zh) 2017-08-29
EP3627554A4 (en) 2021-06-09
WO2018209947A1 (zh) 2018-11-22
JP2020521324A (ja) 2020-07-16
EP3627554A1 (en) 2020-03-25
CN107104108B (zh) 2020-08-21

Similar Documents

Publication Publication Date Title
JP7083847B2 (ja) アレイ基板及びその作製方法、タブレットディテクタ及び映像装置
US10096642B2 (en) Photoelectric conversion device, method of manufacturing the same, and X-ray image detector
US20130264485A1 (en) Method of manufacturing radiation detection apparatus, radiation detection apparatus, and radiation imaging system
WO2016112608A1 (zh) 探测基板及其制备方法、探测器
US8816294B2 (en) Photo diode for detecting X-ray and manufacturing method thereof
WO2016163347A1 (ja) フォトセンサ基板
JP6125017B2 (ja) Ｘ線イメージセンサー用基板
JP2013235935A (ja) 検出装置の製造方法、その検出装置及び検出システム
WO2017000430A1 (zh) 光电转换阵列基板及其制作方法、光电转换装置
US9911771B2 (en) Radiographic imaging array fabrication process for metal oxide thin-film transistors with reduced mask count
KR102424552B1 (ko) 엑스레이 검출기용 어레이 기판과 이를 포함하는 엑스레이 검출기 및 그 제조 방법
JP2013235934A (ja) 検出装置、検出システム、及び、検出装置の製造方法
JP2014236162A (ja) 検出装置、その製造方法及び放射線検出システム
KR20160114767A (ko) 이미지센서 및 이의 제조방법
KR102195521B1 (ko) 엑스레이 검출기의 어레이 기판 및 그의 제조 방법
CN112736104B (zh) 平板探测器的制备方法
KR102129261B1 (ko) 엑스레이 검출기의 어레이 기판 및 그의 제조 방법
CN113053935B (zh) X射线平板探测器面板结构及其制备方法、平板探测器
CN112687714B (zh) 平板探测器的制备方法
CN112951860B (zh) 平板探测器的制备方法
JP2014225524A (ja) 検出装置の製造方法、その検出装置、及び、検出システム
KR20210079974A (ko) Pin 다이오드와 그 제조 방법 및 이를 포함하는 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판과 디지털 엑스레이 검출기
KR20120057423A (ko) 엑스레이 검출기의 어레이 기판 제조방법
JP2009032864A (ja) 放射線検出器の製造方法および放射線検出器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191120

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200825

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220601

R150 Certificate of patent or registration of utility model

Ref document number: 7083847

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150