JP2010114186A - 光電変換装置、光電変換装置の製造方法、及び電子機器 - Google Patents

光電変換装置、光電変換装置の製造方法、及び電子機器 Download PDF

Info

Publication number
JP2010114186A
JP2010114186A JP2008284122A JP2008284122A JP2010114186A JP 2010114186 A JP2010114186 A JP 2010114186A JP 2008284122 A JP2008284122 A JP 2008284122A JP 2008284122 A JP2008284122 A JP 2008284122A JP 2010114186 A JP2010114186 A JP 2010114186A
Authority
JP
Japan
Prior art keywords
semiconductor layer
layer
photoelectric conversion
conversion device
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008284122A
Other languages
English (en)
Inventor
Takashi Miyata
崇 宮田
Tsukasa Eguchi
司 江口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2008284122A priority Critical patent/JP2010114186A/ja
Publication of JP2010114186A publication Critical patent/JP2010114186A/ja
Withdrawn legal-status Critical Current

Links

Images

Abstract

【課題】珪素系PIN−PDの暗電流を減らすため、PIN−PDのI層を挟むP層、またはN層に炭素を加えバンドギャップを大きくし、I層からの暗電流を抑える方法では、炭化珪素と珪素とでは25%程度格子定数が異なっており、珪素中に炭素を添加することで大きな応力が生じ、この応力により欠陥が発生し暗電流が増える。また、側面からのリークを下げるのみでは、暗電流を抑制は限定的なものとなる。
【解決手段】AlNdを用いたPIN−PD10の第1導電層20をエッチング液で処理しテクスチャー構造を作り、さらにこの工程で生成されたAlNd酸化物を下バリア層21として用いる。この際、第1半導体層22と第1導電層20との間はFN電流により電荷が伝達される。FN電流が少ない黒状態では下バリア層21の微分抵抗は高く、暗電流の通過を阻止する。白状態では微分抵抗は低くなり、光電流は通過するので、画像のSN比が上がる。
【選択図】図1

Description

本発明は、光電変換装置、光電変換装置の製造方法、及び電子機器に関する。
半導体を用いた光電変換装置として、たとえばPNフォトダイオードや、PINフォトダイオード等の構造を用いたものが知られており、画像信号を得るためのイメージセンサとして開発が進められてきている。特に、PINフォトダイオードは光強度変調に対する応答性に優れている。
ここで、P型半導体とは、電荷の輸送媒体として主に正孔(ホール)が用いられる半導体であり、N型半導体とは、電荷の輸送媒体として主に電子が用いられる半導体であり、I型半導体とはP型半導体、N型半導体の双方と比べ、電荷の輸送に関与する媒体の密度が低い半導体(真性半導体)である。なお、P型半導体からなる層をP層、N型半導体からなる層をN層、I型半導体からなる層をI層と呼称する。
PINフォトダイオードを構成するアモルファス(以下、αとも呼ぶ)半導体や微結晶(10〜100nm程度の粒径を有するもの、以下μcとも呼ぶ)半導体は、化学気相堆積法(CVD法)を用いて形成することができる。CVD法を用いることで、硬質ガラス基板等に薄膜トランジスタ(TFT)を形成した後、低温(TFTの耐熱温度以下)で形成し得るアモルファス半導体や微結晶半導体を用いてTFTを覆うようにPINフォトダイオードを構成することが可能である。この場合、TFT領域上にもPINフォトダイオードを配置することが可能となるため、受光面積が大きく取れ、光電変換効率が高いPINフォトダイオードを得ることが可能となる。なお、PNフォトダイオードでも同様な構成を用いることが可能である。PNフォトダイオードや、PINフォトダイオードは集積化が容易であることから、PNフォトダイオードや、PINフォトダイオードをマトリクス状に配置して画像信号を得るイメージセンサ等の分野に対しても活用されてきている。
イメージセンサの光応答性を向上させ、動きの多い被写体に対しても動作ボケの少ない、優れた画像信号を得るためには、PINフォトダイオードに逆バイアス電圧を印加して動作させることが好適である。しかし、この場合、PINフォトダイオードから暗電流が発生する。この暗電流により、イメージセンサが提供する画像信号のSN比が低下してしまうという課題がある。この課題はPNフォトダイオードを用いた場合でも同様に発生する。
PINフォトダイオードの逆バイアス印加時の暗電流を減らし、画像信号のSN比を向上させるため、たとえば特許文献1に示す技術が知られている。これは、PINフォトダイオードのI層を挟むP層、またはN層の少なくともいずれか一方のバンドギャップをI層のバンドギャップよりも大きくすることでI層からの暗電流を抑制する方法である。
また、PINフォトダイオードの側面を通って流れる漏れ電流が暗電流として検知される場合があり、暗電流と重なる当該電流を抑制すべく、2段のメサ形状を有する断面形状とすることで、漏れ電流を含む暗電流を抑制する方法が公知である。
特開平5−82825号公報 特開2007−318115号公報
特許文献1に示す技術を用いた場合、PINフォトダイオードを構成する半導体層の格子定数がP−I間またはI−N間の少なくとも一方では異なる組み合わせを有することとなる。たとえば、炭化珪素と珪素とでは25%程度格子定数が異なっており、珪素中に炭素を添加することで大きな応力が内包されることとなり、欠陥が発生する場合がある。光電変換素子内でのこのような欠陥は暗電流を増大させるため、暗電流を十分に低減するには技術的な困難があるという課題がある。また、珪素中に炭素を導入すると珪素中に炭化珪素の凝集体が発生し、バンドギャップ制御が困難になる場合がある。この現象を防止するには、層形成温度やガス流量等を最適化する必要があり、開発期間が長期化するという課題がある。
また、特許文献2に示す技術を用いた場合、製造工程の増加を伴う上、PINフォトダイオード側面の汚染物質に起因する電流以外には効果がなく、暗電流の改善効果は限定的なのもとなる課題を有している。
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり以下の形態または適用例として実現することが可能である。ここで、微分抵抗(ΔR)とは、電流(I)が流れている状態で、微小電流変化(ΔI)を与えた場合の微小電圧変化(ΔV)で定められるもので、ΔR(@I)=ΔV/ΔIで定義されるものとする。また、上とは、基板の第1面と垂直で、基板から離れる方向のベクトルの向きと定義する。
[適用例1]本適用例にかかる光電変換装置は、基板の第1面に配置された第1導電層と、前記第1導電層より上側に位置し、かつ前記第1導電層の少なくとも一部に接して設けられた、電流密度の増加に伴い微分抵抗が低下する下バリア層と、前記下バリア層より上側に位置し、かつ前記下バリア層と接して設けられた、第1導電型を示す不純物元素を含む第1半導体層と、前記第1半導体層より上側に設けられ、第2導電型を示す不純物元素を含む第2半導体層と、前記第1半導体層と前記第2半導体層とに挟まれ、かつ前記第1半導体層と前記第2半導体層とに接して設けられた、前記第1半導体層と比べ第1導電型を示す不純物元素の原子数あたりの密度が低く、かつ前記第2半導体層と比べ第2導電型を示す不純物元素の原子数あたりの密度が低い第3半導体層と、前記第2半導体層より上側に位置し、かつ前記第2半導体層と接して設けられた、可視光波長域の光を透過する第2導電層と、を備えていることを特徴とする。
これによれば、黒状態での雑音を抑え、白状態での輝度に優れた光電変換装置を得ることが可能となる。電流密度が小さい状態(黒状態)での微分抵抗が10で、電流密度が大きい状態(白状態)での微分抵抗を1とした場合、黒状態での暗電流は高い微分抵抗で抑制され、黒状態の表示品質を高めることが可能となる。一方、白状態では微分抵抗が小さくなるため、白状態での電流を阻害することなく通過させるため、白状態での輝度低下が抑えられ、白状態の表示品質を高めることが可能となる。
[適用例2]本適用例にかかる光電変換装置は、基板の第1面に形成された第1導電層と、前記第1導電層より上側に位置し、かつ前記第1導電層の少なくとも一部に接して設けられた第1導電型を示す不純物元素を含む第1半導体層と、前記第1半導体層より上側に設けられ、第2導電型を示す不純物元素を含む第2半導体層と、前記第1半導体層と前記第2半導体層とに挟まれ、かつ前記第1半導体層と前記第2半導体層とに接して設けられた、前記第1半導体層と比べ第1導電型を示す不純物元素の原子数あたりの密度が低く、かつ前記第2半導体層と比べ第2導電型を示す不純物元素の原子数あたりの密度が低い第3半導体層と、前記第2半導体層より上側に位置し、かつ前記第2半導体層に接して設けられ、電流密度の増加に伴い微分抵抗が低下し、かつ可視光波長域の光を透過する上バリア層と、前記上バリア層より上側に位置し、かつ、前記上バリア層と接し、可視光波長域の光を透過する第2導電層と、を備えることを特徴とする。
これによれば、黒状態での雑音を抑え、白状態での輝度に優れた光電変換装置を得ることが可能となる。電流密度が小さい状態(黒状態)での微分抵抗が10で、電流密度が大きい状態(白状態)での微分抵抗を1とした場合、黒状態での暗電流は高い微分抵抗で抑制され、黒状態の表示品質を高めることが可能となる。一方、白状態では微分抵抗が小さくなるため、白状態での電流を阻害することなく通過させるため、白状態での輝度低下が抑えられ、白状態の表示品質を高めることが可能となる。また、光電変換を行う第1半導体層、第3半導体層、第2半導体層上に上バリア層を形成するため、第1半導体層、第3半導体層、第2半導体層の状態に影響を与えることなく上バリア層を形成することができるため、下バリア層を形成する場合と比べ、使用し得る構成部材の自由度を増すことが可能となる。
[適用例3]本適用例にかかる光電変換装置は、基板の第1面に配置された第1導電層と、前記第1導電層より上側に位置し、かつ前記第1導電層の少なくとも一部に接して設けられた、電流密度の増加に伴い微分抵抗が低下する下バリア層と、前記下バリア層より上側に位置し、かつ前記下バリア層と接して設けられた、第1導電型を示す不純物元素を含む第1半導体層と、前記第1半導体層より上側に設けられ、第2導電型を示す不純物元素を含む第2半導体層と、前記第1半導体層と前記第2半導体層とに挟まれ、かつ前記第1半導体層と前記第2半導体層とに接して設けられた、前記第1半導体層と比べ第1導電型を示す不純物元素の原子数あたりの密度が低く、かつ前記第2半導体層と比べ第2導電型を示す不純物元素の原子数あたりの密度が低い第3半導体層と、前記第2半導体層より上側に位置し、かつ前記第2半導体層に接して設けられ、電流密度の増加に伴い微分抵抗が低下し、かつ可視光波長域の光を透過する上バリア層と、前記上バリア層より上側に設けられ、かつ、前記上バリア層と接し、可視光波長域の光を透過する第2導電層と、を備えることを特徴とする。
これによれば、黒状態での雑音を抑え、白状態での輝度に優れた光電変換装置を得ることが可能となる。電流密度が小さい状態(黒状態)での微分抵抗が10で、電流密度が大きい状態(白状態)での微分抵抗を1とした場合、黒状態での暗電流は高い微分抵抗で抑制され、黒状態の表示品質を高めることが可能となる。一方、白状態では微分抵抗が小さくなるため、白状態での電流を阻害することなく通過させるため、白状態での輝度低下が抑えられ、白状態の表示品質を高めることが可能となる。また、第1半導体層、第3半導体層、第2半導体層を挟むように下バリア層と上バリア層が配置されるため、どちらか片方にピンホール等の欠陥が生じた場合でも、微分抵抗の制御が可能となるため、より視覚上の欠陥が少ない光電変換装置を得ることが可能となる。
[適用例4]上記適用例にかかる光電変換装置であって、前記第2導電層は可視光波長域において、前記第2半導体層より光透過率が高いことを特徴とする。
上記した適用例によれば、第2導電層は、第2半導体層の光透過効率よりも高い光透過率を備えているため、入射光の過半量を主として光電変換を行う第1半導体層、第2半導体層、第3半導体層に入射させることが可能となる。そのため、光電変換効率が高い光電変換装置を得ることが可能となる。
[適用例5]上記適用例にかかる光電変換装置であって、前記上バリア層は可視光波長域において、前記第2半導体層より光透過率が高く、かつ前記第2導電層は可視光波長域において、前記第2半導体層より光透過率が高いことを特徴とする。
上記した適用例によれば、上バリア層は可視光波長域において前記第2半導体層より光透過率が高く、かつ第2導電層は可視光波長域において、第2半導体層より光透過率が高いため、入射光を主として光電変換を行う第1半導体層、第2半導体層、第3半導体層に入射させることが可能となる。そのため、光電変換効率が高い光電変換装置を得ることが可能となる。
[適用例6]上記適用例にかかる光電変換装置であって、前記下バリア層の層厚は、3nm以上20nm以下の層厚を用いていることを特徴とする。
上記した適用例によれば、黒状態での暗電流を抑え、白状態での輝度を保つことが可能となる。下バリア層の層厚が3nm以上であれば、黒状態での暗電流を抑える高いバリア性を得ることができる。また、下バリア層の層厚が20nm以下であれば、白状態での電流を妨げずに流し得る低いバリア性が得られる。
[適用例7]上記適用例にかかる光電変換装置であって、前記上バリア層の層厚は、3nm以上20nm以下の層厚を用いていることを特徴とする。
上記した適用例によれば、黒状態での暗電流を抑え、白状態での輝度を保つことが可能となる。上バリア層の層厚が3nm以上あれば、黒状態での暗電流を抑える高いバリア性を得ることができる。また、上バリア層の層厚が20nm以下であれば、白状態での電流を妨げずに流し得る低いバリア性が得られる。
[適用例8]上記適用例にかかる光電変換装置であって、前記下バリア層および前記上バリア層の層厚の和は、3nm以上20nm以下の層厚を用いていることを特徴とする。
上記した適用例によれば、黒状態での暗電流を抑え、白状態での輝度を保つことが可能となる。下バリア層と上バリア層の層厚との層厚の和が3nm以上あれば、黒状態での暗電流を抑える高いバリア性を得ることができる。また、下バリア層と上バリア層の層厚との層厚の和が20nm以下あれば、白状態での電流を妨げずに流し得る低いバリア性が得られる。
[適用例9]上記適用例にかかる光電変換装置であって、前記下バリア層は、原子数密度で比率を定めた場合に、酸化アルミニウムを過半量含むことを特徴とする。
上記した適用例によれば、酸化アルミニウムを過半量含むことで、下バリア層の化学的性質は酸化アルミニウムの性質に準じるものとなる。酸化アルミニウムは半導体製造工程で実績のある物質であることから、加工を容易に行うことが可能となる。
[適用例10]上記適用例にかかる光電変換装置であって、前記第1導電層は、原子数密度で比率を定めた場合に金属アルミニウムを過半量含むことを特徴とする。
上記した適用例によれば、金属アルミニウムを過半量含むことで、下バリア層の化学的性質は金属アルミニウムの性質に準じるものとなる。金属アルミニウムは半導体製造工程で実績のある物質であることから、加工を容易に行うことが可能となる。
[適用例11]上記適用例にかかる光電変換装置であって、前記第3半導体層を含まず、前記第1半導体層と前記第2半導体層とが直接接していることを特徴とする。
上記した適用例によれば、第3半導体層はなくとも光電変換を行うことができるため、構造を簡素化し、第3半導体層に起因する不良発生を避けることが可能となる。
[適用例12]上記適用例にかかる光電変換装置であって、前記第1導電層は、表面粗さの算術平均(Ra)が10nm以上100nm以下のテクスチャー構造を備えることを特徴とする。
上記した適用例によれば、第1導電層に抜けてきた光を乱反射させることができる。乱反射させることで、第1半導体層、第3半導体層、第2半導体層での再吸収を促せるため、光電変換効率を向上させることができる。そして、10nm以上のRaを備えることで十分な反射特性が得られる。そして、100nm以下のRaを備えることで、第1導電層上に設けられる第1半導体層、第3半導体層、第2半導体層に与える影響を抑えることが可能となる。
[適用例13]本適用例にかかる光電変換装置の製造方法は、基板の第1面に、第1導電層を形成する工程と、前記第1導電層に重ね、電流の増加に伴い微分抵抗が低下する下バリア層を形成する工程と、前記下バリア層に重ね、第1導電型を示す第1不純物元素を含む第1半導体層を形成する工程と、前記第1半導体層に重ね、前記第1半導体層における前記第1不純物元素の原子数あたりの密度が前記第1半導体層よりも低い第3半導体層を形成する工程と、前記第3半導体層に重ね、第2導電型を示す第2不純物元素が前記第3半導体層よりも原子数あたりの密度が高い第2半導体層を形成する工程と、可視光波長域の光を透過する第2導電層を形成する工程と、を備えることを特徴とする。
これによれば、第1導電層上に下バリア層を形成した後、第1半導体層が形成される。導電性を有する物質と、金属が接触した場合には、電蝕と呼ばれる現象が発生する場合がある。下バリア層を形成した後、第1半導体層が形成されるため、第1導電層と第1半導体層との境界に発生する電蝕の発生を抑制しうる光電変換装置の製造方法を提供することが可能となる。
[適用例14]本適用例にかかる光電変換装置の製造方法は、基板の第1面に、第1導電層を形成する工程と、前記第1導電層に重ね、第1導電型を示す第1不純物元素を含む第1半導体層を形成する工程と、前記第1半導体層に重ね、前記第1半導体層における前記第1不純物元素の原子数あたりの密度が前記第1半導体層よりも低い第3半導体層を形成する工程と、前記第3半導体層に重ね、第2導電型を示す第2不純物元素が前記第3半導体層よりも原子数あたりの密度が高い第2半導体層を形成する工程と、前記第2半導体層に重ね、電流の増加に伴い微分抵抗が低下し、かつ可視光波長域の光を透過する上バリア層を形成する工程と、前記上バリア層に重ね、可視光波長域の光を透過する第2導電層を形成する工程と、を備えることを特徴とする。
これによれば、第2半導体層が形成された後、上バリア層が形成される。導電性を有する物質と、金属が接触した場合には、電蝕と呼ばれる現象が発生する場合がある。上バリア層を形成した後、第2導電層が形成されるため、第2導電層と第2半導体層との境界に発生する電蝕の発生が抑制される。そのため、電蝕に伴い生じる界面での光吸収を抑えることができる。そのため、高い光電変換効率を長期にわたり維持し得る、光電変換装置の製造方法を提供することが可能となる。
[適用例15]本適用例にかかる光電変換装置の製造方法は、基板の第1面に、第1導電層を形成する工程と、前記第1導電層に重ね、電流の増加に伴い微分抵抗が低下する下バリア層を形成する工程と、前記下バリア層に重ね、第1導電型を示す第1不純物元素を含む第1半導体層を形成する工程と、前記第1半導体層に重ね、前記第1半導体層における前記第1不純物元素の原子数あたりの密度が前記第1半導体層よりも低い第3半導体層を形成する工程と、前記第3半導体層に重ね、第2導電型を示す第2不純物元素が前記第3半導体層よりも原子数あたりの密度が高い第2半導体層を形成する工程と、前記第2半導体層に重ね、電流の増加に伴い微分抵抗が低下し、可視光波長域の光を透過する上バリア層を形成する工程と、前記上バリア層に重ね、可視光波長域の光を透過する第2導電層を形成する工程と、を備えることを特徴とする。
これによれば、第1導電層と第1半導体層との間には下バリア層が配置され、第2導電層と第2半導体層との間には上バリア層が配置される。そのため、第1導電層と第1半導体層との界面、および第2導電層と第2半導体層との界面での電蝕の発生が抑制される。そのため、信頼性に優れ、高い光電変換効率を長期にわたり維持し得る、光電変換装置の製造方法を提供することが可能となる。
[適用例16]上記適用例にかかる光電変換装置の製造方法であって、前記第2導電層は可視光波長域において、前記第2半導体層より光透過率が高いことを特徴とする。
上記した適用例によれば、第2導電層は、第2半導体層の光透過効率よりも高い光透過率を備えているため、入射光の過半量を主として光電変換を行う第1半導体層、第2半導体層、第3半導体層に入射させることが可能となる。そのため、光電変換効率が高い光電変換装置の製造方法を提供することが可能となる。
[適用例17]上記適用例にかかる光電変換装置の製造方法であって、前記上バリア層は可視光波長域において、前記第2半導体層より光透過率が高く、かつ前記第2導電層は可視光波長域において、前記第2半導体層より光透過率が高いことを特徴とする。
上記した適用例によれば、上バリア層は可視光波長域において前記第2半導体層より光透過率が高く、かつ第2導電層は可視光波長域において、第2半導体層より光透過率が高いため、入射光を主として光電変換を行う第1半導体層、第2半導体層、第3半導体層に入射させることが可能となる。そのため、光電変換効率が高い光電変換装置の製造方法を提供することが可能となる。
[適用例18]上記適用例にかかる光電変換装置の製造方法であって、前記第3半導体層の形成工程を除き、かつ第2導電型を示す前記第2半導体層を前記第1半導体層上に製造する工程を含むことを特徴とする。
上記した適用例によれば、第3半導体層がなくとも光電変換を行うことができるため、製造工程を短縮することが可能となる。
[適用例19]上記適用例にかかる光電変換装置の製造方法であって、前記下バリア層は前記第1導電層を酸化して形成することを特徴とする。
上記した適用例によれば、第1導電層を酸化して下バリア層を形成している。酸化工程を用いて下バリア層を形成することで、緻密かつ高い密着性を備えた下バリア層を形成することが可能となる。
[適用例20]上記適用例にかかる光電変換装置の製造方法であって、前記第1導電層は、金属アルミニウムを過半量含み、塩素と酸素の混合ガスによるドライエッチング、または化学機械研磨(CMP)、またはサンドブラスト処理によりテクスチャー構造を形成していることを特徴とする。
上記した適用例によれば、高い均一性を有するテクスチャー構造を形成することが可能となる。また、金属アルミニウムを過半量含むことで低い硬度の第1導電層を構成することが可能となる。そのため、上記した加工方法での加工を容易に行うことが可能となる。
[適用例21]上記適用例にかかる光電変換装置の製造方法であって、前記第1導電層は、金属アルミニウムと金属ネオジムとの合金であり、燐酸と硝酸と酢酸の水溶液を用いてウェットエッチングを行い、テクスチャー構造を得るのと同時に金属アルミニウムと金属ネオジムを酸化して得られた物質を用いて前記下バリア層を形成することを特徴とする。
上記した適用例によれば、テクスチャー構造を得るのと同時に下バリア層を形成できるため、短い工程でテクスチャー構造と、下バリア層を得ることが可能となる。また、ウェットエッチングにより金属アルミニウムと金属ネオジムを酸化しているため、低温(室温)で緻密かつ高い密着性を備えた下バリア層を形成できる。
[適用例22]本適用例にかかる電子機器は、上記記載の光電変換装置を含むことを特徴とする。
これによれば、上記記載の光電変換装置が黒表示、白表示特性共に優れていることから、画質の高い電子機器を提供することが可能となる。
以下、本発明を具体化した各実施形態を図面に基づいて説明する。
(第1の実施形態:下バリア層を含む光電変換装置)
以下、本実施形態にかかる光電変換装置について図面を用いて説明する。図1は、暗電流の発生量を抑えることを可能とした、下バリア層を有するPINフォトダイオードを含む光電変換装置の一形態を示す断面図、図2は、光電変換装置の一形態を示す平面図である。平面形状としては、図2に示すように、たとえばPINフォトダイオード10を8μm×30μm程度の角を丸めた矩形形状とし、カラーフィルタ30等を用いてRGB(赤・緑・青)に入射光を分離し、カラー画像を得る構成を用いることが好適である。また、モノクロ画像に対応した用途に対しては、20μm×20μm程度の正方形形状を持つPINフォトダイオード10を用いても良い。
以下、図1に示す光電変換装置1の構成について説明する。光電変換装置1は、PINフォトダイオード10、基板11、半導体層12、チャネル12a、LDD12b、ソース12d、ドレイン12c、ゲート絶縁層13、ゲート電極14、第1層間絶縁層15、ドレイン電極16、ソース電極17、TFT18、第2層間絶縁層19、第1導電層20、下バリア層21、第1半導体層22、第3半導体層23、第2半導体層24、第2導電層25、隔壁26を備える。
PINフォトダイオード10は、後述する、第1導電層20、下バリア層21、第1半導体層22、第3半導体層23、第2半導体層24、第2導電層25の一部により構成され、入力された光強度に対応した光電流を供給する機能を有している。
基板11は、硬質ガラス等が用いられ、後述するTFT18等を保持する機能を有している。
半導体層12は、ポリシリコンやアモルファスシリコン、マイクロ結晶シリコン等により構成されている。半導体層12には、後述するTFT18を構成するソース12d、ドレイン12c、LDD12b、チャネル12aが形成されている。そして後述するゲート絶縁層13とゲート電極14と組み合わされてTFT18が構成される。
ゲート絶縁層13は、後述するTFT18のゲート電極14と半導体層12とを分離する機能を有している。
ゲート電極14は、ゲート絶縁層13を介してチャネル12aに電界を供給し、チャネル12aを流れる電流を制御している。
第1層間絶縁層15は、後述するTFT18等に用いられる電極や図示せぬ配線パターンを電気的に分離する機能を有している。
ドレイン電極16は、ドレイン12cと電気的に接続され、ドレイン12cの電位を第1層間絶縁層15上に伝達し、第1層間絶縁層15上に位置する図示せぬ配線パターンを介して電子回路を構成している。
ソース電極17は、ソース12dと電気的に接続され、ソース12dの電位を第1層間絶縁層15上に伝達する機能を有している。この場合は、PINフォトダイオード10の第1導電層20と接続され、PINフォトダイオード10と、PINフォトダイオード10と並列に接続された図示せぬ保持容量に蓄える電荷の蓄積/クリア動作を行うべく、TFT18のソース12dと接続されている。
TFT18は、ソース12d、ドレイン12c、LDD12b、チャネル12aと、ゲート絶縁層13とゲート電極14とを組み合わせることで形成されている。TFT18は、PINフォトダイオード10と、PINフォトダイオード10と並列に接続された図示せぬ保持容量に蓄える電荷の蓄積/クリア動作を行う機能を有している。
第2層間絶縁層19は、PINフォトダイオード10と、ソース電極17やドレイン電極16と電気的に分離し、かつTFT18やその他配線部材により生じた凸凹を平坦化し、PINフォトダイオード10を形成する際に歪が残らないようにする機能を有している。
第1導電層20の一部は、PINフォトダイオード10の電極として機能している。第1導電層20は、たとえばアルミニウム・ネオジム(AlNd)合金等、アルミニウム合金を用いることが好適であり、さらには原子数密度で比率を定めた場合に金属アルミニウムを過半量含むことが好ましい。ここで、原子数密度で比率を定めた場合に金属アルミニウムを過半量含むAlNd合金は、アルミニウムの性質を引き継ぐ高い光反射率を確保し、かつ高い導電性を有しながら安価である。そして、ウェット加工でもドライ加工でも加工が可能であり、プロセスを選ばないという利点を有している。さらには、第1導電層20(AlNd合金層)の層形成後に行われる工程により加熱されることで生じるヒロック(突起状の変形)が、他のアルミニウム合金と比べて少なく、ヒロックに起因する電界集中等の不良発生を抑制することができる。第1導電層20の層厚としては、たとえば400nm程度の平均層厚値を有している。
そして、第1導電層20は、平均表面粗さ(Ra)が10nm以上100nm以下の値を有する、ナノメートルのサイズの凹凸形状をもった表面構造(テクスチャー構造)を有していることが好適である。10nm以上のRaを持つことで、第1導電層20に到達した光を散乱させて反射させることが可能となり、PINフォトダイオード10の光電変換効率を向上させることができる。また、100nm以下のRaを持つことで、後述する下バリア層21等の形状に与える影響を抑えることができ、第1導電層20のテクスチャー構造に起因する新たなリーク電流の発生を抑制することが可能となる。
下バリア層21は、第1導電層20を覆うようにして配置されており、第1導電層20としてAlNd等、アルミニウムを主としたアルミニウム合金を用いた場合、第1導電層20を酸化させた金属酸化物を用いることが、第1導電層20と下バリア層21との密着性の観点から好ましい。ここでは、下バリア層21としてAlNd酸化物を用い、その層厚を7nmとしている。
第1半導体層22は、後述する第3半導体層23、第2半導体層24とにより、PINフォトダイオード10の光電変換領域として機能する。第1半導体層22としては、α−シリコンや、μc−シリコンが用いる。そして、燐等の不純物元素を含む、第1導電型としてN型を示す第1半導体層22が構成されている。ここで、第1半導体層22の層厚は50nm程度の値を有している。
第3半導体層23は、第1半導体層22と重ねて配置されており、意図的な不純物添加を行っていない層である。より精密には、第1半導体層22と比べ、第1不純物元素の量が原子数あたりの密度に関して低い。第3半導体層23は、α−シリコンや、μc−シリコンを用いて構成され、層厚は500nm程度である。
第2半導体層24は、第3半導体層23と重ねて配置されている。第2半導体層24としては、α−シリコンや、μc−シリコン等が用いられる。そして、硼素等の不純物元素を含む、第2導電型としてP型を示す第2半導体層24が構成されている。層厚は50nm程度の値を有している。ここで、第3半導体層23は、第2半導体層24と比べ、第2不純物元素の量が原子数あたりの密度が低く構成されている。ここで、第2半導体層24の層厚は、50nm程度の厚みを有している。
第2導電層25は、第2半導体層24と重ねて配置されており、たとえばインジウム・錫・酸化物(ITO)層等が用いられている。層厚は50nm程度であり、電気抵抗の上昇と、光透過率の低下というトレードオフを最適化する層厚が用いられている。第2導電層25は可視光波長域の光を透過する材質と厚さで形成され、好ましくは可視光波長域において、第2半導体層24の光透過率より高い光透過率有する材質と厚さを選択することが好適であり、さらに好ましくは、可視光波長域において、第1半導体層22、第3半導体層23、第2半導体層24を合わせた(これら3層を透過させた)光透過率より高い光透過率を有する材質と厚さを選択することが好適であり、第2導電層25による光損失を抑えることで、より明るいPINフォトダイオード10を得ることができる。
隔壁26は、PINフォトダイオード10を素子分離する機能を有している。また、第2導電層25のうち、PINフォトダイオード10に用いられている部分を含めて、第2半導体層24側に輸送されたキャリアを導出する機能と、状況に応じその他の配線領域として転用することも可能である。
次に、下バリア層21について説明する。下バリア層21を構成する物質としては、酸窒化珪素(酸素0%、窒素0%を含む)や、酸化アルミニウム等の物質を用いることができるが、下バリア層21としてはAlNdの酸化物等を用いることが好適である。特に、本実施形態のように、第1導電層20にAlNd合金を用いた場合には、ウェット処理によりAlNd合金を酸化させ、下バリア層21を形成させたAlNd酸化物を用いることが好ましい。通常、蒸着法等を用いて形成したものと比べ、基体となる物質を酸化させて得られたものは、基体となる物質との密着性が高く、かつ緻密性が高いという特徴を有していることから、高品質な下バリア層21を提供することが可能となる。
また、下バリア層21の層厚として、ここでは7nmの厚さとしている。これは、3nm以上20nm以下が好ましいことが実験的に把握されている。3nm以上あれば、暗電流が抑えられ、光電変換装置として用いた場合、黒の情報をより正確に出力することが可能となる。また、20nm以下に抑えることで、白の情報を落とすことなく出力することが可能となる。
下バリア層21の層厚を3nm以上20nm以下にすることで起きる、このような現象についての理論的裏づけは十分なされていないが、以下のような機構があるものと推測している。
まず、PINフォトダイオード10が黒を表示している(雑音成分のみ)場合には、下バリア層21に流れる電流が少ない状態となる。この場合、トンネル電流やファウラーノルドハイム電流(FN電流:電界により絶縁層厚みが減少することで流れるトンネル電流)値が小さい状態となる。微分抵抗(ΔR)を、電流(I)が流れている状態で、微小電流変化(ΔI)を与えた場合の微小電圧変化(ΔV)で定めると、微分抵抗(ΔR)は、ΔR(@I)=ΔV/ΔIで定義される。
トンネル電流やFN電流は電流値の対数で電圧が表されるため、特に低電流領域では高い値となる。この機構について簡単な考察を加える。電流値の対数で電圧が表される場合、基本的にはV=ln(I)で表される。この式を微分するとV=1/Iとなる。Iが大きい場合の例としてI=1とすると、Iの微小電流変化(ΔI)によるVの微小電圧変化(ΔV)は(微分抵抗ΔRとなる)1となる。一方、Iが小さい場合の例としてI=0.1とすると、Iの微小電流変化(ΔI)によるVの微小電圧変化(ΔV)は(微分抵抗ΔRとなる)10となる。即ち、電流値Iが小さくなるにつれて微分抵抗ΔRは大きくなる。
この状態で暗電流が微増した場合について考察する。暗電流が微増すると、大きな微分抵抗により、下バリア層21中では大きな電圧が発生する。すると、PINフォトダイオード10の主要光電変換部となる第3半導体層23にかかる電圧はその分減少(下バリア層21の電圧+第3半導体層23の電圧≒一定となる)するため、下バリア層21で発生する電圧により、暗電流は減少する方向に変化する。即ち、下バリア層21は黒状態での雑音を抑制する機能を有している。
一方、白に近い輝度では、PINフォトダイオード10には黒を表示している場合と比べ大きな電流が流れる。第3半導体層23に大きな電流が流れている状態では、トンネル電流やFN電流も十分流れた状態となり、この微分抵抗は無視できる程度の値を示すのみとなる。即ち、下バリア層は白状態では、第3半導体層23の動作に影響を与えない。そのため、黒状態での雑音を抑え、白状態での輝度に優れたPINフォトダイオード10を得ることが可能となる。なお、上記した現象は、現状の現象を説明するための仮説に留まるものであり、異なった機構で画質向上を果たしている可能性もありうる。
ここまで、下バリア層21として第1導電層20に用いたAlNd合金を酸化させたAlNd酸化物層を用いた場合の例として説明した。ここで、下バリア層21はAlNd酸化物に限定される必要は無く、たとえば、AlTi酸化物、AlCr酸化物、AlTa酸化物、AlNb酸化物、AlCu酸化物、AlAg酸化物、AlAu酸化物、AlSi酸化物およびこれらの混合物や化合物を用いても良く、さらには原子数密度で比率を定めた場合に、酸化アルミニウムを過半量含む物質を用いることが好適である。特に、第1導電層20に用いた金属を酸化したものを下バリア層21として用いることが好適で、通常、蒸着法等を用いて形成したものと比べ、基体となる物質を酸化させて得られたものは、基体となる物質との密着性が高く、かつ緻密性が高いという特徴を有していることから、高品質な下バリア層21を提供することが可能となる。
そして、上記したように酸化アルミニウムを過半量含む場合には、下バリア層21の基本的な特性は、酸化アルミニウムの性質を引き継ぎ、電気的に良好なバリア特性と、易加工性を備えたものとなり、黒状態での雑音を抑えたPINフォトダイオード10を得ることが可能となる。
ここで、第1導電層20として、原子数密度で比率を定めた場合にAlを過半量含む層を用い、第1半導体層22、としてシリコン系の物質を用いた場合、電流の通過に伴い、第1導電層20と第1半導体層22の界面が荒れる不良として知られるエレクトロマイグレーション現象によりPINフォトダイオード10の寿命が短くなる場合があるが、下バリア層21を介することでエレクトロマイグレーション現象の発生を抑え、信頼性が高いPINフォトダイオード10を得ることが可能となる。
また、第1導電層20としてはAlNdに限定されることはなく、たとえば金属アルミニウム(Al)または、AlTi、AlCr、AlTa、AlNb、AlCu、AlAg、AlAu、AlSiおよびこれらの合金、混合物、および多層の積層物を用いても良い。ここで、第1導電層20として上記した金属を用いた場合に、原子数密度で比率を定めた場合にAlを過半量含むことが好適である。この場合、金属アルミニウムが備える易加工性により、ドライエッチング法やウェットエッチング法等を用いて、第1導電層20を加工することが容易となる。
また、第1導電層20の形状として、上記したように平均表面粗さ(Ra)が10nm以上100nm以下の値を有する、ナノメートルのサイズの凹凸形状をもった表面構造(テクスチャー構造)を有していることが好適であるが、平均表面粗さ(Ra)が10nm未満の平坦な形状を用いても差し支えない。この場合、光電変換効率が低下するが、下バリア層21を略平坦な面に構成することができるため、下バリア層21の信頼性を向上させることができる。
また、広義のバリア層として、下バリア層21を半導体層と金属の接触によるショットキーバリア構造を有するバリア層を用いても良い。この場合には、第1半導体層22の不純物濃度を1×1017cm-3程度に落とすことが好適である。また、PINフォトダイオード10のI層となる第3半導体層23を除いても良い。この場合、PINフォトダイオード10のPIN構造をなす部分はPNフォトダイオードとなり、光電変換は主にPN接合部分で行われることとなる。即ち、第3半導体層23に代えてPN接合の空乏層を割り当てることでPNフォトダイオードの構成を適用することが可能となる。
また、上記したPINフォトダイオード10のPIN構造をなす部分に、雪崩増倍型フォトダイオード(APD)構造を用いても良い。APDは高い感度を有する反面、雪崩増倍に起因する暗電流は、PINフォトダイオード10のPIN構造をなす部分で発生する暗電流よりも高い傾向がある。そこで、下バリア層21で暗電流を抑えることで、暗電流の発生を抑えたAPDを得ることが可能となる。
また、第1半導体層22にN型不純物を導入し、第2半導体層24にP型不純物を導入しているが、これは反対に第1半導体層22にP型不純物を導入し、第2半導体層24にN型不純物を導入しても良い。
(第2の実施形態:上バリア層を含む光電変換装置)
以下、本実施形態にかかる光電変換装置について図面を用いて説明する。図3は、暗電流の発生量を抑えることを可能とした、上バリア層を有するPINフォトダイオードを含む光電変換装置の一形態を示す断面図である。第1の実施形態との相違は、下バリア層21に代えて上バリア層27を第2半導体層24と第2導電層25との間に追加して配置したことである。他の構成は同じものを用いており、PNフォトダイオードや、ショットキーバリア、第1半導体層22にP型不純物を導入する等の適用も同様の適用条件で行える。
上バリア層27は蒸着法やスパッタ法等を用いて形成した、たとえば酸窒化珪素(酸素0%、窒素0%を含む)や、酸化アルミニウム、酸化アルミニウムと酸化ネオジムとの混晶を用いることができる。また、AlTi酸化物、AlCr酸化物、AlTa酸化物、AlNb酸化物、AlCu酸化物、AlAg酸化物、AlAu酸化物、AlSi酸化物およびこれらの混合物や化合物を用いても良く、さらには原子数密度で比率を定めた場合に、酸化アルミニウムを過半量含む物質を用いることが好適である。下バリア層21に代えて上バリア層27を用いることで、第1導電層20の形状として、上記したように平均表面粗さ(Ra)が10nm以上100nm以下の値を有する、ナノメートルのサイズの凹凸形状をもった表面構造(テクスチャー構造)を備えている場合に、テクスチャー構造上に、第1半導体層22、第3半導体層23、第2半導体層24とが形成され、平坦化された面上に上バリア層27が形成されるため、下バリア層21を用いる場合と比べ、欠陥密度を抑えることができる。そのため、上バリア層27の欠陥部を通して抜けていく電流を減少させることができる。従って、上バリア層27を通る電流と電圧との関係はより理想的に、対数で表すことが可能となり、微分抵抗ΔRを、低電流域で高めることが可能となり、黒状態での雑音を抑え、白状態での輝度を保ったPINフォトダイオード10を得ることが可能となる。
ここで、上バリア層27は、可視光波長域の光を透過する材質と厚さで形成され、好ましくは可視光波長域において、第2半導体層24の光透過率より高い光透過率有する材質と厚さを選択することが好適であり、さらに好ましくは、可視光波長域において第1半導体層22、第3半導体層23、第2半導体層24を合わせた(これら3層を透過させた)光透過率より高い光透過率を有する材質と厚さを選択することが好適であり、上バリア層27による光損失を抑えることで、より明るいPINフォトダイオード10を得ることができる。
ここで、上バリア層27の層厚としては。3nm以上20nm以下が好ましい。3nm以上あれば、暗電流が抑えられ、光電変換装置として用いた場合、黒の情報をより正確に出力することが可能となる。また、20nm以下に抑えることで、白の情報を落とすことなく出力することが可能となる。
(第3の実施形態:下バリア層と上バリア層とを含む光電変換装置)
以下、本実施形態にかかる光電変換装置について図面を用いて説明する。図4は、暗電流の発生量を抑えることを可能とした、下バリア層と上バリア層とを有するPINフォトダイオードを含む光電変換装置の一形態を示す断面図である。第1の実施形態、第2の実施形態との相違は、下バリア層21に加えて上バリア層27を配置したことである。他の構成は同じものを用いており、PNフォトダイオードや、ショットキーバリア、第1半導体層22にP型不純物を導入する等の適用も同様の適用条件で行える。また、下バリア層21の構成材料等は第1の実施形態、上バリア層27の構成材料等は第2の実施形態に準ずるものとする。
この場合には、第1半導体層22、第3半導体層23、第2半導体層24を挟んで下バリア層21と上バリア層27が配置される。そのため、下バリア層21と上バリア層27のどちらかに欠陥が生じた場合でも暗電流が抑えられ、光電変換装置として用いた場合、黒の情報をより正確に出力することが可能となる。ここで、下バリア層21と、上バリア層27の層厚は、下バリア層21と、上バリア層27との和で示され、3nm以上20nm以下が好ましい。3nm以上あれば、暗電流が抑えられ、光電変換装置として用いた場合、黒の情報をより正確に出力することが可能となる。また、20nm以下に抑えることで、白の情報を落とすことなく出力することが可能となる。
ここで、上バリア層27は、可視光波長域の光を透過する材質と厚さで形成され、好ましくは可視光波長域において、第2半導体層24の光透過率より高い光透過率有する材質と厚さを選択することが好適であり、さらに好ましくは、可視光波長域において第1半導体層22、第3半導体層23、第2半導体層24を合わせた(これら3層を透過させた)光透過率より高い光透過率を有する材質と厚さを選択することが好適であり、上バリア層27による光損失を抑えることで、より明るいPINフォトダイオード10を得ることができる。
なお、下バリア層21と、上バリア層27の片方が0になる場合は、前述した実施形態に準ずるものとなる。ここで、上バリア層27は、可視光波長域の光を透過する材質と厚さで形成され、好ましくは可視光波長域において、第2半導体層24の光透過率より高い光透過率有する材質と厚さを選択することが好適であり、さらに好ましくは、可視光波長域において第1半導体層22、第3半導体層23、第2半導体層24を合わせた(これら3層を透過させた)光透過率より高い光透過率を有する材質と厚さを選択することが好適であり、上バリア層27による光損失を抑えることで、より明るいPINフォトダイオード10を得ることができる。
(第4の実施形態:下バリア層を含む光電変換装置の製造方法)
以下、本実施形態にかかる光電変換装置の製造方法について図面を用いて説明する。図5(a)〜(c)、図6(a)、(b)は、下バリア層を有する、暗電流の発生を抑えたPINフォトダイオードを含む光電変換装置の製造方法における一形態を示す工程断面図である。
まず、工程1として、基板11上に、半導体層12の前駆体となるシリコン層を堆積し、熱処理やレーザアニール等により多結晶シリコン層に改質した後、フォトリソグラフ工程によりレジストマスクを形成する。そして、このレジストマスクを用いてエッチング工程を行い、多結晶シリコン層を用いた半導体層12を形成する。エッチング工程終了後、レジストマスクは除去する。
次に、ゲート絶縁層13を堆積した後、フォトリソグラフ工程とイオン注入工程と、を用いて、ソース12d、ドレイン12cを形成する。イオン注入工程後、レジストマスクは除去する。
次に、工程2として、モリブデン層、アルミニウム層、チタン層、タングステン層、タンタル層等の金属やポリシリコン等を堆積した後、フォトリソグラフ工程によりレジストマスクを形成する。そして、このレジストマスクを用いてエッチング工程を行い、ゲート電極14を形成する。エッチング工程終了後、レジストマスクは除去する。
次に、工程3として、ゲート電極14をマスクとして、イオン注入工程を用いて、LDD12bを形成する。ここまでの工程でTFT18が形成される。ここまでの工程を終了した状態の断面図を図5(a)に示す。
次に、工程4として、たとえば酸化珪素を用いて第1層間絶縁層15を形成し、ゲート電極14を含むTFT18等を覆い、電気的に絶縁する。
次に、工程5として、ソース12d、ドレイン12cを電気的に接続するために、第1層間絶縁層15の一部を開口した後、アルミニウム等の金属を堆積する。そして、不要領域を除去してドレイン電極16、ソース電極17を形成する。ここまでの工程を終了した状態の断面図を図5(b)に示す。
次に、工程6として、たとえば酸化珪素を用いて第2層間絶縁層19を形成し、ドレイン電極16、ソース電極17等を覆い、電気的に絶縁すると共に、TFT18等の構造体に起因する段差を平坦化する。そして、不要領域を除去して、スパッタ法や蒸着法等を用いて第1導電層前駆体20aを堆積する。ここで、第1導電層前駆体20aはアルミニウムとネオジムの合金(AlNd)層を用いている。ここまでの工程を終了した状態を図5(c)に示す。ここで、AlNdに代えて金属アルミニウム(Al)または、AlTi、AlCr、AlTa、AlNb、AlCu、AlAg、AlAu、AlSiおよびこれらの合金、混合物、および多層の積層物を用いても良い。ここで、第1導電層20として上記した金属を用いた場合に、原子数密度で比率を定めた場合にAlを過半量含むことが好適である。この場合、金属アルミニウムが備える易加工性により、ドライエッチング法やウェットエッチング法等を用いて、第1導電層20を加工することが容易となる。
次に、工程7として、AlNdを用いた第1導電層前駆体20aをウェット処理する。具体的には、燐酸50%、硝酸10%、酢酸1%と、に水(純水や超純水が好ましい)を加えて100%にした溶液を用いる。そして溶液中に室温で3分程度浸した後、水洗することで、平均表面粗さ(Ra)が40nm程度の値を有する、ナノメートルのサイズの凹凸形状をもった表面構造(テクスチャー構造)を得ることができ、第1導電層20が形成される。同時に、AlNdが酸化されることで、7nm程度の値を有し、電気的なバリアとなるAlNd酸化物が形成される。このAlNd酸化物が下バリア層21として機能する。テクスチャー構造のRaを変えるためには、たとえばウェット処理後に塩酸の水溶液等でAlNd酸化物を除去した後、再びウェット処理を行うことでAlNd酸化物を薄くすることが可能である。また、陽極酸化法を用いることでAlNd酸化物を厚くすることも可能である。また、第1導電層前駆体20aに用いた物質を酸化したものを下バリア層21として用いると、蒸着法等を用いて形成したものと比べ、基体となる物質を酸化させて得られたものは、基体となる物質との密着性が高く、かつ緻密性が高いという特徴を有していることから、高品質な下バリア層21を提供することが可能となる。具体的には、、第1導電層前駆体20aに用いた金属を酸化したAlTi酸化物、AlCr酸化物、AlTa酸化物、AlNb酸化物、AlCu酸化物、AlAg酸化物、AlAu酸化物、AlSi酸化物およびこれらの混合物や化合物を用いても良く、さらには原子数密度で比率を定めた場合に、酸化アルミニウムを過半量含む場合には、下バリア層21の基本的な特性が、酸化アルミニウムの性質を引き継ぎ、電気的に良好なバリア特性と、易加工性を備え好適である。
ここで、テクスチャー構造を得るための手段としては、酸化セリウムの微粒子(数10nm)程度のスラリーを用いた化学機械研磨(CMP)法を用いることでも対応できる。また、塩素+酸素のエッチングガスを用いたドライエッチング法を用いても良い。CMP法やドライエッチング法を用いてテクスチャー構造を形成した場合には、陽極酸化法や、蒸着法等を用いて下バリア層21として機能するAlNd酸化物や、AlTi酸化物、AlCr酸化物、AlTa酸化物、AlNb酸化物、AlCu酸化物、AlAg酸化物、AlAu酸化物、AlSi酸化物およびこれらの混合物や化合物を用いても良く、さらには原子数密度で比率を定めた場合に、酸化アルミニウムを過半量含む場合には、下バリア層21の基本的な特性が上記した場合と同様に、酸化アルミニウムの性質を引き継ぎ、電気的に良好なバリア特性と、易加工性を備え好適である。なお、テクスチャー構造を用いない場合には、陽極酸化法や、蒸着法等を用いて下バリア層21として機能するAlNd酸化物を形成する工程に代えることで対応できる。ここまでの工程を終了した状態の断面図を図6(a)に示す。
次に、工程8として、シラン(SiH4)と笑気(N2O)とを材料ガスとして、ホスフィン(PH3)を導入し、第1半導体層22としてN型のα−Siを50nm程度層形成する。続けて、PH3の導入を止め、第3半導体層23としてI型のα−Siを500nm程度層形成する。続けて、ジボラン(B26)を導入し、第2半導体層24としてP型のα−Siを50nm程度層形成する。ここまでの工程を終了した状態の断面図を図6(b)に示す。ここで、PINフォトダイオード10に代えてPNダイオードを用いる場合には、I型のα−Si堆積工程を省略することで対応できる。
次に、工程9として、PINフォトダイオード10を形成すべき領域を残し、フォトリソグラフ工程によりレジストマスクを形成する。そして、このレジストマスクを用いてエッチング工程を行い、PINフォトダイオード10を形成すべき領域を残してエッチング工程を行う。エッチング工程終了後、レジストマスクは除去する。
次に、工程10として、隔壁前駆体26aを形成する。隔壁前駆体26aは、酸窒化珪素(酸素0%、窒素0%を含む)層により形成されている。
次に、工程11として、隔壁前駆体26aのPINフォトダイオード10を形成すべき領域を開口するよう、フォトリソグラフ工程によりレジストマスクを形成する。そして、このレジストマスクを用いてエッチング工程を行い、PINフォトダイオード10を形成すべき領域をエッチング除去するようエッチング工程を行う。エッチング工程終了後、レジストマスクは除去する。そして、ITOを用いた第2導電層25を蒸着法やイオンプレーティング法等を用いて形成する。以上の工程を行うことで、図1に示す光電変換装置を製造するための製造工程を提供することができる。
(第5の実施形態:上バリア層を含む光電変換装置の製造方法)
以下、本実施形態にかかる光電変換装置の製造方法について図面を用いて説明する。図7は、上バリア層を有する、暗電流の発生を抑えたPINフォトダイオードを含む光電変換装置の製造方法における一形態を示す工程断面図である。第4の実施形態との相違は、下バリア層21の製造工程を除き、上バリア層27を追加したことである。他の製造工程は同じものを用いているため、上述の例を適用することとし、重複を防ぐ。まず、工程1〜工程6までを行う。
次に、工程7aとしてAlNdを用いた第1導電層前駆体20aをウェット処理する。具体的には、燐酸50%、硝酸10%、酢酸1%と、に水(純水や超純水が好ましい)を加えて100%にした溶液を用いる。そして溶液中に室温で3分程度浸した後、水洗することで、平均表面粗さ(Ra)が40nm程度の値を有する、ナノメートルのサイズの凹凸形状をもった表面構造(テクスチャー構造)を得ることができ、第1導電層20が形成される。テクスチャー構造のRaを変えるには、たとえばウェット処理の時間を変えることで対応できる。次に塩酸の水溶液等でAlNd酸化物を除去する。ここで、テクスチャー構造を得るための手段としては、酸化セリウムの微粒子(数10nm)程度のスラリーを用いた化学機械研磨(CMP)法を用いることでも対応できる。また、塩素+酸素のエッチングガスを用いたドライエッチング法を用いても良い。次に、上述の工程8を行う。
次に、工程9aとして、スパッタ法を用いてAlNd酸化物を用いた上バリア層27を形成する。層厚は3nm以上20nm以下の範囲に入るよう制御する。ここまでの工程を終了した状態の断面図を図7に示す。ここで、AlNd酸化物に代えて酸窒化珪素(酸素0%、窒素0%を含む)や、AlTi酸化物、AlCr酸化物、AlTa酸化物、AlNb酸化物、AlCu酸化物、AlAg酸化物、AlAu酸化物、AlSi酸化物およびこれらの混合物や化合物を用いても良く、さらには原子数密度で比率を定めた場合に、酸化アルミニウムを過半量含む場合には、酸化アルミニウムの性質を引き継ぎ、電気的に良好なバリア特性と、易加工性を備え好適である。次に上記した工程9、工程10、工程11を行うことで図3に示す光電変換装置を製造するための製造工程を提供することができる。
(第6の実施形態:下バリア層と上バリア層とを含む光電変換装置の製造方法)
以下、本実施形態にかかる光電変換装置の製造方法について図面を用いて説明する。図8(a)、(b)は、上バリア層を有する、暗電流の発生を抑えたPINフォトダイオードを含む光電変換装置の製造方法における一形態を示す工程断面図である。第4の実施形態との相違は、下バリア層21に加え、上バリア層27を追加したことである。他の製造工程は同じものを用いているため、上述の例を適用することとし、重複を防ぐ。まず、工程1〜工程6までを行う。
次に、工程7bとして、AlNdを用いた第1導電層前駆体20aをウェット処理する。具体的には、燐酸50%、硝酸10%、酢酸1%と、に水(純水や超純水が好ましい)を加えて100%にした溶液を用いる。そして溶液中に室温で3分程度浸した後、水洗することで、平均表面粗さ(Ra)が40nm程度の値を有する、ナノメートルのサイズの凹凸形状をもった表面構造(テクスチャー構造)を得ることができ、第1導電層20が形成される。同時に、AlNdが酸化されることで、7nm程度の値を有するAlNd酸化物が形成される。下バリア層21の厚さが7nm程度で良い場合には、このAlNd酸化物を下バリア層21として用いて良い。
ここで、テクスチャー構造のRaを変えるには、たとえばウェット処理の時間を変更することで可能である。また、テクスチャー構造を得るための手段としては、酸化セリウムの微粒子(数10nm)程度のスラリーを用いた化学機械研磨(CMP)法を用いることでも対応できる。また、塩素+酸素のエッチングガスを用いたドライエッチング法を用いても良い。
下バリア層21の層厚を変える場合には、一旦形成されたAlNd酸化物を塩酸の水溶液等で除去し、陽極酸化法を用いてAlNd酸化物からなる下バリア層21を形成しても良い。また、陽極酸化法を用いる場合には、第1導電層前駆体20aの酸化層が形成される。具体的には、AlTi酸化物、AlCr酸化物、AlTa酸化物、AlNb酸化物、AlCu酸化物、AlAg酸化物、AlAu酸化物、AlSi酸化物が形成される。さらには、原子数密度で比率を定めた場合に、酸化アルミニウムを過半量含む場合には、下バリア層21の基本的な特性が、酸化アルミニウムの性質を引き継ぎ、電気的に良好なバリア特性と、易加工性を備え好適である。
また、蒸着法等を用いることで、下バリア層21として機能するAlNd酸化物や、酸窒化珪素(酸素0%、窒素0%を含む)、AlTi酸化物、AlCr酸化物、AlTa酸化物、AlNb酸化物、AlCu酸化物、AlAg酸化物、AlAu酸化物、AlSi酸化物およびこれらの混合物や化合物を用いても良く、さらには原子数密度で比率を定めた場合に、酸化アルミニウムを過半量含む場合には、下バリア層21の基本的な特性が上記した場合と同様に、酸化アルミニウムの性質を引き継ぎ、電気的に良好なバリア特性と、易加工性を備え好適である。なお、テクスチャー構造を用いない場合には、陽極酸化法や、蒸着法等を用いて下バリア層21として機能するAlNd酸化物や酸窒化珪素(酸素0%、窒素0%を含む)、AlTi酸化物、AlCr酸化物、AlTa酸化物、AlNb酸化物、AlCu酸化物、AlAg酸化物、AlAu酸化物、AlSi酸化物およびこれらの混合物や化合物を形成する工程に代えることで対応できる。ここまでの工程を終了した状態の断面図を図8(a)に示す。次に、上述の工程8を行う。
次に、工程9bとして、スパッタ法を用いてAlNd酸化物を用いた上バリア層27を形成する。層厚は下バリア層21の層厚との和が3nm以上20nm以下の範囲に入るよう制御する。ここで、AlNd酸化物に代えて酸窒化珪素(酸素0%、窒素0%を含む)や、AlTi酸化物、AlCr酸化物、AlTa酸化物、AlNb酸化物、AlCu酸化物、AlAg酸化物、AlAu酸化物、AlSi酸化物およびこれらの混合物や化合物を用いても良く、さらには原子数密度で比率を定めた場合に、酸化アルミニウムを過半量含む場合には、酸化アルミニウムの性質を引き継ぎ、電気的に良好なバリア特性と、易加工性を備え好適である。次に上記した工程9、工程10、工程11を行うことで図4に示す光電変換装置を製造するための製造工程を提供することができる。
(第7の実施形態:電子機器)
以下、本実施形態にかかる光電変換装置の製造方法について図面を用いて説明する。図9は本実施形態にかかるデジタルカメラの斜視図である。本実施形態のデジタルカメラ100は、撮影レンズ群121と、画像情報を光電変換によって電気信号に変換する光電変換装置1を集積化させたイメージセンサ122と、シャッタボタン123と、ダイヤルスイッチ124と、被写体までの距離を検出可能な測距センサ125と、電子ファインダ126と、を備えている。撮影レンズ群121は可動式であり、イメージセンサ122との距離を変えることでイメージセンサ122に焦点を合わせて光像を結ばせる機能を有している。イメージセンサ122は、マトリクス状に配置された複数の光電変換装置1を備えている。光電変換装置1は露光時における光情報を電荷に変換して蓄積し、画像信号として保持している。シャッタボタン123は、押下されると撮影レンズ群121を通じてイメージセンサ122上に結像した画像を取り込むタイミングを制御する。測距センサ125は大まかな距離を測定する赤外線センサと正確な距離を測定する位相差センサを含んでおり、撮影レンズ群121と協働してイメージセンサ122に合焦させる機能を有している。電子ファインダ126は、イメージセンサ122よりも画素数が少ない図示せぬイメージセンサを有しており、露光条件の最適化や、色バランスの最適化等を行うための信号を出力し、撮像条件の最適化情報を抽出する機能を有している。このように、光電変換装置1を集積化させたイメージセンサ122を備えることで、黒表示、白表示特性共に優れたデジタルカメラ100を提供することが可能となる。
暗電流の発生量を抑えることを可能とした、下バリア層を有するPINフォトダイオードを含む光電変換装置の一形態を示す断面図。 光電変換装置の一形態を示す平面図。 暗電流の発生量を抑えることを可能とした、上バリア層を有するPINフォトダイオードを含む光電変換装置の一形態を示す断面図。 暗電流の発生量を抑えることを可能とした、下バリア層と上バリア層とを有するPINフォトダイオードを含む光電変換装置の一形態を示す断面図。 (a)〜(c)は、下バリア層を有する、暗電流の発生を抑えたPINフォトダイオードを含む光電変換装置の製造方法における一形態を示す工程断面図。 (a)、(b)は、下バリア層を有する、暗電流の発生を抑えたPINフォトダイオードを含む光電変換装置の製造方法における一形態を示す工程断面図。 上バリア層を有する、暗電流の発生を抑えたPINフォトダイオードを含む光電変換装置の製造方法における一形態を示す工程断面図。 (a)、(b)は、上バリア層を有する、暗電流の発生を抑えたPINフォトダイオードを含む光電変換装置の製造方法における一形態を示す工程断面図。 本実施形態にかかるデジタルカメラの斜視図。
符号の説明
10…PINフォトダイオード、11…基板、12…半導体層、12a…チャネル、12b…LDD、12c…ドレイン、12d…ソース、13…ゲート絶縁層、14…ゲート電極、15…第1層間絶縁層、16…ドレイン電極、17…ソース電極、18…TFT、19…第2層間絶縁層、20…第1導電層、20a…第1導電層前駆体、21…下バリア層、22…第1半導体層、23…第3半導体層、24…第2半導体層、25…第2導電層、26…隔壁、26a…隔壁前駆体、27…上バリア層、30…カラーフィルタ、100…デジタルカメラ、121…撮影レンズ群、122…イメージセンサ、123…シャッタボタン、124…ダイヤルスイッチ、125…測距センサ、126…電子ファインダ。

Claims (22)

  1. 基板の第1面に配置された第1導電層と、
    前記第1導電層より上側に位置し、かつ前記第1導電層の少なくとも一部に接して設けられた、電流密度の増加に伴い微分抵抗が低下する下バリア層と、
    前記下バリア層より上側に位置し、かつ前記下バリア層と接して設けられた、第1導電型を示す不純物元素を含む第1半導体層と、
    前記第1半導体層より上側に設けられ、第2導電型を示す不純物元素を含む第2半導体層と、
    前記第1半導体層と前記第2半導体層とに挟まれ、かつ前記第1半導体層と前記第2半導体層とに接して設けられた、前記第1半導体層と比べ第1導電型を示す不純物元素の原子数あたりの密度が低く、かつ前記第2半導体層と比べ第2導電型を示す不純物元素の原子数あたりの密度が低い第3半導体層と、
    前記第2半導体層より上側に位置し、かつ前記第2半導体層と接して設けられた、可視光波長域の光を透過する第2導電層と、
    を備えていることを特徴とする光電変換装置。
  2. 基板の第1面に形成された第1導電層と、
    前記第1導電層より上側に位置し、かつ前記第1導電層の少なくとも一部に接して設けられた第1導電型を示す不純物元素を含む第1半導体層と、
    前記第1半導体層より上側に設けられ、第2導電型を示す不純物元素を含む第2半導体層と、
    前記第1半導体層と前記第2半導体層とに挟まれ、かつ前記第1半導体層と前記第2半導体層とに接して設けられた、前記第1半導体層と比べ第1導電型を示す不純物元素の原子数あたりの密度が低く、かつ前記第2半導体層と比べ第2導電型を示す不純物元素の原子数あたりの密度が低い第3半導体層と、
    前記第2半導体層より上側に位置し、かつ前記第2半導体層に接して設けられ、電流密度の増加に伴い微分抵抗が低下し、かつ可視光波長域の光を透過する上バリア層と、
    前記上バリア層より上側に位置し、かつ、前記上バリア層と接し、可視光波長域の光を透過する第2導電層と、
    を備えることを特徴とする光電変換装置。
  3. 基板の第1面に配置された第1導電層と、
    前記第1導電層より上側に位置し、かつ前記第1導電層の少なくとも一部に接して設けられた、電流密度の増加に伴い微分抵抗が低下する下バリア層と、
    前記下バリア層より上側に位置し、かつ前記下バリア層と接して設けられた、第1導電型を示す不純物元素を含む第1半導体層と、
    前記第1半導体層より上側に設けられ、第2導電型を示す不純物元素を含む第2半導体層と、
    前記第1半導体層と前記第2半導体層とに挟まれ、かつ前記第1半導体層と前記第2半導体層とに接して設けられた、前記第1半導体層と比べ第1導電型を示す不純物元素の原子数あたりの密度が低く、かつ前記第2半導体層と比べ第2導電型を示す不純物元素の原子数あたりの密度が低い第3半導体層と、
    前記第2半導体層より上側に位置し、かつ前記第2半導体層に接して設けられ、電流密度の増加に伴い微分抵抗が低下し、かつ可視光波長域の光を透過する上バリア層と、
    前記上バリア層より上側に設けられ、かつ、前記上バリア層と接し、可視光波長域の光を透過する第2導電層と、
    を備えることを特徴とする光電変換装置。
  4. 請求項1から3のいずれか一項に記載の光電変換装置であって、前記第2導電層は可視光波長域において、前記第2半導体層より光透過率が高いことを特徴とする光電変換装置。
  5. 請求項2または3に記載の光電変換装置であって、前記上バリア層は可視光波長域において、前記第2半導体層より光透過率が高く、かつ前記第2導電層は可視光波長域において、前記第2半導体層より光透過率が高いことを特徴とする光電変換装置。
  6. 請求項1または3に記載の光電変換装置であって、前記下バリア層の層厚は、3nm以上20nm以下の層厚を用いていることを特徴とする光電変換装置。
  7. 請求項2、3、5のいずれか一項に記載の光電変換装置であって、前記上バリア層の層厚は、3nm以上20nm以下の層厚を用いていることを特徴とする光電変換装置。
  8. 請求項3に記載の光電変換装置であって、前記下バリア層および前記上バリア層の層厚の和は、3nm以上20nm以下の層厚を用いていることを特徴とする光電変換装置。
  9. 請求項1、3、6、8のいずれか一項に記載の光電変換装置であって、前記下バリア層は、原子数密度で比率を定めた場合に、酸化アルミニウムを過半量含むことを特徴とする光電変換装置。
  10. 請求項1から9のいずれか一項に記載の光電変換装置であって、前記第1導電層は、原子数密度で比率を定めた場合に金属アルミニウムを過半量含むことを特徴とする光電変換装置。
  11. 請求項1から10のいずれか一項に記載の光電変換装置であって、前記第3半導体層を含まず、前記第1半導体層と前記第2半導体層とが直接接していることを特徴とする光電変換装置。
  12. 請求項1から11のいずれか一項に記載の光電変換装置であって、前記第1導電層は、表面粗さの算術平均(Ra)が10nm以上100nm以下のテクスチャー構造を備えることを特徴とする光電変換装置。
  13. 基板の第1面に、第1導電層を形成する工程と、
    前記第1導電層に重ね、電流の増加に伴い微分抵抗が低下する下バリア層を形成する工程と、
    前記下バリア層に重ね、第1導電型を示す第1不純物元素を含む第1半導体層を形成する工程と、
    前記第1半導体層に重ね、前記第1半導体層における前記第1不純物元素の原子数あたりの密度が前記第1半導体層よりも低い第3半導体層を形成する工程と、
    前記第3半導体層に重ね、第2導電型を示す第2不純物元素が前記第3半導体層よりも原子数あたりの密度が高い第2半導体層を形成する工程と、
    可視光波長域の光を透過する第2導電層を形成する工程と、
    を備えることを特徴とする光電変換装置の製造方法。
  14. 基板の第1面に、第1導電層を形成する工程と、
    前記第1導電層に重ね、第1導電型を示す第1不純物元素を含む第1半導体層を形成する工程と、
    前記第1半導体層に重ね、前記第1半導体層における前記第1不純物元素の原子数あたりの密度が前記第1半導体層よりも低い第3半導体層を形成する工程と、
    前記第3半導体層に重ね、第2導電型を示す第2不純物元素が前記第3半導体層よりも原子数あたりの密度が高い第2半導体層を形成する工程と、
    前記第2半導体層に重ね、電流の増加に伴い微分抵抗が低下し、かつ可視光波長域の光を透過する上バリア層を形成する工程と、
    前記上バリア層に重ね、可視光波長域の光を透過する第2導電層を形成する工程と、
    を備えることを特徴とする光電変換装置の製造方法。
  15. 基板の第1面に、第1導電層を形成する工程と、
    前記第1導電層に重ね、電流の増加に伴い微分抵抗が低下する下バリア層を形成する工程と、
    前記下バリア層に重ね、第1導電型を示す第1不純物元素を含む第1半導体層を形成する工程と、
    前記第1半導体層に重ね、前記第1半導体層における前記第1不純物元素の原子数あたりの密度が前記第1半導体層よりも低い第3半導体層を形成する工程と、
    前記第3半導体層に重ね、第2導電型を示す第2不純物元素が前記第3半導体層よりも原子数あたりの密度が高い第2半導体層を形成する工程と、
    前記第2半導体層に重ね、電流の増加に伴い微分抵抗が低下し、可視光波長域の光を透過する上バリア層を形成する工程と、
    前記上バリア層に重ね、可視光波長域の光を透過する第2導電層を形成する工程と、
    を備えることを特徴とする光電変換装置の製造方法。
  16. 請求項13から15のいずれか一項に記載の光電変換装置の製造方法であって、前記第2導電層は可視光波長域において、前記第2半導体層より光透過率が高いことを特徴とする光電変換装置の製造方法。
  17. 請求項14または15に記載の光電変換装置の製造方法であって、前記上バリア層は可視光波長域において、前記第2半導体層より光透過率が高く、かつ前記第2導電層は可視光波長域において、前記第2半導体層より光透過率が高いことを特徴とする光電変換装置の製造方法。
  18. 請求項13から17のいずれか一項に記載の光電変換装置の製造方法であって、前記第3半導体層の形成工程を除き、かつ第2導電型を示す前記第2半導体層を前記第1半導体層上に製造する工程を含むことを特徴とする光電変換装置の製造方法。
  19. 請求項13または15に記載の光電変換装置の製造方法であって、前記下バリア層は前記第1導電層を酸化して形成することを特徴とする光電変換装置の製造方法。
  20. 請求項13から19のいずれか一項に記載の光電変換装置の製造方法であって、前記第1導電層は、金属アルミニウムを過半量含み、塩素と酸素の混合ガスによるドライエッチング、または化学機械研磨(CMP)、またはサンドブラスト処理によりテクスチャー構造を形成していることを特徴とする光電変換装置の製造方法。
  21. 請求項13、15、19のいずれか一項に記載の光電変換装置の製造方法であって、前記第1導電層は、金属アルミニウムと金属ネオジムとの合金であり、燐酸と硝酸と酢酸の水溶液を用いてウェットエッチングを行い、テクスチャー構造を得るのと同時に金属アルミニウムと金属ネオジムを酸化して得られた物質を用いて前記下バリア層を形成することを特徴とする光電変換装置の製造方法。
  22. 請求項1から12のいずれか一項に記載の光電変換装置を含むことを特徴とする電子機器。
JP2008284122A 2008-11-05 2008-11-05 光電変換装置、光電変換装置の製造方法、及び電子機器 Withdrawn JP2010114186A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008284122A JP2010114186A (ja) 2008-11-05 2008-11-05 光電変換装置、光電変換装置の製造方法、及び電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008284122A JP2010114186A (ja) 2008-11-05 2008-11-05 光電変換装置、光電変換装置の製造方法、及び電子機器

Publications (1)

Publication Number Publication Date
JP2010114186A true JP2010114186A (ja) 2010-05-20

Family

ID=42302541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008284122A Withdrawn JP2010114186A (ja) 2008-11-05 2008-11-05 光電変換装置、光電変換装置の製造方法、及び電子機器

Country Status (1)

Country Link
JP (1) JP2010114186A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104576673A (zh) * 2014-12-15 2015-04-29 上海天马微电子有限公司 平板图像传感器及其制造方法
KR20160054102A (ko) * 2014-11-05 2016-05-16 엘지디스플레이 주식회사 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판
JP2016111211A (ja) * 2014-12-08 2016-06-20 セイコーエプソン株式会社 光電変換装置および電子機器
KR20170018842A (ko) * 2014-06-09 2017-02-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치
JP2018513346A (ja) * 2015-03-03 2018-05-24 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co.,Ltd. アレイ基板及びその作成方法と、x線フラットパネルディテクターと、撮像システム
WO2021111805A1 (ja) * 2019-12-04 2021-06-10 株式会社ジャパンディスプレイ 半導体装置
US20210210535A1 (en) * 2017-05-19 2021-07-08 Boe Technology Group Co., Ltd. Array substrate, manufacturing method thereof, flat panel detector and image apparatus

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102359180B1 (ko) 2014-06-09 2022-02-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치
KR20170018842A (ko) * 2014-06-09 2017-02-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치
US11205669B2 (en) 2014-06-09 2021-12-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including photoelectric conversion element
KR20220019851A (ko) * 2014-06-09 2022-02-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치
KR102419715B1 (ko) 2014-06-09 2022-07-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치
US11908876B2 (en) 2014-06-09 2024-02-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including photoelectric conversion element
KR20160054102A (ko) * 2014-11-05 2016-05-16 엘지디스플레이 주식회사 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판
KR102279274B1 (ko) 2014-11-05 2021-07-21 엘지디스플레이 주식회사 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판
JP2016111211A (ja) * 2014-12-08 2016-06-20 セイコーエプソン株式会社 光電変換装置および電子機器
CN104576673A (zh) * 2014-12-15 2015-04-29 上海天马微电子有限公司 平板图像传感器及其制造方法
JP2018513346A (ja) * 2015-03-03 2018-05-24 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co.,Ltd. アレイ基板及びその作成方法と、x線フラットパネルディテクターと、撮像システム
US20210210535A1 (en) * 2017-05-19 2021-07-08 Boe Technology Group Co., Ltd. Array substrate, manufacturing method thereof, flat panel detector and image apparatus
WO2021111805A1 (ja) * 2019-12-04 2021-06-10 株式会社ジャパンディスプレイ 半導体装置

Similar Documents

Publication Publication Date Title
JP7118213B2 (ja) 撮像装置
JP7122430B2 (ja) 撮像装置
JP2022179595A (ja) 撮像装置
JP2010114186A (ja) 光電変換装置、光電変換装置の製造方法、及び電子機器
JP2023018007A (ja) 半導体装置
US8299510B2 (en) Solid state imaging device and fabrication method for the same
TWI442556B (zh) A solid-state image pickup device, a method of manufacturing the same, and an image pickup device
JP2023052007A (ja) 撮像装置
TWI358832B (en) Semiconductor device and manufacturing method ther
TWI505451B (zh) 共平面高填充係數像素架構
US10580818B2 (en) Imaging panel and method for producing same
US20090152563A1 (en) Photo-sensor and manufacturing method for photo-sensor
US8735893B2 (en) Visible sensing transistor, display panel and manufacturing method thereof
WO2016163347A1 (ja) フォトセンサ基板
WO2016138725A1 (zh) 阵列基板及其制作方法、x射线平板探测器、摄像系统
WO2015141777A1 (ja) 光検出装置
US8242495B2 (en) Digital X-ray detecting panel and method for manufacturing the same
TWI259576B (en) Method for fabricating image sensor using salicide process
JP6909326B2 (ja) 撮像装置
JP2023073250A (ja) 撮像装置
WO2015019609A1 (ja) X線イメージセンサー用基板
WO2011102250A1 (ja) 表示装置
US20190259803A1 (en) Active matrix substrate, x-ray imaging panel including same and producing method thereof
US20190267559A1 (en) Thin film transistor, method for preparing the same, and display device
JP2011023444A (ja) 光電変換装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110907

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20120305