JP6905067B2 - メモリダイ領域の有効利用 - Google Patents
メモリダイ領域の有効利用 Download PDFInfo
- Publication number
- JP6905067B2 JP6905067B2 JP2019543777A JP2019543777A JP6905067B2 JP 6905067 B2 JP6905067 B2 JP 6905067B2 JP 2019543777 A JP2019543777 A JP 2019543777A JP 2019543777 A JP2019543777 A JP 2019543777A JP 6905067 B2 JP6905067 B2 JP 6905067B2
- Authority
- JP
- Japan
- Prior art keywords
- boundary
- memory
- memory cells
- line
- subset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims description 558
- 239000000758 substrate Substances 0.000 claims description 78
- 239000000463 material Substances 0.000 description 41
- 238000000034 method Methods 0.000 description 28
- 238000003860 storage Methods 0.000 description 20
- 150000004770 chalcogenides Chemical class 0.000 description 18
- 230000007246 mechanism Effects 0.000 description 14
- 230000003213 activating effect Effects 0.000 description 13
- 239000003990 capacitor Substances 0.000 description 12
- 229910052714 tellurium Inorganic materials 0.000 description 12
- 230000006870 function Effects 0.000 description 11
- 230000002093 peripheral effect Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 229910045601 alloy Inorganic materials 0.000 description 7
- 239000000956 alloy Substances 0.000 description 7
- 239000012782 phase change material Substances 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 239000004020 conductor Substances 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 239000011669 selenium Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000004891 communication Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 229910052787 antimony Inorganic materials 0.000 description 4
- 238000003491 array Methods 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 4
- 230000006399 behavior Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 229910052711 selenium Inorganic materials 0.000 description 4
- 229910052717 sulfur Inorganic materials 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 239000002178 crystalline material Substances 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 239000012777 electrically insulating material Substances 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 229910018110 Se—Te Inorganic materials 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 239000006249 magnetic particle Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910005939 Ge—Sn Inorganic materials 0.000 description 1
- 229910000979 O alloy Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910001370 Se alloy Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910020938 Sn-Ni Inorganic materials 0.000 description 1
- 229910020923 Sn-O Inorganic materials 0.000 description 1
- 229910002855 Sn-Pd Inorganic materials 0.000 description 1
- 229910018731 Sn—Au Inorganic materials 0.000 description 1
- 229910008937 Sn—Ni Inorganic materials 0.000 description 1
- 229910008772 Sn—Se Inorganic materials 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- 229910001215 Te alloy Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910052784 alkaline earth metal Inorganic materials 0.000 description 1
- 150000001342 alkaline earth metals Chemical class 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- CBJZJSBVCUZYMQ-UHFFFAOYSA-N antimony germanium Chemical compound [Ge].[Sb] CBJZJSBVCUZYMQ-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- -1 but not limited to Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000013626 chemical specie Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 235000019800 disodium phosphate Nutrition 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 150000002910 rare earth metals Chemical class 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0023—Address circuits or decoders
- G11C13/0026—Bit-line or column circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0023—Address circuits or decoders
- G11C13/0028—Word-line or row circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/003—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/10—Decoders
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
- H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/71—Three dimensional array
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/72—Array wherein the access device being a diode
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Error Detection And Correction (AREA)
Description
特許のための本出願は、2017年2月16日に出願の“Efficient Utilization of Memory Die Area”という名称であるLaurentによる米国特許出願番号15/434,395の優先権を主張する2018年2月7日に出願の“Efficient Utilization of Memory Die Area”という名称のPCT出願番号PCT/US2018/017204の優先権を主張し、該出願の各々は本願の譲受人に与えられ、該出願の各々はその全体が参照により本明細書に組み込まれる。
メモリタイル内のメモリセルは、隣接するメモリタイル内に位置付けられた支持コンポーネント(例えば、デコーダ)を使用してアクセス可能であり得る。実例として、キルトアーキテクチャ内の各タイルのセルは、隣接のタイルの下にあるデコーダによってアクセスされ得る。そのため、所定のセルは、該セルが当事者であるタイルのフットプリントの外側にあるデコーダからアクセスされ得る。その結果、メモリタイルのアレイの境界線近くに位置付けられた幾つかのメモリセルはアクセス可能ではないことがある。
。ワード線110を活性化することは、メモリセル105のコンデンサとその対応するデジット線115との間の電気的接続又は閉回路をもたらす。デジット線は、メモリセル105の読み出し又は書き込みの何れかのためにその後アクセスされ得る。
のアドレス信号を生成し得る。メモリコントローラ140はまた、メモリデバイス100の動作中に使用される様々な電位を生成及び制御し得る。一般的に、本明細書で論じられる印加電圧の振幅、形状、又は存続期間は、調節又は変更され得、メモリデバイス100の動作中の様々な動作に対して異なり得る。更に、メモリデバイス100内の1つの、多数の、又は全てのメモリセル105は同時にアクセスされ得、例えば、メモリデバイス100の多数の又は全てのセルは、全てのメモリセル105又はメモリセル105のグループが単一の論理状態にセットされるリセット動作中に同時にアクセスされ得る。メモリデバイスの正確な動作は、メモリデバイスの種類及び/又はメモリデバイス内に使用される具体的なアクセス線に基づいて変更され得ると評価すべきである。
RAM、RRAM等)に依存して、他のアクセス線、例えば、プレート線(図示せず)は、セルの蓄積素子にアクセスすることに関与し得る。
体若しくは酸化物の基板の上方に形成され得る。続いて、各メモリセル105−bがワード線及びビット線に結合され得るように、ワード線110−bとビット線115−bとの間に材料を形成するために、様々な処理ステップが利用され得る。
合、メモリセル105−bは、ジュール加熱以外の手段によって、例えば、レーザを使用することによって加熱され得る。高抵抗状態にセットするために、相変化材料は、例えば、ジュール加熱によって、その融解温度よりも上に加熱され得る。融解した材料のアモルファス構造は、相変化材料を急速に冷却するために、印加した電流を突然除去することによって、急冷され得、又は固定され得る。メモリセル105−b、アクセス線(例えば、ワード線110−b及びビット線115−b)を含む様々なコンポーネントは、該コンポーネントを含むダイの領域を効率的に使用するために、基板315に渡って構成され得る。以下で説明するように、アレイの各部分は、デコーダ及び/又はその他の回路を積層し得る。
として完全に動作可能であるように構成されなくてもよい。むしろ、メモリタイル430は、メモリタイル430に完全な機能を提供するために、隣接するタイルの回路に依拠し得る。例えば、隣接するタイル内の回路は、該メモリタイルの上方に位置付けられたメモリセルにアクセスするために使用され得る。
セルのデッキ515とを含み得る。幾つかの例では、基板層505は、周辺地域と称され得る。
0、及び第2のデッキ515−2に対するセンスアンプ635を含む。幾つかの例では、構成605、610は、メモリセルの任意の数のメモリデッキに対するコンポーネントを含み得る。メモリタイル430は、構成605、610に関して明確には説明されない追加の回路及びコンポーネントを含み得る
連付けられ得る。行線705−a、705−b、705−c、710−a、710−bは各々、共通の長さを有し得る。幾つかの例では、メモリセルのより高いデッキと関連付けられた行線は、共通の長さよりも長くてもよい。例えば、行線710−aは、関連付けられていない2つの行デコーダの間の固定の距離を拡張し得る。行線710−aは、メモリセルの第2のデッキ515−2と関連付けられる。行線710−aはまた、第2のデッキ515−2のメモリセルが行線710−aを介してデコーダ625−a、625−bに動作可能に結合されるように、行線デコーダ625−a及び625−bと関連付けられ得る。行線710−aは、第1の方向の行線デコーダ625−aに隣接の行線デコーダ620−aから、第1の方向の行線デコーダ625−bに隣接の行線デコーダ620−bまで拡張する。行線デコーダ620−a、620−bは、行線710−aとは異なる、メモリセルのデッキと関連付けられると評価されるべきである。行線デコーダ625−a若しくは行線デコーダ625−b、又はそれら両方は、行線710−aと関連付けられる。幾つかの実例では、行線710−aは、異なるデッキと関連付けられた隣接する2つの行デコーダ(例えば、行デコーダ620−a及び620−b)の間の障壁で、又は該障壁の近くで終端する。行デコーダと関連付けられた回路は、行線710−aが更に拡張するのを防止し得るので、このことが生じ得る。
モリタイル700内の様々な位置に位置付けられ得る。行線705−a、705−b、705−c、710−a、710−bは、任意の数の形状及びサイズであり得る。図7に示した位置及びサイズは、説明目的のみであり、限定ではない。幾つかの実例では、行線のサブセットは、共通の長さよりも短い長さを有し得る。例えば、メモリデバイス400のメモリ部分410の端に行線が達するので、幾つかの行線は早期に終端され得る。幾つかの例では、行線705−a、705−b、705−c、710−a、710−bは、境界タイル435に渡って位置付けられ得る。
得る。第1の構成805は、コア部分420の第1の側(例えば、図4に示したコア部分420の左側)の上に位置付けられるように構成及び配置され得る。例えば、境界タイル435−1及び435−3は、第1の構成805を使用して配置され得る。第2の構成810は、第1の側に対向するコア部分420の第2の側(例えば、図4に示したコア部分420の右側)の上に位置付けられるように構成及び配置され得る。例えば、境界タイル435−2及び435−4は、第2の構成810を使用して配置され得る。第1の構成805及び第2の構成810は、図4及び図5を参照しながら説明した境界タイル435の例示であり得る。メモリデバイス400の境界部分425は、構成805、810の繰り返しのパターンとして形成され得る。
れ得る。コア部分420は、複数のメモリタイル430を含み得る。メモリタイル430は、第1の寸法445及び第2の寸法450を画定し得る。
キを示す。メモリデバイス900は、基板層505と、基板層505の上方に位置付けられたメモリセルのデッキ515とを含み得る。断面図1000は、図5を参照しながら説明した断面図500の一例であり得る。
りも少ない数のデコーダを含み得る。例えば、メモリセルは、境界タイル435の基板層の上方に位置付けられるので、境界タイル構成800は、複数の列デコーダ615を含み得る。幾つかの例では、列デコーダ615の数は、コア部分420のメモリタイル430内の列デコーダ615の数の半分に等しい。他の例では、境界タイル構成1100は、コア部分420のメモリタイル430内に存在するよりも、少ない行デコーダ620、625と少ないセンスアンプ630、635とを含む。幾つかの例では、単一の境界タイル構成1100内のデコーダの数は、コア部分420のメモリタイル430内のデコーダの数の半分未満であり得る。
あるメモリセルの一例であり得る。
部分420の他の側の上に位置付けられた場合、地域番号の番号付け及び特徴は異なり得ると評価すべきである。例えば、地域0〜3は、64個のアクセス動作を実施することが可能であり得、地域4〜7は、76個のアクセス動作を実施することが可能であり得る。地域により実施可能なアクセス動作の数は、該地域のサイズ及び/又はメモリ部分1500のサイズに依存して変化し得る。例えば、メモリ部分1500がより大きくなると、地域により実施可能なアクセス動作の数は増加し得る。アクセス動作の数を説明するために、地域5の詳細な説明が提示されている。こうした説明は地域4、6、及び7にも対応すると評価すべきである。地域5内の最も左の列線は、第1のデッキに対する交差する行線を介して第1のデッキ上の16個のセルにアクセスすることが可能であり、第2のデッキに対する交差する行線を介して第2のデッキ上の16個のセルにアクセスすることが可能である。地域5内の最も右の列線は、第1のデッキに対する交差する行線を介して第1のデッキ上の16個のセルにアクセスすることが可能であり、第2のデッキに対する交差する行線を介して第2のデッキ上の16個のセルにアクセスすることが可能である。合計で、地域5内の列線(例えば、最も左及び最も右)は、64個のメモリセルにアクセス可能である。図15はメモリアレイの一部のみを表し得ると評価すべきである。そのようなものだとして、概説された原理は、追加の及び/又はより大きな実装をカバーするために拡大され得る。
れらのコンポーネントは、その他のコンポーネント、接続、又はバスを介して、上で列挙されていないコンポーネントに加えて、メモリアレイ1605の内側及び外側の両方のその他のコンポーネントとも電子通信し得る。
うに構成され得る。
つのセルを識別することであって、該アレイは、アクセス線を介してコア部分及び境界部分のデコーダに結合され、基板層は、デコーダを除外する制御回路部分を含むことをも含み得る。幾つかの場合、方法は、境界部分のデコーダを使用して少なくとも1つのセルにアクセスすることをも含み得る。幾つかの場合、少なくとも1つのセルにアクセスすることは、少なくとも1つのセルと境界部分のデコーダとの間に結合されたアクセス線を活性化することを含む。幾つかの場合、少なくとも1つのセルにアクセスすることは、基板層のコア部分に重なるメモリセルのアレイの第1の部分にアクセスすることと、基板層の境界部分に重なるメモリセルのアレイの第2の部分的にアクセスすることとを含む。幾つかの場合、基板層のコア部分は、コンポーネントの共通の構成を各々含む複数の区域を含む。幾つかの場合、基板層の境界部分は、境界部分の他の区域と同じ、コンポーネントの構成を各々含む複数の区域を含み、境界部分の区域は、コア部分の区域とは異なる、コンポーネントの構成を有する。幾つかの場合、少なくとも1つのセルにアクセスすることは、少なくとも1つのセルに、及び境界部分のデコーダに結合されたアクセス線であって、コア部分のデコーダに結合されたアクセス線よりも短いアクセス線を活性化することを含む。
界部分のデコーダに結合されたアクセス線であって、コア部分のデコーダに結合されたアクセス線よりも短いアクセス線を活性化するための処理、機構、手段、又は命令を更に含み得る。
ト(0V)の電圧に保持されるがグランドと直接接続されない電気回路のノードを指す。したがって、仮想接地の電圧は、一時的に変動し得、定常状態で約0Vに戻り得る。仮想接地は、オペアンプ及び抵抗を含む電圧分圧器等の様々な電子回路素子を使用して実装され得る。その他の実装も可能である。“仮想接地する(virtual grounding)”又は“仮想接地される(virtually grounded)”は約0Vに接続されることを意味する。
制御され得る。ドーピングは、イオン注入により、又は任意のその他のドーピング手段により、基板の初期の形成又は成長中に実施され得る。
説明として役立つこと”を意味する。詳細な説明は、説明される技術の理解を提供する目的のための具体的詳細を含む。これらの技術は、しかしながら、これらの具体的詳細なしに実践され得る。幾つかの実例では、説明される例の内容を不明確にすることを避けるために、周知の構造及びデバイスはブロック図の形式で示される。
に、同じ種類の様々なコンポーネントは、ダッシュと、同様のコンポーネント間で区別する文字又は数字等の第2のラベルとを参照ラベルに続けることによって区別され得る。明細書中にただ第1の参照ラベルが使用される場合、説明は、第2の参照ラベルに関係なく、同じ第1の参照ラベルを有する同様のコンポーネントの内の何れか1つに適用できる。
る。例えば、同軸ケーブル、光ファイバケーブル、ツイストペア、デジタル加入者線(DSL)、又は赤外線、無線、及びマイクロ波等の無線技術を使用してウェブサイト、サーバ、又はその他の遠隔ソースからソフトウェアが送信される場合、同軸ケーブル、光ファイバケーブル、ツイストペア、デジタル加入者線(DSL)、又は赤外線、無線、及びマイクロ波等の無線技術は媒体の定義に含まれる。本明細書で使用されるように、磁気ディスク(disk)及び光学ディスク(disc)は、CD、レーザディスク、光ディスク、デジタル多目的ディスク(DVD)、フロッピーディスク、及びブルーレイディスクを含み、光学ディスクがレーザでデータを光学的に再生する一方で、磁気ディスクはデータを磁気的に通常再生する。上の組み合わせもコンピュータ可読媒体の範囲に含まれる。
Claims (10)
- コア部分、境界部分、及び制御回路部分を含む基板層であって、前記コア部分は、第1の構成を有する第1の複数のデコーダを含み、前記境界部分は、前記第1の構成とは異なる第2の構成を有する第2の複数のデコーダを含み、前記制御回路部分はデコーダを除外し、前記コア部分は、第1の境界線と、前記第1の境界線に対向して位置付けられた第2の境界線とを含み、前記第1の境界線は、前記コア部分と前記制御回路部分との間の第1の境界を画定し、前記第2の境界線は、前記コア部分と前記境界部分との間の第2の境界を画定する、前記基板層と、
アクセス線の第1のサブセットであって、前記第1の境界線において終端し、アクセス線の第2のサブセットの第2の長さよりも少ない第1の長さを画定する、アクセス線の前記第1のサブセットと、
前記基板層の前記コア部分に渡って位置付けられたメモリセルの第1のサブセットと、前記基板層の前記境界部分に渡って位置付けられたメモリセルの第2のサブセットとを含むメモリセルのアレイであって、メモリセルの前記第1のサブセットは前記第1の複数のデコーダと結合され、メモリセルの前記第2のサブセットは複数のアクセス線を介して前記第2の複数のデコーダと結合され、メモリセルの前記第1のサブセットとメモリセルの前記第2のサブセットとを含むメモリセルの前記アレイは、前記制御回路部分に渡って位置付けられたメモリセルのサブセットを除外する、前記アレイと
を含む、電子メモリデバイス。 - 前記コア部分は、前記コア部分と前記制御回路部分との間の第3の境界を画定する第3の境界線を更に含み、
前記デバイスは、前記第3の境界線に対向して位置付けられた第4の境界線であって、前記コア部分と前記制御回路部分との間の第4の境界を画定する前記第4の境界線を更に含む、
請求項1に記載のデバイス。 - 前記コア部分の前記第2の境界線により画定される前記第2の境界を越えて拡張するアクセス線のサブセットであって、アクセス線の前記サブセットはメモリセルの前記第2のサブセットと結合される、アクセス線の前記サブセット
を更に含む、請求項1に記載のデバイス。 - 前記第2の複数のデコーダの内の少なくとも1つは、メモリセルの前記第2のサブセットのメモリセルにアクセスするように構成される、
請求項1に記載のデバイス。 - 前記第1の複数のデコーダの内の少なくとも1つは、メモリセルの前記第2のサブセットのメモリセルにアクセスするように構成される、
請求項1に記載のデバイス。 - 前記基板層の前記コア部分は、コンポーネントの共通の構成を各々含む複数の区域を含む、
請求項1に記載のデバイス。 - コア部分、境界部分、及び制御回路部分を含む基板層であって、前記コア部分は、第1の構成を有する第1の複数のデコーダを含み、前記境界部分は、前記第1の構成とは異なる第2の構成を有する第2の複数のデコーダを含み、前記制御回路部分はデコーダを除外し、前記コア部分は、第1の境界線と、前記第1の境界線に対向して位置付けられた第2の境界線とを含み、前記第1の境界線は、前記コア部分と前記制御回路部分との間の第1の境界を画定し、前記第2の境界線は、前記コア部分と前記境界部分との間の第2の境界を画定し、前記境界部分は、前記境界部分と前記コア部分との間の前記第2の境界を画定するために前記コア部分の前記第2の境界線と協働する第1の境界の境界線と、前記第1の境界の境界線に対向して位置付けられた第2の境界の境界線であって、前記境界部分と前記制御回路部分との間の第3の境界を画定する前記第2の境界の境界線とを含む、前記基板層と、
前記基板層の前記コア部分に渡って位置付けられたメモリセルの第1のサブセットと、前記基板層の前記境界部分に渡って位置付けられたメモリセルの第2のサブセットとを含むメモリセルのアレイであって、メモリセルの前記第1のサブセットは前記第1の複数のデコーダと結合され、メモリセルの前記第2のサブセットは複数のアクセス線を介して前記第2の複数のデコーダと結合され、メモリセルの前記第1のサブセットとメモリセルの前記第2のサブセットとを含むメモリセルの前記アレイは、前記制御回路部分に渡って位置付けられたメモリセルのサブセットを除外する、前記アレイと
を含む、電子メモリデバイス。 - 前記第2の複数のデコーダの各行デコーダと前記第2の境界の境界線との間に位置付けられた複数の列デコーダ
を更に含む、請求項7に記載のデバイス。 - コア部分、境界部分、及び制御回路部分を含む基板層であって、前記コア部分は、第1の構成を有する第1の複数のデコーダを含み、前記境界部分は、前記第1の構成とは異なる第2の構成を有する第2の複数のデコーダを含み、前記制御回路部分はデコーダを除外し、前記コア部分は、第1の境界線と、前記第1の境界線に対向して位置付けられた第2の境界線とを含み、前記第1の境界線は、前記コア部分と前記制御回路部分との間の第1の境界を画定し、前記第2の境界線は、前記コア部分と前記境界部分との間の第2の境界を画定する、前記基板層と、
アクセス線の第3のサブセットであって、前記境界部分内に位置付けられ、アクセス線の前記第3のサブセットの各アクセス線は、前記制御回路部分において終端する、アクセス線の前記第3のサブセットと、
前記基板層の前記コア部分に渡って位置付けられたメモリセルの第1のサブセットと、前記基板層の前記境界部分に渡って位置付けられたメモリセルの第2のサブセットとを含むメモリセルのアレイであって、メモリセルの前記第1のサブセットは前記第1の複数のデコーダと結合され、メモリセルの前記第2のサブセットは複数のアクセス線を介して前記第2の複数のデコーダと結合され、メモリセルの前記第1のサブセットとメモリセルの前記第2のサブセットとを含むメモリセルの前記アレイは、前記制御回路部分に渡って位置付けられたメモリセルのサブセットを除外する、前記アレイと
を含む、電子メモリデバイス。 - メモリセルの前記アレイ内の活性化メモリセルは、第1のアクセス線と、前記第1のアクセス線に直角に拡張する第2のアクセス線とに結合される、
請求項1に記載のデバイス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021075896A JP2021122054A (ja) | 2017-02-16 | 2021-04-28 | メモリダイ領域の有効利用 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/434,395 US10347333B2 (en) | 2017-02-16 | 2017-02-16 | Efficient utilization of memory die area |
US15/434,395 | 2017-02-16 | ||
PCT/US2018/017204 WO2018151987A1 (en) | 2017-02-16 | 2018-02-07 | Efficient utilization of memory die area |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021075896A Division JP2021122054A (ja) | 2017-02-16 | 2021-04-28 | メモリダイ領域の有効利用 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020514939A JP2020514939A (ja) | 2020-05-21 |
JP6905067B2 true JP6905067B2 (ja) | 2021-07-21 |
Family
ID=63105396
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019543777A Active JP6905067B2 (ja) | 2017-02-16 | 2018-02-07 | メモリダイ領域の有効利用 |
JP2021075896A Ceased JP2021122054A (ja) | 2017-02-16 | 2021-04-28 | メモリダイ領域の有効利用 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021075896A Ceased JP2021122054A (ja) | 2017-02-16 | 2021-04-28 | メモリダイ領域の有効利用 |
Country Status (8)
Country | Link |
---|---|
US (4) | US10347333B2 (ja) |
EP (1) | EP3583627A4 (ja) |
JP (2) | JP6905067B2 (ja) |
KR (1) | KR102097257B1 (ja) |
CN (1) | CN110291641B (ja) |
SG (1) | SG11201907437UA (ja) |
TW (1) | TWI663606B (ja) |
WO (1) | WO2018151987A1 (ja) |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10490251B2 (en) | 2017-01-30 | 2019-11-26 | Micron Technology, Inc. | Apparatuses and methods for distributing row hammer refresh events across a memory device |
US9792958B1 (en) | 2017-02-16 | 2017-10-17 | Micron Technology, Inc. | Active boundary quilt architecture memory |
US10347333B2 (en) * | 2017-02-16 | 2019-07-09 | Micron Technology, Inc. | Efficient utilization of memory die area |
WO2018173851A1 (ja) * | 2017-03-24 | 2018-09-27 | ソニーセミコンダクタソリューションズ株式会社 | 記憶装置 |
KR102462503B1 (ko) * | 2017-11-27 | 2022-11-02 | 삼성전자주식회사 | 수직형 구조를 가지는 불휘발성 메모리 장치 및 이를 포함하는 메모리 시스템 |
US11211403B2 (en) | 2017-11-27 | 2021-12-28 | Samsung Electronics Co., Ltd. | Nonvolatile memory device having a vertical structure and a memory system including the same |
WO2019222960A1 (en) | 2018-05-24 | 2019-11-28 | Micron Technology, Inc. | Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling |
US10573370B2 (en) | 2018-07-02 | 2020-02-25 | Micron Technology, Inc. | Apparatus and methods for triggering row hammer address sampling |
US10685696B2 (en) | 2018-10-31 | 2020-06-16 | Micron Technology, Inc. | Apparatuses and methods for access based refresh timing |
CN113168861B (zh) | 2018-12-03 | 2024-05-14 | 美光科技公司 | 执行行锤刷新操作的半导体装置 |
CN117198356A (zh) * | 2018-12-21 | 2023-12-08 | 美光科技公司 | 用于目标刷新操作的时序交错的设备和方法 |
US10957377B2 (en) | 2018-12-26 | 2021-03-23 | Micron Technology, Inc. | Apparatuses and methods for distributed targeted refresh operations |
US11367681B2 (en) * | 2019-01-24 | 2022-06-21 | Micron Technology, Inc. | Slit oxide and via formation techniques |
US11615831B2 (en) | 2019-02-26 | 2023-03-28 | Micron Technology, Inc. | Apparatuses and methods for memory mat refresh sequencing |
US11227649B2 (en) | 2019-04-04 | 2022-01-18 | Micron Technology, Inc. | Apparatuses and methods for staggered timing of targeted refresh operations |
US11069393B2 (en) | 2019-06-04 | 2021-07-20 | Micron Technology, Inc. | Apparatuses and methods for controlling steal rates |
US10978132B2 (en) | 2019-06-05 | 2021-04-13 | Micron Technology, Inc. | Apparatuses and methods for staggered timing of skipped refresh operations |
US11302374B2 (en) | 2019-08-23 | 2022-04-12 | Micron Technology, Inc. | Apparatuses and methods for dynamic refresh allocation |
US11302377B2 (en) | 2019-10-16 | 2022-04-12 | Micron Technology, Inc. | Apparatuses and methods for dynamic targeted refresh steals |
JP2021153080A (ja) * | 2020-03-24 | 2021-09-30 | キオクシア株式会社 | 半導体記憶装置 |
US11790970B2 (en) | 2020-07-14 | 2023-10-17 | Micron Technology, Inc. | 3D quilt memory array for FeRAM and DRAM |
US11309010B2 (en) | 2020-08-14 | 2022-04-19 | Micron Technology, Inc. | Apparatuses, systems, and methods for memory directed access pause |
US11380382B2 (en) | 2020-08-19 | 2022-07-05 | Micron Technology, Inc. | Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit |
US11348631B2 (en) | 2020-08-19 | 2022-05-31 | Micron Technology, Inc. | Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed |
US11557331B2 (en) | 2020-09-23 | 2023-01-17 | Micron Technology, Inc. | Apparatuses and methods for controlling refresh operations |
US11222686B1 (en) | 2020-11-12 | 2022-01-11 | Micron Technology, Inc. | Apparatuses and methods for controlling refresh timing |
US11264079B1 (en) | 2020-12-18 | 2022-03-01 | Micron Technology, Inc. | Apparatuses and methods for row hammer based cache lockdown |
JP2022133577A (ja) * | 2021-03-02 | 2022-09-14 | キオクシア株式会社 | メモリデバイス、メモリシステム、及びメモリデバイスの製造方法 |
US11475947B1 (en) | 2021-04-15 | 2022-10-18 | Micron Technology, Inc. | Decoding architecture for memory tiles |
US11894103B2 (en) | 2021-04-15 | 2024-02-06 | Micron Technology, Inc. | Decoding architecture for word line tiles |
US11587606B2 (en) | 2021-04-15 | 2023-02-21 | Micron Technology, Inc. | Decoding architecture for memory devices |
FR3124891A1 (fr) * | 2021-06-30 | 2023-01-06 | Stmicroelectronics (Crolles 2) Sas | Mémoire à changement de phase |
US11482266B1 (en) * | 2021-07-26 | 2022-10-25 | Micron Technology, Inc. | Edgeless memory clusters |
CN117766003A (zh) * | 2022-09-19 | 2024-03-26 | 长鑫存储技术有限公司 | 存储器及存储系统 |
Family Cites Families (51)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0148130B1 (ko) * | 1992-05-18 | 1998-09-15 | 강진구 | 블럭킹아티팩트를 억제시키는 부호화/복호화 방법 및 그 장치 |
KR100311035B1 (ko) | 1997-11-21 | 2002-02-28 | 윤종용 | 효율적으로 배치된 패드들을 갖는 반도체 메모리 장치 |
US6034882A (en) * | 1998-11-16 | 2000-03-07 | Matrix Semiconductor, Inc. | Vertically stacked field programmable nonvolatile memory and method of fabrication |
US7157314B2 (en) | 1998-11-16 | 2007-01-02 | Sandisk Corporation | Vertically stacked field programmable nonvolatile memory and method of fabrication |
US6567287B2 (en) * | 2001-03-21 | 2003-05-20 | Matrix Semiconductor, Inc. | Memory device with row and column decoder circuits arranged in a checkerboard pattern under a plurality of memory arrays |
US6765813B2 (en) | 2000-08-14 | 2004-07-20 | Matrix Semiconductor, Inc. | Integrated systems using vertically-stacked three-dimensional memory cells |
JP2002299575A (ja) * | 2001-03-29 | 2002-10-11 | Toshiba Corp | 半導体記憶装置 |
JP3659205B2 (ja) | 2001-08-30 | 2005-06-15 | セイコーエプソン株式会社 | 不揮発性半導体記憶装置及びその駆動方法 |
US7112994B2 (en) | 2002-07-08 | 2006-09-26 | Viciciv Technology | Three dimensional integrated circuits |
US7057914B2 (en) * | 2002-08-02 | 2006-06-06 | Unity Semiconductor Corporation | Cross point memory array with fast access time |
CN100394603C (zh) * | 2003-04-03 | 2008-06-11 | 株式会社东芝 | 相变存储装置 |
WO2005117021A1 (en) * | 2004-05-03 | 2005-12-08 | Unity Semiconductor Corporation | Non-volatile programmable memory |
US7272070B2 (en) | 2004-12-21 | 2007-09-18 | Infineon Technologies Ag | Memory access using multiple activated memory cell rows |
JP4575181B2 (ja) * | 2005-01-28 | 2010-11-04 | 株式会社東芝 | スピン注入磁気ランダムアクセスメモリ |
US7359279B2 (en) | 2005-03-31 | 2008-04-15 | Sandisk 3D Llc | Integrated circuit memory array configuration including decoding compatibility with partial implementation of multiple memory layers |
US7872892B2 (en) | 2005-07-05 | 2011-01-18 | Intel Corporation | Identifying and accessing individual memory devices in a memory channel |
US20070132049A1 (en) | 2005-12-12 | 2007-06-14 | Stipe Barry C | Unipolar resistance random access memory (RRAM) device and vertically stacked architecture |
JP4942576B2 (ja) | 2007-07-20 | 2012-05-30 | 三洋電機株式会社 | 携帯電話の充電台 |
US8253124B2 (en) | 2007-09-07 | 2012-08-28 | Nec Corporation | Semiconductor element |
KR100935936B1 (ko) | 2007-09-12 | 2010-01-11 | 삼성전자주식회사 | 적층 메모리 장치 |
US7551477B2 (en) | 2007-09-26 | 2009-06-23 | Sandisk Corporation | Multiple bit line voltages based on distance |
US7750430B2 (en) | 2007-10-31 | 2010-07-06 | Hynix Semiconductor Inc. | Semiconductor device and method for fabricating the same |
JP4709868B2 (ja) * | 2008-03-17 | 2011-06-29 | 株式会社東芝 | 半導体記憶装置 |
JP5085446B2 (ja) | 2008-07-14 | 2012-11-28 | 株式会社東芝 | 三次元メモリデバイス |
JP5322533B2 (ja) | 2008-08-13 | 2013-10-23 | 株式会社東芝 | 不揮発性半導体記憶装置、及びその製造方法 |
US20180122686A1 (en) * | 2009-04-14 | 2018-05-03 | Monolithic 3D Inc. | 3d semiconductor device and structure |
JP5180913B2 (ja) * | 2009-06-02 | 2013-04-10 | シャープ株式会社 | 不揮発性半導体記憶装置 |
JP4987927B2 (ja) | 2009-09-24 | 2012-08-01 | 株式会社東芝 | 半導体記憶装置 |
US8638584B2 (en) | 2010-02-02 | 2014-01-28 | Unity Semiconductor Corporation | Memory architectures and techniques to enhance throughput for cross-point arrays |
WO2012029638A1 (en) * | 2010-09-03 | 2012-03-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
TWI670711B (zh) * | 2010-09-14 | 2019-09-01 | 日商半導體能源研究所股份有限公司 | 記憶體裝置和半導體裝置 |
JP5128727B1 (ja) | 2011-08-02 | 2013-01-23 | パナソニック株式会社 | 抵抗変化型不揮発性記憶装置およびその駆動方法 |
US8873271B2 (en) | 2011-08-14 | 2014-10-28 | International Business Machines Corporation | 3D architecture for bipolar memory using bipolar access device |
US9076505B2 (en) | 2011-12-09 | 2015-07-07 | Semiconductor Energy Laboratory Co., Ltd. | Memory device |
US8841649B2 (en) * | 2012-08-31 | 2014-09-23 | Micron Technology, Inc. | Three dimensional memory array architecture |
US9025398B2 (en) | 2012-10-12 | 2015-05-05 | Micron Technology, Inc. | Metallization scheme for integrated circuit |
US8891280B2 (en) | 2012-10-12 | 2014-11-18 | Micron Technology, Inc. | Interconnection for memory electrodes |
US9190144B2 (en) | 2012-10-12 | 2015-11-17 | Micron Technology, Inc. | Memory device architecture |
US9224635B2 (en) * | 2013-02-26 | 2015-12-29 | Micron Technology, Inc. | Connections for memory electrode lines |
US9406362B2 (en) * | 2013-06-17 | 2016-08-02 | Micron Technology, Inc. | Memory tile access and selection patterns |
US9792980B2 (en) * | 2013-10-31 | 2017-10-17 | Hewlett Packard Enterprise Development Lp | Three dimensional resistive memory architectures |
US9543515B2 (en) | 2013-11-07 | 2017-01-10 | Intel Corporation | Electrode materials and interface layers to minimize chalcogenide interface resistance |
WO2015090387A1 (en) * | 2013-12-18 | 2015-06-25 | Telefonaktiebolaget L M Ericsson (Publ) | Methods, decoder and encoder for managing video sequences |
JP6640097B2 (ja) * | 2014-09-22 | 2020-02-05 | ソニーセミコンダクタソリューションズ株式会社 | メモリセルユニットアレイ |
US9748337B2 (en) | 2015-03-12 | 2017-08-29 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
US9711224B2 (en) * | 2015-03-13 | 2017-07-18 | Micron Technology, Inc. | Devices including memory arrays, row decoder circuitries and column decoder circuitries |
US9589611B2 (en) * | 2015-04-01 | 2017-03-07 | Semiconductor Energy Laboratory Co., Ltd. | Memory device, semiconductor device, and electronic device |
US10210915B2 (en) * | 2016-06-10 | 2019-02-19 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and semiconductor device including the same |
AU2016412713B2 (en) | 2016-06-28 | 2023-02-02 | Schlumberger Technology B.V. | Well testing systems and methods with mobile monitoring |
US9792958B1 (en) * | 2017-02-16 | 2017-10-17 | Micron Technology, Inc. | Active boundary quilt architecture memory |
US10347333B2 (en) * | 2017-02-16 | 2019-07-09 | Micron Technology, Inc. | Efficient utilization of memory die area |
-
2017
- 2017-02-16 US US15/434,395 patent/US10347333B2/en active Active
-
2018
- 2018-02-07 SG SG11201907437UA patent/SG11201907437UA/en unknown
- 2018-02-07 CN CN201880011856.5A patent/CN110291641B/zh active Active
- 2018-02-07 EP EP18754065.3A patent/EP3583627A4/en active Pending
- 2018-02-07 JP JP2019543777A patent/JP6905067B2/ja active Active
- 2018-02-07 WO PCT/US2018/017204 patent/WO2018151987A1/en unknown
- 2018-02-07 KR KR1020197026300A patent/KR102097257B1/ko active IP Right Grant
- 2018-02-13 TW TW107105123A patent/TWI663606B/zh active
-
2019
- 2019-05-07 US US16/405,617 patent/US10510407B2/en active Active
- 2019-11-04 US US16/673,772 patent/US10896725B2/en active Active
-
2020
- 2020-12-22 US US17/130,210 patent/US11170850B2/en active Active
-
2021
- 2021-04-28 JP JP2021075896A patent/JP2021122054A/ja not_active Ceased
Also Published As
Publication number | Publication date |
---|---|
SG11201907437UA (en) | 2019-09-27 |
US20190267083A1 (en) | 2019-08-29 |
US10347333B2 (en) | 2019-07-09 |
JP2021122054A (ja) | 2021-08-26 |
KR102097257B1 (ko) | 2020-04-06 |
EP3583627A4 (en) | 2020-12-09 |
US20210183441A1 (en) | 2021-06-17 |
EP3583627A1 (en) | 2019-12-25 |
US10510407B2 (en) | 2019-12-17 |
TWI663606B (zh) | 2019-06-21 |
KR20190108174A (ko) | 2019-09-23 |
US10896725B2 (en) | 2021-01-19 |
JP2020514939A (ja) | 2020-05-21 |
CN110291641A (zh) | 2019-09-27 |
US11170850B2 (en) | 2021-11-09 |
WO2018151987A1 (en) | 2018-08-23 |
US20200066339A1 (en) | 2020-02-27 |
US20180233197A1 (en) | 2018-08-16 |
CN110291641B (zh) | 2024-01-05 |
TW201839762A (zh) | 2018-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6905067B2 (ja) | メモリダイ領域の有効利用 | |
JP6982089B2 (ja) | 活性化境界キルトアーキテクチャのメモリ | |
JP6913763B2 (ja) | 自己選択メモリにおけるプログラミング改良 | |
US20190156884A1 (en) | Mixed cross point memory | |
TWI655539B (zh) | 用於具有多個分割之記憶體裝置之記憶體存取技術 | |
JP2022009165A (ja) | カルコゲナイドメモリデバイスの構成要素及び組成物 | |
KR20200067295A (ko) | 칼코게나이드 메모리 디바이스 컴포넌트들 및 조성물 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191008 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191008 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20191008 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20200226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200303 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200602 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200908 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201015 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210428 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20210428 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20210512 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20210518 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210608 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210624 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6905067 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |