JP6872707B2 - 撮像装置および画像取得装置 - Google Patents

撮像装置および画像取得装置 Download PDF

Info

Publication number
JP6872707B2
JP6872707B2 JP2019118285A JP2019118285A JP6872707B2 JP 6872707 B2 JP6872707 B2 JP 6872707B2 JP 2019118285 A JP2019118285 A JP 2019118285A JP 2019118285 A JP2019118285 A JP 2019118285A JP 6872707 B2 JP6872707 B2 JP 6872707B2
Authority
JP
Japan
Prior art keywords
voltage
auxiliary electrode
electrode
sensitivity adjustment
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019118285A
Other languages
English (en)
Other versions
JP2019169984A (ja
Inventor
雅之 高瀬
雅之 高瀬
山田 隆善
隆善 山田
徳彦 玉置
徳彦 玉置
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JP2019169984A publication Critical patent/JP2019169984A/ja
Priority to JP2021061771A priority Critical patent/JP7178644B2/ja
Application granted granted Critical
Publication of JP6872707B2 publication Critical patent/JP6872707B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本開示は、撮像装置および画像取得装置に関する。
MOS(Metal Oxide Semiconductor)型の撮像装置として積層型の撮像装置が提案されている。積層型の撮像装置では、半導体基板の最表面に光電変換膜が積層され、光電変換膜内において光電変換によって発生した電荷を電荷蓄積領域に蓄積する。撮像装置は、半導体基板内でCCD(Charge Coupled Device)回路またはCMOS(Complementary MOS)回路を用いてその蓄積された電荷を読み出す。例えば特許文献1は、そのような撮像装置を開示している。
特開2009−164604号公報
撮像装置は、様々な環境下で使用される。例えば、監視用あるいは車載用の撮像装置は、明るさが大きく異なる撮影環境においても、高画質で撮影を行うことが求められる。このため、従来の積層型撮像装置では、感度を変えることのできる撮像装置が求められていた。本願の限定的ではないある例示的な一実施形態は、感度が可変である積層型の撮像装置を提供する。
本願の限定的ではないある例示的な一実施形態に係る撮像装置は、電荷検出回路と、基板上に設けられた画素電極および補助電極と、前記電荷検出回路および前記画素電極と電気的に接続された電荷蓄積ノードと、前記画素電極および補助電極上に位置する光電変換層と、前記光電変換層上に位置する上部電極とを含む単位画素セルと、前記補助電極に対し、少なくとも2つの電圧を印加可能な電圧印加回路とを備える。
本開示の一態様によれば感度の調節が可能な撮像装置を提供できる。
図1は、第1の実施形態に係る撮像装置101の回路構成の一例を示す模式図である。 図2は、第1の実施形態に係る撮像装置内の単位画素セルの断面の典型例を示す模式図である。 図3は、画素電極および補助電極の形状の一例を示す模式的な平面図である。 図4Aは、補助電極に感度調整電圧を印加した場合において光電変換層に形成される、電荷を捕捉するための領域の一例を示す模式的な断面図である。 図4Bは、補助電極に感度調整電圧を印加した場合において光電変換層に形成される、電荷を捕捉するための領域の一例を示す模式的な平面図である。 図4Cは、補助電極に感度調整電圧を印加した場合において光電変換層に形成される、電荷を捕捉するための領域の他の一例を示す模式的な断面図である。 図4Dは、補助電極に感度調整電圧を印加した場合において光電変換層に形成される、電荷を捕捉するための領域の他の一例を示す模式的な平面図である。 図5は、感度調整電圧と感度との間の例示的な関係を示す模式図である。 図6Aは、補助電極に感度調整電圧V1を印加したときに光電変換層に形成される、電荷を捕捉するための領域の一例と、補助電極に感度調整電圧V2を印加したときに光電変換層に形成される、電荷を捕捉するための領域の一例とをあわせて示す模式的な平面図である。 図6Bは、補助電極に感度調整電圧V1を印加したときに光電変換層に形成される、電荷を捕捉するための領域の他の一例と、補助電極に感度調整電圧V2を印加したときに光電変換層に形成される、電荷を捕捉するための領域の他の一例とをあわせて示す模式的な平面図である。 図6Cは、補助電極にV1<0を満たす感度調整電圧V1を印加した場合において光電変換層に形成される、電荷を捕捉するための領域の一例を示す模式的な平面図である。 図6Dは、電子を信号電荷として用いた場合において、補助電極に感度調整電圧V1を印加したときに光電変換層に形成される、電荷を捕捉するための領域の一例と、補助電極に感度調整電圧V2を印加したときに光電変換層に形成される、電荷を捕捉するための領域の一例とをあわせて示す模式的な平面図である。 図7は、第1の実施形態に係る撮像装置の感度調整電圧およびリセットゲート電圧の変化のタイミングの一例を示すタイミングチャートである。 図8は、第1の実施形態に係る撮像装置の感度調整電圧およびリセットゲート電圧の変化のタイミングの他の一例を示すタイミングチャートである。 図9は、第1の実施形態に係る撮像装置の感度調整電圧およびリセットゲート電圧の変化のタイミングのさらに他の一例を示すタイミングチャートである。 図10は、フラッシュを有する撮像装置における動作の一例を説明するための図である。 図11は、第1の実施形態に係る撮像装置の感度調整電圧、上部電極の電圧およびリセットゲート電圧の変化のタイミングの一例を示すタイミングチャートである。 図12Aは、第2の実施形態に係る撮像装置における画素電極および補助電極の平面構造の一例を示す模式図である。 図12Bは、第2の実施形態に係る撮像装置の感度調整電圧およびリセットゲート電圧の変化のタイミングの一例を示すタイミングチャートである。 図12Cは、第2の実施形態に係る撮像装置の感度調整電圧およびリセットゲート電圧の変化のタイミングの他の一例を示すタイミングチャートである。 図13Aは第2の実施形態に係る撮像装置における画素電極および補助電極の平面構造の他の一例を示す模式図である。 図13Bは、第2の実施形態に係る撮像装置の感度調整電圧およびリセットゲート電圧の変化のタイミングのさらに他の一例を示すタイミングチャートである。 図14は、第3の実施形態に係る撮像装置の回路構成の一例を示す模式図である。 図14Bは、第3の実施形態に係る撮像装置の他の構成の例を示す模式図である。 図15は、第3の実施形態に係る撮像装置のさらに他の構成の例を示す模式図である。 図16は、入力インターフェース74を有する撮像装置における、画素電極および補助電極の配置の一例を示す平面図である。 図17は、第4の実施形態に係る撮像装置の回路構成の一例を示す模式図である。 図18は、第4の実施形態に係る撮像装置における画素電極および補助電極の配置の一例を示す平面図である。 図19は、第4の実施形態に係る撮像装置における画素電極および補助電極の配置の他の一例を示す平面図である。 図20は、画素電極50および補助電極61Eを含む単位画素セル14Eと、電圧印加回路60との間の電気的接続の一例を示す模式図である。 図21は、画素電極50および補助電極61Eを含む単位画素セル14Eの断面の一例を示す模式図である。 図22は、第5の実施形態に係る撮像装置の回路構成の一例を示す模式図である。 図23は、第6の実施形態に係る撮像装置における画素電極および補助電極の配置の一例を示す平面図である。 図24Aは、単位画素セル14Gの光電変換層51に形成される、電荷を捕捉するための領域51Aの一例を示す模式的な断面図である。 図24Bは、サブ補助電極61aに第2の感度調整電圧が印加され、サブ補助電極61dに第1の感度調整電圧が印加された状態における、電荷を捕捉するための領域51Aの一例を示す模式的な断面図である。 図25Aは、第7の実施形態に係る画像取得装置の構成の一例を示すブロック図である。 図25Bは、第7の実施形態に係る画像取得装置における照明システムの構成の一例を示す模式図である。 図26Aは、補助電極に感度調整電圧Vkを印加した場合において、画像取得装置により、画像を取得する例示的な手順を説明するための図である。 図26Bは、補助電極に感度調整電圧Vkを印加した場合において、画像取得装置により、画像を取得する例示的な手順を説明するための図である。 図27は、補助電極に感度調整電圧Vkを印加した場合における、撮影した複数の画像の画素配置の一例を示す模式図である。 図28Aは、補助電極に感度調整電圧Vhを印加した場合における、被写体を透過して、電荷を捕捉するための領域に入射する光線と、照明方向との関係の一例を示す模式図である。 図28Bは、補助電極に感度調整電圧Vhを印加した場合における、被写体を透過して、電荷を捕捉するための領域に入射する光線と、照明方向との関係の他の一例を示す模式図である。 図28Cは、補助電極に感度調整電圧Vhを印加した場合における、被写体を透過して、電荷を捕捉するための領域に入射する光線と、照明方向との関係のさらに他の一例を示す模式図である。 図29は、補助電極に感度調整電圧Vhを印加した場合における、撮影した複数の画像の画素配置の一例を示す模式図である。 図30は、第7の実施形態に係る画像取得装置における照明システムの構成の他の一例を示す図である。
本開示の一態様の概要は以下のとおりである。
[項目1]
電荷検出回路と、基板上に設けられた画素電極および補助電極と、電荷検出回路および画素電極と電気的に接続された電荷蓄積ノードと、画素電極および補助電極上に位置する光電変換層と、光電変換層上に位置する上部電極とを含む単位画素セルと、補助電極に対し、少なくとも2つの電圧を印加可能な電圧印加回路とを備えた撮像装置。
この構成によれば、異なる2以上の電圧を選択的にまたは同時に補助電極に印加するこ
とができる。
[項目2]
単位画素セルを複数備え、複数の単位画素セルは、1次元または2次元に配列されている、項目1に記載の撮像装置。
[項目3]
電圧印加回路は、補助電極に対し、第1の電圧と第1の電圧よりも大きい第2の電圧とを選択的に印加する、項目1または2に記載の撮像装置。
この構成によれば、補助電極に印加する電圧を第1の電圧と第2の電圧との間で切り替えることにより、補助電極が捕捉する信号電荷の量を制御することができる。そのため、補助電極に印加する電圧の切り替えにより、撮像装置の感度を調節したり混色を防止したりすることが可能となる。
[項目4]
電荷検出回路は、所定のタイミングで画素電極をリセット電圧に設定するためのリセットトランジスタを含み、リセット電圧は、第1の電圧よりも大きく、第2の電圧よりも小さい、項目3に記載の撮像装置。
この構成によれば、感度調整電圧による、画素電極へ移動し得る正孔が分布する領域のサイズの振り幅を広く設定できるという効果がある。
[項目5]
電荷検出回路は、所定のタイミングで画素電極をリセット電圧に設定するためのリセットトランジスタを含み、リセット電圧は、第2の電圧よりも大きい、項目3に記載の撮像装置。
この構成によれば、信号電荷が負電荷のとき、感度を優先した撮像と、感度を維持しつつ、色再現性の良好な撮像とを両立するという効果がある。
[項目6]
電荷検出回路は、所定のタイミングで画素電極をリセット電圧に設定するためのリセットトランジスタを含み、リセット電圧は、第1の電圧よりも小さい、項目3に記載の撮像装置。
この構成によれば、信号電荷が正電荷のとき、感度を優先した撮像と、感度を維持しつつ、色再現性の良好な撮像とを両立する、という効果がある。
[項目7]
第1の電圧および第2の電圧の少なくとも一方は負電圧である、項目3に記載の撮像装置。
この構成によれば、画素内のトランジスタを駆動する電圧に負電圧を用いる場合、この負電圧を発生させる発生回路を、補助電極に電圧を印加する電圧印加回路として用いることができ、周辺回路の規模を小さくしたり、周辺回路の構成を簡略にしたりすることができるという効果がある。
[項目8]
光電変換層へ入射する単位面積あたり光の量を検出する光量検出回路をさらに備え、電
圧印加回路は、光量検出回路の検出結果に基づき電圧を印加する項目1から7のいずれかに記載の撮像装置。
この構成によれば、光量検出回路の検出結果に基づいて補助電極に電圧が印加されるので、より適切な感度で撮影を行うことが可能となる。
[項目9]
補助電極に撮像時に印加した電圧の値を保持するメモリをさらに備える、項目1から8のいずれかに記載の撮像装置。
この構成によれば、撮影に用いた感度調整電圧の値を、画像データに付随する情報として残すことができる。
[項目10]
補助電極は、単位画素セルごとに分離されている、項目2に記載の撮像装置。
この構成によれば、画素アレイにおける任意のパターンに応じた感度調整が可能となる。
[項目11]
複数の単位画素セルは、第1の色のカラーフィルタを有する第1単位画素セルと、第2の色のカラーフィルタを有する第2単位画素セルとを含み、電圧印加回路は、第1単位画素セルの補助電極と第2単位画素セルの補助電極との間で異なる電圧を印加する、項目10に記載の撮像装置。
この構成によれば、シーンに応じたホワイトバランス調整が可能となる。
[項目12]
電圧印加回路は、1つのフレーム内において、補助電極に印加する電圧を切り替える、項目1から11のいずれかに記載の撮像装置。
この構成によれば、画素アレイに含まれるすべての単位画素セルにおける露光期間を揃えることが可能となる。
[項目13]
電圧印加回路は、1つのフレーム内において、補助電極に印加する電圧を周期的に変化させる、項目12に記載の撮像装置。
この構成によれば、撮像装置に入射する光の周期的なチラツキの影響を除去することが可能となる。
[項目14]
照明装置をさらに備え、電圧印加回路は、補助電極に印加する電圧を照明装置の動作に応じて切り替える、項目1から13に記載の撮像装置。
この構成によれば、照明の光跡の影響を除去することができる。
[項目15]
補助電極に印加される電圧の切り替えに合わせて変化する電圧を上部電極に供給する制御線をさらに備える、項目12から14のいずれかに記載の撮像装置。
この構成によれば、補助電極に印加される電圧の切り替えに合わせて上部電極に印加される電圧を変化させることにより、撮像装置における感度をより0に近づけることが可能である。したがって、補助電極に印加される電圧および上部電極に印加される電圧の変化をシャッタとして利用することが可能である。
[項目16]
電圧印加回路は、指定されたF値に応じて異なる電圧を補助電極に印加する、項目1から15のいずれかに記載の撮像装置。
この構成によれば、絞り機構を用いないF値制御が可能となる。
[項目17]
画素電極は、それぞれが補助電極に囲まれることにより空間的に分離された複数のサブ画素電極を含む、項目1から16のいずれかに記載の撮像装置。
この構成によれば、広入射角特性を維持したまま、撮像装置における感度を0に近づけることが可能となる。
[項目18]
複数の単位画素セルは、画素電極と補助電極との間に第1のギャップが形成された第1単位画素セルと、画素電極と補助電極との間に第1のギャップよりも大きい第2のギャップが形成された第2単位画素セルとを含む、項目2に記載の撮像装置。
この構成によれば、異なる機能を有する画素を画素アレイ中に配置することが可能である。
[項目19]
補助電極は、複数のサブ補助電極を含み、複数のサブ補助電極の各々は、電圧印加回路との電気的接続を有する、項目1から18のいずれかに記載の撮像装置。
この構成によれば、画素電極へ移動し得る正孔が分布する領域を中心から偏らせた形状に変形することが可能になる。したがって、単位画素セルを位相差検出に利用でき、かつ、画素電極へ移動し得る正孔が分布する領域の形状を感度調整電圧を用いて柔軟に変更することが可能である。
[項目20]
画像処理回路を備え、電圧印加回路は、少なくとも2つのフレームにおいて、異なる電圧を印加し、画像処理回路は、少なくとも2つのフレームの画像信号を合成し、合成した画像信号を出力する項目1から19のいずれかに記載の撮像装置。
この構成によれば、コントラスト比の大きなシーンの画像を取得することができる。
[項目21]
複数の単位画素セルの各補助電極は互いに電気的に接続されている項目2および18に記載の撮像装置。
この構成によれば、補助電極に一括して感度調整電圧を印加することができるため、補助電極を駆動する配線を削減可能である。
[項目22]
電圧印加回路は、2フレーム単位で電圧を変更する項目21に記載の撮像装置。
この構成によれば、ローリングシャッタで撮影を行う場合にも、適切な画像信号を得ることができる。
[項目23]
複数の単位画素セルは行および列の2次元に配列されており、少なくとも各行の単位画素セルの補助電極は、各行内において互いに電気的に接続されている項目2および18に記載の撮像装置。
この構成によれば、ローリングシャッタで撮影を行う場合にも、フレームごとに、適切な画像信号を得ることができる。
[項目24]
複数の単位画素セルの補助電極は、n行(nは2以上の整数)ごとに群を形成し、各群内において、補助電極は互いに電気的に接続され、かつ、各群は、互いに電気的に分離している項目23に記載の撮像装置。
この構成によれば、2行以上の補助電極が群を形成しているため、補助電極に印加する電圧信号の数は行数の1/nになる。よって電発印加回路の回路規模を小さくしたり、補助電極を駆動する配線数を少なくしたりすることができる。
[項目25]
被写体を基準にして複数の異なる照射方向から、順次、照明光を出射し、照明光で被写体を照射する照明システムと、被写体を透過した照明光が入射する位置に配置され、異なる照射方向に応じて異なる複数の画像を取得する項目1から22のいずれかに記載の撮像装置と、複数の画像を合成して、複数の画像の各々よりも分解能の高い被写体の高分解能画像を形成する画像処理部とを備える画像取得装置。
この構成によれば、1つの撮像装置によって得られる複数の低分解能画像を合成することにより、高分解能の画像を取得することができる。また、補助電極に印加する感度調整電圧を変更することによって分解能を変化させることができる。
以下、図面を参照しながら、本開示による実施形態を説明する。以下の実施形態では、光電変換によって生じた正孔−電子対のうち、正孔を信号電荷として検出する例を説明する。信号電荷は電子であってもよい。なお、本開示は、以下の実施形態に限定されない。また、本開示の効果を奏する範囲を逸脱しない範囲で、適宜変更は可能である。さらに、一の実施形態と他の実施形態とを組み合わせることも可能である。以下の説明において、同一または類似する構成要素については同一の参照符号を付している。また、重複する説明は省略する場合がある。
(第1の実施形態)
図1から図11を参照しながら、本実施形態に係る撮像装置を説明する。
(撮像装置101の構造)
図1は、第1の実施形態に係る撮像装置101の回路構成の一例を模式的に示している。撮像装置101は、複数の単位画素セル14と周辺回路とを備えている。
複数の単位画素セル14は、半導体基板に2次元、すなわち行方向および列方向に配列
されて、感光領域(画素領域)を形成している。撮像装置101は、ラインセンサであってもよく、複数の単位画素セル14は、1次元に配列されていてもよい。本願明細書では、行方向および列方向とは、行および列がそれぞれ延びる方向をいう。つまり、垂直方向が列方向であり、水平方向が行方向である。
各単位画素セル14は、光電変換部10と、増幅トランジスタ11と、リセットトランジスタ12と、アドレストランジスタ(行選択トランジスタ)13とを含む。以下において詳細に説明するように、本実施形態では、光電変換部10は画素電極50および補助電極61を含み、補助電極61に印加する電圧を調整することによって、光電変換により生成した信号電荷の、画素電極50に捕捉される量を調整する。つまり、撮像装置101の感度を調節する。
撮像装置101は、電圧印加回路60を有する。電圧印加回路60は、撮像装置101の動作時に、少なくとも、互いに異なる2つの電圧を同時にまたは選択的に補助電極61に印加可能に構成されている。電圧印加回路60は、補助電極61に供給する電圧を変更可能な構成を有していればよく、電圧印加回路60の回路構成は、特定の回路構成に限定されない。例えば、電圧印加回路60は、不図示の電圧源から供給された電圧を所定の電圧に変換するような構成を有し得る。あるいは、電圧印加回路60自体が、所定の電圧を発生するように構成されていてもよい。以下、電圧印加回路60から補助電極61に供給される電圧を感度調整電圧と呼ぶ。電圧印加回路60は、撮像装置101を操作する操作者の指令、撮像装置101が備える他の制御回路等の指令に応じた感度調整電圧を、感度調整線28を介して補助電極61に供給する。電圧印加回路60は、典型的には、周辺回路の一部として、感光領域外に設けられる。
画素電極50は、増幅トランジスタ11のゲート電極に接続されている。画素電極50によって集められた信号電荷は、画素電極50と増幅トランジスタ11のゲート電極との間に位置する電荷蓄積ノード24に蓄積される。本実施形態では信号電荷は、正孔であるが、信号電荷は電子であってもよい。
電荷蓄積ノード24に蓄積された信号電荷は、信号電荷の量に応じた電圧として増幅トランジスタ11のゲート電極に印加される。増幅トランジスタ11は、この電圧を増幅する。信号電圧は、アドレストランジスタ13によって、選択的に読み出される。リセットトランジスタ12は、そのソースまたはドレイン電極が、画素電極50に接続されており、電荷蓄積ノード24に蓄積された信号電荷をリセットする。換言すると、リセットトランジスタ12は、増幅トランジスタ11のゲート電極および画素電極50の電位をリセットする。
複数の単位画素セル14において上述した動作を選択的に行うため、撮像装置101は、電源配線21と、垂直信号線17と、アドレス信号線26とリセット信号線27を含み、これらの線が単位画素セル14にそれぞれ接続されている。電源配線21は、増幅トランジスタ11のソースまたはドレイン電極に接続され、垂直信号線17は、アドレストランジスタ13のソースまたはドレイン電極に接続される。アドレス信号線26はアドレストランジスタ13のゲート電極に接続される。またリセット信号線27は、リセットトランジスタ12のゲート電極に接続される。
また、撮像装置101は、光電変換部10に所定の電圧を印加するための光電変換部制御線16を含む。光電変換部制御線16を介して光電変換部10に供給される電圧は、すべての光電変換部10に共通であってもよい。光電変換部制御線16を介して光電変換部10に供給される電圧は、一定の大きさの電圧であってもよいし、後述するように、時間的に変化する電圧であってもよい。
図1に例示する構成において、周辺回路は、垂直走査回路15と、水平信号読出し回路20と、複数のカラム信号処理回路19と、複数の負荷回路18と、複数の反転増幅器22とを含む。垂直走査回路15は行走査回路とも称される。水平信号読出し回路20は列走査回路とも称される。カラム信号処理回路19は行信号蓄積回路とも称される。反転増幅器22はフィードバックアンプとも称される。
垂直走査回路15は、アドレス信号線26およびリセット信号線27に接続されており、各行に配置された複数の単位画素セル14を行単位で選択し、信号電圧の読出しおよび画素電極50の電位のリセットを行う。電源配線(ソースフォロア電源)21は、各単位画素セル14に所定の電源電圧を供給する。水平信号読出し回路20は、複数のカラム信号処理回路19に電気的に接続されている。カラム信号処理回路19は、各列に対応した垂直信号線17を介して、各列に配置された単位画素セル14に電気的に接続されている。負荷回路18は、各垂直信号線17に電気的に接続されている。負荷回路18と増幅トランジスタ11とは、ソースフォロア回路を形成する。
複数の反転増幅器22は、各列に対応して設けられている。反転増幅器22の負側の入力端子は、対応した垂直信号線17に接続されている。また、反転増幅器22の出力端子は、各列に対応したフィードバック線23を介して単位画素セル14に接続されている。
垂直走査回路15は、アドレス信号線26によって、アドレストランジスタ13のオンおよびオフを制御する行選択信号をアドレストランジスタ13のゲート電極に印加する。これにより、読出し対象の行が走査され、選択される。選択された行の単位画素セル14から垂直信号線17に信号電圧が読み出される。また、垂直走査回路15は、リセット信号線27を介して、リセットトランジスタ12のオンおよびオフを制御するリセット信号をリセットトランジスタ12のゲート電極に印加する。これにより、リセット動作の対象となる単位画素セル14の行が選択される。垂直信号線17は、垂直走査回路15によって選択された単位画素セル14から読み出された信号電圧をカラム信号処理回路19へ伝達する。
カラム信号処理回路19は、相関二重サンプリングに代表される雑音抑圧信号処理およびアナログ−デジタル変換(AD変換)などを行う。
水平信号読出し回路20は、複数のカラム信号処理回路19から水平共通信号線29に信号を順次読み出す。
反転増幅器22は、フィードバック線23を介してリセットトランジスタ12のドレイン電極に接続されている。したがって、反転増幅器22は、アドレストランジスタ13とリセットトランジスタ12とが導通状態にあるときに、アドレストランジスタ13の出力を負端子に受ける。増幅トランジスタ11のゲート電位が所定のフィードバック電圧となるように、反転増幅器22はフィードバック動作を行う。このとき、反転増幅器22の出力電圧値は、0Vまたは0V近傍の正電圧である。フィードバック電圧とは、反転増幅器22の出力電圧を意味する。
(単位画素セル14のデバイス構造)
図2は、本実施形態に係る撮像装置101中の単位画素セル14のデバイス構造の断面を模式的に示している。
単位画素セル14は、半導体基板31と、電荷検出回路25と、光電変換部10とを含む。半導体基板31は、例えば、p型シリコン基板である。電荷検出回路25は、画素電
極50によって捕捉された信号電荷を検出し、信号電圧を出力する。電荷検出回路25は、増幅トランジスタ11と、リセットトランジスタ12と、アドレストランジスタ13とを含み、半導体基板31に形成されている。
増幅トランジスタ11は、半導体基板31に形成され、それぞれドレインおよびソースとして機能するn型不純物領域41Cおよび41Dと、半導体基板31上に位置するゲート絶縁層38Bとゲート絶縁層38B上に位置するゲート電極39Bとを含む。
リセットトランジスタ12は、半導体基板31に形成され、それぞれドレインおよびソースとして機能するn型不純物領域41Bおよび41Aと、半導体基板31上に位置するゲート絶縁層38Aとゲート絶縁層38A上に位置するゲート電極39Aとを含む。
アドレストランジスタ13は、半導体基板31に形成され、それぞれドレインおよびソースとして機能するn型不純物領域41Dおよび41Eと、半導体基板31上に位置するゲート絶縁層38Cとゲート絶縁層38C上に位置するゲート電極39Cとを含む。n型不純物領域41Dは、増幅トランジスタ11とアドレストランジスタ13とに共用されており、これにより、増幅トランジスタ11とアドレストランジスタ13とが直列に接続される。
半導体基板31において、隣接する単位画素セル14との間および増幅トランジスタ11とリセットトランジスタ12との間には素子分離領域42が設けられている。素子分離領域42によって、隣接する単位画素セル14間の電気的な分離が行われる。また、電荷蓄積ノードで蓄積される信号電荷のリークが抑制される。
半導体基板31の表面には層間絶縁層43A、43Bおよび43Cが積層されている。層間絶縁層43A中には、リセットトランジスタ12のn型不純物領域41Bと接続されたコンタクトプラグ45A、増幅トランジスタ11のゲート電極39Bと接続されたコンタクトプラグ45B、およびコンタクトプラグ45Aとコンタクトプラグ45Bとを接続する配線46Aが設けられている。これにより、リセットトランジスタ12のn型不純物領域41B(ドレイン)が増幅トランジスタ11のゲート電極39Bと電気的に接続されている。
光電変換部10は、層間絶縁層43C上に設けられている。光電変換部10は、上部電極52と、光電変換層51と、画素電極50と、補助電極61とを含む。光電変換層51は、上部電極52と、画素電極50および補助電極61とによって挟まれている。画素電極50および補助電極61は、層間絶縁層43C上に設けられている。上部電極52は、例えば、ITO等の導電性透明材料によって形成される。画素電極50および補助電極61は、アルミニウム、銅等の金属や不純物がドープされ導電性が付与されたポリシリコン等によって形成される。
図2には示していないが、単位画素セル14は、光電変換部10の上部電極52上にマイクロレンズを有していてもよい。また、カラーフィルタを有していてもよい。
図3は、層間絶縁層43Cの表面における画素電極50および補助電極61の形状の一例を示している。図3では、3行3列のマトリクス状に配置された9つの単位画素セルを示している。画素電極50は、例えば四角形状を有する。本実施形態では、図3に示すように、画素電極50は、矩形形状を有し、補助電極61は、画素電極50を囲むリング状の矩形形状を有する。画素電極50と補助電極61とは間隙を介して距離L1だけ離れている。この例では、図示する9つの単位画素セル14の間で補助電極61は一体的に形成されており、互いに電気的に接続されている。
本実施形態では、画素電極50は、矩形であるが、画素電極50は、円形または五角形以上の多角形形状を有していてもよい。また、本実施形態では、補助電極61は画素電極50を囲んでいるが、画素電極50を囲んでいなくてもよい。
図2に例示するように、画素電極50は、層間絶縁層43C中に設けられたプラグ47C、層間絶縁層43B上に設けられた配線46C、層間絶縁層43B中に設けられたプラグ47B、層間絶縁層43A上に設けられた配線46Bおよび層間絶縁層43A中に設けられたプラグ47Aを介して、配線46Aに接続されている。また、補助電極61は、層間絶縁層43C中に設けられたプラグ48を介して層間絶縁層43B上に設けられた配線49と接続されている。これらのプラグ、コンタクトプラグおよび配線は、アルミニウム、銅等の金属や不純物がドープされ導電性が付与されたポリシリコン等によって形成される。
本実施形態において、撮像装置101は、光電変換層51における光電変換によって生成した正孔−電子対のうち、正孔を信号電荷として検出する。検出される信号電荷は、前述の電荷蓄積ノード24(図1参照)に蓄積される。電荷蓄積ノード24は、画素電極50、ゲート電極39B、n型不純物領域41Bおよびこれらを接続するプラグ47A、47B、47C、コンタクトプラグ45A、45Bおよび配線46C、46B、46A(図2参照)を含む。
光電変換層51は、層間絶縁層43C上において、補助電極61および画素電極50を覆い、複数の単位画素セル14全体にわたって連続的に形成されている。光電変換層51は、例えば有機材料またはアモルファスシリコンから形成される。
図2には示していないが、周辺回路(ここでは、垂直走査回路15、水平信号読出し回路20、カラム信号処理回路19、負荷回路18および反転増幅器22)も、半導体基板31に形成される。
撮像装置101は、一般的な半導体製造プロセスを用いて製造することができる。特に半導体基板31としてシリコン基板を用いる場合には、種々のシリコン半導体プロセスを利用することによって撮像装置101を製造することができる。
(撮像装置101の動作)
次に図1、図2および図4Aから図4Dを参照しながら、撮像装置101の例示的な動作を説明する。以下に説明するように、信号電荷として正孔を利用する場合には、上部電極52よりも画素電極50および補助電極61の電位を低く設定することにより、光電変換で発生した正孔を画素電極50側へ集めることができる。
まず、上部電極52に10V程度の電圧を印加する。さらに、リセットトランジスタ12をONにし、その後OFFにすることによって、画素電極50の電位をリセットする。リセットにより、画素電極50を含む電荷蓄積ノード24の電位が、初期値としてリセット電圧(例えば0V)に設定される。また、電圧印加回路60から、例えばリセット電圧(ここでは0V)よりも低い第1の感度調整電圧を補助電極61に印加する。ここでは、第1の感度調整電圧として−2Vの電圧を補助電極61に印加する。
このように、上部電極52よりも画素電極50および補助電極61の電位が低く設定されているので、光電変換層51内において光電変換で発生した正孔は、補助電極61および画素電極50へ移動する。ここでは、画素電極50の電圧よりも補助電極61の電圧の方が低いので(画素電極50と上部電極52との間の電位差よりも、補助電極61と上部
電極52との電位差の方が大きいので)、生成した正孔は、画素電極50よりも補助電極61へ移動しやすい。その結果、光電変換層51のうち、画素電極50との重なりを有する部分を含む領域51A(図4A参照)において発生する正孔は、主に画素電極50へ移動し、信号電荷として検出される。他方、光電変換層51のうち、補助電極61との重なりを有する部分を含む領域51B(図4A参照)において発生する正孔は、主に補助電極61へ移動する。これは、光電変換層51に照射された光のうち、領域51Aに照射された光が検出されることを意味する。つまり、単位画素セル14は、撮像面に入射した光のうち、領域51Aに入射した光を実質的に検出する。領域51Aは、光電変換層51のうち、光電変換によって生成された信号電荷(ここでは正孔)が主として画素電極に収集されるような領域であり、領域51Bは、光電変換層51のうち、光電変換によって生成された信号電荷(ここでは正孔)が主として補助電極に収集されるような領域である。
図4Bは、領域51Aを画素電極50および補助電極61側から見た平面図である。この例では、領域51Aは、光電変換層51と平行な平面において、画素電極50よりも少し大きい第1の面積を有する。図4Bに示すように、撮像面の法線方向から見たときの領域51Aの形状および面積は、画素電極50の形状および面積と必ずしも一致しない。また、後に詳しく説明するように、領域51Aの形状および/または面積は、画素電極50、補助電極61および上部電極52に印加される電圧によって変化し得る。撮像面の法線方向から見たときの領域51Bの形状および面積も、補助電極61の形状および面積と必ずしも一致しない。図4Aおよび図4Bは、あくまでも模式的に領域51Aを示しており、領域51Aと領域51Bとの間に明確な境界が存在するわけではない。
補助電極61に第1の感度調整電圧を印加した状態でフレームごとに信号電荷を蓄積し、蓄積した電荷および画素電極50の電位のリセットを行う。これにより、光電変換層51に入射する光を、第1の面積を有する領域51Aで検出することが可能である。
図4Cおよび図4Dは、電圧印加回路60が第1の感度調整電圧よりも高い第2の感度調整電圧を補助電極61に印加している例を示している。例えば、第2の感度調整電圧は5Vである。
この例においても第1の感度調整電圧を印加したときと同様に、光電変換層51内において光電変換で発生した正孔は、補助電極61および画素電極50へ移動する。この例では、第2の感度調整電圧(ここでは5V)は、リセット電圧(ここでは0V)よりも高い。そのため、光電変換層51で生成した正孔は、補助電極61よりも画素電極50に向かって移動しやすい。
さらに、この例では、図4Aおよび図4Bを参照して説明した例における第1の感度調整電圧よりも高い第2の感度調整電圧が補助電極61に印加されている。そのため、補助電極61へ流れ込む正孔の量は、第1の感度調整電圧が補助電極61に印加されている場合に比べて少ない。つまり、生成した正孔は、より画素電極50へ移動しやすい。その結果、図4Cに模式的に示すように、画素電極50へ移動し得る正孔が分布する領域51Cは、第1の感度調整電圧が補助電極61に印加されているときの領域51A(図4A参照)に比べて大きくなる。また、補助電極61へ移動し得る正孔が分布する領域51Dは、第1の感度調整電圧が補助電極61に印加されているときの領域51B(図4A参照)に比べて小さくなる。
図4Dは、領域51Cを画素電極50および補助電極61側から見た平面図である。領域51Cは、例えば、光電変換層51と平行な平面において、第1の面積よりも大きい第2の面積を有する。
補助電極61に第2の感度調整電圧を印加した状態でフレームごとに信号電荷を蓄積し、蓄積した電荷および画素電極50の電位のリセットを行う。これにより、光電変換層51に入射する光を、第2の面積を有する領域51Cで検出することが可能である。
このように、補助電極61に第1の感度調整電圧を印加する場合には、画素電極50によって信号電荷が捕捉される領域51Aは相対的に小さく、第2の感度調整電圧を印加する場合には、画素電極50によって信号電荷が捕捉される領域51Cは相対的に大きい。つまり、補助電極61に第1の感度調整電圧を印加する場合には、撮像装置101の感度が相対的に低く、第2の感度調整電圧を印加する場合には感度が相対的に高い。このように補助電極61に印加する感度調整電圧を変化させることによって、撮像装置101の感度を変えることができる。画素電極50と補助電極61との間の距離L1(図4Aおよび図4C参照)が大きいほど、感度調整電圧を変更することによって調整可能な、画素電極50によって信号電荷が捕捉される領域(ここでは領域51A、51C)のサイズの変化の範囲が大きくなる。
図5は、信号電荷が正孔である場合における、補助電極に印加する感度調整電圧と撮像装置101の感度との間の関係を模式的に示している。図5に示すように、補助電極に印加する感度調整電圧を変化させると、感度も変化し、例えば感度調整電圧を大きくすると感度は増大する。このように本実施形態によれば、感度が可変である撮像装置が実現する。
上記実施形態では、信号電荷は正孔であるが、信号電荷は電子であってもよい。この場合、画素電極50および補助電極61には、上部電極52よりも高い電圧を印加し、光電変換により生成した電子を、画素電極50および補助電極61へ移動させる。信号電荷が電子である場合には、補助電極に印加する感度調整電圧が相対的に低い方が画素電極に電子が流れやすく、撮像装置の感度が高くなる。一方、補助電極に印加する感度調整電圧が相対的に高い方が補助電極に電子が流れやすく、撮像装置の感度が低くなる。
このように、電圧印加回路60から補助電極61に印加する感度調整電圧を切り替えることによって、印加する感度調整電圧に応じて撮像装置101の感度を変えることが可能である。信号電荷として正孔を利用する場合、上部電極52−補助電極61間の電位差が上部電極52−画素電極50間の電位差よりも大きいと、撮像装置の感度は、相対的に低くなる。一方、上部電極52−補助電極61間の電位差が上部電極52−画素電極50間の電位差よりも小さいと、撮像装置の感度は、相対的に高くなる。なお、信号電荷として電子を利用する場合にも、この関係は成立する。例えば、上部電極52−補助電極61間の電位差が上部電極52−画素電極50の電位差よりも大きいと、撮像装置の感度は、相対的に低くなる。
また、上述の図4A〜図4Dを参照して説明した例では、補助電極61に印加する感度調整電圧を、画素電極50のリセット電圧よりも高い値と低い値との間で変化させているが、補助電極61に印加する感度調整電圧を、画素電極50のリセット電圧よりも高い範囲あるいは低い範囲で変化させても、撮像装置101の感度を変えることができる。例えば、信号電荷として正孔を利用し、かつ、画素電極50のリセット電圧よりも低い範囲において感度調整電圧を変化させると、画素電極50と補助電極61との間の電位差が相対的に大きいほど、撮像装置の感度の低下の度合いは増大する。
次に、図6Aから図6Dを参照しながら、補助電極61に印加する感度調整電圧の値と、それにより実現する撮像装置101の特徴をさらに説明する。
まず、画素電極50のリセット電圧をVrとし、信号電荷が正孔である場合を説明する
。図6Aは、補助電極61にV1<Vr<V2を満たす感度調整電圧V1およびV2を印加する場合における、画素電極50によって信号電荷が捕捉される領域を画素電極50および補助電極61側から見た平面図である。図6Aにおいて、領域51A1、51Ar、51A2は、それぞれ、補助電極61に、V1、Vr、V2の感度調整電圧を印加した場合における、画素電極50によって信号電荷(ここでは正孔)が捕捉される領域を模式的に示している。補助電極61にリセット電圧Vrを印加した場合、初期化された画素電極50と補助電極61とは同電位となる。このため、補助電極61にリセット電圧Vrが印加されたときにおける領域51Arの境界は、画素電極50と補助電極61のほぼ中間に位置する。
信号電荷が正孔である場合、補助電極61に印加する電圧が小さい方が、補助電極61に信号電荷である正孔が捕捉されやすくなり、画素電極50によって信号電荷が捕捉される領域は小さくなる。このため、感度調整電圧をVrに設定する場合を基準として、Vrよりも小さい感度調整電圧V1を印加すれば、Vrを印加したときにおける領域51Arよりも領域51A1を小さくすることができる。また、Vrよりも大きい感度調整電圧V2を印加すれば、Vrを印加したときにおける領域51Arよりも領域51A2を大きくすることができる。このように、リセット電圧Vrよりも小さい感度調整電圧V1および大きい感度調整電圧V2を選択的に印加することによって、画素電極50によって正孔が捕捉される領域の大きさを幅広く変化させることができ、感度の調整範囲が広い撮像装置101を実現することができる。
図6Bは、補助電極61にVr<V1<V2を満たす感度調整電圧V1およびV2を印加する場合における、画素電極50によって信号電荷が捕捉される領域を画素電極50および補助電極61側から見た平面図である。感度調整電圧をVrに設定する場合を基準として、Vrよりも大きい感度調整電圧V1を印加すれば、Vrを印加したときにおける領域51Arよりも領域51A1を大きくすることができる。また、V1よりも大きい感度調整電圧V2を印加すれば、V1を印加したときにおける領域51A1よりも領域51A2をさらに大きくすることができる。したがって、Vr<V1<V2の関係を満たす感度調整電圧V1を補助電極61に印加することによって、単位画素セル間の混色を抑制しながら、良好な感度もある程度確保することが可能である。また、感度調整電圧V2を補助電極61に印加することによって、高い感度を実現することができる。
図6Cは、補助電極61にV1<0を満たす感度調整電圧V1を印加する場合における、画素電極50によって信号電荷が捕捉される領域を画素電極50および補助電極61側から見た平面図である。感度調整電圧V1を負の値にすることによって、多くの正孔が補助電極61に捕捉されるので、領域51A1は小さくなる。これにより、感度を低下させ、明るい環境においても白飛びが発生しにくい撮像装置を実現できる。なお、画素に設けられたトランジスタ(リセットトランジスタ12、アドレストランジスタ13など)を駆動(ONおよびOFFの切り替え)する電圧に負電圧を用いる場合、この負電圧を、補助電極61に印加する感度調整電圧としても用いることができる。例えば、リセットトランジスタ12のゲート電圧に負電圧を印加することによってリセットトランジスタ12をONまたはOFFさせる場合、ゲート電圧の発生回路を、電圧印加回路60として用いることができる。これにより、周辺回路の規模を小さくしたり、周辺回路の構成を簡略にしたりすることができる。
信号電荷が電子である場合には、信号電荷が正孔である場合のV1、V2、Vrの大小関係を逆転させればよい。例えば、補助電極61にV1<V2<Vrを満たす感度調整電圧V1およびV2を印加してもよい。図6Dは、信号電荷が電子であり、補助電極61にV1<V2<Vrを満たす感度調整電圧V1およびV2を印加する場合における、画素電極50によって信号電荷(ここでは電子)が捕捉される領域を画素電極50および補助電
極61側から見た平面図である。
信号電荷が電子である場合、補助電極61に印加する電圧が低い方が、信号電荷(ここでは電子)が補助電極61に捕捉されにくくなり、画素電極50によって信号電荷が捕捉される領域は大きくなる。このため、Vrよりも低い感度調整電圧V2を印加すれば、Vrを印加したときにおける領域51Arよりも領域51A2を大きくすることができる。また、V2よりもさらに低い感度調整電圧V1を印加すれば、V2を印加したときにおける領域51A2よりも領域51A1をさらに大きくすることができる。したがって、V1<V2<Vrの関係を満たす感度調整電圧V2を補助電極61に印加することによって、単位画素セル間の混色を抑制しながら、良好な感度もある程度確保することが可能である。また、感度調整電圧V1を補助電極61に印加することによって、高い感度を実現することができる。
次に、図1および図7を参照しながら、撮像装置101の例示的な駆動方法を説明する。図7は、撮像装置101において感度調整電圧を変化させる場合における、感度調整電圧の印加および露光のタイミングの一例を示すタイミングチャートである。
図7において、RST1、RST2、・・・、RSTnは、それぞれ、1、2、・・・、n番目の行を構成しているリセットトランジスタ12のゲート電極に印加するゲート電圧(以下、リセットゲート電圧と呼ぶことがある)のタイミングを示している。図1を参照して説明したように、撮像装置101は、例えば、行ごとに露光および信号の読出しを行う(ローリングシャッタ)。このため、リセットゲート電圧の印加によって、1フレームの期間中、各行の単位画素セル14における電荷蓄積ノード24のリセットが順次行われる。画素アレイの各行において、リセットゲート電圧の印加後、次のリセットゲート電圧が印加されるまでの期間が露光時間に相当する。
図7に示す例では、第2フレームの開始のタイミングで、補助電極61に印加する感度調整電圧SSVを変化させている。図3を参照して説明したように、ここでは、補助電極61は、複数の単位画素セル14にわたって連続的に形成されている。つまり、図3に例示する構成では、補助電極61に印加する感度調整電圧は、行ごとではなく、全体として同一のタイミングで制御される。画素アレイ全体において感度調整電圧が同一のタイミングで制御されることに対し、画素の各行の露光開始のタイミングは、図7から分かるように、行ごとにずれている。そのため、補助電極61に印加する感度調整電圧をどのタイミングで変化させても、露光時間中に感度調整電圧が変化してしまう。感度調整電圧を変化させたフレーム(ここで第2フレーム)では、行ごとに感度が異なり、また、露光期間の途中で感度調整電圧が変化するので、印加する感度調整電圧に対応する正しい感度で、入射する光を検出することはできない。したがって、感度調整電圧を変化させた第2フレームにおいて撮影された画像データは破棄する。次の第3フレームでは、露光開始からいずれの行においても、変更後の感度調整電圧が印加されているので、すべての行において、入射する光を正しい感度で検出することが可能である。
このように、補助電極61に印加する感度調整電圧を少なくとも2フレーム単位で変化させることによって、感度を変更した画像をフレーム単位で取得することが可能となる。したがって、本実施形態によれば、電圧印加回路から供給する感度調整電圧の値を変化させることにより、撮像装置の感度をフレーム単位で変化させることができる。よって、明るさが大きく変化する様々な環境下においても、高画質で撮影を行うことが可能な撮像装置を実現し得る。
また、各単位画素セル14の補助電極61が互いに接続されており、補助電極61に一括して感度調整電圧を印加することができるので、補助電極を駆動する配線を削減可能で
ある。
なお、特開2008−112907号公報および国際公開第2013/001809号は、混色の防止のため、シールド電極を用いることを開示している。このような技術では、これらの技術的効果を得るために、シールド電極に印加する感度調整電圧は一定であることが好ましい。したがって、補助電極に印加する感度調整電圧によって、感度を調整するという本開示の技術は、これらの文献に開示された技術とは全く異なる思想に基づく。
(第1の実施形態の変形例)
図7を参照して説明した動作では、補助電極61に印加する感度調整電圧を2フレーム単位で変化させている。しかしながら、感度調整電圧の切り替えは、2フレーム単位に限定されない。以下に説明するように、1フレーム単位での感度調整電圧の切り替えも可能である。
図8は、感度調整電圧の印加、露光および信号読出しのタイミングの他の一例を示すタイミングチャートである。図8に示す例では、電圧印加回路60は、1フレームの間において感度調整電圧SSVをV0からVsに切り替え、さらに、一定時間の経過後に感度調整電圧SSVを再びV0に切り替えている。
この例において、電圧V0は、撮像装置101の感度をほぼ0とするほどに十分に低い電圧である。すなわち、補助電極61に電圧V0が印加されている状態においては、光電変換層51において生じた信号電荷(ここでは正孔)の大部分は、補助電極61によって捕捉される。別の言い方をすれば、補助電極61に電圧V0が印加されている状態においては、画素電極50によって信号電荷が捕捉される領域(例えば図4Aおよび図4Bに示す領域51Aを参照)が十分に小さく、画素電極50に捕捉される信号電荷は、わずかである。すなわち、補助電極61に電圧V0を印加することによって、あたかも感光領域を遮光しているかのような状態を実現し得る。一方、電圧V0よりも適度に高い電圧Vsを補助電極61に印加することにより、画素電極50によって信号電荷が捕捉される領域を適度に拡大し、撮影に必要な感度を撮像装置101に持たせることができる。
図8に示す例では、1フレーム内の一定期間において、補助電極61に電圧Vsを印加し、他の期間には電圧V0を印加している。そのため、画素電極50による信号電荷の収集は、感度がほぼ0の、補助電極61に電圧V0を印加している期間を除いて実行される。つまり、1フレームのうち補助電極61に電圧Vsが印加されている期間が、実効的な露光時間として信号電荷の蓄積に寄与する。
このように、本実施形態によれば、補助電極61に電圧Vsを印加する期間によって、実効的な露光時間を調節することが可能である。図8に示すように、この実効露光時間は、全ての単位画素セル14に共通であり得る。したがって、画素アレイに含まれるすべての単位画素セルにおける露光期間を揃えることが可能である。すなわち、感度調整電圧を1フレーム内において変化させることにより、信号電荷を蓄積するための容量素子等を画素内に別途設けることなく、いわゆるグローバルシャッタと同様の機能を実現し得る。
図9は、感度調整電圧の印加、露光および信号読出しのタイミングのさらに他の一例を示すタイミングチャートである。図8を参照して説明したように、補助電極61に適切な大きさの電圧V0を印加することにより、撮像装置101における感度をほぼ0に低下させ得る。つまり、補助電極61に印加する感度調整電圧をシャッタの代わりに使用することが可能である。図8を参照して説明した例と同様に、この例においても、信号電荷の蓄積は、補助電極61に電圧Vsが印加されている期間に実行される。補助電極61に電圧V0が印加されている期間は、画像の取得に実効的に寄与しない。
図9に示す例では、電圧印加回路60は、1フレームの間において感度調整電圧SSVをV0およびVsに周期的に切り替えている。したがって、実効露光期間と非露光期間とが周期的に繰り返される。例えば、周期的なチラつきを有する照明器具のもとで撮影を行う場合、補助電極61に印加する電圧を周期的に変化させれば、照明器具の周期的なチラつきの影響をキャンセルし得る。
図10は、感度調整電圧の印加、露光および信号読出しのタイミングのさらに他の一例を示すタイミングチャートである。図10は、フラッシュを有する撮像装置(例えば、後述する図14B参照)における動作の一例を説明するための図である。図10では、感度調整電圧SSVの変化および画素アレイの各行のリセットゲート電圧の変化とともに、フラッシュの発光タイミングが示されている。
図10に示す例では、第2フレームにおいてフラッシュ動作が実行されている。電圧印加回路60は、フラッシュに同期して感度調整電圧SSVを変化させている。具体的には、電圧印加回路60は、フラッシュの消灯期間には補助電極61に電圧Vsを印加し、フラッシュの点灯期間に、電圧Vsよりも低い電圧Vtを補助電極61に印加している。すなわち、フラッシュの点灯期間において撮像装置の感度が低くなるような動作が実行されている。
このように、フラッシュの点灯期間において撮像装置の感度が一時的に低下するように感度調整電圧SSVを変化させてもよい。フラッシュの点灯期間に撮像装置の感度を一時的に低下させることにより、白飛びの発生を抑制し得る。また、フラッシュの反射等の輝点の移動に起因する光跡の影響を除去し得る。電圧Vtに代えて、撮像装置の感度をほぼ0にするような前述の電圧V0を補助電極61に印加してもよい。
図11は、感度調整電圧の印加、露光および信号読出しのタイミングのさらに他の一例を示すタイミングチャートである。図11では、感度調整電圧SSVの変化および画素アレイの各行のリセットゲート電圧の変化とともに、上部電極52に印加される電圧の変化が示されている。以下に説明するように、感度調整電圧SSVの変化に合わせて、上部電極52に印加する電圧の大きさを変化させてもよい。
ここでは、図8を参照して説明した例と同様に、補助電極61に電圧V0を印加する期間と、電圧Vsを印加する期間とを1フレーム内に設けている。補助電極61に電圧V0が印加されている期間における感度は、補助電極61に電圧Vsが印加されている期間における感度と比較して低い。しかしながら、感度調整電圧を調整するだけでは、撮像装置の感度を十分に低下できないことがある。
図11に示す例では、上部電極52に印加する電圧を、光電変換部制御線16(図1参照)を介して感度調整電圧の変化に合わせて変化させている。具体的には、補助電極61に電圧Vsが印加されている期間(実効露光期間)には、所定の電圧Vpを上部電極52に印加し、補助電極61に電圧V0が印加されている期間には、電圧Vpよりも低い電圧Vqを上部電極52に印加している。このように、実効露光期間以外の期間において上部電極52の電位を低下させることにより、撮像装置101の感度をより低下させ得る。感度調整電圧に加えて上部電極52の電圧を調整することにより、より効果的な電子シャッタ動作を実行し得る。上部電極52に印加する電圧は、電圧印加回路60または垂直走査回路15から光電変換部制御線16を介して供給されてもよい。
(第2の実施形態)
次に、図12Aから図13Bを参照しながら、本実施形態に係る撮像装置を説明する。
本実施形態の撮像装置は、補助電極が行ごとに電気的に分離している点で第1の実施形態の撮像装置と異なる。補助電極および電圧印加回路以外の構成は第1の実施形態と同じであり得るので、主として、補助電極および電圧印加回路の説明を行う。
図12Aは、本実施形態の撮像装置における補助電極の平面構造の一例を模式的に示している。本実施形態の撮像装置は、単位画素セル14の補助電極61が行ごとに電気的に接続された補助電極行611、612、・・・、61nを含む。補助電極行611、612
・・・、61nのそれぞれは、互いに電気的に分離している。
図示するように、補助電極行611、612、・・・、61nの各々は、電圧印加回路6
0Aとの接続を有する。電圧印加回路60Aは、補助電極行611、612、・・・、61nのそれぞれに対して個別に、少なくとも2つの感度調整電圧を供給可能に構成されてい
る。図12Aを参照して説明する以下の例では、補助電極行毎に異なるタイミングで、2つの感度調整電圧の切り替えを実行する。
図12Bは、図12Aに示す構成における、感度調整電圧の印加、露光および信号読出しのタイミングを示すタイミングチャートの一例を示す。図12Bにおいて、SSV1、SSV2、・・・、SSVnは、それぞれ、補助電極行611、612、・・・、61n
印加する感度調整電圧の変化のタイミングを示している。
本実施形態の撮像装置は、画素アレイの行ごとに、互いに異なるタイミングで感度調整電圧を変化させることができる。このため、図12Bに示すように、画素アレイの各行において、例えば、リセットゲート電圧をハイレベルからローレベルに切り替えるタイミングに合わせて感度調整電圧を変化させることができる。これにより、画素の各行において、各フレーム内における感度調整電圧を一定にすることができる。つまり、各行において、フレーム単位で感度を変更することができる。
本実施形態の撮像装置によれば、露光期間の途中における感度調整電圧の変化を回避し得るので、正しく撮影できないフレームが生じることなく、連続したフレーム撮影が可能であり、かつ、フレーム単位で感度を調整することが可能である。例えば、本実施形態の撮像装置は、フレーム単位で感度を調整することが可能であるので、明るさが急激に変化する撮影環境においても、明るさの変化に高速で対応し、感度を調節することが可能である。
本実施形態の撮像装置は、電子シャッタによって露光時間を調整する駆動方法にも適用可能である。例えば、図12Cに示すように、画素アレイの各行において、1フレームごとにリセットゲート電圧をハイレベルとし、かつ、フレーム期間中に、リセットゲート電圧を再びハイレベルとする期間をさらに設ける。これにより、1フレーム期間を非露光時間と、露光時間とに分割することが可能である。フレーム期間中においてリセットゲート電圧を再びハイレベルとするタイミングを変更することによって、露光時間を変化させることできる。
このような電子シャッタによる露光時間の制御を適用する場合、図12Cに示すように、感度調整電圧を非露光時間に変化させればよい。これにより、各行において露光期間の途中に感度調整電圧が変化することがなく、露光期間の全体にわたって一定の感度調整電圧を印加することができる。このため、正しく撮影できないフレームが生じることなく、連続したフレーム撮影が可能であり、かつ、フレーム単位で感度を調整することが可能な撮像装置が実現する。また、電子シャッタによって露光時間を調整することが可能である。
図12A〜図12Cを参照して説明した例では、単位画素セル14の補助電極は、各行において互いに電気的に接続されることによって補助電極行を構成しており、各補助電極行は、電気的に分離されている。しかしながら、補助電極は、1行ずつではなく、n行(nは2以上の整数)を単位として群を形成していてもよい。各群内において、補助電極が互いに電気的に接続され、かつ、各群が互いに電気的に分離されていてもよい。
図13Aは、画素アレイの2行を単位として1つの群を形成する補助電極の平面構造を模式的に示している。図13Aに例示する構成では、例えば、画素アレイの第1行に含まれる単位画素セル14の補助電極と、第2行に含まれる単位画素セル14の補助電極とが、1つの群を形成している。図示するように、この群に属する複数の補助電極は、一体的に形成されることにより、互いに電気的に接続されている。図13Aに例示する構成において、補助電極は、図12Aに示す補助電極行611と補助電極行612とが一体的に形成された構造を含むといってもよい。
図示するように、画素アレイの2行を単位とする群の各々は、電圧印加回路60Bに接続されている。電圧印加回路60Bは、各群に対して個別に、少なくとも2つの感度調整電圧を供給可能に構成されている。
図13Bは、図13Aに示す電極構造を有する撮像装置において感度調整電圧を変化させる場合における、感度調整電圧の印加、露光および信号読出しのタイミングの一例を示すタイミングチャートである。この例では、感度調整電圧の切り替えは、2行ごとに実行される。図13Bに示すように、SSV1とSSV2、および、SSV3とSSV4等のそれぞれの組における感度調整電圧の変化のタイミングは共通である。また、RST1およびRST2の組、RST3およびRST4の組等の変化を参照すればわかるように、リセットゲート電圧も2行ごとに切り替えられる。したがって、電子シャッタも2行単位で制御される。
なお、図13Bでは、SSV1およびSSV2等、画素アレイの各行に対応する補助電極行の電圧の変化を分離して示しているが、この例では2行の補助電極行が1つの群を形成しており、かつ、各群内で補助電極61は互いに電気的に接続されている。そのため、実際には、SSV1およびSSV2は共通の1つの信号でよい。RST1およびRST2等、同一の群に属する補助電極行に対応する単位画素セル14に供給するリセットゲート電圧信号も共通でよい。
この形態の撮像装置によれば、画素アレイに供給すべき感度調整電圧の変化をn行を単位として共通化できるので、感度を調整するための信号の数を行数の1/nに削減できる。したがって、電発印加回路60Bの回路規模を小さくしたり、回路を簡略にしたり、補助電極61を駆動する配線数を少なくしたりすることができる。
(第3の実施形態)
図14Aを参照しながら、本実施形態に係る撮像装置を説明する。
本実施形態の撮像装置は、光量検出回路をさらに備えている点で第1の実施形態の撮像装置と異なる。光量検出回路以外の構成は第1の実施形態と同じであり得るので、主として、光量検出回路の説明を行う。
図14Aは、本実施形態の撮像装置103の回路構成の一例を模式的に示している。撮像装置103は、第1の実施形態の撮像装置101の構成に加えて、光量検出回路70をさらに有する。光量検出回路70は、光検出素子を含み、光電変換部10へ入射する単位
面積あたりの光の量を検出する。単位面積あたり光の量は照度であってもよい。
光量検出回路70は、単位面積あたりの光の量に関する検出信号を電圧印加回路60Cへ出力する。電圧印加回路60Cは、検出信号に応じた感度調整電圧を各単位画素セル14の補助電極61に印加する。例えば、信号電荷が正孔であり、光電変換層の単位面積あたりに入射する光の量が多いことによって検出信号が大きい場合、電圧印加回路60Cは、比較的低い感度調整電圧を単位画素セル14に供給する。補助電極61に比較的低い電圧が印加されることにより、第1の実施形態で説明したように、撮像装置103の感度は低下する。よって、白飛びが抑制された高画質の画像を得ることができる。
また、光電変換層の単位面積あたりに入射する光の量が少ないことによって検出信号が小さい場合、電圧印加回路60Cは、比較的高い感度調整電圧を単位画素セル14に供給する。補助電極61に比較的高い感度調整電圧が印加されることにより、撮像装置103の感度が高くなる。よって、黒つぶれが抑制された高画質の画像を得ることができる。
このように本実施形態の撮像装置によれば、感度が自動的に調整され、環境の明るさに応じた適切な感度で撮影を行うことが可能となる。
(第3の実施形態の変形例)
図14Bは、第3の実施形態に係る撮像装置の他の構成の例を示す。図14Bに示す撮像装置103Aは、フラッシュ72を有する。図14Bに例示する構成において、図10を参照して説明したように、フラッシュの発光タイミングに合わせて、撮像装置103Aの感度が一時的に低くなるような動作が実行されてもよい。例えば、電圧印加回路60Cが、フラッシュの発光タイミングに合わせて、撮像装置103Aの感度が一時的に低くなるような感度調整電圧を単位画素セル14に供給してもよい。
図15は、第3の実施形態に係る撮像装置のさらに他の構成の例を示す。図15に示す撮像装置103Bは、入力インターフェース74を有する。図15に例示する構成において、入力インターフェース74は、ユーザからの入力を受け付ける。ここでは、入力インターフェース74は、少なくとも、ユーザからのF値の入力を受け付け可能に構成されている。入力インターフェース74の例は、ボタン、ダイアル、タッチスクリーンなどである。
例えば図4Bおよび図4Dを参照しながら既に説明したように、本開示の実施形態によれば、補助電極61に印加する感度調整電圧を変化させることによって、画素電極50によって信号電荷が捕捉される領域(例えば図4Bに示す領域51Aおよび図4Dに示す領域51Cを参照)の大きさを変化させることができる。すなわち、各単位画素セル14において信号電荷の生成に寄与する領域の大きさを感度調整電圧の値に応じて変更することが可能である。図4Bおよび図4Dを比較すればわかるように、図4Bに示す領域51Aは、図4Dに示す領域51Cよりも小さく、領域51Aの境界は、領域51Cの境界よりも内側に位置する。図4Bに示すように、光電変換層に形成される、画素電極50によって信号電荷が捕捉される領域(例えば領域51A)が比較的小さく、したがって撮像装置の感度が低く調整された状態では、その領域の中心から離れた位置に入射する光線は画像の形成に寄与しない。つまり、画素電極50によって信号電荷が捕捉される領域を小さくした状態は、カメラの絞りを小さくした状態に相当する。このことは、感度調整電圧を用いて、画素電極50によって信号電荷が捕捉される領域の大きさを変化させることにより、F値を制御し得ることを意味する。
図15を参照する。図15に例示する構成において、電圧印加回路60Dは、入力インターフェース74からの入力に応じた感度調整電圧を画素アレイに供給する。例えば、入
力インターフェース74を介してF値として第1の値が指定されたとき、電圧印加回路60Dは、補助電極61に第1の感度調整電圧(例えば−2V)を印加する。入力インターフェース74を介してF値として第1の値よりも小さな第2の値が指定されたとき、電圧印加回路60Dは、補助電極61に第2の感度調整電圧(例えば5V)を印加する。補助電極61に第2の感度調整電圧が印加されることにより、画素電極50によって信号電荷が捕捉される領域は、補助電極61に第1の感度調整電圧が印加されたときよりも拡大する。画素電極50によって信号電荷が捕捉される領域が拡大することにより、カメラの絞りを大きくした状態と同様の状態が実現する。
このように、本開示の実施形態によれば、感度調整電圧を調整することによってF値を制御し得る。感度調整電圧を利用したF値の制御は、絞り機構を設ける必要がないので、F値を連続的に変化させることも可能である。なお、この例では、入力インターフェース74に対するユーザの操作に基づいて感度調整電圧を変更することにより、F値を制御している。しかしながら、F値の制御は、上述の例に限定されない。例えば、光量検出回路の検出結果に基づいて感度調整電圧の値を決定し、自動でF値の制御を実行してもよい。
図16は、入力インターフェース74を有する撮像装置における、画素電極および補助電極の配置の一例を示す。図16は、画素アレイ中の複数の単位画素セルのうちの9つを抜き出して例示している。
図16に示す単位画素セル14Bの各々における画素電極50Bは、9つのサブ画素電極50a〜50iを含む。サブ画素電極50a〜50iは、同一の増幅トランジスタ11のゲート電極39B(図2参照)に接続されることにより、互いに電気的に接続されている。すなわち、撮像装置の動作時、1つの単位画素セル14B中のサブ画素電極50a〜50iの電位は、共通である。なお、本開示の撮像装置において、着目した画素電極がいずれの単位画素セルに属する電極であるかは、その画素電極がいずれの増幅トランジスタのゲート電極に接続されているかによって決められる。つまり、ある画素電極が第1の増幅トランジスタのゲート電極に接続されており、他のある画素電極が第2の増幅トランジスタのゲート電極に接続されているならば、これら2つの画素電極は、互いに異なる単位画素セルに属する電極として区別される。
この例では、サブ画素電極50a〜50iは、空間的に分離して配置されており、サブ画素電極50a〜50iの各々を補助電極61Bが取り囲んでいる。また、この例では、複数の単位画素セル14Bの間において、補助電極61Bは、互いに電気的に接続されている。もちろん、単位画素セル14Bにおけるサブ画素電極の数、形状および配置は、図16に示す例に限定されない。補助電極61Bの形状も、図16に示す例に限定されない。
上述したように、本開示の実施形態によれば、感度調整電圧を変化させることにより、光電変換層51中における、画素電極50によって信号電荷が捕捉される領域の大きさを変化させることが可能である。画素電極50によって信号電荷が捕捉される領域の大きさが変化することに伴って、撮像装置の感度は変化する。つまり、感度調整電圧を用いて撮像装置の感度を制御することが可能である。
ただし、感度調整電圧を変更することに伴う、画素電極50によって信号電荷が捕捉される領域の大きさの変化が極端であると、その領域の大きさの変化に伴って、意図しないF値の変化が生じる可能性がある。これは、光電変換層51中における、画素電極50によって信号電荷が捕捉される領域の大きさの変化が、カメラの絞りの大きさを変化させることと同様の効果を生じさせることによる。
図16に例示する構成では、補助電極61Bによって空間的に分離された複数のサブ画素電極50a〜50iを単位画素セル14B内に設けている。これにより、互いに分離された複数のサブ領域を、サブ画素電極50a〜50iに対応させて単一の単位画素セル14B内に形成することが可能である。これらのサブ領域は、サブ画素電極50a〜50iによって信号電荷が捕捉される領域である。感度調整電圧を変化させると、単位画素セル14B内に形成された複数のサブ領域の各々の大きさが変化する。したがって、感度調整電圧の変化に伴って撮像装置の感度が変化する。
このとき、感度調整電圧の変化に伴う、複数のサブ領域の各々における大きさの変化は、一般に、単位画素セル14内に単一の画素電極を設けた構成における、画素電極50によって信号電荷が捕捉される領域(例えば図4Bに示す領域51Aを参照)の大きさの変化よりも小さい。つまり、単位画素セル14Bの各々において複数のサブ領域を形成することにより、感度調整電圧を変化させることによる感度調整の効果を得ながら、信号電荷が捕捉される、複数のサブ領域の各々における大きさの変化の範囲を縮小できる。したがって、感度調整電圧を変化させることによる感度調整の効果を維持しながら、意図しないF値の変化を抑制することが可能である。
なお、各単位画素セル14中の画素電極50を分割することなく、画素電極50と補助電極61との間の距離L1(例えば図3参照)を縮小することによっても、画素電極50によって信号電荷が捕捉される領域の大きさの変化の範囲を縮小することは可能である。しかしながら、単純に距離L1を縮小するだけでは、個々の単位画素セル14における、画素電極50によって信号電荷が捕捉される領域の大きさの変化の範囲として十分な範囲を確保することが困難であるので、十分な感度調整効果を得にくい。
(第4の実施形態)
図17を参照しながら、本実施形態に係る撮像装置を説明する。
本実施形態の撮像装置は、画像処理回路をさらに備えている点で第1の実施形態の撮像装置と異なる。また、電圧印加回路は、2以上の異なる感度調整電圧を画素アレイに供給する。画像処理回路および電圧印加回路以外の構成は第1の実施形態と同様であり得るので、主として、これらの回路の説明を行う。
図17は、本実施形態の撮像装置の回路構成の一例を模式的に示している。図17に示す撮像装置104は、第1の実施形態の撮像装置101の構成に加えて、画像処理回路71をさらに有する。本実施形態の撮像装置104は、感度を異ならせて複数回、同一のシーンの撮影を行い、感度の異なる画像を合成する。異なる感度のもとで取得された複数の画像を合成することにより、白飛びおよび黒潰れの無い、コントラスト比の大きなシーンの画像を生成する。このような撮影方法は、ハイダイナミックレンジ合成と呼ばれる。
ここでは、電圧印加回路60は、例えばVd1>Vd2>・・・>Vdm(mは2以上の整数)の関係を有する2以上の感度調整電圧を各単位画素セル14に逐次供給する。
撮像装置104は、Vd1、Vd2、・・・、Vdmの感度調整電圧が印加された状態で、それぞれ、撮影を行い、水平信号読出し回路20から画像処理回路71へ、撮影によって取得された画像信号G1、G2、・・・、Gmを出力する。例えば、あるフレームでは、感度調整電圧としてV1が印加された状態で撮影を行い、次のフレームでは、Vd2〜Vdmから選択された1つが感度調整電圧として印加された状態で撮影を行う。
例えば、信号電荷が正孔である場合、感度調整電圧が高いほど、撮像装置104の感度は高く、感度調整電圧が低いほど、撮像装置104の感度は低くなる。このため、少なく
とも、相対的に感度が低く、白飛びが少ない画像の信号と、相対的に感度が高く、黒潰れが少ない画像の信号とが、画像処理回路71へ出力される。画像処理回路71は、例えばこれらの2つの画像を合成した合成画像を生成し、出力する。感度を変えて取得された2以上の画像の合成方法は、特定の方法に限定されず、ハイダイナミックレンジ合成に用いられる種々の信号処理方法を適用し得る。
得られた合成画像は、輝度の高い部分および輝度の低い部分であっても、白飛びまたは黒潰れの発生が抑制されている。このように本実施形態の撮像装置によれば、撮影装置のダイナミックレンジを拡大することが可能である。
(第4の実施形態の変形例)
図18は、第4の実施形態に係る撮像装置における画素電極および補助電極の配置の一例を示す。図18は、画素アレイ中の複数の単位画素セルのうちの9つを抜き出して例示している。以下に説明するように、機能の異なる単位画素セルを画素アレイ中に混在させておいてもよい。
図18に例示する構成では、画素電極50Cを含む単位画素セル14Cと、画素電極50Cよりも小さな面積を有する画素電極50Dを含む単位画素セル14Dとが行ごとに交互に配置されている。図18では、画素アレイの奇数行に単位画素セル14Cが配置され、画素アレイの偶数行に単位画素セル14Dが配置されている。図示するように、単位画素セル14Cが配置された行(ここでは奇数行)および単位画素セル14Dが配置された行(ここでは偶数行)には、それぞれ、画素電極50Cを取り囲むように形成された補助電極行61Cおよび画素電極50Dを取り囲むように形成された補助電極行61Dが形成されている。
単位画素セル14Cの画素電極50Cと補助電極行61Cとの間には、間隙が形成され
ており、その大きさ(画素電極50Cと補助電極行61Cとの間の距離)は、Lcである
。また、単位画素セル14Dの画素電極50Dと補助電極行61Dとの間には、間隙が形
成されており、その大きさ(画素電極50Dと補助電極行61Dとの間の距離)は、Ld
である。図18に模式的に示すように、ここでは、距離Ldは、距離Lcよりも大きい。そのため、例えば補助電極行61Cおよび補助電極行61Dに同一の感度調整電圧を印加した場合であっても、単位画素セル14Cに形成される、画素電極50Cによって信号電荷が捕捉される領域の大きさと、単位画素セル14Dに形成される、画素電極50Dによって信号電荷が捕捉される領域の大きさとは、互いに異なる。すなわち、この例では、共通の感度調整電圧を印加した場合であっても、画素電極によって信号電荷が捕捉される領域の大きさは、奇数行と偶数行との間で異なる。換言すれば、感光領域のうち、単位画素セル14Cに着目したときの感度と、単位画素セル14Dに着目したときの感度とは、互いに異なっている。
このような電極構造を有する撮像装置において、例えば、補助電極行61Cおよび補助
電極行61Dに同一の感度調整電圧を印加した状態で被写体の撮影を行う。撮影後、例え
ば画像処理回路71(図17参照)は、各単位画素セルからの出力に基づいて、被写体の画像を構築する。
このとき、画像処理回路71は、単位画素セル14Cから出力された画像信号を用いて第1の画像を構成するとともに、単位画素セル14Dから出力された画像信号を用いて第2の画像を構成することが可能である。この例では、補助電極行61Cおよび補助電極行
61Dに同一の感度調整電圧を印加した状態であっても、単位画素セル14Cに形成され
る、画素電極50Cによって信号電荷が捕捉される領域の大きさと、単位画素セル14Dに形成される、画素電極50Dによって信号電荷が捕捉される領域の大きさとは、互いに
異なっているので、第1の画像および第2の画像は、互いに異なる感度のもとで取得された画像であるといえる。つまり、画素電極と補助電極(ここでは補助電極行)との間のギャップの大きさの異なる画素を画素アレイ中に混在させておくことにより、異なる感度のもとで撮影された画像を一度に取得することができる。
このように、図18に例示する構成によれば、異なる感度のもとで撮影された画像を一度に取得することができる。そのため、例えばハイダイナミックレンジ合成をより高速に実行することが可能である。
補助電極行61Cおよび補助電極行61Dは、図18に例示するように空間的に分離されることにより互いに電気的に分離されていてもよいし、一体として形成されることにより互いに電気的に接続されていてもよい。補助電極行61Cおよび補助電極行61Dを互いに電気的に分離することにより、補助電極行61Cおよび補助電極行61Dにそれぞれ独立して異なる感度調整電圧を印加してもよい。補助電極行61Cおよび補助電極行61Dを一体として形成した場合には、電圧印加回路60と画素アレイとの間の配線数を削減し得る。
図18に例示する構成では、補助電極が行ごとに分離されている。しかしながら、補助電極の構成は、この例に限定されず、例えば、補助電極が単位画素セルごとに分離されていてもよい。
図19は、第4の実施形態に係る撮像装置における画素電極および補助電極の配置の他の一例を示す。図19に例示する構成において、単位画素セル14Eの各々は、画素電極50と、補助電極61Eとを含んでいる。図19に示す例では、画素電極50と補助電極61Eとの間の距離は、図19に示す9つの単位画素セル14Eの間で同じである。
図示するように、この例では、互いに隣接する単位画素セル14E間に空隙が設けられることにより、補助電極61Eが、画素アレイ中の他の補助電極61Eから電気的に分離されている。このような構成によれば、画素アレイ中の補助電極61Eの各々に独立して異なる感度調整電圧を印加することが可能である。画素アレイ中の補助電極61Eの各々に独立して異なる感度調整電圧を印加することにより、画素アレイにおける任意のパターンに応じた感度の調整が可能となる。
図20は、画素電極50および補助電極61Eを含む単位画素セル14Eと、電圧印加回路60との間の電気的接続の一例を示す。図20に示す撮像装置104Eは、画素アレイの各行において、各単位画素セル14Eに対応した感度調整線28を有している。具体的には、各単位画素セル14Eの補助電極61Eと、電圧印加回路60とが、互いに異なる感度調整線28によって接続されている。各補助電極61Eと電圧印加回路60とを、互いに異なる感度調整線28によって接続することにより、各補助電極61Eに独立して異なる感度調整電圧を印加することができる。なお、同一の行に属する単位画素セル14Eに供給する感度調整電圧の値を共通とし、画素アレイの奇数行と偶数行との間で互いに異なる感度調整電圧を印加すれば、図18を参照して説明した動作と同様の動作を実行することも可能である。
図21は、単位画素セル14Eの断面の一例を模式的に示す。図21は、図19に示すA−A’線断面図に相当し、行方向に沿って並ぶ3つの単位画素セルを模式的に示している。
図21に例示する構成において、図の中央に示す単位画素セル14Ebは、上部電極52に関して光電変換層51とは反対側に、カラーフィルタ75bを有する。ここでは、カラーフィルタ75bは、青色の光を透過するフィルタである。図示するように、単位画素
セル14Ebの右側および左側には、単位画素セル14Egが配置されている。これらの2つの単位画素セル14Egの各々は、上部電極52に関して光電変換層51とは反対側に、カラーフィルタ75gを有する。ここでは、カラーフィルタ75gは、緑色の光を透過するフィルタである。図示するように、カラーフィルタ(ここではカラーフィルタ75bおよび75g)上には、マイクロレンズ76が配置され得る。
図21に示す単位画素セル14Ebおよび単位画素セル14Egの各々は、画素電極50および補助電極61Eを有する。そのため、電圧印加回路60(図20参照)は、異なる感度調整電圧を各単位画素セルの補助電極61Eに個別に印加することが可能である。ここでは、電圧印加回路60は、カラーフィルタが透過する光の色に応じて、互いに異なる感度調整電圧を各単位画素セルの補助電極61Eに供給する。例えば、電圧印加回路60は、カラーフィルタ75bを有するB画素の補助電極61Eに、感度調整電圧として第1の電圧を印加し、カラーフィルタ75gを有するG画素の補助電極61Eに、感度調整電圧として第1の電圧とは異なる第2の電圧を印加する。また、電圧印加回路60は、赤色の光を透過するカラーフィルタを有するR画素(図21において不図示)の補助電極61Eに、第1および第2の電圧とは異なる第3の電圧を印加する。
このように、例えば、カラーフィルタが透過する光の色に応じて、互いに異なる感度調整電圧を各単位画素セルの補助電極61Eに供給することにより、各色に対する感度を個別に設定することが可能である。すなわち、感度調整電圧を調整することによって、取得する画像のホワイトバランスを調整することができる。
ここで注目すべきは、撮影によって得られた画像データにおける各色のゲインの調整ではなく、撮影時点における各色の感度を変更する点である。撮影によって得られた画像データにおける各色のゲインを調整する従来の手法では、ゲインの変更に伴って、各色のノイズのレベルもそれぞれ異なった率で増幅されてしまう。これに対し、本実施形態によれば、撮像時における感度を色ごとに任意に変更できるので、各色のノイズレベルがそれぞれ異なった率で増幅されることに起因する画像全体における色の変化を抑制し得る。したがって、本実施形態によれば、撮影時の環境(例えば朝方であるかあるいは夕方であるか)の違いまたは光源の違いに応じたホワイトバランスをより容易に実現し得る。
(第5の実施形態)
図22を参照しながら、本実施形態に係る撮像装置を説明する。
本実施形態の撮像装置は、メモリをさらに備えている点で第1の実施形態の撮像装置と異なる。メモリ以外の構成は第1の実施形態と同じであり得るので、主として、メモリの説明を行う。
図22は、本実施形態の撮像装置の回路構成の一例を模式的に示している。図22に示す撮像装置105は、第1の実施形態の撮像装置101の構成に加えて、メモリ78をさらに有する。
メモリ78は、撮影時において補助電極61に印加されていた感度調整電圧の情報(典型的には感度調整電圧の値)を例えば電圧印加回路60Fから受け取り、一時的に保持する。撮影時に使用された感度調整電圧の情報は、取得された画像信号に対応付けられ、画像信号または画像データとともに読み出される。
撮影時に使用した感度調整電圧の値をメモリ78に保持することにより、撮影時のシーンに関する情報を撮影後に提供することが可能になる。言い換えれば、どのような感度のもとで撮影が行われたかという情報を撮影後に利用することができる。例えば、ある画像
に対応付けられた感度調整電圧の値から、その画像が、暗い環境で撮影されて得られた画像なのか、感度調整電圧を制御することによって感度が低くされた状態で撮影されて得られた画像なのかを区別することが可能である。
感度調整電圧の値は、前述のハイダイナミックレンジ合成において利用することもできる。例えば、画像処理回路71(図17参照)は、感度を変えて得られた複数の画像のそれぞれに対応付けられた感度調整電圧に関する情報を利用して、これらの画像の撮影時の感度の高さ(露出の大きさといってもよい)の順序を判定することができる。画像処理回路71は、撮影時の感度の高さの順序に基づいて複数の画像の合成を実行することができる。
なお、複数の異なる感度調整電圧を画素アレイに同時に印加して撮影を行った場合には、どの単位画素セルにどのような大きさの感度調整電圧を印加したかの情報をメモリ78に保持してもよい。メモリ78は、撮像装置105の内部に配置されていてもよいし、撮像装置105の外部に配置されていてもよい。あるいは、メモリ78は、撮像装置105の本体から取り外し可能に構成されていてもよい。メモリ78としては、RAM、ハードディスクなどの公知の記憶装置を用いることができる。
(第6の実施形態)
図23、図24Aおよび図24Bを参照しながら、本実施形態に係る撮像装置を説明する。
図23は、第6の実施形態に係る撮像装置における画素電極および補助電極の配置の一例を示す。図23に例示する構成において、単位画素セル14Gの各々は、画素電極50と、画素電極50を取り囲むように配置された補助電極61Gとを含んでいる。図示するように、補助電極61Gは、空間的に互いに分離されたサブ補助電極61a〜61dを含んでいる。ここでは、サブ補助電極61a〜61dは、矩形状の画素電極の各辺に沿って配置されている。
サブ補助電極61a〜61dの各々は、電圧印加回路60(例えば図20参照)との電気的接続を有することにより、互いに独立した感度調整電圧を印加可能に構成されている。つまり、この例では、撮像装置の動作時、単位画素セル14Gの各々において、サブ補助電極61a〜61dの電位が独立して制御される。以下に詳細に説明するように、単位画素セル中に複数のサブ補助電極を配置し、複数のサブ補助電極の各々における電圧を制御することにより、単位画素セルに位相差検出の機能を付与することが可能である。
図24Aは、単位画素セル14Gの光電変換層51に形成される領域51Aの一例を示す。上述したように、領域51Aは、画素電極50によって信号電荷が捕捉される領域である。図24Aは、図23に示すB−B’線断面図に相当する。簡単のため、図24Aでは、図23に示す9つの単位画素セルのうち、中央の1つの模式的な断面を示している。
図24Aは、サブ補助電極61aに第1の感度調整電圧(例えば−2V)が印加され、サブ補助電極61dに第2の感度調整電圧(例えば5V)が印加された状態における領域51Aを模式的に示している。なお、ここでは、サブ補助電極61bおよびサブ補助電極61cには、共通の電圧が印加されていると仮定する。
図24Aに示す状態においては、サブ補助電極61aの電位は、サブ補助電極61dの電位よりも低く、サブ補助電極61aは、サブ補助電極61dと比較して、より多くの信号電荷(ここでは正孔)を捕捉する。つまり、図24Aに模式的に示すように、サブ補助電極61a上に形成される領域51Baは、サブ補助電極61d上に形成される領域51
Bdよりも大きい。そのため、このときの領域51Aは、図において右側に偏った形状を有する。
図24Bは、サブ補助電極61aに第2の感度調整電圧が印加され、サブ補助電極61dに第1の感度調整電圧が印加された状態における領域51Aを模式的に示している。図24Bに示す状態においては、サブ補助電極61a上に形成される領域51Baよりも、サブ補助電極61d上に形成される領域51Bdの方が大きい。そのため、このときの領域51Aは、図において左側に偏った形状を有する。
このように、サブ補助電極61aおよび61dの電位を独立して制御することにより、光電変換層51内において領域51Aをサブ補助電極61aまたは61dに向けて延ばすことが可能である。同様にして、サブ補助電極61aおよび61dの電位を共通とした状態でサブ補助電極61bおよび61cの電位を調整すれば、図23における上方または下方に向けて領域51Aを延ばすことが可能である。また、例えば、サブ補助電極61aおよび61bに第1の感度調整電圧を印加し、サブ補助電極61cおよび61dに第2の感度調整電圧を印加すれば、図23における右上の方向に向けて領域51Aを延ばすことが可能である。このように、サブ補助電極61a〜61dの電位を独立して制御することにより、光電変換層51内において領域51Aを任意の方向に向かって延ばすことが可能である。
例えば、画素アレイ中のある画素における領域51Aを図24Aに示すように右側に延ばし、その画素の左側に隣接する画素における領域51Aを図24Bに示すように左側に延ばせば、これらの画素の組を位相差AF(Auto Focus)用の画素として利用することが可能である。言うまでもないが、4つのサブ補助電極61a〜61dに共通の感度調整電圧を印加すれば、単位画素セル14Gを上述の他の実施形態と同様に機能させ得る。
図24Aおよび図24Bから明らかなように、本実施形態では、撮像用の単位画素セルおよび位相差AF用の単位画素セルのデバイス構造は、共通である。そのため、画素アレイ中に別途位相差AF用の画素を配置したり、撮像装置に別途位相差AF用のセンサを配置することなく、位相差AFを実現し得る。本実施形態によれば、サブ補助電極に印加する感度調整電圧の制御により、画素アレイ中の任意の単位画素セルを位相差AF用の画素として機能させ得るので、より柔軟な運用が可能である。
なお、単位画素セル中のサブ補助電極の数、配置および形状は、図23に示す例に限定されず、任意に設定可能である。本実施形態において、「単位画素セル」は、感光領域の繰り返し構造を構成する最小単位であって、かつ、少なくとも1つの画素電極を含む構造であると言える。
(第7の実施形態)
図25Aから図30を参照しながら、本実施形態に係る画像取得装置を説明する。
本実施形態に係る画像取得装置は、被写体を撮像装置の光電変換部に近接させ、被写体を透過した光を光電変換部によって検出する。被写体を透過する光の照射方向を異ならせることによって、同一の画素に被写体の異なる部分を透過した光を検出させ、得られた複数の画像信号を合成することによって、分解能の高い画像を得る。
図25Aは、本開示の第7の実施形態に係る画像取得装置の構成を模式的に示している。図25Aに示す画像取得装置106は、照明システム81と、撮像装置100と、画像処理部90とを有する。
撮像装置100には、第1の実施形態から第6の実施形態の撮像装置のいずれを使用することも可能である。本実施形態では、例えば第1の実施形態の撮像装置101を用いる。図25Bは、照明システム81の構成の一例を模式的に示している。照明システム81は、例えば、2次元に配列された、光源81a〜81iを含む。
図26Aは、照明システム81、および、撮像装置101の光電変換部10近傍の構成を模式的に示している。図26Aに示すように、被写体80は、光電変換部10の上部電極52から、例えば距離L2を隔てて配置される。距離L2は、典型的には1mm以下であり、例えば0.1μm程度以上10μm程度以下である。被写体80は、光電変換部10に対して平行に配置される。ここでは、光電変換部10の上部電極52上にはマイクロレンズ等の集光光学素子は配置されていない。被写体80は、例えば、プレパラート上に保持された光透過性の試料(細胞、剥切した組織など)である。
照明システム81は、光電変換部10から十分に離れた位置に配置されている。図26Aでは、光源81a〜81iのうち、光源81a〜81cの3つが示されている。光源81a、81b、81cのうち、光源81aは、撮像装置101の2次元に配置された複数の単位画素セル14の中央近傍上に配置される。これに対して、光源81b、81cは中央近傍上から離れて位置している。光源81a、81b、81cは、典型的にはそれぞれ点光源であるが、光電変換部10から十分に離れているので、被写体80に、平行光である照明光を照射する。図26Aに示すように、光源81aは、光電変換部10上の被写体80に対して垂直な方向から照明光を被写体80に照射する。一方、図26Bに示すように、光源81bは、被写体80の法線方向に対して斜め方向から被写体80に照明光を照射する。光源81cについても同様である。このように、照明システム81は、被写体80を基準にして複数の異なる照射方向から、順次、照明光を出射し、照明光で被写体80を照射する。
次に、画像取得装置106によって、被写体80の画像を取得する手順を説明する。
まず、補助電極61に所定の感度調整電圧Vkを印加する。第1の実施形態で説明したように、補助電極61に感度調整電圧を印加することによって、光電変換層51のうち、補助電極61との重なりを有する部分を含む領域51Bで生成した信号電荷は補助電極61へ移動する。また、光電変換層51のうち、画素電極50との重なりを有する部分を含む領域51Aで生成した信号電荷が画素電極50によって検出される。つまり、領域51Aの大きさが画素サイズを規定する。
次に、光源81aを点灯させ照明光を被写体80に照射する。被写体80を透過した照明光は、光電変換部10に入射する。上述したように、光電変換部10に入射する光のうち、画素電極50によって信号電荷が捕捉される領域51Aに入射する照明光が、実質的に検出される。つまり、被写体80のうち、光電変換層51に形成された領域51Aの直上に位置する領域80Aが選択的に撮影される。
次に、図26Bに示すように、光源81bを点灯させ、照明光を被写体80に照射する。光源81bからの照明光は、被写体80の法線に対して斜めに入射する。このため、光電変換層51の領域51Aの直上に位置する、被写体80の領域80Aではなく、光電変換層51の領域51Aの斜め上に位置する領域80Bを透過した光が、領域51Aに入射する。図26Bから分かるように、被写体80の領域80Aを透過した照明光は、光電変換層51の領域51Bに入射する。このため、光源81bを点灯させた場合には、被写体の領域80Bが選択的に撮影される。
以降、図25Bに示す照明システム81の光源81gおよび光源81hを用いて同様に撮影を行う。図27は、被写体80の模式的な平面図であって、光源81a、81b、81g、81hによって撮影される領域80A、80B、80G、80Hを示している。図26Bに示すように、光電変換層51の領域51Aは、領域80Aの下に位置している。図26Bにおいて矢印で模式的に示すように、光源81b、81gおよび81hを用いることによって、被写体80の領域80B、80Gおよび80Hを透過した光を光電変換層51の領域51Aで検出することができる。このため、光源81a、81b、81gおよび81hを用いた4回の撮影により、被写体80のすべての領域を撮影し得る。つまり、照明方向を変えながら行う4回の撮影により、被写体80のうち、1つの単位画素セル14に対応する領域Pxに含まれ、かつ、互いに異なる領域80A、80B、80Gおよび80H(図27参照)を透過した光を領域51Aで順次検出することができる。
画像処理部90は、例えば1以上のプロセッサを含み、光源81a、81b、81gおよび81hを用いた撮影によってそれぞれ得られた画像信号を合成する。このとき、図27に示す配列と合致するように、画像信号を再配列する。これによって、光源81a、81b、81gおよび81hのそれぞれを用いた1回の撮影の画像よりも分解能の高い被写体の高分解能画像を形成する。
画像取得装置106では、画素に対応する、光電変換層51の領域51Aの大きさが、撮影する被写体の分解能を決定し、領域51Aを小さくする方が撮影画像の分解能を高められる。以下、領域51Aを小さくした場合における被写体80の画像取得を図28A〜図28Cおよび図29を参照して説明する。
まず、補助電極61に所定の感度調整電圧Vhを印加する。画素に対応する、光電変換層51の領域51Aが小さくなるように、信号電荷が正孔である場合、感度調整電圧Vhは上述のVkよりも低く設定する。これにより、図28Aに示すように、光電変換層51の領域51Aは、図26Aおよび図26Bに示す状態よりも小さくなる。
次に、光源81aを点灯させ、照明光を被写体80に照射する。これにより、被写体80の領域80Aが撮影される。
次に、図28Bに示すように、光源81bを点灯させ、照明光を被写体80に照射する。光源81bからの照明光は、被写体80の法線に対して斜めに入射する。光源81bを点灯させた場合には、被写体の領域80Bが撮影される。
次に、図28Cに示すように、光源81cを点灯させ、照明光を被写体80に照射する。同様に、光源81cからの照明光は、被写体80の法線に対して斜めに入射する。光源81cを点灯させた場合には、被写体の領域80Cが撮影される。
以降、図25Bに示す照明システム81の光源81dから光源81iを用いて同様に撮影を行う。図29は、被写体80の模式的な平面図であって、光源81aから81iからの照明光を用いてそれぞれ撮影される領域80Aから80Iを示している。図28Bおよび図28Cにおいて矢印で模式的に示すように、光源81bから81iを用いることによって、被写体80の領域80Bから80Iを透過した光を光電変換層51の領域51Aで検出することができる。このため、光源81aから81iを用いた9回の撮影により、被写体80のすべての領域を撮影し得る。つまり、被写体の異なる部分を透過した光を領域51Aに順次検出させることができる。
画像処理部90は、光源81aから81iを用いた撮影によってそれぞれ得られた画像信号を、図29に示す配列に合致するようにして、再配列および合成する。これによって
、光源81aから81iを用いたそれぞれ1回の撮影の画像よりも分解能の高い被写体の高分解能画像を形成する。
なお、感度調整電圧を変化させても、単位画素セル14の大きさは変化せず、画素ピッチも変化しない。しかし、実効的な画素の大きさに相当する領域51Aのサイズを変化させることができる。画像取得装置106では、領域51Aの大きさが分解能を決定するので、領域51Aのサイズが小さくなるように感度調整電圧の値を決定し、印加することにより、高分解能の画像を取得することができる。例えば、図27に示す例では、領域51Aを単位画素セル14の1/4の大きさに調整することにより、領域51Aの大きさを単位画素セル14の大きさと同等としたときの4倍の分解能で画像を取得している。図29に示す例では、領域51Aを単位画素セル14の1/9の大きさに調整することにより、領域51Aの大きさを単位画素セル14の大きさと同等としたときの9倍の分解能で画像を取得している。
このように、本実施形態の画像取得装置によれば、補助電極61に印加する感度調整電圧を変化させることによって、光電変換層51中における、画素電極50によって信号電荷が捕捉される領域51Aのサイズを変化させることができる。よって、分解能を変化させることが可能であり、領域51Aのサイズを小さくすることによって、より高分解能の画像を取得することが可能である。
なお、本実施形態において、照明システム81は、複数の光源を備え、光源の位置によって、被写体に複数の異なる照射方向から照明光を照射している。しかし、照明システムは、1つの光源を備え、被写体が支持された撮像装置の向きを異ならせてもよい。例えば図30に示すように、照明システムは、平行光光源83と、被写体の姿勢を変化させる機構82とによって構成されていてもよい。機構82は、例えば、ゴニオ機構82Aと回転機構82Bとによって構成され得る。ゴニオ機構82Aは、撮像装置101と被写体80とを支持している。この照明システムによれば、機構82によって、被写体80の平行光光源83に対する姿勢を異ならせることできる。よって被写体80は、被写体80を基準にして複数の異なる方向から平行光光源83の照明光を受けることができる。
また、補助電極61に印加する感度調整電圧を変化させることによって、光電変換層51中における、画素電極50によって信号電荷が捕捉される領域51Aのサイズを変化させることは、上記画像取得装置に有用なだけでなく、撮像装置としても有用である。すなわち、領域51Aのサイズを小さくすることによって、互いに隣接する画素の領域51A同士の距離が大きくなって混色を抑制することが可能となる。
本開示による撮像装置および画像取得装置は、デジタルカメラ、イメージセンサ等の撮像装置に有用である。
10 光電変換部
11 増幅トランジスタ
12 リセットトランジスタ
13 アドレストランジスタ
14、14B〜14E、14Eg、14Eb、14G 単位画素セル
15 垂直走査回路
16 光電変換部制御線
17 垂直信号線
18 負荷回路
19 カラム信号処理回路
20 水平信号読出し回路
21 電源配線
22 反転増幅器
23 フィードバック線
24 電荷蓄積ノード
26 アドレス信号線
27 リセット信号線
28 感度調整線
31 半導体基板
38A、38B、38C ゲート絶縁層
39A、39B、39C ゲート電極
41A〜41E n型不純物領域
42 素子分離領域
43A、43B、43C 層間絶縁層
45A、45B コンタクトプラグ
46A、46B、46C 配線
47A、47B、47C、48 プラグ
49 配線
50、50B〜50D 画素電極
50a〜50i サブ画素電極
51 光電変換層
51A、51B、51Ba、51Bd、51C、51D 領域
52 上部電極
60、60A〜60D、60F 電圧印加回路
61、61B、61E、61G 補助電極
611〜61n、61C、61D 補助電極行
61a〜61d サブ補助電極
70 光量検出回路
71 画像処理回路
72 フラッシュ
74 入力インターフェース
75b、75g カラーフィルタ
76 マイクロレンズ
78 メモリ
80 被写体
81 照明システム
83 平行光光源
81A〜81I 領域
81a〜81i 光源
82 機構
82A ゴニオ機構
82B 回転機構
90 画像処理部
101、103、103A、103B、104、104E、105 撮像装置
100 撮像装置
106 画像取得装置

Claims (11)

  1. 上部電極と、補助電極と、信号電荷として正孔を収集する画素電極と、前記補助電極および前記上部電極と前記画素電極との間に位置する光電変換層と、を含む画素と、
    前記補助電極に対し、第1の電圧と第2の電圧とを選択的に印加可能な電圧印加回路と、
    を備え、
    前記第1の電圧および前記第2の電圧は、前記上部電極に印加される電圧よりも小さく、異なるフレームにおいて印加される
    撮像装置。
  2. 上部電極と、補助電極と、信号電荷として電子を収集する画素電極と、前記補助電極および前記上部電極と前記画素電極との間に位置する光電変換層と、を含む画素と、
    前記補助電極に対し、第1の電圧と第2の電圧とを選択的に印加可能な電圧印加回路と、
    を備え、
    前記第1の電圧および前記第2の電圧は、前記上部電極に印加される電圧よりも大きく、異なるフレームにおいて印加される
    撮像装置。
  3. 前記画素を複数備え、前記複数の画素は、1次元または2次元に配列されている、請求項1または2に記載の撮像装置。
  4. 前記第1の電圧および前記第2の電圧の少なくとも一方は負電圧である、請求項1から3のいずれかに記載の撮像装置。
  5. 前記光電変換層へ入射する単位面積あたり光の量を検出する光量検出回路をさらに備え、
    前記電圧印加回路は、前記光量検出回路の検出結果に基づき電圧を印加する請求項1から4のいずれかに記載の撮像装置。
  6. 画像処理回路をさらに備え、
    前記電圧印加回路は、少なくとも2つのフレームにおいて、異なる電圧を印加し、
    前記画像処理回路は、前記少なくとも2つのフレームの画像信号を合成し、合成した画像信号を出力する請求項1から5のいずれかに記載の撮像装置。
  7. 前記複数の画素の各補助電極は互いに電気的に接続されている請求項3に記載の撮像装置。
  8. 前記電圧印加回路は、2フレーム単位で電圧を変更する請求項7に記載の撮像装置。
  9. 前記複数の画素行および列の2次元に配列されており、
    少なくとも各行の画素の前記補助電極は、各行内において互いに電気的に接続されている請求項3に記載の撮像装置。
  10. 前記複数の画素の前記補助電極は、n行(nは2以上の整数)ごとに群を形成し、各群内において、前記補助電極は互いに電気的に接続され、かつ、各群は、互いに電気的に分離している請求項9に記載の撮像装置。
  11. 被写体を基準にして複数の異なる照射方向から、順次、照明光を出射し、前記照明光で前記被写体を照射する照明システムと、
    前記被写体を透過した前記照明光が入射する位置に配置され、前記異なる照射方向に応じて異なる複数の画像を取得する請求項1から10のいずれかに記載の撮像装置と、
    前記複数の画像を合成して、前記複数の画像の各々よりも分解能の高い前記被写体の高分解能画像を形成する画像処理部と、
    を備える画像取得装置。
JP2019118285A 2014-10-23 2019-06-26 撮像装置および画像取得装置 Active JP6872707B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021061771A JP7178644B2 (ja) 2014-10-23 2021-03-31 撮像装置および画像取得装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014216209 2014-10-23
JP2014216209 2014-10-23

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015123725A Division JP6555512B2 (ja) 2014-10-23 2015-06-19 撮像装置および画像取得装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021061771A Division JP7178644B2 (ja) 2014-10-23 2021-03-31 撮像装置および画像取得装置

Publications (2)

Publication Number Publication Date
JP2019169984A JP2019169984A (ja) 2019-10-03
JP6872707B2 true JP6872707B2 (ja) 2021-05-19

Family

ID=55973429

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2015123725A Active JP6555512B2 (ja) 2014-10-23 2015-06-19 撮像装置および画像取得装置
JP2019118285A Active JP6872707B2 (ja) 2014-10-23 2019-06-26 撮像装置および画像取得装置
JP2021061771A Active JP7178644B2 (ja) 2014-10-23 2021-03-31 撮像装置および画像取得装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2015123725A Active JP6555512B2 (ja) 2014-10-23 2015-06-19 撮像装置および画像取得装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2021061771A Active JP7178644B2 (ja) 2014-10-23 2021-03-31 撮像装置および画像取得装置

Country Status (1)

Country Link
JP (3) JP6555512B2 (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7020770B2 (ja) * 2015-12-04 2022-02-16 キヤノン株式会社 撮像装置、および、撮像システム
JP6808316B2 (ja) 2015-12-04 2021-01-06 キヤノン株式会社 撮像装置、および、撮像システム
JP6808317B2 (ja) * 2015-12-04 2021-01-06 キヤノン株式会社 撮像装置、および、撮像システム
JP6814967B2 (ja) 2016-06-17 2021-01-20 パナソニックIpマネジメント株式会社 撮像装置
JP6887133B2 (ja) 2016-08-05 2021-06-16 パナソニックIpマネジメント株式会社 撮像装置
WO2018025545A1 (ja) 2016-08-05 2018-02-08 パナソニックIpマネジメント株式会社 撮像装置
JP2018046039A (ja) * 2016-09-12 2018-03-22 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および固体撮像装置
JP6808463B2 (ja) 2016-11-30 2021-01-06 キヤノン株式会社 光電変換装置および光電変換システム
JP7000020B2 (ja) * 2016-11-30 2022-01-19 キヤノン株式会社 光電変換装置、撮像システム
JP2020031258A (ja) * 2016-12-27 2020-02-27 パナソニックIpマネジメント株式会社 撮像装置、カメラ、及び撮像方法
JP6920652B2 (ja) 2017-02-03 2021-08-18 パナソニックIpマネジメント株式会社 撮像装置
JP6910009B2 (ja) * 2017-02-03 2021-07-28 パナソニックIpマネジメント株式会社 撮像装置およびカメラシステム
CN108389875A (zh) * 2017-02-03 2018-08-10 松下知识产权经营株式会社 摄像装置
CN108462843A (zh) 2017-02-22 2018-08-28 松下知识产权经营株式会社 摄像装置及摄像模块
JP6784609B2 (ja) * 2017-02-24 2020-11-11 キヤノン株式会社 光電変換装置、撮像システム及び移動体
CN109792495B (zh) 2017-02-28 2022-04-01 松下知识产权经营株式会社 摄像系统及摄像方法
JP6788873B2 (ja) * 2017-03-27 2020-11-25 パナソニックIpマネジメント株式会社 固体撮像素子及びそれを用いたイメージングシステム
JP2018182020A (ja) 2017-04-11 2018-11-15 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、及び電子機器
JP7308440B2 (ja) * 2017-09-28 2023-07-14 パナソニックIpマネジメント株式会社 撮像装置、およびカメラシステム
CN110945865B (zh) * 2017-12-28 2023-06-13 松下知识产权经营株式会社 摄像装置
WO2019155841A1 (ja) * 2018-02-07 2019-08-15 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および撮像装置
CN110139047B (zh) 2018-02-08 2023-06-20 松下知识产权经营株式会社 摄像装置及相机系统、以及摄像装置的驱动方法
JP7019471B2 (ja) * 2018-03-19 2022-02-15 キヤノン株式会社 固体撮像装置及び撮像システム
JP7357297B2 (ja) 2018-09-14 2023-10-06 パナソニックIpマネジメント株式会社 撮像装置および撮像方法
JP7445899B2 (ja) 2018-09-14 2024-03-08 パナソニックIpマネジメント株式会社 撮像装置および撮像方法
WO2020144910A1 (ja) * 2019-01-08 2020-07-16 パナソニックIpマネジメント株式会社 撮像装置
JP2021016070A (ja) * 2019-07-11 2021-02-12 日本放送協会 撮像素子及びその信号読み出し回路
WO2021140753A1 (ja) * 2020-01-07 2021-07-15 ソニーセミコンダクタソリューションズ株式会社 受光素子および受光装置
JP7437171B2 (ja) 2020-01-21 2024-02-22 日本放送協会 信号処理回路及び固体撮像素子
JP7393957B2 (ja) 2020-01-21 2023-12-07 日本放送協会 信号処理回路及び固体撮像素子
CN116195267A (zh) * 2020-09-29 2023-05-30 松下知识产权经营株式会社 摄像装置
CN116491127A (zh) * 2020-12-15 2023-07-25 松下知识产权经营株式会社 摄像装置
WO2022208949A1 (ja) * 2021-03-31 2022-10-06 ソニーセミコンダクタソリューションズ株式会社 撮像素子

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61271867A (ja) * 1985-05-27 1986-12-02 Toshiba Corp 固体撮像装置
JPH03174772A (ja) * 1989-09-29 1991-07-29 Toshiba Corp 固体撮像装置
US6229191B1 (en) 1999-11-19 2001-05-08 Agilent Technologies, Inc. Conductive guard rings for elevated active pixel sensors
JP4916095B2 (ja) 2004-05-13 2012-04-11 ソニー株式会社 固体撮像装置および固体撮像装置の駆動方法
WO2007122890A1 (ja) 2006-03-24 2007-11-01 Konica Minolta Medical & Graphic, Inc. 光電変換装置及び放射線像撮像装置
KR100906060B1 (ko) 2007-09-28 2009-07-03 주식회사 동부하이텍 이미지 센서 및 그 제조방법
US8901541B2 (en) * 2009-04-07 2014-12-02 Rohm Co., Ltd. Photoelectric conversion device and image pick-up device
JP2012257193A (ja) 2011-05-13 2012-12-27 Sony Corp 画像処理装置、撮像装置、および画像処理方法、並びにプログラム
JPWO2013001809A1 (ja) * 2011-06-30 2015-02-23 パナソニック株式会社 固体撮像装置
JP5927483B2 (ja) 2011-10-12 2016-06-01 パナソニックIpマネジメント株式会社 固体撮像装置
JPWO2013089036A1 (ja) 2011-12-16 2015-04-27 ソニー株式会社 撮像装置
JP2013258168A (ja) 2012-06-11 2013-12-26 Fujifilm Corp 固体撮像素子および撮像装置

Also Published As

Publication number Publication date
JP2019169984A (ja) 2019-10-03
JP2021114611A (ja) 2021-08-05
JP2016086407A (ja) 2016-05-19
JP6555512B2 (ja) 2019-08-07
JP7178644B2 (ja) 2022-11-28

Similar Documents

Publication Publication Date Title
JP6872707B2 (ja) 撮像装置および画像取得装置
US10720457B2 (en) Imaging device and image acquisition device
JP6969539B2 (ja) 固体撮像素子、固体撮像素子の駆動方法、及び、電子機器
JP6785429B2 (ja) 撮像装置
JP6952256B2 (ja) 撮像装置
US20170359539A1 (en) Imaging device and imaging system
KR102337317B1 (ko) 고체 촬상 장치 및 그 구동 방법, 및 전자 기기
EP2285098A2 (en) Solid-state image pickup device and driving mehtod thereof, and electronic apparatus
JP6399488B2 (ja) 撮像装置および画像取得装置
JP5885431B2 (ja) 撮像素子及び撮像装置
JP2013183380A (ja) 撮像素子、撮像素子の駆動方法及び撮像システム
JP6674255B2 (ja) 固体撮像素子及び撮像装置
JP5899653B2 (ja) 撮像装置
JP6545013B2 (ja) 画像形成方法、画像形成装置、および画像形成プログラム
JP6256054B2 (ja) 固体撮像素子及び撮像装置
US10623642B2 (en) Image capturing apparatus and control method thereof with change, in exposure period for generating frame, of conversion efficiency
JP2016019157A (ja) 撮像装置及びその制御方法、プログラム、記憶媒体
JP2018117178A (ja) 撮像素子および撮像装置
JP2005303653A (ja) 撮像装置
WO2022130835A1 (ja) 撮像装置
JP6579186B2 (ja) 撮像素子及び撮像装置
JP4431524B2 (ja) 固体撮像素子及びそれを使用した撮像装置
JP2022109556A (ja) 撮像装置および撮像方法
JP2009033015A (ja) 固体撮像素子及び撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190626

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200925

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210302

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210331

R151 Written notification of patent or utility model registration

Ref document number: 6872707

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151