JP6781251B2 - 非発光性再結合を低減するためのｌｅｄの側壁処理 - Google Patents

非発光性再結合を低減するためのｌｅｄの側壁処理 Download PDF

Info

Publication number
JP6781251B2
JP6781251B2 JP2018521638A JP2018521638A JP6781251B2 JP 6781251 B2 JP6781251 B2 JP 6781251B2 JP 2018521638 A JP2018521638 A JP 2018521638A JP 2018521638 A JP2018521638 A JP 2018521638A JP 6781251 B2 JP6781251 B2 JP 6781251B2
Authority
JP
Japan
Prior art keywords
layer
dopant
type
led
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018521638A
Other languages
English (en)
Other versions
JP2018533847A (ja
Inventor
ディビッド ピー． ボーア，
ディビッド ピー． ボーア，
ディミトリー エス． シゾフ，
ディミトリー エス． シゾフ，
ダニエル エー． ヘイガー，
ダニエル エー． ヘイガー，
シャオビン シン，
シャオビン シン，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
Apple Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apple Inc filed Critical Apple Inc
Publication of JP2018533847A publication Critical patent/JP2018533847A/ja
Application granted granted Critical
Publication of JP6781251B2 publication Critical patent/JP6781251B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Description

本明細書で説明する実施形態は、発光ダイオード（light emitting diodes）（ＬＥＤ）に関する。より具体的には、実施形態は、ＬＥＤの側壁において非発光性再結合を低減するためのＬＥＤ構造体に関する。
フラットパネル型ディスプレイパネルは、携帯型電子機器からテレビ及び大型屋外標識ディスプレイに及ぶ電子デバイスの広範囲で好評を博してきている。より高解像度のディスプレイ、並びに、より大きなスクリーンを有する、より薄く、より軽量、かつより低コストな電子デバイスに対する需要が増大している。既存の有機発光ダイオード（organic light emitting diode）（ＯＬＥＤ）技術は、薄膜トランジスタ（thin film transistor）（ＴＦＴ）基板の上の発光性有機層を特徴として備えている。既存の液晶ディスプレイ（liquid crystal display）（ＬＣＤ）技術は、ＴＦＴ基板の上の液晶層、及びバックライトユニットを特徴として備えている。最近では、発光性無機半導体ベースのマイクロＬＥＤを高解像度ディスプレイに組み込むことが提案されている。
実施形態は、発光ダイオード構造体（例えば、ＬＥＤ）、及び発光ダイオード構造体（例えば、ＬＥＤ）の側壁において非発光性再結合を低減するための様々な構造的成を有する発光ダイオード構造体（例えば、ＬＥＤ）の形成方法を説明する。いくつかの実施形態では、発光ダイオード構造体の構成は、発光構造体表面へのキャリア拡散を低減するための発光ダイオード構造体側壁の表面拡散を、電流注入領域を内部に閉じ込めるためのピラー構造体と組み合わせる。いくつかの実施形態では、発光構造体は、クラッド層内の変調ドーピングプロファイルと、発光構造体側壁に沿ってｎｐ超格子を形成するための側壁ドーパントプロファイルとを含む。いくつかの実施形態では、発光構造体は、浅いドーピング又は再成長層のためのエントリ点を形成するための、選択的にエッチングされたクラッド層を含む。
一実施形態では、発光構造体（例えば、ＬＥＤ構造体）は、本体（例えば、ＬＥＤ本体）を含み、この本体は、第１のドーパント型でドープされた第１の（例えば、上部）クラッド層と、バリア層（例えば、下部バリア層）と、第１のクラッド層とバリア層との間の活性層と、を含む。そのような実施形態では、ピラー構造体は、本体の第１の（例えば、下部）表面から突出し、このピラー構造体は、第１のドーパント型とは反対の第２のドーパント型でドープされた第２の（例えば、下部）クラッド層を含む。発光構造体は、本体の側壁及び本体の第１の表面にわたるドーパント濃縮部を含む閉じ込め領域を更に含むことができる。一実施形態では、ドーパント濃縮部は、第２のドーパント型で形成され、本体の側壁から発光構造体の中心縦軸に向かって、かつ本体の第１の表面から活性層に向かって侵入し、更にドーパント濃縮部は、ピラー構造体の側壁を越えて本体内で発光構造体の中心縦軸に向かって横方向に侵入する。例えばドーパント濃縮部は、本体の側壁から中心縦軸に向かって、かつ本体の底面から活性層に向かって侵入することができる。ドーパント濃縮部はまた、本体内のピラー構造体の側壁の上において、中心縦軸に向かって横方向に侵入することができる。
一実施形態では、ピラー構造体は、バリア層の表面（例えば、底面）から突出し、閉じ込め領域のドーパント濃縮部は、バリア層の表面（例えば、底面）にわたり、更にこのドーパント濃縮部は、ピラー構造体の側壁を越えてバリア層内で中心縦軸に向かって横方向に侵入する。例えば、ドーパント濃縮部は、バリア内で中心縦軸に向かって横方向に、かつピラー構造体の側壁の上で侵入することができる。
一実施形態では、第１のドーパント型はｎ型であり、第２のドーパント型はｐ型であり、ドーパント濃縮部は、Ｍｇ又はＺｎのドーパントから形成される。一実施形態では、共形のパッシベーション層は、本体の側壁、ピラー構造体の側壁、及び本体とは反対側のピラー構造体の表面（例えば、底面）上に形成されており、これらにわたる。開口部を、ピラー構造体の表面上の共形のパッシベーション層内に形成することができ、導電性接触部（例えば、下部導電性接触部）が、ピラー構造体の表面（例えば、底面）の上であって、かつ共形のパッシベーション層の開口部内に形成される。
一実施形態では、ドーパント濃縮部は、活性層及び第１の（例えば、上部）クラッド層内におけるよりも、バリア層（例えば、下部バリア層）内において中心縦軸に向かって更に侵入する。発光構造体は、第１（例えば、底面）を含む基体（例えば、上部基体）を更に含むことができ、本体は、基体の第１の表面から突出し、基体の第１の表面は、本体よりも幅広である。ドーパント濃縮部は、基体（例えば、上部基体）の第１の（例えば、底）面にわたり、基体の第１の（例えば、底）面とは反対側の基体の第２の（例えば、上）面に向かって侵入することができる。第２の（例えば、上部）導電性接触部は、基体の第２の（例えば、上）面上に形成することができる。一実施形態では、導電性接触部（例えば、下部導電性接触部）は、ディスプレイ基板上のコンタクトパッドにはんだ材料で接合される。
一実施形態では、ドーパント濃縮部は、第１の（例えば、上部）クラッド層内におけるよりも、バリア層（例えば、下部バリア層）及び活性層内でにおいて中心縦軸に向かって更に侵入する。発光構造体は、第１（例えば、底面）を含む基体（例えば、上部基体）を更に含むことができ、本体は、基体の第１の表面から突出し、基体の第１の表面は、本体よりも幅広である。ドーパント濃縮部は、基体（例えば、上部基体）の第１の（例えば、底）面にわたり、基体の第１の（例えば、底）面とは反対側の基体の第２の（例えば、上）面に向かって侵入することができる。第２の（例えば、上部）導電性接触部は、基体の第２の（例えば、上）面上に形成することができる。一実施形態では、導電性接触部（例えば、下部導電性接触部）は、ディスプレイ基板上のコンタクトパッドにはんだ材料で接合される。
一実施形態では、発光構造体（例えば、ＬＥＤ構造体）は、本体（例えば、ＬＥＤ本体）を含み、この本体は、第１のドーパント型でドープされた第１の（例えば、上部）クラッド層と、第１のドーパント型とは反対の第２のドーパント型でドープされた第２の（例えば、下部）クラッド層と、第１のクラッド層と第２のクラッド層との間の活性層と、を含む。ドーパント濃縮部を含む閉じ込め領域は、第１の（例えば、上部）クラッド層、活性層、及び第２の（例えば、下部）クラッド層の側壁にわたることができ、ここでドーパント濃縮部は、第１のクラッド層、活性層、及び第２のクラッド層の側壁から発光構造体の中心縦軸に向かって侵入する。一実施形態では、第１のドーパント型はｎ型であり、第２のドーパント型はｐ型であり、ドーパント濃縮部は、Ｍｇ又はＺｎのｐ型ドーパントから形成される。一実施形態では、ドーパント濃縮部は、活性層とは反対側の第１の（例えば、上部）クラッド層の表面（例えば、上面）にまで延びない。発光構造体は、第１の（例えば、上部）クラッド層の側壁上にｐｎ接合を含むことができる。一実施形態では、第１のクラッド層は、交互に互いの上に繰り返すｎ−型領域とｎ＋型領域を含む。例えば、ｎ−型領域は、このｎ−型領域に重なり合うドーパント濃縮部の部分におけるｐ型ドーパント濃度よりも小さいｎ型ドーパント濃度を有することができる。ｎ＋型領域は、このｎ＋型領域に重なり合うドーパント濃縮部の部分におけるｐ型ドーパント濃度よりも大きなｎ型ドーパント濃度を有することができる。
一実施形態では、発光構造体（例えば、ＬＥＤ構造体）は、本体（例えば、ＬＥＤ本体）を含み、この本体は、第１のドーパント型でドープされた第１の（例えば、上部）クラッド層と、第１のドーパント型とは反対の第２のドーパント型でドープされた接触層（例えば、下部接触層）と、第１のクラッド層と接触層との間の活性層と、を含む。本体は、接触層と活性層との間にある第２の（例えば、下部）クラッド層であって、第２のドーパント型でドープされた第２のクラッド層、第１のクラッド層と活性層との間にある第１の（例えば、上部）バリア層、及び第２のクラッド層と活性層との間にある第２の（例えば、下部）バリア層、を付加的に含むことができる。一実施形態では、第１の（例えば、上部）クラッド層及び第２の（例えば、下部）クラッド層の横方向縁部は、第１の（例えば、上部）バリア層、活性層、及び第２の（例えば、下部）バリア層の横方向縁部よりも、本体の中心縦軸に接近している。一実施形態では、第１のドーパント型はｎ型であり、第２のドーパント型はｐ型である。発光構造体は、ｎ型にドープされた第１の（例えば、上部）クラッド層、第１の（例えば、上部）バリア層、活性層、第２の（例えば、下部）バリア層、ｐ型にドープされた第２の（例えば、下部）クラッド層、及びｐ型にドープされた接触層の横方向縁部にわたるｐ型ドーパント濃縮部を含む閉じ込め領域を更に含むことができる。一実施形態では、ｐ型ドーパント濃縮部は、第１の（例えば、上部）バリア層よりも活性層の大きな体積を占め、ｐ型ドーパント濃縮部は、第２の（例えば、下部）バリア層よりも活性層の大きな体積を占める。
一実施形態では、発光構造体（例えば、ＬＥＤ構造体）は、本体（例えば、ＬＥＤ本体）を含み、この本体は、第１のドーパント型でドープされた第１の（例えば、上部）クラッド層と、第１のドーパント型とは反対の第２のドーパント型でドープされた接触層（例えば、下部接触層）と、第１のクラッド層と接触層との間の活性層と、接触層と活性層との間の第２の（例えば、下部）クラッド層と、第２のドーパント型でドープされた第２のクラッド層と、第１のクラッド層と活性層との間のバリア層（例えば、上部バリア層）と、を含む。一実施形態では、第１の（例えば、上部）クラッド層及び第２の（例えば、下部）クラッド層の横方向縁部は、バリア層（例えば、上部バリア層）及び活性層の横方向縁部よりも本体の中心縦軸に接近している。一実施形態では、第１のドーパント型はｎ型であり、第２のドーパント型はｐ型である。発光構造体は、第１の（例えば、上部）クラッド層、バリア層、活性層、及び第２の（例えば、下部）クラッド層、及び接触層の横方向縁部の直上に再成長層を更に含むことができる。再成長層は、Ｔｅ又はＦｅなどのドーパントでドープすることができる。一実施形態では、再成長層は、接触層（例えば、下部接触層）と活性層との間にあり、かつ第２の（例えば、下部）クラッド層に横方向に隣接する容積を直接充填する。
一実施形態に係る、バルクＬＥＤ基板の概略側断面図である。
一実施形態に係る、多重量子井戸（multiple quantum well）（ＭＱＷ）活性層の概略側断面図である。
一実施形態に係る、ピラー構造体及び表面ドーピングを含むＬＥＤの形成方法を示すフローチャートである。
一実施形態に係る、デバイス層内に形成されたメサ溝及びメサ構造体のアレイの概略側断面図である。
一実施形態に係る、メサ構造体のアレイ上に形成されたピラー構造体の概略側断面図である。
一実施形態に係る、浅い表面ドーピングプロファイルの概略側断面図である。
一実施形態に係る、深い表面ドーピングプロファイルの概略側断面図である。
一実施形態に係る、デバイス層内に形成された溝及び上部基体のアレイの概略側断面図である。
一実施形態に係る、ピラー構造体及びメサ構造体のアレイの上に形成されたパターン化したパッシベーション層の概略側断面図である。
一実施形態に係る、パターン化したパッシベーション層内の開口部内に形成された下部導電性接触部のアレイの概略側断面図である。
一実施形態に係る、ピラー構造体及びメサ構造体のアレイの上に形成されたパターン化した犠牲剥離層の概略側断面図である。
一実施形態に係る、安定化層を有するキャリア基板に接合された、パターン化したバルクＬＥＤ基板の概略側断面図である。
一実施形態に係る、安定化支柱のアレイによって支持された上部基体、本体及びピラー構造体を含むＬＥＤのアレイの概略側断面図である。
一実施形態に係る、安定化支柱のアレイによって支持された本体及びピラー構造体を含むＬＥＤのアレイの概略側断面図である。
複数の実施形態に係る、上部基体、本体、ピラー構造体、及び深い表面ドーピングプロファイルを備える閉じ込め領域を有するＬＥＤの概略側断面図である。 複数の実施形態に係る、上部基体、本体、ピラー構造体、及び深い表面ドーピングプロファイルを備える閉じ込め領域を有するＬＥＤの概略側断面図である。
複数の実施形態に係る、上部基体、本体、ピラー構造体、及び浅い表面ドーピングプロファイルを備える閉じ込め領域を有するＬＥＤの概略側断面図である。 複数の実施形態に係る、上部基体、本体、ピラー構造体、及び浅い表面ドーピングプロファイルを備える閉じ込め領域を有するＬＥＤの概略側断面図である。
一実施形態に係る、本体、ピラー構造体、及び深い表面ドーピングプロファイルを備える閉じ込め領域を有するＬＥＤの概略側断面図である。
一実施形態に係る、本体、ピラー構造体、及び浅い表面ドーピングプロファイルを備える閉じ込め領域を有するＬＥＤの概略側断面図である。
一実施形態に係る、ウエハレベルのドーピングを含むＬＥＤの形成方法を示すフローチャートである。
一実施形態に係る、バルクＬＥＤ基板の概略側断面図である。
一実施形態に係る、変調ドーピングを有するクラッド層を含むバルクＬＥＤ基板の概略側断面図である。
複数の実施形態に係る、バルクＬＥＤ基板内に形成されたドーパントウェルの概略側断面図である。 複数の実施形態に係る、バルクＬＥＤ基板内に形成されたドーパントウェルの概略側断面図である。
一実施形態に係る、変調ドーピングを有するクラッド層を含むバルクＬＥＤ基板の近接概略側断面図である。
複数の実施形態に係る、デバイス層内に形成されたメサ溝及びメサ構造体のアレイの概略側断面図である。 複数の実施形態に係る、デバイス層内に形成されたメサ溝及びメサ構造体のアレイの概略側断面図である。
複数の実施形態に係る、ドープされた側壁を含むＬＥＤの概略側断面図である。 複数の実施形態に係る、ドープされた側壁を含むＬＥＤの概略側断面図である。
複数の実施形態に係る、ＬＥＤ側壁に沿ったｎｐ超格子を含むＬＥＤの概略側断面図である。 複数の実施形態に係る、ＬＥＤ側壁に沿ったｎｐ超格子を含むＬＥＤの概略側断面図である。
一実施形態に係る、クラッド層の選択的エッチング及び浅いドーピングを含むＬＥＤの形成方法を示すフローチャートである。
一実施形態に係る、デバイス層内に形成されたメサ溝及びメサ構造体のアレイの概略側断面図である。
一実施形態に係る、選択的にエッチングされたクラッド層の概略側断面図である。
一実施形態に係る、浅いドーピングプロファイルの概略側断面図である。
複数の実施形態に係る、選択的にエッチングされたクラッド層及び浅いドーピングを含むＬＥＤの概略側断面図である。 複数の実施形態に係る、選択的にエッチングされたクラッド層及び浅いドーピングを含むＬＥＤの概略側断面図である。 複数の実施形態に係る、選択的にエッチングされたクラッド層及び浅いドーピングを含むＬＥＤの概略側断面図である。 複数の実施形態に係る、選択的にエッチングされたクラッド層及び浅いドーピングを含むＬＥＤの概略側断面図である。
一実施形態に係る、クラッド層の選択的エッチング及び再成長を含むＬＥＤの形成方法を示すフローチャートである。
一実施形態に係る、デバイス層内に形成されたメサ溝及びメサ構造体のアレイの概略側断面図である。
一実施形態に係る、選択的にエッチングされたクラッド層の概略側断面図である。
一実施形態に係る、再成長層の概略側断面図である。
複数の実施形態に係る、選択的にエッチングされたクラッド層及び再成長層を含むＬＥＤの概略側断面図である。 複数の実施形態に係る、選択的にエッチングされたクラッド層及び再成長層を含むＬＥＤの概略側断面図である。
一実施形態に係る、選択的にエッチングされた活性領域を有するＬＥＤの形成方法の概略側断面図である。 一実施形態に係る、選択的にエッチングされた活性領域を有するＬＥＤの形成方法の概略側断面図である。 一実施形態に係る、選択的にエッチングされた活性領域を有するＬＥＤの形成方法の概略側断面図である。 一実施形態に係る、選択的にエッチングされた活性領域を有するＬＥＤの形成方法の概略側断面図である。
一実施形態に係る、選択的にエッチングされた犠牲領域を有するＬＥＤの形成方法の概略側断面図である。 一実施形態に係る、選択的にエッチングされた犠牲領域を有するＬＥＤの形成方法の概略側断面図である。 一実施形態に係る、選択的にエッチングされた犠牲領域を有するＬＥＤの形成方法の概略側断面図である。
一実施形態に係る、選択的にエッチングされた犠牲領域を有するＬＥＤの形成方法の概略側断面図である。 一実施形態に係る、選択的にエッチングされた犠牲領域を有するＬＥＤの形成方法の概略側断面図である。 一実施形態に係る、選択的にエッチングされた犠牲領域を有するＬＥＤの形成方法の概略側断面図である。
一実施形態に係る、選択的にエッチングされた犠牲領域を有するＬＥＤの形成方法の概略側断面図である。 一実施形態に係る、選択的にエッチングされた犠牲領域を有するＬＥＤの形成方法の概略側断面図である。 一実施形態に係る、選択的にエッチングされた犠牲領域を有するＬＥＤの形成方法の概略側断面図である。
複数の実施形態に係る、メサ溝及びメサ構造体のアレイの形成を含むＬＥＤの形成方法の概略側断面図である。 複数の実施形態に係る、メサ溝及びメサ構造体のアレイの形成を含むＬＥＤの形成方法の概略側断面図である。 複数の実施形態に係る、メサ溝及びメサ構造体のアレイの形成を含むＬＥＤの形成方法の概略側断面図である。 複数の実施形態に係る、メサ溝及びメサ構造体のアレイの形成を含むＬＥＤの形成方法の概略側断面図である。 複数の実施形態に係る、メサ溝及びメサ構造体のアレイの形成を含むＬＥＤの形成方法の概略側断面図である。
一実施形態に係る、バックプレーン上に一体化されたＬＥＤの概略側断面図である。
一実施形態に係る、ディスプレイシステムの概略図である。
実施形態は、ＬＥＤ、及びＬＥＤの側壁において非発光性再結合を低減するための様々な構造的構成を有するＬＥＤの形成方法を記載する。具体的には、実施形態は、マイクロＬＥＤ、及びＬＥＤの側壁において非発光性再結合を低減するための様々な構造的構成を有するマイクロＬＥＤの形成方法を記載する。複数の実施形態によれば、マイクロＬＥＤは、無機半導体ベースの材料から形成されており、ＬＥＤ横寸法がキャリア拡散長に近づく１〜３００μｍ、１〜１００μｍ、１〜２０μｍ、又はより具体的には５μｍなどの１〜１０μｍの側壁の間の最大横寸法を有することがある。
側壁は、発光性ＬＥＤ、特にマイクロＬＥＤにとって、注入キャリアに対する非発光性再結合のシンクになり得ることが観察されている。このことは、不満足な接合、化学的汚染、及び構造上の損傷（特にドライエッチングした場合）によって特徴づけられた側壁が原因の場合がある。注入キャリアは、これらの欠陥に関連する状態で非発光的に再結合する。よって、ＬＥＤの外周は光学的に無効となることがあり、ＬＥＤの全体的な効率が低下する。この非発光性再結合はまた、表面でバンドが曲がった結果として生じることがあり、このことで電子と正孔が非発光的に結合するまで閉じ込められる状態の密度が生じる。側壁表面効果が生じる特徴的な距離はキャリア拡散長に関係し、これは複数の実施形態によるいくつかの適用では典型的に１〜１０μｍであり得る。よって、効率の低下は、ＬＥＤ横寸法がキャリア拡散長に近づくマイクロＬＥＤにおいて特に深刻である。
かかる非発光性再結合は、特に、電流が欠陥を飽和させることができない特性内部量子効率（ＩＱＥ）曲線のプレドループ領域にてＬＥＤが低電流密度で駆動される場合、ＬＥＤデバイス効率に著しい影響を与える可能性がある。複数の実施形態によれば、側壁の表面改質、電流閉じ込め構造、及びそれらの組み合わせは、活性層の外側又は側面の近傍での非発光性再結合の量を減少させることができ、ＬＥＤデバイスの効率を上昇させることができると記載されている。
一態様では、実施形態は、ドープされた閉じ込め領域（例えば、ｐ型にドープされた）を含むＬＥＤ構造体を記載し、この閉じ込め領域は、ＬＥＤ本体の側壁、及びドープされたクラッド層（例えば、ｐ型にドープされた）を含むピラー構造体が突出する下部バリア層の底面にわたるドーパント（例えば、Ｍｇ、Ｚｎ）濃縮部を含む。したがって、実施形態は、ＬＥＤ表面へのキャリア拡散を低減するためのＬＥＤ本体側壁の表面改質と、電流注入領域を内部に閉じ込めるためのピラー構造体とを組み合わせるＬＥＤ構成を記載する。これは、潜在的に、１）側壁表面へのキャリア拡散を低減し、２）フェルミ準位ピン留め効果を遮蔽し、及び／又は３）ＬＥＤ側壁表面へのキャリアドリフトを低減することができる。
別の態様では、実施形態は、変調ドーピングプロファイル（例えば、ｎ＋、ｎ−）を、ドープされた（例えば、ｎ型）クラッド層内に組み込むＬＥＤ構造体を記載する。一実施形態では、反対のドーパント型のドーパント（例えば、Ｚｎなどのｐ型ドーパント）が、ＬＥＤ構造体の側壁に拡散される。ｐ型ドーパントがｎ型クラッド層内で変調ｎ型ドーピングプロファイルに重なり合うｎｐ超格子が形成される。ｎｐ超格子内に結果として生じるｎ型及びｐ型層の厚さ、成長した状態のｎ型ドーピングプロファイル、及び拡散されたｐ型ドーパントの濃度を適切に調整することにより、拡張された電流ブロック構造体をＬＥＤ側壁に沿って形成することができる。ｎｐ超格子内の背面ｐｎ接合（すなわち、拡張された空乏領域）を用いて、１）なんらかの電流閉じ込めを実現し、２）ｐ型ドーパント拡散によって形成された寄生ｐｎ接合に関連する漏洩電流を最小化し、３）ＬＥＤ側壁での非発光性再結合を最小化し、及び／又は４）ｎ型接触電極に対する位置調整許容誤差を緩和することができる。
別の態様では、実施形態は、選択的にエッチングされたクラッド層を含むＬＥＤ構造体を記載する。一実施形態では、選択的にエッチングされたクラッド層は、活性層への浅いドーパント（例えば、Ｚｎなどのｐ型ドーパント）拡散のためのエントリ点を形成する。そのような実施形態では、選択的エッチングにより、より低い温度又は時間の割当量によって浅いｐ型ドーパント拡散を行うことができる。一実施形態では、再成長層は、活性層付近で表面が露出することに起因する表面再結合を低減するために、クラッド層の選択的エッチングの後で形成される。
別の態様では、実施形態は、ＬＥＤ本体内で選択的にエッチングされた活性領域又は犠牲層を含むＬＥＤ構造体を記載する。選択的エッチングにより、メサ溝エッチング中に発生した損傷を除去することができ、及び／又は電流をＬＥＤ本体内部に閉じ込めることができる。一実施形態では、選択的エッチングは、光電子化学（photo electro chemical）（ＰＥＣ）エッチング技術を用いて実行される。
様々な実施形態では、図を参照して説明する。しかし、特定の実施形態は、これらの特定の詳細の１つ以上がなくても実行することができ、又は他の知られている方法及び構成と組み合わせて実行することができる。以下の説明では、実施形態の徹底的な理解を提供するために、特定の構成、寸法、及びプロセスなど、多数の特定の詳細について述べる。他の場合、実施形態を不必要に曖昧にしないように、よく知られている半導体プロセス及び製造技法について特に詳細には説明しない。本明細書全体にわたって、「一実施形態」への参照は、その実施形態に関連して記載する特定の特徴、構造体、構成、又は特性が、少なくとも１つの実施形態に含まれることを意味する。したがって、本明細書全体にわたって様々な場所における「一実施形態では」という語句への言及は、必ずしも同じ実施形態を参照しているとは限らない。更に、１以上の実施形態において、任意の好適なやり方で、特定の特徴、構造体、構成、又は特性を組み合わせることができる。
本明細書で使用される用語「上部（top）」、「下部（bottom）」、「の上に（above）」、「の上に（over）」、「へと（to）」、「の間（between）」、「にわたる（spanning）」、及び「上に（on）」は、他の層に対するある層の相対位置について、言及する場合がある。ある層が別の層「の上に（above）」、「の上に（over）」、「にわたる（spanning）」、若しくは「上に（on）」あること、又は別の層「へと（to）」若しくは「接触（contact）」して接合することは、別の層と直接接触してもよく、又は１つ以上の介在層を有してもよい。層と層の「間」に位置する１つの層は、それらの層に直接接触する場合も、又は１以上の介在層を有する場合もある。更に、「上部（top）」及び「下部（bottom）」層及び表面の呼称は、互いに対する層の相対位置を指すが、この呼称は、例えば、一体化された構造体において、逆転することがある。
以下の説明では、ＬＥＤを形成するための例示的な処理シーケンス及び構造体を説明する。図１Ａには、本発明の一実施形態に係る、バルクＬＥＤ基板１００の側断面図が示されている。バルクＬＥＤ基板１００の構造体は、様々な組成物及び意図する発光スペクトルに適用可能である。例えば、バルクＬＥＤ基板１００は、ＩＩ−ＶＩ材料、ＩＩＩ−Ｖ窒化物材料、又はＩＩＩ−Ｖリン化物材料を含み、様々な発光スペクトルの発光のために設計することができる。例えば、バルクＬＥＤ基板１００は、ＡｌＩｎＧａＰ材料系又はＺｎＭｇＢｅＳＳｅ材料系を用いて製造することができる。特定の実施形態では、バルクＬＥＤ基板１００は、ＡｌＩｎＧａＰ材料系に基づき、赤色発光のために設計される。例えば、バルクＬＥＤ基板１００は、６２５ｎｍなどの、６００ｎｍ〜７５０ｎｍの間のピーク発光波長のために設計することができる。したがって、ＡｌＩｎＧａＰ材料系に関して、以下の構造体を説明するが、この例示的な構造体は、異なる材料系に基づくＬＥＤ用に使用することができる。
一実施形態では、バルクＬＥＤ基板１００の形成は、例えば、２５０〜１０００μｍの厚さを有するＧａＡｓ成長用基板などの成長用基板１０１上にデバイス層１１７を形成することから始まる。成長用基板１０１は、任意選択的に、例えば、シリコン（Ｓｉ）又はテルル（Ｔｅ）などのｎ型ドーパントでドープすることができる。次に、有機金属化学気相成長（metal organic chemical vapor deposition）（ＭＯＣＶＤ）などの好適な技術を使用して、デバイス層１１７の層１０２〜１１４を成長用基板１０１上に成長させることができる。図に示すように、ｎ型接触層１０２を、任意選択的に、例えば０．１〜１．０μｍの厚さに成長用基板１０１上で成長させる。一実施形態では、ｎ型接触層１０２は、ドーパント濃度が０．５〜４×１０１８ｃｍ−３であるＳｉ又はＴｅを有するＡｌＩｎＧａＰから形成される。ｎ型接触層１０２は、すべてのＬＥＤ適用に対して存在する必要はない。次に、ｎ型クラッド層１０４を、例えば０．０５〜０．５μｍの厚さに、任意選択のｎ型接触層１０２上で成長させる。ｎ型クラッド層１０４は、ＡｌＩｎＰ、ＡｌＧａＩｎＰ、及びＡｌＧａＡｓなどの材料から形成することができる。一実施形態では、ｎ型クラッド層１０４は、ドーパント濃度が１×１０１８ｃｍ−３であるＳｉを有するＡｌＩｎＰから形成される。次に、ｎ側（上部）バリア層１０６を、例えば０．０５〜０．５μｍの厚さに、ｎ型クラッド層１０４上で成長させる。ｎ側バリア層１０６は、ＡｌＩｎＰ、ＡｌＧａＩｎＰ、及びＡｌＧａＡｓなどの材料から形成することができる。一実施形態では、ｎ側バリア層１０６は、ＡｌＩｎＧａＰから形成され、成長中に意図せずにドープされる。一実施形態では、ｎ側バリア層１０６は、勾配組成を有さない（例えば、アルミニウム含有率が一定である）。次に、活性領域１０８を、ｎ側バリア層１０６上で成長させる。活性領域１０８は、１つ以上の量子井戸（quantum well）（ＱＷ）層又はバルク活性層を含むことができる。図１Ｂに示す実施形態では、１つ以上の量子井戸層１０８Ａ又はバルク活性層は、ＩｎＧａＰ又はＡｌＩｎＧａＰから形成され、周囲のバリア層と同じ合金（例えば、ＡｌＩｎＧａＰ）のスペーサ層１０８Ｂによって分離されている。次に、ｐ側（下部）バリア層１１０を、任意選択的に、例えば０．０５〜０．５μｍ、又はより具体的には約１００ｎｍの厚さに、活性層１０８上で成長させる。Ｐ側バリア層１１０は、ＡｌＩｎＰ、ＡｌＧａＩｎＰ、及びＡｌＧａＡｓなどの材料から形成することができる。一実施形態では、ｐ側バリア層１１０は、ＡｌＩｎＧａＰから形成され、成長中に意図せずにドープされる。次に、ｐ型（下部）クラッド層１１２を、ｐ側バリア層１１０上で形成することができる。ｐ型クラッド層１１２は、ＡｌＩｎＰ、ＡｌＧａＩｎＰ、及びＡｌＧａＡｓなどの材料から形成することができる。一実施形態では、ｐ型クラッド層１１２は、ドーパント濃度が５×１０１７ｃｍ−３〜１．５×１０１８ｃｍ−３であるＭｇを有するＡｌＩｎＰから形成される。一実施形態では、ｐ型クラッド層１１２は、実質的に均一なｐ型ドーパント濃度を有することができ、これは、周囲の層との拡散による濃度勾配よりも小さい。る。一実施形態では、ｐ型ドーパント濃度は、均一ではない。例えば、ドーピングは、例えば１００〜２００ｎｍの特定のセットバック距離を置いた後、ｐ型クラッド層１１２内で開始することができる。次に、ｐ型接触層１１４を、任意選択的に、例えば０．１〜５０．０μｍの厚さに、ＬＥＤがより薄い場合には例えば、０．１〜１．５μｍに、ｐ型クラッド層１１２上で成長させる。一実施形態では、任意選択のｐ型接触層１１４は、ドーパント濃度が例えば１×１０１８ｃｍ−３〜１×１０１９ｃｍ−３であるＭｇ、Ｚｎ、又はＣを有するＧａＰ又はＧａＡｓから形成される。
複数の実施形態によれば、バリア層１０６、１１０は、活性層１０８内の１つ以上の量子井戸層に対して大きな伝導帯オフセットを有する材料から形成することができる。この態様では、量子井戸に対する最大伝導帯オフセットは、量子井戸に電子を閉じ込める。複数の実施形態によれば、ドープされたクラッド層１０４、１１２は、注入されたキャリアを閉じ込めるために、高いバンドギャップを有するように選択することができる。例えば、ドープされたクラッド層１０４、１１２は、隣接するバリア層よりも高いバンドギャップエネルギを有することができる。一実施形態では、バリア層１０６、１１０は、（ＡｌｘＧａ１−ｘ）０．５Ｉｎ０．５Ｐ合金（式中、０．５≦ｘ≦０．８、例えば０．２≦ｘ≦０．８）である。一実施形態では、ドープされたクラッド層１０４、１１２は、（ＡｌｘＧａ１−ｘ）０．５Ｉｎ０．５Ｐ合金（式中、０．６≦ｘ≦１．０）である。
図２には、一実施形態に係る、ピラー構造体及び表面ドーピングを含むＬＥＤの形成方法のフローチャートが示されている。明瞭にするために、図２の以下の説明は、本明細書で説明する他の図面に見出される参考の特徴に関して説明する。作業２０１０で、バルクＬＥＤ基板１００のデバイス層１１７内に、メサ構造体１３０のアレイを形成する。作業２０２０で、メサ構造体１３０のアレイ上に、ピラー構造体１４０のアレイが形成される。作業２０３０で、メサ構造体１３０のアレイ及び横方向に隣接するメサ構造体の間にあるデバイス層の露出表面にドーパントを注入又は拡散し、閉じ込め領域１５０を形成する。いくつかの実施形態では、ピラー構造体１４０のエッチング中に使用されるマスクは、引き続き、作業２０３０での注入又は拡散中に使用することができる。複数の実施形態によれば、作業２０１０と２０２０の順序は、入れ替えることができる。
複数の実施形態によれば、閉じ込め領域１５０のドーパント濃度プロファイルの位置は、ＬＥＤ側壁から侵入する、又はピラー構造体の側壁の上に横方向に侵入するとして説明される。上部導電性接触部はまた、閉じ込め領域のドーパント濃度プロファイルの直上であるとして説明される。注入又は拡散に起因するドーパント濃度プロファイルは、潜在的に、ＬＥＤの動作に影響を及ぼすものから影響の無視できるものまでに及び、広範囲のドーパントプロファイルをカバーすることができることを理解されたい。したがって、複数の実施形態によれば、閉じ込め領域１５０の縁部は、相対的クラッド層１０４、１１２の公称イン・シトゥードーパント濃度、又は変調クラッド層内のｎ型ドーパント濃度に近似する又はこれを上回る濃度のようなドーパント濃度閾値量によって特徴付けることができる。例示的な実施形態では、１×１０１７ｃｍ−３のドーパント濃度は、相対的クラッド層１０４、１１２のイン・シトゥードーパント濃度に近似することができる。例示的な実施形態では、１×１０１８ｃｍ−３より大きなドーパント濃度は、相対的クラッド層１０４、１１２のイン・シツゥードーパント濃度を上回ることができる。例示的な実施形態では、５×１０１７ｃｍ−３より大きなドーパント濃度は、変調クラッド層内のイン・シトゥーｎ型ドーパント濃度を上回ることができる。
図３は、一実施形態に係る、デバイス層内に形成されたメサ溝１２０及びメサ構造体１３０のアレイの概略側断面図である。例示した特定の実施形態では、接触層１１４、１０２は、別個に図示されていない。しかし、接触層１１４、１０２は、図１Ａに関連して説明したのと同様に存在することができる。図３〜図１５の以下の説明では、クラッド層１１２の処理は、接触層１１４（別個に示さない）の類似の処理を含むことができ、クラッド層１０４の処理は、接触層１０２（別個に示さない）の類似の処理を含むことができる。したがって、クラッド層１１２の処理は、ドープされた（例えば、ｐ型にドープされた）クラッド層１１２及びドープされた（例えば、ｐ型にドープされた）接触層１１４の処理を代表することができる。同様に、クラッド層１０４の処理は、ドープされた（例えば、ｎ型にドープされた）クラッド層１０４及びドープされた（例えば、ｎ型にドープされた）接触層１０２の処理を代表することができる。図３に示す特定の実施形態では、メサ溝１２０は、クラッド層１０４を少なくとも部分的に通って形成される。一実施形態では、メサ溝１２０は、クラッド層１０４を貫通して接触層１０２に入り込むように（又はその上で停止するように）形成することができる。あるいは、溝は、接触層１０２を完全に貫通して形成することができる。以下の説明でより明らかになるように、メサ溝１２０の幅及び深さは、形成されることになるＬＥＤ本体１３２（図１２Ａ〜図１５を参照）の寸法を少なくとも部分的に決定する。
エッチングは、ウェットエッチング又はドライエッチング技術などの好適な技術を用いて形成することができる。一実施形態では、メサ溝１２０は、最初の部分的なドライエッチングによって形成され、次にウエハがＭＯＣＶＤチャンバに移送され、メサ溝１２０のエッチングを完了する。このようにして、最終的にエッチングされた表面はＭＯＣＶＤチャンバ内でエッチングすることで調節され、ドライエッチング作業中に形成された物理的損傷はＭＯＣＶＤチャンバ内での化学エッチングによって取り除かれる。用いることのできる例示的なドライエッチング法としては、反応性イオンエッチング（reactive ion etching）（ＲＩＥ）、電子サイクロトロン共鳴（electro-cyclotron resonance）（ＥＣＲ）、誘導結合プラズマ反応性イオンエッチング（inductively coupled plasma reactive ion etching）（ＩＣＰ−ＲＩＥ）、及び化学アシストイオンビームエッチング（chemically assisted ion-beam etching）（ＣＡＩＢＥ）が挙げられる。ドライエッチング化学物質は、Ｃｌ２、ＢＣｌ３、又はＳｉＣｌ４などの化学種を含むハロゲンベースであってもよい。ＭＯＣＶＤチャンバ内のエッチング化学反応は、付加的に、４００℃〜７００℃などの高温であってもよい。具体的なエッチング化学物質は、腐食性エッチング剤とグループＶ元素を安定化させ、高いエッチング温度で別途発生し得る分解を抑制するグループＶ分解抑制剤との組み合わせを含んでもよい。一実施形態では、エッチング用化学物質は、ＨＣｌ又はＣｌ２などの腐食性エッチング剤、及びＰＨ３などのグループＶ分解抑制剤を含む。一実施形態では、エッチング化学物質は、ＨＣｌ、Ｃｌ２、若しくはＨ２（又はそれらの組み合わせ）等の腐食性エッチング剤、及びＮＨ３などのグループＶ分解抑制剤を含む。
一実施形態では、図４に示すように、メサ構造体１３０のアレイ上にピラー構造体１４０のアレイが形成される。ピラー構造体１４０の幅は、ＬＥＤデバイス内の電流密度を増大する能力、並びにＬＥＤデバイス内部に電流を閉じ込め、非発光性再結合が生じ得る外側側壁から離しておく能力を、少なくとも部分的に決定することができる。いくつかの実施形態では、ピラー構造体１４０は、１〜１０μｍ、例えば２．５μｍ、の幅又は直径を有する。ピラー構造体１４０は、メサ溝１２０に使用されるのと同様なエッチング技術を使用して形成することができる。一実施形態では、マスク層１４２を使用して、ピラー構造体１４０をパターン化する。マスク層１４２は、高温及び腐食性エッチング化学物質に耐えられるＳｉＯ２などの誘電材料で形成されてもよい。
図５Ａ〜５Ｂに示すように、メサ構造体１３０のアレイ及び横方向に隣接するメサ構造体の間にあるデバイス層の露出表面にドーパントを注入又は拡散し、閉じ込め領域１５０を形成する。図５Ａに示す実施形態では、閉じ込め領域１５０は、ドーピングプロファイルの垂直深さがメサ構造体１３０の上面（ＬＥＤ本体１３２の底面１３３になることになる）から延びて活性層１０８に到達する前に停止する浅い表面ドーピングプロファイルを有する。したがって、浅いドーピングプロファイルは、バリア層１１０内で停止することができる。一実施形態では、バリア層１１０は、意図せずにドープされた層であり、閉じ込め領域１５０からのドーピングが少ない。図５Ｂに示す実施形態では、閉じ込め領域１５０は、ドーピングプロファイルの垂直深さがメサ構造体１３０の上面（ＬＥＤ本体１３２の底面１３３になることになる）から活性領域層１０８を貫通して延びる深い表面ドーピングプロファイルを有する。一実施形態では、ドーピングプロファイルの垂直深さは、バリア層１０６内で停止する。一実施形態では、バリア層１１０、１０６は、意図せずにドープされた層であり、閉じ込め領域１５０からのドーピングが少ない。特定の実施形態では、閉じ込め領域１５０のドーパントは、Ｚｎ（ｐ型ドーパント）である。
複数の実施形態によれば、閉じ込め領域１５０のドーピングは、ｎ型又はｐ型とすることができる。一実施形態では、高いドーピング濃度及び低い移動度を引き起こす元素が用いられる。例えば、このことは、アクセプタ又はドナーの局在化が相対的に大きい（例えば、１００ｍｅＶのオーダーの）場合に得ることができる。複数の実施形態によれば、比較的に深いアクセプタレベルに起因する閉じ込め領域１５０の低い移動度は、大きな電流漏洩を抑制する。結果として、少数のキャリア（例えば、電子）のみが、ＬＥＤ表面に到達することができ、ゆえに、非発光性表面再結合を低減することができる。ＬＥＤ表面付近のｐ型ドーピングは、付加的に、ｐ型ドーパント濃度が１×１０１８ｃｍ−３より大きい場合にフェルミ準位ピン留めを遮蔽することができる。
図５Ｃに示すように、一実施形態では、溝のアレイ及び上部基体１６０がデバイス層内に形成される。図５Ｃに示す特定の実施形態では、溝１６６は、閉じ込め領域１５０の（浅い又は深い）ドーピングプロファイルを越えて延びることができる。例えば、図１２Ｂ及び図１３Ｂに示すように、これは、ＬＥＤの上部基体１６０の側壁１６１に沿ったパッシベーション層１７０の形成を支援することができる。
図６は、一実施形態に係る、ピラー構造体１４０及びメサ構造体１３０のアレイの上に任意選択的に形成されたパターン化したパッシベーション層１７０の概略側断面図である。図６のパターン化したパッシベーション層１７０は、図５Ｂに示すパターン化したＬＥＤ基板の上に形成されるが、実施形態は、それに限定されず、パターン化したパッシベーション層１７０は、図５Ａ及び図５Ｃに示すものを含む様々な構造体の上に形成することができる。明瞭にするために、かつ実施形態を不明瞭にしないために、図５Ａ又は図５Ｃに示す構造体上にパターン化したパッシベーション層１７０を形成する個別の処理シーケンスは図示しない。
一実施形態では、パッシベーション層１７０は、酸化物又は窒化物などの電気的絶縁材料から形成される。一実施形態では、パッシベーション層１７０は、約５０オングストローム〜３０００オングストロームの厚さのＡｌ２Ｏ３であり、原子層堆積（atomic layer deposition）（ＡＬＤ）などの高品質薄膜堆積処理を使用して形成することができる。以下の説明で明らかになるであろうように、高品質薄膜は、犠牲剥離層のエッチング作業中に、パッシベーション層１７０の完全性を保護することができる。開口部１７２をピラー構造体１４０の上に形成して、接触層１１４又はクラッド層１１２の（底）面などの、ピラー構造体１４０の（底）面１４３を露出させることができる。
図７に示すように、ピラー構造体１４０のアレイの底面１４３上に、下部導電性接触部１８０のアレイを形成する。任意選択のパッシベーション層１７０の側壁が存在する場合、下部導電性接触部１８０は、ピラー構造体の底面１４３上であって、かつ開口部１７２内に形成することができる。任意選択のパッシベーション層１７０は、付加的に、導電性接触部１８０と、ＬＥＤ本体１３２になるメサ構造体１３０等のＬＥＤの他のエリアとの間の短絡を防止することができる。下部導電性接触部１８０は、複数の積層体を含んでもよい。例示的な層としては、電極層（例えば、接触層１１４とオーム接触するための）、ミラー層（例えば、ニッケル又は銀）、接着／バリア層（例えば、チタン）、拡散バリア（例えば、プラチナ）、及び完成したＬＥＤを受け入れ基板に接合するための接合層（金などの）を挙げることができる。
下部導電性接触部１８０の形成に続いて、図８に示すように、パターン化したデバイス層の上に犠牲剥離層１９０を形成することができる。犠牲剥離層１９０をパターン化して、下部導電性接触部１８０の上に開口部１９２を形成することができる。犠牲剥離層１９０は、酸化物（例えば、ＳｉＯ２）又は窒化物（例えば、ＳｉＮｘ）から形成することができるが、他の層に対して選択的に除去可能な他の材料を用いてもよい。開口部１９２の高さ、幅、及び長さは、形成される安定化支柱の高さ、長さ、及び幅に対応し、結果的に生じる接着強度は、安定化支柱のアレイ上でピックアップの態勢にあるＬＥＤ（例えば、マイクロＬＥＤ）のアレイのピックアップに耐えなければならない。
図９に示すように、成長用基板１０１の上のパターン化された構造は、キャリア基板２２０に接着性接合材料を用いて接合されて、安定化層２１０を形成する。一実施形態では、接着性接合材料は、ベンゾシクロブテン（ＢＣＢ）又はエポキシなどの熱硬化性材料である。開口部１９２を充填する安定化材料の部分は、安定化層２１０の安定化支柱２１２に相当し、メサ溝（及び任意選択的に基体溝）を充填する安定化材料の部分は、安定化層２１０の安定化穴側壁２１４となる。
キャリア基板２２０に接合した後で、成長用基板１０１をレーザーリフトオフ、エッチング、又は研削などの好適な技術を用いて除去し、デバイス層１１７を露出してもよい。次に、個別のメサ構造１３０を接続する（ｎ型にドープされた）クラッド層１０４又は（ｎ型にドープされた）接触層１０２の何れかの残余部分をエッチング又は研削を使用して除去し、横方向に別個のｐｎダイオードを形成してもよい。図１０に示す実施形態では、溝１９４が、デバイス層１１７を貫通してエッチングされ、犠牲剥離層１９０を露出させている。溝１９４の形成は、まだ形成されていない場合には、結果として上部基体１６０の形成となる。図１１に示す実施形態では、デバイス層１１７（例えば、接触層１０２及び／又はクラッド層１０４）の厚さは、均一に低減されて、犠牲剥離層１９０を露出させる。図１１に示す実施形態では、この厚さの低減により、結果として上部基体１６０を有さないＬＥＤが得られる。溝１６６が予め形成されている代替の実施形態（例えば、図５Ｃ）では、均一な厚さの低減により、結果として上部基体１６０を有するＬＥＤが得られる。
上部導電性接触部１８２は、横方向に別個のそれぞれのｐｎダイオードの上に形成することができ、安定化支柱２１２によって支持され、かつ犠牲剥離層１９０内に埋め込まれたＬＥＤ１９５が結果として得られる。受け入れ基板への転写の準備が出来たら、犠牲剥離層１９０は、例えば、蒸気ＨＦ剥離作業で、選択的に除去することができる。次に、ＬＥＤ１９５は、例えば、静電転写ヘッドアレイを含む静電転写ヘッドアセンブリによるピックアップ及び受け入れ基板への転写の態勢を整えることができる。
図１２Ａ〜図１５は、閉じ込め領域１５０、ドーパントプロファイル、パッシベーション層１７０、及び存在する上部基体１６０構造体の可能な組み合わせを含む、複数の実施形態により得ることができる様々なＬＥＤ構造体を表す。図示した実施形態では、ＬＥＤ１９５の構成のそれぞれは、ピラー構造体１４０と、ＬＥＤの側壁に沿って存在するドープされた電流閉じ込め領域１５０とを含む。より具体的には、図１２Ａ〜図１５に示すそれぞれの実施形態は、ＬＥＤ本体１３２を含み、このＬＥＤ本体は、第１のドーパント型（例えば、ｎ型）でドープされた上部クラッド層１０４と、上部クラッド層１０４の下の活性層１０８と、活性層１０８の下の下部バリア層１１０と、を含む。ピラー構造体１４０は、下部バリア層１１０の底面などの、ＬＥＤ本体１３２の底面１３３から突出する。ピラー構造体１４０は、第１のドーパント型（例えば、ｎ型）とは反対の第２のドーパント型（例えば、ｐ型）でドープされた下部クラッド層１１２を含む。あるいは、ドーパント型は、入れ替えることができる。ドーパント濃縮部を含む閉じ込め領域１５０は、ＬＥＤ本体１３２の側壁１３５、及びＬＥＤ本体１３２の底面１３３（例えば、下部バリア層１１０の底面）にわたる。複数の実施形態によれば、閉じ込め領域１５０のドーパント濃縮部は、第２のドーパント型（例えば、Ｍｇ、Ｚｎなどのｐ型）から形成され、ＬＥＤ本体の側壁１３５からＬＥＤ１９５の中心縦軸１９９に向かって、かつＬＥＤ本体１３２の底面１３３（例えば、下部バリア層１１０の底面）から活性層１０８に向かって侵入する。図示のように、ドーパント濃縮部はまた、下部バリア層１１０内のピラー構造体１４０の側壁１４１の上でＬＥＤ１９５の中心縦軸１９９に向かって横方向に（かつ直接）侵入する。
図示した実施形態のそれぞれでは、閉じ込め領域１５０のドーパント濃縮部は、活性層１０８及び上部クラッド層１０４におけるよりも、下部バリア層１１０内においてＬＥＤ１９５の中心縦軸１９９に向かって更に侵入する。例えば、閉じ込め領域１５０のドーパント濃縮部は、Ｚ字形状（例えば、図１２Ａ〜１２Ｂ、図１３Ａ〜１３Ｂ）又はＬ字形状（例えば、図１４〜図１５）として特徴付けることができる。Ｚ字形状は、Ｌ字形状を含むことができる。
共形のパッシベーション層１７０は、任意選択的に、ＬＥＤ本体１３２の側壁１３５、ピラー構造体１４０の側壁１４１、及びピラー構造体１４０の底面１４３の上に形成することができ、これらにわたることができる。開口部１７２を、ピラー構造体の底面１４３上の共形のパッシベーション層１７０内に形成することができ、下部導電性接触部１８０を、ピラー構造体１４０の底面１４３上であって、かつ共形のパッシベーション層１７０の開口部１７２内に形成することができる。
図１２Ａ〜１２Ｂ、及び図１３Ａ〜１３Ｂに示すように、いくつかの実施形態では、ＬＥＤ１９５は、上部基体１６０を含み、ＬＥＤ本体１３２は、上部基体１６０の底面１６３から突出する。図示のように、ＬＥＤ本体１３２の底面１３３が底面１３３から突出するピラー構造体１４０より幅広であるのと同様に、上部基体１６０の底面１６３は、ＬＥＤ本体１３２より幅広である。一実施形態では、閉じ込め領域１５０のドーパント濃縮部は、上部基体の底面１６３にわたり、上部基体１６０の上面１６５に向かって侵入する。閉じ込め領域１５０のドーパント濃縮部は、上部基体１６０の上面１６５に至るまで完全に侵入しなくてもよい。上部導電性接触部１８２は、上部基体１６０の上面１６５上に形成することができ、下部導電性接触部１８０は、ピラー構造体１４０の底面１４３上に形成することができる。
図１２Ａ〜１２Ｂに示すように、図５Ｂに関連して上述したように、閉じ込め領域１５０のドーパント濃縮部は、ドーピングプロファイルの垂直深さがＬＥＤ本体１３２の底面１３３から活性領域層１０８を貫通して延びる深い表面ドーピングプロファイルを有することができる。一実施形態では、ドーピングプロファイルの垂直深さは、バリア層１０６内で停止する。一実施形態では、閉じ込め領域１５０のドーパント濃縮部は、上部クラッド層１０４におけるよりも、下部バリア層１１０及び活性層１０８内においてＬＥＤ１９５の中心縦軸１９９に向かって更に侵入する。一実施形態では、バリア層１１０、１０６は、意図せずにドープされた層であり、閉じ込め領域１５０からのドーピングが少ない。特定の実施形態では、閉じ込め領域１５０のドーパントは、Ｚｎ（ｐ型ドーパント）である。
図１３Ａ〜１３Ｂに示すように、図５Ａに関連して上述したように、閉じ込め領域１５０のドーパント濃縮部は、ドーピングプロファイルの垂直深さがＬＥＤ本体１３２の底面１３３から延びて活性領域層１０８に到達する前に停止する浅い表面ドーピングプロファイルを有することができる。したがって、浅いドーピングプロファイルは、バリア層１１０内で停止することができる。一実施形態では、閉じ込め領域１５０のドーパント濃縮部は、活性層１０８及び上部クラッド層１０４におけるよりも、下部バリア層１１０内においてＬＥＤ１９５の中心縦軸１９９に向かって更に侵入する。一実施形態では、バリア層１１０は、意図せずにドープされた層であり、閉じ込め領域１５０からのドーピングが少ない。特定の実施形態では、閉じ込め領域１５０のドーパントは、Ｚｎ（ｐ型ドーパント）である。
図１２Ａ及び図１３Ａに示す実施形態に示すように、共形のパッシベーション層１７０の側壁は、ピラー構造体１４０の底面１４３、ＬＥＤ本体１３２の側壁１３５、及び上部基体１６０の底面１６３に沿ってわたるように図示されている。図１２Ｂ及び図１３Ｂに示すように、共形のパッシベーション層１７０の側壁は、上部基体１６０の側壁１６１にもわたるように、付加的に図示されている。構造的構成の相違は、いつ上部基体１６０が形成されるかに起因し得る。例えば、図１２Ａ及び図１３Ａの上部基体１６０は、図１０に関連して上述したように、パッシベーション層１７０の側壁の形成及びキャリア基板２２０への接合の後で形成してもよい。図１２Ｂ及び図１３Ｂの上部基体１６０は、図５Ｃに関連して上述したように、パッシベーション層１７０の側壁の形成前に形成しておいてもよい。
上部基体１６０の形成により、上部導電性接触部１８２位置調整許容誤差を緩和することができる。例えば、図１２Ａ〜１２Ｂ及び図１３Ａ〜１３Ｂに示す実施形態では、上部基体１６０の上面１６５の面積は、ＬＥＤ本体１３２及びピラー構造体１４０の面積より大きい。加えて、閉じ込め領域１５０のドーパント濃縮部は、上部基体１６０の上面１６５まで延びなくてもよい。上部基体１６０がｎ型にドープされ、ピラー構造体１４０がｐ型にドープされ、閉じ込め領域１５０がｐ型にドープされた実施形態では、閉じ込め領域１５０と上部導電性接触部１８２との間の垂直分離は、ＬＥＤ側壁に沿ったｐ型にドープされたシャント経路を防止するように機能することができる。
図１４〜図１５には、ＬＥＤ１９５が上部基体層１６０を含まない実施形態が示されている。図１４に示す実施形態では、閉じ込め領域１５０のドーパント濃縮部は、上述したように、深い表面ドーピングプロファイルを有する。図１５に示す実施形態では、閉じ込め領域１５０のドーパント濃縮部は、上述したように、浅い表面ドーピングプロファイルを有する。図１４〜図１５に示す特定の実施形態では、閉じ込め領域１５０のドーパント濃縮部は、ＬＥＤ本体１３２の上面１３７にまで延びることができる。図示した実施形態では、上部導電性接触部１８２は、閉じ込め領域１５０の上に直接形成されていない。
いくつかの実施形態では、閉じ込め領域のドーピングプロファイルは、メサ構造体を形成する前に、ウエハレベルで形成される。図１６は、一実施形態に係る、ウエハレベルのドーピングを含むＬＥＤの形成方法を示すフローチャートである。明瞭にするために、図１６の以下の説明は、本明細書で説明する他の図面に見出される参考の特徴に関して説明する。作業１６１０で、デバイス層１１７内に、ドーパントウェル１５８のアレイを形成する。それぞれのドーパントウェル１５８は、任意選択的に、変調ドーピングを有するクラッド層１０４内に延びることができる。作業１６２０で、デバイス層内のドーパントウェル１５８のアレイ内にメサ溝１２０のアレイを形成し、これによりメサ構造体１３０の側壁１３１に沿った閉じ込め領域１５０を含むメサ構造体１３０のアレイを形成する。一実施形態では、閉じ込め領域１５０は、変調ドーピングを有するクラッド層１０４に重なり合い、ｎｐ超格子１５９を形成する。
図１７には、一実施形態に係る、バルクＬＥＤ基板１００の概略側断面図が示されている。図１７に示すバルクＬＥＤ基板１００は、図１Ａに関連して例示して説明したバルクＬＥＤ基板と実質的に同様なものとすることができる。接触層１０２、１１４は、別個に示されていないが、上述したのと同様に存在することができる。図１８は、一実施形態に係る、変調ドーピングを有するクラッド層１０４を含む、バルクＬＥＤ基板の概略側断面図である。図１８に示すバルクＬＥＤ基板１００は、図１７に関連して例示して説明したバルクＬＥＤ基板１００と実質的に同様なものとすることができるが、クラッド層１０４が変調ドーピングを有するという１つの差異がある。接触層１０２、１１４は、別個に示されていないが、上述したのと同様に存在することができる。
図１９Ａ〜１９Ｂは、実施形態に係る、バルクＬＥＤ基板内に形成されたドーパントウェル１５８の概略側断面図である。図１９Ａに示す実施形態では、ドーパントウェル１５８は、クラッド層１０４内に延びてその中で終端する。図１９Ｂに示す実施形態では、ドーパントウェル１５８は、クラッド層１０４を貫通して延びる。ドーパントウェル１５８は、注入、固体ソース拡散、又は蒸気拡散などの技術を使用して形成することができる。一実施形態では、ドーパントウェル１５８は、ｐ型であり、Ｚｎ又はＭｇなどのドーパントのドーパントプロファイルを含む。以下の説明で明らかになるように、ドーパントウェル１５８は、ｐｎ接合と置き換えることができる。
図１９Ａ〜１９Ｂに示す特定の実施形態では、クラッド層１０４は、変調ドーピングを含む。いくつかの実施形態では、クラッド層１０４は、図１７に関連して上述したクラッド層１０４と同様である。図１９Ｃには、一実施形態に係る、ｎｐ超格子１５９の詳細概略側断面図が記載されており、ここでは、ドーパントウェル１５８が変調ドーピングを有するクラッド層１０４に重なっている。図示した特定の実施形態では、クラッド層１０４は、高い値（例えば、ｎ＋）と低い値（例えば、ｎ−）との間の変調ｎ型ドーピングを含む。一実施形態では、高い値（例えば、ｎ＋）は、ドーパントウェル１５８の拡散（例えば、Ｚｎ拡散）の後でもｎ型のままであるように十分高く選択されており、その結果、その領域はＺｎによって完全には補償されない。一方、低い値（例えば、ｎ−）は、ドーパントウェル１５８の拡散（例えば、Ｚｎ拡散）によってｐ型に変換されるように選択されている。例えば、ドーパントウェル１５８が約１×１０１８ｃｍ−３のドーパント濃度（例えば、Ｚｎ）を含む場合、ｎ＋型領域は、２×１０１８ｃｍ−３以上のようなこれを上回るレベルで、かつ再現性を保証するのに十分に大きな余裕をもってドープすることができる。同様に、ｎ−型領域は、５×１０１７ｃｍ−３のような、ドーパントウェル１５８の（Ｚｎ）濃度よりも小さいドナー濃度を有することができる。一実施形態では、これらの例示的なドナー濃度において、Ｚｎ拡散は、ｎ−型領域をｐ型に変換し、一方ｎ＋型領域は、ｎ型のままであり、ｎｐ超格子１５９が形成される。
図２０Ａ〜２０Ｂは、複数の実施形態に係る、デバイス層内に形成されたメサ溝１２０及びメサ構造体１３０のアレイの概略側断面図である。図に示すように、メサ溝１２０は、ドーパントウェルを貫通して形成することができ、結果として、メサ構造体１３０の側壁１３１に沿った閉じ込め領域１５０が得られる。複数の実施形態によれば、メサ構造体１３０は、ＬＥＤ本体１３２となり、メサ構造体の側壁１３１は、ＬＥＤ本体１３２の側壁１３５となる。図２０Ａに示す実施形態では、メサ溝１２０は、ドーパントウェルの下に垂直に形成することができ、結果として閉じ込め領域１５０が生じる。図２０Ｂに示す実施形態では、メサ溝１２０は、クラッド層１０４を完全に貫通して形成することができる。
メサ構造体１３０の形成に続いて、図２０Ａ〜２０Ｂのパターン化したバルクＬＥＤ基板は、図６〜図１１に関連して例示して上述したのと同様に処理して、ピックアップ及び受け入れ基板への転写の態勢が整ったＬＥＤ１９５のアレイを形成することができる。図２１Ａ〜２１Ｂは、複数の実施形態に係る、ドープされた側壁を含むＬＥＤ１９５の概略側断面図である。具体的には、図２１Ａ〜２１Ｂに示すＬＥＤ１９５は、図１７に示すバルクＬＥＤ基板１００を用いて形成することができる。図２２Ａ〜２２Ｂは、複数の実施形態に係る、ＬＥＤ側壁に沿ったｎｐ超格子１５９を含むＬＥＤ１９５の概略側断面図である。具体的には、図２２Ａ〜２２Ｂに示すＬＥＤ１９５は、図１８に示すバルクＬＥＤ基板１００を用いて形成することができる。
図示したように、ＬＥＤ１９５は、ＬＥＤ本体１３２を含み、このＬＥＤ本体は、第１のドーパント型（例えば、ｎ型）でドープされた上部クラッド層１０４と、上部クラッド層１０４の下の活性層１０８と、活性層１０８の下の下部クラッド層１１２と、を含む。下部クラッド層１１２は、第１のドーパント型とは反対の第２のドーパント型（例えば、ｐ型）でドープすることができる。ドーパント濃縮部（例えば、Ｍｇ又はＺｎなどのｐ型ドーパント）を含む閉じ込め領域１５０は、上部クラッド層１０４の側壁１０５、活性層１０８の側壁１０９、及び下部クラッド層１１２の側壁１１３にわたり、このドーパント濃縮部は、側壁１０５、１０９、１１３からＬＥＤ１９５の中心縦軸１９９に向かって侵入する。一実施形態では、閉じ込め領域１５０のドーパント濃縮部は、上部クラッド層１０４の上面にまで延びない。図２１Ａに示す実施形態では、上部クラッド層１０４の側壁１０５に、ｐｎ接合が存在することができる。そのような構成では、閉じ込め領域１５０の上に直接形成することができる上部導電性接触部１８２に対する位置調整許容誤差が緩和される。図２１Ｂに示す実施形態では、ＬＥＤ本体１３２の上面１３７に、ｐｎ接合が存在することができる。そのような実施形態では、閉じ込め領域１５０のドーパント濃縮部は、ＬＥＤ本体１３２の上面１３７まで延びることができる。図示した実施形態では、上部導電性接触部１８２は、ＬＥＤ本体１３２の側壁に沿ったシャント経路の形成を回避するために、閉じ込め領域１５０の上に直接形成されない。
既存のＬＥＤでは、ｐｎ接合は、活性層を横切って活性層／ＬＥＤの側壁に横方向に延びる。表面での不十分な接合及び／又は結晶損傷に関連するミッドギャップの電子状態が非発光性再結合及びダイオード漏洩電流の原因となり得ることが観察されている。複数の実施形態によれば、ＬＥＤの側壁に隣接する閉じ込め領域１５０は、非発光性再結合を抑制する。図２１Ａ〜図２２Ｂに示す実施形態では、閉じ込め領域１５０のドーパント（例えば、Ｚｎ）濃縮部は、ｎ型材料をｐ型に変換し、活性領域ではｐｎ接合が活性層から変位されている。図２１Ａに示す実施形態では、ｐｎ接合は、クラッド層１０４内にシフトされている。図２１Ｂに示す実施形態では、ｐｎ接合は、ＬＥＤ本体１３２の上面１３７にシフトされている。露出したｐｎ接合のＬＥＤ側壁での不十分な接合及び／又は結晶損傷に関連するミッドギャップの電子状態は、依然として図２１Ａ〜２１Ｂの露出したｐｎ接合での非発光性表面再結合及びダイオード漏洩電流の原因であり得る。
図２２Ａ〜２２Ｂに示す特定の実施形態では、上部クラッド層１０４は、変調ドーピングを含む。例えば、上部クラッド層１０４は、交互に互いの上に繰り返すｎ−型領域及びｎ＋型領域を含むことができる。一実施形態では、ｎ−型領域は、このｎ−型領域に重なり合う閉じ込め領域１５０の部分のｐ型ドーパント濃度よりも小さいｎ型ドーパント濃度を有する。一実施形態では、このｎ＋型領域は、ｎ＋型領域に重なり合う閉じ込め領域１５０の部分のｐ型ドーパント濃度よりも大きなｎ型ドーパント濃度を有する。
ｎｐ超格子１５９にいくつかの条件を適用することができる。１）一実施形態では、ｐ型及びｎ型層の両方は、背面ｐｎ接合によって自由キャリアが完全に欠乏している。この場合、それぞれの層のドーピング及び厚さは、隣接する層から空乏を完全に吸収するには不十分である。ｎｐ超格子１５９では、自由キャリアが欠乏してくる。２）一実施形態では、ｎｐ超格子１５９内の層のうちの一方又は両方が欠乏しており、第２の型は欠乏していない。この場合、層のうちの一方は、隣接する層から空乏を吸収するのに十分に厚くない。第２の層の型に対して、厚さは、空乏を吸収するのに十分であり、したがって自由キャリアが第２の層の型内に存在するようになる。３）一実施形態では、両方の層が欠乏していない、すなわち、それぞれが空乏を吸収するのに十分厚い。この場合、ｎｐ超格子１５９の交互のｎｐ接合は、電流を遮断するように機能する。
したがって、変調ドーピング構造体は、ＬＥＤ側壁のキャリア濃度プロファイルを変更することができる。ＬＥＤ側壁に沿って存在する拡張された空乏領域又は背面ｐｎ接合を用いて、１）電気的に注入される領域のサイズを調整することができ、すなわち、なんらかの電流閉じ込めを実現することができ、２）閉じ込め領域１５０によって形成された、露出した寄生ｐｎ接合に関連する漏洩電流を最小化することができ、３）ＬＥＤ側壁での非発光性再結合を最小化することができ、４）上部導電性接触部１８２に対する位置調整許容誤差を緩和することができる。
図２２Ａに示す実施形態では、閉じ込め領域１５０のドーパント濃縮部は、ＬＥＤ本体１３２の上面１３７にまで延びない。そのような構成では、閉じ込め領域１５０の上に直接形成することができる上部導電性接触部１８２に対する位置調整許容誤差が緩和される。図２２Ｂに示す実施形態では、閉じ込め領域１５０のドーパント濃縮部は、任意選択的に、ＬＥＤ本体１３２の上面１３７にまで延びることができる。そのような実施形態では、上部導電性接触部１８２を、閉じ込め領域１５０の上に直接形成することもでき、ｎｐ超格子がＬＥＤ側壁に沿ったシャント経路を抑制する。いくつかの実施形態では、上部導電性接触部１８２は、閉じ込め領域１５０の上に直接形成されない。
ここまで、バルクＬＥＤ基板１００及びＬＥＤは、特にＡｌＩｎＧａＰ材料系に関して説明してきたが、これに限定されない。他の実施形態では、バルクＬＥＤ基板及びＬＥＤは、例えば、青色発光（例えば、４５０〜４９５ｎｍの波長）、緑色発光（例えば、４９５〜５７０ｎｍの波長）系、又は藍色発光系に対応することができる。図３７Ａ〜３７Ｅに示すように、複数の実施形態に係る、メサ溝及びメサ構造体のアレイの形成を含むＬＥＤの形成方法の概略側断面図が記載されている。
図３７Ａは、図示した層より多くの層が存在し得る、簡略化したバルクＬＥＤ基板４００の側断面図である。図に示すように、バルクＬＥＤ基板４００は、成長用基板４０１と、ドープされた半導体層４０４（例えば、ｎ型にドープされた）と、ドープされた半導体層４０４上の活性領域４０８と、活性領域４０８上のドープされた半導体層４１２（例えば、ｐ型にドープされた）と、を含む。例示的に、一実施形態では、バルクＬＥＤ基板４００は、青色又は緑色の光を発光するように設計されており、材料は窒化物ベースである。以下の青色又は緑色発光のための以下の材料の列挙は例示を意図するものであり、限定する意図はない。例えば、ドープされた半導体層４０４、４１２を形成する層は、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮを含んでもよい。活性領域４０８は、ＩｎＧａＮなどの多種多様な材料から形成されてもよいが、これらに限定されない。かかる実施形態では、好適な成長用基板４０１は、シリコン及びサファイアを含んでもよいが、これらに限定されない。
明瞭にするために、バルクＬＥＤ基板４００に関する以下の説明では、バルクＬＥＤ基板１００の処理に関して説明したのと同様な特徴を、同様な参照番号を使用して、例えば、参照番号１００に実質的に対応する参照番号４００を用いて、参照することになる。加えて、図示したバルクＬＥＤ基板４００は簡略化されていることが理解される。例えば、ドープされた半導体層４０４は、接触層、クラッド層、及び／又はバリア層などの複数の層を含むことができる。同様に、ドープされた半導体層４１２は、バリア層、クラッド層、及び接触層などの複数の層を含むことができる。
図３７Ｂ〜３７Ｃに示すように、下部導電性接触部４８０は、ドープされた半導体層４１２の上に形成され、その後、マスク層４４２の形成及びイオンの注入が続き、ドーパントウェル４５８のアレイが形成される。例示的なイオンとしては、Ａｌ、Ｍｇ、及びＳｉが挙げられるが、他の元素も好適であり得る。
ドーパントウェル４５８の形成に続いて、図３７Ｄに示すようにマスク層４４２を除去することができ、図３７Ｅに示すようにメサ溝４２０がドーパントウェル４５８を貫通して形成され、閉じ込め領域４５０を形成する。複数の実施形態によれば、閉じ込め領域４５０は、メサ溝４２０のエッチング（例えば、プラズマエッチング）中に発生することがある高損傷領域から電流を離しておくための電流開口として機能することができる。付加的処理の後、得られるＬＥＤは、図２１Ａ〜図２２Ｂに関連して例示して説明したものと同様とすることができる。
一実施形態では、ＬＥＤ構造体は、ＬＥＤ本体を含み、このＬＥＤ本体は、第１のドーパント型（例えば、ｎ型）でドープされたドープされた上部半導体層４０４と、ドープされた上部半導体層４０４の下の活性領域４０８と、第１のドーパント型とは反対の第２のドーパント型（例えば、ｐ型）でドープされたドープされた下部半導体層４１２と、ドープされた上部半導体層４０４、活性領域４０８、及びドープされた下部半導体層４１２の側壁にわたるドーパント濃縮部を含む閉じ込め領域４５０と、を有し、ここでドーパント濃縮部は、ドープされた上部半導体層４０４、活性領域４０８、及びドープされた下部半導体層４１２の側壁からＬＥＤの中心縦軸に向かって侵入する。一実施形態では、ドーパント濃縮部は、Ａｌ、Ｍｇ、及びＳｉなどのドーパントから形成される。一実施形態では、ドーパント濃縮部は、ドープされた上部半導体層４０４の上面にまで延びない。
一実施形態では、ＬＥＤは、ドープされた上部半導体層４０４の側壁上にｐｎ接合を付加的に含む。一実施形態では、ドープされた上部半導体層４０４は、交互に互いの上に繰り返すｎ−型領域とｎ＋型領域を交互に含む。例えば、ｎ−型領域は、このｎ−型領域に重なり合うドーパント濃縮部の部分のドーパント濃度（例えば、Ａｌ、Ｍｇ、及びＳｉ）よりも小さいｎ型ドーパント濃度を有することができる。一実施形態では、ｎ＋型領域は、このｎ＋型領域に重なり合うドーパント濃縮部の部分のｐ型ドーパント濃度より大きなｎ型ドーパント濃度を有する。
図２３には、一実施形態に係る、クラッド層の選択的エッチング及び浅いドーピングを含むＬＥＤの形成方法を示すフローチャートが記載されている。明瞭にするために、図２３の以下の説明は、本明細書で説明する他の図面に見出される参考の特徴に関して説明する。作業２３１０で、バルクＬＥＤ基板１００のデバイス層１１７内に、メサ構造体１３０のアレイを形成する。作業２３２０で、次に、クラッド層１０４、１１２を、選択的にエッチングし、メサ構造体１３０内のクラッド層１０４、１１２のそれぞれの幅を低減する。作業２３３０で、閉じ込め領域１５０の浅いドーピングプロファイルを、メサ構造体１３０の側壁１３１に沿って形成する。
図２４には、一実施形態に係る、デバイス層１１７内に形成されたメサ溝１２０のアレイ及びメサ構造体１３０のアレイの概略側断面図が示されている。図２４に示すバルクＬＥＤ基板１００は、図１Ａに関連して例示して説明したバルクＬＥＤ基板と実質的に同様なものとすることができる。図示した特定の実施形態では、メサ溝１２０は、接触層１０２の上又はその中で停止する。別の実施形態では、メサ溝１２０は、接触層１０２を貫通して形成することができる。
図２５に示すように、メサ溝１２０を形成するために使用されるマスク層１３８（例えば、ＳｉＮｘ）は、メサ構造体１３０の上に保持することができ、クラッド層１０４、１１２は、選択的にエッチングされ、メサ構造体１３０内のクラッド層１０４、１１２のそれぞれの幅が低減される。図に示すように、上部クラッド層１０４の横方向縁部１０５（側壁）及び下部クラッド層１１２の横方向縁部１１３（側壁）は、上部バリア層１０６、活性層１０８、及び下部バリア層１１０それぞれの横方向縁部１０７、１０９、１１１よりもメサ構造体の中心縦軸に接近している。
一実施形態では、クラッド層１０４、１１２の幅は、ウェットエッチング作業で低減される。例えば、ウェットＨＣｌのウェットエッチングは、ガリウム組成物とは逆選択的であり、組成物内のより高いガリウムがより遅いエッチング速度に対応する。一実施形態では、クラッド層１０４、１１２は、ガリウムを有さない、又は周囲の層より低いガリウム濃度を有する。例えば、クラッド層１０４、１１２には、ＡｌＩｎＰをドープすることができる。
次に、浅いドーピングプロファイルを有する閉じ込め領域１５０は、図２６に示すように、メサ構造体１３０の露出した側壁１３１、及び任意選択的に、下にある何れかの層（例えば、１０２）内に拡散することができる。メサ構造体１３０が接触層１０２の上部に形成される場合、閉じ込め領域１５０の浅いドーピングプロファイルは、接触層１０２の厚さを部分的に貫通して又は完全に貫通して延びることができる。図に示すように、閉じ込め領域１５０のドーピングプロファイルは、活性層１０８の直上及び直下のバリア層１１０、１０６を貫通して拡散することにより、活性層１０８の一部を貫通することができる。したがって、浅いドーピングプロファイルは、側壁の拡散のみで可能であるよりも大きな体積を、より低い温度又は時間の割当量でカバーすることができる。
閉じ込め領域１５０の形成に続いて、図２６のパターン化したバルクＬＥＤ基板は、図６〜図１１に関連して例示して上述したのと同様に処理して、ピックアップ及び受け入れ基板への転写の態勢が整ったＬＥＤ１９５のアレイを形成することができる。図２７Ａ〜２７Ｄは、複数の実施形態に係る、選択的にエッチングされたクラッド層１０４、１１２及び浅いドーピングを有する閉じ込め領域１５０を含むＬＥＤ１９５の概略側断面図である。図２７Ａに示す実施形態では、閉じ込め領域１５０のドーパント濃縮部は、任意選択的に、ＬＥＤ本体１３２の上面１３７（例えば、クラッド層１０４の上面）にまで延びることができる。そのような実施形態では、上部導電性接触部１８２は、閉じ込め領域１５０のドーパントプロファイルの上に、ＬＥＤ側壁に沿ったシャント経路を回避するために直接延びなくてもよい。図２７Ｂに示す実施形態では、クラッド層１１２、１０４の横方向縁部（側壁）１１３、１０５からドーパントプロファイルを除去するために、閉じ込め領域１５０の形成の後で、第２の選択的エッチング処理を実行することができる。このようにして、シャント経路が除去される。図２７Ｃ〜２７Ｄは、図２７Ａ〜２７Ｂと実質的に同様であり、上部接触層１０２が追加されている。図に示すように、上部接触層を含めることにより、上部導電性接触部１８２に対する位置調整許容誤差を付加的に緩和することができる。
一実施形態では、ＬＥＤ１９５は、ＬＥＤ本体１３２を含み、このＬＥＤ本体は、第１のドーパント型（例えば、ｎ型）でドープされた上部クラッド層１０４と、上部クラッド層の下の上部バリア層１０６と、上部バリア層１０６の下の活性層１０８と、活性層１０８の下の下部バリア層１１０と、下部バリア層１１０の下の下部クラッド層１１２と、を含む。下部クラッド層１１２は、第１のドーパント型とは反対の第２のドーパント型（例えば、ｐ型）でドープすることができる。下部接触層１１４は、任意選択的に、下部クラッド層１１２の下とすることができ、この場合、下部接触層１１４もまた第２のドーパント型（例えば、ｐ型）でドープされる。一実施形態では、上部クラッド層１０４及び下部クラッド層１１２の横方向縁部（側壁）１１３、１０５は、上部バリア層１０６、活性層１０８、及び下部バリア層１１０の横方向縁部（側壁）１１１、１０９、１０７よりも、ＬＥＤ本体１３２の中心縦軸１９９に接近している。
一実施形態では、ｐ型ドーパント（例えば、Ｍｇ、Ｚｎ）濃縮部を含む閉じ込め領域１５０は、ｎ型にドープされた上部クラッド層１０４、上部バリア層１０６、活性層１０８、下部バリア層１１０、ｐ型にドープされた下部クラッド層１１２、及びｐ型にドープされた下部接触１１４の横方向縁部（側壁）１０５、１０７、１０９、１１１、１１３、１１５にわたる。一実施形態では、ｐ型ドーパント濃縮部は、上部バリア層１０６よりも大きく活性層１０８の体積を占め、ｐ型ドーパント濃縮部は、下部バリア層１１０よりも大きく活性層１０８の体積を占める。
図２８には、一実施形態に係る、クラッド層の選択的エッチング及び再成長を含むＬＥＤの形成方法を示すフローチャートが示されている。明瞭にするために、図２８の以下の説明は、本明細書で説明する他の図に見出される参考の特徴に関して説明する。作業２８１０で、バルクＬＥＤ基板１００のデバイス層１１７内に、メサ構造体１３０のアレイを形成する。作業２８２０で、次に、クラッド層１０４、１１２を、選択的にエッチングし、メサ構造体１３０内のクラッド層１０４、１１２のそれぞれの幅を低減する。作業２８３０で、再成長層１７５を、メサ構造体１３０の側壁１３１に沿って形成する。
図２９には、一実施形態に係る、デバイス層１１７内に形成されたメサ溝１２０のアレイ及びメサ構造体１３０のアレイの概略側断面図が示されている。図２９に示すバルクＬＥＤ基板１００は、図１Ａに関連して例示して説明したバルクＬＥＤ基板と実質的に同様なものとすることができる。図示した特定の実施形態では、（下部）バリア層１１０は、示されていない。他の実施形態では、（下部）バリア層１１０は、バルクＬＥＤ基板に含まれている。図示した特定の実施形態では、メサ溝１２０は、接触層１０２の上又はその中で停止する。別の実施形態では、メサ溝１２０は、接触層１０２を貫通して形成することができる。
図２５に示すように、メサ溝１２０を形成するために使用されるマスク層１３８（例えば、ＳｉＮｘ）は、メサ構造体１３０の上に保持することができ、クラッド層１０４、１１２が選択的にエッチングされ、メサ構造体１３０内のクラッド層１０４、１１２のそれぞれの幅が低減される。図に示すように、上部クラッド層１０４の横方向縁部１０５（側壁）及び下部クラッド層１１２の横方向縁部１１３（側壁）は、上部バリア層１０６、活性層１０８、及び下部バリア層１１０それぞれの横方向縁部１０７、１０９、１１１よりもメサ構造体の中心縦軸に接近している。
一実施形態では、クラッド層１０４、１１２の幅は、ウェットエッチング作業で低減される。例えば、ウェットＨＣｌのウェットエッチングは、ガリウム組成物とは逆選択的であり、組成物内のより高いガリウムがより遅いエッチング速度に対応する。一実施形態では、クラッド層１０４、１１２は、ガリウムを有さないか、又は周囲の層より低いガリウム濃度を有する。例えば、クラッド層１０４、１１２には、ＡｌＩｎＰをドープすることができる。
次に、再成長層１７５が、図３１に示すように、メサ構造体１３０の露出した側壁１３１及びその下にある層（例えば、１０２）の上に形成される。図に示すように、再成長層１７５は、選択的エッチング作業の結果として形成された接触層１１４と活性層１０８との間にある空隙を少なくとも部分的に直接充填し、又は完全に充填することができる。一実施形態では、再成長層１７５は、半絶縁層、ｎ型層、又は意図せずにドープされたものである。例えば、再成長層１７５は、Ｔｅ又はＦｅのドーパントを有するＡｌＩＰとすることができる。
再成長層１７５の形成に続いて、図３１のパターン化したバルクＬＥＤ基板は、図６〜図１１に関連して例示して上述したのと同様に処理して、ピックアップ及び受け入れ基板への転写の態勢が整ったＬＥＤ１９５のアレイを形成することができる。図３２Ａ〜３２Ｂは、複数の実施形態に係る、選択的にエッチングされたクラッド層１０４、１１２及び再成長層１７５を含むＬＥＤ１９５の概略側断面図である。図３２Ａに示す実施形態では、再成長層１７５は、ＬＥＤ本体１３２の上面１３７（例えば、クラッド層１０４の上面）で露出することができる。そのような実施形態では、上部導電性接触部１８２は、ＬＥＤ側壁に沿ったシャント経路を回避するために再成長層１７５と直接接触しなくてもよい。図３２Ｂに示す実施形態では、上部接触層１０２が含まれている。例えば、上部接触層１０２は、図１０に関して説明したのと同様にパターン化することができる。このようにして、シャント経路は、ＬＥＤ本体１３２の上面１３７から除去される。図に示すように、上部接触層１０２を含めることにより、上部導電性接触部１８２に対する位置調整許容誤差を付加的に緩和することができる。
一実施形態では、ＬＥＤ１９５は、ＬＥＤ本体１３２を含み、このＬＥＤ本体は、第１のドーパント型（例えば、ｎ型）でドープされた上部クラッド層１０４と、上部クラッド層１０４の下の上部バリア層１０６と、上部バリア層１０６の下の活性層１０８と、活性層１０８の下の下部クラッド層１１２とを含む。下部クラッド層１１２は、第１のドーパント型とは反対の第２のドーパント型（例えば、ｐ型）でドープすることができる。下部接触層１１４は、下部クラッド層１１２の下とすることができる。下部接触層１１４は、第２のドーパント型（例えば、ｐ型）でドープすることもできる。一実施形態では、上部クラッド層１０４及び下部クラッド層１１２の横方向縁部（側壁）１０５、１１３は、上部バリア層１０６及び活性層１０８の横方向縁部１０７、１０９よりも、ＬＥＤ本体１３２の中心縦軸１９９に接近している。
一実施形態では、再成長層１７５は、上部クラッド層１０４、上部バリア層１０６、活性層１０８、下部クラッド層１１２、及び下部接触層１１４の横方向縁部（側壁）１０５、１０７、１０９、１１３、１１５の上に直接形成される。一実施形態では、再成長層１７５は、Ｔｅ及びＦｅからなる群から選択されるドーパントによりドープされる。一実施形態では、再成長層１７５は、下部接触層１１４と活性層１０８との間にあり、かつ下部クラッド層１１２に横方向に隣接する容積を直接充填する。
図３４Ａ〜図３６Ｃに、選択的にエッチングされた層を有するＬＥＤの形成方法に関する様々な処理フローを示す。図３４Ａ〜図３６Ｃに示す特定の実施形態は、図３７Ａに関連して説明するものと同様のバルクＬＥＤ基板４００において用いることができる。加えて、図３４Ａ〜図３６Ｃに示す実施形態は、バルクＬＥＤ基板４００がエッチング溶液（ＫＯＨ、ＨＣＬなどの）内に浸漬される光電子化学（ＰＥＣ）エッチング技術を用いて実行することができ、光を照射するか又はバイアスを適用することにより、（他の可能性の中でも）バンドギャップ、ドーパント、配向、及び材料選択性とすることができるエッチングが開始される。一実施形態では、バルクＬＥＤ基板４００上での光の照射は、構造体内の他の層に対して選択的にエッチングするために、特定の層のバンドギャップをターゲットとしている。一実施形態では、バンドギャップが最小の材料をエッチングのために選択する。一実施形態では、（活性領域、例えば、量子井戸以外の）バンドギャップが最小の材料をエッチングのために選択する。
図３３Ａ〜３３Ｄは、一実施形態に係る、選択的にエッチングされた活性領域を有するＬＥＤの形成方法の概略側断面図である。図３３Ａに示すバルクＬＥＤ基板４００は、図３７Ａに示すものと実質的に同様とすることができる。次に、図３３Ｂに示すように、メサ溝４２０を形成することができ、図３３Ｂに示すように、活性領域４０８の選択的エッチングが続き、結果として、活性領域４０８の横方向縁部（側壁）４０９の幅が低減される。一実施形態では、活性領域４０８の選択的エッチングは、ＰＥＣエッチングで実行される。一実施形態では、活性領域４０８は、構造体内で最小のバンドギャップを含み、活性領域を上回り、かつ構造体内の他の層を下回る波長を有するレーザーによって、活性領域４０８がエッチング溶液内で選択的にエッチングされる。一実施形態によれば、ＰＥＣエッチングは、付加的に、メサ溝４２０のエッチング中（例えば、プラズマエッチング中）に損傷した活性領域４０８の材料を除去する。これにより、デバイス特性を向上することができる。一実施形態では、図３３Ｄに示すように、次に、下部接触層４８０（下部接触層１８０と同様とすることができる）が、ドープされた半導体層４１２の上に形成される。次に、追加の処理を実行して、上述したようにＬＥＤデバイスの製造を完了することができる。
一実施形態では、ＬＥＤ構造体は、ＬＥＤ本体を含み、このＬＥＤ本体は、第１のドーパント型（例えば、ｎ型）でドープされたドープされた上部半導体層４０４と、ドープされた上部半導体層４０４の下の活性領域４０８と、第１のドーパント型と反対の第２のドーパント型（例えば、ｐ型）でドープされたドープされた下部半導体層４１２とを有する。ここで活性領域４０８の横方向縁部４０９は、ドープされた上部半導体層４０４及びドープされた下部半導体層４１２のそれぞれの横方向縁部４０５、４１３よりもＬＥＤ本体の中心縦軸に接近している。一実施形態では、ドープされた上部及び下部半導体層は、クラッド層及びバリア層などの１つ以上の層を含む。
図３４Ａ〜３４Ｃは、一実施形態に係る、選択的にエッチングされた犠牲領域を有するＬＥＤの形成方法の概略側断面図である。図３４Ａに示すバルクＬＥＤ基板４００は、図３３Ａに示すものと同様であるが、ドープされた半導体層４１２内に犠牲層４８６を追加している。複数の実施形態によれば、犠牲層４８６は、薄いバルク層（例えば、厚さ５〜５０ｎｍ）又は超格子型構造体とすることができる。一実施形態では、犠牲層４８６は、ＩｎＧａＮを含む。ドープされた半導体層４１２がｐ型にドープされた実施形態では、犠牲層４８６は、同様にｐ型にドープすることができる。
図３４Ｂに示すように、下部接触層４８０は、ドープされた半導体層４１２の上に形成され、メサ溝４２０が形成される。下部接触層４８０は、メサ溝４２０の時間的に前又は後に形成することができる。図３４Ｃに示すように、犠牲層４８６は、例えば、ＰＥＣエッチングにより選択的にエッチングされ、結果として、犠牲層４８６の横方向縁部（側壁）４８７の幅が低減される。次に、追加の処理を実行して、上述したようにＬＥＤデバイスの製造を完了することができる。結果として得られるＬＥＤデバイス構造体では、犠牲層４８６は、ＬＥＤデバイス内部に電流を閉じ込め、キャリアが側壁へ、そして損傷した側壁材料に沿ったシャント経路へ漏洩するのを防止するように機能することができる。複数の実施形態によれば、犠牲層は、原則として活性領域４０８の上若しくは下、又はその両方に配置することができる。一実施形態では、ｐ型ＧａＮは、ｎ型ＧａＮより高い抵抗率を有することができ、ｐ型ドープ半導体層４１２内に犠牲層４８６を配置することにより、潜在的に、結果としてより良好に電流を閉じ込めることができる。しかし、実施形態は、そのように限定されない。
一実施形態では、ＬＥＤ構造体は、ＬＥＤ本体を含み、このＬＥＤ本体は、第１のドーパント型（例えば、ｎ型）でドープされたドープされた上部半導体層４０４と、ドープされた上部半導体層４０４の下の活性領域４０８と、第１のドーパント型と反対の第２のドーパント型（例えば、ｐ型）でドープされたドープされた下部半導体層４１２と、ドープされた下部半導体層４１２内の犠牲層４８６と、を有する。犠牲層４８６の横方向縁部４８７は、ドープされた下部半導体層４１２の横方向縁部４１３、活性領域４０８の横方向縁部４０９、ドープされた上部半導体層４０４の横方向縁部４１３などの、ＬＥＤ本体内の層のうちの１つ以上の横方向縁部よりも中心縦軸に接近することができる。一実施形態では、犠牲層４８６は、ドープされた下部半導体層４１２及びドープされた上部半導体層４０４を形成する材料よりも低いバンドギャップを有する。
図３５Ａ〜３５Ｃは、一実施形態に係る、選択的にエッチングされた犠牲領域を有するＬＥＤの形成方法の概略側断面図である。図３５Ａ〜３５Ｃは、犠牲層４８８がドープされた半導体層４０４内に形成されることを除き、図３４Ａ〜３４Ｃと実質的に同様である。複数の実施形態によれば、犠牲層４８８は、薄いバルク層（例えば、厚さ５〜５０ｎｍ）又は超格子型構造体とすることができる。一実施形態では、犠牲層４８８は、ＩｎＧａＮを含む。ドープされた半導体層４０４がｎ型にドープされた実施形態では、犠牲層４８８は、同様にｎ型にドープすることができる。図３５Ｃに示すように、例えば、ＰＥＣエッチングでの犠牲層４８８の選択的エッチングにより、結果として、犠牲層４８８の横方向縁部（側壁）４８９の幅を低減することができる。次に、追加の処理を実行して、上述したようにＬＥＤデバイスの製造を完了することができる。
一実施形態では、ＬＥＤ構造体は、ＬＥＤ本体を含み、このＬＥＤ本体は、第１のドーパント型（例えば、ｎ型）でドープされたドープされた上部半導体層４０４と、ドープされた上部半導体層４０４の下の活性領域４０８と、第１のドーパント型と反対の第２のドーパント型（例えば、ｐ型）でドープされたドープされた下部半導体層４１２と、ドープされた上部半導体層４０４内の犠牲層４８８と、を有する。犠牲層４８８の横方向縁部４８９は、ドープされた下部半導体層４１２の横方向縁部４１３、活性領域４０８の横方向縁部４０９、ドープされた上部半導体層４０４の横方向縁部４０５などの、ＬＥＤ本体内の層のうちの１つ以上よりも中心縦軸に接近することができる。一実施形態では、犠牲層４８８は、ドープされた下部半導体層４１２及びドープされた上部半導体層４０４を形成する材料よりも低いバンドギャップを有する。
図３６Ａ〜３６Ｃに示すように、複数の実施形態に係る、選択的にエッチングされた犠牲層４８６、４８８を有するＬＥＤの形成方法の概略側断面図が記載されている。したがって、犠牲層４８６、４８８は、活性領域４０８の両面上に配置することができる。次に、追加の処理を実行して、上述したようにＬＥＤデバイスの製造を完了することができる。
一実施形態では、ＬＥＤ構造体は、ドープされた下部半導体層４１２内の犠牲層４８６と、ドープされた上部半導体層４０４内の犠牲層４８８とを含む。犠牲層４８６の横方向縁部４８７及び犠牲層４８８の横方向縁部４８９は、ドープされた下部半導体層４１２、活性領域４０８、及びドープされた上部半導体層４０４などの、ＬＥＤ本体内の層のうちの１つ以上よりも中心縦軸に接近することができる。
図３８は、一実施形態に係る、受け入れ基板３００に接合されたＬＥＤ１９５の概略側断面図である。ＬＥＤ１９５は、本明細書で説明するＬＥＤのうちの任意のものとすることができる。受け入れ基板３００は、ディスプレイバックプレーンとすることができる。図に示すように、ＬＥＤ１９５は、下部導電性接触部１８０が電極（例えば、アノード）３１０にはんだ材料などの接合材料３１２で接合された垂直型ＬＥＤである。ＬＥＤ１９５の側壁は、誘電材料３３０によって囲むことができる。誘電材料は、ＬＥＤ１９５を受け入れ基板３００に固定すること、並びに上部導電性接触部１８２を電極（例えば、カソード）３２０に電気的に接続するために使用される導電性酸化物又は導電性ポリマーなどの上部導電層３４０に対してステップカバレッジを提供することなどの、いくつかの機能を果たすことができる。例えば、誘電材料３３０は、酸化物、又はポリマー材料とすることができる。誘電材料３３０、及び任意選択的にパッシベーション層１７０の側壁は、単独で又は組合わせて、上部導電層３４０とＬＥＤの側壁との間の電気的短絡に対して付加的に保護することができる。
図３９は、一実施形態に係るディスプレイシステム３９００を示す。ディスプレイシステムは、プロセッサ３９１０と、データ受信器３９２０と、バックプレーン（例えば、３００）に接合されたＬＥＤ１９５のアレイを含むことができる１つ以上のディスプレイパネル３９３０と、を収容する。ディスプレイパネル３９３０は、付加的に、スキャンドライバＩＣ及びデータドライバＩＣなどの１つ以上のディスプレイドライバＩＣを含むことができる。データ受信器３９２０は、データを無線又は有線で受信するように構成することができる。無線は、複数の無線規格又はプロトコルのうちの任意のもので実現することができる。
ディスプレイシステム３９００は、その用途に応じて、他の構成要素を含んでもよい。これら他の構成要素としては、メモリ、タッチスクリーンコントローラ及びバッテリが挙げられるが、これらに限定されない。種々の実装形態においては、ディスプレイシステム３９００は、ウェアラブルデバイス（例えば、携帯時計）、テレビ、タブレット、電話機、ノート型パソコン、コンピュータモニタ、キオスク、デジタルカメラ、手持ち式ゲームコンソール、メディアディスプレイ、電子書籍ディスプレイ、又は大面積標識ディスプレイであってもよい。
実施形態の様々な態様を利用する際、１つ以上の電流閉じ込め構造体を含むＬＥＤを製造するために、上記の実施形態の組み合わせ又は変形が可能であることが、当業者には明らかになるであろう。実施形態について、構造上の特徴及び／又は方法論的な動作に特定の言語で説明したが、添付の特許請求の範囲は、必ずしも上述した特定の特徴又は動作に限定されないことを理解されたい。開示した特定の特徴及び行為は、むしろ、説明上有用な特許請求の範囲の実施形態として理解されたい。

Claims (17)

  1. 第１のドーパント型でドープされた第１のクラッド層、
    バリア層、及び
    前記第１のクラッド層と前記バリア層との間の活性層、を含む本体と、
    前記本体の第１の表面から突出し、前記第１のドーパント型とは反対の第２のドーパント型でドープされた第２のクラッド層を含む、ピラー構造体と、
    前記本体の側壁及び前記本体の前記第１の表面にわたるドーパント濃縮部を含む閉じ込め領域と、を備える発光構造体であって、前記ドーパント濃縮部は、前記第２のドーパント型から形成され、前記本体の前記側壁から前記発光構造体の中心縦軸に向かって、かつ前記本体の前記第１の表面から前記活性層に向かって侵入し、更に前記ドーパント濃縮部は、前記ピラー構造体の側壁を越えて前記本体内で前記発光構造体の中心縦軸に向かって横方向に侵入する、発光構造体。
  2. 前記ピラー構造体は、前記バリア層の表面から突出し、前記閉じ込め領域のドーパント濃縮部は、前記バリア層の前記表面にわたり、前記ドーパント濃縮部は、前記ピラー構造体の前記側壁を越えて前記バリア層内で前記中心縦軸に向かって横方向に侵入する、請求項１に記載の発光構造体。
  3. 前記第１のドーパント型は、ｎ型であり、前記第２のドーパント型は、ｐ型であり、前記ドーパント濃縮部は、Ｍｇ及びＺｎからなる群から選択されるドーパントから形成されている、請求項１に記載の発光構造体。
  4. 前記本体の前記側壁、前記ピラー構造体の前記側壁、及び前記本体とは反対側の前記ピラー構造体の表面上に形成されており、前記本体の前記側壁、前記ピラー構造体の前記側壁、及び前記本体とは反対側の前記ピラー構造体の前記表面にわたる共形のパッシベーション層と、
    前記ピラー構造体の前記表面上の前記共形のパッシベーション層内にある開口部と、
    前記ピラー構造体の前記表面上であって、かつ前記共形のパッシベーション層の前記開口部内に形成された導電性接触部と、を更に備える、請求項１に記載の発光構造体。
  5. 前記ドーパント濃縮部は、前記活性層及び前記第１のクラッド層内におけるよりも、前記バリア層内において前記中心縦軸に向かって更に侵入する、請求項１に記載の発光構造体。
  6. 第１の表面を含む基体を更に備え、前記本体は、前記基体の前記第１の表面から突出し、前記基体の前記第１の表面は、前記本体よりも幅広である、請求項５に記載の発光構造体。
  7. 前記ドーパント濃縮部は、前記基体の前記第１の表面にわたり、前記基体の前記第１の表面とは反対側の前記基体の第２の表面に向かって侵入する、請求項６に記載の発光構造体。
  8. 前記基体の前記第２の表面上に第２の導電性接触部を更に備える、請求項７に記載の発光構造体。
  9. 前記導電性接触部は、ディスプレイ基板上のコンタクトパッドにはんだ材料で接合されている、請求項８に記載の発光構造体。
  10. 前記ドーパント濃縮部は、前記第１のクラッド層内におけるよりも、前記バリア層及び前記活性層内において前記中心縦軸に向かって更に侵入する、請求項１に記載の発光構造体。
  11. 第１の表面を含む基体を更に備え、前記本体は、前記基体の前記第１の表面から突出し、前記基体の前記第１の表面は、前記本体よりも幅広である、請求項１０に記載の発光構造体。
  12. 前記ドーパント濃縮部は、前記基体の前記第１の表面にわたり、前記基体の前記第１の表面とは反対側の前記基体の第２の表面に向かって侵入する、請求項１１に記載の発光構造体。
  13. 前記基体の前記第２の表面上に第２の導電性接触部を更に備える、請求項１２に記載の発光構造体。
  14. 前記導電性接触部は、ディスプレイ基板上のコンタクトパッドにはんだ材料で接合されている、請求項１３に記載の発光構造体。
  15. 第１のドーパント型でドープされた第１のクラッド層、
    前記第１のドーパント型とは反対の第２のドーパント型でドープされた第２のクラッド層、及び
    前記第１のクラッド層と前記第２のクラッド層との間の活性層、を含む本体と、
    前記第１のクラッド層、前記活性層、及び前記第２のクラッド層の側壁にわたるドーパント濃縮部を含む閉じ込め領域と、
    を備える発光構造体であって、前記ドーパント濃縮部は、
    前記第１のクラッド層、前記活性層、及び前記第２のクラッド層の前記側壁から前記発光構造体の中心縦軸に向かって侵入し、
    前記第１のドーパント型は、ｎ型であり、前記第２のドーパント型は、ｐ型であり、前記ドーパント濃縮部は、Ｍｇ及びＺｎからなる群から選択されるｐ型ドーパントから形成され、
    前記第１のクラッド層は、更に、交互に互いの上に繰り返すｎ−型領域とｎ＋型領域を含み、
    前記ｎ−型領域は、前記ｎ−型領域に重なり合う前記ドーパント濃縮部の部分のｐ型ドーパント濃度よりも小さいｎ型ドーパント濃度を有し、
    前記ｎ＋型領域は、前記ｎ＋型領域に重なり合う前記ドーパント濃縮部の部分のｐ型ドーパント濃度よりも大きなｎ型ドーパント濃度を有する、発光構造体。
  16. 前記ドーパント濃縮部は、前記活性層とは反対側の前記第１のクラッド層の表面にまで延びない、請求項１５に記載の発光構造体。
  17. 前記第１のクラッド層の前記側壁上にｐｎ接合を更に備える、請求項１６に記載の発光構造体。
JP2018521638A 2015-12-22 2016-12-14 非発光性再結合を低減するためのｌｅｄの側壁処理 Active JP6781251B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562271189P 2015-12-22 2015-12-22
US62/271,189 2015-12-22
PCT/US2016/066700 WO2017112490A1 (en) 2015-12-22 2016-12-14 Led sidewall processing to mitigate non-radiative recombination

Publications (2)

Publication Number Publication Date
JP2018533847A JP2018533847A (ja) 2018-11-15
JP6781251B2 true JP6781251B2 (ja) 2020-11-04

Family

ID=57708839

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018521638A Active JP6781251B2 (ja) 2015-12-22 2016-12-14 非発光性再結合を低減するためのｌｅｄの側壁処理

Country Status (6)

Country Link
US (2) US10418519B2 (ja)
EP (1) EP3357096B1 (ja)
JP (1) JP6781251B2 (ja)
KR (2) KR102150819B1 (ja)
CN (1) CN108369974B (ja)
WO (1) WO2017112490A1 (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016106734A1 (de) * 2015-12-14 2017-06-14 Osram Opto Semiconductors Gmbh Träger für ein optoelektronisches Bauelement, Verfahren zum Herstellen eines Trägers für ein optoelektronisches Bauelement, Wafer und Lötverfahren
JP6943114B2 (ja) * 2017-09-26 2021-09-29 沖電気工業株式会社 発光サイリスタ、光プリントヘッド、及び画像形成装置
JP7079106B2 (ja) * 2018-01-24 2022-06-01 シャープ株式会社 画像表示素子、及び画像表示素子の製造方法
US10734576B2 (en) * 2018-03-16 2020-08-04 4D-S, Ltd. Resistive memory device having ohmic contacts
TWI672466B (zh) * 2018-04-11 2019-09-21 台灣愛司帝科技股份有限公司 微型發光二極體顯示器及其製作方法
EP3836234A4 (en) * 2018-08-10 2022-05-04 Lin, Hong-Cheng DIODE DEVICE, DISPLAY PANEL AND SOFT DISPLAY DEVICE
EP3878020A4 (en) * 2018-11-06 2021-12-29 The Regents of the University of California Micro-leds with ultra-low leakage current
CN111490140A (zh) * 2019-01-25 2020-08-04 晶元光电股份有限公司 发光元件
DE102019106419A1 (de) * 2019-03-13 2020-09-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer halbleiterchip und verfahren zum herstellen eines optoelektronischen halbleiterchips
KR20230093067A (ko) * 2019-03-25 2023-06-26 시아먼 산안 옵토일렉트로닉스 테크놀로지 캄파니 리미티드 마이크로 발광어셈블리, 마이크로 발광다이오드 및 마이크로 발광다이오드 전사 방법
CN110212069B (zh) * 2019-04-18 2020-11-10 华灿光电（浙江）有限公司 发光二极管芯片及其制作方法
CN110634443B (zh) * 2019-09-24 2021-01-26 京东方科技集团股份有限公司 发光元件保护电路及发光元件保护电路的驱动方法
DE102019129619A1 (de) * 2019-11-04 2021-05-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches halbleiterbauteil
KR20210064855A (ko) 2019-11-26 2021-06-03 삼성전자주식회사 반도체 발광 소자 및 그의 제조 방법
KR20200023327A (ko) * 2020-02-13 2020-03-04 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
US20230069728A1 (en) * 2020-02-13 2023-03-02 Lg Electronics Inc. Display device using semiconductor light emitting element, and method for manufacturing same
WO2020122699A2 (ko) * 2020-04-10 2020-06-18 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치
KR102450165B1 (ko) * 2020-04-29 2022-10-04 아주대학교산학협력단 박막형 수직 공진 표면 발광 레이저의 제조 방법
KR102480334B1 (ko) * 2020-04-29 2022-12-23 아주대학교산학협력단 박막형 수직 공진 표면 발광 레이저의 제조 방법
KR20220021946A (ko) 2020-08-13 2022-02-23 삼성디스플레이 주식회사 발광 소자, 이의 제조 방법 및 표시 장치
WO2022036206A1 (en) * 2020-08-14 2022-02-17 Avicenatech Corp. Microled based time of flight system
KR20220040101A (ko) * 2020-09-23 2022-03-30 삼성전자주식회사 마이크로 led 및 이를 구비한 디스플레이 모듈
TW202243195A (zh) * 2020-12-24 2022-11-01 美商元平台技術有限公司 通過應力緩和在微型發光二極體中的電流孔徑
DE102021106238A1 (de) * 2021-03-15 2022-09-15 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
KR20230013705A (ko) * 2021-07-19 2023-01-27 삼성디스플레이 주식회사 발광 소자 및 이를 포함하는 표시 장치
CN114006265B (zh) * 2021-11-02 2024-02-13 苏州镓港半导体有限公司 垂直腔面发射激光器及其制作方法
WO2023083712A1 (en) * 2021-11-09 2023-05-19 Ams-Osram International Gmbh Optoelectronic semiconductor component and method for manufacturing an optoelectronic semiconductor component
JP7339994B2 (ja) * 2021-11-12 2023-09-06 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
WO2023142135A1 (en) * 2022-01-31 2023-08-03 Jade Bird Display (shanghai) Limited A micro led panel with re-growth layer and manufacturing method thereof
WO2023167349A1 (ko) * 2022-03-04 2023-09-07 엘지전자 주식회사 반도체 발광 소자 및 디스플레이 장치
WO2023176994A1 (ko) * 2022-03-17 2023-09-21 엘지전자 주식회사 반도체 발광 소자 및 디스플레이 장치
US20230307584A1 (en) * 2022-03-24 2023-09-28 Meta Platforms Technologies, Llc Directional light extraction from micro-led via localization of light emitting area using mesa sidewall epitaxy
WO2024052294A1 (en) * 2022-09-05 2024-03-14 Ams-Osram International Gmbh Optoelectronic device and method for processing the same

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0680855B2 (ja) 1984-04-19 1994-10-12 日本電気株式会社 埋め込み構造半導体レーザ
JPH02114675A (ja) 1988-10-25 1990-04-26 Sumitomo Electric Ind Ltd 半導体発光素子ならびにその製造方法
JPH06163981A (ja) 1992-11-25 1994-06-10 Victor Co Of Japan Ltd 半導体装置
JP2833952B2 (ja) 1992-12-21 1998-12-09 三菱電機株式会社 半導体レーザ
JPH07135371A (ja) * 1993-11-11 1995-05-23 Fujitsu Ltd 半導体発光装置及びその製造方法
KR960012642A (ko) * 1994-09-30 1996-04-20 Ⅲ-ⅴ 반도체 소자 및 그 제조공정
JP2002232082A (ja) 2000-11-30 2002-08-16 Furukawa Electric Co Ltd:The 埋込型半導体レーザ素子の製造方法、及び埋込型半導体レーザ素子
US20020090167A1 (en) * 2001-01-08 2002-07-11 Michael Geva Electronic device having a barrier region including aluminum and a method of manufacture therefor
JP2002280602A (ja) * 2001-03-21 2002-09-27 Toshiba Corp 垂直共振器型発光ダイオード及びその発光ダイオードを用いた光送信モジュール
JP4161603B2 (ja) * 2001-03-28 2008-10-08 日亜化学工業株式会社 窒化物半導体素子
JP4401610B2 (ja) * 2001-12-28 2010-01-20 日亜化学工業株式会社 窒化物半導体レーザ素子
JP2005051124A (ja) * 2003-07-30 2005-02-24 Sumitomo Electric Ind Ltd 面発光型半導体素子
US20070290230A1 (en) 2003-09-25 2007-12-20 Yasutoshi Kawaguchi Nitride Semiconductor Device And Production Method Thereof
JP4792854B2 (ja) * 2005-07-25 2011-10-12 三菱電機株式会社 半導体光素子及びその製造方法
JP4879563B2 (ja) * 2005-11-16 2012-02-22 パナソニック株式会社 Ｉｉｉ族窒化物半導体発光装置
JP4246242B2 (ja) * 2006-09-27 2009-04-02 三菱電機株式会社 半導体発光素子
JP5170869B2 (ja) * 2007-11-05 2013-03-27 古河電気工業株式会社 光半導体素子及び光半導体素子の製造方法
JP5356088B2 (ja) * 2009-03-27 2013-12-04 古河電気工業株式会社 半導体レーザ、レーザ光の発生方法、およびレーザ光のスペクトル線幅の狭窄化方法
DE102010014177A1 (de) 2010-04-01 2011-10-06 Jenoptik Polymer Systems Gmbh Oberflächenemittierende Halbleiter-Leuchtdiode
JP2011243831A (ja) * 2010-05-20 2011-12-01 Panasonic Corp 半導体レーザ装置
DE102010026518A1 (de) 2010-07-08 2012-01-12 Osram Opto Semiconductors Gmbh Leuchtdiodenchip und Verfahren zur Herstellung eines Leuchtdiodenchips
JP5648475B2 (ja) * 2010-12-28 2015-01-07 信越半導体株式会社 発光素子
CN103503174A (zh) * 2011-05-02 2014-01-08 松下电器产业株式会社 超辐射发光二极管
JP2013077797A (ja) * 2011-09-16 2013-04-25 Mitsubishi Electric Corp 半導体レーザおよびその製造方法
JP6035736B2 (ja) 2011-10-26 2016-11-30 ソニー株式会社 発光素子およびその製造方法、並びに発光装置
US9112102B2 (en) 2012-10-30 2015-08-18 Seoul Viosys Co., Ltd. Light emitting diode and method of fabricating the same
JP6123427B2 (ja) * 2013-03-29 2017-05-10 三菱電機株式会社 半導体レーザ装置
US9450147B2 (en) * 2013-12-27 2016-09-20 Apple Inc. LED with internally confined current injection area
KR102309092B1 (ko) * 2014-12-29 2021-10-06 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자 및 이를 포함하는 발광 소자 어레이

Also Published As

Publication number Publication date
EP3357096A1 (en) 2018-08-08
KR20190137941A (ko) 2019-12-11
EP3357096B1 (en) 2022-07-27
US10923626B2 (en) 2021-02-16
KR102150819B1 (ko) 2020-09-01
JP2018533847A (ja) 2018-11-15
US20180374991A1 (en) 2018-12-27
WO2017112490A1 (en) 2017-06-29
CN108369974A (zh) 2018-08-03
KR102054091B1 (ko) 2019-12-09
CN108369974B (zh) 2021-05-18
KR20180074726A (ko) 2018-07-03
US20200052158A1 (en) 2020-02-13
US10418519B2 (en) 2019-09-17

Similar Documents

Publication Publication Date Title
JP6781251B2 (ja) 非発光性再結合を低減するためのｌｅｄの側壁処理
US10714655B2 (en) LED structures for reduced non-radiative sidewall recombination
US9601659B2 (en) LED structures for reduced non-radiative sidewall recombination
US9484492B2 (en) LED structures for reduced non-radiative sidewall recombination
US7220996B2 (en) Semiconductor light-emitting device
CN109155345B (zh) 用于减少的非辐射侧壁复合的led结构
US20140203313A1 (en) Semiconductor light emitting device
TW201312792A (zh) 發光二極體結構及其製造方法
US20150263229A1 (en) Semiconductor light-emitting device and method of manufacturing the same
US8916885B2 (en) Semiconductor device with efficient carrier recombination
KR101124474B1 (ko) 반도체 발광소자를 제조하는 방법
JP2005268800A (ja) 半導体発光デバイス製造

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180426

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180426

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201002

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201015

R150 Certificate of patent or registration of utility model

Ref document number: 6781251

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250