WO2020122699A2 - 반도체 발광소자를 이용한 디스플레이 장치 - Google Patents

반도체 발광소자를 이용한 디스플레이 장치 Download PDF

Info

Publication number
WO2020122699A2
WO2020122699A2 PCT/KR2020/004880 KR2020004880W WO2020122699A2 WO 2020122699 A2 WO2020122699 A2 WO 2020122699A2 KR 2020004880 W KR2020004880 W KR 2020004880W WO 2020122699 A2 WO2020122699 A2 WO 2020122699A2
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
semiconductor light
emitting device
electrode
layer
Prior art date
Application number
PCT/KR2020/004880
Other languages
English (en)
French (fr)
Other versions
WO2020122699A3 (ko
Inventor
김명수
전지나
심봉주
김정섭
김용대
박세철
이원용
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to PCT/KR2020/004880 priority Critical patent/WO2020122699A2/ko
Publication of WO2020122699A2 publication Critical patent/WO2020122699A2/ko
Publication of WO2020122699A3 publication Critical patent/WO2020122699A3/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95101—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium

Definitions

  • the present invention relates to a semiconductor light emitting device, in particular, a display device using a semiconductor light emitting device having a size of several to several tens of ⁇ m.
  • LCD liquid crystal display
  • OLED organic light emitting diode display
  • micro LED display are competing to realize a large area display in the display technology field.
  • a display using a semiconductor light emitting device having a diameter or cross-sectional area of 100 ⁇ m or less can provide very high efficiency because it does not absorb light using a polarizing plate or the like.
  • the self-assembly method is a method in which a semiconductor light emitting element locates itself in a fluid, and is the most advantageous method for realizing a large display device.
  • the self-assembly method includes a method of directly transferring semiconductor light emitting elements to a substrate to be used as a product, and a method of transferring semiconductor light emitting elements to a substrate for assembly and then transferring them to a substrate to be used as a product.
  • the former is efficient in terms of process since it undergoes a transfer process once, and the latter has the advantage of being able to add the structure for self-assembly to the assembly substrate without limitation, and the two methods are selectively used.
  • An object of the present invention is to provide a display device in which a semiconductor light emitting device package constitutes individual pixels.
  • an object of the present invention is to provide a semiconductor light emitting device package having a structure capable of easily performing a wiring process while increasing light extraction efficiency.
  • the display device includes a substrate on which a first electrode and a second electrode are disposed, and a semiconductor light emitting device package accommodated in the substrate, wherein the semiconductor light emitting device package includes: a base portion; A first electrode pad formed on the base portion; A semiconductor light emitting device disposed on the first electrode pad; A planarization layer formed on the first electrode pad to surround a side surface of the semiconductor light emitting device; And a second electrode pad formed to overlap the planarization layer and the semiconductor light emitting device, wherein the first electrode pad includes a reflective electrode.
  • the semiconductor light emitting device the first conductive type electrode; A first conductivity type semiconductor layer formed on the first conductivity type electrode; An active layer formed on the first conductivity type semiconductor layer; A second conductivity type semiconductor layer formed on the active layer; And a second conductivity type electrode formed on the second conductivity type semiconductor layer, wherein the first conductivity type electrode is electrically connected to the second electrode, and the second conductivity type electrode is electrically connected to the first electrode. It is characterized by being connected to.
  • the second electrode pad is formed along the boundary between the planarization layer and the semiconductor light emitting device.
  • the semiconductor light emitting device package further includes a reflective cup formed on a position spaced apart from the semiconductor light emitting device by a predetermined distance on the first electrode pad, and the reflective cup includes the first electrode pad.
  • a first layer formed to protrude in the same direction as the height direction of the semiconductor light emitting device from one surface of the; And it characterized in that it comprises a second layer formed to cover the first layer.
  • the second layer includes a first portion formed on the first layer; And a second portion extending from the first portion onto the first electrode pad.
  • the semiconductor light emitting device package is characterized in that it includes a recess between the semiconductor light emitting device and the reflective cup.
  • the planarization layer is characterized in that it is formed to cover the semiconductor light emitting element and the reflective cup.
  • the semiconductor light emitting device package is characterized in that it comprises a passivation layer extending along the surface of the semiconductor light emitting device package extending from the base portion.
  • the semiconductor light emitting device package is characterized in that it comprises a passivation layer extending along the surface of the semiconductor light emitting device package extending on the base portion.
  • the semiconductor light emitting device package is characterized in that it further comprises a solder bump between the second conductivity type electrode and the first electrode pad.
  • the semiconductor light emitting device package is characterized by being symmetrical with respect to a plane including the height direction of the semiconductor light emitting device while passing through the center of the semiconductor light emitting device package.
  • the semiconductor light emitting device package includes a base portion; A first electrode pad formed on the base portion; A semiconductor light emitting device disposed on the first electrode pad; A planarization layer formed on the first electrode pad to surround a side surface of the semiconductor light emitting device; And a second electrode pad formed to overlap the planarization layer and the semiconductor light emitting device, wherein the first electrode pad includes a reflective electrode.
  • the reflective cup is further formed on a position spaced apart from the semiconductor light emitting device by a predetermined distance on the first electrode pad, the reflective cup, the semiconductor light emitting device from one surface of the first electrode pad A first layer formed to protrude in the same direction as the height direction of; And it characterized in that it comprises a second layer formed to cover the first layer.
  • the semiconductor light emitting device is packaged so that the current semiconductor light emitting devices can be applied as they are without changing the structure of the self-assembled substrate.
  • the present invention is self-assembled after bonding the semiconductor light emitting device to the electrode pad in advance, so it is possible to easily perform the wiring process after self-assembly.
  • the present invention has the effect of improving the light extraction efficiency through a structure that reflects the light leaked from the semiconductor light emitting device toward the light emitting surface.
  • FIG. 1 is a conceptual diagram showing an embodiment of a display device using a semiconductor light emitting device of the present invention.
  • FIG. 2 is a partially enlarged view of part A of the display device of FIG. 1.
  • FIG. 3 is an enlarged view of the semiconductor light emitting device of FIG. 2.
  • FIG. 4 is an enlarged view showing another embodiment of the semiconductor light emitting device of FIG. 2.
  • 5A to 5E are conceptual views for explaining a new process for manufacturing the aforementioned semiconductor light emitting device.
  • FIG. 6 is a conceptual diagram showing an example of a self-assembly device of a semiconductor light emitting device according to the present invention.
  • FIG. 7 is a block diagram of the self-assembly device of FIG. 6.
  • 8A to 8E are conceptual views illustrating a process of self-assembling a semiconductor light emitting device using the self-assembly device of FIG. 6.
  • FIGS. 8A to 8E are conceptual diagram illustrating the semiconductor light emitting device of FIGS. 8A to 8E.
  • FIG. 10 is a conceptual view showing a state in which a semiconductor light emitting device is mounted on a substrate in a conventional display device.
  • FIG. 11 is a conceptual diagram illustrating a cross-section of a display device according to an embodiment of the present invention.
  • FIG. 12 is a conceptual diagram illustrating a semiconductor light emitting device package structure according to an embodiment of the present invention.
  • FIG. 13 and 14 are conceptual views illustrating a semiconductor light emitting device package structure including a reflective cup according to a modified embodiment of the present invention.
  • the display device described herein includes a mobile phone, a smart phone, a laptop computer, a terminal for digital broadcasting, a personal digital assistant (PDA), a portable multimedia player (PMP), navigation, and a slate PC. It may include (slate PC), tablet PC (tablet PC), ultrabook (ultrabook), digital TV (digital TV), desktop computer (desktop computer), and the like. However, the configuration according to the embodiment described in the present specification may be applied as long as a new product type developed later may include a display.
  • FIG. 1 is a conceptual view showing an embodiment of a display device using the semiconductor light emitting device of the present invention
  • FIG. 2 is a partially enlarged view of part A of the display device of FIG. 1
  • FIG. 3 is an enlarged view of the semiconductor light emitting device of FIG. 2.
  • 4 is an enlarged view showing another embodiment of the semiconductor light emitting device of FIG. 2.
  • information processed by the control unit of the display apparatus 100 may be output from the display module 140.
  • a closed-loop case 101 surrounding the edge of the display module 140 may form a bezel of the display device 100.
  • the display module 140 includes a panel 141 on which an image is displayed, and the panel 141 is a micro-sized semiconductor light emitting device 150 and a wiring substrate 110 on which the semiconductor light emitting device 150 is mounted. It may be provided.
  • a wiring may be formed on the wiring substrate 110 to be connected to the n-type electrode 152 and the p-type electrode 156 of the semiconductor light emitting device 150.
  • the semiconductor light emitting device 150 may be provided on the wiring substrate 110 as a self-emission individual pixel.
  • the image displayed on the panel 141 is visual information, and is realized by independently controlling light emission of sub-pixels arranged in a matrix form through the wiring.
  • a micro LED Light Emitting Diode
  • the micro LED may be a light emitting diode formed with a small size of 100 ⁇ m or less.
  • the semiconductor light emitting device 150 may be provided with blue, red, and green light emitting areas, respectively, and a unit pixel may be implemented by a combination thereof. That is, the unit pixel refers to a minimum unit for realizing one color, and at least three micro LEDs may be provided in the unit pixel.
  • the semiconductor light emitting device 150 may have a vertical structure.
  • the semiconductor light emitting device 150 may be implemented as a high output light emitting device that emits various light including blue by adding indium (In) and/or aluminum (Al) mainly with gallium nitride (GaN). Can be.
  • the vertical semiconductor light emitting device 150 includes a p-type electrode 156, a p-type semiconductor layer 155 formed on the p-type electrode 156, an active layer 154 formed on the p-type semiconductor layer 155, and an active layer It includes an n-type semiconductor layer 153 formed on 154 and an n-type electrode 152 formed on the n-type semiconductor layer 153.
  • the p-type electrode 156 positioned at the bottom may be electrically connected to the p-electrode of the wiring substrate 110
  • the n-type electrode 152 positioned at the top may be connected to the n-electrode at the upper side of the semiconductor light emitting device 150. It can be electrically connected. Since the vertical semiconductor light emitting device 150 can arrange electrodes up and down, it has a great advantage of reducing the chip size.
  • the semiconductor light emitting device may be a flip chip type light emitting device.
  • the semiconductor light emitting device 250 includes a p-type electrode 256, a p-type semiconductor layer 255 on which the p-type electrode 256 is formed, and an active layer 254 formed on the p-type semiconductor layer 255.
  • both the p-type electrode 256 and the n-type electrode 252 may be electrically connected to the p-electrode and the n-electrode of the wiring substrate 110 under the semiconductor light emitting device 250.
  • the vertical semiconductor light emitting device 150 and the horizontal semiconductor light emitting device 250 may be green semiconductor light emitting devices, blue semiconductor light emitting devices, and red semiconductor light emitting devices, respectively.
  • indium (In) and/or aluminum (Al) are mainly added together with gallium nitride (GaN) to be embodied as a high output light emitting device that emits green or blue light. Can be.
  • the semiconductor light emitting device may be a gallium nitride thin film formed of various layers such as n-Gan, p-Gan, AlGaN, InGaN, and specifically, the p-type semiconductor layer is p-type GaN, and the n The type semiconductor layer may be n-type GaN.
  • the p-type semiconductor layer may be p-type GaAs
  • the n-type semiconductor layer may be n-type GaAs.
  • the p-type semiconductor layer may be p-type GaN doped with Mg on the p-electrode side, and n-type GaN doped with Si on the n-electrode side on the n-type semiconductor layer.
  • the semiconductor light emitting devices described above may be semiconductor light emitting devices without an active layer.
  • unit pixels that self-emit the display panel may be arranged in a high-definition manner, thereby realizing a high-definition display device.
  • a semiconductor light emitting device grown on a wafer and formed through mesa and isolation is used as an individual pixel.
  • the micro-sized semiconductor light emitting device 150 must be transferred to a wafer at a predetermined position on the substrate of the display panel.
  • a pick & place as a transfer technology, but the success rate is low and a lot of time is required.
  • there is a technique of transferring several devices at a time using a stamp or roll but the yield is limited, which is not suitable for a large screen display.
  • the present invention proposes a new manufacturing method and a manufacturing apparatus for a display device capable of solving these problems.
  • 5A to 5E are conceptual views for explaining a new process for manufacturing the aforementioned semiconductor light emitting device.
  • a display device using a passive matrix (PM) type semiconductor light emitting device is illustrated.
  • PM passive matrix
  • AM active matrix
  • a method for self-assembling the horizontal type semiconductor light emitting element is exemplified, but it is also applicable to a method for self assembling the vertical type semiconductor light emitting element.
  • the first conductive semiconductor layer 153, the active layer 154, and the second conductive semiconductor layer 155 are grown on the growth substrate 159, respectively (FIG. 5A).
  • the active layer 154 is grown on the first conductivity type semiconductor layer 153, and then the second conductivity type semiconductor layer is formed on the active layer 154.
  • Grow (155) As described above, when the first conductivity type semiconductor layer 153, the active layer 154, and the second conductivity type semiconductor layer 155 are sequentially grown, the first conductivity type semiconductor layer 153 and the active layer are shown in FIG. 5A. 154 and the second conductivity type semiconductor layer 155 form a stacked structure.
  • the first conductivity type semiconductor layer 153 may be a p-type semiconductor layer
  • the second conductivity type semiconductor layer 155 may be an n-type semiconductor layer.
  • the present invention is not necessarily limited thereto, and an example in which the first conductivity type becomes n-type and the second conductivity type becomes p-type is also possible.
  • the p-type semiconductor layer may be p-type GaN doped with Mg on the p-electrode side, and n-type GaN doped with Si on the n-electrode side on the n-type semiconductor layer.
  • the growth substrate 159 may be formed of a light-transmitting material, for example, one of sapphire (Al 2 O 3 ), GaN, ZnO, and AlO, but is not limited thereto. Further, the growth substrate 159 may be formed of a material suitable for semiconductor material growth (carrier wafer) or may be formed of a material having excellent thermal conductivity.
  • the growth substrate 159 includes a conductive substrate or an insulating substrate, for example, at least one of Si, GaAs, GaP, InP, and Ga 2 O 3 or SiC substrate having high thermal conductivity compared to a sapphire (Al 2 O 3 ) substrate Can be used.
  • isolation is performed so that a plurality of semiconductor light emitting devices form an array of light emitting devices. That is, the first conductive semiconductor layer 153, the active layer 154, and the second conductive semiconductor layer 155 are etched in a vertical direction to form a plurality of semiconductor light emitting devices.
  • the active layer 154 and the second conductivity type semiconductor layer 155 are partially removed in the vertical direction, so that the first conductivity type semiconductor layer 153 is exposed to the outside.
  • the mesa process to be performed and subsequent isolation of the first conductive type semiconductor layer 153 to form a plurality of semiconductor light emitting device arrays may be performed.
  • a second conductivity type electrode (156 or p type electrode) is formed on one surface of the second conductivity type semiconductor layer 155 (FIG. 5C).
  • the second conductivity type electrode 156 may be formed by a deposition method such as sputtering, but is not limited thereto. However, when the first conductivity type semiconductor layer and the second conductivity type semiconductor layer are n-type semiconductor layers and p-type semiconductor layers, respectively, the second conductivity type electrode 156 may be an n-type electrode.
  • the growth substrate 159 is removed to provide a plurality of semiconductor light emitting devices.
  • the growth substrate 159 may be removed using a laser lift-off method (LLO) or a chemical lift-off method (CLO) (FIG. 5D).
  • LLO laser lift-off method
  • CLO chemical lift-off method
  • the semiconductor light-emitting elements 150 and the substrate are placed in a fluid-filled chamber, and the semiconductor light-emitting elements 150 are self-assembled to the substrate using flow, gravity, and surface tension.
  • the substrate may be an assembly substrate 161.
  • the assembly substrate 161 instead of the assembly substrate 161, it is also possible to place the wiring substrate in the fluid chamber to directly seat the semiconductor light emitting elements 150 on the wiring substrate.
  • the present invention exemplifies that the substrate is provided as the assembly substrate 161 and the semiconductor light emitting elements 150 are seated.
  • Cells (not shown) to which the semiconductor light emitting elements 150 are fitted may be provided on the assembly substrate 161 so that the semiconductor light emitting elements 150 can be easily mounted on the assembly substrate 161. Specifically, cells on which the semiconductor light emitting elements 150 are seated are formed on the assembly substrate 161 at a position where the semiconductor light emitting elements 150 are aligned with the wiring electrode. The semiconductor light emitting elements 150 are assembled in the cells while moving in the fluid.
  • the assembly substrate 161 After a plurality of semiconductor light emitting elements 150 are seated on the assembly substrate 161, transfer of the semiconductor light emitting elements 150 of the assembly substrate 161 to a wiring substrate enables large area transfer. Therefore, the assembly substrate 161 may be referred to as a temporary substrate.
  • the present invention proposes a method and apparatus for minimizing the effect of gravity or friction and preventing non-specific binding in order to increase the transfer yield.
  • a magnetic material is disposed on the semiconductor light emitting device to move the semiconductor light emitting device using a magnetic force, and the semiconductor light emitting device is seated at a predetermined position using an electric field during the movement process.
  • FIG. 6 is a conceptual diagram illustrating an example of a self-assembly device of a semiconductor light emitting device according to the present invention
  • FIG. 7 is a block diagram of the self-assembly device of FIG. 6.
  • 8A to 8E are conceptual views illustrating a process of self-assembling a semiconductor light emitting device using the self-assembly device of FIG. 6, and
  • FIG. 9 is a conceptual view for explaining the semiconductor light emitting devices of FIGS. 8A to 8E.
  • the self-assembly device 160 of the present invention may include a fluid chamber 162, a magnet 163, and a position control unit 164.
  • the fluid chamber 162 has a space accommodating a plurality of semiconductor light emitting elements.
  • the space may be filled with fluid, and the fluid may include water or the like as an assembly solution. Therefore, the fluid chamber 162 may be a water tank, and may be configured as an open type. However, the present invention is not limited to this, and the fluid chamber 162 may be a closed type composed of the closed space.
  • an assembly surface on which the semiconductor light emitting elements 150 of the substrate 161 are assembled may be disposed downward.
  • the substrate 161 is transferred to an assembly position by a transfer unit, and the transfer unit may include a stage 165 on which the substrate is mounted.
  • the position of the stage 165 is controlled by a control unit, and through this, the substrate 161 may be transferred to the assembly position.
  • the assembly surface of the substrate 161 in the assembly position is directed toward the bottom of the fluid chamber 162.
  • the assembly surface of the substrate 161 is arranged to be immersed in the fluid in the fluid chamber 162. Therefore, the semiconductor light emitting device 150 is moved to the assembly surface in the fluid.
  • the substrate 161 is an assembled substrate capable of forming an electric field, and may include a base portion 161a, a dielectric layer 161b, and a plurality of electrodes 161c.
  • the base portion 161a is made of an insulating material, and the plurality of electrodes 161c may be a thin film or thick film bi-planar electrode patterned on one surface of the base portion 161a.
  • the electrode 161c may be formed of, for example, a stack of Ti/Cu/Ti, Ag paste, and ITO.
  • the dielectric layer 161b may be made of an inorganic material such as SiO 2 , SiN x , SiON, Al 2 O 3 , TiO 2 or HfO 2 .
  • the dielectric layer 161b may be composed of a single layer or a multi-layer as an organic insulator.
  • the dielectric layer 161b may have a thickness of several tens of nm to several ⁇ m.
  • the substrate 161 according to the present invention includes a plurality of cells 161d partitioned by partition walls.
  • the cells 161d are sequentially arranged along one direction, and may be made of a polymer material.
  • the partition wall 161e forming the cells 161d is configured to be shared with neighboring cells 161d.
  • the partition wall 161e protrudes from the base portion 161a, and the cells 161d may be sequentially arranged in one direction by the partition wall 161e. More specifically, the cells 161d are sequentially arranged in the column and row directions, respectively, and may have a matrix structure.
  • the inside of the cells 161d has a groove for accommodating the semiconductor light emitting device 150, and the groove may be a space defined by the partition wall 161e.
  • the shape of the groove may be the same or similar to the shape of the semiconductor light emitting device. For example, when the semiconductor light emitting device is rectangular, the groove may be rectangular. In addition, when the semiconductor light emitting device is circular, the grooves formed in the cells may be circular.
  • each of the cells 161d is configured to accommodate a single semiconductor light emitting device. That is, one semiconductor light emitting element is accommodated in one cell.
  • the plurality of electrodes 161c includes a plurality of electrode lines disposed at the bottom of each cell 161d, and the plurality of electrode lines may be extended to neighboring cells.
  • the plurality of electrodes 161c are disposed under the cells 161d, and different polarities are applied to generate electric fields in the cells 161d.
  • the dielectric layer 161b may cover the plurality of electrodes 161c while the dielectric layer 161b may form a bottom of the cells 161d.
  • an electric field is formed, and a semiconductor light emitting device can be inserted into the cells 161d by the electric field.
  • the electrodes of the substrate 161 are electrically connected to the power supply 171.
  • the power supply unit 171 performs a function of generating the electric field by applying power to the plurality of electrodes 161c.
  • the self-assembly device may include a magnet 163 for applying a magnetic force to the semiconductor light emitting elements 150.
  • the magnet 163 is spaced apart from the fluid chamber 162 and is configured to exert a magnetic force on the semiconductor light emitting elements 150.
  • the magnet 163 may be disposed to face the opposite surface of the assembly surface of the substrate 161, and the position of the magnet 163 is controlled by a position control unit 164 connected to the magnet 163. .
  • the semiconductor light emitting device may include a magnetic body to move in the fluid by the magnetic field of the magnet 163.
  • a semiconductor light emitting device 1050 having a magnetic material includes a first conductivity type electrode 1052, a second conductivity type electrode 1056, and a first conductivity in which the first conductivity type electrode 1052 is disposed.
  • the first conductivity type may be a p-type
  • the second conductivity type may be an n-type, and vice versa. Further, as described above, it may be a semiconductor light emitting device without an active layer.
  • the first conductivity type electrode 1052 may be generated after the semiconductor light emitting device 1050 is assembled to a wiring board by self-assembly or the like.
  • the second conductivity type electrode 1056 may include a magnetic material.
  • the magnetic material may mean a metal exhibiting magnetism.
  • the magnetic material may be Ni, SmCo, or the like, and as another example, may include a material corresponding to at least one of Gd, La, and Mn.
  • the magnetic material may be provided on the second conductivity type electrode 1056 in the form of particles.
  • one layer of the conductive type electrode may be made of a magnetic material.
  • the second conductivity type electrode 1056 of the semiconductor light emitting device 1050 may include a first layer 1056a and a second layer 1056b, where The first layer 1056a may be formed to include a magnetic material, and the second layer 1056b may include a metal material that is not a magnetic material.
  • the first layer 1056a including a magnetic material may be disposed to contact the second conductive semiconductor layer 1055.
  • the first layer 1056a is disposed between the second layer 1056b and the second conductivity-type semiconductor layer 1055, and the second layer 1056b can be a contact metal that is connected to the wiring of the wiring board.
  • the present invention is not necessarily limited thereto, and the magnetic material may be disposed on one surface of the first conductive semiconductor layer 1053.
  • the self-assembly device includes a magnetic handler that can be automatically or manually moved in the x, y, and z axes on the fluid chamber 162 or rotate the magnet 163 It can be provided with a motor that can be.
  • the magnet handler and the motor may constitute the position control unit 164. Through this, the magnet 163 rotates in a horizontal direction, a clockwise direction, or a counterclockwise direction with the substrate 161.
  • a light-transmitting bottom plate 166 is formed in the fluid chamber 162, and the semiconductor light emitting devices may be disposed between the bottom plate 166 and the substrate 161.
  • An image sensor 167 may be disposed to face the bottom plate 166 to monitor the interior of the fluid chamber 162 through the bottom plate 166.
  • the image sensor 167 is controlled by the control unit 172, and may include an inverted type lens, a CCD, or the like to observe the assembly surface of the substrate 161.
  • the self-assembly device described above is made to use a combination of a magnetic field and an electric field, and by using this, the semiconductor light emitting elements may be seated at a predetermined position of the substrate by an electric field in the process of moving by the position change of the magnet. have.
  • the assembly process using the self-assembly device described above will be described in more detail.
  • a plurality of semiconductor light emitting elements 1050 including a magnetic body is formed through the process described with reference to FIGS. 5A to 5C.
  • the magnetic material may be deposited in the process of forming the second conductivity type electrode of FIG. 5C.
  • the substrate 161 is transferred to the assembly position, and the semiconductor light emitting elements 1050 are introduced into the fluid chamber 162 (FIG. 8A).
  • the assembly position of the substrate 161 will be a position that is disposed in the fluid chamber 162 such that the assembly surface on which the semiconductor light emitting elements 1050 of the substrate 161 are assembled faces down. Can be.
  • some of the semiconductor light emitting elements 1050 may sink to the bottom of the fluid chamber 162 and some may float in the fluid.
  • some of the semiconductor light emitting elements 1050 may sink into the bottom plate 166.
  • the semiconductor light emitting elements 1050 float in the fluid toward the substrate 161.
  • the original position may be a position deviating from the fluid chamber 162.
  • the magnet 163 may be composed of an electromagnet, and in this case, an initial magnetic force is generated by supplying electricity to the electromagnet.
  • the separation distance between the assembly surface of the substrate 161 and the semiconductor light emitting elements 1050 can be controlled.
  • the separation distance may be controlled using the weight, buoyancy, and magnetic force of the semiconductor light emitting elements 1050.
  • the separation distance may be several mm to several tens of ⁇ m from the outermost side of the substrate.
  • a magnetic force is applied to the semiconductor light emitting elements 1050 so that the semiconductor light emitting elements 1050 move in one direction in the fluid chamber 162.
  • the magnet 163 is moved in a horizontal direction, a clockwise direction, or a counterclockwise direction with the substrate 161 (FIG. 8C).
  • the semiconductor light emitting elements 1050 move along a horizontal direction with the substrate 161 at a position spaced apart from the substrate 161 by the magnetic force.
  • the electric field moves in a direction perpendicular to the substrate 161 by the electric field, so that the group of the substrate 161 is moved. It sits in the set position.
  • an electric field is generated by supplying power to the bi-planar electrode of the substrate 161, and by using this, it is induced to be assembled only at a predetermined position. That is, the semiconductor light emitting elements 1050 are self-assembled at the assembly position of the substrate 161 by using the selectively generated electric field. To this end, cells on which the semiconductor light emitting elements 1050 are fitted may be provided on the substrate 161.
  • the unloading process of the substrate 161 is performed, and the assembly process is completed.
  • the substrate 161 is an assembly substrate
  • a post process for implementing a display device for transferring the arrayed semiconductor light emitting elements to the wiring substrate may be performed as described above.
  • the magnet so that the semiconductor light emitting elements 1050 remaining in the fluid chamber 162 falls to the bottom of the fluid chamber 162.
  • the 163 may be moved in a direction away from the substrate 161 (FIG. 8D).
  • the magnet 163 is an electromagnet
  • semiconductor light emitting elements 1050 remaining in the fluid chamber 162 may fall to the bottom of the fluid chamber 162 when power is stopped.
  • the recovered semiconductor light emitting elements 1050 can be reused.
  • the self-assembly device and method described above focuses a long distance of parts near a predetermined assembly site using a magnetic field to increase assembly yield in fluidic assembly, and selectively applies parts to the assembly site by applying a separate electric field to the assembly site. Let it be assembled. At this time, the assembly substrate is placed on the upper part of the water tank, and the assembly surface is faced downward, thereby minimizing the influence of gravity due to the weight of the part and preventing non-specific binding to eliminate defects. That is, in order to increase the transfer yield, the assembled substrate is positioned on the top to minimize the effect of gravity or friction and prevents non-specific binding.
  • the present invention it is possible to transfer a semiconductor light emitting device to a large area substrate after pixelating the semiconductor light emitting device in a large amount on a small-sized wafer. Through this, it is possible to manufacture a large-area display device at a low cost.
  • FIG. 10 is a conceptual view showing a state in which a semiconductor light emitting device is mounted on a substrate in a conventional display device.
  • the substrate 161' shown in FIG. 10 has a structure in which components formed through a wiring process or the like are added to the above-described assembly substrate 161.
  • the substrate 161' shown in FIG. 10 is a structure for self-assembly of the semiconductor light emitting device 150' on the base portion 161'a, and the dielectric layer 161'b and assembly electrodes 161' c) and partition walls 161'e.
  • a horizontal semiconductor light emitting device 150' in which both an n-electrode and a p-electrode are disposed on the light emitting surface side based on the n-type semiconductor layer was used.
  • the horizontal type semiconductor light emitting device 150' has a limitation in expanding the light emitting area since both the n-electrode and the p-electrode must be disposed on the light emitting surface side as described above, and in particular, the diameter (d 2 ) of the semiconductor light emitting device is gradually increased. There is a disadvantage that it is difficult to manufacture as it shrinks.
  • the vertical type semiconductor light emitting device is advantageous in miniaturization and securing a light emitting area compared to the horizontal type semiconductor light emitting device 150' since the n-electrode and p-electrode are arranged on different surfaces based on the n-type semiconductor layer.
  • the spacing d 1 between the assembly electrodes 161'c forming the electric field for self-assembly of the semiconductor light emitting device 150' is the diameter of the semiconductor light emitting device assembled to the cell 161'd ( d 2 ) (since self-assembly is mainly used in a circular semiconductor light emitting device, the size of the semiconductor light emitting device may mean the diameter of the semiconductor light emitting device).
  • current self-assembly uses semiconductor light emitting elements 150' having a diameter (d 2 ) of approximately 30 ⁇ m, in which case the assembly electrodes 161'c have a base portion 161'a ) Is formed at intervals (d 1 ) between 10 and 20 ⁇ m.
  • the assembled electrodes 161 ′c should be patterned at a narrower spacing d 1 than now.
  • the distance d 1 between the assembly electrodes 161'c is narrowed to a level of several to 10 ⁇ m, a short may occur between the assembly electrodes 161'c to which different voltages are disposed.
  • the photolithography process of forming the assembly electrodes 161'c is limited in forming the gap d 1 between the assembly electrodes 161'c more densely.
  • the display device may be driven in a passive matrix (PM) method or an active matrix (AM) method, and a description of the driving method will be omitted.
  • PM passive matrix
  • AM active matrix
  • FIG. 11 is a conceptual diagram illustrating a cross-section of a display device according to an embodiment of the present invention.
  • a semiconductor light emitting device package 1200 including a semiconductor light emitting device 1230 is disposed on a substrate 1100 to configure individual pixels.
  • the semiconductor light emitting device package 1200 may be accommodated in the cell 1140 formed by the partition wall 1150 as in the semiconductor light emitting device 150 ′ of FIG. 10.
  • the substrate 1100 includes a base portion 1110, assembly electrodes 1120, a dielectric layer 1130, a partition wall 1150, and a planarization layer 1160, like the substrate 161' shown in FIG.
  • the first electrode 1171 and the second electrode 1172 are disposed on the planarization layer 1160 as wiring electrodes.
  • the first electrode 1171 and the second electrode 1172 are formed of the semiconductor light emitting device 1230 through the semiconductor light emitting device package 1200, and in detail, electrode pads 1220 and 1250 included in the semiconductor light emitting device package 1200.
  • the semiconductor light emitting device 1230 may be turned on by being electrically connected to the conductive electrodes 1231 and 1235.
  • the diameter d 2 ′ of the semiconductor light emitting device 1230 included in the semiconductor light emitting device package 1200 is smaller than the diameter d 2 of the conventional semiconductor light emitting device 150 ′ shown in FIG. 10.
  • the (maximum) diameter d 3 ′ of the semiconductor light emitting device package 1200 is manufactured to be the same or similar (almost identical) to the diameter d 2 of the conventional semiconductor light emitting device 150 ′. Therefore, the distance d 1 ′ between the assembly electrodes 1120 patterned on the substrate 1100 may be maintained.
  • FIGS. 12 and 14 are conceptual views showing a structure of a semiconductor light emitting device package including a reflective cup according to a modified embodiment of the present invention.
  • the structure of the semiconductor light emitting device package 1200 shown in FIG. 12 is the basic structure of the semiconductor light emitting device package 1200 according to the present invention, and is the same for the modified semiconductor light emitting device 1200 according to the embodiments of FIGS. 13 to 14. Is applied.
  • the semiconductor light emitting device package 1200 is accommodated inside the cell 1140 through self-assembly as described above to constitute individual pixels, and the base portion 1210 and the first electrode pad 1220 ), a semiconductor light emitting device 1230, a planarization layer 1240, and a second electrode pad 1250.
  • the base portion 1210 is a base layer on which the structure of the semiconductor light emitting device package 1200 is formed, and may be formed of an inorganic insulating material such as SiO 2 .
  • the base portion 1210 may be formed to have a diameter of several tens of ⁇ m.
  • the first electrode pad 1220 may be formed on the base portion 1210.
  • the first electrode pad 1220 is formed on the base portion 1210 so as not to exceed the base portion 1210, and may be formed to have a diameter of about several ⁇ m smaller than the base portion 1210. Further, the first electrode pad 1220 may be connected to the first electrode 1171 disposed on the substrate 1100 through a wiring process after self-assembly.
  • the first electrode pad 1220 may include a reflective electrode.
  • the first electrode pad 1220 may be formed of a metal material capable of ohmic contact while having light reflection characteristics.
  • the reflective electrode may improve light extraction efficiency of a semiconductor light emitting device package and a display device including the same.
  • a semiconductor light emitting device 1230 may be disposed on the first electrode pad 1220.
  • the semiconductor light emitting device package 1200 according to the present invention may include a vertical type semiconductor light emitting device for miniaturization of a semiconductor light emitting device, for example, a maximum diameter (d 2 ) of 20 ⁇ m or less, preferably 10 ⁇ m or less ') may be included.
  • the semiconductor light emitting device 1230 includes a first conductivity type electrode 1231, a first conductivity type semiconductor layer 1232 formed on the first conductivity type electrode, and a first conductivity type semiconductor layer 1232. It includes an active layer 1303 formed on, a second conductivity type semiconductor layer 1234 formed on the active layer 1303 and a second conductivity type electrode 1235 formed on the second conductivity type semiconductor layer 1234.
  • the first conductivity type electrode 1231 and the first conductivity type semiconductor layer 1232 correspond to the n-type electrode and the n-type semiconductor layer, and the second conductivity type electrode 1235 and the second conductivity type semiconductor layer 1234 )
  • the present invention is not limited thereto, and an embodiment in which the case is reversed is possible.
  • the semiconductor light emitting device 1230 may be disposed on the first electrode pad 1220 with the second conductivity type electrode 1235 facing the first electrode pad 1220.
  • a solder bump 1260 may be further provided between the second conductivity type electrode 1235 and the first electrode pad 1220.
  • the solder bump 1260 may be one of a plurality of layers constituting the first electrode pad 1220, and the second conductivity type electrode 1235 is bonded to the solder bump 1260 and is first
  • the electrode pad 1220 may further be electrically connected to the first electrode 1171.
  • the first electrode 1171 may be electrically connected to the first electrode pad 1220 of the semiconductor light emitting device package 1200 through a via hole.
  • a planarization layer 1240 may be formed on the first electrode pad 1220 to surround the side surface of the semiconductor light emitting device 1230.
  • the planarization layer 1240 may be formed to have a diameter of approximately 10 ⁇ m smaller than that of the first electrode pad 1220 and may be formed to have the same or similar (almost the same) height as the semiconductor light emitting device 1230.
  • the planarization layer 1240 may be formed of an insulating material, for example, an insulating polymer material such as PAC or PI.
  • a second electrode pad 1250 may be formed on the semiconductor light emitting device 1230 and the planarization layer 1240.
  • the second electrode pad 1250 may be formed on the first conductivity type electrode 1231 and the planarization layer 1240 of the semiconductor light emitting device 1230, and the first conductivity type electrode 1231 is
  • the second electrode pad 1250 may be electrically connected to the second electrode 1172.
  • the second electrode 1172 may be electrically connected to the second electrode pad 1250 of the semiconductor light emitting device package 1200 through the via hole.
  • the second electrode pad 1250 may be formed on the boundary a of the first conductivity type electrode 1231 and the planarization layer 1240 to overlap the semiconductor light emitting device 1230 and the planarization layer 1240 at the same time.
  • the second electrode pad 1250 is formed in a ring shape having a width of a predetermined thickness along the boundary (a) of the first conductivity type electrode 1231 and the planarization layer 1240 and is a part of the first conductivity type electrode 1231 The area can be covered. Accordingly, the light generated from the semiconductor light emitting device 1230 is transmitted to the outside through the region of the first conductivity type electrode 1231 (the central portion of the first conductivity type electrode 1231) that is not covered by the second electrode pad 1250. It is to be released, so the first conductivity type electrode 1231 may be formed as a transparent electrode.
  • the semiconductor light emitting device package 1200 may include a passivation layer 1270 formed along the surface of the semiconductor light emitting device package 1200.
  • the passivation layer 1270 may extend on the base portion 1210 and be formed along the surface of the semiconductor light emitting device package 1200 and may be formed of an inorganic insulating material such as SiO 2 . Therefore, when the passivation layer 1270 is formed of the same material as the base portion 1210, the passivation layer 1270 and the base portion 1210 may be recognized as one layer.
  • the passivation layer 1270 may include an open hole exposing the electrode pads 1220 and 1250 to electrically connect the wiring electrodes 1171 and 1172 of the substrate 1100 and the semiconductor light emitting device 1230.
  • the open hole may be formed to communicate with the via hole of the substrate 1100.
  • the semiconductor light emitting device package 1200 may have a symmetrical structure for self-assembly.
  • the semiconductor light emitting device package 1200 may be formed to be symmetrical with respect to a plane including the height direction of the semiconductor light emitting device 1230 while passing through the center of the semiconductor light emitting device package 1200.
  • at least one of the first and second conductivity-type electrodes 1231 and 1235 of the semiconductor light emitting device 1230 may include a magnetic material.
  • FIGS. 13 and 14 An embodiment of a semiconductor light emitting device package including a reflective cup according to the present invention will be described with reference to FIGS. 13 and 14.
  • the light extraction efficiency of the semiconductor light emitting device package and the display device including the same can be maximized.
  • the semiconductor light emitting device package 2200 may further include a reflective cup 2280.
  • the reflective cup 2280 may be formed on the first electrode pad 2220 at a position spaced apart from the semiconductor light emitting device 2230 by a predetermined distance.
  • the reflective cup 2280 may be formed in a ring shape surrounding the semiconductor light emitting device 2230, and the reflective cup (by the outer diameter (d o ') and inner diameter (d i ') of the ring) The thickness w of the width direction of 2280) may be determined.
  • the reflective cup 2280 may include a first layer 2281 and a second layer 2228.
  • the first layer 2281 is a layer formed to protrude in the same direction as the height direction of the semiconductor light emitting device 2230 from one surface of the first electrode pad 2220, which is the same or similar to (almost the same as) the semiconductor light emitting device 2230 It may be formed to have one height. Also, the first layer 2281 may be formed of an insulating polymer material such as PAC or PI.
  • the second layer 2228 is a thin layer formed to cover the first layer 2281, and may be an insulating polymer or oxide pattern.
  • the reflective cup 2280 may be formed in a structure as illustrated by the second layer 2228.
  • the second layer 2228 is a first portion 2802a formed on the first layer 2281 and a second portion 2822b extending from the first portion 2228a onto the first electrode pad 2220. It may be made to include.
  • the semiconductor light emitting device package 2200 may include a recess 2290 between the semiconductor light emitting device 2230 and the reflective cup 2280 as shown in FIG. 13.
  • the passivation layer 2270 may also be formed on the surfaces of the reflective cup 2280 and the recessed portion 2290.
  • the recess portion 2290 is included as described above, it may be advantageous to secure up and down selectivity of the semiconductor light emitting device package 2200 during self-assembly.
  • planarization layer 2240 is formed to cover both the semiconductor light emitting device 2230 and the reflective cup 2280 as shown in FIG. 14 is also possible.
  • the planarization layer 2240 and the first layer 2281 may be formed of materials having different refractive indices so that light leaking to the side surfaces of the semiconductor light emitting device 2230 faces the inside of the reflective cup 2280.
  • the layer 2281 may be formed of a material having a higher refractive index than the planarization layer 2240.
  • the sacrificial layer is formed of a material that can be removed by an electrochemical etching method, and may be formed of, for example, aluminum (Al).
  • An oxide, such as SiO 2 which forms the base portion 1210 of the semiconductor light emitting device package 1200 may be deposited on the sacrificial layer.
  • the first electrode pad 1220 may include a reflective electrode, and a metal material capable of ohmic contact while having light reflection characteristics, for example, metal such as aluminum (Al), silver (Ag), gold (Au), and the like. It may be formed of a material.
  • the vertical semiconductor light emitting device 1230 may be transferred on the first electrode pad 1220.
  • the semiconductor light emitting device 1230 sequentially grows the first conductivity type semiconductor layer 1232, the active layer 1303, the second conductivity type semiconductor layer 1234, and the second conductivity type electrode 1235 on a growth substrate, and then adheres them. Can be transferred onto the first electrode pad 1220. Therefore, the first electrode pad 1220 may be in contact with the second conductivity type electrode 1235.
  • a solder bump 1260 is further formed on one side of the second conductivity type electrode 1235 or the first electrode pad 1220 for bonding the second conductivity type electrode 1235 and the first electrode pad 1220. Can be.
  • a step of forming a planarization layer 1240 to surround a side surface of the semiconductor light emitting device 1230 is performed.
  • the planarization layer 1240 may be formed to cover the semiconductor light emitting device 1230 and then etched to planarize one surface of the semiconductor light emitting device 1230 on which the first conductivity type electrode 1231 is formed.
  • a step of forming the second electrode pad 1250 at the boundary (a) of the semiconductor light emitting device 1230 and the planarization layer 1240 is performed.
  • the second electrode pad 1250 may be formed in a ring shape along the boundary a of the semiconductor light emitting device 1230 and the planarization layer 1240.
  • a step of forming the passivation layer 1270 along the surface of the semiconductor light emitting device package 1200 is performed.
  • the semiconductor light emitting device package 1200 is separated from the dummy substrate by removing the sacrificial layer through electrochemical etching, and after cleaning, it is introduced into a fluid chamber to perform self-assembly according to FIGS. 8A to 8E.
  • the step of forming the reflective cup 2280 in the above-described manufacturing method may be further performed.
  • the planarization layer 2240 is patterned to form the recessed portion 2290, and the reflective cup 2280 is formed at a position spaced apart from the semiconductor light emitting device 2230 by a predetermined distance. can do.
  • a step of forming the planarization layer 2240 to cover the semiconductor light emitting device 2230 and the reflective cup 2280 may be performed.
  • the semiconductor light emitting device is packaged to have a size similar to that of the conventional semiconductor light emitting device, so that the current semiconductor light emitting devices can be applied as they are without changing the structure of the substrate on which they are mounted. Can be. Accordingly, it is possible to reduce manufacturing cost while maintaining process difficulty.
  • the semiconductor light emitting device package according to the present invention includes a vertical type semiconductor light emitting device bonded to an electrode pad, there is an effect that the wiring process of the vertical type semiconductor light emitting device can be easily performed after self-assembly. That is, after self-assembly, the wiring process may be performed by electrically connecting the wiring electrode of the substrate and the electrode pad to which the semiconductor light emitting device is bonded through the via hole.
  • the semiconductor light emitting device package according to the present invention can maximize light extraction efficiency by including a structure that reflects light leaking from the semiconductor light emitting device toward the light emitting surface.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Devices (AREA)

Abstract

본 발명에 따른 디스플레이 장치는 제1 전극 및 제2 전극이 배치되는 기판 및 상기 기판에 수용되는 반도체 발광소자 패키지를 포함하고, 상기 반도체 발광소자 패키지는, 베이스부; 상기 베이스부 상에 형성되는 제1 전극 패드; 상기 제1 전극 패드 상에 배치되는 반도체 발광소자; 상기 반도체 발광소자의 측면을 감싸도록 상기 제1 전극 패드 상에 형성되는 평탄화층; 및 상기 평탄화층 및 반도체 발광소자와 오버랩 되도록 형성되는 제2 전극 패드를 포함하고, 상기 제1 전극 패드는 반사 전극을 포함하는 것을 특징으로 한다.

Description

반도체 발광소자를 이용한 디스플레이 장치
본 발명은 반도체 발광소자, 특히, 수 내지 수십 ㎛ 크기의 반도체 발광소자를 이용한 디스플레이 장치에 관한 것이다.
최근에는 디스플레이 기술분야에서 대면적 디스플레이를 구현하기 위하여, 액정 디스플레이(LCD), 유기 발광소자 디스플레이(OLED), 그리고 마이크로 LED 디스플레이 등이 경쟁하고 있다.
이들 중 100 ㎛ 이하의 직경 또는 단면적을 가지는 반도체 발광소자(마이크로 LED)를 이용한 디스플레이는 편광판 등을 사용하여 빛을 흡수하지 않기 때문에 매우 높은 효율을 제공할 수 있다.
그러나 마이크로 LED 디스플레이의 경우 대면적을 구현하기 위해서는 수백만 개의 반도체 발광소자들을 필요로 하기 때문에 다른 기술들에 비해 소자들을 전사하는 것이 어려운 문제가 있다.
마이크로 LED의 전사공정으로 현재 개발되고 있는 기술은 픽앤플레이스(pick & place), 레이저 리프트 오프법(Laser Lift-Off, LLO) 또는 자가조립 등이 있다. 이 중에서, 자가조립 방식은 유체 내에서 반도체 발광소자가 스스로 위치를 찾아가는 방식으로서 대화면의 디스플레이 장치의 구현에 가장 유리한 방식이다.
한편, 자가조립 방식에는 제품으로 사용될 기판에 반도체 발광소자들을 직접 전사하는 방식과, 조립용 기판에 반도체 발광소자들을 전사한 후 다시 제품으로 사용될 기판으로 전사하는 방식이 있다. 전자는 전사공정을 1회 거치므로 공정 측면에서 효율적이고, 후자는 조립용 기판에 자가조립을 위한 구조를 제한없이 추가할 수 있는 장점이 있어 두 방식이 선택적으로 사용되고 있다.
본 발명은 반도체 발광소자 패키지가 개별 화소를 구성하는 디스플레이 장치를 제공하는 것을 목적으로 한다.
또한, 본 발명은 광 추출 효율을 증가시키면서 배선 공정을 용이하게 수행할 수 있는 구조의 반도체 발광소자 패키지를 제공하는 것을 목적으로 한다.
본 발명에 따른 디스플레이 장치는 제1 전극 및 제2 전극이 배치되는 기판 및 상기 기판에 수용되는 반도체 발광소자 패키지를 포함하고, 상기 반도체 발광소자 패키지는, 베이스부; 상기 베이스부 상에 형성되는 제1 전극 패드; 상기 제1 전극 패드 상에 배치되는 반도체 발광소자; 상기 반도체 발광소자의 측면을 감싸도록 상기 제1 전극 패드 상에 형성되는 평탄화층; 및 상기 평탄화층 및 반도체 발광소자와 오버랩 되도록 형성되는 제2 전극 패드를 포함하고, 상기 제1 전극 패드는 반사 전극을 포함하는 것을 특징으로 한다.
본 실시예에 있어서, 상기 반도체 발광소자는, 제1 도전형 전극; 상기 제1 도전형 전극 상에 형성된 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 형성된 활성층; 상기 활성층 상에 형성된 제2 도전형 반도체층; 및 상기 제2 도전형 반도체층 상에 형성된 제2 도전형 전극을 포함하고, 상기 제1 도전형 전극은 상기 제2 전극과 전기적으로 연결되고, 상기 제2 도전형 전극은 상기 제1 전극과 전기적으로 연결되는 것을 특징으로 한다.
본 실시예에 있어서, 상기 제2 전극 패드는, 상기 평탄화층과 반도체 발광소자의 경계를 따라 형성되는 것을 특징으로 한다.
본 실시예에 있어서, 상기 반도체 발광소자 패키지는, 상기 제1 전극 패드 상에서 상기 반도체 발광소자로부터 소정 간격만큼 이격된 위치에 형성되는 반사컵을 더 포함하고, 상기 반사컵은, 상기 제1 전극 패드의 일면으로부터 상기 반도체 발광소자의 높이 방향과 동일한 방향으로 돌출되도록 형성된 제1층; 및 상기 제1층을 덮도록 형성된 제2층을 포함하는 것을 특징으로 한다.
본 실시예에 있어서, 상기 제2층은, 상기 제1층 상에 형성되는 제1 부분; 및 상기 제1 부분에서 상기 제1 전극 패드 상으로 연장되는 제2 부분을 포함하는 것을 특징으로 한다.
본 실시예에 있어서, 상기 반도체 발광소자 패키지는, 상기 반도체 발광소자와 반사컵 사이에 리세스부를 포함하는 것을 특징으로 한다.
본 실시예에 있어서, 상기 평탄화층은, 상기 반도체 발광소자 및 반사컵을 덮도록 형성되는 것을 특징으로 한다.
본 실시예에 있어서, 상기 반도체 발광소자 패키지는, 상기 베이스부에서 연장되어 상기 반도체 발광소자 패키지의 표면을 따라 형성되는 패시베이션층을 포함하는 것을 특징으로 한다.
본 실시예에 있어서, 상기 반도체 발광소자 패키지는, 상기 베이스부 상에서 연장되어 상기 반도체 발광소자 패키지의 표면을 따라 형성되는 패시베이션층을 포함하는 것을 특징으로 한다.
본 실시예에 있어서, 상기 반도체 발광소자 패키지는, 상기 제2 도전형 전극 및 상기 제1 전극 패드 사이에 솔더 범프를 더 포함하는 것을 특징으로 한다.
본 실시예에 있어서, 상기 반도체 발광소자 패키지는, 상기 반도체 발광소자 패키지의 중심을 지나면서 상기 반도체 발광소자의 높이 방향을 포함하는 평면에 대하여 대칭을 이루는 것을 특징으로 한다.
본 발명에 따른 반도체 발광소자 패키지는 베이스부; 상기 베이스부 상에 형성되는 제1 전극 패드; 상기 제1 전극 패드 상에 배치되는 반도체 발광소자; 상기 반도체 발광소자의 측면을 감싸도록 상기 제1 전극 패드 상에 형성되는 평탄화층; 및 상기 평탄화층 및 반도체 발광소자와 오버랩 되도록 형성되는 제2 전극 패드를 포함하고, 상기 제1 전극 패드는 반사 전극을 포함하는 것을 특징으로 한다.
본 실시예에 있어서, 상기 제1 전극 패드 상에서 상기 반도체 발광소자로부터 소정 간격만큼 이격된 위치에 형성되는 반사컵을 더 포함하고, 상기 반사컵은, 상기 제1 전극 패드의 일면으로부터 상기 반도체 발광소자의 높이 방향과 동일한 방향으로 돌출되도록 형성된 제1층; 및 상기 제1층을 덮도록 형성된 제2층을 포함하는 것을 특징으로 한다.
본 발명은 반도체 발광소자의 크기가 더욱 소형화 되더라도 반도체 발광소자를 패키지화 함으로써 현재 반도체 발광소자들이 자가조립 되는 기판의 구조를 변경시키지 않고 그대로 적용 가능한 효과가 있다.
또한, 본 발명은 반도체 발광소자를 전극 패드에 미리 본딩시킨 후 자가조립을 진행하게 되므로 자가조립 후 배선 공정을 용이하게 수행할 수 있는 효과가 있다.
또한, 본 발명은 반도체 발광소자에서 누설된 광을 발광면 측으로 반사시키는 구조를 통해 광 추출 효율을 향상시킬 수 있는 효과가 있다.
도 1은 본 발명의 반도체 발광소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이다.
도 2는 도 1의 디스플레이 장치의 A 부분의 부분 확대도이다.
도 3은 도 2의 반도체 발광소자의 확대도이다.
도 4는 도 2의 반도체 발광소자의 다른 실시예를 나타내는 확대도이다.
도 5a 내지 도 5e는 전술한 반도체 발광소자를 제작하는 새로운 공정을 설명하기 위한 개념도이다.
도 6은 본 발명에 따른 반도체 발광소자의 자가조립 장치의 일 예를 나타내는 개념도이다.
도 7은 도 6의 자가조립 장치의 블록 다이어그램이다.
도 8a 내지 도 8e는 도 6의 자가조립 장치를 이용하여 반도체 발광소자를 자가조립 하는 공정을 나타내는 개념도이다.
도 9는 도 8a 내지 도 8e의 반도체 발광소자를 설명하기 위한 개념도이다.
도 10은 종래 디스플레이 장치에 있어서 기판에 반도체 발광소자가 안착된 상태를 나타내는 개념도이다.
도 11은 본 발명의 일 실시예에 따른 디스플레이 장치의 단면을 나타내는 개념도이다.
도 12는 본 발명의 일 실시예에 따른 반도체 발광소자 패키지 구조를 나타낸 개념도이다.
도 13 및 도 14는 본 발명의 변형 실시예에 따른 반사컵을 포함하는 반도체 발광소자 패키지 구조를 나타낸 개념도이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 “모듈” 및 “부”는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시예를 설명함에 있어서 관련된 공지기술에 대한 구체적인 설명이 본 명세서에 개시된 실시예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것으로 해석되어서는 아니된다.
또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 “상(on)”에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있는 것으로 이해할 수 있을 것이다.
본 명세서에서 설명되는 디스플레이 장치에는 휴대폰(mobile phone), 스마트폰(smart phone), 노트북 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(personal digital assistant), PMP(portable multimedia player), 네비게이션, 슬레이트 PC(slate PC), 테블릿 PC(tablet PC), 울트라북(ultrabook), 디지털 TV(digital TV), 데스크톱 컴퓨터(desktop computer) 등이 포함될 수 있다. 그러나 본 명세서에 기재된 실시예에 따른 구성은 추후 개발되는 새로운 제품형태라도 디스플레이를 포함할 수 있다면 적용될 수 있다.
도 1은 본 발명의 반도체 발광소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이고, 도 2는 도 1의 디스플레이 장치의 A 부분의 부분 확대도이고, 도 3은 도 2의 반도체 발광소자의 확대도이며, 도 4는 도 2의 반도체 발광소자의 다른 실시예를 나타내는 확대도이다.
도시에 의하면, 디스플레이 장치(100)의 제어부에서 처리되는 정보는 디스플레이 모듈(140)에서 출력될 수 있다. 상기 디스플레이 모듈(140)의 테두리를 감싸는 폐루프 형태의 케이스(101)가 상기 디스플레이 장치(100)의 베젤을 형성할 수 있다.
상기 디스플레이 모듈(140)은 영상이 표시되는 패널(141)을 구비하고, 상기 패널(141)은 마이크로 크기의 반도체 발광소자(150)와 상기 반도체 발광소자(150)가 장착되는 배선기판(110)을 구비할 수 있다.
상기 배선기판(110)에는 배선이 형성되어 상기 반도체 발광소자(150)의 n형 전극(152) 및 p형 전극(156)과 연결될 수 있다. 이를 통하여, 상기 반도체 발광소자(150)는 자발광하는 개별화소로서 상기 배선기판(110) 상에 구비될 수 있다.
상기 패널(141)에 표시되는 영상은 시각 정보로서, 매트릭스 형태로 배치되는 단위 화소(sub-pixel)의 발광이 상기 배선을 통하여 독자적으로 제어됨에 의하여 구현된다.
본 발명에서는 전류를 빛으로 변환시키는 반도체 발광소자(150)의 일 종류로서 마이크로 LED(Light Emitting Diode)를 예시한다. 상기 마이크로 LED는 100 ㎛ 이하의 작은 크기로 형성되는 발광 다이오드가 될 수 있다. 상기 반도체 발광소자(150)는 청색, 적색 및 녹색이 발광영역에 각각 구비되어 이들의 조합에 의하여 단위 화소가 구현될 수 있다. 즉, 상기 단위 화소는 하나의 색을 구현하기 위한 최소 단위를 의미하며, 상기 단위 화소 내에 적어도 3개의 마이크로 LED가 구비될 수 있다.
보다 구체적으로, 도 3을 참조하면, 상기 반도체 발광소자(150)는 수직형 구조가 될 수 있다.
예를 들어, 상기 반도체 발광소자(150)는 질화 갈륨(GaN)을 주로 하여 인듐(In) 및/또는 알루미늄(Al)이 함께 첨가되어 청색을 비롯한 다양한 빛을 발광하는 고출력의 발광 소자로 구현될 수 있다.
이러한 수직형 반도체 발광소자(150)는 p형 전극(156), p형 전극(156) 상에 형성된 p형 반도체층(155), p형 반도체층(155) 상에 형성된 활성층(154), 활성층(154) 상에 형성된 n형 반도체층(153) 및 n형 반도체층(153) 상에 형성된 n형 전극(152)을 포함한다. 이 경우, 하부에 위치한 p형 전극(156)은 배선기판(110)의 p전극과 전기적으로 연결될 수 있고, 상부에 위치한 n형 전극(152)은 반도체 발광소자(150)의 상측에서 n전극과 전기적으로 연결될 수 있다. 이러한 수직형 반도체 발광소자(150)는 전극을 상/하로 배치할 수 있으므로, 칩 사이즈를 줄일 수 있다는 큰 강점을 가지고 있다.
다른 예로서, 도 4를 참조하면, 상기 반도체 발광소자는 플립 칩 타입(flip chip type)의 발광소자가 될 수 있다.
이러한 예로서, 상기 반도체 발광소자(250)는 p형 전극(256), p형 전극(256)이 형성되는 p형 반도체층(255), p형 반도체층(255) 상에 형성된 활성층(254), 활성층(254) 상에 형성된 n형 반도체층(253) 및 n형 반도체층(253) 상에서 p형 전극(256)과 수평 방향으로 이격 배치되는 n형 전극(252)을 포함한다. 이 경우, p형 전극(256)과 n형 전극(252)은 모두 반도체 발광소자(250)의 하부에서 배선기판(110)의 p전극 및 n전극과 전기적으로 연결될 수 있다.
상기 수직형 반도체 발광소자(150)와 수평형 반도체 발광소자(250)는 각각 녹색 반도체 발광소자, 청색 반도체 발광소자 및 적색 반도체 발광소자가 될 수 있다. 녹색 반도체 발광소자와 청색 반도체 발광소자의 경우에 질화 갈륨(GaN)을 주로 하여 인듐(In) 및/또는 알루미늄(Al)이 함께 첨가되어 녹색이나 청색의 빛을 발광하는 고출력의 발광소자로 구현될 수 있다. 이러한 예로서, 상기 반도체 발광소자는 n-Gan, p-Gan, AlGaN, InGaN 등 다양한 계층으로 형성되는 질화갈륨 박막이 될 수 있으며, 구체적으로 상기 p형 반도체층은 p-type GaN이고, 상기 n형 반도체층은 n-type GaN이 될 수 있다. 다만, 적색 반도체 발광소자의 경우에는 상기 p형 반도체층은 p-type GaAs이고, 상기 n형 반도체층은 n-type GaAs가 될 수 있다.
또한, 상기 p형 반도체층은 p전극 쪽은 Mg가 도핑된 p-type GaN이고, n형 반도체층은 n전극쪽은 Si가 도핑된 n-type GaN이 될 수 있다. 이 경우에, 전술한 반도체 발광소자들은 활성층이 없는 반도체 발광소자가 될 수 있다.
한편, 도 1 내지 도 4를 참조하면, 상기 발광 다이오드가 매우 작기 때문에 상기 디스플레이 패널을 자발광하는 단위화소가 고정세로 배열될 수 있으며, 이를 통하여 고화질의 디스플레이 장치가 구현될 수 있다.
상기에서 설명된 본 발명의 반도체 발광소자를 이용한 디스플레이 장치에서는 웨이퍼 상에 성장되어 메사(mesa) 및 아이솔레이션(isolation)을 통하여 형성된 반도체 발광소자가 개별 화소로 이용된다.
이 경우, 마이크로 크기의 반도체 발광소자(150)는 웨이퍼에 상기 디스플레이 패널의 기판 상의 기설정된 위치로 전사되어야 한다. 이러한 전사 기술로 픽앤플레이스(pick & place)가 있으나 성공률이 낮고 매우 많은 시간이 요구된다. 다른 예로서, 스탬프나 롤을 이용하여 한 번에 여러 개의 소자를 전사하는 기술이 있으나 수율에 한계가 있어 대화면의 디스플레이에는 적합하지 않다.
본 발명에서는 이러한 문제를 해결할 수 있는 디스플레이 장치의 새로운 제조방법 및 제조장치를 제시한다.
이를 위하여, 먼저, 디스플레이 장치의 새로운 제조방법에 대하여 살펴본다. 도 5a 내지 도 5e는 전술한 반도체 발광소자를 제작하는 새로운 공정을 설명하기 위한 개념도들이다.
본 명세서에서는 패시브 매트릭스(Passive Matrix, PM) 방식의 반도체 발광소자를 이용한 디스플레이 장치를 예시한다. 다만, 이하에서 설명되는 예시는 액티브 매트릭스(Active Matrix, AM) 방식의 반도체 발광소자에도 적용 가능하다. 또한, 이하에서는 수평형 반도체 발광소자를 자가조립 하는 방식에 대하여 예시하나, 이는 수직형 반도체 발광소자를 자가조립 하는 방식에도 적용 가능하다.
먼저, 제조방법에 의하면, 성장기판(159) 상에 제1 도전형 반도체층(153), 활성층(154) 및 제2 도전형 반도체층(155)을 각각 성장시킨다(도 5a).
제1 도전형 반도체층(153)이 성장하면, 다음은 상기 제1 도전형 반도체층(153) 상에 활성층(154)을 성장시키고, 다음으로 상기 활성층(154) 상에 제2 도전형 반도체층(155)을 성장시킨다. 이와 같이, 제1 도전형 반도체층(153), 활성층(154) 및 제2 도전형 반도체층(155)을 순차적으로 성장시키면 도 5a에 도시된 것과 같이 제1 도전형 반도체층(153), 활성층(154) 및 제2 도전형 반도체층(155)이 적층 구조를 형성한다.
이 경우에, 상기 제1 도전형 반도체층(153)은 p형 반도체층이 될 수 있으며, 상기 제2 도전형 반도체층(155)은 n형 반도체층이 될 수 있다. 다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 제1 도전형이 n형이 되고 제2 도전형이 p형이 되는 예시도 가능하다.
또한, 본 실시예에서는 활성층(154)이 존재하는 경우를 예시하나 전술한 바와 같이 경우에 따라 활성층(154)이 없는 구조도 가능하다. 이러한 예로서, 상기 p형 반도체층은 p전극 쪽은 Mg가 도핑된 p-type GaN이고, n형 반도체층은 n전극쪽은 Si가 도핑된 n-type GaN이 될 수 있다.
성장기판(159)(웨이퍼)은 광투과성 재질, 예를 들어, 사파이어(Al 2O 3), GaN, ZnO, AlO 중 어느 하나를 포함하여 형성될 수 있으나, 이에 한정하지는 않는다. 또한, 성장기판(159)은 반도체 물질 성장에 적합한 물질(캐리어 웨이퍼)로 형성되거나 열전도성이 뛰어난 물질로 형성될 수 있다. 성장기판(159)은 전도성 기판 또는 절연성 기판을 포함하며, 예를 들어 사파이어(Al 2O 3) 기판에 비해 열전도성이 큰 SiC 기판 또는 Si, GaAs, GaP, InP, Ga 2O 3 중 적어도 하나를 사용할 수 있다.
다음으로, 제1 도전형 반도체층(153), 활성층(154) 및 제2 도전형 반도체층(155)의 적어도 일부를 제거하여 복수의 반도체 발광소자를 형성한다(도 5b).
보다 구체적으로, 복수의 반도체 발광소자들이 발광소자 어레이를 형성하도록 아이솔레이션(isolation)을 수행한다. 즉, 제1 도전형 반도체층(153), 활성층(154) 및 제2 도전형 반도체층(155)을 수직 방향으로 식각하여 복수의 반도체 발광소자를 형성한다.
만약, 수평형 반도체 발광소자를 형성하는 경우라면, 상기 활성층(154) 및 제2 도전형 반도체층(155)은 수직 방향으로 일부가 제거되어 상기 제1 도전형 반도체층(153)이 외부로 노출되는 메사(mesa) 공정과 이후에 제1 도전형 반도체층(153)을 식각하여 복수의 반도체 발광소자 어레이를 형성하는 아이솔레이션(isolation)이 수행될 수 있다.
다음으로, 상기 제2 도전형 반도체층(155)의 일면 상에 제2 도전형 전극(156 또는 p형 전극)을 각각 형성한다(도 5c). 상기 제2 도전형 전극(156)은 스퍼터링 등의 증착 방법으로 형성될 수 있으나, 반드시 이에 한정되는 것은 아니다. 다만, 제1 도전형 반도체층과 제2 도전형 반도체층이 각각 n형 반도체층과 p형 반도체층인 경우에는, 상기 제2 도전형 전극(156)은 n형 전극이 되는 것도 가능하다.
그 다음에, 상기 성장기판(159)을 제거하여 복수의 반도체 발광소자를 구비한다. 예를 들어, 성장기판(159)은 레이저 리프트 오프법(Laser Lift-Off, LLO) 또는 화학적 리프트 오프법(Chemical Lift-Off, CLO)을 이용하여 제거할 수 있다(도 5d).
이후에, 유체가 채워진 챔버에서 반도체 발광소자들(150)이 기판에 안착되는 단계가 진행된다(도 5e).
예를 들어, 유체가 채워진 챔버 속에 상기 반도체 발광소자들(150) 및 기판을 넣고 유동, 중력, 표면 장력 등을 이용하여 상기 반도체 발광소자들(150)이 상기 기판에 스스로 조립되도록 한다. 이 경우, 상기 기판은 조립기판(161)이 될 수 있다.
다른 예로서, 상기 조립기판(161) 대신에 배선기판을 유체 챔버에 넣어 상기 반도체 발광소자들(150)을 배선기판에 바로 안착시키는 것도 가능하다. 다만, 설명의 편의상 본 발명에서는 기판이 조립기판(161)으로 구비되어 반도체 발광소자들(150)이 안착되는 것을 예시한다.
반도체 발광소자들(150)이 조립 기판(161)에 용이하게 안착될 수 있도록 상기 조립 기판(161)에는 상기 반도체 발광소자들(150)이 끼워지는 셀들(미도시)이 구비될 수 있다. 구체적으로, 상기 조립기판(161)에는 상기 반도체 발광소자들(150)이 배선전극에 얼라인(align)되는 위치에 상기 반도체 발광소자들(150)이 안착되는 셀들이 형성된다. 상기 반도체 발광소자들(150)은 상기 유체 내에서 이동하다가 상기 셀들에 조립된다.
상기 조립기판(161)에 복수의 반도체 발광소자들(150)이 안착된 후, 상기 조립기판(161)의 반도체 발광소자들(150)을 배선기판으로 전사하면 대면적의 전사가 가능하게 된다. 따라서, 상기 조립기판(161)은 임시기판으로 지칭될 수 있다.
한편, 상기에서 설명된 자가조립 방법을 대화면 디스플레이의 제조에 적용하 기 위해서는 전사 수율을 높여야만 한다. 본 발명에서는 전사 수율을 높이기 위하여 중력이나 마찰력의 영향을 최소화하고, 비특이적 결합을 막는 방법과 장치를 제안한다.
이 경우, 본 발명에 따른 디스플레이 장치는 반도체 발광소자에 자성체를 배치시켜 자기력을 이용하여 반도체 발광소자를 이동시키고, 이동 과정에서 전기장을 이용하여 상기 반도체 발광소자를 기설정된 위치에 안착시킨다. 이하에서는, 첨부된 도면과 함께 이러한 전사 방법과 장치에 대하여 보다 구체적으로 살펴본다.
도 6은 본 발명에 따른 반도체 발광소자의 자가조립 장치의 일 예를 나타내는 개념도이고, 도 7은 도 6의 자가조립 장치의 블록 다이어그램이다. 또한, 도 8a 내지 도 8e는 도 6의 자가조립 장치를 이용하여 반도체 발광소자를 자가조립 하는 공정을 나타내는 개념도이며, 도 9는 도 8a 내지 도 8e의 반도체 발광소자를 설명하기 위한 개념도이다.
도 6 및 도 7의 도시에 의하면, 본 발명의 자가조립 장치(160)는 유체 챔버(162), 자석(163) 및 위치 제어부(164)를 포함할 수 있다.
상기 유체 챔버(162)는 복수의 반도체 발광소자들을 수용하는 공간을 구비한다. 상기 공간에는 유체가 채워질 수 있으며, 상기 유체는 조립용액으로서 물 등을 포함할 수 있다. 따라서, 상기 유체 챔버(162)는 수조가 될 수 있으며, 오픈형으로 구성될 수 있다. 다만, 본 발명은 이에 한정되는 것은 아니며, 상기 유체 챔버(162)는 상기 공간이 닫힌 공간으로 이루어지는 클로즈형이 될 수 있다.
상기 유체 챔버(162)에는 기판(161)의 상기 반도체 발광소자들(150)이 조립되는 조립면이 아래를 향하도록 배치될 수 있다. 예를 들어, 상기 기판(161)은 이송부에 의하여 조립위치로 이송되며, 상기 이송부는 기판이 장착되는 스테이지(165)를 구비할 수 있다. 상기 스테이지(165)는 제어부에 의하여 위치가 조절되며, 이를 통하여 상기 기판(161)은 상기 조립위치로 이송될 수 있다.
이 때, 상기 조립위치에서 상기 기판(161)의 조립면은 상기 유체 챔버(162)의 바닥을 향하게 된다. 도시에 의하면, 상기 기판(161)의 조립면은 상기 유체 챔버(162) 내의 유체에 잠기도록 배치된다. 따라서, 상기 반도체 발광소자(150)는 상기 유체 내에서 상기 조립면으로 이동하게 된다.
상기 기판(161)은 전기장 형성이 가능한 조립기판으로서, 베이스부(161a), 유전체층(161b) 및 복수의 전극들(161c)을 포함할 수 있다.
상기 베이스부(161a)는 절연성 있는 재질로 이루어지며, 상기 복수의 전극들(161c)은 상기 베이스부(161a)의 일면에 패턴된 박막 또는 후막 bi-planar 전극이 될 수 있다. 상기 전극(161c)은 예를 들어, Ti/Cu/Ti의 적층, Ag 페이스트 및 ITO 등으로 형성될 수 있다.
상기 유전체층(161b)은 SiO 2, SiN x, SiON, Al 2O 3, TiO 2, HfO 2 등의 무기 물질로 이루어질 수 있다. 이와 다르게, 유전체층(161b)은 유기 절연체로서 단일층이거나 멀티층으로 구성될 수 있다. 유전체층(161b)의 두께는 수십 nm 내지 수 ㎛의 두께로 이루어질 수 있다.
나아가, 본 발명에 따른 기판(161)은 격벽에 의하여 구획되는 복수의 셀들(161d)을 포함한다. 셀들(161d)은 일방향을 따라 순차적으로 배치되며, 폴리머(polymer) 재질로 이루어질 수 있다. 또한, 셀들(161d)을 이루는 격벽(161e)은 이웃하는 셀들(161d)과 공유되도록 이루어진다. 상기 격벽(161e)은 베이스부(161a)에서 돌출되며, 상기 격벽(161e)에 의하여 상기 셀들(161d)이 일방향을 따라 순차적으로 배치될 수 있다. 보다 구체적으로, 상기 셀들(161d)은 열과 행 방향으로 각각 순차적으로 배치되며, 매트릭스 구조를 가질 수 있다.
셀들(161d)의 내부는 반도체 발광소자(150)를 수용하는 홈을 구비하며, 상기 홈은 상기 격벽(161e)에 의하여 한정되는 공간일 수 있다. 상기 홈의 형상은 반도체 발광소자의 형상과 동일 또는 유사할 수 있다. 예를 들어, 반도체 발광소자가 사각형상인 경우, 홈은 사각형상일 수 있다. 또한, 반도체 발광소자가 원형인 경우 셀들 내부에 형성된 홈은 원형으로 이루어질 수 있다. 나아가 셀들(161d) 각각은 단일의 반도체 발광소자를 수용하도록 이루어진다. 즉, 하나의 셀에는 하나의 반도체 발광소자가 수용된다.
한편, 복수의 전극들(161c)은 각각의 셀들(161d)의 바닥에 배치되는 복수의 전극라인을 구비하며, 상기 복수의 전극라인은 이웃한 셀로 연장되도록 이루어질 수 있다.
상기 복수의 전극들(161c)은 상기 셀들(161d)의 하측에 배치되며, 서로 다른 극성이 각각 인가되어 상기 셀들(161d) 내에 전기장을 생성한다. 상기 전기장 형성을 위하여, 상기 복수의 전극들(161c)을 상기 유전체층(161b)이 덮으면서 상기 유전체층(161b)이 상기 셀들(161d)의 바닥을 형성할 수 있다. 이러한 구조에서, 각 셀들(161d)의 하측에서 한 쌍의 전극(161c)에 서로 다른 극성이 인가되면 전기장이 형성되고, 상기 전기장에 의하여 상기 셀들(161d) 내부로 반도체 발광소자가 삽입될 수 있다.
상기 조립위치에서 상기 기판(161)의 전극들은 전원공급부(171)와 전기적으로 연결된다. 상기 전원공급부(171)는 상기 복수의 전극(161c)에 전원을 인가하여 상기 전기장을 생성하는 기능을 수행한다.
도시에 의하면, 상기 자가조립 장치는 상기 반도체 발광소자들(150)에 자기력을 가하기 위한 자석(163)을 구비할 수 있다. 상기 자석(163)은 유체 챔버(162)와 이격 배치되어 상기 반도체 발광소자들(150)에 자기력을 가하도록 이루어진다. 상기 자석(163)은 상기 기판(161)의 조립면의 반대면을 마주보도록 배치될 수 있으며, 상기 자석(163)과 연결되는 위치 제어부(164)에 의하여 상기 자석(163)의 위치가 제어된다.
상기 자석(163)의 자기장에 의하여 상기 유체 내에서 이동하도록 상기 반도체 발광소자는 자성체를 구비할 수 있다.
도 9를 참조하면, 자성체를 구비하는 반도체 발광소자(1050)는 제1 도전형 전극(1052) 및 제2 도전형 전극(1056), 상기 제1 도전형 전극(1052)이 배치되는 제1 도전형 반도체층(1053), 상기 제1 도전형 반도체층(1053)과 오버랩 되며, 상기 제2 도전형 전극(1056)이 배치되는 제2 도전형 반도체층(1055), 그리고 상기 제1 및 제2 도전형 반도체층(1053, 1055) 사이에 배치되는 활성층(1054)을 포함할 수 있다.
여기에서, 제1 도전형은 p형이고, 제2 도전형은 n형일 수 있으며, 그 반대로도 구성될 수 있다. 또한, 전술한 바와 같이 활성층이 없는 반도체 발광소자가 될 수도 있다.
한편, 본 발명에서, 상기 제1 도전형 전극(1052)은 자가조립 등에 의하여 상기 반도체 발광소자(1050)가 배선기판에 조립된 이후에 생성될 수 있다. 또한, 본 발명에서, 상기 제2 도전형 전극(1056)은 자성체를 포함할 수 있다. 자성체는 자성을 띄는 금속을 의미할 수 있다. 상기 자성체는 Ni, SmCo 등이 될 수 있으며, 다른 예로서 Gd계, La계 및 Mn계 중 적어도 하나에 대응되는 물질을 포함할 수 있다.
자성체는 입자 형태로 상기 제2 도전형 전극(1056)에 구비될 수 있다. 또한, 이와 달리 자성체를 포함한 도전형 전극은 도전형 전극의 일 레이어가 자성체로 이루어질 수도 있다. 이러한 예로서, 도 9에 도시된 것과 같이, 반도체 발광소자(1050)의 제2 도전형 전극(1056)은 제1층(1056a) 및 제2층(1056b)을 포함할 수 있으며, 여기에서 제1층(1056a)은 자성체를 포함하도록 이루어질 수 있고, 제2층(1056b)은 자성체가 아닌 금속 소재를 포함할 수 있다.
본 예시에서는 자성체를 포함하는 제1층(1056a)이 제2 도전형 반도체층(1055)과 맞닿도록 배치될 수 있다. 이 경우, 제1층(1056a)은 제2층(1056b)과 제2 도전형 반도체층(1055) 사이에 배치되며, 제2층(1056b)은 배선기판의 배선과 연결되는 컨택 메탈이 될 수 있다. 다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 상기 자성체는 상기 제1 도전형 반도체층(1053)의 일면에 배치될 수 있다.
다시 도 6 및 도 7을 참조하면, 상기 자가조립 장치는 상기 유체 챔버(162)의 상부에 x, y, z 축으로 자동 또는 수동으로 움직일 수 있는 자석 핸들러를 구비하거나 상기 자석(163)을 회전시킬 수 있는 모터를 구비할 수 있다. 상기 자석 핸들러 및 모터는 상기 위치 제어부(164)를 구성할 수 있다. 이를 통하여, 상기 자석(163)은 상기 기판(161)과 수평한 방향, 시계 방향 또는 반시계 방향으로 회전하게 된다.
한편, 상기 유체 챔버(162)에는 광투과성의 바닥판(166)이 형성되고, 상기 반도체 발광소자들은 상기 바닥판(166)과 상기 기판(161)의 사이에 배치될 수 있다. 상기 바닥판(166)을 통하여 상기 유체 챔버(162)의 내부를 모니터링 하도록 이미지 센서(167)가 상기 바닥판(166)을 바라보도록 배치될 수 있다. 상기 이미지 센서(167)는 제어부(172)에 의하여 제어되며, 기판(161)의 조립면을 관찰할 수 있도록 inverted type 렌즈 및 CCD 등을 구비할 수 있다.
상기에서 설명한 자가조립 장치는 자기장과 전기장을 조합하여 이용하도록 이루어지며, 이를 이용하면 상기 반도체 발광소자들이 상기 자석의 위치변화에 의하여 이동하는 과정에서 전기장에 의하여 상기 기판의 기설정된 위치에 안착될 수 있다. 이하에서는, 상기에서 설명한 자가조립 장치를 이용한 조립과정에 대하여 보다 상세히 설명한다.
먼저, 도 5a 내지 도 5c에서 설명한 과정을 통하여 자성체를 구비하는 복수의 반도체 발광소자들(1050)을 형성한다. 이 경우, 도 5c의 제2 도전형 전극을 형성하는 과정에서 자성체를 증착할 수 있다.
다음으로, 기판(161)을 조립위치로 이송하고, 상기 반도체 발광소자들(1050)을 유체 챔버(162)에 투입한다(도 8a).
전술한 바와 같이, 상기 기판(161)의 조립위치는 상기 기판(161)의 상기 반도체 발광소자들(1050)이 조립되는 조립면이 아래를 향하도록 상기 유체 챔버(162)에 배치되는 위치가 될 수 있다.
이 경우에, 상기 반도체 발광소자들(1050) 중 일부는 유체 챔버(162)의 바닥에 가라앉고, 일부는 유체 내 부유할 수 있다. 상기 유체 챔버(162)에 광투과성 바닥판(166)이 구비되는 경우 상기 반도체 발광소자들(1050) 중 일부는 바닥판(166)에 가라앉을 수 있다.
다음으로, 상기 유체 챔버(162) 내에서 상기 반도체 발광소자들(1050)이 수직 방향으로 떠오르도록 상기 반도체 발광소자들(1050)에 자기력을 가한다(도 8b).
상기 자가조립 장치의 자석(163)이 원위치에서 상기 기판(161)의 조립면의 반대면으로 이동하면, 상기 반도체 발광소자들(1050)은 상기 기판(161)을 향하여 상기 유체 내에서 떠오르게 된다. 상기 원위치는 상기 유체 챔버(162)로부터 벗어난 위치가 될 수 있다. 다른 예로서, 상기 자석(163)은 전자석으로 구성될 수 있으며, 이 경우 전자석에 전기를 공급하여 초기 자기력을 생성하게 된다.
한편, 본 예시에서, 상기 자기력의 크기를 조절하면 상기 기판(161)의 조립면과 상기 반도체 발광소자들(1050)의 이격 거리가 제어될 수 있다. 예를 들어, 상기 반도체 발광소자들(1050)의 무게, 부력 및 자기력을 이용하여 상기 이격 거리를 제어할 수 있다. 상기 이격 거리는 상기 기판의 최외각으로부터 수 mm 내지 수 십 ㎛가 될 수 있다.
다음으로, 상기 유체 챔버(162) 내에서 상기 반도체 발광소자들(1050)이 일방향을 따라 이동하도록 상기 반도체 발광소자들(1050)에 자기력을 가한다. 예를 들어, 상기 자석(163)을 상기 기판(161)과 수평한 방향, 시계 방향 또는 반시계 방향으로 이동한다(도 8c). 이 경우, 상기 반도체 발광소자들(1050)은 상기 자기력에 의하여 상기 기판(161)과 이격된 위치에서 상기 기판(161)과 수평한 방향을 따라 이동하게 된다.
다음으로, 상기 반도체 발광소자들(1050)이 이동하는 과정에서 상기 기판(161)의 기설정된 위치에 안착되도록 전기장을 가하여 상기 반도체 발광소자들(1050)을 상기 기설정된 위치로 유도하는 단계가 진행된다(도 8c).
예를 들어, 상기 반도체 발광소자들(1050)이 상기 기판(161)과 수평한 방향을 따라 이동하는 도중에 상기 전기장에 의하여 상기 기판(161)과 수직한 방향으로 이동하여 상기 기판(161)의 기설정된 위치에 안착된다.
보다 구체적으로, 기판(161)의 bi-planar 전극에 전원을 공급하여 전기장을 생성하고, 이를 이용하여 기설정된 위치에서만 조립이 되도록 유도한다. 즉, 선택적으로 생성한 전기장을 이용하여 반도체 발광소자들(1050)이 상기 기판(161)의 조립위치에 스스로 조립되도록 한다. 이를 위하여, 상기 기판(161)에는 상기 반도체 발광소자들(1050)이 끼워지는 셀들이 구비될 수 있다.
이 후, 상기 기판(161)의 언로딩 과정이 진행되며, 조립 공정이 완료된다. 상기 기판(161)이 조립기판인 경우 전술한 바와 같이 어레이된 반도체 발광소자들을 배선기판으로 전사하는 디스플레이 장치를 구현하기 위한 후공정이 진행될 수 있다.
한편, 상기 반도체 발광소자들(1050)을 상기 기설정된 위치로 유도한 후, 상기 유체 챔버(162) 내에 남아있는 반도체 발광소자들(1050)이 상기 유체 챔버(162)의 바닥으로 떨어지도록 상기 자석(163)을 상기 기판(161)과 멀어지는 방향으로 이동시킬 수 있다(도 8d). 다른 예로서, 상기 자석(163)이 전자석인 경우, 전원 공급을 중단하면 상기 유체 챔버(162) 내에 남아있는 반도체 발광소자들(1050)은 유체 챔버(162)의 바닥으로 떨어질 수 있다.
이 후, 상기 유체 챔버(162)의 바닥에 잇는 반도체 발광소자들(1050)을 회수하면, 상기 회수된 반도체 발광소자들(1050)의 재사용이 가능하게 된다.
상기에서 설명된 자가조립 장치 및 방법은 fluidic assembly에서 조립 수율을 높이기 위해 자기장을 이용하여 먼 거리의 부품들을 미리 정해진 조립 사이트 근처에 집중시키고, 조립 사이트에 별도 전기장을 인가하여 조립 사이트에만 선택적으로 부품이 조립되도록 한다. 이 때, 조립기판을 수조 상부에 위치시키고 조립면이 아래로 향하도록 하여 부품의 무게에 의한 중력 영향을 최소화하면서 비특이적 결합을 막아 불량을 제거한다. 즉, 전사 수율을 높이기 위해 조립기판을 상부에 위치시켜 중력이나 마찰력 영향을 최소화하며 비특이적 결합을 막는다.
이상에서 살펴본 것과 같이, 상기와 같은 구성의 본 발명에 의하면, 개별화소를 반도체 발광소자로 형성하는 디스플레이 장치에서 다량의 반도체 발광소자들을 한번에 조립할 수 있다.
이와 같이 본 발명에 따르면 작은 크기의 웨이퍼 상에서 반도체 발광소자를 다량으로 화소화시킨 후 대면적 기판으로 전사시키는 것이 가능하게 된다. 이를 통하여, 저렴한 비용으로 대면적의 디스플레이 장치를 제작하는 것이 가능하게 된다.
도 10은 종래 디스플레이 장치에 있어서 기판에 반도체 발광소자가 안착된 상태를 나타내는 개념도이다.
도 10에 도시된 기판(161')은 전술한 조립 기판(161)에 배선 공정 등을 거쳐 형성된 구성들이 추가된 구조를 갖는다. 구체적으로, 도 10에 도시된 기판(161')은 베이스부(161'a) 상에 반도체 발광소자(150')의 자가조립을 위한 구조로서 유전체층(161'b), 조립 전극들(161'c) 및 격벽(161'e)을 포함한다. 또한, 배선 공정을 위해 셀(161'd)에 안착된 반도체 발광소자(150')를 평탄화하는 평탄화층(161'f)과 평탄화층(161'f) 상에 형성되는 배선 전극(171', 172')을 포함한다.
한편, 종래 자가조립 시에는 도 10에 도시된 것과 같이 n형 반도체층을 기준으로 n전극 및 p전극이 모두 발광면 측에 배치되는 수평형 반도체 발광소자(150')가 사용되었다. 그러나 수평형 반도체 발광소자(150')는 전술한 것과 같이 n전극 및 p전극을 모두 발광면 측에 배치해야 하므로 발광 면적을 넓히는데 한계가 있고, 특히 반도체 발광소자의 직경(d 2)이 점점 줄어듦에 따라 제작이 어려운 단점이 있다.
이에 최근에는 반도체 발광소자의 소형화를 위해 자가조립에 수직형 반도체 발광소자를 도입하려는 시도가 계속되고 있다. 수직형 반도체 발광소자는 n형 반도체층을 기준으로 n전극과 p전극이 서로 다른 면에 배치되므로 수평형 반도체 발광소자(150') 대비 소형화와 발광 면적 확보에 유리하지만, 아울러 반도체 발광소자의 n전극과 기판의 배선 전극을 전기적으로 연결하기 어려운 단점 또한 존재한다.
한편, 반도체 발광소자의 크기를 변경하는 경우 기판(161')의 구조도 함께 변경되어야 한다. 구체적으로, 반도체 발광소자(150')의 자가조립을 위한 전기장을 형성하는 조립 전극들(161'c) 사이의 간격(d 1)은 셀(161'd)에 조립되는 반도체 발광소자의 직경(d 2)에 따라 조정되어야 한다(자가조립에는 주로 원형의 반도체 발광소자가 사용되므로, 반도체 발광소자의 크기는 곧 반도체 발광소자의 직경을 의미할 수 있다).
예를 들어, 현재 자가조립에는 대략적으로 30㎛ 정도의 직경(d 2)을 갖는 반도체 발광소자들(150')이 사용되며, 이 경우 조립 전극들(161'c)은 베이스부(161'a) 상에 10 내지 20㎛ 사이의 간격(d 1)으로 형성되게 된다.
만일 반도체 발광소자의 소형화로 반도체 발광소자의 직경(d 2)이 줄어드는 경우 조립 전극들(161'c)은 지금보다 좁은 간격(d 1)으로 패턴 되어야 한다.
그러나 조립 전극들(161'c) 사이의 간격(d 1)을 수 내지 10㎛ 수준으로 좁히게 되면 인접 배치된 서로 다른 전압이 인가되는 조립 전극들(161'c) 간에 쇼트가 발생할 수 있으며, 현재 조립 전극들(161'c)을 형성하는 포토리소그래피 공정으로는 조립 전극들(161'c) 사이의 간격(d 1)을 더욱 조밀하게 형성하는데 한계가 있다.
이하에서는, 전술한 문제점을 해결하기 위한 본 발명에 따른 새로운 구조의 디스플레이 장치에 대하여 설명한다.
본 발명에 따른 디스플레이 장치는 패시브 매트릭스(Passive Matrix, PM) 방식 또는 액티브 매트릭스(Active Matrix, AM) 방식으로 구동될 수 있으며, 구동 방식에 관한 설명은 생략한다.
도 11은 본 발명의 일 실시예에 따른 디스플레이 장치의 단면을 나타내는 개념도이다.
도 11을 참조하면, 본 발명에 따른 디스플레이 장치(1000)는 기판(1100) 상에 반도체 발광소자(1230)를 포함하는 반도체 발광소자 패키지(1200)가 배치되어 개별 화소를 구성할 수 있다. 반도체 발광소자 패키지(1200)는 도 10의 반도체 발광소자(150')와 같이 격벽(1150)에 의해 형성된 셀(1140) 내부에 수용될 수 있다.
본 발명에 따른 기판(1100)은 도 10에 도시된 기판(161')과 같이 베이스부(1110), 조립 전극들(1120), 유전체층(1130), 격벽(1150) 및 평탄화층(1160)을 포함하며, 평탄화층(1160) 상에는 배선 전극으로 제1 전극(1171) 및 제2 전극(1172)이 배치된다.
제1 전극(1171) 및 제2 전극(1172)은 반도체 발광소자 패키지(1200), 자세하게는 반도체 발광소자 패키지(1200)에 포함된 전극 패드(1220, 1250)를 통해 반도체 발광소자(1230)의 도전형 전극(1231, 1235)과 전기적으로 연결되어 반도체 발광소자(1230)를 점등시킬 수 있다.
본 발명에 따르면, 반도체 발광소자 패키지(1200)에 포함된 반도체 발광소자(1230)의 직경(d 2')은 도 10에 도시된 종래 반도체 발광소자(150')의 직경(d 2)보다 작지만 반도체 발광소자 패키지(1200)의 (최대) 직경(d 3')이 종래 반도체 발광소자(150')의 직경(d 2)과 동일 또는 유사(거의 동일)하게 제작된다. 따라서 기판(1100)에 패턴되는 조립 전극들(1120) 사이의 간격(d 1')은 그대로 유지될 수 있다.
이하에서는, 도 12 내지 도 14를 참조하여 본 발명에 따른 반도체 발광소자 패키지(1200)의 다양한 실시예에 대해 상세하게 설명한다.
도 12는 본 발명의 일 실시예에 따른 반도체 발광소자 패키지 구조를 나타낸 개념도이고, 도 13 및 도 14는 본 발명의 변형 실시예에 따른 반사컵을 포함하는 반도체 발광소자 패키지 구조를 나타낸 개념도이다.
먼저, 도 12를 참조하여 본 발명의 일 실시예에 따른 반도체 발광소자 패키지(1200)의 구조에 대해 설명한다. 도 12에 도시된 반도체 발광소자 패키지(1200)의 구조는 본 발명에 따른 반도체 발광소자 패키지(1200)의 기본 구조로서 도 13 내지 도 14의 실시예에 따른 변형된 반도체 발광소자(1200)에도 동일하게 적용된다.
본 발명의 실시예에 따르면, 반도체 발광소자 패키지(1200)는 전술한 것과 같이 자가조립을 통해 셀(1140) 내부에 수용되어 개별 화소를 구성하며, 베이스부(1210), 제1 전극 패드(1220), 반도체 발광소자(1230), 평탄화층(1240) 및 제2 전극 패드(1250)을 포함할 수 있다.
베이스부(1210)는 반도체 발광소자 패키지(1200)의 구조가 형성되는 기본층으로, 예를 들어, SiO 2와 같은 무기 절연물질로 형성될 수 있다. 또한, 베이스부(1210)의 직경은 반도체 발광소자 패키지(1200)의 직경(d 3')을 결정하므로, 베이스부(1210)는 수십 ㎛의 직경으로 형성될 수 있다.
베이스부(1210) 상에는 제1 전극 패드(1220)가 형성될 수 있다. 제1 전극 패드(1220)는 베이스부(1210)를 초과하지 않도록 베이스부(1210) 상에 형성되며, 베이스부(1210) 보다 약 수 ㎛ 작은 직경으로 형성될 수 있다. 또한, 제1 전극 패드(1220)는 자가조립 후 배선 공정을 통해 기판(1100)에 배치된 제1 전극(1171)과 연결될 수 있다.
또한, 본 발명에 따르면, 제1 전극 패드(1220)는 반사 전극을 포함할 수 있다. 예를 들어, 제1 전극 패드(1220)는 광 반사 특성을 가지면서 오믹 컨택이 가능한 금속 소재로 형성될 수 있다. 반사 전극은 반도체 발광소자 패키지 및 이를 포함하는 디스플레이 장치의 광 추출 효율을 향상시킬 수 있다.
제1 전극 패드(1220) 상에는 반도체 발광소자(1230)가 배치될 수 있다. 본 발명에 따른 반도체 발광소자 패키지(1200)는 반도체 발광소자의 소형화를 위해 수직형 반도체 발광소자를 포함할 수 있으며, 예를 들어 20㎛ 이하 바람직하게는 10㎛ 이하의 (최대) 직경(d 2')을 갖는 수직형 반도체 발광소자를 포함할 수 있다.
따라서 본 발명에 따른 반도체 발광소자(1230)는 제1 도전형 전극(1231), 상기 제1 도전형 전극 상에 형성된 제1 도전형 반도체층(1232), 제1 도전형 반도체층(1232) 상에 형성된 활성층(1233), 활성층(1233) 상에 형성된 제2 도전형 반도체층(1234) 및 제2 도전형 반도체층(1234) 상에 형성된 제2 도전형 전극(1235)을 포함한다. 이 때, 제1 도전형 전극(1231) 및 제1 도전형 반도체층(1232) n형 전극 및 n형 반도체층에 해당하고, 제2 도전형 전극(1235) 및 제2 도전형 반도체층(1234)은 p형 전극 및 p형 반도체층에 해당한다. 다만, 이에 한정하지 않고 반대의 경우가 되는 실시예도 가능하다.
본 발명에 따르면, 반도체 발광소자(1230)는 제2 도전형 전극(1235)이 제1 전극 패드(1220)를 향한 상태로 제1 전극 패드(1220) 상에 배치될 수 있다.
이 때, 제2 도전형 전극(1235) 및 제1 전극 패드(1220) 사이에는 솔더 범프(1260)가 더 구비될 수 있다.
일 실시예로, 솔더 범프(1260)는 제1 전극 패드(1220)를 구성하는 복수의 레이어 중 일 레이어일 수 있으며, 제2 도전형 전극(1235)은 솔더 범프(1260)에 본딩되어 제1 전극 패드(1220), 나아가 제1 전극(1171)과 전기적으로 연결될 수 있다. 제1 전극(1171)은 비아홀을 통해 반도체 발광소자 패키지(1200)의 제1 전극 패드(1220)와 전기적으로 연결될 수 있다.
제1 전극 패드(1220) 상에는 반도체 발광소자(1230)의 측면을 감싸도록 평탄화층(1240)이 형성될 수 있다. 평탄화층(1240)은 제1 전극 패드(1220) 보다 대략 10㎛ 작은 직경을 갖도록 형성되는 동시에 반도체 발광소자(1230)와 동일 또는 유사(거의 동일)한 높이를 갖도록 형성될 수 있다. 또한, 평탄화층(1240)은 절연성 있는 물질로 형성될 수 있으며, 예를 들어, PAC 또는 PI와 같은 절연성 있는 고분자 물질로 형성될 수 있다.
한편, 반도체 발광소자(1230) 및 평탄화층(1240) 상에는 제2 전극 패드(1250)가 형성될 수 있다. 본 발명에 따르면, 제2 전극 패드(1250)는 반도체 발광소자(1230)의 제1 도전형 전극(1231) 및 평탄화층(1240) 상에 형성될 수 있으며, 제1 도전형 전극(1231)은 제2 전극 패드(1250)에 의해 제2 전극(1172)과 전기적으로 연결될 수 있다. 제2 전극(1172)은 비아홀을 통해 반도체 발광소자 패키지(1200)의 제2 전극 패드(1250)와 전기적으로 연결될 수 있다.
제2 전극 패드(1250)는 제1 도전형 전극(1231) 및 평탄화층(1240)의 경계(a) 상에 형성되어 반도체 발광소자(1230) 및 평탄화층(1240)과 동시에 오버랩 될 수 있다. 제2 전극 패드(1250)는 제1 도전형 전극(1231) 및 평탄화층(1240)의 경계(a)를 따라 소정 두께의 폭을 갖는 고리 형태로 형성되어 제1 도전형 전극(1231)의 일부 영역을 덮을 수 있다. 이에 반도체 발광소자(1230)로부터 발생된 광은 제2 전극 패드(1250)에 의해 덮이지 않은 제1 도전형 전극(1231)의 영역(제1 도전형 전극(1231)의 중앙부)을 통해 외부로 방출되게 되며, 따라서 제1 도전형 전극(1231)은 투명 전극으로 형성될 수 있다.
한편, 본 발명에 따른 반도체 발광소자 패키지(1200)는 반도체 발광소자 패키지(1200)의 표면을 따라 형성되는 패시베이션층(1270)을 포함할 수 있다. 패시베이션층(1270)은 베이스부(1210) 상에서 연장되어 반도체 발광소자 패키지(1200)의 표면을 따라 형성될 수 있으며, SiO 2와 같은 무기 절연물질로 형성될 수 있다. 따라서 패시베이션층(1270)이 베이스부(1210)와 동일한 소재로 형성되는 경우에는 패시베이션층(1270)과 베이스부(1210)가 하나의 층으로 인식될 수 있다.
패시베이션층(1270)은 기판(1100)의 배선 전극(1171, 1172)과 반도체 발광소자(1230)를 전기적으로 연결하기 위해 전극 패드(1220, 1250)를 노출시키는 오픈홀을 포함할 수 있다. 오픈홀은 기판(1100)의 비아홀과 연통되도록 형성될 수 있다.
또한, 본 발명에 따른 반도체 발광소자 패키지(1200)는 자가조립을 위해 대칭형 구조를 가질 수 있다. 자세하게, 반도체 발광소자 패키지(1200)는 반도체 발광소자 패키지(1200)의 중심을 지나면서 반도체 발광소자(1230)의 높이 방향을 포함하는 평면에 대하여 대칭을 이루도록 형성될 수 있다. 또한, 자가조립을 위해 반도체 발광소자(1230)의 제1 및 제2 도전형 전극(1231, 1235) 중 적어도 어느 하나는 자성체를 포함할 수 있다.
다음으로는, 도 13 및 도 14를 참조하여 본 발명에 따른 반사컵을 포함하는 반도체 발광소자 패키지의 실시예에 대해 설명한다.
도 13 및 도 14에 나타난 구조에 따르면, 반도체 발광소자 패키지 및 이를 포함하는 디스플레이 장치의 광 추출 효율을 극대화할 수 있다.
도 13 및 도 14를 참조하면, 반도체 발광소자 패키지(2200)는 반사컵(2280)을 더 포함할 수 있다. 반사컵(2280)은 제1 전극 패드(2220) 상에서 반도체 발광소자(2230)로부터 소정 간격만큼 이격된 위치에 형성될 수 있다. 일 실시예로, 반사컵(2280)은 반도체 발광소자(2230)를 둘러싸는 고리 형태로 형성될 수 있으며, 고리의 외직경(d o')과 내직경(d i')에 의해 반사컵(2280)의 폭 방향 두께(w)가 결정될 수 있다.
반사컵(2280)은 제1층(2281) 및 제2층(2282)을 포함할 수 있다.
제1층(2281)은 제1 전극 패드(2220)의 일면으로부터 반도체 발광소자(2230)의 높이 방향과 동일한 방향으로 돌출되도록 형성된 층으로, 반도체 발광소자(2230)와 동일 또는 유사(거의 동일)한 높이를 갖도록 형성될 수 있다. 또한, 제1층(2281)은 PAC 또는 PI와 같은 절연성 고분자 물질로 형성될 수 있다.
제2층(2282)은 제1층(2281)을 덮도록 형성된 얇은 층으로, 절연성 있는 폴리머 또는 옥사이드 패턴일 수 있다. 반사컵(2280)은 제2층(2282)에 의해 도시와 같은 구조로 형성될 수 있다. 또한, 제2층(2282)은 제1층(2281) 상에 형성되는 제1 부분(2282a)과 제1 부분(2282a)에서 제1 전극 패드(2220) 상으로 연장되는 제2 부분(2282b)을 포함하도록 이루어질 수 있다.
한편, 반도체 발광소자 패키지(2200)는 도 13과 같이 반도체 발광소자(2230)와 반사컵(2280) 사이에 리세스부(2290)를 포함할 수 있다. 이 때, 패시베이션층(2270)은 반사컵(2280) 및 리세스부(2290)의 표면에도 형성될 수 있다. 이와 같이 리세스부(2290)를 포함하는 경우 자가조립 시 반도체 발광소자 패키지(2200)의 상하선택성을 확보하는데 유리할 수 있다.
또는, 도 14와 같이 평탄화층(2240)이 반도체 발광소자(2230) 및 반사컵(2280)을 모두 덮도록 형성되는 구조도 가능하다. 이 경우, 반도체 발광소자(2230)의 측면으로 누설되는 광이 반사컵(2280) 내부를 향하도록 평탄화층(2240)과 제1층(2281)은 굴절률이 상이한 물질로 형성될 수 있으며, 제1층(2281)은 평탄화층(2240) 보다 굴절률이 큰 물질로 형성될 수 있다. 이와 같은 구조는 제조 공정이 간편한 장점이 있다.
다음으로는, 전술한 반도체 발광소자 패키지(1200)를 제작하는 방법에 대해 설명한다.
먼저, 희생층이 형성된 더미(dummy) 기판 상에 베이스부(1210)를 형성하는 단계가 수행된다. 희생층은 전기화학적 식각 방식으로 제거될 수 있는 소재로 형성되며, 예를 들어, 알루미늄(Al)으로 형성될 수 있다. 희생층 상에는 반도체 발광소자 패키지(1200)의 베이스부(1210)를 형성하는 SiO 2와 같은 산화물이 증착될 수 있다.
다음으로, 베이스부(1210) 상에 제1 전극 패드(1220)를 형성하는 단계가 수행된다. 제1 전극 패드(1220)는 반사 전극을 포함할 수 있으며, 광 반사 특성을 가지면서 오믹 컨택이 가능한 금속 소재, 예를 들어, 알루미늄(Al), 은(Ag), 금(Au) 등과 같은 금속 소재로 형성될 수 있다.
다음으로, 제1 전극 패드(1220) 상에 반도체 발광소자(1230)를 전사하는 단계가 수행된다. 본 발명에 따르면, 제1 전극 패드(1220) 상에는 수직형 반도체 발광소자(1230)가 전사될 수 있다. 반도체 발광소자(1230)는 성장기판에서 제1 도전형 반도체층(1232), 활성층(1233), 제2 도전형 반도체층(1234) 및 제2 도전형 전극(1235)을 차례로 성장시킨 다음 합착에 의해 제1 전극 패드(1220) 상에 전사될 수 있다. 따라서 제1 전극 패드(1220)는 제2 도전형 전극(1235)과 접촉될 수 있다. 이 때, 제2 도전형 전극(1235)과 제1 전극 패드(1220)의 본딩을 위해 제2 도전형 전극(1235) 또는 제1 전극 패드(1220) 중 일측에는 솔더 범프(1260)가 더 형성될 수 있다.
다음으로, 제1 도전형 반도체층(1232) 상에 제1 도전형 전극(1231)을 증착한 후, 반도체 발광소자(1230)의 측면을 감싸도록 평탄화층(1240)을 형성하는 단계가 수행된다. 평탄화층(1240)은 반도체 발광소자(1230)를 덮도록 형성된 후 전면 식각되어 제1 도전형 전극(1231)이 형성된 반도체 발광소자(1230)의 일면을 평탄화할 수 있다.
다음으로, 반도체 발광소자(1230) 및 평탄화층(1240)의 경계(a) 부분에 제2 전극 패드(1250)를 형성하는 단계가 수행된다. 제2 전극 패드(1250)는 반도체 발광소자(1230)와 평탄화층(1240)의 경계(a)를 따라 고리 형태로 형성될 수 있다. 이 후, 반도체 발광소자 패키지(1200)의 표면을 따라 패시베이션층(1270)을 형성하는 단계가 수행된다.
이 후, 전기화학적 식각을 통해 희생층을 제거하여 더미 기판으로부터 반도체 발광소자 패키지(1200)를 분리시키고, 세정 후 유체 챔버에 투입하여 도 8a 내지 도 8e에 따른 자가조립을 수행할 수 있다.
한편, 반사컵(2280)을 포함하는 반도체 발광소자 패키지(2200)의 경우, 전술한 제작 방법에서 반사컵(2280)을 형성하는 단계가 더 수행될 수 있다.
예를 들어, 도 13에 도시된 구조는 평탄화층(2240)을 패터닝하여 리세스부(2290)를 형성하면서, 반도체 발광소자(2230)로부터 소정 간격만큼 이격된 위치에 반사컵(2280)을 형성할 수 있다. 반면, 도 14에 도시된 구조는 반사컵(2280)을 먼저 형성한 후, 반도체 발광소자(2230) 및 반사컵(2280)을 덮도록 평탄화층(2240)을 형성하는 단계가 수행될 수 있다.
본 발명에 따르면, 반도체 발광소자의 크기가 더욱 소형화 되더라도 반도체 발광소자를 종래 반도체 발광소자와 유사한 크기를 갖도록 패키지화 함으로써 현재 반도체 발광소자들이 자가조립을 통해 안착되는 기판의 구조를 변경시키지 않고 그대로 적용 가능할 수 있다. 이에 공정 난이도는 유지하면서 제작 비용은 절감할 수 있는 효과가 있다.
또한, 본 발명에 따른 반도체 발광소자 패키지는 전극 패드에 본딩된 상태의 수직형 반도체 발광소자를 포함하므로, 자가조립 후 수직형 반도체 발광소자의 배선 공정을 용이하게 수행할 수 있는 효과가 있다. 즉, 자가조립 후 비아홀을 통해 기판의 배선 전극과 반도체 발광소자가 본딩된 전극 패드를 전기적으로 연결하는 방식으로 배선 공정을 수행할 수 있다.
나아가, 본 발명에 따른 반도체 발광소자 패키지는 반도체 발광소자로부터 누설되는 광을 발광면 측으로 반사시키는 구조를 포함하여 광 추출 효율을 극대화할 수 있다.

Claims (12)

  1. 제1 전극 및 제2 전극이 배치되는 기판 및 상기 기판에 수용되는 반도체 발광소자 패키지를 포함하고,
    상기 반도체 발광소자 패키지는, 베이스부;
    상기 베이스부 상에 형성되는 제1 전극 패드;
    상기 제1 전극 패드 상에 배치되는 반도체 발광소자;
    상기 반도체 발광소자의 측면을 감싸도록 상기 제1 전극 패드 상에 형성되는 평탄화층; 및
    상기 평탄화층 및 반도체 발광소자와 오버랩 되도록 형성되는 제2 전극 패드를 포함하고,
    상기 제1 전극 패드는, 반사 전극을 포함하는 것을 특징으로 하는, 디스플레이 장치.
  2. 제1항에 있어서,
    상기 반도체 발광소자는, 제1 도전형 전극;
    상기 제1 도전형 전극 상에 형성된 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상에 형성된 활성층;
    상기 활성층 상에 형성된 제2 도전형 반도체층; 및
    상기 제2 도전형 반도체층 상에 형성된 제2 도전형 전극을 포함하고,
    상기 제1 도전형 전극은 상기 제2 전극과 전기적으로 연결되고, 상기 제2 도전형 전극은 상기 제1 전극과 전기적으로 연결되는 것을 특징으로 하는, 디스플레이 장치.
  3. 제1항에 있어서,
    상기 제2 전극 패드는, 상기 평탄화층과 상기 반도체 발광소자의 경계를 따라 형성되는 것을 특징으로 하는, 디스플레이 장치.
  4. 제1항에 있어서,
    상기 반도체 발광소자 패키지는, 상기 제1 전극 패드 상에서 상기 반도체 발광소자로부터 소정 간격만큼 이격된 위치에 형성되는 반사컵을 더 포함하고,
    상기 반사컵은, 상기 제1 전극 패드의 일면으로부터 상기 반도체 발광소자의 높이 방향과 동일한 방향으로 돌출되도록 형성된 제1층; 및
    상기 제1층을 덮도록 형성된 제2층을 포함하는 것을 특징으로 하는, 디스플레이 장치.
  5. 제4항에 있어서,
    상기 반도체 발광소자 패키지는, 상기 반도체 발광소자와 상기 반사컵 사이에 리세스부를 포함하는 것을 특징으로 하는, 디스플레이 장치.
  6. 제4항에 있어서,
    상기 평탄화층은, 상기 반도체 발광소자 및 상기 반사컵을 덮도록 형성되는 것을 특징으로 하는, 디스플레이 장치.
  7. 제1항에 있어서,
    상기 제2 전극 패드는, 상기 평탄화층을 따라 상기 제1 전극 패드가 형성되지 않은 상기 베이스부 상의 영역으로 연장되는 연장부를 포함하는 것을 특징으로 하는, 디스플레이 장치.
  8. 제1항에 있어서,
    상기 반도체 발광소자 패키지는, 상기 베이스부 상에서 연장되어 상기 반도체 발광소자 패키지의 표면을 따라 형성되는 패시베이션층을 포함하는 것을 특징으로 하는, 디스플레이 장치.
  9. 제2항에 있어서,
    상기 반도체 발광소자 패키지는, 상기 제2 도전형 전극 및 상기 제1 전극 패드 사이에 솔더 범프를 더 포함하는 것을 특징으로 하는, 디스플레이 장치.
  10. 제1항에 있어서,
    상기 반도체 발광소자 패키지는, 상기 반도체 발광소자 패키지의 중심을 지나면서 상기 반도체 발광소자의 높이 방향을 포함하는 평면에 대하여 대칭을 이루는 것을 특징으로 하는, 디스플레이 장치.
  11. 베이스부;
    상기 베이스부 상에 형성되는 제1 전극 패드;
    상기 제1 전극 패드 상에 배치되는 반도체 발광소자;
    상기 반도체 발광소자의 측면을 감싸도록 상기 제1 전극 패드 상에 형성되는 평탄화층; 및
    상기 평탄화층 및 상기 반도체 발광소자와 오버랩 되도록 형성되는 제2 전극 패드를 포함하고,
    상기 제1 전극 패드는, 반사 전극을 포함하는 것을 특징으로 하는, 반도체 발광소자 패키지.
  12. 제11항에 있어서,
    상기 제1 전극 패드 상에서 상기 반도체 발광소자로부터 소정 간격만큼 이격된 위치에 형성되는 반사컵을 더 포함하고,
    상기 반사컵은, 상기 제1 전극 패드의 일면으로부터 상기 반도체 발광소자의 높이 방향과 동일한 방향으로 돌출되도록 형성된 제1층; 및
    상기 제1층을 덮도록 형성된 제2층을 포함하는 것을 특징으로 하는, 반도체 발광소자 패키지.
PCT/KR2020/004880 2020-04-10 2020-04-10 반도체 발광소자를 이용한 디스플레이 장치 WO2020122699A2 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/KR2020/004880 WO2020122699A2 (ko) 2020-04-10 2020-04-10 반도체 발광소자를 이용한 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/KR2020/004880 WO2020122699A2 (ko) 2020-04-10 2020-04-10 반도체 발광소자를 이용한 디스플레이 장치

Publications (2)

Publication Number Publication Date
WO2020122699A2 true WO2020122699A2 (ko) 2020-06-18
WO2020122699A3 WO2020122699A3 (ko) 2021-02-25

Family

ID=71076587

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2020/004880 WO2020122699A2 (ko) 2020-04-10 2020-04-10 반도체 발광소자를 이용한 디스플레이 장치

Country Status (1)

Country Link
WO (1) WO2020122699A2 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101940617B1 (ko) * 2012-03-09 2019-01-21 엘지이노텍 주식회사 발광 소자 패키지 및 발광 모듈
US10236279B2 (en) * 2014-10-31 2019-03-19 eLux, Inc. Emissive display with light management system
KR101557952B1 (ko) * 2015-03-31 2015-10-08 주식회사 루멘스 발광 소자 패키지 제조 방법 및 발광 소자 패키지 스트립
CN108369974B (zh) * 2015-12-22 2021-05-18 苹果公司 用于减轻非辐射复合的led侧壁处理
KR102462881B1 (ko) * 2017-09-14 2022-11-03 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치

Also Published As

Publication number Publication date
WO2020122699A3 (ko) 2021-02-25

Similar Documents

Publication Publication Date Title
WO2021149856A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2021149861A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2021107237A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2021177673A1 (en) A substrate for manufacturing display device and a manufacturing method using the same
WO2021145499A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2021162155A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
WO2020262792A1 (ko) 디스플레이 장치의 제조방법 및 디스플레이 장치 제조를 위한 기판
WO2020262752A1 (ko) 디스플레이 장치 제조를 위한 기판 및 디스플레이 장치의 제조방법
WO2020091252A1 (ko) 반도체 발광소자의 자가조립 장치 및 방법
WO2020130521A1 (en) Display device using semiconductor light emitting device and method for manufacturing the same
WO2020122698A2 (ko) 디스플레이 장치 및 반도체 발광소자의 자가조립 방법
WO2021149862A1 (ko) 반도체 발광소자의 자가조립 장치 및 방법
WO2021162152A1 (ko) 반도체 발광소자의 자가조립 장치 및 방법
WO2020085677A1 (ko) 반도체 발광소자의 자가조립 장치 및 방법
WO2020256203A1 (ko) 디스플레이 장치 제조를 위한 기판 및 디스플레이 장치의 제조방법
WO2021107271A1 (ko) 마이크로 엘이디를 이용한 디스플레이 장치
WO2021049692A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2021153833A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2021117974A1 (ko) 반도체 발광소자 공급 장치 및 공급 방법
WO2021040110A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2020085678A1 (en) Display device using semiconductor light emitting device and method for manufacturing the same
WO2022045392A1 (ko) 디스플레이 장치 제조용 기판
WO2021107273A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2020122696A2 (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2021162153A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20732472

Country of ref document: EP

Kind code of ref document: A2

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20732472

Country of ref document: EP

Kind code of ref document: A2