JP6614587B2 - ２つの材料の高ｋ熱封入剤システム - Google Patents

２つの材料の高ｋ熱封入剤システム Download PDF

Info

Publication number
JP6614587B2
JP6614587B2 JP2017553015A JP2017553015A JP6614587B2 JP 6614587 B2 JP6614587 B2 JP 6614587B2 JP 2017553015 A JP2017553015 A JP 2017553015A JP 2017553015 A JP2017553015 A JP 2017553015A JP 6614587 B2 JP6614587 B2 JP 6614587B2
Authority
JP
Japan
Prior art keywords
die
encapsulant
electronic package
underfill
filler
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017553015A
Other languages
English (en)
Other versions
JP2018518824A (ja
Inventor
マクマハン、ヴェンマシー
ナガラジャン、シヴァクマー
ボゾルグ−グレイリ、エラ
マリク、アムリタ
チュウ、コアン−ハン
ワン、リヴェイ
アナンサクリシュナン、ニシャ
ジェイ． ワインマン、クレイグ
アイタン、アムラム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2018518824A publication Critical patent/JP2018518824A/ja
Application granted granted Critical
Publication of JP6614587B2 publication Critical patent/JP6614587B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/3001—Structure
    • H01L2224/3003—Layer connectors having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/3005—Shape
    • H01L2224/30051—Layer connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/3012—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/3012—Layout
    • H01L2224/3015—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/30151—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/305—Material
    • H01L2224/30505—Layer connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/3051—Function
    • H01L2224/30515—Layer connectors having different functions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/3051—Function
    • H01L2224/30515—Layer connectors having different functions
    • H01L2224/30519—Layer connectors having different functions including layer connectors providing primarily thermal dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory

Description

本明細書で説明される実施形態は、概して、電子パッケージと、電子パッケージを形成すべく、２つの材料の高熱伝導率封入剤システムを用いて第１ダイを第２ダイに接続する方法とに関する。
ムーアの法則に追従すべくトランジスタサイズを最小化することは、第１のレベルの相互配線（ＦＬＩ）ピッチおよびバンプサイズを低減することを継続的に必要とする。さらに、進化した誘電体を用いることは、多くの場合、シリコン中の低ｋおよび極めて低い熱伝導率の材料を利用することになっている。
これらの要素の組み合わせは、アセンブリ中のストレスおよび熱機械的ストレスに対してより高い感度をもたらす。従って、各々の新たな技術的進歩に対して、熱機械的ストレスを低減するための解決策が、著しくより重要になっている。
チップ（ＣＰＵ、メモリ、グラフィックスなど）を積み重ねることは、改善された電気性能（例えば、異なる製品セグメントで用いるより高い帯域幅、および／またはより低いレイテンシ）のためにより短い相互配線ラインをもたらす。しかしながら、チップの積層は、熱抵抗の増大をもたらし、非積層チップと比較してＣＰＵから熱を除去するのをより困難にする。
従来の積層型の電子デバイスの分析は、封入剤層の熱抵抗が、積層型のパッケージからの熱を伝達するときに重要なリミッタであることを示す。現在のパッケージアーキテクチャは、シリカ充填剤を典型的に含むチップ間封入剤材料を使用する。
これらの典型的な封入剤の範囲についての複合熱伝導率は、積層型の電子デバイスからの熱を移す封入剤の配合物を含む電子デバイスの能力を通常制限する。
溶融シリカに対するいくつかの典型的な熱伝導性充填剤の熱特性を示す。
例示的な積層型の電子パッケージのために十分な放熱を実現するために適し得るウィンドゥを示す。
例示的な電子パッケージの上面図を示す。
第１ダイおよび第２ダイが共に圧縮される直前の例示的な電子パッケージの側面図を示す。
第１ダイが第２ダイの下面を露出すべく、除去される例示的な電子パッケージの底面図を示す。
第２ダイが第２ダイの上面を露出すべく、除去される別の例示的な電子パッケージの上面図を示す。
別の例示的な電子パッケージの上面図を示す。
例示的な電子パッケージを製造する例示的な方法を示すフロー図である。
例示的な電子パッケージを製造する別の例示的な方法を示すフロー図である。
本明細書で説明される少なくとも１つの電子パッケージおよび／または方法を取り入れた電子デバイスのブロック図である。
以下の説明および図面は、当業者が実施形態を実施できるように、具体的な実施形態を十分に示している。他の実施形態は、構造的、論理的、電気的、処理的および他の変更を組み込み得る。いくつかの実施形態の部分および特徴が、その他の実施形態のそれらに含まれても良く、または、代用されてもよい。特許請求の範囲に説明された実施形態は、それらの特許請求の範囲の全ての適用可能な均等物を包含する。
本願で用いられるような、「横」（水平）などの向きを表す用語は、ウェハまたは基板の向きに関わらず、ウェハまたは基板の従来の平面または表面に平行な平面に対して定義される。「縦」（垂直）という用語は、上で定義したような「横」に対し垂直な方向を指す。例えば、「上」、「側」（「側壁」に示されるような）、「高方」、「下方」、「上方」、および「下」などの前置詞は、ウェハまたは基板の向きに関わらず、ウェハまたは基板の上面にある従来の平面または表面に対して定義される。
本明細書で説明される電子パッケージおよび方法は、より高いバルクサーマルを有する複合物を形成すべく、大きい粒度および高い体積分率を含む充填剤を部分的に利用し得る。高熱伝導率に対して具体的に材料を立案することは、技術的に実現可能であり得るが、より高い熱伝導率が材料を使用するときにマイナスのトレードオフが付随してくるものであり、はるかに困難なダイ取り付けプロセスに貢献するものである。一例として、充填剤の体積分率の最大化および平均粒径の最大化は、より高い熱伝導率を助長するが、これは充填剤のエントラップメントの危険を増大し、接合部形成を完全に妨げる場合がある。
本明細書で説明される電子パッケージおよび方法は、（ｉ）メモリダイにロジックダイ（および／またはメモリダイにメモリおよび／またはロジックダイにロジックダイ）を結合し、（ｉｉ）より高度に電源供給される積層型のパッケージにおいてより高い放熱を可能にすべく、底部ロジックダイから上部メモリまで放熱するために２つの封入剤を使用し得る。積層チップにおいて放熱を改善するための２つの封入剤の使用は、様々な異なる電子パッケージアーキテクチャの使用に適し得る。
本明細書で説明される電子パッケージおよび方法の基本原理は、チップ間の接合部を作るために（１つの材料の代わりに）２つの材料を使用し、様々な電子パッケージアーキテクチャにおけるより大きな放熱を可能にすることである。一例として、材料１は、接合部を形成して接合部を封入し得、材料２は、底部ダイから上部ダイに放熱し得る。
本明細書で説明される電子パッケージおよび方法における２つの材料の充填剤システムは、各々の機能が、性能を犠牲にすることなく２つの材料の充填剤システムにより実現され得るように、熱伝導要件から結合要件を分離する。接合部形成は、任意の熱伝導性チップ間封入剤の充填剤添加量により限定され得る。本明細書で説明される電子パッケージおよび方法は、非接合領域において（すなわち、熱伝導性を促進するために）充填剤の高添加量を使用し、接合領域において（すなわち、積層ダイ間の電気接続の形成を促進するために）低い充填剤の添加量を使用することにより、より低いコストで、より低い熱伝導性の充填剤の使用を拡張し得る。
充填剤の高添加量およびより大きい充填剤のサイズは、より高い熱伝導性に貢献するが、充填剤のエントラップメントを引き起こす場合があり、チップ間隙崩れを妨げる場合がある。従って、単一の封入剤の材料は、高い熱伝導性のための要求を結合プロセスに対して要求される特性と両立させることは通常できない。本明細書で説明される例示的な電子パッケージおよび方法は、チップ取り付けおよび高い熱伝導性のための二重の要件を混乱させない。
いくつかの形態において、本明細書で説明される電子パッケージおよび方法は、別のより高い熱伝導性材料がパッケージの内部を充填すると同時に、１つの材料が周辺アレイを封入する周辺アレイに広がり得る。一例として、２つの異なる材料は、取り付けプロセスの前後に施され、（ｉ）熱伝導性充填剤を含むＮＣＰｓ、ＣＵＦ、ＭＵＦ、（ｉｉ）ダイの１つはシリコン貫通電極（ＴＳＶ）を含む少なくとも２つのダイ、および（ｉｉｉ）第１ダイ（例えば、ロジックダイ）と第２ダイ（例えば、メモリ、グラフィックスなど）との間の重複領域に基づきルーティングされ得、またはされ得ないローカライズされたバンプ面積（例えば、バンプ面積の３０％未満）を有する積層された１または複数の層を含む。
従って、充填剤の材料１に対する材料カバレッジエリアは、重複領域に対して４５％程度高い場合がある。さらに、充填剤の材料２は、必要とされる放熱を実現すべく、熱伝導性充填剤を含む高い熱伝導性封入剤であり得る。
いくつかの形態において、熱伝導性充填剤は、溶融シリカの熱伝導率より大きい熱伝導率を保有する。図１は、溶融シリカに対するいくつかの典型的な熱伝導性充填剤１０の熱特性を示す。
材料１および材料２に対して使用される熱伝導性充填剤のタイプは、積層型の電子パッケージの熱要件に適合され得ることに留意すべきである。図２は、Ｂｒｕｇｇｅｍａｎの式のグラフ２０を示し、０．２３Ｗ／（ｍ・Ｋ）の熱伝導率を有するエポキシ樹脂に対するそれぞれの充填剤の伝導率および樹脂伝導率に対して、推定される複合熱伝導率を提供する。
図２の囲み領域は、例示的な積層型の電子パッケージに対して１５Ｗの放熱を実現するのに適するであろうウィンドゥ２１を示す。材料２の配合物は、接合部形成の制約によって拘束されないので、充填剤の高添加量が、より低いコストおよびより低い熱伝導性の充填剤の使用を広げるために使用され得る。
いくつかの形態において、相互配線アレイは、材料１により封入され得る。相互配線は放熱することとなり、それによりより高い熱伝導性の材料は、必要とされない。材料１は、以下の特徴、すなわち、充填剤タイプ、充填剤粒度、充填剤粒度分布および充填剤添加量のうちの１または複数により述べられるように材料２とは異なる任意のチップ間材料として定義され得る。さらに、材料１および材料２は、各々の材料の処理を容易にすべく、同様または異なる樹脂構造を含み得る。
図３は、例示的な電子パッケージ３０の上面図を示す。電子パッケージ３０は、第１ダイ３１の上へ積層される第１ダイ３１および第２ダイ３２を含む。
第１封入剤３３は、第１ダイ３１と第２ダイ３２との間に配置される。第１封入剤３３は、第１ダイ３１と第２ダイ３２との間の第１ボリュームをカバーする第１材料を含む。
第２封入剤３４は、第１ダイ３１と第２ダイ３２との間に配置される。第２封入剤３４は、第１ダイ３１と第２ダイ３２との間の第２ボリュームをカバーする第２材料を含む。第１材料は、第２材料より高い熱伝導率を有し、第２材料は、第１材料と比較して第１ダイ３１と第２ダイ３２との間の電気接続をより効果的に促進する。
図３に示される例示的な形態において、第２封入剤３４は、第１封入剤３３を取り囲んでいる。第２封入剤３４が第１封入剤３３を取り囲んでいないか、または第１封入剤３３を部分的にしか取り囲んでいない他の形態が考えられる。
図３に示されていないが、第１封入剤３３は、少なくとも１つの追加ボリュームをカバーし得る（図３には１つのボリュームだけが示されている）。第１封入剤３３の追加ボリュームの数は、（他の要素の間で）電子パッケージ３０の全体構成に部分的に依存することとなる。さらに、第２封入剤３４は、（ｉ）第１封入剤３３の各々の追加ボリュームを取り囲み得、第１封入剤３３の各々の追加ボリュームの一部（または全て）を部分的に取り囲み得、および／または第１封入剤３３の各々の追加ボリュームの一部（または全て）を取り囲み得ない。
電子パッケージ３０中の第１充填剤３３および第２充填剤３４のタイプは、（ｉ）電子パッケージ３０が使用されるべき用途、（ｉｉ）電子パッケージ３０の全体構造、および／または（ｉｉｉ）電子パッケージ３０に使用される第１充填剤３３および第２充填剤３４の相対量に部分的に依存することとなる。いくつかの形態において、第１充填剤３３を形成する第１材料は、第２充填剤３４を形成する第２材料より密に詰め込まれる。
第１充填剤３３を形成する第１材料と、第２充填剤３４を形成する第２材料とは、同じ樹脂を含み得る。第１材料および第２材料が異なる樹脂を含み、または第１材料および第２材料の少なくとも１つ（または両方）が複数の樹脂を含む他の形態が、考えらえる。第１材料および第２材料に含まれる樹脂のタイプは、（ｉ）電子パッケージ３０が使用されるべき用途、（ｉｉ）電子パッケージ３０の全体構造、（ｉｉｉ）第１充填剤３３および第２充填剤３４の相対量、および／または（ｉｖ）第１ダイ３１および第２ダイ３２を形成する材料のタイプに部分的に依存することとなる。
図３に示される電子パッケージの例示的な形態において、第１ダイ３１は、第２ダイ３２とは異なるサイズである。第１ダイ３１が第２ダイ３２と同じサイズである他の形態が、考えられる。
電子パッケージ３０に含まれるダイのタイプは、電子パッケージ３０が使用されるべき用途に部分的に依存することとなる。例として、第１ダイ３１および／または第２ダイ３２は、チップ、ロジックダイ、メモリダイ、基板、集積回路、プロセッサ制御ハブおよび／または他のタイプの電子デバイスの中でも組み込みデバイスであり得る。
図４は、第１ダイ３１および第２ダイ３２が共に圧縮される直前の例示的な電子パッケージ３０の側面図を示す。図４は、第１ダイ３１および／または第２ダイ３２に適用される第１封入剤３３および第２封入剤３４の量が、第１ダイ３１および第２ダイ３２が一度合わせて積層されると、第１封入剤３３および第２封入剤３４のボリュームがどのように配置されるべきかに応じて異なり得ることを示す。第１ダイ３１および／または第２ダイ３２に適用されるべき第１封入剤３３および第２封入剤３４の量は、第１封入剤３３と第２封入剤３４とのそれぞれのボリュームに必要とされる熱伝導率および電気接続性の位置および量に部分的に依存することとなる。
図５は、第１ダイ３１が、第２ダイ３２の下面３５を露出すべく除去される例示的な電子パッケージ３０の例示的な底面図を示す。第１ダイ３１および第２ダイ３２は、第１ダイ３１が除去された状態で目に見える相互配線３６Ａ、３６Ｂを介して電気的に接続される。
本明細書で説明される電子パッケージおよび方法のいくつかの形態において、第２封入剤３４は、相互配線３６Ａ、３６Ｂを取り囲む。電子パッケージ３０の他の例示的な形態として、第２封入剤３４が相互配線３６Ａ、３６Ｂのいくつかを取り囲む（または、どれも取り囲まない）場合が、考えられることに留意すべきである。
本明細書で説明される電子パッケージ３０および方法の例示的な形態において、相互配線３６Ａ、３６Ｂは、第１ダイ３１および／または第２ダイ３２上に任意の手法にて配置され得る。相互配線３６Ａ、３６Ｂが第１ダイ３１および／または第２ダイ３２上に配置される手法は、（ｉ）電子パッケージ３０に対する用途、（ｉｉ）電子パッケージ３０に含まれるチップのタイプおよび／または（ｉｉｉ）（数ある要素の中でも）第１ダイ３１および第２ダイ３２の全体構成に部分的に依存することとなる。
一例として、相互配線３６Ａは、第１ダイ３１および第２ダイ３２（第２ダイ３２は、図５に示されている）の１つの周辺３７の周りに延在し得る。他の例示的な形態において、相互配線３６Ａは、第１ダイ３１および第２ダイ３２のうちの１つの周辺３７の少なくとも一部の周りに延在し得る。
相互配線３６Ｂは、第１ダイ３１および第２ダイ３２の１つの周辺の周りに延在しない。電子パッケージ３０が、異なるタイプの相互配線を含み得ることに留意すべきである。一例として、相互配線３６Ａは、相互配線３６Ｂより大きい。さらに、相互配線３６Ａまたは３６Ｂは、第１ダイ３１および／または第２ダイ３２上に有益なスペースを維持すべく千鳥状に配置され得る。
図６は、第２ダイが第１ダイ６１の上面６５を露出すべく除去された、別の例示的な電子パッケージ６０の上面図を示す。第１ダイ６１および第２ダイは、第２ダイが除去された状態で目に見える相互配線６６を介して電気的に接続される。
電子パッケージ６０のいくつかの形態において、第２封入剤３４は、相互配線６６を取り囲む（４つの相互配線６６が、図６に示される）。電子パッケージ６０の他の例示的な形態として、第２封入剤３４が相互配線６６のいくつかを取り囲む（またはどれも取り囲まない）場合が考えられることに留意すべきである。図６に示される例示的な電子パッケージ６０において、第１封入剤３３の４つのエリアは、第２封入剤３４のどちらの側にもある。
図７は、別の例示的な電子パッケージ７０の上面図を示す。電子パッケージ７０は、第１ダイ７１の上へ積層される第１ダイ７１および第２ダイ７２を含む。図７に示される例示的な形態において、第１ダイ７１は、第２ダイ７２と同じサイズであるが、第１ダイ７１および第２ダイ７２は、異なるサイズであり得る。
第１封入剤７３は、第１ダイ７１と第２ダイ７２との間に配置される。第１封入剤７３は、第１ダイ７１と第２ダイ７２との間の複数の第１ボリュームをカバーする第１材料を含む。
第２封入剤７４は、第１ダイ７１と第２ダイ７２との間に配置される。第２封入剤７４は、第１ダイ７１と第２ダイ７２との間の第２ボリュームをカバーする第２材料を含む。第１材料は、第２材料よりも高い熱伝導率を有し、第２材料は第１材料と比較して第１ダイ７１と第２ダイ７２との間の電気接続をより効果的に促進する。
図７に示されていないが、第２封入剤７４は、少なくとも１つの追加ボリュームをカバーし得る（図７には１つのボリュームのみが示されている）。第１封入剤７３のボリュームの数は、（数ある要素の中でも）電子パッケージ７０の全体構成に部分的に依存することとなる。
図７に示されるように、電子パッケージはさらに、第１ダイ７１と第２ダイ７２との間に配置される第３封入剤７５を含み得る。第３封入剤７５は、第１ダイ７１と第２ダイ７２との間で少なくとも１つの第３ボリュームをカバーする第３材料を含み得る（第３封入剤７５の２つのボリュームが、図７に示される）。第３材料は、第１材料および第２材料とは異なる熱伝導率を有し得、および／または第３材料は、第１材料および第２材料とは異なって第１および第２ダイ間の電気接続を促進し得る。
第１充填剤７３を形成する第１材料、第２充填剤７４を形成する第２材料および第３充填剤７５を形成する第３材料は全て、同じ樹脂を含み得る。第１材料、第２材料および第３材料が異なる樹脂を含み、または第１材料、第２材料および第３材料の少なくとも１つ（いくつかまたは全て）が複数の樹脂を含む他の形態が、考えらえる。
図８は、電子パッケージ３０を製造する例示的な方法［８００］を示すフロー図である（図３参照）。方法［８００］は、第１ダイ３１の上へ第１材料でできた第１封入剤３３を配置する工程［８１０］と、第１ダイ３１の上へ第２材料でできた第２封入剤３４を配置する工程［８２０］とを含む。いくつかの形態において、第１ダイ３１の上へ第２封入剤３４を配置する工程［８２０］は、第１封入剤３３を第２封入剤３４で（時に部分的にだけ）取り囲む工程を含む。
第１材料は、第２材料より高い熱伝導率を有する。さらに、第２材料は、第１ダイ３１と第２ダイ３２との間の電気接続を第１材料よりも効果的に促進する。
方法［８００］はさらに、第１封入剤３３および第２封入剤３４が第１ダイ３１と第２ダイ３２との間に存在するように第１ダイ３１の上へ第２ダイ３２を積層する工程［８３０］を含む。第２ダイ３２は、現在既知である、または将来発見される任意の技術を用いて第１ダイ３１の上へ積層され得る。
方法［８００］のいくつかの形態において、第１ダイ３１の上へ第２封入剤３４を配置する工程［８２０］は、第１ダイ３１を第２封入剤３４で第２ダイ３２に電気的に接続する相互配線３６Ａ、３６Ｂを取り囲む工程を含み得る。相互配線３６Ａ、３６Ｂが第２封入剤３４によって取り囲まれている手法は、コスト、製造上の検討、および（数ある要素の中でも）電子パッケージ３０の製造と関連付けられる機能に部分的に依存することとなる。
さらに、第１ダイ３１の上へ第２封入剤３４を配置する工程［８２０］は、第１ダイ３１および第２ダイ３２の１つの周辺３７の少なくとも一部の周りに第２封入剤３４を配置する工程を含み得る。
図９は、電子パッケージ３０を製造する別の例示的な方法［９００］を示すフロー図である。方法［９００］は、第１ダイ３１の上へ第２材料でできた第２封入剤３４を配置する工程［９１０］と、第２封入剤３４が第１ダイ３１と第２ダイ３２との間に存在するように第１ダイ３１の上へ第２ダイ３２を積層する工程［９２０］とを含む。第２ダイ３２は、現在既知である、または将来発見される任意の技術を用いて第１ダイ３１の上へ積層され得る。
方法［９００］はさらに、第１ダイと第２ダイとの間に第１材料でできた第１アンダーフィル３３を挿入する工程［９３０］を含む。第１材料は、第２材料より高い熱伝導率を有し、第２材料は、第１ダイ３１と第２ダイ３２との間の電気接続を第１材料より効果的に促進する。
方法［９００］のいくつかの形態において、第１ダイ３１と第２ダイ３２との間に第１アンダーフィルを挿入する工程［９３０］は、（ｉ）第２アンダーフィル３４を第１アンダーフィル３３で（時に部分的にだけ）取り囲む工程、（ｉｉ）第１ダイ３１を第２ダイ３２に第１アンダーフィル３３で電気的に接続する相互配線３６Ａ、３６Ｂを取り囲む工程、および／または（ｉｉｉ）第１ダイ３１および第２ダイ３２の１つの周辺３７の少なくとも一部の周りに第１アンダーフィル３４を配置する工程を含み得る。
第１アンダーフィル３３が第２アンダーフィル３４を取り囲み、相互配線３６Ａ、３６Ｂが第２アンダーフィル３４によって取り囲まれている手法は、コスト、製造上の検討、および（数ある要素の中でも）電子パッケージ３０の製造と関連付けられる機能に部分的に依存することとなる。方法［８００］、［９００］に含まれる第１ダイ３１および第２ダイ３２のタイプ、サイズおよび構成は、電子パッケージ３０の所望の全体構成および機能に部分的に依存することとなる。
本明細書で説明される電子パッケージおよび方法は、より高い熱伝導性材料と組み合わせたより低い熱伝導性充填剤の使用を可能にし得る。２つの異なる充填剤の使用は、ダイを積層するための取り付けプロセスに関連した必要なもの、ならびに本明細書で説明される電子パッケージの熱管理要件に対処し得る。
本明細書で開示される方法および電子パッケージをより良く説明すべく、実施形態の非限定的リストがここに提供される。
例１は、電子パッケージを含む。電子パッケージは、基板、基板に取り付けられたダイ、毛管作用に起因してダイと基板との間に配置される封入剤、およびダイを取り囲む支持部を含む。
例２は、例１の電子パッケージを含み、ダイは、基板に接合されるフリップチップである。
例３は、例１〜例２のいずれか１つの電子パッケージを含み、封入剤は、基板に支持部を固定させる。
例４は、例１〜例３のいずれか１つの電子パッケージを含み、封入剤は、ダイに支持部を固定させる。
例５は、例１〜例４のいずれか１つの電子パッケージを含み、支持部は、実質的に均一な断面を有する。
例６は、例１〜例５のいずれか１つの電子パッケージを含み、支持部は、内部底縁部および外部底縁部を有し、内部底縁部は、支持部がダイの回りに取り付けられた場合に、封入剤を受け入れるべく面取りされている。
例７は、例６の電子パッケージを含み、支持部は、内部上縁部および外部上縁部を有し、内部上縁部は、支持部がダイの回りに取り付けられた場合、ダイと支持部との間の上方に流れる過剰な封入剤を受け入れるための溝を含む。
例８は、例１〜例７のいずれか１つの電子パッケージを含み、支持部の断面は、その断面がダイ上の比較的高いストレスの領域にてより大きく、ダイ上の比較的低いストレスの領域にてより小さくなるように変化する。
例９は、例８の電子パッケージを含み、支持部は、内部下縁部および外部下縁部を有し、支持部は、通路および外面を含み、通路は、支持部がダイの回りに取り付けられた場合、封入剤が通路を介して外面から内部下縁部まで流れるように、支持部の内部下縁部から支持部の外面まで延在する。
例１０は、例９の電子パッケージを含み、通路は、支持部の外面から支持部の片側に延在する。
例１１は、基板にダイを取り付ける工程、毛管作用を用いてダイと基板との間に封入剤を挿入する工程、および支持部がダイを取り囲むようにダイの回りに支持部を配置する工程を含む方法を有する。
例１２は、例１１の方法を含み、基板にダイを取り付ける工程は、フリップチップ接合を用いて基板にダイを取り付ける工程を含む。
例１３は、例１１〜例１２のいずれか１つの方法を含み、支持部がダイを取り囲むようにダイの回りに支持部を配置する工程は、封入剤を用いてダイに支持部を取り付ける工程を含む。
例１４は、例１１〜例１３のいずれか１つの方法を含み、支持部がダイを取り囲むようにダイの回りに支持部を配置する工程は、封入剤を用いて基板に支持部を取り付ける工程を含む。
例１５は、例１１〜例１４のいずれか１つの方法を含み、封入剤を硬化させる工程をさらに含む。
例１６は、例１１〜例１５のいずれか１つの方法を含み、支持部における開領域を介して封入剤を除去する工程をさらに含む。
例１７は、例１１〜例１６のいずれか１つの方法を含み、毛管作用を用いてダイと基板との間にアンダーフィルを挿入する工程は、支持部の外面から支持部の下部内縁部まで支持部における通路を介してアンダーフィルを挿入する工程を含む。
例１８は、電子パッケージを含む。電子パッケージは、ダイと、ダイに成形され、ダイを取り囲む支持部と、基板と、支持部およびダイと基板との間における、アンダーフィルの毛管作用に起因して、基板に支持部およびダイを取り付けるアンダーフィルとを含む。
例１９は、例１８の電子パッケージを含み、ダイは、基板に結合されるフリップチップである。
例２０は、例１８〜例１９のいずれか１つの電子パッケージを含み、基板は、複数の再分配層を含み、アンダーフィルは、基板を形成する再分配層の少なくとも１つにダイおよび支持部を取り付ける。
本電子デバイス、半田組成物、および関連する方法のうちのこれらの、および他の例および特徴は詳細な説明において部分的に説明されるであろう。この概要は本主題の非限定的な例を提供することが意図され、排他的または網羅的な説明の提供を意図してはいない。詳細な説明は、システムおよび方法に関するさらなる情報を提供すべく含まれる。
本発明の上位レベルのデバイス用途の例を示すべく、本開示で説明された電子パッケージ方法を用いる電子デバイスの例が含められる。図１０は、本明細書で説明される少なくとも１つの電子パッケージおよび／または方法を組み込んだ電子デバイス１０００のブロック図である。電子デバイス１０００は単に、本発明の実施形態が使用され得る電子システムの一例である。
電子デバイス１０００の例は、限定されるものではないが、パーソナルコンピュータ、タブレットコンピュータ、携帯電話、ゲームデバイス、ＭＰ３、または他のデジタルミュージックプレーヤ、などを含む。この例において、電子デバイス１０００は、システムの様々なコンポーネントを連結するシステムバス１００２を含むデータプロセッシングシステムを備える。システムバス１００２は、電子デバイス８００の様々なコンポーネント間に通信リンクを提供し、単一バスとして、バスの組み合わせとして、または任意の他の好適な手法で実装されることができる。
電子パッケージ１０１０はシステムバス１００２に連結されている。電子パッケージ１０１０は、任意の回路または回路の組み合わせを含むことができる。１つの実施形態において、電子パッケージ１０１０は任意のタイプであり得るプロセッサ１０１２を含む。本明細書で用いるように、「プロセッサ」は、限定されるものではないが、マイクロプロセッサ、マイクロコントローラ、複合命令セットコンピューティング（ＣＩＳＣ）マイクロプロセッサ、縮小命令セットコンピューティング（ＲＩＳＣ）マイクロプロセッサ、超長命令語（ＶＬＩＷ）マイクロプロセッサ、グラフィックスプロセッサ、デジタルシグナルプロセッサ（ＤＳＰ）、マルチコアプロセッサ、または任意の他のタイプのプロセッサもしくは処理回路などの、任意のタイプの計算回路を意味する。
電子パッケージ１０１０に含まれ得る他のタイプの回路は、携帯電話、タブレットコンピュータ、ラップトップコンピュータ、双方向無線機、および同様の電子システムのような無線デバイスで用いる、例えば、１または複数の回路（通信回路１０１４など）などの、カスタム回路、特定用途向け集積回路（ＡＳＩＣ）、等である。ＩＣは、任意の他のタイプの機能を実行することができる。
電子デバイス１０００は外部メモリ８２０も含むことができる。次にこの外部メモリは、ランダムアクセスメモリ（ＲＡＭ）の形のメインメモリ１０２２、１または複数のハードドライブ１０２４、および/または、コンパクトディスク（ＣＤ）、フラッシュメモリカード、デジタルビデオディスク（ＤＶＤ）、および同種のものなどのリムーバブル媒体１０２６を処理する１または複数のドライブなどの、特定の用途に適した１または複数のメモリ素子を含むことができる。
電子デバイス１０００は、マウス、トラックボール、タッチスクリーン、音声認識デバイス、またはシステムユーザが電子デバイス１０００へ情報を入力、および電子デバイス１０００から情報を受信できるようにする任意の他のデバイスを含むことができる、ディスプレイデバイス１０１６、１または複数のスピーカ１０１８、ならびにキーボード、および/またはコントローラ１０３０も含むことができる。
この概要は、本主題の非限定的な例を提供することが意図され、排他的または網羅的な説明の提供を意図してはいない。詳細な説明は、方法に関するさらなる情報を提供すべく含まれる。
上記の詳細な説明は、詳細な説明の一部を形成する添付の図面の参照を含む。図面は、例示として、本発明が実施され得る具体的実施形態を示す。これらの実施形態は、本明細書で、「例」とも呼ばれる。そのような例は、示し、または説明した要素に加えて要素を含むことができる。しかしながら、本発明者らは、示し、または説明したそれらの要素のみが提供される例も検討する。さらに、本発明者らは、本明細書で示し、または説明した、特定の例（または、１または複数のそれらの態様）、または他の例（または、１または複数のそれらの態様）、のいずれかに関して、示し、または説明したそれらの要素の任意の組み合わせまたは置き換え（または、１または複数のそれらの態様）を用いた例も検討する。
本明細書において、特許文献においては一般的であるように、「１つの」（「ａ」または「ａｎ」）という用語は、「少なくとも１つ」または「１または複数」の任意の他の例または使用から独立して、１つ、または１つより大きいものを含むべく用いられる。本明細書内において、「または」（「ｏｒ」）という用語は非排他的なものを指すべく用いられ、別途示さない限り、「ＡまたはＢ」は、「ＡでありＢでない」、「ＢでありＡでない」および「ＡおよびＢ」を含むようにする。本明細書において、「含む（ｉｎｃｌｕｄｉｎｇ）」および「ここで（ｉｎ ｗｈｉｃｈ）」という用語は、それぞれ「備える（ｃｏｍｐｒｉｓｉｎｇ）」および「ここで（ｗｈｅｒｅｉｎ）」という用語の平易な英語による等価物として用いられる。またさらに、特許請求の範囲においては、「含む（ｉｎｃｌｕｄｉｎｇ）」および「備える（ｃｏｍｐｒｉｓｉｎｇ）」という用語は制限のない場合がある。すなわち、請求項における、そのような用語の後に挙げられるものに加えて、複数の要素を含むシステム、デバイス、物品、構成物、配合物、またはプロセスもまた、その特許請求の範囲内に含まれると見なされる。さらに、特許請求の範囲において、「第１」、「第２」、および「第３」、等という用語は、単にラベルとして用いられるのであって、それらの対象に数的な要件を課すことは意図されない。
上記の説明は、例示的であり制限的でないことが意図される。例えば、上述の例（または、それらの１または複数の態様）を、互いに組み合わせて用いてよい。他の実施形態は、例えば、上記の説明を検討するときに当業者によって用いられ得る。
要約書は３７Ｃ．Ｆ．Ｒ．１．７２（ｂ）に準拠して提供されて、読み手が技術的開示の特質を迅速に理解できるようになっている。要約書は、それを特許請求の範囲の範囲または意味を解釈または限定するためには用いないという理解のもとに提出される。
さらに、上記の詳細な説明においては、本開示を合理化すべく、様々な特徴がまとめられグループ化されていると考えられる。このことは、未請求の開示された特徴が、いずれの請求項にとっても不可欠であることを意図すると解釈されるべきではない。むしろ、本発明の主題は、特定の開示された実施形態の全ての特徴よりも少ないところにあってよい。従って、以下の特許請求の範囲は、各々の請求項が別個の実施形態として独立して本明細書によって詳細な説明に組み込まれており、そのような実施形態は、様々な組み合わせまたは置き換えにおいて互いに組み合わされることが可能であると考えられる。本発明の範囲は、そのような特許請求の範囲が権利を与えられる等価物の全範囲と共に、添付の特許請求の範囲を参照して決定されるべきである。

Claims (19)

  1. 第１ダイと、
    前記第１ダイの上へ積層される第２ダイと、
    前記第１ダイと前記第２ダイとの間に配置され、前記第１ダイと前記第２ダイとの間の第１ボリュームをカバーする第１材料を含む第１封入剤と、
    前記第１ダイと前記第２ダイとの間に配置され、前記第１ダイと前記第２ダイとの間の第２ボリュームをカバーする第２材料を含む第２封入剤と
    前記第１ダイと前記第２ダイとの間に配置され、前記第１ダイと前記第２ダイとの間の第３ボリュームをカバーする第３材料を含む第３封入剤と、
    を備える電子パッケージであって、
    前記第１材料は、前記第２材料よりも高い添加量の充填剤を含み、前記第２材料より高い熱伝導率を有し、
    前記第２材料は、前記第１材料よりも少ない添加量の充填剤を含み、前記第１材料と比較して前記第１ダイと前記第２ダイとの間の電気接続をより効果的に促進し、
    前記第３材料は、前記第１材料および前記第２材料とは異なる熱伝導率を有し、前記第１材料および前記第２材料とは異なって前記第１ダイおよび前記第２ダイ間の電気接続を促進し、
    前記第１封入剤は非接合領域において熱伝導性を促進し、前記第２封入剤は接合領域において前記第１ダイおよび前記第２ダイの間の電気接続の形成を促進する
    電子パッケージ。
  2. 前記第２封入剤は、前記第１封入剤を取り囲む、
    請求項１に記載の電子パッケージ。
  3. 前記第１ダイおよび前記第２ダイは、相互配線を介して電気的に接続される、
    請求項１または２に記載の電子パッケージ。
  4. 前記第２封入剤は、前記相互配線を取り囲む、
    請求項３に記載の電子パッケージ。
  5. 前記相互配線は、前記第１ダイおよび前記第２ダイのうちの１つの周辺の少なくとも一部の周りを延在する、
    請求項３に記載の電子パッケージ。
  6. 前記第１材料における第１充填剤は、前記第２材料における第２充填剤よりも密に詰め込まれる、
    請求項１から５のいずれか一項に記載の電子パッケージ。
  7. 前記第１材料および前記第２材料は、同じ樹脂を含む、
    請求項６に記載の電子パッケージ。
  8. 前記第１封入剤は、前記第１ボリューム以外の少なくとも１つのボリュームである追加ボリュームをカバーする、
    請求項１から７のいずれか一項に記載の電子パッケージ。
  9. 前記第２封入剤は、前記第１封入剤の各々のボリュームを取り囲む、
    請求項８に記載の電子パッケージ。
  10. 前記第１ダイは、前記第２ダイとは異なるサイズである、
    請求項１から９のいずれか一項に記載の電子パッケージ。
  11. 前記第３材料は、前記第１材料および前記第２材料のうちの少なくとも１つと同じ樹脂を含む、
    請求項１から１０のいずれか一項に記載の電子パッケージ。
  12. 第１ダイの上へ第１材料でできた第１封入剤を配置する段階と、
    前記第１ダイの上へ第２材料でできた第２封入剤を配置する段階と、
    前記第１ダイと第２ダイとの間に、第３材料を含む第３封入剤を配置する段階と
    を備え、
    前記第１材料は、前記第２材料よりも高い添加量の充填剤を含み、前記第２材料より高い熱伝導率を有し、前記第２材料は、前記第１材料よりも少ない添加量の充填剤を含み、
    前記第１封入剤、前記第２封入剤、および前記第３封入剤が前記第１ダイと第２ダイとの間に存在するように前記第１ダイの上へ前記第２ダイを積層する段階と
    を更に備え
    前記第１封入剤は非接合領域において熱伝導性を促進し、前記第２封入剤は接合領域において前記第１ダイおよび前記第２ダイの間の電気接続の形成を促進する
    方法。
  13. 前記第１ダイの上へ第２封入剤を配置する段階は、前記第１封入剤を前記第２封入剤で取り囲む段階を有する、
    請求項１２に記載の方法。
  14. 前記第１ダイの上へ第２封入剤を配置する段階は、前記第１ダイを前記第２ダイに電気的に接続する相互配線を前記第２封入剤で取り囲む段階を有する、
    請求項１２または１３に記載の方法。
  15. 前記第１ダイの上へ第２封入剤を配置する段階は、前記第１ダイおよび前記第２ダイの１つの周辺の少なくとも一部の周りに前記第２封入剤を配置する段階を含む、
    請求項１２から１４のいずれか一項に記載の方法。
  16. 第１ダイの上へ第２材料でできた第２アンダーフィルを配置する段階と、
    前記第２アンダーフィルが前記第１ダイと第２ダイとの間に存在するように前記第１ダイの上へ前記第２ダイを積層する段階と、
    前記第１ダイと前記第２ダイとの間に第１材料でできた第１アンダーフィルを挿入する段階と、
    前記第１ダイと前記第２ダイとの間に、第３材料を含む第３封入剤を配置する段階と
    を備え、
    前記第１材料は、前記第２材料よりも高い添加量の充填剤を含み、前記第２材料より高い熱伝導率を有し、前記第２材料は、前記第１材料よりも少ない添加量の充填剤を含み、
    前記第１アンダーフィルは非接合領域において熱伝導性を促進し、前記第２アンダーフィルは接合領域において前記第１ダイおよび前記第２ダイの間の電気接続の形成を促進する
    方法。
  17. 前記第１ダイと前記第２ダイとの間に第１アンダーフィルを挿入する段階は、前記第２アンダーフィルを前記第１アンダーフィルで取り囲む段階を含む、
    請求項１６に記載の方法。
  18. 前記第１ダイと前記第２ダイとの間に第１アンダーフィルを挿入する段階は、前記第１ダイを前記第２ダイに電気的に接続する相互配線を前記第１アンダーフィルで取り囲む段階を有する、
    請求項１６または１７に記載の方法。
  19. 前記第１ダイと前記第２ダイとの間に第１アンダーフィルを挿入する段階は、前記第１ダイおよび前記第２ダイのうちの１つの周辺の少なくとも一部の周りに前記第１アンダーフィルを配置する段階を含む、
    請求項１６から１８のいずれか一項に記載の方法。
JP2017553015A 2015-06-17 2015-06-17 ２つの材料の高ｋ熱封入剤システム Active JP6614587B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2015/036272 WO2016204753A1 (en) 2015-06-17 2015-06-17 Two material high k thermal encapsulant system

Publications (2)

Publication Number Publication Date
JP2018518824A JP2018518824A (ja) 2018-07-12
JP6614587B2 true JP6614587B2 (ja) 2019-12-04

Family

ID=57546222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017553015A Active JP6614587B2 (ja) 2015-06-17 2015-06-17 ２つの材料の高ｋ熱封入剤システム

Country Status (7)

Country Link
US (1) US10475715B2 (ja)
EP (1) EP3311408B1 (ja)
JP (1) JP6614587B2 (ja)
KR (1) KR102373296B1 (ja)
CN (1) CN107636812B (ja)
TW (1) TWI694560B (ja)
WO (1) WO2016204753A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107636812B (zh) 2015-06-17 2021-07-27 英特尔公司 双材料高k热密封剂系统

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2826049B2 (ja) * 1992-11-18 1998-11-18 松下電子工業株式会社 半導体装置およびその製造方法
JP2830681B2 (ja) * 1993-03-08 1998-12-02 ソニーケミカル株式会社 Ｉｃチップ実装方法
JP3233535B2 (ja) * 1994-08-15 2001-11-26 株式会社東芝 半導体装置及びその製造方法
JP2891184B2 (ja) * 1996-06-13 1999-05-17 日本電気株式会社 半導体装置及びその製造方法
KR100352865B1 (ko) * 1998-04-07 2002-09-16 신꼬오덴기 고교 가부시키가이샤 반도체 장치 및 그 제조방법
US6326698B1 (en) 2000-06-08 2001-12-04 Micron Technology, Inc. Semiconductor devices having protective layers thereon through which contact pads are exposed and stereolithographic methods of fabricating such semiconductor devices
JP2001351929A (ja) * 2000-06-09 2001-12-21 Hitachi Ltd 半導体装置およびその製造方法
JP2002110897A (ja) * 2000-09-28 2002-04-12 Toshiba Corp 半導体装置およびその製造方法
CN1178288C (zh) * 2001-07-16 2004-12-01 联测科技股份有限公司 薄型化倒装芯片半导体装置的封装方法
US6791168B1 (en) * 2002-07-10 2004-09-14 Micron Technology, Inc. Semiconductor package with circuit side polymer layer and wafer level fabrication method
US6853064B2 (en) * 2003-05-12 2005-02-08 Micron Technology, Inc. Semiconductor component having stacked, encapsulated dice
US7332797B2 (en) * 2003-06-30 2008-02-19 Intel Corporation Wire-bonded package with electrically insulating wire encapsulant and thermally conductive overmold
JP2006100457A (ja) * 2004-09-29 2006-04-13 Hitachi Ltd 電子装置及びその製造方法
US7659151B2 (en) * 2007-04-12 2010-02-09 Micron Technology, Inc. Flip chip with interposer, and methods of making same
JP2009071005A (ja) * 2007-09-13 2009-04-02 Sony Corp 波長変換部材及びその製造方法、並びに、波長変換部材を用いた発光デバイス
JP2009238969A (ja) * 2008-03-27 2009-10-15 Panasonic Corp 電子部品の実装構造および電子部品実装体の製造方法
JP5083076B2 (ja) * 2008-07-09 2012-11-28 株式会社デンソー 電子装置の製造方法
TW201011830A (en) * 2008-09-03 2010-03-16 United Test Ct Inc Self-adhesive semiconductor wafer
JP2010219264A (ja) * 2009-03-17 2010-09-30 Stanley Electric Co Ltd 半導体発光装置
US7972905B2 (en) * 2009-04-16 2011-07-05 Texas Instruments Incorporated Packaged electronic device having metal comprising self-healing die attach material
JP5250524B2 (ja) * 2009-10-14 2013-07-31 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US20120159118A1 (en) * 2010-12-16 2012-06-21 Wong Shaw Fong Lower IC Package Structure for Coupling with an Upper IC Package to Form a Package-On-Package (PoP) Assembly and PoP Assembly Including Such a Lower IC Package Structure
KR101719636B1 (ko) * 2011-01-28 2017-04-05 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US8816404B2 (en) * 2011-09-16 2014-08-26 Stats Chippac, Ltd. Semiconductor device and method of forming stacked semiconductor die and conductive interconnect structure through an encapsulant
CN202501250U (zh) * 2012-03-10 2012-10-24 合肥英特电力设备有限公司 一种直接对外壳散热的大功率led光源
US20130320249A1 (en) * 2012-05-29 2013-12-05 Fenwal, Inc. Donor tube sealing head with non-tension tube supports
US8674509B2 (en) * 2012-05-31 2014-03-18 Freescale Semiconductor, Inc. Integrated circuit die assembly with heat spreader
US20150001736A1 (en) 2013-06-29 2015-01-01 Hualiang Shi Die connections using different underfill types for different regions
CN110335932A (zh) * 2013-07-01 2019-10-15 晶元光电股份有限公司 发光二极管组件及制作方法
JP2015056563A (ja) * 2013-09-12 2015-03-23 株式会社東芝 半導体装置およびその製造方法
JP2015070187A (ja) * 2013-09-30 2015-04-13 凸版印刷株式会社 半導体装置及び半導体装置の製造方法
CN107636812B (zh) 2015-06-17 2021-07-27 英特尔公司 双材料高k热密封剂系统

Also Published As

Publication number Publication date
KR102373296B1 (ko) 2022-03-11
JP2018518824A (ja) 2018-07-12
US10475715B2 (en) 2019-11-12
KR20180016989A (ko) 2018-02-20
TW201701425A (zh) 2017-01-01
WO2016204753A1 (en) 2016-12-22
EP3311408A1 (en) 2018-04-25
CN107636812A (zh) 2018-01-26
US20170170088A1 (en) 2017-06-15
TWI694560B (zh) 2020-05-21
EP3311408A4 (en) 2019-01-02
CN107636812B (zh) 2021-07-27
EP3311408B1 (en) 2021-05-19

Similar Documents

Publication Publication Date Title
TWI702696B (zh) 半導體封裝結構
KR102352237B1 (ko) 팬 아웃 웨이퍼 레벨 패키지의 제조 방법 및 그의 구조
TWI506743B (zh) 半導體裝置的熱能管理結構及其製造方法
US9966362B1 (en) Integrated circuit package with inter-die thermal spreader layers
KR102653238B1 (ko) 시스템 인 패키지 장치를 위해 구리 필러와 연결된 베어 다이 스마트 브리지
US9633937B2 (en) Electronic assembly that includes stacked electronic devices
US8963299B2 (en) Semiconductor package and fabrication method thereof
KR101934581B1 (ko) 반도체 패키지
JP2012160707A (ja) 積層半導体チップ、半導体装置およびこれらの製造方法
TW201622081A (zh) 可撓性包裝結構
US10497689B2 (en) Semiconductor package assembly and method for forming the same
KR20150094135A (ko) 반도체 패키지 및 이의 제조방법
KR20140130920A (ko) 패키지 온 패키지 장치 및 이의 제조 방법
CN105027282A (zh) 启用通孔的层叠封装
TWI705551B (zh) 半導體封裝
TW201830606A (zh) 半導體封裝結構及其形成方法
US9082686B2 (en) Semiconductor package
CN103107099A (zh) 半导体封装以及封装半导体器件的方法
TW201842637A (zh) 具有延伸穿過下方之中介層的散熱器之半導體晶粒總成及相關技術
JP6614587B2 (ja) ２つの材料の高ｋ熱封入剤システム
US9748156B1 (en) Semiconductor package assembly, semiconductor package and forming method thereof
KR20230023388A (ko) 팬아웃 반도체 패키지
KR20230088087A (ko) 팬아웃 반도체 패키지
US11798894B2 (en) Devices and methods for signal integrity protection technique
US20230369232A1 (en) Molded interconnect memory on package

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180425

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190611

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190718

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191008

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191029

R150 Certificate of patent or registration of utility model

Ref document number: 6614587

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250