JP6578368B2 - 発光素子、受発光素子モジュールおよび光学式センサ - Google Patents

発光素子、受発光素子モジュールおよび光学式センサ Download PDF

Info

Publication number
JP6578368B2
JP6578368B2 JP2017547907A JP2017547907A JP6578368B2 JP 6578368 B2 JP6578368 B2 JP 6578368B2 JP 2017547907 A JP2017547907 A JP 2017547907A JP 2017547907 A JP2017547907 A JP 2017547907A JP 6578368 B2 JP6578368 B2 JP 6578368B2
Authority
JP
Japan
Prior art keywords
light emitting
active layers
electrodes
light
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017547907A
Other languages
English (en)
Other versions
JPWO2017073759A1 (ja
Inventor
岸本　達也
達也 岸本
直樹 藤本
直樹 藤本
俊広 安崎
俊広 安崎
賢二 上原
賢二 上原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JPWO2017073759A1 publication Critical patent/JPWO2017073759A1/ja
Application granted granted Critical
Publication of JP6578368B2 publication Critical patent/JP6578368B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Led Devices (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)

Description

本発明は、発光素子、受発光素子モジュールおよび光学式センサに関する。
従来、カソード電極およびアノード電極が、発光部の上面と発光部から水平方向にずらした位置に配置された水平型構造の発光素子（Light Emitting Diode；ＬＥＤ）が知られている。
このような水平型構造のＬＥＤにおいて、例えば、特開２００７−２８１４２６号公報には、発光ムラを改善させるために発光素子の上面において細長く延伸するアノード電極を用いることが提案されている（特許文献１）。
本発明の実施形態に係る発光素子は、一導電型を有した、少なくとも１つの第１半導体層と、前記第１半導体層上に積層され、第１方向に並んでいる複数の第１活性層と、前記複数の第１活性層のそれぞれに対して、前記第１方向と交わる第２方向に並んでいる複数の第２活性層と、前記複数の第１活性層上に積層され、他導電型を有した、複数の第２半導体層と、前記第１半導体層および前記第２半導体層に接続された、前記複数の第１活性層同士の間に配され、且つ前記第１半導体層上に配されている少なくとも１つの第１電極と、前記複数の第２半導体層上に配されている複数の第２電極とを有している複数の電極とを備えている。そして、前記複数の電極の一部は、前記複数の第１活性層を挟んで、互いに対向しており、前記複数の電極の他の一部は、前記一部の間の領域に位置しているとともに、前記複数の第１活性層同士の間の距離は、前記複数の第１活性層と前記複数の第２活性層との距離よりも大きい。
本発明の一実施形態にかかる発光素子を上下方向に切断したときの断面図である。 図１に示した発光素子の上面図である。 本発明の一実施形態にかかる発光素子を示す上面図である。 図３に示した発光素子の一部を排除して示した上面図である。 本発明の一実施形態にかかる発光素子を示す上面図である。 図５に示した発光素子の一部を排除して示した上面図である。 本発明の一実施形態にかかる発光素子を示す上面図である。 図７に示した発光素子の一部を排除して示した上面図である。 図７に示した発光素子を上下方向に切断したときの断面図である。 本発明の一実施形態にかかる発光素子を示す上面図である。 図１０に示した発光素子の一部を排除して示した上面図である。 本発明の一実施形態にかかる発光素子を示す上面図である。 図１２に示した発光素子の一部を排除して示した上面図である。 本発明の一実施形態にかかる受発光素子モジュールを上下方向に切断したときの断面図である。 本発明の一実施形態にかかる光学式センサを上下方向に切断したときの断面図である。 図１５に示した光学式センサにおける受光素子の出力の一例を示すグラフである。 本発明の一実施形態に係る受発光素子モジュールを模式的に示した上面図である。 本発明の一実施形態に係る発光素子についての説明図である。
以下、本発明の一実施形態にかかる発光素子、受発光素子モジュールおよび光学式センサについて、図面を参照しつつ説明する。なお、図面では直交座標系（Ｘ，Ｙ，Ｚ）を定義し、以下の説明ではＺ軸方向の正側を上方とする。また、本明細書において、「上方」は、発光素子の光の出射方向である。
＜発光素子＞
＜第１の実施形態＞
発光素子１は、電流が流れることによって発光することができる。発光素子１は、図１に示すように、複数の半導体層２と、複数の半導体層２に電気的に接続している複数の電極３とを有している。その結果、発光素子１は、複数の電極３を使用して複数の半導体層２に電圧を印加することによって、複数の半導体層２の一部を発光させることができる。
なお、図１は、図２における発光素子１をＩ−Ｉ線で切断したときの断面の一部を示している。
発光素子１は、基板４に支持されている。基板４は、例えば、半導体基板である。基板４の材料は、例えば、ケイ素（Ｓｉ）またはガリウムヒ素（ＧａＡｓ）等である。基板４は、例えば、シリコン（Ｓｉ）のインゴットをウェハ状にスライスして形成することができる。本例の基板４は、シリコン（Ｓｉ）基板である。
発光素子１の複数の半導体層２は、基板４上に積層されている。複数の半導体層２は、基板４の上面に積層されているバッファ層５と、バッファ層５の上面に積層されている第１半導体層６と、第１半導体層６の上面に積層されている活性層７と、活性層７の上面に積層されている第２半導体層８とを有している。第１半導体層６は一導電型を有しており、第２半導体層８は他導電型を有している。複数の半導体層２のそれぞれの層の平面形状は、例えば矩形状であればよい。
また、発光素子１の複数の電極３は、少なくとも１つの第１電極９と、少なくとも１つの第２電極１０とを有している。本実施形態の発光素子１では、第１電極９は第１半導体層６に接続しており、第２電極１０は第２半導体層８に接続している。なお、複数の半導体層２の表面には、複数の電極３同士の短絡を防止する目的で、複数の電極３との接続箇所を除いて絶縁層１１が配されていてもよい。また、絶縁層１１は、基板４の上面に配されていてもよい。
複数の電極３は、例えば、金（Ａｕ）またはアルミニウム（Ａｌ）等であればよい。絶縁層１１は、例えば、窒化ケイ素（ＳｉＮ）または二酸化ケイ素（ＳｉＯ２）等であればよい。
なお、以下の説明では、一導電型をｎ型として、他導電型をｐ型として説明する。しかし、本開示の発光素子において、一導電型はｐ型であり、他導電型はｎ型であってもよい。
バッファ層５は、基板４と複数の半導体層２との間において、両者の格子定数の差を緩衝することができる。その結果、複数の半導体層２全体の格子欠陥または結晶欠陥を少なくすることができる。バッファ層５は、例えば、ガリウムヒ素（ＧａＡｓ）等であればよい。
第１半導体層６は、バッファ層５の上面に積層されている第１コンタクト層１２と、第１コンタクト層１２の上面の一部に積層されている第１クラッド層１３と、を有している。なお、本実施形態の第１電極９は、カソード電極であり、第１コンタクト層１２の上面の他部に配されている。また、活性層７は、第１クラッド層１３の上面に配されている。
第１コンタクト層１２は、第１電極９との電気的な接触抵抗を低減することができる。第１コンタクト層１２は、例えば、ガリウムヒ素（ＧａＡｓ）にｎ型の不純物をドーピングして形成されていればよい。ガリウムヒ素（ＧａＡｓ）に対するｎ型の不純物としては、例えば、シリコン（Ｓｉ）またはセレン（Ｓｅ）等であればよい。
第１クラッド層１３は、活性層７に正孔を閉じ込めることができる。第１クラッド層１３は、例えば、アルミニウムガリウムヒ素（ＡｌＧａＡｓ）にｎ型の不純物をドーピングして形成されていればよい。アルミニウムガリウムヒ素（ＡｌＧａＡｓ）に対するｎ型の不純物は、例えば、シリコン（Ｓｉ）またはセレン（Ｓｅ）等であればよい。
活性層７は、電子や正孔が集中して、両者が再結合することによって、発光することができる。活性層７は、例えば、アルミニウムガリウムヒ素（ＡｌＧａＡｓ）等であればよい。
第２半導体層８は、活性層７の上面に積層されている第２クラッド層１４と、第２クラッド層１４の上面に積層されている第２コンタクト層１５とを有している。なお、本実施形態の第２電極１０は、アノード電極であり、第２コンタクト層１５の上面に配されている。
第２クラッド層１４は、活性層７に電子を閉じ込めることができる。第２クラッド層１４は、例えば、アルミニウムガリウムヒ素（ＡｌＧａＡｓ）にｐ型の不純物をドーピングして形成されていればよい。アルミニウムガリウムヒ素（ＡｌＧａＡｓ）に対するｐ型の不純物は、例えば、亜鉛（Ｚｎ）またはマグネシウム（Ｍｇ）等であればよい。
第２コンタクト層１５は、第２電極１０との電気的な接触抵抗を低減することができる。第２コンタクト層１５は、例えば、アルミニウムガリウムヒ素（ＡｌＧａＡｓ）にｐ型の不純物をドーピングして形成されていればよい。なお、第２コンタクト層１５は、電極との接触抵抗を低減するために、第２クラッド層１４よりもキャリア密度が高く設定されている。
発光素子１は、例えば、以下の方法によって形成することができる。まず、複数の半導体層２を、例えば、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法を利用して、基板４の上面に順次エピタキシャル成長させることによって形成する。次いで、絶縁層１１を、例えば、Ｐ−ＣＶＤ（Plasma Chemical Vapor Deposition）法を利用して、複数の半導体層２の表面に形成する。次いで、複数の電極３を、例えば、蒸着法、スパッタ法またはめっき法などを利用して、複数の半導体層２の一部の半導体層上に形成する。以上の方法によって、発光素子１を形成することができる。
本実施形態にかかる発光素子１は、図２に示すように、第１方向Ｄ１に沿って並んでいる複数の第１半導体層６と、複数の第１半導体層６上に積層されている複数の活性層７と、複数の活性層７上に積層されている複数の第２半導体層８とを有している。そして、発光素子１は、複数の第１電極９をさらに有しており、複数の第１電極９は、複数の活性層７同士の間に配置されている。また、複数の第２半導体層８上には、複数の第２電極１０が配置されている。
なお、図２において複数の活性層７は示されていないが、複数の活性層７は、第１方向Ｄ１に沿って並んでいる複数の第１半導体層６上に積層されているため、第１方向Ｄ１に沿って並んでいることになる。また、説明の便宜上、図２では、絶縁層１１を除いた形態を示している。
また、少なくとも１つの第２電極１０が、複数の第２電極１０を有しており、互いに対向している。そして、複数の第２電極１０の間の領域に複数の活性層７が位置している。具体的には、本実施形態の複数の第２電極１０は、一か所から引き回れて途中で折曲がり、その結果、互いに対向している。そして、複数の第２電極１０が互いに対向している領域（複数の第２電極１０の間の領域）に複数の活性層７が位置している。
ここで、従来、水平型構造の発光素子において、発光ムラの発生原因は電流拡散が不均一になるためと考えられる。具体的には、発光素子の発光ムラはアノード電極の長さに起因するものであると推察される。そのため、電流は、ｐ型半導体層よりも電気抵抗が低いアノード電極を優先して通り、アノード電極の先端で初めてカソード電極に向けて複数の半導体層を流れ、該当部のみが発光しているものと推察される。
これに対して、本開示の発光素子１は、上記のような構成を有する。言い換えれば、複数の電極３の一部（複数の第２電極１０）が、複数の活性層７を挟んで互いに対向しており、複数の電極３の他の一部（複数の第１電極９）が、複数の電極３の一部（複数の第２電極１０）の間の領域に位置している。具体的には、複数の第２電極１０同士が対向している対向領域Ａの中に、複数の活性層７および第１電極９が位置している。
これによって、発光素子１では、複数の活性層７で構成される１つの発光素子１全体としての発光ムラを低減することができる。すなわち、発光素子１の活性層７を分割して、分割した活性層７（複数の活性層７）のそれぞれに第２電極１０を配置することによって、分割した活性層７のそれぞれを効果的に発光させることができる。その結果、発光素子１の発光ムラを低減することができる。
なお、具体的には、本実施形態の発光素子１は、２つの第２半導体層８を有しており、２つの第２半導体層８に対応して２つの活性層７を有している。言い換えれば、活性層７を２つに分割している。この場合、複数の活性層７の総面積のうち有効に活用される面積は、分割しない場合に比べ約２倍とすることができ、発光素子１の暗部の割合を低減し、発光ムラを低減することができる。
なお、「発光ムラ」とは、発光素子１の光の出射面を見たときに発光が不均一に見えることであり、例えば、発光素子１の出射面の一部が他部に比べて発光強度が低い暗部を有することを指す。「発光ムラを改善する」とは、前述の暗部の割合を低減させ、発光が均一に近付くことをいう。
さらに、発光素子１では、第１電極９を複数の活性層７の間に配置している。このような構成とすることにより、発光素子１の中央部での電流密度を大きくして、中央部の発光強度を向上させることができる。したがって、複数の活性層７同士の間は発光しないが、複数の活性層７同士の間を含む領域の発光強度を向上させることで、発光素子１全体の発光ムラを低減することができる。
複数の第１電極９は、複数の活性層７の間の領域においては一直線状である。その結果、第１電極９と第２電極１０との間の電流拡散を均一にしやすくなり、発光ムラを低減することができる。
複数の第２電極１０は、上面視したときに、さらに、第１電極９の伸長方向に沿って伸びている複数の主部１０ａと、複数の主部１０ａから第１電極９に向かって伸びている複数の延在部１０ｂとを有していてもよい。その結果、複数の延在部１０ｂのそれぞれの先端と第１電極９との間で電流密度を大きくすることができる。なお、第２電極１０が主部１０ａと延在部１０ｂとを有しているとき、複数の活性層７を挟んで対向した複数の電極３の一部は、複数の主部１０ａの一端部同士を指す。
複数の主部１０ａは、基板４上に配されていてもよい。すなわち、複数の主部１０ａは、複数の半導体層２には接続していなくてもよい。その結果、複数の第２半導体層８上に位置する複数の第２電極１０の領域を小さくすることができ、発光素子１の発光ムラを低減することができる。なお、基板４の上面に絶縁層１１が配されている場合には、複数の主部１０ａは、絶縁層１１を介して基板４の上面に配されていればよい。
複数の延在部１０ｂのそれぞれの幅は、複数の主部１０ａのそれぞれの幅よりも小さくてもよい。その結果、第２半導体層８上に位置する第２電極１０の領域を小さくすることができ、発光素子１の発光ムラを低減することができる。
基板４上には、第１電極パッド１６および第２電極パッド１７が配置されている。第１電極パッド１６には第１電極９が接続されており、第２電極パッド１７には複数の第２電極１０が接続されて、それぞれ導通している。
なお、本開示の発光素子１では、複数の電極３が、複数の第１電極９または複数の第２電極１０を有していてもよく、複数の第１電極９の全てまたは複数の第２電極１０の全てが、第１電極パッド１６または第２電極パッド１７に接続されてもよい。その結果、複数の活性層７を同時に動作させることが可能となり、複数の活性層７を１つの発光素子１として機能させることが容易になる。
また、上記のように、第１電極パッド１６および第２電極パッド１７ならびに第１電極９および第２電極１０を接続することにより、複数の活性層７は並列接続される。すなわち、ジャンクション温度の上昇を低減することができ、印加電流を高めることが可能となる。これにより、高い発光強度を有する発光素子１を提供することができる。
一方、基板４の上面には、複数の第１電極パッド１６または複数の第２電極パッド１７が配置されていてもよい。このとき、複数の電極３が、複数の第１電極９または複数の第２電極１０を有しており、複数の第１電極９または複数の第２電極１０のそれぞれを、複数の第１電極パッド１６または複数の第２電極パッド１７のそれぞれに接続してもよい。言い換えれば、複数の第１電極９または複数の第２電極１０のそれぞれは、電気的に独立していてもよい。その結果、複数の活性層７のうち一部の活性層７を光らせたり、複数の活性層７を順次光らせたりすることができる。したがって、用途に応じて、発光素子１を使い分けることが可能になる。
なお、基板４の上面に絶縁層１１が配されている場合には、基板４の上面に配された、第１電極パッド１６、第２電極パッド１７および複数の電極３は、基板４との間に絶縁層１１を介していてもよい。
第１電極パッド１６および第２電極パッド１７は、例えば、金（Ａｕ）またはアルミニウム（Ａｌ）と、密着層であるニッケル（Ｎｉ）、クロム（Ｃｒ）またはチタン（Ｔｉ）と、を組み合わせたＡｕＮｉ、ＡｕＣｒ、ＡｕＴｉまたはＡｌＣｒ合金等であればよい。
＜第２実施形態＞
図３、４に、第２実施形態の発光素子１Ａの上面図を示す。なお、説明の便宜上、図３では、絶縁層１１を除いた構成を示している。また、図４は、複数の活性層７の配置を示すために、図３に示した発光素子１Ａから、第２半導体層８、第１電極９Ａ、複数の第２電極１０、第１電極パッド１６および第２電極パッド１７を除いた構成を示している。
発光素子１Ａは、１つの第１半導体層６Ａと、１つの第１電極９Ａと、を有する点で、他の実施形態と異なる。発光素子１Ａにおいて、複数の活性層７は互いの第１電極９Ａを共通としている。より具体的には、基板４上に複数の活性層７同士で共通の１つのバッファ層５Ａおよび１つの第１コンタクト層１２Ａを設けている。
発光素子１Ａは、上記の構成を有することによって、複数の活性層７同士を近づけることができる。その結果、発光素子１Ａの中央部における発光強度の低下を低減することができる。
また、この場合、複数の第２電極１０の複数の延在部１０ｂは、第１電極９Ａを軸として線対称に位置していてもよい。その結果、発光素子１Ａの発光ムラを低減することができる。
＜第３実施形態＞
図５、６に、第３実施形態に係る発光素子１Ｂの上面図を示す。なお、説明の便宜上、図５では、絶縁層１１を除いた構成を示している。また、図６は、複数の活性層７Ｂの配置を示すために、図５に示した発光素子１Ｂから第２半導体層８、複数の第１電極９Ｂ、複数の第２電極１０Ｂ、第１電極パッド１６および第２電極パッド１７を除いた構成を示している。
発光素子１Ｂは、複数の活性層７Ｂが、第１方向Ｄ１に並んでいる複数の第１活性層７１Ｂと、複数の第１活性層７１Ｂに対して第１方向Ｄ１に直交する第２方向Ｄ２に沿って配置されている複数の第２活性層７２Ｂを有している点で、他の実施形態と異なる。なお、複数の第２活性層７２Ｂ同士は、第１方向Ｄ１に並んでいる。言い換えれば、発光素子１Ｂは、複数の活性層７Ｂをマトリックス状に配列している。
そして、発光素子１Ｂは、複数の電極３Ｂとして、複数の第１電極９Ｂおよび複数の第２電極１０Ｂを有している。複数の第１電極９Ｂは、複数の活性層７Ｂの集合体でなる構造体の中央部側に配されていればよい。複数の第２電極１０Ｂは、を前記構造体の外側に配されていればよい。その結果、発光面積が大型化した場合であっても発光ムラの発生を低減し、かつ素子中央部における発光強度の低下を抑制した発光素子１Ｂを提供することができる。なお、複数の第２電極１０Ｂは、複数の活性層７Ｂの数に対応して、複数の延在部１０Ｂｂを有している。また、複数の第１電極９Ｂの代わりに１つの第１電極が配されていてもよい。
また、複数の第１活性層７１Ｂ同士の間の距離は、複数の第１活性層７１Ｂと複数の第２活性層７２Ｂとの距離よりも大きい。その結果、発光素子１Ｂの非発光領域を小さくすることができ、発光ムラを低減することができる。
また、複数の第１活性層７１Ｂと複数の第２活性層７２Ｂとの間に複数の第１電極９Ｂが配されていなくてもよい。その結果、複数の第１活性層７１Ｂと複数の第２活性層７２Ｂとの間の距離を効果的に小さくすることができる。
また、複数の第１電極９Ｂは、複数の第２電極１０Ｂの複数の延在部１０Ｂｂの先端から複数の延在部１０Ｂｂの長手方向に伸びる仮想直線と交わっていてもよい。その結果、発光素子１Ｂの発光ムラを低減することができる。
なお、この例では、第２方向に沿って２列配置したものを示したが、３列以上配置してもよい。
＜第４実施形態＞
図７，８、９に、第４実施形態の発光素子１Ｃの上面図を示す。なお、説明の便宜上、図７では、基板４、絶縁層１１を除いた構成を示している。また、図８は、複数の活性層７Ｃの配置を示すために、図７に示した発光素子１Ｃから、第２半導体層８Ｃ、第１電極９Ｃ、複数の第２電極１０Ｃ、第１電極パッド１６および第２電極パッド１７を除いた構成を示している。また、図９は、図７に示した発光素子１Ｃを、図７のＩＸ−ＩＸ線で切断したときの断面図を示している。
発光素子１Ｃは、それぞれの平面形状が三角形である複数の活性層７Ｃを有している点で、他の実施形態と異なる。また、複数の活性層７Ｃは、上面視において、互いの辺同士を対向させるように、配置されており、複数の活性層７Ｃ全体では、菱型を形成している。なお、本実施形態では、複数の第２半導体層８Ｃも三角形の平面形状を有している。また、本実施形態では、複数の第１半導体層６Ｃも三角形の平面形状を有している。なお、これらの平面形状は、特に三角形に限定される必要はない。
また、発光素子１Ｃでは、複数の電極３Ｃが、複数の第１電極９Ｃと第２電極１０Ｃを有している。複数の第１電極９Ｃは、複数の活性層７Ｃの周囲を囲むように配されている。第２電極１０Ｃは、複数の活性層７Ｃ同士の間に配されている主部１０Ｃａと、複数の第２半導体層８Ｃそれぞれの頂点部からに内部に延在した延在部１０Ｃｂと、を有している。
＜第５実施形態＞
図１０、１１に、第５実施形態の発光素子１Ｄの上面図を示す。なお、説明の便宜上、図１０では、基板４、絶縁層１１を除いた構成を示している。また、図１１は、複数の活性層７Ｄの配置を示すために、図１０に示した発光素子１Ｄから、第２半導体層８、第１電極９Ｄ、複数の第２電極１０Ｄ、第１電極パッド１６および第２電極パッド１７を除いた構成を示している。
発光素子１Ｄは、複数の活性層７Ｄが、第１方向Ｄ１に並んでいる複数の第１活性層７１Ｄと、第１方向Ｄ１に直交する第２方向Ｄ２に沿って、複数の第１活性層７１Ｄを挟むように配置されている複数の第２活性層７２Ｄを有している点で、他の実施形態と異なる。
また、発光素子１Ｄでは、複数の電極３Ｄは、複数の第１電極９Ｄおよび複数の第２電極１０Ｄを有している。複数の第１電極９Ｄおよび複数の第２電極１０Ｄは、複数の第１活性層７１Ｄを挟むように配されている。その結果、複数の第１活性層７Ｄを高密度に配置することができる。
＜第６実施形態＞
図１２、１３に、第６実施形態の発光素子１Ｅの上面図を示す。なお、説明の便宜上、図１２では、基板４、絶縁層１１を除いた構成を示している。また、図１３は、複数の活性層７の配置を示すために、図１２に示した発光素子１Ｅから、第２半導体層８、第１電極９Ｅ、複数の第２電極１０Ｅ、第１電極パッド１６および第２電極パッド１７を除いた構成を示している。
発光素子１Ｅでは、複数の電極３Ｅが、複数の第１電極９Ｅおよび複数の第２電極１０Ｅを有している。複数の第１電極９Ｅのうちの１つと、複数の第２電極１０Ｅのうちの１つは、複数の活性層７Ｅを挟んでいる。さらに、複数の活性層７同士の間には、複数の第１電極９Ｅのうちの他の１つと、複数の第２電極１０Ｅのうちの他の１つが配置されている点で、他の実施形態と異なる。すなわち、発光素子１Ｅは、他の実施形態とは異なり、複数の電極３Ｅの一部（複数の第１電極９Ｅの１つおよび複数の第２電極１０Ｅの１つ）の間の領域に、複数の活性層７と、複数の電極３Ｅの他の一部（複数の第１電極９Ｅの他の１つおよび複数の第２電極１０Ｅの他の１つ）とを有している。
＜受発光素子モジュール＞
図１４に、受発光素子モジュール１８の概要を示す。
受発光素子モジュール１８は、上記の発光素子１と、受光素子１９と、発光素子１および受光素子１９が実装されている配線基板２０とを有している。受発光素子モジュール１８は、発光素子１から被照射物（図示せず）に光を照射し、被照射物での反射光を受光素子１９で受光することによって、被照射物をセンシングすることができる。よって、受発光素子モジュール１８は、後述するように、例えば、コピー機またはプリンタなどの画像形成装置に組み込まれて、トナーやメディアなどの被照射物の位置情報、距離情報または濃度情報などを検出することができる。
受光素子１９は、発光素子１を支持している基板４上に形成されている。具体的には、本実施形態にかかる基板４は、一導電型の半導体材料からなる。基板４は、例えばｎ型のシリコン（Ｓｉ）基板を使用している。すなわち、基板４は、シリコン（Ｓｉ）基板にｎ型の不純物をドーピングしている。シリコン（Ｓｉ）基板に対するｎ型の不純物は、例えばリン（Ｐ）または窒素（Ｎ）等である。
そして、受光素子１９は、基板４の上面のうち発光素子１から離れた領域において、他導電型の半導体領域２１を設けることによって形成されている。すなわち、一導電型の基板４に対して他導電型の半導体領域２１を形成することによってｐｎ接合を形成し、発光素子１９を構成している。他導電型の半導体領域２１は、基板４にｐ型の不純物をドーピングすることによって形成することができる。本例の基板４は、シリコン（Ｓｉ）基板であることから、ｐ型の不純物としては、例えば、ホウ素（Ｂ）、亜鉛（Ｚｎ）またはマグネシウム（Ｍｇ）等である。
半導体領域２１の平面形状は、例えば、多角形状または円形状である。また、望ましくは、図１７に示したように、半導体領域２１は、円形状であってもよい。特に望ましくは、半導体領域２１は、真円状であってもよい。なお、半導体領域２１の平面形状とは、基板４の上面を視たときの半導体領域２１の外縁の形状を指す。
ここで、例えば本実施形態に係る受発光素子モジュール１８を後述する光学式センサ３１として画像形成装置に搭載し、レジストレーションに使用する場合、受光素子１９の電流値の出力波形を予め設定した波形と比較することで、レジストレーションすることがある。このとき、例えば半導体領域２１の平面形状が多角形状であると、製造上のばらつきによって、半導体領域２１の平面形状における角の位置がずれることがある。その結果、レジストマークが正しい位置に印刷されている場合でも、受光素子１９の電流値の出力波形が規定の波形からずれるため、レジストレーションの結果、かえってレジストマークがずれてしまう可能性があった。
これに対して、半導体領域２１の平面形状を円形状（特に真円状）にすれば、矩形状である場合と比較して、半導体領域２１の中央部から基板４の法線方向に伸びる軸を回転軸としたときの回転方向における製造上のばらつきを低減できる。したがって、レジストレーションの精度を向上させることができる。
受光素子１９の大きさは、被照射物よりも小さくてもよい。すなわち、受光素子１９の平面の面積は、被照射物の平面の面積よりも小さい。なお、例えば、本実施形態に係る受発光素子モジュール１８がレジストレーションに用いられる場合、一般的にレジストマークの大きさが２ｍｍ以上１５ｍｍ以下であることから、受光素子１９の大きさは、例えば、０．５ｍｍ以上１０ｍｍ以下に設定される。
なお、受光素子１９の代わりに、発光素子１の平面形状を円形状にしてもよく、下記の光通過部２６を円形状にしてもよい。また、発光素子１または光通過部２６が円形状である場合の直径は、上記の受光素子１９と同程度の大きさに設定される。
複数の活性層７において、隣り合う活性層７同士を比較したときに、受光素子１９側に位置している活性層７の上面の面積は、他方の活性層７の上面の面積よりも小さくてもよい。図６に示した発光素子１Ｂを例に説明すれば、受光素子１９側に位置する第２活性層７２Ｂの上面の面積は、反対側に位置する第１活性層７１Ｂの上面の面積よりも小さくてもよい。
ここで、図１８に示すように、受光素子１９側に位置する第２活性層７２Ｂ（以下、複数の第３活性層７Ｘという）の発する光と、反対側に位置する第１活性層７１Ｂ（以下、複数の第４活性層７Ｙという）の発する光とは、光路長が異なるため、被照射物に到達したときの照射面積が異なる。その結果、受光素子１９の電流値における立ち上がり時の出力波形と立ち下がり時の出力波形とに差異が生じやすく、例えばレジストレーションの精度が低下しやすくなる。
したがって、複数の活性層７を上述の構成にすることによって、被照射物でのスポットの面積を近づけることができ、例えばレジストレーションの精度を向上させることができる。
具体的に、以下に説明する。
複数の第３活性層７Ｘの発する光の照射面積（Ａ２）は、図１８に示すように、例えば複数の第３活性層７Ｘのそれぞれの上面の面積をＡ０とし、被照射物での拡大倍率をＫ、投射距離をＬ、入射角をθとしたとき、下記の数式で表すことができる。
また、複数の第４活性層７Ｙの発する光の照射面積（Ａ１）は、例えば複数の第４活性層７Ｙのそれぞれの上面の面積をＡ０とし、被照射物での拡大倍率をＫ、投射距離をＬ、入射角をθとしたとき、下記の数式で表すことができる。
そして、複数の第３活性層７Ｘの発する光の照射面積（Ａ２）と複数の第４活性層７Ｙの発する光の照射面積（Ａ１）との差は、下記の数式で表すことができる。
すなわち、複数の第３活性層７Ｘの発する光の照射面積（Ａ２）は、上記の数式（３）の分、複数の第４活性層７Ｙの発する光の照射面積（Ａ２）よりも大きくなることから、複数の第３活性層７Ｘの発する光の照射面積（Ａ２）または複数の第４活性層７Ｙの発する光の照射面積（Ａ２）を近づけるためには、複数の第３活性層７Ｘのそれぞれの上面の面積を複数の第４活性層７Ｙのそれぞれの上面の面積から、数式（３）に被照射物での拡大倍率（Ｋ）を除した下記の数式（４）の分だけ小さくする必要がある。
複数の第３活性層７Ｘのそれぞれの上面の面積または複数の第４活性層７Ｙのそれぞれの上面の面積は、例えば９×１０−１０ｍ２以上２．５×１０−５ｍ２以下に設定される。また、スポット光の面積は、例えば２．２５×１０−８ｍ２以上４×１０−６ｍ２以下に設定される。また、複数の第３活性層７Ｘのそれぞれの上面の面積は、複数の第４活性層７Ｙのそれぞれの上面の面積の０．１倍以上０．９９倍以下に設定される。
なお、上記の説明では、「受光素子１９側に位置する第２活性層７２Ｂ」を「複数の第３活性層７Ｘ」と表現しているが、本明細書において「複数の第３活性層７Ｘ」は、「複数の活性層７のうち受光素子１９側に位置している活性層７」を意味している。すなわち、複数の第３活性層７Ｘは、複数の第１活性層７１Ｂのみからなってもよく、複数の第２活性層７２Ｂからなってもよく、第１活性層７１Ｂおよび第２活性層７２Ｂからなってもよい。また、複数の第４活性層７Ｙも、複数の第３活性層７Ｘと同様に解釈されるものである。
複数の第３活性層７Ｘ同士の間の距離と、複数の第４活性層７Ｙ同士の間の距離は、同程度である事が望ましい。発光素子１Ｂの中央部における光量分布を均一にしやすくなる。
複数の第４活性層７Ｙは、後述する搬送器３２の第３方向Ｄ３に沿った大きさが、第３方向Ｄ３に直交する第４方向Ｄ４に沿った大きさよりも小さくてもよい。その結果、例えば、レジストレーションを行なう場合、レジストマークが発光素子１を通過する時間が長くなり、レジストレーションの精度を向上させることができる。
配線基板２０は、例えば矩形状に形成される。配線基板２０は、例えば樹脂基板またはセラミック基板を使用することができる。本実施形態にかかる配線基板２０は、樹脂基板である。なお、配線基板２０は、従来周知の方法によって形成することができる。
また、受発光素子モジュール１８は、遮光体２２と、レンズ部材２３をさらに有している。遮光体２２は、例えば、受光素子１９が外部から意図しない光（迷光）を受光しないように、迷光を遮断する機能を有している。また、レンズ部材２３は、発光素子１からの光を被照射物に誘導したり、被照射物での反射光を受光素子１９に誘導したりする機能を有している。
具体的には、遮光体２２は、発光素子１および受光素子１９を取り囲んだ枠状の壁部２４と、壁部２４の内面に設けられて壁部２４で囲んだ領域を覆うように配された蓋部２５とを有している。言い換えれば、壁部２４の内面と蓋部２５の下面とに囲まれる領域に、発光素子１および受光素子１９が収容されている。また、遮光体２２は、発光素子１の光が通過する複数の光通過部２６を有している。なお、本実施形態にかかる光通過部２６は、複数の穴によって形成されている。
遮光体２２の材料は、例えば、ポリプロピレン樹脂（ＰＰ）、ポリアミド樹脂（ＰＡ）、ポリカーボネイト樹脂（ＰＣ）または液晶ポリマーなどの樹脂材料、あるいはアルミニウム（Ａｌ）、チタン（Ｔｉ）等の金属材料である。遮光体２２は、例えば射出形成などにより形成される。
また、レンズ部材２３は、光が通過するレンズ部２７と、レンズ部２７を支持する支持部２８とを有している。そして、例えば、レンズ部材２３は、支持部２８を介して、遮光体２２の壁部２４の内面と蓋部２５の上面とに囲まれる領域にはめ込まれている。
レンズ部材２３は、透光性の材料で形成される。レンズ部材２３の材料は、例えば、シリコーン樹脂、エポキシ樹脂またはポリカーボネイト樹脂等の樹脂材料、あるいはサファイアおよび無機ガラスなどである。レンズ部材２３は、例えば射出形成などにより形成される。
レンズ部２７は、発光素子１の出射光および被照射物での反射光を集光し誘導する機能を有する。レンズ部２７は、発光素子１の出射光を集光する第１レンズ２９と、被照射物からの反射光を集光する第２レンズ３０とを有している。本実施形態にかかる第１レンズ２９および第２レンズ３０のそれぞれは、例えば凸レンズ、球面レンズまたは非球面レンズなどである。
支持部２８は、レンズ部２７を保持する機能を有する。支持部２８は、例えば板状に形成される。支持部２８は、レンズ部２７と一体的に形成されることによって、レンズ部２７を保持してもよいし、支持部２８にレンズ部２７の第１レンズ２９および第２レンズ３０がはめ込まれることによってレンズ部２７を保持してもよい。
＜光学式センサ＞
図１５に、光学式センサ３１の概要を示す。
本実施形態にかかる光学式センサ３１は、上記の受発光素子モジュール１８と、受発光素子モジュール１８に対向している台座部とを有している。台座部は、被照射物を支持するものである。また、光学式センサ３１は、被照射物としての台座部を有していてもよい。本実施形態の光学式センサ３１では、台座部として搬送器３２を有している例を説明する。搬送器３２とは、表面に載置される物体を運ぶ機能を有している。また、搬送器３２の物体が載置される表面（搬送面）は、受発光素子モジュール１８の発光部に対向している。
本実施形態にかかる光学式センサ３１は、例えば、コピー機およびプリンタ等の画像形成装置、ベルトコンベアおよびローラコンベア等の搬送装置、ＦＡ(Factory Automation)機器あるいはスキャナなどに搭載されて、移動物体３３（被照射物）の位置情報を検知するものである。移動物体３３とは、画像形成装置を例にすれば印刷用紙などであり、搬送装置を例にすれば搬送物などである。また、搬送器３２とは、画像形成装置を例にすれば転写ベルト、搬送装置を例にすれば搬送用ベルトである。なお、上記の「被照射物としての台座部を有していてもよい。」とは、搬送器３２自体の表面状態等を検出する場合等である。
受発光素子モジュール１８の複数の活性層７の配列方向である第１方向Ｄ１に直交する第２方向Ｄ２は、搬送器３２の搬送方向Ｄ３（以下、第３方向Ｄ３という）に交わっている。なお、本実施形態にかかる第１方向Ｄ１は第３方向Ｄ３と一致しており、第２方向Ｄ２は第３方向Ｄ３に直交している。
ここで、例えば、搬送器３２上で第３方向に沿って運ばれる移動物体３３が受発光素子モジュール１８上を通過する場合の受光素子１９の出力の変動を考える。なお、ここでの説明では、受発光素子モジュール１８は、第１方向Ｄ１に沿って並んでいる２つの活性層７を有しているものと仮定する。
図１６に、移動物体３３の通過時における受光素子１９の出力値(電流値)の変動の概略をグラフで示す。なお、以下の説明では、移動物体３３は、図１５のＸ軸の正方向に移動するものとし、図１６におけるグラフの横軸は図１５のＸ軸に対応するものとする。
上記の場合、受光素子１９の出力は、まず、移動物体３３が１つ目の活性層７（図１６における地点Ｐ１）に差し掛かってから、上昇し始める。次に、移動物体３３が１つ目の活性層７と２つ目の活性層７との間（図１６における地点Ｐ２）に差し掛かると、受光素子１９の出力上昇の傾きは、一旦低減する。そして、移動物体３３が２つ目の活性層７（図１６における地点Ｐ３）に差し掛かってから、受光素子１９の出力上昇の傾きは、再び大きくなる。
すなわち、複数の活性層７同士の間は第１電極９が配されていて発光素子１の若干の暗部になる。そのため、複数の活性層７同士の間を移動物体３３が通過するときの受光素子１９の出力値の傾きは、移動物体３３が複数の活性層７のそれぞれを通過するときの受光素子１９の出力値の傾きに比べて小さくなる。言い換えると、受光素子１９のある出力値の傾きが前後に比較して小さくなっていれば、移動物体３３が複数の活性層７の間を通過していることになる。
したがって、光学式センサ３１の発光素子１が複数の活性層７を有していることによって、光学式センサ３１は、移動物体３３の位置を小刻みに把握することができ、光学式センサ３１による移動物体３３の認識位置精度を向上させることができる。例えば、本実施形態にかかる光学式センサ３１が画像形成装置に搭載される場合、色合わせにおける各色位置合わせに役立つ。
光学式センサ３１の発光素子１は、複数の第１活性層７１Ｂと複数の第２活性層７２Ｂとを有していてもよい。ここで、第２方向Ｄ２に対して斜めの形状を有している移動物体３３が複数の活性層７上を通過し、且つ複数の第１活性層７１Ｂと複数の第２活性層７２Ｂとを交互に発光させた場合の受光素子１９の出力変動を考える。なお、ここでの説明では、受発光素子モジュール１８は、複数の第１活性層７１Ｂが２つの第１活性層７１Ｂであり、複数の第２活性層７２Ｂが２つの第２活性層７２Ｂである場合を説明する。
上記の場合、受光素子１９の出力のうち、複数の第１活性層７１Ｂに対応する出力（以下、第１出力という）、または複数の第２活性層７２Ｂに対応する出力（以下、第２出力という）のそれぞれは、図１６に説明した出力値の変動と同様になる。そして、第１出力と第２出力に違いが生じた場合、例えば、第２出力が第１出力よりも小さいと、移動物体３３は、複数の第２活性層７２Ｂよりも先に複数の第１活性層７１Ｂ上に差し掛かったことになる。また、一方で、例えば、第１出力が第２出力よりも小さいと、移動物体３３は、複数の第１活性層７１Ｂよりも先に複数の第２活性層７２Ｂ上に差し掛かったことになる。
したがって、光学式センサ３１は、複数の第１活性層７１Ｂと複数の第２活性層７２Ｂとを有していることによって、第３方向Ｄ３に直交する第４方向Ｄ４（本例では第２方向Ｄ２と同じ）における変化も検知することができる。
また、上記の場合、例えば、故意に移動物体３３を複数の第２活性層７２Ｂ上を通過させないように配置して、第２出力が０であることを確認することによって、第４方向における位置制御に応用することもできる。
光学式センサ３１は複数の受光素子１９を有していてもよい。その結果、例えば、第１出力と第２出力とを１つの受光素子１９の出力とする場合と比較して、第１出力および第２出力のそれぞれに対応する受光素子１９とすることで、第１出力および第２出力を断続的に見ることができる。したがって、光学式センサ３１の認識位置精度を向上させることができる。
光学式センサ３１が、２つの第１活性層７１Ｂと２つの第２活性層７２Ｂとを有している場合、複数の活性層７の発光順序を時計回りまたは反時計回りにしてもよい。
なお、本発明にかかる発光素子、受発光素子モジュールおよび光学式センサは、上述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良などが可能である。また、それぞれの実施形態に記載した構成は、適宜組み合わせることが可能である。
例えば、上記の光学式センサ３１の例では、画像形成装置での例を説明しているが、上記の光学式センサ３１は、画像形成装置には限られない。光学式センサ３１は、光を当てて反射してくるものであれば適用可能であり、例えば、金属成形体または錠剤等の表面粗さの測定に使用されてもよい。この場合、被照射物は、金属成形体または錠剤等である。

Claims (6)

  1. 一導電型を有した、少なくとも１つの第１半導体層と、
    前記第１半導体層上に積層され、第１方向に並んでいる複数の第１活性層と、
    前記複数の第１活性層のそれぞれに対して、前記第１方向と交わる第２方向に並んでいる複数の第２活性層と、
    前記複数の第１活性層上に積層され、他導電型を有した、複数の第２半導体層と、
    前記第１半導体層および前記第２半導体層に接続された、前記複数の第１活性層同士の間に配され、且つ前記第１半導体層上に配されている少なくとも１つの第１電極と、前記複数の第２半導体層上に配されている複数の第２電極とを有している複数の電極とを備え、
    前記複数の電極の一部は、前記複数の第１活性層を挟んで、互いに対向しており、
    前記複数の電極の他の一部は、前記一部の間の領域に位置しているとともに、
    前記複数の第１活性層同士の間の距離は、前記複数の第１活性層と前記複数の第２活性層との距離よりも大きい、発光素子。
  2. 前記少なくとも１つの第１電極は、一直線状であり、
    前記複数の第２電極は、前記少なくとも１つの第１電極の伸長方向に沿って伸びている複数の主部と、前記複数の主部から前記第１電極に向かって伸びている延在部とを有している、請求項１に記載の発光素子。
  3. 前記複数の第２電極は、それぞれ電気的に独立している、請求項２に記載の発光素子。
  4. 請求項１〜３のいずれかに記載の発光素子と、
    少なくとも１つの受光素子と、を有している、受発光素子モジュール。
  5. 請求項４に記載の受発光素子モジュールと、
    前記受発光素子モジュールの発光部に対向するように位置している台座部とを備える、光学式センサ。
  6. 前記台座部として搬送器を有しており、
    前記搬送器の搬送面が前記受発光素子モジュールの前記発光部に対向するように位置しており、
    前記受発光素子モジュールは、前記搬送器の搬送方向と前記第１方向に直交する前記第２方向とが交わるように配されている、請求項５に記載の光学式センサ。
JP2017547907A 2015-10-29 2016-10-28 発光素子、受発光素子モジュールおよび光学式センサ Active JP6578368B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2015212483 2015-10-29
JP2015212483 2015-10-29
JP2015247117 2015-12-18
JP2015247117 2015-12-18
PCT/JP2016/082141 WO2017073759A1 (ja) 2015-10-29 2016-10-28 発光素子、受発光素子モジュールおよび光学式センサ

Publications (2)

Publication Number Publication Date
JPWO2017073759A1 JPWO2017073759A1 (ja) 2018-06-21
JP6578368B2 true JP6578368B2 (ja) 2019-09-18

Family

ID=58631570

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017547907A Active JP6578368B2 (ja) 2015-10-29 2016-10-28 発光素子、受発光素子モジュールおよび光学式センサ

Country Status (4)

Country Link
US (1) US20180309025A1 (ja)
EP (1) EP3370266B1 (ja)
JP (1) JP6578368B2 (ja)
WO (1) WO2017073759A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022086655A (ja) * 2020-11-30 2022-06-09 聯嘉光電股▲ふん▼有限公司 発光ダイオードのチップ構造

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2879971B2 (ja) * 1990-11-30 1999-04-05 株式会社日立製作所 受発光複合素子
US6455878B1 (en) * 2001-05-15 2002-09-24 Lumileds Lighting U.S., Llc Semiconductor LED flip-chip having low refractive index underfill
JP4123830B2 (ja) * 2002-05-28 2008-07-23 松下電工株式会社 Ｌｅｄチップ
JP4632697B2 (ja) * 2004-06-18 2011-02-16 スタンレー電気株式会社 半導体発光素子及びその製造方法
JP5097057B2 (ja) * 2008-08-29 2012-12-12 株式会社沖データ 表示装置
KR101007128B1 (ko) * 2009-02-19 2011-01-10 엘지이노텍 주식회사 발광소자 및 그 제조방법
KR20110098600A (ko) * 2010-02-26 2011-09-01 삼성엘이디 주식회사 멀티셀 어레이를 갖는 반도체 발광장치 및 이의 제조방법
KR101649267B1 (ko) * 2010-04-30 2016-08-18 서울바이오시스 주식회사 복수개의 발광셀들을 갖는 발광 다이오드
JP5633477B2 (ja) * 2010-08-27 2014-12-03 豊田合成株式会社 発光素子
US20120269520A1 (en) * 2011-04-19 2012-10-25 Hong Steve M Lighting apparatuses and led modules for both illumation and optical communication
JP5822194B2 (ja) * 2011-09-29 2015-11-24 株式会社Ｓｃｒｅｅｎホールディングス 半導体検査方法および半導体検査装置
JP5822688B2 (ja) * 2011-11-29 2015-11-24 京セラ株式会社 受発光素子
KR20130128841A (ko) * 2012-05-18 2013-11-27 삼성전자주식회사 멀티셀 어레이를 갖는 반도체 발광장치 및 그 제조방법, 그리고 발광모듈 및 조명장치
JP2015028997A (ja) * 2013-07-30 2015-02-12 日亜化学工業株式会社 発光装置及びその製造方法
JP2015052707A (ja) * 2013-09-06 2015-03-19 株式会社リコー 画像形成装置
JP2015060998A (ja) * 2013-09-19 2015-03-30 パナソニック株式会社 センサモジュールおよび当該センサモジュールに用いられる立体配線回路基板

Also Published As

Publication number Publication date
EP3370266A4 (en) 2019-06-12
EP3370266B1 (en) 2020-06-17
JPWO2017073759A1 (ja) 2018-06-21
EP3370266A1 (en) 2018-09-05
US20180309025A1 (en) 2018-10-25
WO2017073759A1 (ja) 2017-05-04

Similar Documents

Publication Publication Date Title
JP6130456B2 (ja) 受発光素子モジュールおよびこれを用いたセンサ装置
JP6495988B2 (ja) 受発光素子およびこれを用いたセンサ装置
JP6294500B2 (ja) 受発光素子モジュールおよびこれを用いたセンサ装置
JP6215728B2 (ja) 受発光素子モジュール
JP5882720B2 (ja) 受発光素子モジュールおよびこれを用いたセンサ装置
JP2010278239A (ja) 受発光素子及びその製造方法、並びに受発光素子を備えた光センサ装置
WO2013065668A1 (ja) 受発光一体型素子を用いた受発光装置およびセンサ装置
JP5294745B2 (ja) 受発光素子アレイ及びこれを備えたセンサ装置
JP2019091929A (ja) 受発光素子モジュールおよびセンサ装置
JP6265229B2 (ja) 半導体レーザ素子
KR20200137540A (ko) 수직형 발광 다이오드
JP6578368B2 (ja) 発光素子、受発光素子モジュールおよび光学式センサ
US9018654B2 (en) Semiconductor light emitting device and light emitting apparatus
JPWO2018199132A1 (ja) 受発光素子モジュールおよびセンサー装置
JP5822688B2 (ja) 受発光素子
JP2016009817A (ja) 発光素子
JP6563722B2 (ja) 受発光素子モジュールおよびセンサ装置
JP5279616B2 (ja) 発光装置並びにこれを備える露光装置、画像形成装置及び光照射ヘッド
JP6616369B2 (ja) 受発光素子モジュール
JP2017135276A (ja) 受発光素子、受発光素子モジュールおよびセンサ装置
JP2015012118A (ja) 受発光素子、および受発光素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190416

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190826

R150 Certificate of patent or registration of utility model

Ref document number: 6578368

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150