JP6524109B2 - 不揮発性メモリ装置 - Google Patents

不揮発性メモリ装置 Download PDF

Info

Publication number
JP6524109B2
JP6524109B2 JP2016556445A JP2016556445A JP6524109B2 JP 6524109 B2 JP6524109 B2 JP 6524109B2 JP 2016556445 A JP2016556445 A JP 2016556445A JP 2016556445 A JP2016556445 A JP 2016556445A JP 6524109 B2 JP6524109 B2 JP 6524109B2
Authority
JP
Japan
Prior art keywords
read
voltage
current
circuit
bit line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016556445A
Other languages
English (en)
Other versions
JPWO2016067805A1 (ja
Inventor
森　陽太郎
陽太郎 森
北川　真
真 北川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of JPWO2016067805A1 publication Critical patent/JPWO2016067805A1/ja
Application granted granted Critical
Publication of JP6524109B2 publication Critical patent/JP6524109B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0042—Read using differential sensing, e.g. bit line [BL] and bit line bar [BLB]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Description

本開示は、不揮発性記憶素子を含むメモリセルがアレイ状に配置された不揮発性メモリ装置に関する。
不揮発性メモリとして、ＲｅＲＡＭ（Resistive Random Access Memory：抵抗変化型メモリ）、ＣＢＲＡＭ（Conduction Bridge Random Access Memory：導電性ブリッジメモリ）、ＰＣＲＡＭ（Phase-Change Random Access Memory：相変化メモリ）、ＭＲＡＭ（Magnetoresistive Random Access Memory：磁気抵抗メモリ）、ＳＴＴＲＡＭ（Spin Transfer Torque Random Access Memory：スピン注入メモリ）などが知られている。ＲｅＲＡＭは、抵抗状態の変化によってデータを記憶する抵抗変化型素子を不揮発性記憶素子として用いている（例えば特許文献１参照）。
また、上記不揮発性メモリを用いたメモリセルの構成として、１Ｒ（１ Resistor）タイプや１Ｄ１Ｒ（１ Diode １ Resistor）タイプが知られている。そのようなメモリセルを複数のビット線と複数のワード線との交差部に配置したクロスポイント型のメモリ装置が知られている。
特開２００９−２１１７３５号公報
上記不揮発性メモリ装置においてデータの読み出しを行う場合、読み出し用電圧を印加した状態における読み出し基準電流に対するメモリセルの読み出し電流の値、または読み出し用電流を印加した状態における読み出し基準電圧に対するメモリセルの読み出し電圧の値を検知する方法が考えられる。一方、クロスポイント型のメモリ装置では、ビット線とワード線とに配線抵抗が存在する。また、読み出し対象の選択メモリセル以外の一部の非選択メモリセルに起因するリーク電流が、選択ビット線に流れる。これらの配線抵抗やリーク電流が読み出し精度を低下させる。
特許文献１には、配線抵抗に基づいてあらかじめドライバ出力電圧を補正することなどが提案されているが、ドライバ出力電圧を補正する具体的な回路構成は記載されていない。また、リーク電流を考慮した読み出し補償はなされていない。
従って、読み出し精度を向上させることができる不揮発性メモリ装置を提供することが望ましい。
本開示の一実施の形態に係る不揮発性メモリ装置は、複数のビット線と、複数のワード線と、不揮発性記憶素子を含むメモリセルを複数有し、各メモリセルが複数のビット線と複数のワード線との複数の交差部に配置されたメモリセルアレイと、メモリセルに記憶されたデータ値を判別する基準となる読み出し基準電圧を生成する基準電圧生成回路と、ビット線に電流制限された所定の読み出し用電流を印加した状態における、読み出し基準電圧に対するメモリセルの読み出し電圧の値を検知することにより、メモリセルに記憶されたデータ値を読み取る読み出し回路と、読み出し回路における読み出し対象となるメモリセルの配置位置に応じて読み出し基準電圧を変化させるアドレス補償回路とを備えたものである。アドレス補償回路は、複数のビット線の数と複数のワード線の数とに応じた複数のダミー抵抗を有するラダー抵抗回路を備える。
本開示の一実施の形態に係る不揮発性メモリ装置では、ビット線に電流制限された所定の読み出し用電流を印加した状態における、読み出し基準電圧に対するメモリセルの読み出し電圧の値を検知することにより、メモリセルに記憶されたデータ値が読み出される。この際、アドレス補償回路によって、読み出し対象となるメモリセルの配置位置に応じて読み出し基準電圧を変化させる。
本開示の一実施の形態に係る不揮発性メモリ装置によれば、読み出し基準電圧に対するメモリセルの読み出し電圧の値を検知する際に、読み出し対象となるメモリセルの配置位置に応じて読み出し基準電圧を変化させるようにしたので、読み出し精度を向上させることができる。
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
不揮発性記憶素子として抵抗変化型素子を用いた抵抗変化型メモリ素子の第１の例を示す回路図である。 不揮発性記憶素子として抵抗変化型素子を用いたメモリ素子の第２の例を示す回路図である。 図１に示した抵抗変化型メモリ素子において電圧印加電流センス方式で読み出しを行う場合の電圧−電流特性の一例を示す説明図である。 図２に示した抵抗変化型メモリ素子において電圧印加電流センス方式で読み出しを行う場合の電圧−電流特性の一例を示す説明図である。 図２に示した抵抗変化型メモリ素子において電流印加電圧センス方式で読み出しを行う場合の電圧−電流特性の一例を示す説明図である。 図２に示した抵抗変化型メモリ素子において抵抗にばらつきが生じた場合の電圧−電流特性の一例を示す説明図である。 図２に示した抵抗変化型メモリ素子において電流印加電圧センス方式で読み出しを行う場合の読み出し誤差の一例を示す説明図である。 図７に示した読み出し誤差を補正する方法の一例を示す説明図である。 本開示の第１の実施の形態に係る不揮発性メモリ装置の一構成例を示す構成図である。 メモリセルアレイの一構成例を示す回路図である。 電圧リミッタ付電流コンプライアンス回路の一構成例を示す回路図である。 センスアンプ回路の一構成例を示す回路図である。 図９に示した不揮発性メモリ装置における読み出し動作時の初期の電圧波形の一例を示す説明図である。 図１３に続く読み出し動作時の電圧波形の一例を示す説明図である。 図１４の読み出し動作による読み出し結果の一例を示すタイミングチャートである。 第２の実施の形態に係る不揮発性メモリ装置の一構成例を示す構成図である。 アドレス補償回路の一構成例を示す回路図である。 図１６に示した不揮発性メモリ装置における読み出し動作と読み出し結果の一例を示すタイミングチャートである。 第３の実施の形態に係る不揮発性メモリ装置の一構成例を示す構成図である。 電圧検知回路の一構成例を示す回路図である。 選択素子の電圧−電流特性の一例を示す説明図である。 メモリセルアレイ内に流れるリーク電流の一例を示す説明図である。 リーク電流による電圧降下を示す説明図である。 図１９に示した不揮発性メモリ装置における読み出し動作時の電圧波形の一例を示す説明図である。 第４の実施の形態に係る不揮発性メモリ装置の一構成例を示す構成図である。 図２５に示した不揮発性メモリ装置における読み出し動作時の電圧波形の一例を示す説明図である。 第５の実施の形態に係る不揮発性メモリ装置の一構成例を示す構成図である。 ビット線電圧とコンプライアンス電流との関係の一例を示す説明図である。 図２７に示した不揮発性メモリ装置における読み出し動作時の電圧波形の一例を示す説明図である。 第６の実施の形態に係る不揮発性メモリ装置の要部の構成例を示す回路図である。
以下、本開示の実施の形態について図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
０．抵抗変化型メモリ素子の説明
０．１ 構成（図１、図２）
０．２ 電圧印加電流センス方式の課題（図３、図４）
０．３ 電流印加電圧センス方式の課題（図５〜図８）
１．第１の実施の形態（電圧リミッタを備えた電流印加電圧センス方式の不揮発性メモリ装置）（図９〜図１５）
１．１ 構成
１．１．１ 不揮発性メモリ装置の全体構成例（図９、図１０）
１．１．２ 電圧リミッタ付電流コンプライアンス回路の構成例（図１１）
１．１．３ センスアンプ回路の構成例（図１２）
１．２ 動作
１．２．１ 読み出し動作（図１３〜図１５）
１．３ 効果
２．第２の実施の形態（アドレス補償回路を備えた不揮発性メモリ装置）（図１６〜図１８）
２．１ 構成
２．１．１ 不揮発性メモリ装置の全体構成例（図１６）
２．１．２ アドレス補償回路の構成例（図１７）
２．２ 動作
２．２．１ 読み出し動作（図１８）
２．３ 効果
３．第３の実施の形態（リーク補償回路を備えた不揮発性メモリ装置）（図１９〜図２４）
３．１ 構成
３．１．１ 不揮発性メモリ装置の全体構成例（図１９）
３．１．２ 電圧検知回路の構成例（図２０）
３．２ 動作
３．２．１ 読み出し動作（図２１〜図２４）
３．３ 効果
４．第４の実施の形態（時間制御型電流コンプライアンス機能を備えた不揮発性メモリ装置）（図２５、図２６）
４．１ 構成
４．１．１ 不揮発性メモリ装置の全体構成例（図２５）
４．２ 動作
４．２．１ 読み出し動作（図２６）
４．３ 効果
５．第５の実施の形態（ビット線電圧制御型電流コンプライアンス機能を備えた不揮発性メモリ装置）（図２７〜図２９）
５．１ 構成
５．１．１ 不揮発性メモリ装置の全体構成例（図２７）
５．２ 動作
５．２．１ 読み出し動作（図２８〜図２９）
５．３ 効果
６．第６の実施の形態（電圧印加電流センス方式の不揮発性メモリ装置）（図３０）
６．１ 構成および動作
６．２ 効果
７．その他の実施の形態
＜０．抵抗変化型メモリ素子の説明＞
［０．１ 構成］
図１は、不揮発性記憶素子として抵抗変化型素子ＶＲを用いた抵抗変化型メモリ素子の第１の例を示している。図２は、抵抗変化型メモリ素子の第２の例を示している。
図１に示した抵抗変化型メモリ素子は、抵抗変化型素子ＶＲと３端子のＭＯＳ（Metal Oxide Semiconductor）トランジスタＴＥとからなる１Ｔ１Ｒ（１ Transistor １ Resistor）タイプのメモリセルＭＣを有する構造となっている。ＭＯＳトランジスタＴＥのゲート端子はワード線ＷＬに接続され、ドレイン端子はビット線ＢＬに接続され、ソース端子は抵抗変化型素子ＶＲを介してソース線ＳＬに接続されている。ビット線ＢＬおよびソース線ＳＬにはそれぞれ、配線抵抗ＲBL，ＲSLが存在する。ビット線ＢＬおよびソース線ＳＬにはまた、それぞれ寄生容量ＣBL，ＣSLが存在する。
１Ｔ１Ｒタイプの抵抗変化型メモリ素子を用いてメモリセルアレイを構成する場合、ビット線ＢＬ、ワード線ＷＬ、およびソース線ＳＬの３本の配線が必要となり、クロスポイント型のメモリ装置の長所であるメモリセルＭＣの高密度配置が困難となる。１Ｔ１Ｒタイプでは、ワード線ＷＬによってメモリセルＭＣの電流値を制御できる。これによって抵抗変化型素子ＶＲの抵抗変化時のビット線ＢＬとワード線ＷＬとの電圧変化を抑制できる。
図２に示した抵抗変化型メモリ素子は、抵抗変化型素子ＶＲと選択素子ＳＥとを直列接続した１Ｓ１Ｒ（１ Selector １ Resistor）タイプのメモリセルＭＣを有する構造となっている。なお、図２では１Ｓ１ＲタイプのメモリセルＭＣとして、選択素子ＳＥにダイオードを用いた１Ｄ１Ｒ（１ Diode １ Resistor）タイプのメモリセルＭＣの構造を示す。
このような１Ｄ１ＲタイプのメモリセルＭＣを、複数のビット線ＢＬと複数のワード線ＷＬとの交差部に配置することでクロスポイント型のメモリ装置が構成される。そのようなクロスポイント型のメモリ装置において、ビット線ＢＬは抵抗変化型素子ＶＲの一端に接続され、ワード線ＷＬは選択素子ＳＥの一端に接続される。ビット線ＢＬおよびワード線ＷＬにはそれぞれ、配線抵抗ＲBL，ＲWLが存在する。ビット線ＢＬおよびワード線ＷＬにはまた、それぞれ寄生容量ＣBL，ＣWLが存在する。
不揮発性メモリ装置においてメモリセルＭＣに記憶されたデータ値を読み取る方法として、電圧印加電流センス方式と電流印加電圧センス方式とがある。電圧印加電流センス方式では、ビット線ＢＬに読み出し用電圧を印加した状態における読み出し基準電流Ｉｒｅｆに対するメモリセルＭＣの読み出し電流の値を検知することでデータ値を読み取る。電流印加電圧センス方式では、ビット線ＢＬに読み出し用電流を印加した状態における読み出し基準電圧Ｖｒｅｆに対するメモリセルＭＣの読み出し電圧の値を検知することでデータ値を読み取る。
以下、それぞれのセンス方式の課題について説明する。
［０．２ 電圧印加電流センス方式の課題］
図３は、図１に示した１Ｔ１Ｒタイプの抵抗変化型メモリ素子において電圧印加電流センス方式で読み出しを行う場合の電圧−電流特性の一例を示している。なお、図３には抵抗変化型素子ＶＲとＭＯＳトランジスタＴＥとのそれぞれの電圧−電流特性を示す。ＭＯＳトランジスタＴＥの特性は線形領域の特性を示す。図４は、図２に示した１Ｄ１Ｒタイプの抵抗変化型メモリ素子において電圧印加電流センス方式で読み出しを行う場合の電圧−電流特性の一例を示している。なお、図４には抵抗変化型素子ＶＲと選択素子ＳＥとのそれぞれの電圧−電流特性を示す。選択素子ＳＥの特性はダイオードの特性を示す。
抵抗変化型メモリ素子において、抵抗変化型素子ＶＲの抵抗状態は高抵抗状態と低抵抗状態とに変化し、記憶されるデータ値は例えば高抵抗状態であれば“０”、低抵抗状態であれば“１”と区別される。図３および図４に示したように、読み出し基準電流Ｉｒｅｆと抵抗変化型素子ＶＲの読み出し電流値とを比較することで、抵抗変化型素子ＶＲの抵抗状態、ひいてはデータ値を判別できる。
図３に示したように、電圧印加電流センス方式において、１Ｔ１Ｒタイプではそのトランジスタ特性により低電流での検知が可能である。一方、１Ｄ１Ｒタイプでは、図４に示したように抵抗変化型素子ＶＲが低抵抗状態のときに大電流が流れる。クロスポイント型のメモリ装置においては、高密度なメモリセルアレイを実現するために、１Ｄ１Ｒタイプのように選択素子ＳＥに３端子のＭＯＳトランジスタＴＥではなく、２端子の選択素子ＳＥが用いられることが多い。そのため、データ読み出し時に選択素子ＳＥが電流を制限するための機能を持たない。１Ｄ１Ｒタイプでは、読み出ししたい抵抗変化型素子ＶＲの抵抗値には大きな幅があるため、その抵抗値によっては図４に示したように大電流が流れ、素子の破壊や特性の劣化を引き起こす可能性がある。
［０．３ 電流印加電圧センス方式の課題］
（読み出し電圧の上昇）
図５は、図２に示した１Ｄ１Ｒタイプの抵抗変化型メモリ素子において電流印加電圧センス方式で読み出しを行う場合の抵抗変化型素子ＶＲの電圧−電流特性の一例を示している。
図５に示したように、電流印加電圧センス方式では、ビット線ＢＬに電流制限された定電流の所定の読み出し用電流（読み出し用コンプライアンス電流Ｉｃｏｍｐ）を印加した状態における、読み出し基準電圧Ｖｒｅｆに対するメモリセルＭＣの読み出し電圧の値を検知することにより、メモリセルＭＣに記憶されたデータ値を読み取る。この場合、読み出し電圧の値は、抵抗変化型素子ＶＲに流れる電流と抵抗値との積（ＩＲ積）となる。
図６は、図２に示した１Ｄ１Ｒタイプの抵抗変化型メモリ素子において抵抗にばらつきが生じた場合の抵抗変化型素子ＶＲの電圧−電流特性の一例を示している。１Ｄ１Ｒタイプの抵抗変化型メモリ素子において電流印加電圧センス方式で読み出しを行う場合、読み出ししたい抵抗変化型素子ＶＲの抵抗値は数桁以上の広い範囲を取るため、抵抗変化型素子ＶＲが高抵抗状態のときに高い電圧がかかる可能性がある。例えば図６に示したように抵抗変化型素子ＶＲが非常に高抵抗にばらついた場合、高電圧がかかる。このような場合、後述する第１の実施の形態のように、メモリセルＭＣの読み出し電圧に電圧制限をかけることが好ましい。
（読み出し誤差）
図７は、図２に示した１Ｄ１Ｒタイプの抵抗変化型メモリ素子において電流印加電圧センス方式で読み出しを行う場合の読み出し誤差の一例を示している。図７に示したように、電流印加電圧センス方式ではビット線ＢＬの配線抵抗ＲBLおよびワード線ＷＬの配線抵抗ＲWLや、半選択セルＭＣｂのリーク電流ＩＬｅａｋ等により、低抵抗状態のときの読み出し電圧が読み出し基準電圧Ｖｒｅｆを超え、読み出し誤差が生ずる可能性がある。
図８は、図７に示した読み出し誤差を補正する方法の一例を示している。後述する第２および第３の実施の形態のように、読み出し基準電圧Ｖｒｅｆを読み出しアドレスに基づく配線抵抗ＲBL，ＲWLの補償や、電圧検知に基づくリーク電流ＩＬｅａｋの補償等を行うことで読み出し誤差を防ぐことができる。
以下、この読み出し誤差についてより詳細に説明する。
電流印加電圧センス方式において、読み出し基準電圧Ｖｒｅｆをある同一の電圧で固定した場合、選択するビット線ＢＬと選択するワード線ＷＬとのアドレスによって、ＩＲ積で表される電圧降下が起こり、同じ抵抗値の抵抗変化型素子ＶＲを読み出す場合でもアドレスにより異なるビット線電圧が読み出され、読み出し結果が異なる可能性がある。
ここで、抵抗変化型素子ＶＲには、書き込み動作において、書き込みと消去とを同一の極性の電圧を印可することで実現するユニポーラ型と、書き込みと消去とを逆の極性の電圧を印可することで実現するバイポーラ型とがある。
ユニポーラ型において、選択したビット線ＢＬと選択されていないワード線ＷＬ間にあるメモリセルＭＣ（半選択セルＭＣｂ）には、選択されたメモリセルＭＣ（選択セルＭＣａ）に印可される電圧の半分の電圧が印可される。そのとき、半選択セルＭＣｂには高抵抗状態のセルと低抵抗状態のセルとが不定な割合で存在する。高抵抗状態のセルと低抵抗状態のセルとでは半選択状態におけるリーク電流ＩＬｅａｋが大きく異なり、そのためビット線ＢＬ全体のリーク電流ＩＬｅａｋも不定となる。従って、同一の読み出しアドレスを読み出す場合でも、それ以前に半選択セルＭＣｂに書き込まれたデータによって、ＩＲ積が異なり、そのため異なるビット線電圧が読み出され、読み出し結果が異なる可能性がある。
バイポーラ型の場合は、上記ユニポーラ型の場合に加えて、選択したワード線ＷＬと選択されていないビット線ＢＬ間にある半選択セルＭＣｂにもリーク電流ＩＬｅａｋが流れる。上記、ビット線ＢＬの配線抵抗ＲBLおよびワード線ＷＬの配線抵抗ＲWLと、半選択セルＭＣｂを介したリーク電流ＩＬｅａｋはそれぞれ温度特性を持つため、温度の違いによりＩＲ積が異なり、そのため異なるビット線電圧が読み出され、読み出し結果が異なる可能性がある。
上記の、配線抵抗ＲBL，ＲWL、リーク電流ＩＬｅａｋ、および温度の組み合わせにより、読み出したいアドレスにおけるＩＲ積が異なるため、出力されるビット線電圧が変動する可能性がある。そのため同一の読み出し基準電圧Ｖｒｅｆではその都度変動するビット線電圧に対応できない可能性がある。
なお、電圧印加電流センス方式においても、同様の読み出し誤差が生じる可能性がある。ビット線ＢＬに流れる電流が読み出しアドレスによって異なり、固定された読み出し基準電流Ｉｒｅｆを使用すると読み出しアドレスによって、抵抗状態を判別するしきい値が異なる可能性があり、その場合、読み出し誤差が生じる。
（その他の課題）
２端子の選択素子ＳＥを用いたクロスポイント型のメモリ装置では、読み出し前のメモリセルＭＣが非選択状態であるとき、ビット線ＢＬに接続された、電流を一定に制限し印可するための素子は非飽和領域で動作しているが、選択素子ＳＥが選択されるとメモリセルＭＣに電流が流れ、電流を制限するための素子は飽和領域に移行し、ソースドレイン間はハイインピーダンス状態となる。そのため、ビット線ＢＬの寄生容量ＣBLに蓄えられた電荷はメモリセルＭＣを通してワード線ＷＬへと放電される。このとき、選択素子ＳＥの非選択から選択への遷移は一般的には急峻に行われるので過渡電流が流れ過渡的にビット線ＢＬが高電圧になる可能性がある。
クロスポイント型のメモリ装置においては、読み出し、書き込み動作を開始する前は、主にリーク電流ＩＬｅａｋを最小にするため、通常、ビット線ＢＬ、ワード線ＷＬともに最大書き込み電圧の２分の１の共通電圧Ｖｃｏｍｍｏｎを印可しておく。その状態から読み出しを開始するにあたって、共通電圧Ｖｃｏｍｍｏｎからビット線ＢＬの充電を開始すると、そのビット線ＢＬの寄生容量ＣBLにあらかじめ溜まっていた不定な電荷により、読み出し動作の初期に上記で示したような意図しないビット電圧上昇を招く可能性がある。このことは抵抗変化型素子ＶＲに過剰な電流を流すことになり、特性の劣化をもたらす可能性がある。
このため、後述の第１の実施の形態の図１３〜図１５に示すように、読み出し対象となるメモリセルＭＣを選択する選択ビット線と選択ワード線とを一旦、接地電位Ｖｓｓにして放電させた後、選択ビット線を読み出し電圧となるまで充電することが好ましい。
また、ビット線ＢＬが、読み出し基準電圧Ｖｒｅｆによるセンスが可能な所定の電圧に到達するまでに、その電圧センス時に使用する小電流を用いて充電すると、ビット線ＢＬ自体の寄生容量ＣBLによってはその充電に多くの時間が必要になる場合があり、読み出し時間が長くなる可能性がある。逆に、電流を単に大きくすれば、抵抗変化型素子ＶＲに必要以上の電流が流れ、素子の特性劣化を引き起こす可能性がある。
このため、後述の第４、第５の実施の形態で説明するように、読み出し用電流の電流制限値を選択ビット線の充電中に変更することが好ましい。
＜１．第１の実施の形態＞
本実施の形態では、上述の１Ｄ１Ｒタイプの抵抗変化型メモリ素子を用いた不揮発性メモリ装置を例に説明する。また、読み出し方式は上述の電流印加電圧センス方式で行う場合を例に説明する。
［１．１ 構成］
（１．１．１ 不揮発性メモリ装置の全体構成例）
図９は、本開示の第１の実施の形態に係る不揮発性メモリ装置１の全体構成の一例を示している。この不揮発性メモリ装置１は、制御回路１０と、メモリセルアレイ１１と、ビット線デコーダ１２と、ワード線デコーダ１３と、電圧リミッタ付電流コンプライアンス回路１４と、読み出し／書き込み回路１５と、基準電圧生成回路１６とを備えている。
メモリセルアレイ１１は、不揮発性の抵抗変化型素子ＶＲと、２端子型の選択素子ＳＥとを直列に接続したメモリセルＭＣを、複数のビット線ＢＬと複数のワード線ＷＬとの複数の交差部に垂直に配置したクロスポイント型のメモリセルアレイである。図１０に、その等価回路図を示す。図１０には、３本のビット線ＢＬ０，ＢＬ１，ＢＬ２と３本のワード線ＷＬ０，ＷＬ１，ＷＬ２との交差部にメモリセルＭＣが配置された例を示しているが、ビット線ＢＬとワード線ＷＬ、およびメモリセルＭＣの数は図示した例に限定されない。
メモリセルアレイ１１では、外部からのアドレス入力によって指定されるメモリセルＭＣにデータを書き込むことができる。また、アドレス入力により指定されるメモリセルＭＣに記憶されたデータを読み出すことができる。メモリセルＭＣに記憶されるデータ値は抵抗変化型素子ＶＲの抵抗状態で区別される。例えば高抵抗状態であれば“０”、低抵抗状態であれば“１”と区別される。
制御回路１０には、外部からの制御信号やアドレスを示す信号が入力される。また、制御回路１０と読み出し／書き込み回路１５とには、読み出しデータと書き込みデータとが入出力される。読み出し／書き込み回路１５は、メモリセルアレイ１１に記憶するデータの書き込みと、メモリセルアレイ１１に記憶されたデータの読み出し動作を行う。読み出し／書き込み回路１５は、データの読み出しを、例えば上述の電流印加電圧センス方式で行う。
ビット線デコーダ１２は、メモリセルアレイ１１の各ビット線ＢＬに接続され、アドレス線から入力された列アドレスによって、対応するビット線ＢＬを選択する（選択ビット線）。また、この際選択されなかったビット線ＢＬをすべて非選択ビット線とよぶ。
ワード線デコーダ１３は、メモリセルアレイ１１の各ワード線ＷＬに接続され、アドレス線から入力された行アドレスによって、対応するワード線ＷＬを選択する（選択ワード線）。また、この際選択されなかったワード線ＷＬをすべて非選択ワード線とよぶ。
基準電圧生成回路１６は、ある固定された読み出し基準電圧Ｖｒｅｆを生成する。選択ビット線に読み出し電流負荷を印可した後の電圧が、この読み出し基準電圧Ｖｒｅｆよりも高ければ高抵抗状態（０）を、低ければ低抵抗状態（１）を表す。
（１．１．２ 電圧リミッタ付電流コンプライアンス回路の構成例）
電圧リミッタ付電流コンプライアンス回路１４は、ビット線ＢＬに流れる電流を設定値に制限し、また電圧を一定の上限で制限する。電圧リミッタ付電流コンプライアンス回路１４の回路の一例を図１１に示す。
電圧リミッタ付電流コンプライアンス回路１４は、図１１に示したように、電流コンプライアンス回路３１と、電圧リミッタ回路３２とを備えた構成であってもよい。電流コンプライアンス回路３１は、互いのゲート端子が接続されたＰＭＯＳ型のトランジスタＴ１１，Ｔ１２と、定電流源３３とを有している。電圧リミッタ回路３２は、ＮＭＯＳ型のトランジスタＴ１３を有している。電圧リミッタ回路３２はビット線ＢＬに接続されている。
トランジスタＴ１１，Ｔ１２と定電流源３３は、カレントミラー回路を構成している。トランジスタＴ１１が飽和領域で動作する場合、読み出し用コンプライアンス電流Ｉｃｏｍｐとして、定電流源３３の定電流をビット線ＢＬに供給する。トランジスタＴ１３のゲート端子には、所定の制限電圧Ｖｌｉｍｉｔと所定のしきい値電圧Ｖｔｈとの和電圧が器供給される。トランジスタＴ１３は、読み出し電圧Ｖｏｕｔが所定の制限電圧Ｖｌｉｍｉｔに達すると飽和領域での動作となり、読み出し電圧Ｖｏｕｔはそれ以上、上昇しない。
（１．１．３ センスアンプ回路の構成例）
読み出し／書き込み回路１５は、選択ビット線と接続された電圧リミッタ付電流コンプライアンス回路１４の電源として、所定の電圧を印可するドライブ回路を有する。読み出し／書き込み回路１５はまた、読み出し動作後の選択ビット線電圧と読み出し基準電圧Ｖｒｅｆとを比較し、その抵抗値によって０か１のデータ値を出力するセンスアンプ回路４０を有する。センスアンプ回路４０の一例を図１２に示す。
センスアンプ回路４０は、図１２に示したように、互いのゲート端子が接続されたＰＭＯＳ型のトランジスタＴ２１，Ｔ２２と、ＮＭＯＳ型のトランジスタＴ２３，Ｔ２４と、ＮＭＯＳ型のトランジスタＴ２５とを備えた構成であってもよい。トランジスタＴ２１，Ｔ２２は、電源とトランジスタＴ２３，Ｔ２４とに接続されている。トランジスタＴ２３，Ｔ２４は、トランジスタＴ２１，Ｔ２２とトランジスタＴ２５に接続されている。トランジスタＴ２３のゲート端子にはビット線ＢＬの電圧が入力される。トランジスタのＴ２４のゲート端子には読み出し基準電圧Ｖｒｅｆが入力される。
センスアンプ回路４０は、差動センスアンプとなっている。トランジスタＴ２１，Ｔ２２はカレントミラー回路を構成している。トランジスタＴ２３，Ｔ２４は差動対である。トランジスタＴ２５はセンスアンプ回路４０を動作状態にするスイッチであり、動作イネーブル信号Ｖｂがゲート端子に入力される。
このセンスアンプ回路４０では、トランジスタＴ２３，Ｔ２４のそれぞれのゲート端子に入力される電圧同士を比較して、トランジスタＴ２３のゲート電圧がトランジスタＴ２４のゲート電圧よりも高ければ、ｌｏｗのセンス結果を検出値Ｓｏｕｔとして出力する。また、トランジスタＴ２３のゲート電圧がトランジスタＴ２４のゲート電圧よりも低ければ、ｈｉｇｈのセンス結果を検出値Ｓｏｕｔとして出力する。
［１．２ 動作］
（１．２．１ 読み出し動作）
図１３は、図９に示した不揮発性メモリ装置１における読み出し動作時の初期の電圧波形の一例を示している。図１４は、図１３に続く読み出し動作時の電圧波形の一例を示している。図１５は、図１４の読み出し動作による読み出し結果の一例を示している。図１３〜図１５において、横軸は時間、縦軸は電圧値または信号値を示す。
読み出し／書き込み回路１５は、最初に、ビット線デコーダ１２とワード線デコーダ１３とを介して、読み出し動作前にすべてのビット線ＢＬとワード線ＷＬを共通電圧Ｖｃｏｍｍｏｎに駆動する（図１３）。読み出し／書き込み回路１５は次に、ビット線デコーダ１２とワード線デコーダ１３とを介して、読み出し対象となるメモリセルＭＣを選択する選択ビット線と選択ワード線とを一旦、接地電位Ｖｓｓに駆動して放電させる（図１３）。
次に、読み出し／書き込み回路１５は、読み出し電圧Ｖｏｕｔとなるまで選択ビット線を充電する（図１４）。この読み出し電圧Ｖｏｕｔは、電圧リミッタ付電流コンプライアンス回路１４によって所定の上限に制限される。選択ビット線の電圧が選択したメモリセルＭＣの読み出し電圧Ｖｏｕｔまで到達すると、読み出し／書き込み回路１５は基準電圧生成回路１６で生成された読み出し基準電圧Ｖｒｅｆよりも読み出し電圧が上か下かでメモリセルＭＣに記憶されているデータ値が０か１かを判定する（図１５）。図１５の下段には、読み出し／書き込み回路１５のセンスアンプ回路４０に入力される動作イネーブル信号（ＳＡ ｅｎａｂｌｅ）と、読み出し結果として出力される検出値Ｓｏｕｔのタイミングチャートの例を示す。
［１．３ 効果］
本実施の形態によれば、電圧リミッタ付電流コンプライアンス回路１４によって読み出し電圧Ｖｏｕｔの上限を制限するようにしたので、読み出し動作時に抵抗変化型素子ＶＲに必要以上の高電圧が印加されることを抑制することができる。また、選択ビット線と選択ワード線とを一旦、接地電位Ｖｓｓにして放電させた後、選択ビット線を読み出し電圧Ｖｏｕｔとなるまで充電するようにしたので、読み出し動作の初期の意図しない電圧上昇を抑制することができる。
なお、本明細書に記載された効果はあくまでも例示であって限定されるものではなく、また他の効果があってもよい。以降の他の実施の形態および変形例についても同様である。
＜２．第２の実施の形態＞
次に、本開示の第２の実施の形態について説明する。以下では、上記第１の実施の形態と同様の構成および作用を有する部分については、適宜説明を省略する。
［２．１ 構成］
（２．１．１ 不揮発性メモリ装置の全体構成例）
図１６は、本開示の第２の実施の形態に係る不揮発性メモリ装置１−１の全体構成の一例を示している。この不揮発性メモリ装置１−１は、図９の不揮発性メモリ装置１の構成に対してアドレス補償回路１７をさらに備えている。アドレス補償回路１７には、アドレスを示す信号が入力される。その他の構成は、図９の不揮発性メモリ装置１の構成と略同様であってもよい。本実施の形態においても、上述の１Ｄ１Ｒタイプの抵抗変化型メモリ素子を用いた不揮発性メモリ装置を例に説明する。また、読み出し方式は上述の電流印加電圧センス方式で行う場合を例に説明する。
電流印加電圧センス方式において、読み出し用電流を印可して選択セルＭＣａのＩＲ積で表される読み出し電圧Ｖｏｕｔを読み出す際、選択ビット線の配線抵抗ＲBLおよび選択ワード線の配線抵抗ＲWLは無視できない。１セルあたりの配線抵抗ＲBL，ＲWLはほぼ一様であるため、選択セルＭＣａまでの配線抵抗ＲBL，ＲWLによるＩＲ積はアドレスに対し線形に比例する。そのＩＲ積は選択セルＭＣａに印可される電圧の降下をもたらし、読み出し電圧Ｖｏｕｔもまた降下する。そのため、固定された読み出し基準電圧Ｖｒｅｆを使用し、降下した読み出し電圧Ｖｏｕｔをセンスすると、上述の図７に示したように、本来高抵抗状態と判断されるべきメモリセルＭＣを低抵抗状態と誤判断してしまう可能性がある。
そこで、本実施の形態では、アドレス補償回路１７によって、読み出し対象となるメモリセルＭＣの配置位置（アドレス）に応じて、読み出し基準電圧Ｖｒｅｆを変化させる制御を行う。
（２．１．２ アドレス補償回路の構成例）
図１７は、アドレス補償回路１７の一構成例を示している。
アドレス補償回路１７は、図１７に示したように、基準電圧発生器４１と、オペアンプＯＰ１と、ＰＭＯＳ型のトランジスタＴ３０と、ラダー抵抗回路４３とを備えた構成であってもよい。ラダー抵抗回路４３は、複数のダミー抵抗Ｒ１０と、複数のスイッチＳＷ１０とを有している。
アドレス補償回路１７によって、読み出し基準電圧Ｖｒｅｆを、選択列アドレス（ビット線ＢＬのアドレス）と選択行アドレス（ワード線ＷＬのアドレス）に追随して、変化させることができる。基準電圧発生器４１は例えばバンドギャップ電圧リファレンスなどから生成された基準電圧を発生する。オペアンプＯＰ１とトランジスタＴ３０は、基準電圧発生器４１で生成された基準電圧から分圧された読み出し基準電圧Ｖｒｅｆを生成する。基準電圧からの分圧比は、ビット線ＢＬのアドレスとワード線ＷＬのアドレスの和から求められるビット数をアドレスデコーダ４２でデコードし、ラダー抵抗回路４３のスイッチＳＷを切り替えることで求めることができる。ラダー抵抗回路４３のダミー抵抗Ｒ１０は、実際のビット線ＢＬのアドレス数とワード線ＷＬのアドレス数の和だけ用意する。例えばメモリセルアレイ１１が（１０２４本のビット線ＢＬ）×（１０２４本のワード線ＷＬ）の構成であれば、２０４８個のダミー抵抗Ｒ１０を直列に接続し、メモリセルアレイ１１のダミーとする。
［２．２ 動作］
（２．２．１ 読み出し動作）
図１８は、図１６に示した不揮発性メモリ装置１−１における読み出し動作と読み出し結果の一例を示している。図１８において、横軸は時間、縦軸は電圧値または信号値を示す。図１８の下段には、読み出し／書き込み回路１５のセンスアンプ回路４０に入力される動作イネーブル信号（ＳＡ ｅｎａｂｌｅ）と、読み出し結果として出力される検出値Ｓｏｕｔのタイミングチャートの例を示す。
本実施の形態における読み出し動作は、上記第１の実施の形態と略同様であるが、アドレス補償回路１７によって、図１８に示したように選択アドレスに応じて読み出し基準電圧Ｖｒｅｆが変動する。これにより、読み出し電圧Ｖｏｕｔの変動を補償する。これにより上述の図７に示したような読み出し誤差を、図８に示したように補正することができる。
［２．３ 効果］
本実施の形態によれば、読み出し対象となるメモリセルＭＣの配置位置に応じて読み出し基準電圧Ｖｒｅｆを変化させるようにしたので、読み出し精度を向上させることができる。本実施の形態によれば、配線抵抗ＲBL，ＲWLによる読み出しアドレスに対する読み出し電圧Ｖｏｕｔの変動を補償し、読み出し誤差を抑制することができる。
＜３．第３の実施の形態＞
次に、本開示の第３の実施の形態について説明する。以下では、上記第１の実施の形態または上記第２の実施の形態と同様の構成および作用を有する部分については、適宜説明を省略する。
［３．１ 構成］
（３．１．１ 不揮発性メモリ装置の全体構成例）
図１９は、本開示の第３の実施の形態に係る不揮発性メモリ装置１−２の全体構成の一例を示している。この不揮発性メモリ装置１−２は、図１６の不揮発性メモリ装置１−１の構成に対して、ビット線電圧検知回路１８とワード線電圧検知回路１９とをさらに備えている。また、アドレス補償回路１７に代えてアドレス・リーク補償回路１７Ａを備えている。その他の構成は、図１６の不揮発性メモリ装置１−１の構成と略同様であってもよい。本実施の形態においても、上述の１Ｄ１Ｒタイプの抵抗変化型メモリ素子を用いた不揮発性メモリ装置を例に説明する。また、読み出し方式は上述の電流印加電圧センス方式で行う場合を例に説明する。
アドレス・リーク補償回路１７Ａは、上記第２の実施の形態のアドレス補償に加えて、リーク補償を行う回路となっている。クロスポイント型のメモリ装置において、選択素子ＳＥは、図２１で示されるような特性を有する必要がある（バイポーラ型の抵抗変化型素子ＶＲの場合）。ここで、共通電圧Ｖｃｏｍｍｏｎが選択ビット線電圧を駆動する電圧Ｖｓｅｌの１／２のとき、選択ビット線が電圧Ｖｓｅｌまで印可されたときの、選択ビット線と非選択ワード線間にある半選択セルＭＣｂに印可される電圧は共通電圧Ｖｃｏｍｍｏｎとなり、そのときに流れる電流がＩｈａｌｆとなる。
選択ビット線から流れ出る電流と選択ワード線に流れ込むリーク電流ＩＬｅａｋは、その半選択セル電流の合計になるが、この電流はそれぞれの半選択セルＭＣｂ内の抵抗変化型素子ＶＲの状態が高抵抗状態であるか低抵抗状態であるかの比率により大きく異なる。このことにより、選択セルＭＣａの電流印可読み出しにおいてそのＩＲ積は、配線抵抗ＲBL，ＲWLによるＩＲ積に加え、半選択セルＭＣｂ全体のリーク電流ＩＬｅａｋと、選択セルＭＣａまでの経路における半選択セルＭＣｂによるリーク電流ＩＬｅａｋによって、アドレスの増加に対して非線形に増加する。
そこで、読み出しセルを選択する動作の前に、半選択セルＭＣｂによる選択ビット線と選択ワード線全体のリーク電流ＩＬｅａｋを検出し、その電流値を用いて読み出し基準電圧Ｖｒｅｆを補正する。これによって、各アドレスごとのＩＲ積を求めることはできないが、全体を平均的に補正することにより、上記第２の実施の形態のアドレス補償回路１７の精度をさらに高くすることができる。
図２２に、メモリセルアレイ１１内の半選択セルＭＣｂに流れるリーク電流ＩＬｅａｋの例を示す。例えば図２２の例では、選択セルＭＣａはビット線ＢＬ１とワード線ＷＬ１との交差点となっている。非選択線（ＢＬ０，ＢＬ２，ＷＬ０，ＷＬ２）にはＶ／２が印加され、選択ビット線ＢＬ１にはＶ，選択ワード線ＷＬ１には０Ｖが印加される。選択セルＭＣａにはＶ，半選択セルＭＣｂにはＶ／２または−Ｖ／２がそれぞれ印加され、対応する電流が流れる。
（３．１．２ 電圧検知回路の構成例）
ビット線電圧検知回路１８は、複数のビット線ＢＬのそれぞれにおける読み出し／書き込み回路１５に対して遠端部のビット線電圧（末端電圧）を検知する。ワード線電圧検知回路１９は、複数のワード線ＷＬのそれぞれにおける読み出し／書き込み回路１５に対して遠端部のワード線電圧（末端電圧）を検知する。
図２０に、ビット線電圧検知回路１８とワード線電圧検知回路１９とに適用される電圧検知回路の例として、ソースフォロワ回路を示す。電圧検知回路は、ビット線ＢＬまたはワード線ＷＬの末端電圧によって異なる電圧を出力し、読み出し基準電圧Ｖｒｅｆを補正する。
ビット線電圧検知回路１８とワード線電圧検知回路１９はそれぞれ、図２０に示したように、ＰＭＯＳ型のトランジスタＴ３１と、ＮＭＯＳ型のトランジスタＴ３２と、電流源３４とを備えた構成であってもよい。トランジスタＴ３１には、この電圧検知回路の動作をオン・オフする信号／Ｅｎａｂｌｅがゲート端子に入力されてもよい。なお、トランジスタＴ３１を省略し、常時検知動作を行ってもよい。トランジスタＴ３２のゲート端子には、ビット線ＢＬまたはワード線ＷＬの末端電圧（ｆａｒ ｅｎｄ電圧）が入力される。トランジスタＴ３２と電流源３４はソースフォロワ回路を構成する。入力はハイインピーダンスとなるためビット線ＢＬとワード線ＷＬとにおける電圧および電流に影響は与えない。
［３．２ 動作］
（３．２．１ 読み出し動作）
本実施の形態では、ビット線ＢＬとワード線ＷＬとに流れるリーク電流ＩＬｅａｋによる電圧降下をビット線電圧検知回路１８とワード線電圧検知回路１９とによって検知する。アドレス・リーク補償回路１７Ａは、その検知結果に基づいて読み出し基準電圧Ｖｒｅｆを補正する。
この不揮発性メモリ装置１−２では、読み出し動作前にすべてのビット線ＢＬとワード線ＷＬとが共通電圧Ｖｃｏｍｍｏｎに駆動される。読み出し動作が開始されると、選択ビット線と選択ワード線とに同時に共通電圧Ｖｃｏｍｍｏｎよりも高い電圧を印可する。その際、選択ビット線と選択ワード線との遠端部に置かれたビット線電圧検知回路１８とワード線電圧検知回路１９とにより、それぞれの降下した電圧を検知できる。配線抵抗ＲBL，ＲWLによる電圧降下は一定のため、それを差し引くことによりそれぞれのリーク電流ＩＬｅａｋを検知できる。このときの動作を図２３に示す。また、図２４に、この不揮発性メモリ装置１−２における読み出し動作の一例を示す。図２３および図２４において、横軸は時間、縦軸は電圧値を示す。
図２３に示したような末端電圧を、図２０で例示される検知回路に入力し、リーク電流の補償を行う。この検出したリーク電流値をアドレス・リーク補償回路１７Ａにフィードバックすることにより、アドレス補償された読み出し基準電圧Ｖｒｅｆをさらに補正する。それ以降の読み出し動作は、上記第１の実施の形態または上記第２の実施の形態と略同様であってもよい。なお、高抵抗状態の読み出し電圧Ｖｏｕｔは電圧リミッタ付電流コンプライアンス回路１４によって、図２４に示したように所定の制限電圧Ｖｌｉｍｉｔに制限される。
［３．３ 効果］
本実施の形態によれば、アドレス補償に加えてリーク補償を行うようにしたので、さらに高精度で読み出し誤差を防ぐことができる。
＜４．第４の実施の形態＞
次に、本開示の第４の実施の形態について説明する。以下では、上記第１ないし第３の実施の形態と同様の構成および作用を有する部分については、適宜説明を省略する。
［４．１ 構成］
（４．１．１ 不揮発性メモリ装置の全体構成例）
図２５は、本開示の第４の実施の形態に係る不揮発性メモリ装置１−３の全体構成の一例を示している。この不揮発性メモリ装置１−３は、図１９の不揮発性メモリ装置１−２の構成に対して、タイミング制御回路２０をさらに備えている。その他の構成は、図１９の不揮発性メモリ装置１−２の構成と略同様であってもよい。本実施の形態においても、上述の１Ｄ１Ｒタイプの抵抗変化型メモリ素子を用いた不揮発性メモリ装置を例に説明する。また、読み出し方式は上述の電流印加電圧センス方式で行う場合を例に説明する。
タイミング制御回路２０は、読み出し用電流の電流制限値を選択ビット線の充電中に変更する電流制御回路となっている。
［４．２ 動作］
（４．２．１ 読み出し動作）
上記第３の実施の形態では、ビット線ＢＬに流す読み出し用電流を小さく制限しているので、図２４に示したように、ビット線ＢＬの電圧の上昇が遅くなる場合がある。本実施の形態における読み出し動作は、上記第３の実施の形態と略同様であるが、選択素子ＳＥが選択状態になる直前に電流負荷が変化する点が異なる。本実施の形態における読み出し動作を図２６に示す。図２６において、横軸は時間、縦軸は電圧値を示す。図２６に示したように、ビット線ＢＬがある程度上昇するまで読み出し用電流の電流制限を緩める制御を行う。
一定の読み出し用電流を印可して選択セルＭＣａのＩＲ積を求める場合、その電流は、書き込みもしくは消去と同じ方向の電流である。そのため、読み出し時においては、その電流による特性劣化の影響を最小にするため、非常に小さい電流を印可する。一方、読み出し動作の初期において接地電位Ｖｓｓに接地された選択ビット線を、選択素子ＳＥが選択され読み出し電圧Ｖｏｕｔが出力されるまで上昇させるとき、上記の非常に小さい電流負荷で充電すると、ビット線ＢＬの寄生容量ＣBLによっては非常に時間がかかることになる。
そこで、選択ビット線が、選択素子ＳＥが電流を流せる電圧まで上昇するまでは、読み出し用電流の制限値を大きくするか、制限しないようにし、その後、選択素子ＳＥが選択され抵抗変化型素子ＶＲに電流が流れる前に、所定の電流値に制限する。その際、タイミング制御回路２０により決められた時間が経過後に、制限電流値を変更する。この手法により、選択ビット線の充電を高速化することができ、読み出し時間を短縮することが可能である。
［４．３ 効果］
本実施の形態によれば、読み出し用電流を制限することによる、読み出し時間の低速化を、電流制限値の時間による制御により高速化させ、読み出し時間の短縮化を図ることができる。
＜５．第５の実施の形態＞
次に、本開示の第５の実施の形態について説明する。以下では、上記第１ないし第４の実施の形態と同様の構成および作用を有する部分については、適宜説明を省略する。
［５．１ 構成］
（５．１．１ 不揮発性メモリ装置の全体構成例）
図２７は、本開示の第５の実施の形態に係る不揮発性メモリ装置１−４の全体構成の一例を示している。この不揮発性メモリ装置１−４は、図２５の不揮発性メモリ装置１−３の構成に対して、タイミング制御回路２０に代えてコンプライアンス電流制御回路２１を備えている。その他の構成は、図２５の不揮発性メモリ装置１−３の構成と略同様であってもよい。本実施の形態においても、上述の１Ｄ１Ｒタイプの抵抗変化型メモリ素子を用いた不揮発性メモリ装置を例に説明する。また、読み出し方式は上述の電流印加電圧センス方式で行う場合を例に説明する。
コンプライアンス電流制御回路２１は、選択ビット線のビット線電圧の変化に応じて、読み出し用電流の電流制限値を変更する電流制御回路となっている。
［５．２ 動作］
（５．２．１ 読み出し動作）
上記第４の実施の形態（図２５、図２６）において、タイミング制御回路２０により制限電流を変更する手法を説明した。この手法では、タイミング制御によって選択素子ＳＥが選択される前に制限電流を変更する必要があり、選択素子ＳＥが選択された後になってしまうと、メモリセルＭＣの状態の反転やメモリセルＭＣそのものの破壊、特性の劣化をもたらすため、かなり余裕をもったタイミング制御が必要である。
本実施の形態では、制限電流値を選択ビット線電圧に追随させ、選択ビット線の上昇に従って、読み出し用の制限電流値に近づけていく方法を示す。
図２８は、ビット線電圧とコンプライアンス電流との関係を示している。選択ビット線電圧が０Ｖのとき、コンプライアンス電流値は最大である。選択ビット線電圧が上昇するに従ってコンプライアンス電流値は読み出し用の電流値（読み出し用コンプライアンス電流Ｉｃｏｍｐ）に近づき、メモリセルＭＣの選択電圧に到達する前に、読み出し用の電流値になる。この手法により、上記第４の実施の形態のようなタイミングの制御は必要なくなり、なおかつ、選択ビット線の充電を高速化することができる。
本実施の形態における読み出し動作を図２９に示す。図２９において、横軸は時間、縦軸は電圧値を示す。本実施の形態における読み出し動作は、上記第３の実施の形態と略同様であるが、図２９に示したように、選択ビット線の電圧に追随して、電流負荷が変化し、選択素子ＳＥが選択状態になる前には読み出し用の電流負荷に変化する点が異なる。
［５．３ 効果］
本実施の形態によれば、選択ビット線のビット線電圧の変化に応じて、読み出し用電流の電流制限値を変更するようにしたので、読み出し時間の短縮化を図ることができる。
＜６．第６の実施の形態＞
次に、本開示の第６の実施の形態について説明する。以下では、上記第１ないし第５の実施の形態と同様の構成および作用を有する部分については、適宜説明を省略する。
［６．１ 構成および動作］
上記第２の実施の形態（図１６〜図１８）のアドレス補償の手法は、電圧印加電流センス方式での不揮発性メモリ装置にも応用できる。
図１に示した１Ｔ１Ｒタイプの抵抗変化型メモリ素子を用いた不揮発性メモリ装置のように、電圧印加電流センス方式（図３）においても、選択するビット線ＢＬとワード線ＷＬのアドレスによる配線抵抗ＲBL，ＲWLの違いによる出力電流値に違いが現れる可能性がある。その際、上記第２の実施の形態におけるアドレス補償回路１７を応用し、アドレスに応じて電圧印加電流センス方式における読み出し基準電流Ｉｒｅｆを補正することにより、アドレスに起因する読み出し誤差を抑制することができる。
図３０に、電圧印加電流センス方式に適用されるアドレス補償付き基準電流生成回路５０の構成を示す。アドレス補償付き基準電流生成回路５０は、基準電流発生器５１と、オペアンプＯＰ１１と、抵抗素子Ｒ２０と、ＮＭＯＳ型のトランジスタＴ４０と、ＰＭＯＳ型のトランジスタＴ４１，Ｔ４２と、ＰＭＯＳ型の複数のトランジスタＴ５１，Ｔ５２，…Ｔ５ｉと、スイッチＳＷ２０とを備えた構成であってもよい。トランジスタＴ４０のゲート端子はオペアンプＯＰ１１の出力端子に接続されている。トランジスタＴ４１，Ｔ４２は互いのゲート端子が接続されている。スイッチＳＷ２０は、複数のトランジスタＴ５１，Ｔ５２，…Ｔ５ｉのそれぞれに対して設けられている。複数のトランジスタＴ５１，Ｔ５２，…Ｔ５ｉは、ビット線ＢＬのアドレス数とワード線ＷＬのアドレス数とに応じた数だけ用意する。
基準電流発生器５１と、オペアンプＯＰ１１と、トランジスタＴ４０と、抵抗素子Ｒ２０は読み出し基準電流Ｉｒｅｆを発生させる。トランジスタＴ４１，Ｔ４２は、カレントミラー回路を構成している。トランジスタＴ４２の出力は、アドレスの補正がされない場合のベースの読み出し基準電流Ｉｒｅｆとなる。アドレスデコーダ５２により、複数のトランジスタＴ５１，Ｔ５２，…Ｔ５ｉのゲートをスイッチングし、オンしたトランジスタはトランジスタＴ４１とカレントミラー回路を構成することで、読み出し基準電流Ｉｒｅｆがアドレスに応じて補正される。
［６．２ 効果］
本実施の形態によれば、電圧印加電流センス方式において、読み出し対象となるメモリセルＭＣの配置位置に応じて読み出し基準電流Ｉｒｅｆを変化させるようにしたので、読み出し精度を向上させることができる。本実施の形態によれば、配線抵抗ＲBL，ＲWLによる読み出しアドレスに対する読み出し電流の変動を補償し、読み出し誤差を抑制することができる。
＜７．その他の実施の形態＞
本開示による技術は、上記各実施の形態の説明に限定されず種々の変形実施が可能である。
例えば、本技術による不揮発性メモリ装置は、抵抗変化型メモリ装置（ＲｅＲＡＭ）以外のメモリ装置、例えばＣＢＲＡＭ、ＰＣＲＡＭ、ＭＲＡＭ、およびＳＴＴＲＡＭなどにも適用可能である。
また例えば、本技術は以下のような構成を取ることができる。
（１）
複数のビット線と、
複数のワード線と、
不揮発性記憶素子を含むメモリセルを複数有し、前記各メモリセルが前記複数のビット線と前記複数のワード線との複数の交差部に配置されたメモリセルアレイと、
前記メモリセルに記憶されたデータ値を判別する基準となる読み出し基準電圧を生成する基準電圧生成回路と、
前記ビット線に電流制限された所定の読み出し用電流を印加した状態における、前記読み出し基準電圧に対する前記メモリセルの読み出し電圧の値を検知することにより、前記メモリセルに記憶されたデータ値を読み取る読み出し回路と、
前記読み出し回路における読み出し対象となる前記メモリセルの配置位置に応じて前記読み出し基準電圧を変化させるアドレス補償回路と
を備えた不揮発性メモリ装置。
（２）
前記アドレス補償回路は、前記複数のビット線の数と前記複数のワード線の数とに応じた複数のダミー抵抗を有するラダー抵抗回路を備える
上記（１）に記載の不揮発性メモリ装置。
（３）
前記複数のビット線と前記複数のワード線とに流れるリーク電流による電圧降下を検知する電圧検知回路と、
前記電圧検知回路による検知結果に基づいて前記読み出し基準電圧を補正するリーク補償回路と
をさらに備えた
上記（１）または（２）に記載の不揮発性メモリ装置。
（４）
前記電圧検知回路は、
前記複数のビット線のそれぞれにおける前記読み出し回路に対して遠端部のビット線電圧を検知するビット線電圧検知回路と、
前記複数のワード線のそれぞれにおける前記読み出し回路に対して遠端部のワード線電圧を検知するワード線電圧検知回路と
を有する
上記（３）に記載の不揮発性メモリ装置。
（５）
前記読み出し用電流を印加した状態における前記読み出し電圧を所定の上限に制限する電圧リミッタ回路
をさらに備えた
上記（１）ないし（４）のいずれか１つに記載の不揮発性メモリ装置。
（６）
前記読み出し回路は、読み出し対象となる前記メモリセルを選択する選択ビット線と選択ワード線とを接地電位にして一旦、放電させた後、前記選択ビット線を前記読み出し電圧となるまで充電する
上記（１）ないし（５）のいずれか１つに記載の不揮発性メモリ装置。
（７）
前記読み出し用電流の電流制限値を前記選択ビット線の充電中に変更する電流制御回路
をさらに備えた
上記（６）に記載の不揮発性メモリ装置。
（８）
前記電流制御回路は、前記選択ビット線を前記接地電位にして放電させた後、一定の時間経過後に前記電流制限値を変更するタイミング制御回路を含む
上記（７）に記載の不揮発性メモリ装置。
（９）
前記電流制御回路は、前記選択ビット線のビット線電圧の変化に応じて、前記電流制限値を変更する
上記（７）に記載の不揮発性メモリ装置。
（１０）
前記不揮発性記憶素子は、抵抗状態の変化によってデータを記憶する抵抗変化型素子である
上記（１）ないし（９）のいずれか１つに記載の不揮発性メモリ装置。
（１１）
複数のビット線と、
複数のワード線と、
不揮発性記憶素子を含むメモリセルを複数有し、前記各メモリセルが前記複数のビット線と前記複数のワード線との複数の交差部に配置されたメモリセルアレイと、
前記メモリセルに記憶されたデータ値を判別する基準となる読み出し基準電流を生成する基準電流生成回路と、
前記ビット線に所定の読み出し用電圧を印加した状態における、前記読み出し基準電流に対する前記メモリセルの読み出し電流の値を検知することにより、前記メモリセルに記憶されたデータ値を読み取る読み出し回路と、
前記読み出し回路における読み出し対象となる前記メモリセルの配置位置に応じて前記読み出し基準電流を変化させるアドレス補償回路と
を備えた不揮発性メモリ装置。
本出願は、日本国特許庁において２０１４年１０月３０日に出願された日本特許出願番号第２０１４−２２０９７９号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。
当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (9)

  1. 複数のビット線と、
    複数のワード線と、
    不揮発性記憶素子を含むメモリセルを複数有し、前記各メモリセルが前記複数のビット線と前記複数のワード線との複数の交差部に配置されたメモリセルアレイと、
    前記メモリセルに記憶されたデータ値を判別する基準となる読み出し基準電圧を生成する基準電圧生成回路と、
    前記ビット線に電流制限された所定の読み出し用電流を印加した状態における、前記読み出し基準電圧に対する前記メモリセルの読み出し電圧の値を検知することにより、前記メモリセルに記憶されたデータ値を読み取る読み出し回路と、
    前記読み出し回路における読み出し対象となる前記メモリセルの配置位置に応じて前記読み出し基準電圧を変化させるアドレス補償回路と
    を備え、
    前記アドレス補償回路は、前記複数のビット線の数と前記複数のワード線の数とに応じた複数のダミー抵抗を有するラダー抵抗回路を備える
    不揮発性メモリ装置。
  2. 前記複数のビット線と前記複数のワード線とに流れるリーク電流による電圧降下を検知する電圧検知回路と、
    前記電圧検知回路による検知結果に基づいて前記読み出し基準電圧を補正するリーク補償回路と
    をさらに備えた
    請求項１に記載の不揮発性メモリ装置。
  3. 前記電圧検知回路は、
    前記複数のビット線のそれぞれにおける前記読み出し回路に対して遠端部のビット線電圧を検知するビット線電圧検知回路と、
    前記複数のワード線のそれぞれにおける前記読み出し回路に対して遠端部のワード線電圧を検知するワード線電圧検知回路と
    を有する
    請求項２に記載の不揮発性メモリ装置。
  4. 前記読み出し用電流を印加した状態における前記読み出し電圧を所定の上限に制限する電圧リミッタ回路
    をさらに備えた
    請求項１に記載の不揮発性メモリ装置。
  5. 前記読み出し回路は、読み出し対象となる前記メモリセルを選択する選択ビット線と選択ワード線とを接地電位にして一旦、放電させた後、前記選択ビット線を前記読み出し電圧となるまで充電する
    請求項１に記載の不揮発性メモリ装置。
  6. 前記読み出し用電流の電流制限値を前記選択ビット線の充電中に変更する電流制御回路
    をさらに備えた
    請求項５に記載の不揮発性メモリ装置。
  7. 前記電流制御回路は、前記選択ビット線を前記接地電位にして放電させた後、一定の時間経過後に前記電流制限値を変更するタイミング制御回路を含む
    請求項６に記載の不揮発性メモリ装置。
  8. 前記電流制御回路は、前記選択ビット線のビット線電圧の変化に応じて、前記電流制限値を変更する
    請求項６に記載の不揮発性メモリ装置。
  9. 前記不揮発性記憶素子は、抵抗状態の変化によってデータを記憶する抵抗変化型素子である
    請求項１に記載の不揮発性メモリ装置。
JP2016556445A 2014-10-30 2015-09-29 不揮発性メモリ装置 Expired - Fee Related JP6524109B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014220979 2014-10-30
JP2014220979 2014-10-30
PCT/JP2015/077436 WO2016067805A1 (ja) 2014-10-30 2015-09-29 不揮発性メモリ装置

Publications (2)

Publication Number Publication Date
JPWO2016067805A1 JPWO2016067805A1 (ja) 2017-09-07
JP6524109B2 true JP6524109B2 (ja) 2019-06-05

Family

ID=55857151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016556445A Expired - Fee Related JP6524109B2 (ja) 2014-10-30 2015-09-29 不揮発性メモリ装置

Country Status (6)

Country Link
US (1) US10395730B2 (ja)
JP (1) JP6524109B2 (ja)
KR (1) KR20170078596A (ja)
CN (1) CN107077890B (ja)
TW (1) TWI688951B (ja)
WO (1) WO2016067805A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10290327B2 (en) * 2017-10-13 2019-05-14 Nantero, Inc. Devices and methods for accessing resistive change elements in resistive change element arrays
KR102429905B1 (ko) 2018-01-08 2022-08-05 삼성전자주식회사 리드 디스터브를 줄일 수 있는 저항성 메모리 장치의 동작 방법
JP2019164873A (ja) * 2018-03-20 2019-09-26 東芝メモリ株式会社 半導体記憶装置およびその制御方法
KR102476355B1 (ko) * 2018-05-10 2022-12-09 삼성전자주식회사 레퍼런스 셀을 포함하는 저항성 메모리 장치 및 그것의 동작 방법
US10937494B2 (en) * 2019-02-15 2021-03-02 Arm Limited Increasing current to memory devices while controlling leakage current
JP6887457B2 (ja) * 2019-03-01 2021-06-16 力晶積成電子製造股▲ふん▼有限公司Ｐｏｗｅｒｃｈｉｐ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｒｐｏｒａｔｉｏｎ 基準電圧発生回路及び不揮発性半導体記憶装置
US10896726B2 (en) * 2019-04-02 2021-01-19 Junsung KIM Method for reading a cross-point type memory array comprising a two-terminal switching material
JP2021034073A (ja) * 2019-08-20 2021-03-01 キオクシア株式会社 記憶装置
JP2022126406A (ja) * 2021-02-18 2022-08-30 キオクシア株式会社 半導体記憶装置
US11830540B2 (en) * 2021-12-12 2023-11-28 Nanya Technology Corporation Circuit for sensing antifuse of DRAMs
US11972799B2 (en) * 2022-03-01 2024-04-30 Winbond Electronics Corp. Filament forming method for resistive memory unit

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001243760A (ja) * 2000-03-01 2001-09-07 Victor Co Of Japan Ltd 磁気抵抗効果デバイス及び磁性薄膜メモリ
JP4712204B2 (ja) * 2001-03-05 2011-06-29 ルネサスエレクトロニクス株式会社 記憶装置
JP4152668B2 (ja) * 2002-04-30 2008-09-17 株式会社ルネサステクノロジ 半導体記憶装置
JP3968274B2 (ja) * 2002-07-08 2007-08-29 富士通株式会社 半導体記憶装置
JP2004171625A (ja) * 2002-11-18 2004-06-17 Renesas Technology Corp 不揮発性記憶装置
JP4646634B2 (ja) * 2005-01-05 2011-03-09 ルネサスエレクトロニクス株式会社 半導体装置
JP2009211735A (ja) 2008-02-29 2009-09-17 Toshiba Corp 不揮発性記憶装置
JP5175769B2 (ja) * 2009-02-25 2013-04-03 株式会社東芝 半導体記憶装置
JP5284225B2 (ja) * 2009-09-01 2013-09-11 株式会社東芝 不揮発性半導体記憶装置とその読み出し方法
WO2012032775A1 (ja) * 2010-09-07 2012-03-15 パナソニック株式会社 抵抗変化型不揮発性記憶装置の検査方法および抵抗変化型不揮発性記憶装置
KR101194933B1 (ko) * 2010-12-08 2012-10-25 에스케이하이닉스 주식회사 비휘발성 메모리 장치
US8923040B2 (en) * 2013-01-30 2014-12-30 Taiwan Semiconductor Manufacturing Co., Ltd. Accommodating balance of bit line and source line resistances in magnetoresistive random access memory

Also Published As

Publication number Publication date
JPWO2016067805A1 (ja) 2017-09-07
US10395730B2 (en) 2019-08-27
CN107077890A (zh) 2017-08-18
KR20170078596A (ko) 2017-07-07
US20180025778A1 (en) 2018-01-25
TWI688951B (zh) 2020-03-21
TW201616503A (zh) 2016-05-01
CN107077890B (zh) 2020-10-27
WO2016067805A1 (ja) 2016-05-06

Similar Documents

Publication Publication Date Title
JP6524109B2 (ja) 不揮発性メモリ装置
JP4570886B2 (ja) 相変化メモリデバイス
KR100843144B1 (ko) 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
US7245526B2 (en) Phase change memory device providing compensation for leakage current
JP5052805B2 (ja) メモリを読み出すためのビット特定基準レベルの使用
US20190341112A1 (en) Operations on memory cells
US8085576B2 (en) Semiconductor memory device
US8625329B2 (en) Semiconductor storage device including variable resistive elements
JP2009266325A (ja) 電流センス回路及びこれを備えた半導体記憶装置
JP6547758B2 (ja) 不揮発性メモリ装置、および不揮発性メモリ装置の制御方法
JP2012038408A (ja) 半導体記憶装置およびその駆動方法
CN110910931A (zh) 存储器设备
US20180268878A1 (en) Non-volatile semiconductor memory device
KR102471567B1 (ko) 메모리 장치 및 메모리 장치의 제어 방법
JP5657876B2 (ja) 半導体メモリ装置
TWI675438B (zh) 半導體記憶裝置
US9472276B1 (en) Semiconductor apparatus for reading stored information of a resistor or cell
KR102374096B1 (ko) 이중 더미 워드라인을 활용한 크로스 포인트 어레이 메모리 장치
US11514965B2 (en) Resistive memory device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170706

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190318

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190426

R150 Certificate of patent or registration of utility model

Ref document number: 6524109

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees