JP6490921B2 - 表示装置、及びその製造方法 - Google Patents

表示装置、及びその製造方法 Download PDF

Info

Publication number
JP6490921B2
JP6490921B2 JP2014162742A JP2014162742A JP6490921B2 JP 6490921 B2 JP6490921 B2 JP 6490921B2 JP 2014162742 A JP2014162742 A JP 2014162742A JP 2014162742 A JP2014162742 A JP 2014162742A JP 6490921 B2 JP6490921 B2 JP 6490921B2
Authority
JP
Japan
Prior art keywords
layer
display device
film
substrate
sealing film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014162742A
Other languages
English (en)
Other versions
JP2016039078A (ja
Inventor
大原 宏樹
宏樹 大原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2014162742A priority Critical patent/JP6490921B2/ja
Priority to TW104122615A priority patent/TWI584512B/zh
Priority to KR1020150108815A priority patent/KR101733293B1/ko
Priority to US14/818,390 priority patent/US9673419B2/en
Priority to CN201510484923.3A priority patent/CN105374848B/zh
Publication of JP2016039078A publication Critical patent/JP2016039078A/ja
Application granted granted Critical
Publication of JP6490921B2 publication Critical patent/JP6490921B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • H10K59/873Encapsulations
    • H10K59/8731Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/844Encapsulations

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Engineering & Computer Science (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Description

本発明は、基板上に封止膜が形成される表示装置、及びその製造方法に関する。
例えば、有機エレクトロルミネッセンス素子(以下、有機EL素子と記す)を備える表示装置には、封止膜が用いられている。有機EL素子を備える表示装置は、TFT(Thin Film Transistor)基板と対向基板を備え、TFT基板上には、表示領域に複数の画素回路が形成される。画素回路の一部として、TFT基板上に有機EL層が形成される。一般に、有機EL素子などの半導体デバイスは、空気中の水分や酸素などから悪影響を受けやすく、画素回路を保護する目的で、封止膜が形成される。TFT基板と対向基板とが貼り合わせされ、表示領域に形成される複数の画素回路は封止される。
表示装置は、外部から表示画像情報や電源を入力するために、外部と接続するための端子部を備えており、端子部はTFT基板に形成されるのが一般的である。すなわち、TFT基板には、対向基板と貼り合わされる領域(表示領域及び額縁領域)に加えて、端子部が形成される。すなわち、TFT基板は貼り合わされる対向基板よりもさらに広がっている。製造工程において、TFT基板上に形成される封止膜のうち、端子部となる領域にある部分を除去することとなる。
特開2011−213847号公報 米国特許公開第2002/125822号明細書
外気から画素回路への水分侵入をより抑制するなど、封止膜の特性を向上させることが望ましい。封止膜に係る技術として、例えば、特許文献1に、ポリシラザンをプラズマ照射することにより形成される変性領域を含むシリコン含有封止膜が開示されている。また、特許文献2に、多層構造の封止膜が開示されている。
しかしながら、封止膜を製造する工程や、端子部となる領域にある封止膜を除去する工程などにおいて、高温環境下での工程作業時間(タクト時間)が長くなると、表示領域に形成される画素回路(例えば、有機EL層など)の信頼性に悪影響を及ぼすこととなる。それゆえ、画素回路への影響を抑制するために、TFT基板上に形成される画素回路を保護するという封止膜としての機能を維持しつつ、より低温の環境下及びより短時間で封止膜を形成したり、端子部にある封止膜を除去したりするのが望ましい。
しかしながら、特許文献1に開示される技術のように、プラズマ照射によりシリコン含有封止膜に変性領域を形成すると、製造工程において、封止膜下にある有機EL層などに悪影響となる。
特許文献2に開示される技術のように、封止膜が複数の層からなる多層構造とする場合、封止膜としての特性を向上させることができる。しかしながら、多層構造の封止膜を形成する工程において、ある条件下である層を積層し、次の層を積層する際に、別の条件下とする必要が生じる。当該別の条件に安定化するために、さらに工程が必要となり、工程作業時間がより必要となる。さらに、TFT基板上の端子部となる領域にある封止膜を除去する工程において、ある条件下である層を除去し、その下にある次の層を除去する際に、別の条件下とする必要が生じ、さらに工程が必要となり、工程作業時間がより必要となる。
本発明は、かかる課題を鑑みてなされたものであり、封止膜に関係する工程に起因する画素回路への悪影響が抑制される表示装置、及びその製造方法の提供を目的とする。
(1)本発明に係る表示装置は、基板上に、画素回路と、多層構造を有する封止膜と、が順に形成される、表示装置であって、前記封止膜は、前記画素回路に接して形成され、シリコン含有無機材料からなる第1層を含み、前記第1層は、少なくとも一部の成分が積層方向に沿って連続的に変化する、混合成膜である。
(2)上記(1)に記載の表示装置であって、前記封止膜は、前記第1層の上面の少なくとも一部に形成され、樹脂材料からなる第2層をさらに含んでもよい。
(3)上記(2)に記載の表示装置であって、前記第1層の上面を構成する組成は、前記第1層の下面を構成する組成と比較して、前記第2層の下面に対する密着性がより高くてもよい。
(4)上記(1)乃至(3)のいずれかに記載の表示装置であって、前記第1層の下面を構成する組成は、窒化シリコン、酸窒化シリコン、及び酸化シリコンから選択されるいずれかであってもよい。
(5)上記(1)乃至(3)のいずれかに記載の表示装置であって、前記第1層の下面を構成する組成は、窒化シリコンであり、前記第1層の上面を構成する組成は、酸化シリコン及び無結晶シリコンから選択されるいずれかであってもよい。
(6)上記(2)又は(3)に記載の表示装置であって、前記第2層の前記樹脂材料は、有機樹脂であってもよい。
(7)上記(1)乃至(6)のいずれかに記載の表示装置であって、前記画素回路は、有機エレクトロルミネッセンス層を含んでいてもよい。
(8)本発明に係る表示装置の製造方法は、基板上に、画素回路と、多層構造を有する封止膜と、が順に形成される、表示装置の製造方法であって、前記封止膜は、前記画素回路に接して形成され、シリコン含有無機材料からなる第1層を含み、前記第1層を、少なくとも一部の成分を積層方向に沿って連続的に変化させて順に成膜してもよい。
(9)上記(8)に記載の表示装置の製造方法であって、化学気相成長法を用いて前記第1層を形成し、その工程において、流入するプロセスガスの種類とそれぞれの流量を連続的に変化させてもよい。
(10)上記(9)に記載の表示装置の製造方法であって、前記封止膜は、樹脂材料からなる第2層をさらに含み、前記第1層の上面の少なくとも一部に、前記第2層を形成してもよい。
本発明の実施形態に係る表示装置の斜視図である。 本発明の実施形態に係る表示装置の製造工程の途中を示す図である。 本発明の実施形態に係る表示装置の断面図である。 本発明の実施形態に係る表示装置のTFT基板の断面図である。 本発明の実施形態に係る表示装置の封止膜の構造を示す概念図である。 本発明の実施形態の第1例に係る封止膜の濃度変化を模式的に表した概念図である。 本発明の実施形態の第1例に係る封止膜の濃度変化を模式的に表した概念図である。 本発明の実施形態の第1例に係る封止膜の濃度変化を模式的に表した概念図である。 本発明の実施形態の第2例に係る封止膜の濃度変化を模式的に表した概念図である。 本発明の実施形態の第2例に係る封止膜の濃度変化を模式的に表した概念図である。 本発明の実施形態の第2例に係る封止膜の濃度変化を模式的に表した概念図である。 本発明の実施形態の第2例に係る封止膜の濃度変化を模式的に表した概念図である。 本発明の実施形態に係る表示装置の断面図である。 本発明の実施形態に係る表示装置の断面図である。 本発明の実施形態に係る表示装置のTFT基板の断面図である。 本発明の実施形態に係る表示装置のTFT基板の断面図である。 本発明の実施形態に係る表示装置のTFT基板の断面図である。 本発明の実施形態に係る表示装置のTFT基板の断面図である。
以下に、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
図1は、本発明の実施形態に係る表示装置の斜視図である。当該実施形態に係る表示装置は有機EL表示装置1である。図1に示すように、有機EL表示装置1は、画素回路が形成されるTFT基板11と、カラーフィルタ(CF)が形成されるCF基板12と、ICドライバ13と、FPC14(フレキシブルプリント基板)と、を含んでいる。TFT基板11の上面のうち、表示領域DAを含む領域に、CF基板12が貼り合わせされており、外気から封止されている。TFT基板11とCF基板12とで有機ELパネルが構成される。TFT基板11の上面のうち、CF基板12が貼り合わされる部分の外側に、端子部が形成されており、端子電極や配線が露出している。端子部上にICドライバ13が設置され、端子部の複数の端子電極それぞれと接続される電気配線を備えるFPC14が、異方導電フィルム(Anisotropic Conductive Film:ACF)を介して、端子部に熱圧着にて接続されている。
図2は、当該実施形態に係る表示装置の製造工程の途中を示す図である。複数のTFT基板11が並んで配置される1枚の基板(アレイ基板)の表面に、全面に亘って封止膜を形成する。複数のTFT基板11に対応する複数のCF基板12が並んで配置される1枚の基板を貼り合わせし(さらに研磨する場合もある)、さらに、個片に切り出し(カットし)て、複数のセル3を形成する。トレイ2上に複数のセル3を並べて配置し、封止膜を除去する工程を施してTFT基板11上の端子部となる部分を露出させる。図2は、トレイ2上に複数のセル3が並んで形成されている状態を示している。
図3は、当該実施形態に係る表示装置の断面図である。図3は、図1に示す表示装置を縦方向に切る断面を、すなわち、端子部からFPC14が延びる方向に切る断面を、模式的に示している。図3に示す通り、ガラス基板20上に、TFT回路層TFTCLが形成され、TFT回路層TFTCL上に有機EL素子OLEDが形成される。TFT基板11の上面には、封止膜33が形成されるが、前述の通り、端子部TUが形成される領域にある封止膜は除去されており、端子部TUの端子電極や配線が露出している。端子部TU上にICドライバ13が設置され、FPC14が端子部TUに接続されている。
CF基板12は、ガラス材料からなる透明基板40の表面(図3に示す下面)には、カラーフィルタ41が形成されている。カラーフィルタ41には、TFT基板11に形成される複数の画素回路それぞれに対応する色のフィルタが、当該画素回路に対向して規則的に並んでいる。TFT基板11とCF基板12は表示領域DAの周りにある額縁領域に形成されるシール材34(ダム剤)を介して、互いに対向するよう貼り合わされ、外気から封止される。TFT基板11とCF基板12とが封止される空間には、充填材35が満たされている。充填材35は、樹脂であってもよいし、不活性ガスであってもよい。
図4は、当該実施形態に係る表示装置のTFT基板11の断面図である。図4は、TFT基板11に画素回路が備えられる部分(表示領域DA)の断面を表している。画素回路はTFT(薄膜トランジスタ)を含んでおり、ガラス基板20上にTFTが形成されている。図4に示すTFTは、トップゲート型TFTであり、TFTの半導体膜は低温ポリシリコン(LTPS)である。図4に示す通り、ガラス基板20上に、所定の形状の半導体膜21(LTPS)が形成される。さらに、基板の全面にゲート絶縁膜22が形成され、半導体膜21のチャネル領域に対向するよう、ゲート絶縁膜22の上に、所定の形状のゲート電極膜23が形成され、さらに、基板の全面に亘って絶縁膜24が形成される。半導体膜21のチャネル領域の両側には(p型又はn型の)不純物が添加される。半導体膜21の不純物領域にそれぞれ達するように、絶縁膜24及びゲート絶縁膜22が除去されておりスルーホールが形成されている。ゲート電極膜23の両側それぞれに、スルーホールを埋め込むとともに、スルーホールの周辺にある絶縁膜24上に、金属層25が形成される。さらに、基板の全面にパッシベーション膜26が形成され、パッシベーション膜26上に、平坦化膜27が形成される。ここで、金属層25のうち、一方がソース電極、他方がドレイン電極となる。半導体膜21、ゲート電極膜23及び金属層25とで、TFTを構成している。表示領域DAに設けられる複数の画素回路それぞれに、TFTは形成される。また、図3に示すTFT回路層TFTCLは、図4に示す半導体膜21、ゲート絶縁膜22、ゲート電極膜23、絶縁膜24、金属層25、パッシベーション膜26、及び平坦化膜27である。
TFTの一方の金属層25(ソース電極/ドレイン電極)に達するように、平坦化膜27及びパッシベーション膜26が除去されスルーホールが形成されている。各画素回路それぞれに、スルーホールを埋め込むとともに、所定の形状を有する陽極28が形成される。隣り合う陽極28同士を絶縁するように、バンク29が形成されている。そして、陽極28及びバンク29を覆うように全面に亘って有機EL層30が、有機EL層30を覆うように第1陰極31が、第1陰極31を覆うように第2陰極32が、さらに、第2陰極32を覆うように封止膜33が、順に積層される。ここで、第1陰極31はIZO(酸化インジウム亜鉛:登録商標)膜やITO膜などであり、第2陰極32は導電性有機膜である。この導電性有機膜は、ポリマーアセチレン、ポリチオフェン類、又はポリマーコンポジットを用いることができる。また、PEDOT:PSS[Poly(3,4-ethylenedioxythiophene) : Poly(styrenesulfonate)]であってもよく、電荷発生層(CGL:Charge Generation Layer)と同一の材料であっても良い。各画素回路に備えられる1つの陽極28と、(複数の画素回路で共通の)有機EL層30と、第2陰極31と、第2陰極32とで、図3に示す1つの有機EL素子OLEDを構成している。すなわち、画素回路は有機EL素子OLEDを含んでいる。なお、陽極(陽極28)や陰極(第1陰極31及び第2陰極32)の透過性や材料は、有機EL素子OLEDの発光型によって選択すればよい。当該実施形態に係る有機EL素子OLEDはトップエミッション型であり、陽極を反射電極と、陰極を透光性の高い電極と、それぞれしている。具体的には、陽極28は、ITO膜、Ag膜、及びITO膜からなる3層構造を有している。なお、ここで、陰極は、IZO膜からなる第1陰極31と、導電性有機膜からなる第2陰極32と、の2層構造としている。第2陰極32を第1陰極31の上に形成することにより、陰極を所望の低抵抗とすることが出来る。しかしながら、陰極の構成はこれに限定されることはなく、陰極を、ITO膜やIZO膜などの一層構造としてもよい。さらに、薄いAg,Al、AlMg,AlLi、MgAg等の低仕事関数の金属層と、この低仕事関数の金属層上のITO膜やIZO膜などの透明金属酸化膜層と、この透明金属酸化膜層上の導電性有機膜層と、の3層構造としてもよい。
図5は、当該実施形態に係る表示装置の封止膜33の構造を示す概念図である。当該実施形態に係る封止膜33は、基板側から(ガラス基板20側)図4の矢印に示す積層方向に沿って順に積層される、第1層L1、第2層L2、及び第3層L3の3層からなる3層積層構造(多層構造)を有している。すなわち、第1層L1は、封止膜33の多層構造のうち、最下層に位置する層であり、画素回路に接して形成される。ここで、画素回路の最上層は、陰極(第2陰極32)であるので、第1層L1は陰極に接して形成される。本発明の主な特徴は、封止膜33の第1層L1の構成にあり、混合成膜であることにある。ここで、混合成膜とは、成膜工程を止めることなく複数の層を連続的に形成することにより、界面を有しない(又は、界面が明確でない)1つの層となる膜をいう。混合成膜では、少なくとも一部の成分が積層方向に連続的に変化している。例えば、化学気相成長(Chemical Vapor Deposition:以下、CVD)法によって当該混合成膜を形成する場合においては、ある組成のためのプロセスガスから、成膜工程を止めることなく、当該プロセスガスを徐々に減少・停止させつつ、他の組成のための別のプロセスガスを徐々に追加していくことによって、当該ある組成から当該他の組成へ連続的に変化する(すなわち、界面を有しない)1つの層が形成される。なお、混合成膜は、成膜工程を止めて、順に2層(又はそれ以上)が形成される膜を含まないものとする。
当該実施形態において、封止膜33は、シリコン(Si)含有無機材料からなる第1層L1,樹脂材料からなる第2層L2、及び無機材料からなる第3層L3からなる3層構造である。第2層L2は、例えばアクリル樹脂、ポリイミド樹脂などの有機樹脂膜であり、第3層L3はSiNなどの無機膜(Si含有無機膜)である。当該実施形態に係る第1例では、第1層L1は、基板側から見てSiN(窒化シリコン)からSiO(酸化シリコン)へ連続的に変化する混合成膜である。また、当該実施形態に係る第2例では、第1層L1は、基板側から見てSiNからa−Si(非結晶シリコン)へ連続的に変化する混合成膜である。第1層L1及び第3層L3の膜厚はそれぞれ、200〜1000nmの範囲が望ましく、350nm〜450nmの範囲がさらに望ましい。第2層L2の膜厚は200〜1000nmの範囲が望ましい。なお、第2層L2は、後述する通り、第1層L1の上面の少なくとも一部に形成され、第1層L1の上面のうち第2層L2が形成されない領域もあり得る。ここで言う第2層L2の膜厚とは、第2層L2が形成される領域において最も大きい膜厚の値を言う。
本発明の効果を議論するために、当該第1例の第1層L1の代わりに、SiN層及びSiO層の2層を形成する場合を考える。この場合、封止膜は、SiN層(第1SiN層)、SiO層、アクリル樹脂層、及びSiN層(第2Si層)が順に積層される4層構造を有している。かかる封止膜を第1の比較例とする。
当該実施形態に係る封止膜33の第1層L1は、陰極(第2陰極32)上に形成されている。第1層L1の下面を構成する組成は、封止膜33よりも下層にある陰極(第2陰極32,第1陰極31)や有機EL層30へ、水分が侵入するのを抑制するために、SiN(SiNと表記してもよい)であることが望ましい。しかし、これに限定されることはなく、第1層L1の下面を構成する組成は、SiON(酸窒化シリコン:SiOと表記してもよい)又はSiO(SiOと表記してもよい)であってもよい。また、第1層L1の上面は、第1層L1の上側に積層される第2層L2との密着性を確保するために、SiOやa−Siが望ましいが、第1層L1の上面を構成する組成は、第1層L1の下面を構成する組成と比較して、第2層L2の下面に対する密着性がより高い組成であればよい。同様に、第3層L3を構成する組成はSiNが望ましいが、SiON又はSiOであってもよい。また、第2層L2を構成する組成は樹脂材料であり、アクリル樹脂、ポリイミド樹脂、エポキシ樹脂などの有機樹脂が望ましいが、シロキサンなどのシリコン樹脂などの無機樹脂であってもよい。第1層L1の上面を構成する組成は、第2層L2に対する密着性を確保する観点から選択すればよい。
第1の比較例に係る封止膜をCVD法によって形成する場合、第1SiN層の成膜と、SiO層の成膜との間に、切り替えステップが必要となる。具体的には、チャンバー内を真空に引くための時間、プロセスガスを切り替えて流量を安定化させるための時間、及びプラズマ状態を安定化させるための時間など、実際に成膜を行う処理以外のステップである。これに対して、当該実施形態に係る封止膜33をCVD膜によって形成する場合、かかるステップは不要となり、工程作業時間を短縮することが出来るので、有機EL層30を構成する有機EL材料などに及ぼす悪影響を低減させることが出来る。環境温度が100℃を超えると、有機EL材料の劣化が生じたり結晶化しやすくなるからである。また、第1の比較例に係る封止膜のSiO層を形成する場合、10nm以下の薄膜となることが考えられ、かかる薄膜を安定的に成膜するために高い制御性が要求され、歩留まりが低下してしまう。これに対して、当該実施形態に係る封止膜33では、第1層L1と第2層L2との界面領域(すなわち、第1層L1の上面及び上面より下側の非常に薄い領域)のみSiO(又は、a−Si)であればよく、上側に積層される層(第2層L2)との密着性という観点では、第1の比較例と同程度の封止効果が得られる。それにもかかわらず、高い制御性が必要なく、歩留まりが向上するという更なる効果を奏する。
端子部となる領域にある封止膜を除去する工程においても、例えば、ドライエッチングによってかかる領域にある封止膜を除去する場合、エッチングレートを変化させるのみで、それ以外のエッチング条件を保ったまま、当該実施形態の封止膜33の第1層L1を除去することが出来る。これに対して、第1の比較例に係る封止膜のSiO層とSiN層をドライエッチングによって除去する場合について考える。SiOに対するSiNの選択比が大きいので、SiNと同じエッチング条件ではSiOの除去にかかる時間が長くなる。また、SiO層の除去とSiN層の除去とエッチング条件を変えるためには、切り替えステップが必要となり、工程作業時間がさらに長くなってしまう。よって、当該実施形態に係る封止膜33の除去を、第1比較例に係る封止膜の除去よりも、短い工程作業時間で実現することが出来る。この工程においても、有機EL材料などに及ぼす悪影響を低減させることが出来る。例えば、ドライエッチングを用いる場合、工程作業時間が短縮されることにより、エッチングガスの使用量を低減することが出来る。フッ素系ガス(特に、SFガス)は環境に対して悪影響が大きいので、エッチングガスにフッ素系ガスを用いる場合には、環境に対する悪影響を抑制するという更なる効果を奏する。
封止膜を形成する工程や(端子部にある)封止膜を除去する工程における工程作業時間を短縮することが出来るので、製造工程において有機パネルを低い温度の環境下におくことが出来、有機パネルへの熱による悪影響を低減することが出来、より高い信頼性の表示装置を実現することが出来る。
以下に、当該実施形態に係るTFT基板11の製造方法を説明する。公知のLTPS工程にて、ガラス基板20上にTFT回路層TFTCL(半導体膜21から平坦化膜27までの複数の層:図3参照)を形成する。
次に、有機EL素子OLEDの形成について説明する。平坦化膜27上に、所定の形状を有する複数の陽極28を形成し、陽極28の端部を覆って、例えば、アクリル樹脂、ポリイミド樹脂、又はTEOS(正ケイ酸4エチル:Si(OC)などをバンク材料として、バンク29を形成する。陽極28上であって、バンク29が形成されない領域が開口部であり、開口部によって発光領域が規定される。バンク29は、基板全体に塗布法(スピン、インクジェット等)によりバンク材料を成膜し、その後、フォトマスクによりパターニングする。
陽極28及びバンク29を覆うように全面に亘って、蒸着法により、低分子材料からなる有機EL層30を形成する。有機EL層30は、電子注入、電子輸送、ホール輸送などの機能を多層膜で分離分担するスタック構造を有し、当該有機EL素子OLEDは、機能分離型素子である。蒸着法以外には、高分子材料の場合、印刷、インクジェット、及びレーザ転写なども適用できる。さらに、有機EL層30を覆うように全面に亘って、第1陰極31、第2陰極32、及び封止膜33を順に形成する。
次に、封止膜33の形成について説明する。第1層L1及び第3層L3は、CVD法によって形成される。CVD法におけるプロセスガスの種類とそれぞれの流量の例については、表1に示す。流量の単位は、slm(Standard Litter per Minute)である。SiN、SiO、及びa−Siそれぞれによる層を形成する際に、プロセスガスに用いるガスの種類とそれぞれの流量が、表1に示されている。設計から実際の作製において、封止膜の成膜条件を変更することがあり得るので、ガス流量に適したMFC(マスフローコントローラー)を設置することが望ましい。
Figure 0006490921
当該実施形態に係る第1層L1は、基板側からみて、SiNからSiO(第1例)又はa−Si(第2例)へ連続的に変化する混合成膜である。それゆえ、第1例に係る第1層L1を形成するとき、SiNを形成するために、SiHガス、NHガス、Hガス、及びNガスをそれぞれ表1に示す所定の流量となるよう一定に維持して、基板側から所定の厚さ成膜する。そして、成膜工程を止めることなく、SiHガス、NHガス、Hガス、及びNガスの流量を連続的に減少させる。SiHガスの流量を0.09まで変化させるとともに、NHガス、Hガス、及びNガスの流量をゼロまで変化させる。さらに、NOガスの流量をゼロから1.3まで増加させる。これにより、窒素(N)の濃度や水素(H)の濃度が積層方向に沿って連続的に減少する(単調減少する)とともに、酸素(O)の濃度が積層方向に沿って連続的に増加する(単調増加する)。よって、第1層L1の下面(及び下面から上側の少なくとも非常に薄い領域)はSiNによって形成され、第1層L1の上面(及び上面から少なくとも下側の少なくとも非常に薄い領域)はSiOによって形成される。同様に、第2例に係る第1層L1を形成するとき、基板側から所定の厚さのSiNを成膜してから、成膜工程を止めることなく、SiHガス、NHガス、Hガス、及びNガスの流量を連続的に減少させて、SiHガスの流量を0.33まで変化させるとともに、NHガス、Hガス、及びNガスの流量をゼロまで変化させる。さらに、Arガスの流量をゼロから16.5まで増加させる。これにより、Nの濃度やHの濃度が積層方向に沿って連続的に減少する(単調減少する)。よって、第1層L1の下面はSiNによって形成され、第1層L1の上面はa−Siによって形成される。
第2層L2は、例えばアクリル樹脂などの有機樹脂膜であり、公知の塗布方法などによって第2層L2を形成する。さらに、第3層L3をCVD法によって形成する。以上により、TFT基板11を形成する。その後について、公知の工程によって、表示装置が形成される。なお、TFT基板11上の端子部となる領域にある封止膜を除去する工程については、後述する。
図6A乃至図6Cは、当該実施形態の第1例に係る封止膜33の濃度変化を模式的に表した概念図である。図の横軸は、積層方向に沿う位置(高さ)を表しており、単位はnmである。図は、右側から左側へ積層方向に沿う位置(高さ)を示しており、右側がTFT基板側であり、左側がCF基板側となる。図の縦軸は、対応する成分の濃度を対数スケールによって表したものであり、単位は任意である。図6AはOの濃度を、図6BはNの濃度を、図6CはHの濃度を、それぞれ示している。図に示す対応する各成分の濃度は、例えば、SIMS分析や断面SEM−EDX分析を用いて測定することが可能である。すなわち、例えばSIMS分析によって、第1層L1における対応する成分が連続的に濃度変化する状態を測定することが出来る。なお、SIMS分析では、プロファイルへの影響を考慮して分析する方向を選択することが出来る。通常は、積層方向と反対方向に沿う方向(図の左側から右側へ向かう方向:TFT基板の上方から下方へ向かう方向)、すなわち、順方向(front side)に分析すればよい。しかしながら、目的により、積層方向に沿う方向、すなわち、逆方向(back side)に分析してもよいし、両方向(双方向)に分析してもよい。逆方向に分析することを、SSDP−SIMS、バックサイドSIMS、又は裏面SIMSなどと呼ばれている。ただし、当該実施形態に係る封止膜33の分析には、通常(順方向)のSIMS分析が好適である。
当該実施形態の第1例に係る封止膜33では、図6Aに示すOの濃度変化が顕著である。積層方向(下方から上方)に沿って、第1層L1の成膜工程において、徐々にNOガスの流量を増加させており、それに伴い、第1層L1において図6Aの右側から左側にかけてOの濃度が連続的に上昇している(単調増加する)。具体的には、第1層L1の下面においてOの濃度は低濃度(実質的にゼロ)であり、NOガスを用い始めて流量を増加させるのに伴い第1層L1の上面に向けて連続的に上昇している。そして、第2層L2との界面において不連続に減少し、第2層L2においては低濃度(実質的にゼロ)である。実際の分析結果には、第1層L1と第2層L2との界面において、Oの濃度は有限の幅で急峻に変化しており、急勾配の濃度変化が見られるが、第1層L1におけるOの濃度の連続的な変化(緩やかな勾配)とは明らかに異なる。第1層L1におけるOの濃度の下方から上方(界面)へ近づける際の極限値(外挿値)と、第2層L2におけるOの濃度の上方から下方(界面)へ近づける際の極限値と、が異なっている。また、第1層L1と第2層L2との界面の前後において、Oの濃度の変化率(微分係数)は異なる値を取り、Oの濃度は有限の幅で急峻に変化しており、界面において変化率は実質的に算出不可(特異点)となっている。
また、第1層L1の成膜工程において、徐々にSiHガス、NHガス、Hガス、及びNガスの流量を連続的に減少させている。よって、第1層L1において、図6Bの右側から左側にかけてNの濃度が連続的に下降しており(単調減少しており)、図6Cの右側から左側にかけてHの濃度が連続的に下降している(単調減少している)。第1層L1の上面付近において、NHガスやNガスの流量が実質的にゼロとなっており、NOガスの流量は低い(1.3)ので、第1層L1の上面付近におけるNの濃度は小さい。また、第2層L2のNの濃度も同様に小さく、第1層L1と第2層L2の界面において、Nの濃度はほぼ等しい。すなわち、第1層L1におけるNの濃度の下方から上方(界面)へ近づける際の極限値と、第2層L2におけるNの濃度の上方から下方(界面)へ近づける際の極限値とは、近い値又は同じ値を取る。しかしながら、第1層L1と第2層L2との界面の前後において、Nの濃度の変化率(微分係数)は異なる値を取り、界面において変化率は実質的に特異点となっている。
同様に、第1層L1において、第1層L1の上面付近におけるNHガスやHガスの流量が実質的にゼロとなっており、SiOを形成するためのSiHガスの流量は低い(0.09)であるので、第1層L1の上面付近におけるHの濃度は非常に小さい。アクリル樹脂はHを含んでいるので、第2層L2のHの濃度は第1層L1の上面付近のHの濃度と比べて非常に大きい。すなわち、第1層L1におけるHの濃度の下方から上方(界面)へ近づける際の極限値と、第2層L2におけるHの濃度の上方から下方(界面)へ近づける際の極限値と、が異なっている。また、第1層L1と第2層L2との界面の前後において、Hの濃度の変化率(微分係数)は異なる値を取り、界面において変化率は実質的に算出不可(特異点)となっている。
第1層L1と第2層L2の成膜工程、及び第2層L2と第3層L3の成膜工程は、ともに不連続である。それゆえ、第1層L1の成膜工程と第2層L2の成膜工程との間に、切り替えステップを含んでいる。第2層L2の成膜工程と第3層L3の成膜工程についても同様である。それゆえ、各成分の濃度は、実質的にゼロである場合や、たまたま成分の濃度が一致する場合を除き、第1層L1と第2層L2の界面において、及び第2層L2と第3層L3の界面において、各成分の濃度は不連続的に変化する。また、第2層L2は塗布法によって成膜しているので、第2層L2において各成分の濃度はほぼ一定に維持され、大きな変化は見られない。同様に、第3層L2の成膜工程において、CVD法に用いるガス種とその流量は一定に維持されるので、第3層L3において各成分の濃度はほぼ一定に維持され、大きな変化は見られない。
当該実施形態の第1例に対して、第1比較例に係る封止膜の濃度変化についても考察する。第1例に係る第1層L1の代わりに、SiN層とSiO層が基板側から順に積層される2層構造となっている。それゆえ、Oの濃度は、SiN層で非常に小さく(実質的にゼロ)、SiO層で大きくなっている。また、NやHの濃度は、SiN層で大きく、SiO層で非常に小さくなっている。各層の成膜工程それぞれにおいて、CVD法において用いるガス種とその流量は一定に維持されるので、SiN層とSiO層それぞれにおける各成分の濃度はほぼ一定となり、SiN層とSiO層との界面において不連続である。すなわち、SiN層における各成分の濃度の下方から上方(界面)へ近づける際の極限値と、SiO層における各成分の濃度の上方から下方(界面)へ近づける際の極限値と、が異なっている。また、第1層L1と第2層L2との界面の前後において、各成分の濃度の変化率(微分係数)はともにほぼゼロの値であり、界面において各成分の変化率は実質的に特異点となっている。
よって、当該実施形態の第1例における第1層L1の少なくとも一部の成分の濃度が連続的に変化しているのに対して、第1比較例における第1SiN層及びSiO層の成分の濃度は不連続に変化していると言える。ここで、不連続とは、その位置(高さ)前後において、ある成分の濃度の極限値が異なる値を取ること、又は、その極限値が等しい(又は、十分に近い値と取る)場合であっても、その位置(高さ)前後において、その成分の濃度の変化率が異なる値を取ることをいう。また、少なくとも一部の成分の濃度が不連続に変化する位置(高さ)には、上下の層の界面が存在するとも言える。すなわち、当該実施形態に係る第1層L1は内部に界面を有していないが、第1比較例においては、SiN層とSiO層との間に界面が存在している。
図7A乃至図7Dは、当該実施形態の第2例に係る封止膜33の濃度変化を模式的に表した概念図である。図の縦軸及び横軸は、図6A乃至図6Cのそれらと同じである。図7AはOの濃度を、図7BはNの濃度を、図7CはHの濃度を、図7Dはアルゴン(Ar)の濃度を、それぞれ示している。
当該実施形態の第2例に係る封止膜33では、Oを含むガスは用いられておらず、図7Aに示すOの濃度はほとんど変化が見られず一定である。ただし、製造装置の内材やCVD法で用いるガスの純度などにより変動しうる。第2例に係る封止膜33では、図7Dに示すArの濃度変化が顕著である。第1層L1の成膜工程において、積層方向に沿って徐々にArガスの流量を増加させており、それに伴い、第1層L1においてArの濃度が連続的に上昇している(単調増加している)。そして、第2層L2との界面において不連続に減少し、第2層L2及び第3層L3においては低濃度(実質的にゼロ)である。
また、第1層L1の成膜工程において、第1例と同様に、徐々にSiHガス、NHガス、Hガス、及びNガスの流量を連続的に減少させている。よって、第1層L1において、積層方向に沿ってNの濃度及びHの濃度が連続的に下降している(単調減少している)。第1例と異なり、NOガスを用いていないので、第1層L1の上面(及びその付近)におけるNの濃度は、第1例と比較してさらに小さくなっている。また、a−Siを形成するためのSiHガスの流量(0.33)は第1の例において用いるSiHガスの流量より高いので、第1層L1の上面付近におけるHの濃度は小さいものの、第1例と比べると大きい。
第2層L2及び第3層L3の各成分の濃度は、第1例と基本的に同じである。第1例では、第2層L2(アクリル樹脂)のNの濃度が、第1層L1の上面におけるNの濃度と等しいとしており、第2例における第2層L2のNの濃度が第1例と同じであるとすると、図7Bの第2層L2における濃度変化は上側の破線となる。第2例における第2層L2のNの濃度が第2例における第1層L1の上面におけるNの濃度と等しいとすると、図7Bの第2層L2における濃度変化は下側の破線となる。これらは第2層L2のアクリル樹脂の組成に依存するが、いずれにしても、第1層L1と第2層L2の界面において、Nの濃度は不連続に変化すると言える。
当該実施形態では、第1層L1の下面を構成する組成がSiNであり、第1層L1の上面を構成する組成がSiO(第1例)又はa−Si(第2例)である。このように、第1層L1において、積層方向に沿って、ある組成(組成A)から別の組成(組成B)へ連続的に変化する場合、つまり、2種類の組成(組成A及び組成B)の間で連続的に変化する場合、各成分は、一定に維持されるものを除き、単調増加するか単調減少している。ここで言う単調増加(単調減少)は、いわゆる狭義の単調増加(単調減少)であり、変化の過程において、変化率(微分係数)がゼロとなる状態を含まず、単調増加(単調減少)は変化率(微分係数)が正(負)である。ただし、組成の変化は第1層L1の積層方向に沿って内部で始まる場合や組成の変化が内部で終わる場合がある。それゆえ、下面から変化を始めるまで、及び、変化が終了してから上面までは、変化率(微分係数)がゼロであることはあり得る。
当該実施形態に係る封止膜33の第1層L1及び第3層L3それぞれの層厚は、典型的には400nmである。第1例に係る第1層L1では、積層方向に沿って、SiNからSiOへ連続的に変化している。便宜的に、SiOとなる部分の厚みを以下のようにOの濃度を用いて定義する。図6Aに示す第1層L1の下面(右端)の濃度と上面(左端)の濃度の平均値を求め、その平均値をとる位置から上面までの距離(厚み)をSiOとなる部分の厚みとする。第1例に係る第1層L1のSiOとなる部分の厚みは、50nm以下が望ましく、典型的には10nmである。同様に、第2例において、便宜的に、a−Siとなる部分の厚みを以下のようにNの濃度を用いて定義する。、図7Bに示す第1層L1の下面の濃度と上面の濃度の平均値をとる位置から上面までの距離をa−Siとなる部分の厚みとする。第2例に係る第1層L1のa−Siとなる部分の厚みは、50nm以下が望ましく、典型的には1nmである。a−Siとなる部分は、着色しない程度の厚みが望ましい。
本発明の主な特徴は、封止膜に混合成膜を含むことにある。当該実施形態に係る封止膜33は3層構造を有しており、積層方向に対して最下層にあり、陰極の上側に形成される第1層L1が混合成膜である。封止膜を混合成膜1層によって構成してもよいし、封止膜が多層構造を有し、多層のうち1つ又はそれ以上の層が混合成膜であってもよい。例えば、第1層L1及び第2層L2を1組(2層)の層として、第3層L3の下層に複数組の層が配置される構造としてもよい。そして、その混合成膜を形成する目的によって、混合成膜の構成を選択すればよい。
当該実施形態に係る封止膜33の第1層L1の下面はSiNで形成される。SiNは、水分侵入を防ぐ耐湿性に優れており、陰極と接する第1層L1の下面はSiNで形成されるのが望ましい。第2層L2は、異物に対する保護機能(カバレッジ)や突起部分における封止膜による封止が十分にならない箇所における封止性の向上などを目的として、アクリル樹脂で形成される。第1層の上面は第2層L2との密着性を向上させ、第2層L2が第1層L1から剥離するのを抑制するために、SiO(第1例)又はa−Si(第2例)で形成されるのが望ましい。また、第3層L3は、第1層L1と同様に、耐湿性のためにSiNで形成される。実際には、基板上の全面に形成される第1層L1の上面のうち、平坦性が保たれている領域には、異物が位置される箇所を除き、第2層L2は形成されないか、形成されたとしても層厚は非常に小さくなっている。すなわち、平坦性があって異物が位置する箇所や、平坦性が保たれていない領域(凹凸となっている箇所)に、表面エネルギー(濡れ性)によって、第2層L2が島状に形成される。それゆえ、第1層L1や第3層L3が比較的均等な層厚で形成される(層厚分布がほぼ一様)であるのに対して、第2層L2の層厚は場所によって大きく異なり、層厚部分布が大きい(典型的には、0〜800nm)。ただし、第2層L2を形成する材料の量を大きくすると、平坦性が保たれている領域にも膜として形成される。
以下に、当該実施形態に係る封止膜33の封止機能について説明する。図8A及び図8Bは、当該実施形態に係る表示装置の断面図である。図8A及び図8Bは、表示領域DAの周辺の封止箇所(額縁領域)における断面を示している。図8Aは、断面SEM観察に基づいて画像化した断面を示しており、図8Bは、図8Aが示す断面を模式的に示している。図8Bに示す通り、ガラス基板20上に絶縁膜が形成され、その上に、平坦化膜27とバンク29とが形成される。ここで、絶縁膜は、ゲート絶縁膜22としているが、これに限定されることはない。ゲート絶縁膜22、絶縁膜24、又はパッシベーション膜26のいずれか、それらの組み合わせなどであってもよい。そして、バンク29の平坦箇所にシール材34が配置されて、TFT基板11とCF基板12は貼り合わせれ、表示領域DAが封止される。平坦化膜27及びバンク29は表示領域DAの周縁からさらに延伸し、それらの端部はTFT基板11の外縁の内側に位置している。
基板の全面に亘って、封止膜33の第1層L1が形成される。しかし、バンク29の端部は絶縁膜から立ち上がるように突出していており、バンク29の端部と絶縁膜との接する箇所は、第1層L1は安定的に形成されない。しかしながら、表面エネルギーにより、バンク29の端部の立ち上がり箇所付近に、図8A及び図8Bに示す通り、第2層L2が形成される。ここで、第1層L1の上面はSiO又はa−Siであり、第1層L1と第2層L2との密着性が確保され、第2層L2が第1層L1から剥離することを抑制する。さらに、基板の全面に亘って、第3層L3が形成され、封止膜33の封止機能が向上されている。なお、図8A及び図8Bに示す構成はあくまで一例であり、シール材34が配置される領域(シール位置)や、平坦化膜27の端部の位置、バンク29の端部の位置は、設計により変更することが出来る。
図9は、当該実施形態に係る表示装置のTFT基板11の断面図である。図9は、TFT基板11のうち、表示領域DA(画素回路が形成される領域)の平坦面に異物100が付着している箇所の断面の一部を模式的に示している。前述の通り、基板上の陰極(第2陰極32)の上に、全面に亘って、封止膜33の第1層L1が形成される。しかし、陰極上に異物100が付着している場合、異物100の下側には、第1層L1はほとんど形成されず、異物100の上側に第1層L1の一部が形成される。すなわち、かかる箇所は、陰極の上に、第1層L1が安定的に形成されていない箇所である。しかしながら、異物100と基板(第1層L1や陰極)との隙間領域に、表面エネルギーにより、第2層L2が形成される。第1層L1の上面はSiO又はa−Siであり、第1層L1と第2層L2との密着性が確保される。さらに、基板の全面に亘って、第3層L3が形成され、封止膜33の封止機能が向上されている。もしも封止膜が第2層L2を含まず、ともにSiN層からなる2層構造を有している場合、異物100と下層にあるSiN層との隙間領域(図9に示す領域101)には、十分に封止膜が形成されず、隙間(す)が生じてしまい、封止膜のかかる箇所における封止性は十分ではない。第2層L2なしに封止性を向上させるためには、SiNからなる封止膜の膜厚を当該実施形態に係る封止膜33の膜厚よりも大きくする(例えば、5μm以上)必要が生じてしまう。これに対して、当該実施形態に係る封止膜33は、第1層L1と第3層L3との間に、第2層L2を有する3層構造である上に、第1層L1の上面はSiOとなっているので、異物100に対する保護機能が向上しており、図9に示す領域101に隙間(す)が生じることを抑制することが出来る。
図10は、当該実施形態に係る表示装置のTFT基板11の断面図である。図10は、TFT基板11のうち、表示領域DA(画素回路が形成される領域)に形成される画素回路の周辺箇所の断面の一部を模式的に示している。図4に示す通り、基板上の平坦化膜27の上に、所定の形状を有する陽極28が形成され、隣り合う陽極28同士を絶縁するように、バンク29が形成されている。図10に示す断面は、陽極28の端部にバンク29が形成される箇所である。バンク29の端部は陽極28から立ち上がるように突出していており、バンク29の端部と陽極28との接する箇所は、第1層L1は安定的に形成されない。しかしながら、図8A及び図8Bに示す断面と同様に、かかる箇所に封止膜33の第2層L2が形成されることにより、封止性が向上している。封止膜の封止性が十分でないと、有機EL層30などに水分が侵入し、表示領域DA上に、不良となる滅点やダークスポット(DS)が発生し得るが、当該実施形態に係る封止膜33は封止性が向上されており、滅点やダークスポットが発生するのを抑制することが出来る。
以下に、当該実施形態に係るTFT基板11の端子部の構成について説明する。図11A及び図11Bは、当該実施形態に係るTFT基板11の断面図であり、端子部に配置される複数の端子電極のうち1つを示している。図11Aは封止膜33を形成する工程後の断面の一部を表しており、図11Bは封止膜33を除去する工程後の断面の一部を表している。TFT基板11の端部には、端子部が設けられている。前述の画素回路を形成する工程において、端子部の複数の端子電極を形成する。図11A及び図11Bに示す端子電極は、4層の電極膜(第1電極膜51、第2電極膜53、第3電極膜54、及び第4電極膜55)で構成されているが、これに限定されることはない。
基板上(ゲート絶縁膜22の上側)に、画素回路のゲート電極膜23を形成する工程において、同じ材料を用いて、第1電極膜51を形成する。絶縁膜24を形成しスルーホールを形成後、画素回路の金属層25を形成する工程において、同じ材料を用いて、第2電極膜53を形成する。画素回路の陽極28を形成する工程において、第3電極膜54及び第4電極膜55を形成する。陽極28はITO膜、Ag膜、及びITO膜からなる3層構造を有しており、第3電極膜54は下側のITO膜で、第4電極膜55は上側のITO膜で、形成する。第3電極膜54と第4電極膜55の間にAg膜を設けてもよいし、設けなくてもよい。そして、TFT基板11の端子部にも、封止膜33を形成する(図11A)。
図2に示す通り、トレイ2上に規則的に並べられたセル3に対して、TFT基板11上の端子部にある封止膜33を除去する工程を施す。ここでは、ドライエッチングによる処理を施す。CF基板12自体がハードマスクとなるので、レジスト等でパターニングすることなく、端子部にある封止膜33をドライエッチングによって除去することが出来る。かかる工程で使用するエッチングガスは、フッ素系ガス(例えば、SF、CF、NFなど)、及び酸素(O)ガスの混合ガスである。さらに、アルゴン(Ar)ガスや窒素(N)ガスを添加する場合もある。特に、ITOに対するSiNの選択比が非常に高いことは特筆すべきことである。それゆえ、SiNを除去しつつ、ITO膜からなる第3電極膜54及び第4電極膜55へのダメージは小さい。ITOは、塩素系ガスではエッチングされやすいが、フッ素系ガスではほとんどエッチングされないからである。それゆえ、当該実施形態において、封止膜33を除去する工程はドライエッチングによって施されるのが望ましいが、これに限定されることはなく、ウェットエッチングやレーザ照射により端子部にある封止膜33を除去してもよい。
当該実施形態においては、TFT基板11及びCF基板12の両方をガラススクラブして、個片に切り出した後に、端子部にある封止膜を除去する工程を施しているが、これに限定されることはないのは言うまでもない。大判状(複数のTFT基板11が形成されるアレイ基板)や短冊状(1列に並ぶTFT基板11が形成される)において、除去する工程を施してもよい。いずれにしても、封止膜33をTFT基板11なりの全面に亘って形成し、端子部にある封止膜を除去することになる。しかしながら、端子部となる領域にマスクをして、封止膜を部分的に(表示領域DAを含む領域に)形成する場合と比べて、画素回路(有機EL層30など)に対する悪影響は抑制することが出来る。封止膜を部分的に形成する場合は、マスクを準備する工程やTFT基板と位置合わせをする工程などがさらに必要となるからである。
以上、本発明の実施形態に係る表示装置について説明したが、本発明に係る表示装置は、上記実施形態に限定されることはない。上記実施形態において、TFT基板11にはガラス基板20を用いたが、樹脂基板、メタル基板などを用いてもよいし、フレキシブルな(可撓性を有する)基板としてもよい。また、上記実施形態において、基板上に形成されるTFTの半導体膜はLTPSとしたが、TFTの半導体膜はa−Siや酸化物半導体であってもよいし、有機TFTを用いてもよい。また、上記実施形態において、TFT基板に貼り合わせる対向基板がカラーフィルタを備えているが、TFT基板がカラーフィルタを備えていてもよい。本発明は、製造工程において熱環境の影響を受けやすい有機EL表示装置に最適であるが、これに限定されることがないのは言うまでもない。基板上に、画素回路と封止膜が形成される表示装置に広く適用することが出来る。
本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。例えば、前述の各実施形態に対して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
1 有機EL表示装置、2 トレイ、3 セル、11 TFT基板、12 CF基板、13 ICドライバ、14 FPC、20 ガラス基板、21 半導体膜、22 ゲート絶縁膜、23 ゲート電極膜、24 絶縁膜、25 金属層、26 パッシベーション膜、27 平坦化膜、28 陽極、29 バンク、30 有機EL層、31 第1陰極、32 第2陰極、33 封止膜、34 シール材、35 充填材、40 透明基板、41 カラーフィルタ、51 第1電極膜、53 第2電極膜、54 第3電極膜、55 第4電極膜、100 異物、101 領域、DA 表示領域、L1 第1層、L2 第2層、L3 第3層、OLED 有機EL素子、TFTCL TFT回路層。

Claims (10)

  1. 第1の基板と、
    前記第1の基板に対向して貼り合わされ、外気から封止される、第2の基板と、
    前記第1の基板と前記第2の基板により封止される空間に配置される、充填材と、
    を備える、表示装置であって、
    前記第1の基板上に、画素回路と、多層構造を有する封止膜と、が順に形成され
    前記第2の基板上に、カラーフィルタが形成され、
    前記封止膜は、前記画素回路に接して形成され、シリコン含有無機材料からなる第1層を含み、
    前記第1層は、少なくとも一部の成分が積層方向に沿って連続的に変化する、混合成膜である、
    ことを特徴とする、表示装置。
  2. 請求項1に記載の表示装置であって、
    前記封止膜は、前記第1層の上面の少なくとも一部に形成され、樹脂材料からなる第2層をさらに含む、
    ことを特徴とする、表示装置。
  3. 請求項2に記載の表示装置であって、
    前記第1層の上面を構成する組成は、前記第1層の下面を構成する組成と比較して、前記第2層の下面に対する密着性がより高い、
    ことを特徴とする、表示装置。
  4. 請求項1乃至3のいずれかに記載の表示装置であって、
    前記第1層の下面を構成する組成は、窒化シリコン、酸窒化シリコン、及び酸化シリコンから選択されるいずれかである、
    ことを特徴とする、表示装置。
  5. 請求項1乃至3のいずれかに記載の表示装置であって、
    前記第1層の下面を構成する組成は、窒化シリコンであり、
    前記第1層の上面を構成する組成は、酸化シリコン及び無結晶シリコンから選択されるいずれかである、
    ことを特徴とする、表示装置。
  6. 請求項2又は3に記載の表示装置であって、
    前記第2層の前記樹脂材料は、有機樹脂である、
    ことを特徴とする、表示装置。
  7. 請求項1乃至6のいずれかに記載の表示装置であって、
    前記画素回路は、有機エレクトロルミネッセンス層を含む、
    ことを特徴とする、表示装置。
  8. 第1の基板と、
    前記第1の基板に対向して貼り合わされ、外気から封止される、第2の基板と、
    前記第1の基板と前記第2の基板により封止される空間に配置される、充填材と、
    を備える、表示装置の製造方法であって、
    前記第1の基板上に、画素回路と、多層構造を有する封止膜と、順に形成する、工程と、
    前記第2の基板上に、カラーフィルタを形成する、工程と、
    前記封止膜は、前記画素回路に接して形成され、シリコン含有無機材料からなる第1層
    を含み、前記第1層を、少なくとも一部の成分を積層方向に沿って連続的に変化させて順に成膜する、第1層成膜工程と、
    を含むことを特徴とする、表示装置の製造方法。
  9. 請求項8に記載の表示装置の製造方法であって、
    前記第1層成膜工程は、化学気相成長法を用いて前記第1層を形成する際に、流入するプロセスガスの種類とそれぞれの流量を連続的に変化させる、
    ことを特徴とする、表示装置の製造方法。
  10. 請求項9に記載の表示装置の製造方法であって、
    前記封止膜は、樹脂材料からなる第2層をさらに含み、
    前記第1層の上面の少なくとも一部に、前記第2層を形成する、第2層成膜工程を、
    さらに含むことを特徴とする、表示装置の製造方法。
JP2014162742A 2014-08-08 2014-08-08 表示装置、及びその製造方法 Active JP6490921B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2014162742A JP6490921B2 (ja) 2014-08-08 2014-08-08 表示装置、及びその製造方法
TW104122615A TWI584512B (zh) 2014-08-08 2015-07-13 顯示裝置及其製造方法
KR1020150108815A KR101733293B1 (ko) 2014-08-08 2015-07-31 표시 장치 및 그 제조 방법
US14/818,390 US9673419B2 (en) 2014-08-08 2015-08-05 Display device and manufacturing method thereof
CN201510484923.3A CN105374848B (zh) 2014-08-08 2015-08-07 显示装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014162742A JP6490921B2 (ja) 2014-08-08 2014-08-08 表示装置、及びその製造方法

Publications (2)

Publication Number Publication Date
JP2016039078A JP2016039078A (ja) 2016-03-22
JP6490921B2 true JP6490921B2 (ja) 2019-03-27

Family

ID=55268089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014162742A Active JP6490921B2 (ja) 2014-08-08 2014-08-08 表示装置、及びその製造方法

Country Status (5)

Country Link
US (1) US9673419B2 (ja)
JP (1) JP6490921B2 (ja)
KR (1) KR101733293B1 (ja)
CN (1) CN105374848B (ja)
TW (1) TWI584512B (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10249694B2 (en) * 2015-04-15 2019-04-02 Sharp Kabushiki Kaisha Organic EL display device
US10340479B2 (en) * 2015-08-27 2019-07-02 Sharp Kabushiki Kaisha Electroluminescence device
KR102541448B1 (ko) * 2016-03-08 2023-06-09 삼성디스플레이 주식회사 디스플레이 장치
KR102553910B1 (ko) 2016-08-31 2023-07-07 엘지디스플레이 주식회사 표시장치와 그의 검사방법
CN206179906U (zh) * 2016-12-01 2017-05-17 京东方科技集团股份有限公司 一种显示装置
US10547029B2 (en) * 2016-12-15 2020-01-28 Wuhan China Star Optoelectronics Technology Co., Ltd. OLED package structure
CN106784398B (zh) * 2016-12-15 2019-12-03 武汉华星光电技术有限公司 Oled封装方法与oled封装结构
US10522784B2 (en) 2017-03-08 2019-12-31 Sakai Display Products Corporation Method for producing organic electroluminescent device and film deposition apparatus
US10714706B2 (en) 2017-09-25 2020-07-14 Sharp Kabushiki Kaisha Display device
CN109860410A (zh) * 2017-11-30 2019-06-07 京东方科技集团股份有限公司 显示面板及其封装方法、显示装置
CN111788327A (zh) * 2018-02-27 2020-10-16 夏普株式会社 成膜用掩模以及使用其之显示装置的制造方法
JP7150527B2 (ja) * 2018-08-31 2022-10-11 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法
KR20200037025A (ko) 2018-09-28 2020-04-08 삼성디스플레이 주식회사 표시 패널
JP2020119803A (ja) * 2019-01-25 2020-08-06 株式会社ジャパンディスプレイ 表示装置
EP4024463A4 (en) * 2019-08-27 2022-09-14 BOE Technology Group Co., Ltd. DISPLAY SUBSTRATE AND METHOD FOR PREPARING IT, AND ELECTRONIC DEVICE
WO2022269714A1 (ja) * 2021-06-21 2022-12-29 シャープディスプレイテクノロジー株式会社 表示装置
WO2022269863A1 (ja) * 2021-06-24 2022-12-29 シャープディスプレイテクノロジー株式会社 表示装置

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW439308B (en) 1998-12-16 2001-06-07 Battelle Memorial Institute Environmental barrier material for organic light emitting device and method of making
JP3962572B2 (ja) * 2001-10-30 2007-08-22 出光興産株式会社 有機エレクトロルミネッセンス発光装置
KR100472502B1 (ko) * 2001-12-26 2005-03-08 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
JP2004022396A (ja) * 2002-06-18 2004-01-22 Ulvac Japan Ltd 有機エレクトロルミネッセンス素子及びその製造方法
US7015640B2 (en) * 2002-09-11 2006-03-21 General Electric Company Diffusion barrier coatings having graded compositions and devices incorporating the same
KR100490118B1 (ko) * 2003-04-01 2005-05-17 한국전자통신연구원 유기발광소자
WO2005051525A1 (en) * 2003-11-25 2005-06-09 Polyvalor, Limited Partnership Permeation barrier coating or layer with modulated properties and methods of making the same
JP2006004781A (ja) * 2004-06-17 2006-01-05 Tohoku Pioneer Corp 有機el素子および有機el表示パネル
US8034419B2 (en) * 2004-06-30 2011-10-11 General Electric Company Method for making a graded barrier coating
JP2007184251A (ja) * 2005-12-07 2007-07-19 Sony Corp 表示装置
JP2007273094A (ja) * 2006-03-30 2007-10-18 Toppan Printing Co Ltd 有機エレクトロルミネッセンス素子およびその製造方法
JP2009110710A (ja) * 2007-10-26 2009-05-21 Denso Corp 有機elディスプレイおよびその製造方法
JP5141325B2 (ja) * 2008-03-21 2013-02-13 凸版印刷株式会社 有機elディスプレイパネルの製造方法
JP2010049956A (ja) * 2008-08-22 2010-03-04 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法ならびに電子機器
KR101015851B1 (ko) * 2009-02-09 2011-02-23 삼성모바일디스플레이주식회사 유기 발광 표시 장치
JP5341701B2 (ja) * 2009-10-02 2013-11-13 キヤノン株式会社 表示装置およびデジタルカメラ
KR101097321B1 (ko) * 2009-12-14 2011-12-23 삼성모바일디스플레이주식회사 유기 발광 장치 및 이의 제조 방법
KR101155904B1 (ko) * 2010-01-04 2012-06-20 삼성모바일디스플레이주식회사 유기 발광 표시 장치
JP2011213847A (ja) 2010-03-31 2011-10-27 Mitsui Chemicals Inc シリコン含有封止膜、シリコン含有封止膜を用いた太陽電池素子並びに有機el素子及びシリコン含有封止膜の製造方法
JP2012116151A (ja) * 2010-12-03 2012-06-21 Sony Corp バリアフィルム及びその製造方法
JP5935263B2 (ja) 2011-08-19 2016-06-15 コニカミノルタ株式会社 ガスバリア性フィルム、ガスバリア性フィルムの製造方法、及びガスバリア性フィルムを有する有機電子デバイス
JPWO2013132870A1 (ja) * 2012-03-08 2015-07-30 パナソニック株式会社 有機エレクトロルミネッセンス素子の製造方法、及び、有機エレクトロルミネッセンス素子
JP5987407B2 (ja) * 2012-03-29 2016-09-07 凸版印刷株式会社 有機エレクトロルミネッセンスパネル
US8598786B1 (en) * 2012-10-23 2013-12-03 Samsung Display Co., Ltd. Organic light-emitting display apparatus having a hydroxyquinoline-based layer as part of the sealing structure and method of manufacturing the same
KR102048926B1 (ko) * 2012-11-19 2019-11-27 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
JP5914397B2 (ja) * 2013-03-19 2016-05-11 富士フイルム株式会社 機能性フィルム
KR102117612B1 (ko) * 2013-08-28 2020-06-02 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
JP6494411B2 (ja) * 2014-06-24 2019-04-03 東京エレクトロン株式会社 成膜方法および成膜装置

Also Published As

Publication number Publication date
KR20160019368A (ko) 2016-02-19
CN105374848A (zh) 2016-03-02
TW201607099A (zh) 2016-02-16
JP2016039078A (ja) 2016-03-22
KR101733293B1 (ko) 2017-05-08
TWI584512B (zh) 2017-05-21
CN105374848B (zh) 2018-10-09
US9673419B2 (en) 2017-06-06
US20160043340A1 (en) 2016-02-11

Similar Documents

Publication Publication Date Title
JP6490921B2 (ja) 表示装置、及びその製造方法
KR102632615B1 (ko) 디스플레이 장치
KR102416742B1 (ko) 투명 표시 장치
US8716058B2 (en) Organic light-emitting display device and method of manufacturing the same
US10020352B2 (en) Substrate structure
KR102389622B1 (ko) 투명 표시 장치 및 투명 표시 장치의 제조 방법
EP2144292A2 (en) Organic light emitting diode display apparatus and method of manufacturing the same
WO2016052151A1 (ja) 有機el表示装置およびその製造方法、並びに電子機器
KR20170029037A (ko) 투명 표시 장치 및 투명 표시 장치의 제조 방법
CN113380959A (zh) 有机发光显示装置及其制造方法
KR20150029959A (ko) 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 박막 트랜지스터를 포함하는 표시장치
TW201349299A (zh) 有機電致發光裝置之畫素結構
US9627515B2 (en) Method of manufacturing thin-film transistor substrate
JPWO2014196107A1 (ja) 薄膜トランジスタ素子とその製造方法及び表示装置
JP2014049405A (ja) 表示装置およびその製造方法、並びに電子機器
JPWO2012073862A1 (ja) 半導体装置、tft基板、ならびに半導体装置およびtft基板の製造方法
JP6111443B2 (ja) 薄膜トランジスタ素子とその製造方法及び表示装置
CN110620191B (zh) 电子设备及其制造方法
KR102209241B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101753773B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
JP2010278165A (ja) 薄膜トランジスタ及びその製造方法
CN113745293A (zh) 显示面板
KR102267967B1 (ko) 유기발광소자, 그 제조 방법 및 이를 포함하는 표시장치
JP2022141883A (ja) 薄膜トランジスタ、および、薄膜トランジスタの製造方法
TW202125866A (zh) 封裝結構

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170707

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180824

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190228

R150 Certificate of patent or registration of utility model

Ref document number: 6490921

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250