TW202125866A - 封裝結構 - Google Patents

封裝結構 Download PDF

Info

Publication number
TW202125866A
TW202125866A TW108148330A TW108148330A TW202125866A TW 202125866 A TW202125866 A TW 202125866A TW 108148330 A TW108148330 A TW 108148330A TW 108148330 A TW108148330 A TW 108148330A TW 202125866 A TW202125866 A TW 202125866A
Authority
TW
Taiwan
Prior art keywords
retaining wall
gas barrier
barrier layer
electronic components
package structure
Prior art date
Application number
TW108148330A
Other languages
English (en)
Other versions
TWI739259B (zh
Inventor
戴宏明
廖貞慧
郭燕靜
葉樹棠
蔡維隆
陳鴻毅
洪健彰
Original Assignee
財團法人工業技術研究院
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 財團法人工業技術研究院 filed Critical 財團法人工業技術研究院
Priority to TW108148330A priority Critical patent/TWI739259B/zh
Priority to CN202010142099.4A priority patent/CN113130415A/zh
Priority to US15/931,525 priority patent/US20210202333A1/en
Publication of TW202125866A publication Critical patent/TW202125866A/zh
Application granted granted Critical
Publication of TWI739259B publication Critical patent/TWI739259B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

封裝結構包括：可撓基板，具有元件區與非元件區；多個電子元件，位於可撓基板的元件區中；第一擋牆，圍繞些電子元件的一或多者；第二擋牆，圍繞第一擋牆，且第一擋牆與第二擋牆之間具有溝槽；以及阻氣層，覆蓋電子元件與第一擋牆的表面，其中第一擋牆的表面之表面能大於第二擋牆的表面之表面能。

Description

封裝結構
本發明關於封裝結構，更特別關於包含阻氣層的封裝結構。
隨著電子元件工業技術的進步，電子元件已自硬質不可撓曲特性朝向軟性可撓曲特性發展，此發展過程伴隨著電子元件所使用的材質的改變。舉例而言，可撓性基板已在許多應用中取代了硬質玻璃基板，同時電子元件中的各項構件也逐漸發展出以可撓性材料，例如有機材料來製作。可撓性電子元件採用有機材料製作時，阻隔水氣與氧氣的能力一直是亟待解決的問題。為求有效延長可撓性電子元件的壽命，各種封裝結構都著重於阻隔水氣與氧氣的技術手段。
若採用整面阻氣層覆蓋可撓基板上的所有電子元件，將會降低可撓基板的可撓性。另一方面，整面的阻氣層若過薄則無法達到阻水阻氣的效果，但整面的阻氣層若過厚則會使基板不具可撓性，或可撓基板撓曲時造成整面阻氣層破裂而劣化其阻氣效果。綜上所述，目前亟需新的結構設計以兼具可撓基板的可撓性與阻氣層的阻氣性。
本發明一實施例提供之封裝結構，包括：可撓基板，具有元件區與非元件區；多個電子元件，位於可撓基板的元件區中；第一擋牆，圍繞電子元件的一或多者；第二擋牆，圍繞第一擋牆，且第一擋牆與第二擋牆之間具有溝槽；以及第一阻氣層，覆蓋電子元件與第一擋牆的表面，其中第一擋牆表面之表面能大於第二擋牆表面之表面能。
本發明一實施例提供之封裝結構，包括：可撓基板；多個電子元件，位於可撓基板上；第一阻氣層，覆蓋電子元件的一或多者的側壁與上表面；以及軟性結構，位於可撓基板上，阻氣層位於軟性結構與電子元件之一或多者之間，且軟性結構的楊氏係數大於或等於0.02GPa且小於2GPa。
本揭露一實施例的封裝結構如圖1所示。在圖1中，可撓基板100具有元件區110與非元件區120。在圖1中，元件區110的裝置130高於可撓基板100，但應理解裝置130可嵌置於可撓基板100中，意即裝置130的上表面可低於可撓基板100的上表面，或與可撓基板100的上表面等高。舉例來說，可撓基板100的材質可為聚醯亞胺、矽膠或聚碳酸酯，其楊氏係數可介於0.1GPa至20GPa之間。一般而言，裝置130可包含主動裝置如電晶體、記憶體或類似裝置；被動裝置如電容、電阻、電感、或類似裝置或上述之組合。可撓基板100可具有內連線結構如線路或通孔，其電性連接不同元件區110中的裝置130，以形成功能電路。
如圖1所示，電子元件140位於裝置130上，即位於可撓基板100的元件區110中。在本發明一實施例中，電子元件140可為電激發光元件(electroluminescence，EL)、量子點發光體(quantum dot，QD)。以三色發光裝置為例，一個畫素可至少具有紅光二極體、綠光二極體與藍光二極體等次畫素，而電子元件140可視作畫素中的一個次畫素。
如圖1所示，第一擋牆150圍繞單一的電子元件140。值得注意的是，雖然圖1中的第一擋牆150只圍繞單一的電子元件140。但第一擋牆150可圍繞一行或一列(比如1×n或n×1)的電子元件140。另一方面，第一擋牆150可圍繞一塊區域(比如n×n)的電子元件140。舉例來說，第一擋牆150可圍繞一個畫素區的電子元件140，比如三個次畫素的電子元件140。
如圖1所示，第二擋牆160圍繞第一擋牆150，且第一擋牆150與第二擋牆160之間具有溝槽170。在一實施例中，溝槽170可不完全貫穿(如圖1)至暴露出裝置130的表面，藉由搭配具阻氣特性之第一擋牆150與第二擋牆160，可避免水氣及/或氧氣從側面進入電子元件140。第一擋牆150的高度可等於第二擋牆160的高度。第一擋牆150表面之表面能可大於第二擋牆160表面之表面能。在一實施例中，第一擋牆150表面之表面能，比第二擋牆160表面之表面能大5mN/m至40mN/m之間。若第一擋牆150表面之表面能與第二擋牆160表面的表面能差距過小，後述溶液180可能溢流出第二擋牆160至可撓基板100的非元件區120。若第一擋牆150表面之表面能與第二擋牆160表面的表面能之差距過大，則第一擋牆150不易被塗佈覆蓋。
在一實施例中，第一擋牆150與第二擋牆160形成方法可為噴墨塗佈製程或微影蝕刻製程等圖案化製程。在形成第一擋牆150與第二擋牆160之後，可利用蔭罩(Shadow mask)露出第一擋牆150的表面，以例如紅外線直寫或氧氣電漿進行表面處理，使第一擋牆150表面之表面能大於第二擋牆160表面之表面能。另一方面，可利用蔭罩露出第二擋牆的表面並進行例如氬氣或氮氣電漿處理，使第一擋牆的150表面之表面能大於第二擋牆160表面之表面能。此外，可先形成第一擋牆150，再以紫外線、電漿、紅外線或化學改質第一擋牆150的表面，之後再形成第二擋牆160，使第一擋牆150表面之表面能大於第二擋牆160表面之表面能。另一方面，可由不同材質分別形成第一擋牆150與第二擋牆160，且第一擋牆150表面之表面能大於第二擋牆160表面之表面能。舉例來說，第一擋牆150的組成可為聚矽氮氧烷、環氧樹脂或酚醛樹脂等；而第二擋牆160的組成可為氮氧化矽、壓克力、聚胺脂等。採用不同材質形成第一擋牆150與第二擋牆160的作法，可進一步搭配紫外線、電漿、紅外線或化學改質第一擋牆150(或第二擋牆160)表面的步驟。
在一些實施例中，第一擋牆150的高度介於0.1μm至5μm 之間。若第一擋牆150的高度過低，溶液180可能溢流出第二擋牆160至可撓基板100的非元件區120。若第一擋牆150的高度過高，不易封裝完整而導致側向阻氣失效。在一些實施例中，溝槽170的寬度介於0.1μm至500μm之間。若溝槽170的寬度過小，難以阻擋溶液180之溢流。若溝槽170的寬度過大，容易形成元件脆弱區。
如圖1所示，溶液180覆蓋電子元件140與第一擋牆150，且溶液180可能填入溝槽170。溶液180的施加方法可例如為塗佈等方式製作，塗佈方式可以為旋轉塗佈、刮刀塗佈、狹縫式塗佈、浸泡塗佈、噴墨式塗佈、網印塗佈等。在一實施例中，溶液180的組成可為聚矽氮氧烷、氮氧化矽或類似物。由於第一擋牆150表面之表面能大於第二擋牆160表面之表面能，可避免施加溶液180時溢流至第二擋牆160之外，覆蓋第二擋牆160之外的可撓基板100的表面(如非元件區120的表面)而降低封裝結構的可撓性。
接著如圖2所示，使溶液180乾燥並進行表面處理以形成阻氣層190，阻氣層190覆蓋電子元件140與第一擋牆150的表面，其中表面處理包括照光、加熱或電漿等處理方式，對阻氣層190的外露表面進行改質，經改質的阻氣層190表面可具有較高的緻密性，藉以增進阻氣層190的阻障特性。此外，經受電漿處理的阻氣層190的表面可更包括摻雜元素。摻雜元素可為電漿使用氣體的組成元素，其包括氬、氫、氮、氧、惰性氣體或上述之組合等。在部分的實施例中，摻雜元素在阻氣層190中佔有含量可以為超過0at%至5at%，其中at%為原子百分比。上述阻氣層190可完全密封第一擋牆150的表面與電子元件140的表面，可避免水氣及/或氧氣自第一擋牆150的側部進入電子元件140。值得注意的是，阻氣層190可以只覆蓋第一擋牆150的部分表面，但阻氣層190亦可能會覆蓋至溝槽170的底部，甚至溝槽170中的第二擋牆160的部分表面。在一實施例中，電子元件140上的阻氣層190的厚度與第一擋牆150的高度之比例可介於0.02:1至1:1之間。若阻氣層190的厚度過小，則無法達到阻擋水氣與氧氣的效果。若阻氣層190的厚度過大，則可能一開始使用的溶液180的量過大，其可能會超出第一擋牆150圍繞的空間與溝槽170的容量，使溶液180溢流至第二擋牆160之外。
如圖3所示，若溶液180會損傷電子元件140，可在形成溶液180之前，先形成緩衝層175於電子元件140上，緩衝層175同時兼具填補、覆蓋缺陷之功用，以保護電子元件140免於溶液180的影響。在一實施例中，緩衝層175的材料可例如是丙烯酸樹脂、環氧樹脂、酚醛樹脂或類似物。在形成溶液180之後使之乾燥，並進行表面處理以形成如圖4所示的結構示意圖。在圖4中，緩衝層175位於該電子元件140與阻氣層190之間。在一實施例中，緩衝層175的厚度與擋牆的高度之比例可介於0.5:1至0.98:1之間。若緩衝層175的厚度過大，則溶液180的用量減少，即溶液180乾燥後所形成的阻氣層190的厚度可能不足。若緩衝層175的厚度過小，可能無法避免溶液180損傷電子元件140。在一實施例中，緩衝層175與阻氣層190的總厚度與第一擋牆150的高度之比例可介於0.52:1至1:1之間。若緩衝層175與阻氣層190的總厚度過小，則無法達到阻擋水氣及/或氧氣的效果。若緩衝層175與阻氣層190的總厚度過大，則可能一開始使用的溶液180的量過大而超出第一擋牆150圍繞的空間與溝槽170的容量，使溶液180溢流至第二擋牆160之外。緩衝層175除了保護電子元件140不受溶液180損傷之外，亦可進一步阻擋水氣及/或氧氣進入電子元件140。不過緩衝層175是作為輔助，仍無法省略阻氣層190。
在一實施例中，第一擋牆150可高於第二擋牆160，如圖5所示。在另一實施例中，第一擋牆150可低於第二擋牆160，如圖6所示。值得注意的是，雖然圖5與6中的電子元件140上具有緩衝層175，但可視情況省略緩衝層175，即溶液180可直接接觸電子元件140。之後可使圖5與6的溶液180乾燥並進行表面處理以形成阻氣層190 (未圖示)。不論第二擋牆160高於或低於第一擋牆150，阻氣層190均覆蓋電子單元140 (或視情況採用的緩衝層175)與第一擋牆150的表面。阻氣層190可能覆蓋溝槽170的底部，甚至覆蓋溝槽170中第二擋牆160的表面。
在一實施例中，第二擋牆160可為軟性結構。舉例來說，第二擋牆160的楊氏係數大於或等於0.2GPa且小於2GPa。軟性結構有利於改善封裝結構的可撓性。另一方面，此軟性結構(即第二擋牆160)表面之表面能仍小於第一擋牆150表面的表面能，如上所述。在一些實施例中，軟性結構的組成可為矽膠、壓克力系列高分子、聚胺酯或環氧樹脂等，其形成方法可為塗佈、沉積或蒸鍍。
在上述圖式中，第一擋牆150可圍繞單一的電子元件140。如此一來，阻氣層190覆蓋的上視面積與元件區110及非元件區120的總面積之比例，可大於0.01並小於0.32。值得注意的是，雖然圖1中的第一擋牆150只圍繞單一的電子元件140。但第一擋牆150可圍繞一行或一列(比如1×n或n×1)的電子元件140。另一方面，第一擋牆150可圍繞一塊區域(比如n×n)的電子元件140。舉例來說，第一擋牆150可圍繞一個畫素區，比如三個次畫素的電子元件140。在第一擋牆150圍繞一個畫素區的實施例中，阻氣層190覆蓋的上視面積與元件區110及非元件區120的總面積之比例，可大於0.45並小於0.97。在第一擋牆150圍繞多個畫素區的實施例中，阻氣層190覆蓋的上視面積與元件區110及非元件區120的總面積之比例，可大於0.7並小於0.1。可以理解的是，第一擋牆150並未圍繞所有的電子元件140。若第一擋牆150圍繞所有的電子元件140，則阻氣層190覆蓋的上視面積與元件區110及非元件區120的總面積之比例等於1，即無法避免習知技術中整面阻氣層的缺點：降低封裝結構的可撓性，且整面阻氣層190在撓曲時可能破損而劣化其阻氣性。
在一實施例中，封裝結構包括可撓基板，以及多個電子元件位於可撓基板上。封裝結構亦包括阻氣層覆蓋電子元件的一或多者的側壁與上表面。封裝結構亦包括軟性結構位於可撓基板上，阻氣層位於軟性結構與電子元件之一或多者之間，且軟性結構的楊氏係數大於或等於0.2GPa且小於2GPa。位於可撓基板上的軟性結構可改善封裝結構的可撓性，而覆蓋不同畫素或次畫素的電子元件之阻氣層未連接，即未覆蓋可撓基板的所有表面，有助於避免避免習知技術中整面阻氣層的缺點：降低封裝結構的可撓性，且整面的阻氣層在撓曲時可能破損而劣化其阻氣性。在一實施例中，軟性結構的高度介於0.1μm至5μm 間，而寬度介於0.1μm至5μm 之間。若軟性結構的高度或寬度過大，則不易完整封裝而導致側向阻氣失效。若軟性結構的高度或寬度過小，則不易製作。
在一實施例中，阻氣層可包括氮氧化矽、氮化矽或上述之多層結構。
在一實施例中，封裝結構更包括緩衝層配置於阻氣層的多層結構之間或配置於阻氣層與電子元件的一或多者之間。
在一實施例中，上述封裝結構的形成方法如圖7A至7E所示。如圖7A所示，形成可撓基板100，其上具有裝置130。雖然圖7A中的裝置130為整層的結構，但亦可為分開結構，如圖1的裝置130。電子元件140形成於裝置130上。上述可撓基板100、裝置130與電子元件140的細節與前述類似，在此不重述。如圖7B所示，形成第一擋牆150以及第二擋牆160，並以表面處理第一擋牆150(或第二擋牆160)使兩者的表面能不同。接著利用例如噴墨印刷形成緩衝層175以覆蓋電子元件140。如圖7C所示，接著噴塗溶液(如前述的溶液180)後使之乾燥並進行表面處理，以形成阻氣層190於緩衝層175與第一擋牆150的表面。如圖7D所示，可選擇性噴塗另一溶液(如前述的溶液180)後使之乾燥並進行表面處理，以形成另一阻氣層190’於阻氣層190的表面。覆蓋各阻氣層190的阻氣層190’不相連，即不覆蓋裝置130的所有表面。如圖7E所示，接著形成軟性結構200於不同畫素或次畫素的第二擋牆160之間，以增加封裝結構的可撓性。可以理解的是，軟性結構200的高度可大於、等於或小於開口的深度，只要能提高封裝結構的可撓性即可。再者，軟性結構200可接觸或不接觸第二擋牆160，本揭露各實施例皆可依需求調整之。雖然圖7A至7E的實施例中，一緩衝層175/阻氣層190/阻氣層190’只覆蓋單一的電子元件140，但亦可覆蓋多個(而非所有)電子元件140如前述。另一方面，可在表面處理第一擋牆150及/或第二擋牆160之後即形成軟性結構200，而不需在形成阻氣層190’之後才形成軟性結構200。此外，第二擋牆160本身亦可為軟性結構，因此可省略軟性結構200。如此一來，藉由省略軟性結構200所占空間，可使電子元件140的排列更緊密。
本發明一實施例中，封裝結構的形成方法如圖8A至8E所示。圖8A的可撓基板100、裝置130與電子元件140的細節與前述類似，在此不重述。如圖8B所示，形成第一擋牆150，並表面處理第一擋牆150的內側表面，使內側表面與外側表面的表面能不同。接著利用例如噴墨印刷形成緩衝層175以覆蓋電子元件140。如圖8C所示，接著塗佈溶液(如前述的溶液180)後使之乾燥並進行表面處理，以形成阻氣層190於上述結構的表面。如圖8D所示，可選擇性塗佈另一溶液(如前述的溶液180)後使之乾燥並進行表面處理，以形成另一阻氣層190’於阻氣層190的表面。如圖8E所示，接著移除第一擋牆150之間的阻氣層190與另一阻氣層190’以露出裝置130的上表面，並形成軟性結構200於不同畫素或次畫素的第一擋牆150之間，以增加封裝結構的可撓性。在一實施例中，移除阻氣層190與另一阻氣層190’的製程可為光微影搭配蝕刻製程、雷射製程或其他可適用的圖案化方法，且蝕刻製程可為非等向的乾蝕刻。可以理解的是，軟性結構200的高度可大於、等於或小於第一擋牆150的高度，只要能提高封裝結構的可撓性即可。再者，軟性結構200可接觸或不接觸第一擋牆150及/或阻氣層190、190’，本揭露各實施例皆可依需求調整之。雖然圖8A至8E的實施例中，一緩衝層175/阻氣層190/阻氣層190’只覆蓋單一的電子元件140，但亦可覆蓋多個(而非所有)電子元件140如前述。
在一實施例中，上述封裝結構的形成方法如圖9A至9E所示。圖9A的可撓基板100、裝置130與電子元件140的細節與前述類似，在此不重述。如圖9B所示，形成第一擋牆150以及第二擋牆160，並以表面處理第一擋牆150(或第二擋牆160)使兩者的表面能不同。接著利用例如噴墨印刷形成緩衝層175以覆蓋電子元件140。如圖9C所示，接著噴塗溶液(如前述的溶液180)後使之乾燥並進行表面處理，以形成阻氣層190於緩衝層175與第一擋牆150的表面。如圖9D所示，可塗佈另一溶液(如前述的溶液180)後使之乾燥並進行表面處理，以形成另一阻氣層190’於圖9C所示的結構表面上。如圖9E所示，接著移除第二擋牆160之間的阻氣層190’以露出裝置130的上表面，並形成軟性結構200於不同畫素或次畫素的第二擋牆160之間，以增加封裝結構的可撓性。在一實施例中，移除阻氣層190’的製程可為光微影搭配蝕刻製程、雷射製程或其他可適用的圖案化方法，且蝕刻製程可為非等向的乾蝕刻。可以理解的是，軟性結構200的高度可大於、等於或小於第二擋牆160的高度，只要能提高封裝結構的可撓性即可。再者，軟性結構200可接觸或不接觸第二擋牆160及/或阻氣層190’，本揭露各實施例皆可依需求調整之。雖然圖9A至9E的實施例中，一緩衝層175/阻氣層190/阻氣層190’只覆蓋單一的電子元件140，但亦可覆蓋多個(而非所有)電子元件140如前述。此外，第二擋牆160本身亦可為軟性結構，因此可省略軟性結構200。如此一來，藉由省略軟性結構200所占空間，可使電子元件140的排列更緊密。
在一實施例中，上述封裝結構的形成方法如圖10A至10E所示。圖10A的可撓基板100、裝置130與電子元件140的細節與前述類似，在此不重述。如圖10B所示，形成第一擋牆150以及第二擋牆160，並以表面處理第一擋牆150(或第二擋牆160)使兩者的表面能不同。接著利用例如噴墨印刷形成緩衝層175以覆蓋電子元件140。如圖10C所示，接著噴塗溶液(如前述的溶液180)後使之乾燥並進行表面處理，以形成阻氣層190於緩衝層175與第一擋牆150的表面。如圖10D所示，例如以化學氣相沉積方式、物理氣相沉積、蒸鍍或濺鍍等形成阻氣層195於圖10C所示的結構表面上。在一些實施例中，阻氣層195可為氮化矽、氧化矽或氮氧化矽等。如圖10E所示，接著移除第二擋牆150之間的阻氣層195以露出裝置130的上表面，並形成軟性結構200於不同畫素或次畫素的第二擋牆160之間，以增加封裝結構的可撓性。在一實施例中，移除阻氣層190與阻氣層195的製程可為光微影搭配蝕刻製程、雷射製程或其他可適用的圖案化方法，且蝕刻製程可為非等向的乾蝕刻。可以理解的是，軟性結構200的高度可大於、等於或小於第二擋牆160的高度，只要能提高封裝結構的可撓性即可。再者，軟性結構200可接觸或不接觸第二擋牆160及/或阻氣層195，本揭露各實施例皆可依需求調整之。雖然圖9A至9E的實施例中，一緩衝層175/阻氣層190/阻氣層195只覆蓋單一的電子元件140，但亦可覆蓋多個(而非所有)電子元件140如前述。此外，第二擋牆160本身亦可為軟性結構，因此可省略軟性結構200。如此一來，藉由省略軟性結構200所占空間，可使電子元件140的排列更緊密。
本發明一實施例中，封裝結構的形成方法如圖11A至11E所示。圖11A的可撓基板100、裝置130與電子元件140的細節與前述類似，在此不重述。如圖11B所示，形成第一擋牆150，並表面處理第一擋牆150的內側表面，使內側表面與外側表面的表面能不同。接著利用例如噴墨印刷形成緩衝層175以覆蓋電子元件140。如圖11C所示，例如以化學氣相沉積方式、物理氣相沉積、蒸鍍或濺鍍等形成阻氣層195 於緩衝層175、第一擋牆150及裝置130的表面上。如圖11D所示，接著塗佈溶液(如前述的溶液180)後使之乾燥並進行表面處理，以形成阻氣層190於阻氣層195上。如圖11E所示，接著移除第一擋牆150之間的阻氣層195與阻氣層190以露出裝置130的上表面，並形成軟性結構200於不同畫素或次畫素的第一擋牆150之間，以增加封裝結構的可撓性。在一實施例中，移除阻氣層195與阻氣層190的製程可為光微影搭配蝕刻製程、雷射製程或其他可適用的圖案化方法，且蝕刻製程可為非等向的乾蝕刻。可以理解的是，軟性結構200的高度可大於、等於或小於第一擋牆150的高度，只要能提高封裝結構的可撓性即可。再者，軟性結構200可接觸或不接觸第一擋牆150及/或阻氣層190、195，本揭露各實施例皆可依需求調整之。雖然圖11A至11E的實施例中，一緩衝層175/阻氣層195/阻氣層190只覆蓋單一的電子元件140，但亦可覆蓋多個(而非所有)電子元件140如前述。
本發明一實施例中，封裝結構的形成方法如圖12A至12E所示。圖12A的可撓基板100、裝置130與電子元件140的細節與前述類似，在此不重述。如圖12B所示，形成第一擋牆150，並表面處理第一擋牆150的內側表面，使內側表面與外側表面的表面能不同。接著利用例如噴墨印刷形成緩衝層175以覆蓋電子元件140。如圖12C所示，接著塗佈溶液(如前述的溶液180)後使之乾燥並進行表面處理，以形成阻氣層190於上述結構上。如圖12D所示，例如以化學氣相沉積方式、物理氣相沉積、蒸鍍或濺鍍等形成阻氣層195於阻氣層190的表面上。如圖11E所示，接著移除第一擋牆150之間的阻氣層190與阻氣層195以露出裝置130的上表面，並形成軟性結構200於不同畫素或次畫素的第一擋牆150之間，以增加封裝結構的可撓性。在一實施例中，移除阻氣層190與阻氣層195的製程可為光微影搭配蝕刻製程、雷射製程或其他可適用的圖案化方法，且蝕刻製程可為非等向的乾蝕刻。可以理解的是，軟性結構200的高度可大於、等於或小於第一擋牆150的高度，只要能提高封裝結構的可撓性即可。再者，軟性結構200可接觸或不接觸第一擋牆150及/或阻氣層190、195，本揭露各實施例皆可依需求調整之。雖然圖12A至12E的實施例中，一緩衝層175/阻氣層190/阻氣層195只覆蓋單一的電子元件140，但亦可覆蓋多個(而非所有)電子元件140如前述。
本發明一實施例中，封裝結構的形成方法如圖13A至13E所示。圖13A的可撓基板100、裝置130與電子元件140的細節與前述類似，在此不重述。如圖13B所示，利用例如噴墨印刷形成緩衝層175以覆蓋電子元件140。如圖13C所示，例如以化學氣相沉積方式、物理氣相沉積、蒸鍍或濺鍍等形成阻氣層195 於緩衝層175、第一擋牆150及裝置130的表面上。接著利用例如光微影搭配蝕刻製程、雷射製程或其他可適用的圖案化方法移除緩衝層175與第一擋牆150上以外的阻氣層195。如圖13D所示，阻氣層195’於阻氣層195及裝置130的表面上。在一實施例中，阻氣層195’的材料選擇與前述的阻氣層195類似。阻氣層195’與阻氣層195的組成可相同或不同。在一些實施例中，阻氣層195與195’可各自為氮化矽、氧化矽或氮氧化矽等。接著移除阻氣層195上以外的其他阻氣層195’，使覆蓋各阻氣層195的阻氣層195’不相連，即不覆蓋裝置130的所有表面。如圖13E所示，形成軟性結構200於不同畫素或次畫素的阻氣層195’之間，以增加封裝結構的可撓性。可以理解的是，軟性結構200的高度可大於、等於或小於開口的深度，只要能提高封裝結構的可撓性即可。雖然圖13A至13E的實施例中，一緩衝層175/阻氣層195/阻氣層195'只覆蓋單一的電子元件140，但亦可覆蓋多個(而非所有)電子元件140如前述。另一方面，可在形成緩衝層175之後即形成軟性結構200，而不需在形成阻氣層195’之後才形成軟性結構200。
在一實施例中，上述封裝結構的形成方法如圖14A至14E所示。圖14A的可撓基板100、裝置130與電子元件140的細節與前述類似，在此不重述。如圖14B所示，形成第一擋牆150以及第二擋牆160，並以表面處理第一擋牆150(或第二擋牆160)使兩者的表面能不同。接著噴塗溶液(如前述的溶液180)後使之乾燥並進行表面處理，以形成阻氣層190於電子元件140與第一擋牆150的表面上。如圖14C所示，接著利用例如噴墨印刷形成緩衝層175於第一擋牆150的表面上。如圖14D所示，噴塗溶液(如前述的溶液180)後使之乾燥並進行表面處理，以形成阻氣層190’於緩衝層175的表面上。覆蓋各緩衝層175的阻氣層190’不相連，即不覆蓋裝置130的所有表面。如圖14E所示，接著形成軟性結構200於不同畫素或次畫素的第二擋牆160之間，以增加封裝結構的可撓性。可以理解的是，軟性結構200的高度可大於、等於或小於開口的深度，只要能提高封裝結構的可撓性即可。雖然圖14A至14E的實施例中，一阻氣層190/緩衝層175/阻氣層190’只覆蓋單一的電子元件140，但亦可覆蓋多個(而非所有)電子元件140如前述。另一方面，可在表面處理第一擋牆150及/或第二擋牆160之後即形成軟性結構200，而不需在形成阻氣層190’之後才形成軟性結構200。此外，第二擋牆160本身亦可為軟性結構，因此可省略軟性結構200。如此一來，藉由省略軟性結構200所占空間，可使電子元件140的排列更緊密。
本發明一實施例中，封裝結構的形成方法如圖15A至15E所示。圖15A的可撓基板100、裝置130與電子元件140的細節與前述類似，在此不重述。如圖15B所示，形成第一擋牆150以及第二擋牆160，並以表面處理第一擋牆150(或第二擋牆160)使兩者的表面能不同。接著噴塗溶液(如前述的溶液180)後使之乾燥並進行表面處理，形成阻氣層190覆蓋電子元件140。此步驟覆蓋各電子元件140的阻氣層190不相連，即不覆蓋裝置130的所有表面。如圖15C所示，接著形成緩衝層175於阻氣層190的表面。覆蓋各阻氣層190的緩衝層175不相連，即不覆蓋裝置130的所有表面。如圖15D所示，接著塗佈另一溶液(如前述的溶液180)後使之乾燥並進行表面處理，形成另一阻氣層190’於上述結構上。如圖15E所示，移除第二擋牆160之間的阻氣層190’以露出裝置130的上表面，並形成軟性結構200於不同畫素或次畫素的第二擋牆160之間，以增加封裝結構的可撓性。在一實施例中，移除阻氣層190’的製程可為光微影搭配蝕刻製程、雷射製程或其他可適用的圖案化方法，且蝕刻製程可為非等向的乾蝕刻。可以理解的是，軟性結構200的高度可大於、等於或小於開口的深度，只要能提高封裝結構的可撓性即可。雖然圖15A至15E的實施例中，一阻氣層190/緩衝層175/阻氣層190’只覆蓋單一的電子元件140，但亦可覆蓋多個(而非所有)電子元件140如前述。此外，第二擋牆160本身亦可為軟性結構，因此可省略軟性結構200。如此一來，藉由省略軟性結構200所占空間，可使電子元件140的排列更緊密。
本發明一實施例中，封裝結構的形成方法如圖16A至16E所示。圖16A的可撓基板100、裝置130與電子元件140的細節與前述類似，在此不重述。如圖16B所示，形成第一擋牆150以及第二擋牆160，並以表面處理第一擋牆150(或第二擋牆160)使兩者的表面能不同。接著噴塗溶液(如前述的溶液180)後使之乾燥並進行表面處理，形成阻氣層190覆蓋電子元件140。此步驟覆蓋各電子元件140的阻氣層190不相連，即不覆蓋裝置130的所有表面。如圖16C所示，接著形成緩衝層175於阻氣層190的表面。覆蓋各阻氣層190的緩衝層175不相連，即不覆蓋裝置130的所有表面。如圖16D所示，例如以化學氣相沉積方式、物理氣相沉積、蒸鍍或濺鍍等形成阻氣層195 於緩衝層175、第二擋牆160及裝置130的表面上。如圖16E所示，移除第二擋牆160之間的阻氣層195以露出裝置130的上表面，並形成軟性結構200於不同畫素或次畫素的第二擋牆160之間，以增加封裝結構的可撓性。在一實施例中，移除阻氣層195的製程可為光微影搭配蝕刻製程、雷射製程或其他可適用的圖案化方法，且蝕刻製程可為非等向的乾蝕刻。可以理解的是，軟性結構200的高度可大於、等於或小於開口的深度，只要能提高封裝結構的可撓性即可。雖然圖16A至16E的實施例中，一阻氣層190/緩衝層175/阻氣層195只覆蓋單一的電子元件140，但亦可覆蓋多個(而非所有)電子元件140如前述。此外，第二擋牆160本身亦可為軟性結構，因此可省略軟性結構200。如此一來，藉由省略軟性結構200所占空間，可使電子元件140的排列更緊密。
本發明一實施例中，封裝結構的形成方法如圖17A至17E所示。圖17A的可撓基板100、裝置130與電子元件140的細節與前述類似，在此不重述。如圖17B所示，形成第一擋牆150與第二擋牆160，接著以例如化學氣相沉積方式、物理氣相沉積、蒸鍍或濺鍍等形成阻氣層195 於電子元件140、第一擋牆150、第二擋牆160及裝置130的表面上。接著可利用光微影搭配蝕刻製程、雷射製程或其他可適用的圖案化方法移除電子元件140與第一擋牆150上以外的阻氣層195。如圖17C所示，表面處理第一擋牆150 (或第二擋牆160)使兩者的表面能不同。接著利用例如噴墨印刷形成緩衝層175於阻氣層195的表面上。如圖17D所示，以例如化學氣相沉積方式、物理氣相沉積、蒸鍍或濺鍍等形成阻氣層195’形成於緩衝層175、第二擋牆160及裝置130的表面上。接著移除緩衝層175上以外的阻氣層195’，使覆蓋各緩衝層175的阻氣層195’不相連，即不覆蓋裝置130的所有表面。如圖17E所示，接著形成軟性結構200於不同畫素或次畫素的第二擋牆160之間，以增加封裝結構的可撓性。可以理解的是，軟性結構200的高度可大於、等於或小於開口的深度，只要能提高封裝結構的可撓性即可。雖然圖17A至17E的實施例中，一阻氣層195/緩衝層175/阻氣層195'只覆蓋單一的電子元件140，但亦可覆蓋多個(而非所有)電子元件140如前述。另一方面，亦可在形成緩衝層175之後即形成軟性結構200，而不需在形成阻氣層195’之後才形成軟性結構200。
在另一實施例中，可類似如圖8B的做法，僅形成第一擋牆150，並表面處理第一擋牆150的內側表面，使內側表面與外側表面的表面能不同。接著利用例如噴墨印刷形成緩衝層175以覆蓋電子元件140，可藉此省略第二擋牆160的製作。
本發明一實施例中，封裝結構的形成方法如圖18A至18E所示。圖18A的可撓基板100、裝置130與電子元件140的細節與前述類似，在此不重述。如圖18B所示，形成第一擋牆150與第二擋牆160，接著以例如化學氣相沉積方式、物理氣相沉積、蒸鍍或濺鍍等形成阻氣層195 於電子元件140、第一擋牆150、第二擋牆160及裝置130的表面上。接著移除電子元件140與第一擋牆150上以外的阻氣層195。如圖18C所示，表面處理第一擋牆150 (或第二擋牆160)使兩者的表面能不同。接著利用例如噴墨印刷形成緩衝層175於阻氣層195的表面上。如圖18D所示，塗佈溶液(如前述的溶液180)於緩衝層175上，之後將溶液乾燥並進行表面處理，以形成阻氣層190於圖18C所示的結構表面上。接著移除第二擋牆160之間的阻氣層190，使阻氣層190不相連，即不覆蓋裝置130的所有表面。如圖18E所示，接著形成軟性結構200於不同畫素或次畫素的第二擋牆160之間，以增加封裝結構的可撓性。可以理解的是，軟性結構200的高度可大於、等於或小於開口的深度，只要能提高封裝結構的可撓性即可。雖然圖18A至18E的實施例中，一阻氣層195/緩衝層175/阻氣層190只覆蓋單一的電子元件140，但亦可覆蓋多個(而非所有)電子元件140如前述。另一方面，可在形成緩衝層175之後即形成軟性結構200，而不需在形成阻氣層190之後才形成軟性結構200。
在另一實施例中，可類似如圖8B的做法，僅形成第一擋牆150，並表面處理第一擋牆150的內側表面，使內側表面與外側表面的表面能不同。接著利用例如噴墨印刷形成緩衝層175以覆蓋電子元件140，可藉此省略第二擋牆160的製作。
本揭露各實施例的阻氣層190、190’、195、195’或其組合而成的多層結構可概括為本揭露之第一阻氣層。在其他實施例中，圖1至圖18可選擇性在製作電子元件140之前於元件區110先形成第二阻氣層，第二阻氣層的材料可與阻氣層190、190’、195、195’相似，且位於元件區110的可撓基板100與電子元件140之間，藉此可強化保護電子元件140之特性並兼具可撓性。
本揭露一實施例提供之封裝結構，其內側擋牆表面之表面能不同(例如:大於)外側擋牆表面之表面能，可讓阻氣層覆蓋電子元件與內側擋牆的表面，以避免水氣及/或氧氣侵入而劣化電子元件。另一方面，內側擋牆表面之表面能不同(例如:大於)外側擋牆表面之表面能，亦可減少阻氣層的溶液在塗佈時溢出外側擋牆的可能。另一方面，本揭露一實施例的阻氣層可位於軟性結構與電子元件之間，可有效改善封裝結構的可撓性。
雖然本揭露已以數個實施例揭露如上，然其並非用以限定本揭露，任何所屬技術領域中具有通常知識者，在不脫離本揭露之精神和範圍內，當可作任意之更動與潤飾，因此本揭露之保護範圍當視後附之申請專利範圍及其均等範圍所界定者為準。
100:可撓基板 110:元件區 120:非元件區 130:裝置 140:電子元件 150:第一擋牆 160:第二擋牆 170:溝槽 175:緩衝層 180:溶液 190、190’、195、195’:阻氣層 200:軟性結構
圖1至6係本揭露實施例中，封裝結構的剖視圖。 圖7A至7E、8A至8E、9A至9E、10A至10E、11A至11 E、12A至12 E、13A至13 E、14A至14E、15A至15E、16A至16E、17A至17E、與18A至18E係本發明實施例中，封裝結構於製程的中間階段之剖視圖。
100:可撓基板
110:元件區
120:非元件區
130:裝置
140:電子元件
150:第一擋牆
160:第二擋牆
170:溝槽
190:阻氣層

Claims (16)

  1. 一種封裝結構，包括： 一可撓基板，具有一元件區與一非元件區； 多個電子元件，位於該可撓基板的該元件區中； 一第一擋牆，圍繞該些電子元件的一或多者； 一第二擋牆，圍繞該第一擋牆，且該第一擋牆與該第二擋牆之間具有一溝槽；以及 一第一阻氣層，覆蓋該電子元件與該第一擋牆的表面， 其中該第一擋牆的表面之表面能大於該第二擋牆的表面之表面能。
  2. 如申請專利範圍第1項所述之封裝結構，其中該第一擋牆的表面之表面能，比該第二擋牆的表面之表面能大5mN/m至40mN/m之間。
  3. 如申請專利範圍第1項所述之封裝結構，其中該第一阻氣層的厚度與該第一擋牆的高度之比例介於0.02:1至1:1之間。
  4. 如申請專利範圍第1項所述之封裝結構，其中該第一阻氣層包括氮氧化矽層、氮化矽層或上述之多層結構。
  5. 如申請專利範圍第4項所述之封裝結構，更包括一緩衝層配置於該第一阻氣層的多層結構之間，或配置於該第一阻氣層與該些電子元件之間。
  6. 如申請專利範圍第5項所述之封裝結構，其中該緩衝層的厚度與該第一擋牆的高度之比例介於0.5:1至0.98:1之間，且該緩衝層與該第一阻氣層的總厚度與該第一擋牆的高度之比例介於0.52:1至1:1之間。
  7. 如申請專利範圍第1項所述之封裝結構，其中該第一擋牆的高度為0.1μm至5μm，且該第一擋牆的高度等於、大於、或小於該第二擋牆的高度。
  8. 如申請專利範圍第1項所述之封裝結構，其中該第二擋牆係包括一軟性結構，且該第二擋牆的楊氏係數大於或等於0.2GPa且小於2GPa。
  9. 如申請專利範圍第1項所述之封裝結構，其中該第一阻氣層覆蓋的上視面積與該元件區及該非元件區的總面積比例介於0.01至0.97之間。
  10. 如申請專利範圍第1項所述之封裝結構，其中該第一擋牆未包圍所有的該些電子元件。
  11. 如申請專利範圍第1項所述之封裝結構，更包括一第二阻氣層，該第二阻氣層位於該元件區的該可撓基板與該些電子元件之間。
  12. 一種封裝結構，包括： 一可撓基板； 多個電子元件，位於該可撓基板上； 一第一阻氣層，覆蓋該些電子元件的一或多者的側壁與上表面；以及 一軟性結構，位於該可撓基板上，該第一阻氣層位於該軟性結構與該些電子元件之一或多者之間，且該軟性結構的楊氏係數大於或等於0.2GPa且小於2GPa。
  13. 如申請專利範圍第12項所述之封裝結構，其中該第一阻氣層包括氮氧化矽層、氮化矽層或上述之多層結構。
  14. 如申請專利範圍第13項所述之封裝結構，更包括一緩衝層配置於該第一阻氣層的多層結構之間，或配置於該第一阻氣層與該些電子元件之間。
  15. 如申請專利範圍第12項所述之封裝結構，其中該第一阻氣層覆蓋的上視面積與該元件區及該非元件區的總面積比例介於0.01至0.97之間。
  16. 如申請專利範圍第12項所述之封裝結構，更包括一第二阻氣層，該第二阻氣層位於該元件區的該可撓基板與該些電子元件之間。
TW108148330A 2019-12-30 2019-12-30 封裝結構 TWI739259B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW108148330A TWI739259B (zh) 2019-12-30 2019-12-30 封裝結構
CN202010142099.4A CN113130415A (zh) 2019-12-30 2020-03-04 封装结构
US15/931,525 US20210202333A1 (en) 2019-12-30 2020-05-13 Encapsulation structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108148330A TWI739259B (zh) 2019-12-30 2019-12-30 封裝結構

Publications (2)

Publication Number Publication Date
TW202125866A true TW202125866A (zh) 2021-07-01
TWI739259B TWI739259B (zh) 2021-09-11

Family

ID=76547759

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108148330A TWI739259B (zh) 2019-12-30 2019-12-30 封裝結構

Country Status (3)

Country Link
US (1) US20210202333A1 (zh)
CN (1) CN113130415A (zh)
TW (1) TWI739259B (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4702009B2 (ja) * 2005-11-22 2011-06-15 セイコーエプソン株式会社 発光装置および電子機器
CN101800166B (zh) * 2009-02-10 2012-05-23 财团法人工业技术研究院 制作斥液性挡墙的方法
FR2973940A1 (fr) * 2011-04-08 2012-10-12 Saint Gobain Element en couches pour l’encapsulation d’un element sensible
TWI598429B (zh) * 2015-11-30 2017-09-11 隆達電子股份有限公司 波長轉換材料及其應用
DE102016115921B9 (de) * 2016-08-26 2024-02-15 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
CN106981584B (zh) * 2017-03-20 2019-11-26 上海天马有机发光显示技术有限公司 柔性有机发光二极管显示面板、显示装置及其制作方法
CN107861285B (zh) * 2017-11-21 2022-11-25 Tcl华星光电技术有限公司 一种彩膜基板及其制备方法
US10629554B2 (en) * 2018-04-13 2020-04-21 Powertech Technology Inc. Package structure and manufacturing method thereof
CN109920933B (zh) * 2019-03-05 2021-02-09 京东方科技集团股份有限公司 显示基板及其制造方法，显示面板、显示装置

Also Published As

Publication number Publication date
US20210202333A1 (en) 2021-07-01
TWI739259B (zh) 2021-09-11
CN113130415A (zh) 2021-07-16

Similar Documents

Publication Publication Date Title
KR102481426B1 (ko) 디스플레이 기판, 그 제조 방법 및 디스플레이 패널
US20230225181A1 (en) Display apparatus
US10833291B2 (en) Display device
US9634074B2 (en) Transparent display substrates, transparent display devices and methods of manufacturing transparent display devices
KR102435156B1 (ko) 투명 표시 기판 및 투명 표시 장치
US9478770B2 (en) Organic light emitting display device and method of manufacturing the same
KR102389622B1 (ko) 투명 표시 장치 및 투명 표시 장치의 제조 방법
KR100782461B1 (ko) Ｔｆｔ패널 및 이의 제조 방법, 그리고 이를 구비하는 유기전계 발광 표시 장치
KR101193196B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
JP6490921B2 (ja) 表示装置、及びその製造方法
KR20170074252A (ko) 투명 표시 장치
WO2016026225A1 (zh) 一种有机发光显示装置及有机发光二极管的封装方法
JP2004071549A (ja) 有機発光デバイスおよび製造方法
US20210083225A1 (en) Display panel and manufacturing method thereof
JP5032634B2 (ja) 有機発光表示装置及びその製造方法
US20160291219A1 (en) Mirror substrates, methods of manufacturing the same and display devices including the same
US10872934B2 (en) Display device and manufacturing method thereof
TWI739259B (zh) 封裝結構
KR20160094481A (ko) 유기발광표시장치 및 그 제조 방법
KR100611650B1 (ko) 유기 전계 발광 소자 및 그 제조 방법
KR102361967B1 (ko) 유기전계발광 표시장치
TWI786834B (zh) 可撓式有機發光二極體封裝結構
KR100634679B1 (ko) 유기 전계 발광 소자 및 이를 제조하는 방법
KR20070030058A (ko) 유기 전계 발광 표시 소자 및 그 제조방법
KR100629610B1 (ko) 유기 전계 발광 소자 및 이를 제조하는 방법