JP6416822B2 - 薄膜トランジスタ及びそれを含む表示装置のバックプレーン基板 - Google Patents

薄膜トランジスタ及びそれを含む表示装置のバックプレーン基板 Download PDF

Info

Publication number
JP6416822B2
JP6416822B2 JP2016097712A JP2016097712A JP6416822B2 JP 6416822 B2 JP6416822 B2 JP 6416822B2 JP 2016097712 A JP2016097712 A JP 2016097712A JP 2016097712 A JP2016097712 A JP 2016097712A JP 6416822 B2 JP6416822 B2 JP 6416822B2
Authority
JP
Japan
Prior art keywords
gate electrode
substrate
inclined portion
display device
angle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016097712A
Other languages
English (en)
Other versions
JP2016219802A (ja
Inventor
錦 美 呉
錦 美 呉
惠 先 ▲オム▼
惠 先 ▲オム▼
仙 英 楊
仙 英 楊
正 仁 李
正 仁 李
Original Assignee
エルジー ディスプレイ カンパニー リミテッド
エルジー ディスプレイ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー ディスプレイ カンパニー リミテッド, エルジー ディスプレイ カンパニー リミテッド filed Critical エルジー ディスプレイ カンパニー リミテッド
Publication of JP2016219802A publication Critical patent/JP2016219802A/ja
Application granted granted Critical
Publication of JP6416822B2 publication Critical patent/JP6416822B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Description

本発明は、薄膜トランジスタに係り、特に、薄膜トランジスタ及びそれを含む表示装置のバックプレーン基板に関する。
移動通信端末機、ノートパソコンのような各種携帯用電子機器の発展に伴い、これらに適用できる平板表示装置（Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ Ｄｅｖｉｃｅ）に対する要求が増大している。
平板表示装置としては、液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ Ｄｅｖｉｃｅ）、プラズマ表示装置（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ Ｄｅｖｉｃｅ）、電界放出表示装置（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ Ｄｅｖｉｃｅ）、有機又は無機発光表示装置（Ｏｒｇａｎｉｃ ｏｒ Ｉｎｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ Ｄｉｓｐｌａｙ Ｄｅｖｉｃｅ）などが研究されている。このような平板表示装置の中でも、液晶表示装置及び有機発光表示装置は、量産技術の発展、駆動手段の容易性、低電力消費、高画質及び大画面の実現の利点によって、適用分野が拡大されている。
平板表示装置は、複数個の画素をマトリクス状に備え、各画素を個別的に制御することができるＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：薄膜トランジスタ）を画素内に１つ以上備える。薄膜トランジスタは、ゲート電極の位置によってトップゲート構造とボトムゲート構造とに分類することができる。
図１は、典型的なトップゲート構造のＴＦＴのゲート電極の形成後の状態を示す断面図である。典型的なトップゲート構造のＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）では、まず、基板１０上に、非晶質（ａｍｏｒｐｈｏｕｓ）シリコン層を形成し、これをエキシマレーザー（ｅｘｃｉｍｅｒ ｌａｓｅｒ）を用いて結晶化して多結晶シリコン（ｐｏｌｙ−ｓｉｌｉｃｏｎ）層を形成する。
次いで、結晶化された多結晶シリコン層上に感光膜（図示せず）を塗布し、前記感光膜を露光及び現像して感光膜パターンを形成し、感光膜パターンをマスクとして前記多結晶シリコンをエッチングし、図１に示すように、各画素の所定の部位にアクティブ層２０を残す。
ところが、上述の結晶化は、通常は４００℃以上の温度で行われる。この過程で、アクティブ層２０内で成長したグレインとグレインとが出会って突出する部位が発生することがあった。このような突出部位が形成されると、完成した薄膜トランジスタを動作する際、ターンオン時に電界（ｅｌｅｃｔｒｉｃ ｆｉｅｌｄ）が集中してブレークダウン電圧が低下し、リーク電流が生じる原因になることがあった。また、薄膜トランジスタの製造工程中、前記突出部位は静電不良に対して脆弱であるため、製造歩留まりを低下させる要因になることがあった。今後、次世代の装置において低消費電力及びスリムネス（ｓｌｉｍｎｅｓｓ）構造のためにゲート絶縁膜が薄くなることが要求される場合、このような弱点はさらに問題となる。
アクティブ層２０を形成した後、トップゲート構造の薄膜トランジスタにおいては、ゲート絶縁膜３０及びゲート電極４０を順次形成する。このとき、ゲート絶縁膜３０及びゲート電極４０は、アクティブ層２０の突出部位を覆うように形成される。したがって、ゲート絶縁膜３０及びゲート電極４０も下部のアクティブ層２０の表面が有する突出部位の影響を受けてしまい、ゲート絶縁膜３０及びゲート電極４０の界面にも凹凸を有するようになる。
また、チャネルは、アクティブ層２０のゲート電極４０と重なる部位に形成される。アクティブ層２０とゲート電極４０との間には、ゲート絶縁膜３０が介在している。したがって、チャネルは、突出部位によってもたらされるアクティブ層２０とゲート電極４０との間の不均一な界面に形成されることになる。この結果、ホットキャリアストレス（ＨＣＳ：Ｈｏｔ Ｃａｒｒｉｅｒ Ｓｔｒｅｓｓ）が高くなり、信頼性が低下することがあった。
特開２０１５−１２５３４７号公報
本発明は、上述した問題点を解決するために案出されたものであり、アクティブ層の結晶化時に発生する断線を防止或いは低減しうる薄膜トランジスタ及びそれを含む表示装置のバックプレーン基板を提供することに、その目的がある。
上記のような目的を達成するために、本発明の一観点による薄膜トランジスタは、基板と、前記基板上に設けられ、平坦部及び前記平坦部の側部に傾斜部を有し、前記傾斜部の横幅（ａ）と高さ（ｈ）との比（ｈ／ａ）が１．１９２以下であるゲート電極と、前記基板上に配置され、前記ゲート電極を覆うゲート絶縁膜と、前記ゲート絶縁膜上に設けられ、前記ゲート電極の上方に位置対向する多結晶シリコンのアクティブ層と、前記アクティブ層の両端に接続されたソース電極及びドレイン電極とを含む。
前記傾斜部の傾斜面の前記基板の面に対する角度は２°〜５０°の範囲であることが好ましく、このとき、前記ゲート電極の前記平坦部の厚さは、前記傾斜部の高さ（ｈ）と実質的に等しく、少なくとも１０００Åであってもよい。
前記ゲート絶縁膜及び前記アクティブ層は、前記ゲート電極の前記平坦部及び前記傾斜部を覆うように形成される。
場合によって、前記傾斜部は、前記基板に隣接して設けられ、前記基板の面に対して第１角度をなす傾斜面を有する第１傾斜部と、前記第１傾斜部の上に設けられ、前記基板の面に対して第２角度をなす傾斜面を有する第２傾斜部を含むことができる。そして、前記第１角度は前記第２角度よりも大きくてもよい。この場合、前記第１傾斜部は、前記ゲート電極の前記平坦部の厚さの１／２以下であってもよい。また、前記第２角度は２°〜５０°の範囲であることが好ましい。
また、本発明の他の一観点による表示装置のバックプレーン基板は、マトリクス状に区分された複数の画素を有する基板を有し、前記複数の画素のうちの少なくとも１つは、前記基板上に設けられ、平坦部及び前記平坦部の側部に傾斜部を有し、前記傾斜部の横幅（ａ）と高さ（ｈ）との比（ｈ／ａ）が１．１９２以下であるゲート電極と、前記基板上に配置され、前記ゲート電極を覆うゲート絶縁膜と、前記ゲート絶縁膜上に設けられ、前記ゲート電極の情報に位置する多結晶シリコンのアクティブ層と、前記アクティブ層の両端に接続されたソース電極及びドレイン電極と、を含んでなることができる。
本発明の薄膜トランジスタ及びそれを含む表示装置のバックプレーン基板には、次のような効果がある。
第一に、ゲート電極の上部にチャネルを含むアクティブ層を形成することによって、たとえレーザー結晶化した後にアクティブ層を冷却する過程でアクティブ層の表面に突出部位が発生しても、チャネルはゲート電極に隣接するアクティブ層とゲート絶縁膜との界面側に形成されるため、ホットキャリアストレスが低く、ＢＶ（Ｂｒｅａｋｄｏｗｎ Ｖｏｌｔａｇｅ）の低下が少ないため、素子の信頼性を確保することができる。したがって、このような構成を含む薄膜トランジスタを表示装置のバックプレーン基板の各画素に配置する場合、表示装置の全体的な性能向上を期待することができる。
第二に、ゲート電極をアクティブ層の下部に配置することによって、光電流の発生を防止するために備えられる遮光層やボトム遮光金属層の省略が可能である。これによって、表示装置の製造に用いられるマスク数の低減が可能であり、製造歩留まりの向上を期待することができる。
第三に、配線抵抗の低減のためにゲート電極に一定水準以上の厚さが要求される構造では、下側に形成されたゲート電極の傾斜に沿って上部のゲート絶縁膜及びアクティブ層を形成し、ゲート電極の傾斜部を低い傾斜で形成することによって、傾斜部に対向するアクティブ層で多結晶シリコンの断線を防止することができる。
第四に、ゲート電極の低い傾斜の傾斜部を形成する際に、複数の金属層を形成したり別途のマスクを追加しなくても、エッチング工程において感光膜のアッシングの程度及びエッチング選択比を調節することによって低傾斜のテーパー及び傾斜部の二重テーパーの実現が可能であるので、工程上の負担が少ない。
典型的なトップゲート構造のＴＦＴのゲート電極の形成後の状態を示す断面図である。 ボトムゲート構造のＴＦＴのアクティブ層の結晶化後の状態を示す断面図である。 ボトムゲート構造のＴＦＴのアクティブ層の結晶化後の冷却時におけるアクティブ層の断線を示す断面図である。 図３のアクティブ層の断線を撮影したＳＥＭ像である。 本発明の第１実施例に係る薄膜トランジスタのシリコン層を形成した直後の状態を示す平面図である。 図５Ａの平面図のＩ〜Ｉ’線に沿って切断した断面図である。 本発明の第１実施例に係る薄膜トランジスタのシリコン層のレーザー結晶化後の状態を示す断面図である。 本発明の第１実施例に係る薄膜トランジスタを示す断面図である。 ゲート電極の傾斜部の角度が４５°である場合に、図６の結晶化後の状態を撮影したＳＥＭ像である。 ゲート電極の傾斜部の角度が３０°である場合に、図６の結晶化後の状態を撮影したＳＥＭ像である。 ゲート電極の傾斜部の角度が１０°である場合に、図６の結晶化後の状態を撮影したＳＥＭ像である。 本発明の第１実施例に係る薄膜トランジスタのゲート電極の形成方法を示す工程断面図（その１）である。 本発明の第１実施例に係る薄膜トランジスタのゲート電極の形成方法を示す工程断面図（その２）である。 本発明の第１実施例に係る薄膜トランジスタのゲート電極の形成方法を示す工程断面図（その３）である。 本発明の第１実施例に係る薄膜トランジスタのゲート電極の形成方法を示す工程断面図（その４）である。 本発明の第２実施例に係る薄膜トランジスタのシリコン層を形成した直後の状態を示す平面図である。 図１０Ａの平面図のＩＩ〜ＩＩ’線に沿って切断した断面図である。 本発明の第２実施例に係る薄膜トランジスタのシリコン層のレーザー結晶化後の状態を示す断面図である。 本発明の第２実施例に係る薄膜トランジスタを示す断面図である。 本発明の第２実施例に係る薄膜トランジスタのゲート電極を形成した後の状態を示すＳＥＭ像である。 本発明の第２実施例に係る薄膜トランジスタのゲート電極の上部にアクティブ層を形成した後の状態を示すＳＥＭ像である。 本発明の第２実施例に係る薄膜トランジスタのゲート電極の形成方法を示す工程断面図（その１）である。 本発明の第２実施例に係る薄膜トランジスタのゲート電極の形成方法を示す工程断面図（その２）である。 本発明の第２実施例に係る薄膜トランジスタのゲート電極の形成方法を示す工程断面図（その３）である。
以下、添付の図面を参照して、本発明の実施形態による薄膜トランジスタ及びそれを含む表示装置のバックプレーン基板を詳細に説明する。
上述のように、典型的なトップゲート構造の薄膜トランジスタにおいて、アクティブ層の表面に突出部位が発生すると、ホットキャリアストレスが高くなり、また、突出部位の近くのチャネル形成及び電界の集中によってＢＶ（Ｂｒｅａｋｄｏｗｎ ｖｏｌｔａｇｅ）特性が劣化するという問題が生じることがあった。
このような問題がトップゲート構造の構造的な問題点であることを考慮して、アクティブ層に多結晶シリコン（ｐｏｌｙ−ｓｉｌｉｃｏｎ）を適用する構造において、最近、ボトムゲート方式についての研究開発が行われている。
図２は、ボトムゲート構造のＴＦＴのアクティブ層の結晶化後の状態を示す断面図である。図２に示すように、ボトムゲート構造の薄膜トランジスタ（ＴＦＴ）では、基板１００上にゲート電極１１０を形成し、次いで、ゲート絶縁膜１２０及び非晶質シリコン層をＰＥＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）で順次堆積し、その後、例えばエキシマレーザーの照射により非晶質シリコン層の結晶化を行って多結晶シリコン層１３０を形成する。
ここで、結晶化過程は非晶質シリコン層の堆積の後に行われるので、ゲート絶縁膜１２０と非晶質シリコン層は、それらの間にその他のアニーリング（ａｎｎｅａｌｉｎｇ）工程なしに直ちに連続して形成することができる。したがって、結晶化時にグレイン同士が出会う部位に対応して多結晶シリコン層１３０の表面に突出部位が発生しても、チャネルは、ゲート電極１１０の上側にある多結晶シリコン層１３０とゲート絶縁膜１２０との間の平坦な界面に形成されるため、トップゲート構造で発生したような電界集中現象は発生しない。
また、チャネルはゲート電極１１０の上部に形成されるので、設計自由度はより高く、高解像度構造に有利である。また、液晶パネルのバックプレーン（ｂａｃｋｐｌａｎｅ）においては、バックライトから入ってくる光を例えばゲート電極１１０により遮蔽できることによって、光電流（ｐｈｏｔｏ ｃｕｒｒｅｎｔ）の防止のためにアクティブ層の下側に必要とされる遮光層を除去することができ、パッシブ方式の有機発光表示装置のバックプレーンにおいては、ボトム遮光金属層（Ｂｏｔｔｏｍ Ｓｈｉｅｌｄ Ｍｅｔａｌ ｌａｙｅｒ）を省略できるので、表示装置の製造のために必要なマスクの数を低減することができる。
但し、ボトムゲート方式において、エキシマレーザーの照射によって多結晶シリコン層を形成する際、液状のシリコンが冷却され、重力及び表面張力によって結晶質の塊同士が凝集する凝集現象（ａｇｇｌｏｍｅｒａｔｉｏｎ）が発生することがある。この過程で、平坦な表面は関係ないが、ゲート電極の両端上のようにテーパーを有する部位では、その両端に結晶質塊が移動し、結果的に、多結晶シリコンがゲート電極の端部上の傾斜部位で消失する現象が発生することがある。
図３は、ボトムゲート構造のＴＦＴの結晶化後の冷却時におけるアクティブ層の断線を示した断面図であり、図４は、図３のアクティブ層の断線を撮影したＳＥＭ像である。
図３では、冷却後、テーパーでの多結晶シリコンの消失によるアクティブ層１３０ａの断線を断面で示しており、図４は、これをＳＥＭで撮影したもので、ゲート電極１１０のテーパーに沿ったゲート絶縁膜の側面でアクティブ層の断線が発生することを示している。アクティブ層は、結晶化後に冷却化された多結晶シリコンである。
本発明は、下記のように、レーザー結晶化で多結晶シリコンを形成するボトムゲート構造のテーパーに生じる欠陥を防止したものである。
［第１実施例］
図５Ａは、本発明の第１実施例に係る薄膜トランジスタのシリコン層を形成した直後の状態を示す平面図である。図５Ｂは、図５Ａの平面図のＩ−Ｉ’線に沿った断面図である。図６は、本発明の第１実施例に係る薄膜トランジスタのシリコン層のレーザー結晶化後の状態を示す断面図（図５ＡのＩ−Ｉ’線に沿った断面図）である。図７は、本発明の第１実施例に係る薄膜トランジスタを示す断面図（図５ＡのＩ−Ｉ’線に沿った断面図）である。
図５Ｂ及び図７に示すように、本発明の第１実施例に係る薄膜トランジスタは、基板２００と、基板２００上に設けられ、平坦部２１０ａ及び平坦部２１０ａの側部に傾斜部２１０ｂを有し、傾斜部２１０ｂの横幅ａと高さｈとの比（ｈ／ａ）が１．１９２以下（すなわち、角度θが約５０°以下）であるゲート電極２１０と、基板２００上に配置され、ゲート電極２１０を覆うゲート絶縁膜２２０と、ゲート絶縁膜２２０上に設けられ、ゲート電極２１０の上方に位置する多結晶シリコンのアクティブ層２３０と、アクティブ層２３０の両端に接続されたソース電極２５０及びドレイン電極２６０とを含む。
傾斜部２１０ｂの横幅ａと高さｈとの比は、設計段階では約１以下（すなわち、角度θが約４５°以下）にすることが好ましいが、最終製品においては許容誤差１０％程度を勘案して、約１．１９２まで許容可能である。これを傾斜部の角度に換算すると、設計段階では４５°以下をターゲットとするが、許容誤差を勘案すると、最終製品では約５０°までの傾斜が発生することを考慮し得る。
アクティブ層２３０は、両端がドープされてソース領域２３０ｂ及びドレイン領域２３０ｃとして定義される。ソース領域２３０ｂ及びドレイン領域２３０ｃは、ソース電極２５０及びドレイン電極２６０との接続領域となる。アクティブ層２３０のソース領域２３０ｂとドレイン領域２３０ｃとの間は真性領域であって、薄膜トランジスタのチャネル領域として用いられる。
アクティブ層２３０とソース電極２５０及びドレイン電極２６０との層間には、接続部を除いて層間絶縁膜２４０が設けられる。ソース電極２５０及びドレイン電極２６０は、層間絶縁膜２４０に設けられたコンタクトホールを介してアクティブ層２３０のソース領域２３０ｂ及びドレイン領域２３０ｃに接続される。
本発明の第１実施例に係る薄膜トランジスタは、ゲート電極２１０の側部のテーパー（ｔａｐｅｒ）を低くすることを特徴とするもので、図５Ａ及び図５Ｂに示すように、傾斜部２１０ｂの斜面と基板２００の表面とのなす角度θは２°〜５０°の範囲であることが好ましい。ここで、傾斜部２１０ｂの斜面が基板２００の表面に対して有する角度θは、最終製品において工程許容誤差の範囲で変更されてもよい。傾斜部２１０ｂが低い傾斜を有する理由は、非晶質シリコン２３００をゲート電極２１０の表面上に堆積するとき、ゲート電極２１０の平坦部２１０ａでは平坦に、傾斜部２１０ｂでは低い傾斜に沿って緩やかな堆積が可能であるからである。また、図６に示すように、レーザー照射による約４００℃前後での結晶化によって多結晶シリコン層２３００ａの表面に突出部位が発生し、その後の冷却過程で結晶質化された成分同士で部分的な凝集現象が発生しても、傾斜部２１０ｂに対向する部分の多結晶シリコン層２３００ａは緩やかな傾斜に沿って堆積されているので、多結晶シリコン２３００ａの断線は発生しない。
図６は、多結晶シリコン層２３００ａのレーザー照射後、冷却まで行われた状態であり、実際に薄膜トランジスタやそれを用いた表示装置のバックプレーン基板の場合、多結晶シリコン２３００ａは、パターニングして一定部分のみをアクティブ層２３０（例えば図７を参照）として残す。
以下、ゲート電極２１０の傾斜部を低いテーパーにしたときに多結晶シリコンの傾斜部で断線が発生しない点を立証するために行った実験の結果について説明する。図８Ａ乃至図８Ｃは、それぞれゲート電極２１０の傾斜部の角度θが４５°、３０°、１０°である場合に、図６の結晶化後の状態を撮影したＳＥＭ像である。
図８Ａ乃至図８Ｃは、非晶質シリコンを結晶化するレーザーを照射し、次いで冷却まで行った後のゲート電極の上部を示したもので、ゲート電極の傾斜部のターゲット角度が４５°以下である条件を維持したとき、多結晶シリコン層の傾斜部で断線が発生していない点を示したものである。実際に最終製品で残っているゲート電極の傾斜部の基板表面に対する角度は、工程許容誤差により約５０°以下であり得る。
従来のボトムゲート構造においては、段差部位を減らす趣旨から、側部の高テーパーは維持するもののゲート（電極）の厚さを１０００Å未満とする研究があった。しかしながら、この構造の場合、ゲート（電極）の厚さを１０００Å以上にすると、ゲート電極の傾斜部上の多結晶シリコン層で断線が発生する可能性が高かった。上述した図４は、ゲート電極の傾斜部に高テーパーを維持した場合であって、基板に対するゲート電極の傾斜部が約６５°である場合であり、ゲート電極の傾斜部上に位置した多結晶シリコンの断線現象が観察されたことを示している。
本発明の一実施例による薄膜トランジスタは、ゲート電極の傾斜部の角度を低くすることによって、このような問題点を解決したものである。換言すると、本発明の一実施形態による薄膜トランジスタによれば、平坦部におけるゲート電極の厚さが１０００Å以上の場合にも、ゲート電極の傾斜部上における多結晶シリコンの断線を防止することができる。
以下、本発明の第１実施例による薄膜トランジスタに適用するための低傾斜を有するゲート電極の形成方法を説明する。図９Ａ乃至図９Ｄは、本発明の第１実施例に係る薄膜トランジスタのゲート電極の形成方法を示す工程断面図（図５ＡのＩ−Ｉ’線に沿った断面図）である。
図９Ａに示すように、まず、基板２００上に金属を堆積し、第１感光膜パターン２１５を用いて堆積した金属をウェットエッチング又はドライエッチングして、第１ゲートパターン層２１００Ａを形成する。ここで、第１感光膜パターン２１５が有する幅は、形成しようとする平坦部とその周辺の傾斜部に対応する‘ｂ’の幅（図５Ａ参照）を有する。そして、基板２００上に堆積した金属の厚さ‘ｈ’は、１０００Å以上である。金属は、同一の金属又は同一の金属合金をスパッタリングなどの方式で形成した単一層である。
図９Ｂに示すように、エッチング装置内の酸素（Ｏ２）の含有量を増加し、第１感光膜パターンをアッシング（ａｓｈｉｎｇ）して幅を減少させて第２感光膜パターン２１５Ａを形成し、同一の過程で、第１ゲートパターン層２１００Ａの側部のエッチングを行うことで、１次傾斜を有する第２ゲートパターン２１００Ｂを形成する。
次いで、図９Ｃに示すように、エッチング装置内の酸素（Ｏ２）の含有量を増加し、第２感光膜パターンをアッシング（ａｓｈｉｎｇ）して再度幅を減少させて第３感光膜パターン２１５Ｂを形成し、同一の過程で、第２ゲートパターン層２１００Ｂの側部のエッチングを行うことで、２次傾斜を有する第３ゲートパターン２１００Ｃを形成する。この過程で用いられるドライエッチングプラズマは、感光膜成分のエッチング選択比がゲート電極形成用の金属のエッチング選択比よりも大きいので、相対的にアッシング及びエッチング過程で第２感光膜パターン２１５Ａの除去幅がさらに大きく、また、第３ゲートパターン２１００Ｃの下端部の幅を、図９Ａの過程で形成された幅‘ｂ’の水準に維持することができる。そして、形成された前記第３ゲートパターン２１００Ｃは、下部と上部とで傾斜が異なるテーパーを有することができる。
次いで、図９Ｄに示すように、図９Ｃの条件と同じ条件で時間を増加させる場合、第３感光膜パターン２１５Ｂの下部でエッチングされて、最終的なゲート電極２１０の形状は、端部に、１次テーパーよりも低い低傾斜の第２テーパーで均一な傾斜部を有するようになる。
一方、図９Ａ乃至図９Ｄの過程は、同一のプラズマエッチング装置で行うことができる。感光膜パターンのアッシングが必要な場合は、エッチング装置内の酸素量を増加すればよい。アッシングされた感光膜パターンの下部のゲートパターン層の金属のエッチングは、感光膜成分のエッチング選択比が金属のエッチング選択比よりも高いドライエッチングプラズマを用いて、直接ドライエッチングプラズマに当たる上側部からゆっくりエッチングされて、低傾斜のテーパーを有するようにエッチングが行われるようにする。ドライエッチングプラズマは、感光膜パターンの上側から基板２００に供給されることが好ましい。
上述した方法によって、ゲート電極２１０は、多層や異種の金属の部分に分けて形成せず、１回の堆積工程後、感光膜及びエッチング選択比などを調整することで、低段差の傾斜部を有する単一層で形成することができる。
［第２実施例］
図１０Ａは、本発明の第２実施例に係る薄膜トランジスタのシリコン層を形成した直後の状態を示す平面図である。図１０Ｂは、図１０Ａの平面図のＩＩ−ＩＩ’線に沿った断面図である。図１１は、本発明の第２実施例に係る薄膜トランジスタのシリコン層のレーザー結晶化後の状態を示す断面図（ＩＩ−ＩＩ’線に沿った断面図）である。図１２は、本発明の第２実施例に係る薄膜トランジスタを示す断面図（ＩＩ−ＩＩ’線に沿った断面図）である。
図１２に示すように、本発明の第２実施例に係る薄膜トランジスタは、基板３００上に設けられ、平坦部３１０ａ及び平坦部３１０ａの側部に傾斜部３１０ｂを有し、傾斜部３１０ｂの横幅ａと高さｈとの比（ｈ／ａ）が１．１９２以下であるゲート電極３１０（例えば、図１０Ａ参照）と、基板３００上に配置され、ゲート電極を覆うゲート絶縁膜３２０と、ゲート絶縁膜３２０上に設けられ、ゲート電極３１０の上方に位置する多結晶シリコンのアクティブ層３３０と、アクティブ層３３０の両端に接続されたソース電極３５０及びドレイン電極３６０とを含む。
ここで、第１実施例と異なる点は、図１０Ａ及び図１０Ｂに示すように、ゲート電極３１０の傾斜部３１０ｂが二重テーパーを有することである。すなわち、傾斜部３１０ｂは、基板３００に隣接して設けられ、基板３００の面に対して第１角度θ１をなす傾斜面を有する第１厚さｈ１の第１傾斜部３１０ｂ’と、第１傾斜部３１０ｂ’上に設けられ、基板３００の面に対して第２角度θ２をなす傾斜面を有する第２厚さｈ２の第２傾斜部３１０ｂ”とを含む。そして、第１角度θ１は第２角度θ２よりも大きいことが好ましく、傾斜部３１０ｂの上側のエッチング度が高い。また、この場合、第２角度θ２は約２°〜約５０°の範囲であり、第２角度θ２を有する第２傾斜部３１０ｂ”が、傾斜部３１０ｂの全厚さの半分以上を占める。したがって、第１傾斜部３１０ｂ’は、傾斜部３１０ｂの全厚さの半分以下であり、また、ゲート電極３１０の平坦部の厚さｈの１／２以下であってもよい。
説明していないアクティブ層３３０は、両端がドープされてソース領域３３０ｂ及びドレイン領域３３０ｃとして定義され、ソース電極３５０及びドレイン電極３６０との接続領域となる。そして、アクティブ層３３０のソース領域３３０ｂとドレイン領域３３０ｃとの間は真性領域であって、薄膜トランジスタのチャネル領域として用いられる。
アクティブ層３３０とソース電極３５０及びドレイン電極３６０との層間には、接続部を除いて層間絶縁膜３４０が設けられる。ソース電極３５０及びドレイン電極３６０は、層間絶縁膜３４０に設けられたコンタクトホールを介してアクティブ層３３０のソース領域３３０ｂ及びドレイン領域３３０ｃに接続される。
図１３Ａ及び図１３Ｂは、それぞれゲート電極の傾斜部を二重段差で形成した直後、及びその上部にシリコン層を形成した後、結晶化した後の状態を示したＳＥＭ像である。
図１３Ａ及び図１４Ｃに示すように、ゲート電極３１０を形成した直後には、ゲート電極３１０をパターニングするために用いられた感光膜パターン３１５Ｂが残っており、ほぼゲート電極３１０の平坦部３１０ａに相当する幅が残っている。また、図１０Ａに示すように、ゲート電極３１０の平坦部３１０ａの周辺の傾斜部３１０ｂが‘ａ’の幅で残っており、図１０Ａ、図１０Ｂ及び図１２に示すように、傾斜部３１０ｂ内に高い傾斜の第１傾斜部３１０ｂ’及び相対的に低い傾斜の第２傾斜部３１０ｂ”が備えられる。
このようなゲート電極３１０の上側の感光膜パターン３１５Ｂを現像で除去した後、基板３００上に、ゲート電極３１０の上側を覆うようにゲート絶縁膜３２０及び非晶質シリコン層３３００を連続的に堆積する。その後、例えばレーザーを照射して非晶質シリコン層３３００を結晶化し、これを冷却して、図１１のように、多結晶シリコン層３３００ａを形成する。冷却過程で結晶質の多結晶シリコン同士が凝集する凝集現象があっても、傾斜部の主な低いテーパーによって、図１３Ｂに示すように、多結晶シリコン層３３００ａの傾斜部でも多結晶シリコンの損失がほとんどなく、これによって多結晶シリコン層３３００ａの断線が発生しなくなる。
多結晶シリコン層３３００ａは、その後、特定の形状にパターニングされ、パターニングされた両端にドーピングが行われる。これにより、図１２のソース領域３３０ｂ及びドレイン領域３３０ｃとそれらの間に真性領域３３０ａのチャネルを有するアクティブ層３３０を形成する。
以下、本発明の第２例による薄膜トランジスタに適用するための傾斜部の二重段差を有するゲート電極の形成方法を説明する。図１４Ａ乃至図１４Ｃは、本発明の第２実施例に係る薄膜トランジスタのゲート電極の形成方法を示す工程断面図（ＩＩ−ＩＩ’線に沿った断面図）である。
図１４Ａに示すように、まず、基板３００上に金属を堆積し、第１感光膜パターン３１５を用いて堆積した金属をウェットエッチング又はドライエッチングして、第１ゲートパターン層３１００Ａを形成する。ここで、第１感光膜パターン３１５が有する幅は、形成しようとするゲート電極３１０の平坦部とその周辺の傾斜部に対応する‘ｂ’の幅（例えば図１０Ａを参照）を有する。そして、基板３００上に堆積した金属の厚さ‘ｈ’は１０００Å以上である。基板３００上に堆積された金属は、同一の金属又は同一の金属合金をスパッタリングなどの方式で形成した単一層である。
図１４Ｂに示すように、エッチング装置内の酸素（Ｏ２）の含有量を増加し、第１感光膜パターンをアッシング（ａｓｈｉｎｇ）して幅を減少させて第２感光膜パターン３１５Ａを形成し、同一の過程で、第１ゲートパターン層３１００Ａの側部のエッチングを行うことで、第１傾斜部３１０ｂ’の傾斜に相当する１次傾斜を有する第２ゲートパターン３１００Ｂを形成する（例えば図１２を参照）。
この工程において、第２ゲートパターン層３１００Ｂを形成する過程で第１ゲートパターン３１００Ａの上側が下側よりもさらに除去された理由は、第１感光膜パターン３１５をアッシングして第２感光膜パターン３１５Ａを形成する際にその幅が減少したためである。また、エッチング装置の上側から入ってくるドライエッチングプラズマの反応量が、第１感光膜パターン３１５が露出した上側のほうが大きいためである。
次いで、図１４Ｃに示すように、エッチング装置内の酸素（Ｏ２）の含有量を増加し、第２感光膜パターンをアッシング（ａｓｈｉｎｇ）して再度幅を減少させて第３感光膜パターン３１５Ｂを形成し、同一の過程で、第２ゲートパターン層３１００Ｂの側部のエッチングを行うことで、２次傾斜を有する第３ゲートパターンを形成する。第３ゲートパターンは、図１２の最終的なゲート電極３１０となる。この過程で用いられるドライエッチングプラズマは、感光膜成分のエッチング選択比がゲート電極形成用の金属のエッチング選択比よりも大きいので、相対的にアッシング及びエッチング過程で第３感光膜パターン３１５Ｂの除去幅がさらに大きく、また、ゲート電極３１０の下端部の幅を、図１４Ａの過程で形成された幅‘ｂ’の水準に維持することができる。そして、形成された前記ゲート電極３１０は、傾斜部の第１傾斜部３１０ｂ’及びその上部の第２傾斜部３１０ｂ”での傾斜が異なるテーパーを有することができる。そして、最終的に形成された第３ゲートパターンは、本発明の第２実施例で用いる平坦部及びその周辺の二重傾斜を有する傾斜部３１０ｂを有する、図１２のゲート電極３１０となる。
図１４Ａ乃至図１４Ｃの工程は、同一のプラズマエッチング装置で行うことができる。感光膜パターンのアッシングが必要な場合は、エッチング装置内の酸素量を増加すればよい。アッシングされた感光膜パターンの下部のゲートパターン層の金属のエッチングは、感光膜成分のエッチング選択比がゲート金属のエッチング選択比よりも高いドライエッチングプラズマを用いて、上側のエッチングがより良好に行われるようにする。
上述した方法によって、ゲート電極３１０は、多層や異種の金属の部分に分けて形成せず、１回のゲート金属の堆積工程の後、感光膜及びエッチング選択比などを調整することで、相対的に低い傾斜の第２傾斜部３１０ｂ”及びこれよりも小さい厚さの第１傾斜部３１０ｂ’を含む二段階の傾斜部がある単一層で形成することができる。
上述した第１実施例及び第２実施例によって形成された薄膜トランジスタを、基板上にマトリクス状に区分された画素にそれぞれ１つ以上配置することで、表示装置のバックプレーン基板を形成することができる。例えば、液晶パネルの場合、各画素において、上述した低段差の傾斜部を有するゲート電極上に、レーザー照射により結晶化した多結晶シリコンのアクティブ層を備えた形態で薄膜トランジスタが１つずつ備えられ、アクティブ層の両端に接続されたソース電極及びドレイン電極のうちドレイン電極と接続された画素電極をさらに備えて、各画素の薄膜トランジスタの選択駆動で画素別階調表現で表示を行うことができる。
また、有機発光表示パネルの場合は、各画素は、上述した低段差の傾斜部を有するゲート電極上に、レーザー照射により結晶化した多結晶シリコンのアクティブ層を有する薄膜トランジスタを２つ以上備えることができる。各画素は更に、薄膜トランジスタのアクティブ層の両端に接続されたソース電極及びドレイン電極のうちドレイン電極に接続され、２つの電極とそられの間に有機発光層が備えられた有機発光ダイオードを備えることができる。これにより、各画素の薄膜トランジスタの選択駆動で画素別階調表現で表示を行うことができる。この場合、ドレイン電極が、有機発光ダイオードの第１電極として機能することもできる。
一方、以上で説明した本発明は、上述した実施例及び添付の図面に限定されるものではなく、本発明の技術的思想を逸脱しない範囲内で様々な置換、変形及び変更が可能であるということは、本発明の属する技術分野における通常の知識を有する者にとって明らかである。
２００，３００ 基板
２１０，３１０ ゲート電極
２１０ａ，３１０ａ 平坦部
２１０ｂ，３１０ｂ 傾斜部
２２０，３２０ ゲート絶縁膜
２３００，３３００ 非晶質シリコン
２３０，３３０ アクティブ層
２４０，３４０ 層間絶縁膜
２５０，３５０ ソース電極
２６０，３６０ ドレイン電極

Claims (17)

  1. 基板と、
    前記基板上に設けられ、平坦部及び前記平坦部の側部に傾斜部を有し、前記傾斜部の横幅（ａ）と高さ（ｈ）との比（ｈ／ａ）が１．１９２以下である、単層且つ単一の材料で形成されたゲート電極と、
    前記基板上に配置され、前記ゲート電極を覆い、該ゲート電極の平坦部よりも薄く形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に設けられ、前記ゲート電極の上方に位置する多結晶シリコンのアクティブ層と、
    前記アクティブ層の両端に接続されたソース電極及びドレイン電極と、
    を含み、
    前記傾斜部は、
    前記基板に隣接して設けられ、前記基板の面に対して第１角度をなす傾斜面及び第１の高さ（ｈ１）を有する第１傾斜部と、
    前記第１傾斜部の上に設けられ、前記基板の面に対して第２角度をなす傾斜面及び前記第１の高さよりも大きい第２の高さ（ｈ２）を有する第２傾斜部と、
    を含む、
    薄膜トランジスタ。
  2. 前記傾斜部の傾斜面の前記基板の面に対する角度は２°〜５０°の範囲である、請求項１に記載の薄膜トランジスタ。
  3. 前記ゲート電極の前記平坦部の厚さは、前記傾斜部の高さ（ｈ）と実質的に等しく、少なくとも１０００Åである、請求項１又は２に記載の薄膜トランジスタ。
  4. 前記ゲート絶縁膜及び前記アクティブ層は、前記ゲート電極の前記平坦部及び前記傾斜部を覆うように形成されている、請求項１乃至３のいずれか１項に記載の薄膜トランジスタ。
  5. 前記第１角度は前記第２角度よりも大きい、請求項１に記載の薄膜トランジスタ。
  6. 前記第１傾斜部は、前記ゲート電極の前記平坦部の厚さの１／２以下である、請求項５に記載の薄膜トランジスタ。
  7. 前記第２角度は２°〜５０°の範囲である、請求項６に記載の薄膜トランジスタ。
  8. マトリクス状に区分された複数の画素を有する基板を有し、
    前記複数の画素のうちの少なくとも一つは、
    前記基板上に設けられ、平坦部及び前記平坦部の側部に傾斜部を有し、前記傾斜部の横幅（ａ）と高さ（ｈ）との比（ｈ／ａ）が１．１９２以下である、単層且つ単一の材料で形成されたゲート電極と、
    前記基板上に配置され、前記ゲート電極を覆い、該ゲート電極の平坦部よりも薄く形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に設けられ、前記ゲート電極の上方に位置する多結晶シリコンのアクティブ層と、
    前記アクティブ層の両端に接続されたソース電極及びドレイン電極と、
    を含み、
    前記傾斜部は、
    前記基板に隣接して設けられ、前記基板の面に対して第１角度をなす傾斜面及び第１の高さ（ｈ１）を有する第１傾斜部と、
    前記第１傾斜部の上に設けられ、前記基板の面に対して第２角度をなす傾斜面及び前記第１の高さよりも大きい第２の高さ（ｈ２）を有する第２傾斜部と、
    を含む、
    表示装置のバックプレーン基板。
  9. 前記傾斜部の傾斜面の前記基板の面に対する角度は２°〜５０°の範囲である、請求項８に記載のバックプレーン基板。
  10. 前記ゲート電極の前記平坦部の厚さは、前記傾斜部の高さ（ｈ）と実質的に等しく、少なくとも１０００Åである、請求項８又は９に記載のバックプレーン基板。
  11. 前記ゲート絶縁膜及び前記アクティブ層は、前記ゲート電極の前記平坦部及び前記傾斜部を覆うように形成されている、請求項８乃至１０のいずれか１項に記載のバックプレーン基板。
  12. 前記第１角度は前記第２角度よりも大きい、請求項８に記載のバックプレーン基板。
  13. 前記第１傾斜部は、前記ゲート電極の前記平坦部の厚さの１／２以下である、請求項１２に記載のバックプレーン基板。
  14. 前記第２角度は２°〜５０°の範囲である、請求項１３に記載のバックプレーン基板。
  15. 請求項８乃至１４のいずれか１項に記載のバックプレーン基板を備え、液晶表示装置又は有機発光表示装置である、表示装置。
  16. 前記表示装置は、液晶表示装置であり、前記画素は、前記ドレイン電極に接続された画素電極を更に有する、請求項１５に記載の表示装置。
  17. 前記表示装置は、有機発光表示装置であり、前記画素は、有機発光ダイオードを有し、前記ドレイン電極は、前記有機発光ダイオードの第１の電極を構成する、請求項１５に記載の表示装置。
JP2016097712A 2015-05-14 2016-05-16 薄膜トランジスタ及びそれを含む表示装置のバックプレーン基板 Active JP6416822B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0067321 2015-05-14
KR1020150067321A KR102430573B1 (ko) 2015-05-14 2015-05-14 박막 트랜지스터 및 이를 포함한 백플레인 기판

Publications (2)

Publication Number Publication Date
JP2016219802A JP2016219802A (ja) 2016-12-22
JP6416822B2 true JP6416822B2 (ja) 2018-10-31

Family

ID=57277832

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016097712A Active JP6416822B2 (ja) 2015-05-14 2016-05-16 薄膜トランジスタ及びそれを含む表示装置のバックプレーン基板

Country Status (4)

Country Link
US (1) US10636888B2 (ja)
JP (1) JP6416822B2 (ja)
KR (1) KR102430573B1 (ja)
CN (1) CN106158977A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI646691B (zh) * 2017-11-22 2019-01-01 友達光電股份有限公司 主動元件基板及其製造方法
CN109244081B (zh) * 2018-08-30 2021-06-22 武汉华星光电半导体显示技术有限公司 阵列基板及显示面板
KR102598061B1 (ko) * 2018-09-03 2023-11-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0933949A (ja) * 1995-07-24 1997-02-07 Hitachi Ltd 液晶表示装置及びその製造方法
JPH0964366A (ja) 1995-08-23 1997-03-07 Toshiba Corp 薄膜トランジスタ
JPH10229197A (ja) * 1997-02-17 1998-08-25 Sanyo Electric Co Ltd 薄膜トランジスタ、薄膜トランジスタの製造方法
TW400556B (en) 1997-02-26 2000-08-01 Samsung Electronics Co Ltd Composition for a wiring, a wiring using the composition, a manufacturing method thereof, a display using the wiring and a manufacturing method thereof
JP4187819B2 (ja) 1997-03-14 2008-11-26 シャープ株式会社 薄膜装置の製造方法
JPH11111997A (ja) 1997-10-06 1999-04-23 Sanyo Electric Co Ltd 薄膜トランジスタ
US6909114B1 (en) * 1998-11-17 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having LDD regions
US6365917B1 (en) 1998-11-25 2002-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4801238B2 (ja) 1999-03-23 2011-10-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4651773B2 (ja) 1999-04-06 2011-03-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001035808A (ja) * 1999-07-22 2001-02-09 Semiconductor Energy Lab Co Ltd 配線およびその作製方法、この配線を備えた半導体装置、ドライエッチング方法
TW490713B (en) * 1999-07-22 2002-06-11 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
TWI306311B (en) 2002-06-21 2009-02-11 Sanyo Electric Co Thin film transistor and method for producing thin film transistor
JP2004031409A (ja) 2002-06-21 2004-01-29 Sanyo Electric Co Ltd 薄膜トランジスタの製造方法
KR100543001B1 (ko) 2003-09-03 2006-01-20 삼성에스디아이 주식회사 박막 트랜지스터 및 액티브 매트릭스 평판 표시 장치
KR101087398B1 (ko) * 2004-06-30 2011-11-25 엘지디스플레이 주식회사 액정표시장치의 패드 구조 및 그 제조방법
JP2007294672A (ja) 2006-04-25 2007-11-08 Mitsubishi Electric Corp 配線基板、表示装置及びそれらの製造方法
TWI574423B (zh) 2008-11-07 2017-03-11 半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR101570347B1 (ko) * 2008-11-25 2015-11-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
IN2012DN05057A (ja) 2009-12-28 2015-10-09 Semiconductor Energy Lab
WO2012102314A1 (en) * 2011-01-28 2012-08-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device and semiconductor device
KR20130017034A (ko) * 2011-08-09 2013-02-19 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그 제조방법
TWI605590B (zh) * 2011-09-29 2017-11-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6021586B2 (ja) * 2012-10-17 2016-11-09 株式会社半導体エネルギー研究所 半導体装置
CN104157699B (zh) 2014-08-06 2019-02-01 北京大学深圳研究生院 一种背沟道刻蚀型薄膜晶体管及其制备方法

Also Published As

Publication number Publication date
US10636888B2 (en) 2020-04-28
US20160336419A1 (en) 2016-11-17
KR20160133994A (ko) 2016-11-23
CN106158977A (zh) 2016-11-23
KR102430573B1 (ko) 2022-08-08
JP2016219802A (ja) 2016-12-22

Similar Documents

Publication Publication Date Title
US10403705B2 (en) Organic light emitting display device and method for manufacturing the same
EP3089212B1 (en) Array substrate, manufacturing method therefor, and display device
JP5101116B2 (ja) 表示装置及びその製造方法
KR101233348B1 (ko) 표시 장치 및 그 제조 방법
JP4640690B2 (ja) アクティブマトリクス有機ｅｌ表示装置の製造方法
KR101790176B1 (ko) 어레이 기판의 제조방법
KR101232159B1 (ko) 터널링 효과 박막 트랜지스터 및 그 제조 방법과 그를이용한 유기 전계발광 표시장치
WO2019206051A1 (zh) 显示面板及显示装置
US20170154934A1 (en) Display substrate, method of manufacturing display substrate, and display device including display substrate
US7998803B2 (en) Pixel structure and method for manufacturing the same
JP5384088B2 (ja) 表示装置
US10978495B2 (en) Array substrate and method of manufacturing the same, and display device
JP6416822B2 (ja) 薄膜トランジスタ及びそれを含む表示装置のバックプレーン基板
KR102532306B1 (ko) 디스플레이 장치와, 이의 제조 방법
KR100811997B1 (ko) 박막트랜지스터 및 그 제조방법과 이를 포함한평판표시장치
KR100953657B1 (ko) 박막트랜지스터 및 그 제조방법과 이를 구비하는유기전계발광표시장치
US8461593B2 (en) Display apparatus and method of manufacturing the same
US9887213B2 (en) Method for manufacturing thin film transistor and related active layer for thin film transistor, thin film transistor, array substrate, and display apparatus
US9461066B2 (en) Thin film transistor and method of manufacturing the same, array substrate and display device
JP5337414B2 (ja) 表示装置およびその製造方法
KR20120000254A (ko) 간접 열 결정화 박막 트랜지스터 기판 및 그 제조 방법
JP2023081048A (ja) アクティブマトリクス基板、液晶表示装置およびアクティブマトリクス基板の製造方法
KR20110096337A (ko) 어레이 기판 및 이의 제조 방법
KR20050028530A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20070045457A (ko) 영상 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180904

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181004

R150 Certificate of patent or registration of utility model

Ref document number: 6416822

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250