JP6409864B2 - 終端装置、終端制御方法、及び終端制御プログラムが記憶された記憶媒体 - Google Patents
終端装置、終端制御方法、及び終端制御プログラムが記憶された記憶媒体 Download PDFInfo
- Publication number
- JP6409864B2 JP6409864B2 JP2016508491A JP2016508491A JP6409864B2 JP 6409864 B2 JP6409864 B2 JP 6409864B2 JP 2016508491 A JP2016508491 A JP 2016508491A JP 2016508491 A JP2016508491 A JP 2016508491A JP 6409864 B2 JP6409864 B2 JP 6409864B2
- Authority
- JP
- Japan
- Prior art keywords
- termination
- voltage
- input
- resistance value
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0005—Modifications of input or output impedance
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017545—Coupling arrangements; Impedance matching circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018557—Coupling arrangements; Impedance matching circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Logic Circuits (AREA)
Description
(発明の目的)
本発明は上記のような技術的課題に鑑みて行われたもので、適切な終端状態にすることができる終端制御装置、終端制御方法、及び終端制御プログラムが記憶された記憶媒体を提供することを目的とする。
次に本発明の実施形態について図面を参照して詳細に説明する。図1は本発明の第1の実施形態の終端装置の構成例を示すブロック図である。
(第2の実施形態)
上記のように、本発明の終端装置は、LSI(Large Scale Integrated circuit)等の半導体装置に内蔵されてもよい。半導体装置は、FET(Field Effect Transistor)等のスイッチ、抵抗、電圧測定回路、所定の処理を行う制御回路を内蔵することができる。そうすると、半導体装置は、電圧測定回路からの入力電圧の測定結果に基づいて、制御回路がスイッチのON/OFFを制御し、内蔵された抵抗の接続や組合せを変更することによって終端抵抗値を制御する、といった制御が可能である。
複数の比較器202aのそれぞれの反転入力端子には、互いに異なる基準電圧が入力される。従って、複数の比較器202aの出力を参照することによって、入力電圧の範囲を知ることができる。なお、基準電圧は、任意の方法で生成可能である。本実施形態では、基準電圧は、分割抵抗202bによる電源電圧の分割によって生成される。
1)固定抵抗201c
(n+1)個の固定抵抗201cの抵抗値はすべてr[Ω]であるとする。
2)並列接続用スイッチ201a
n対の並列接続用スイッチ201aのうち、k(kはn以下の自然数)組がON状態で、他の(n−k)組はOFF状態であるとする。
3)直列接続用スイッチ201b
n個の直列接続用スイッチ201bのうち、(n−k)個がON状態で、他のk個はOFF状態であるとする。
4)状態変更の対象とするスイッチの位置
複数対の並列接続用スイッチ201a、及び複数個の直列接続用スイッチ201bの状態を変更するときは、隣接するもの、すなわち連続した位置にあるものをまとめて変更するとする。
R={(n−k)+1/(k+1)}r
となる。従って、kの値を0からnまで変えることによって、Rの値を、nr[Ω]から1/(n+1)[Ω]まで変化させることができる。
(第3の実施形態)
一般に、半導体装置等の電子デバイスは、複数の入力端子を備えることが多い。そのような場合、外部に接続されて信号を出力する出力デバイスが入力端子ごとに異なっていたり、出力デバイスごとに出力駆動能力が異なっていたりする。そのため、各々の入力端子に適切な終端抵抗の値は必ずしも互いに同じになるとは限らない。そこで、複数の入力端子がある場合は、入力端子ごとに終端抵抗の値を制御できることが望ましい。そのためには、入力端子ごとに終端部を備え、入力端子ごとに適切な終端抵抗の値であるか否かを判断する必要がある。ただし、電圧測定部と制御部とは、入力端子ごとに備えられる必要はない。
(第4の実施形態)
入力端子に接続される外部のデバイスの個数は1個には限られない。例えば、メモリLSIの場合は、複数個のデバイスがバスに接続される場合が多い。そのような場合、各デバイスから入力される信号に適切な終端抵抗値は必ずしも互いに同じであるとは限らない。そこで、複数のデバイスが入力端子に接続されている場合は、デバイスごとに終端抵抗値を制御できることが望ましい。
101 終端抵抗部
101a 可変抵抗器
111、111a、111b 入力端子
120 電子デバイス
121 入力信号
200 終端部
201 終端抵抗部
201a 並列接続用スイッチ
201b 直列接続用スイッチ
201c 固定抵抗
202 電圧測定部
202a 比較器
202b 分割抵抗
202c ダイオード
202d キャパシタ
202e 放電用スイッチ
202f ピークホールド回路
203a RSラッチ
211 入力端子
212 内部端子
213 アラーム端子
220 半導体装置
221 入力信号
222 抵抗値制御信号
223 リセット信号
300 終端装置
400 終端装置
411 入力信号線
412a、412b 選択信号
Claims (10)
- 入力信号が入力される入力端子と、
抵抗値の設定が可能な可変抵抗によって前記入力端子を終端する終端抵抗手段と、
前記入力信号の電圧を測定する電圧測定手段と、
絶対最大定格値及び動作保証電圧に基づいて前記入力信号に設定された目標電圧範囲に前記電圧が含まれないとき、前記抵抗値を変更し、前記目標電圧範囲に前記電圧が含まれるとき、前記目標電圧範囲を変更し、さらに前記抵抗値を変更する、制御手段と、
を備える
ことを特徴とする終端装置。 - 前記制御手段は、前記電圧のピーク値であるピーク電圧を保持し、前記ピーク電圧が前記目標電圧範囲内でないときに、前記抵抗値又は前記目標電圧範囲を変更する
ことを特徴とする請求項1に記載の終端装置。 - 前記可変抵抗は、複数の抵抗素子を含み、複数の抵抗素子の相互の接続関係を切り替えることによって、前記抵抗値を設定する
ことを特徴とする請求項1又は2に記載の終端装置。 - 前記可変抵抗は、前記複数の抵抗素子の各々が、前記入力端子と前記固定電位端子との間に直列に接続される、又は前記複数の抵抗素子の他の抵抗素子と並列に接続されることによって、前記抵抗値を変化させる
ことを特徴とする請求項3に記載の終端装置。 - 前記終端手段は、プルアップ型、プルダウン型、又はテブナン型のうちの、指定された回路形式で前記入力端子を終端し、
前記制御手段は、前記電圧が目標電圧範囲内にないときに、前記回路形式を変更する
ことを特徴とする請求項1乃至4のいずれかに記載の終端装置。 - 複数の前記入力端子を備え、
前記電圧測定手段は、前記複数の入力端子のうちの、選択された前記入力端子に入力された前記入力信号の前記電圧を測定し、
前記制御手段は、前記電圧が目標電圧範囲内でないときに、前記抵抗値又は前記目標電圧範囲を変更する
ことを特徴とする請求項1乃至5のいずれかに記載の終端装置。 - 前記入力信号は、外部の複数の出力装置のいずれかによって入力され、
前記制御手段は、前記入力信号を入力した前記出力装置に応じて、前記抵抗値を変更する
ことを特徴とする請求項1乃至6のいずれかに記載の終端装置。 - 請求項1乃至7のいずれかに記載の終端装置と、
前記入力信号を内部信号として入力し、所定の処理を行う内部回路と、
を備えることを特徴とする電子デバイス。 - 入力端子に入力された入力信号の電圧を測定し、
絶対最大定格値及び動作保証電圧に基づいて前記入力信号に設定された目標電圧範囲に前記電圧が含まれないとき前記入力端子を終端する抵抗値を変更し、
前記目標電圧範囲に前記電圧が含まれるとき、前記目標電圧範囲を変更し、さらに前記抵抗値を変更する、
ことを特徴とする終端制御方法。 - 入力信号が入力される入力端子、抵抗値の設定が可能な可変抵抗によって前記入力端子を終端する終端抵抗手段、前記入力信号の電圧を測定する電圧測定手段を含む終端装置が備えるコンピュータを、
絶対最大定格値及び動作保証電圧に基づいて前記入力信号に設定された目標電圧範囲に前記電圧が含まれないとき、前記抵抗値を変更し、前記目標電圧範囲に前記電圧が含まれるとき、前記目標電圧範囲を変更し、さらに前記抵抗値を変更する、制御手段
として機能させるための終端制御プログラムが記憶された記憶媒体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014057797 | 2014-03-20 | ||
JP2014057797 | 2014-03-20 | ||
PCT/JP2015/000978 WO2015141146A1 (ja) | 2014-03-20 | 2015-02-26 | 終端装置、終端制御方法、及び終端制御プログラムが記憶された記憶媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2015141146A1 JPWO2015141146A1 (ja) | 2017-04-06 |
JP6409864B2 true JP6409864B2 (ja) | 2018-10-24 |
Family
ID=54144137
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016508491A Active JP6409864B2 (ja) | 2014-03-20 | 2015-02-26 | 終端装置、終端制御方法、及び終端制御プログラムが記憶された記憶媒体 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9917583B2 (ja) |
JP (1) | JP6409864B2 (ja) |
KR (1) | KR101823287B1 (ja) |
TW (1) | TW201611522A (ja) |
WO (1) | WO2015141146A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6825895B2 (ja) * | 2016-12-07 | 2021-02-03 | 株式会社東芝 | 遅延回路 |
DE102018205217A1 (de) * | 2018-04-06 | 2019-10-10 | Robert Bosch Gmbh | Schaltung für ein Bussystem und Verfahren zum Betreiben einer Schaltung |
WO2020090579A1 (ja) * | 2018-10-30 | 2020-05-07 | 日本電気株式会社 | 光送信器及び光送信方法 |
US11870612B2 (en) * | 2020-03-26 | 2024-01-09 | Intel Corporation | Method of adaptive termination calibration |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06125261A (ja) * | 1992-10-13 | 1994-05-06 | Mitsubishi Electric Corp | 入力回路 |
JP3709329B2 (ja) | 2000-06-19 | 2005-10-26 | エヌイーシーコンピュータテクノ株式会社 | マルチプロセッサ装置 |
JP3974449B2 (ja) * | 2002-05-13 | 2007-09-12 | ローム株式会社 | 電源装置 |
FR2848037B1 (fr) | 2002-12-02 | 2005-01-14 | Atmel Corp | Systeme et procede pour entendre une largeur d'impulsion |
US6924660B2 (en) | 2003-09-08 | 2005-08-02 | Rambus Inc. | Calibration methods and circuits for optimized on-die termination |
KR100706580B1 (ko) | 2005-07-13 | 2007-04-13 | 삼성전자주식회사 | 저전압 차동 신호 수신기 및 그 종단 저항값 설정 방법 |
US7423450B2 (en) | 2006-08-22 | 2008-09-09 | Altera Corporation | Techniques for providing calibrated on-chip termination impedance |
US7898234B1 (en) * | 2006-08-30 | 2011-03-01 | Dell Products, Lp | Device and method for rapid voltage ramp-up to regulator target voltage |
JP2010268350A (ja) * | 2009-05-18 | 2010-11-25 | Renesas Electronics Corp | 終端抵抗調整回路 |
JP2011066791A (ja) * | 2009-09-18 | 2011-03-31 | Renesas Electronics Corp | 半導体集積回路装置、及び電源電圧制御方法 |
JP2011081733A (ja) | 2009-10-09 | 2011-04-21 | Toshiba Tec Corp | メモリ制御回路、電子機器、及びメモリ制御プログラム |
US20110133773A1 (en) * | 2009-12-04 | 2011-06-09 | Uniram Technology Inc. | High Performance Output Drivers and Anti-Reflection Circuits |
JP2011228826A (ja) * | 2010-04-16 | 2011-11-10 | Panasonic Corp | インターフェイス装置 |
CN103493375A (zh) | 2011-05-13 | 2014-01-01 | 松下电器产业株式会社 | 信号电位变换电路 |
JP6238560B2 (ja) * | 2012-06-08 | 2017-11-29 | キヤノン株式会社 | 画像形成装置 |
TWI514782B (zh) | 2012-07-24 | 2015-12-21 | Novatek Microelectronics Corp | 接收器 |
JP6126458B2 (ja) * | 2013-05-22 | 2017-05-10 | 富士通株式会社 | 抵抗調整回路、及び、抵抗調整方法 |
JP2015170987A (ja) * | 2014-03-07 | 2015-09-28 | ソニー株式会社 | 電子回路、電子回路の制御方法、および、電子装置 |
-
2015
- 2015-02-26 WO PCT/JP2015/000978 patent/WO2015141146A1/ja active Application Filing
- 2015-02-26 JP JP2016508491A patent/JP6409864B2/ja active Active
- 2015-02-26 US US15/127,384 patent/US9917583B2/en active Active
- 2015-02-26 KR KR1020167029164A patent/KR101823287B1/ko active IP Right Grant
- 2015-03-17 TW TW104108392A patent/TW201611522A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
US9917583B2 (en) | 2018-03-13 |
KR20160134823A (ko) | 2016-11-23 |
JPWO2015141146A1 (ja) | 2017-04-06 |
WO2015141146A1 (ja) | 2015-09-24 |
TW201611522A (zh) | 2016-03-16 |
US20170134026A1 (en) | 2017-05-11 |
KR101823287B1 (ko) | 2018-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6409864B2 (ja) | 終端装置、終端制御方法、及び終端制御プログラムが記憶された記憶媒体 | |
US8970277B2 (en) | Multiplexed oscillators | |
US7831223B2 (en) | Automatic adjustment circuit for amplitude of differential signal | |
CN112414578B (zh) | 温度传感器、集成电路及确定集成电路操作的方法 | |
JP2015141463A (ja) | ボルテージレギュレータ | |
US20160169947A1 (en) | Measurement Circuit | |
JP2010147979A (ja) | 半導体装置およびパワーオンリセット回路の調整方法 | |
JP2020038504A (ja) | ボルテージレギュレータ及びボルテージレギュレータの試験方法 | |
CN109696940B (zh) | 用于识别装置输出处的故障的方法和其系统 | |
CN110032232B (zh) | 一种电源管理装置及电源装置 | |
KR102506362B1 (ko) | 동작 속도에 기반하여 제어되는 조정기를 구비한 집적 회로 | |
EP3474027B1 (en) | Method for identifying a fault at a device output and system therefor | |
KR102338806B1 (ko) | 전압 레귤레이터 | |
US8427198B1 (en) | Reduced quantization error I/O resistor calibrator | |
TW201629969A (zh) | 電阻性記憶體裝置 | |
CN215344364U (zh) | 功率器件驱动电路及电子设备 | |
US9964979B2 (en) | Method with function parameter setting and integrated circuit using the same | |
KR100897304B1 (ko) | 반도체 메모리 장치의 전압 레벨 비교 회로 및 이를 이용한전압 조정 회로 | |
CN113315356A (zh) | 功率器件驱动电路 | |
JP2008102094A (ja) | 電圧監視方法及びその装置 | |
JP4887640B2 (ja) | アナログ差動回路試験装置 | |
CN110031671B (zh) | 驱动过流检测电路 | |
JP2009231891A (ja) | 半導体装置 | |
JP7289973B2 (ja) | ボルテージレギュレータ | |
KR100898654B1 (ko) | 온도 감지 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171205 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180202 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180828 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180910 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6409864 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |