CN110031671B - 驱动过流检测电路 - Google Patents
驱动过流检测电路 Download PDFInfo
- Publication number
- CN110031671B CN110031671B CN201910407143.7A CN201910407143A CN110031671B CN 110031671 B CN110031671 B CN 110031671B CN 201910407143 A CN201910407143 A CN 201910407143A CN 110031671 B CN110031671 B CN 110031671B
- Authority
- CN
- China
- Prior art keywords
- impedance device
- driving
- coupled
- tube
- nmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
- G01R19/16571—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 comparing AC or DC current with one threshold, e.g. load current, over-current, surge current or fault current
Abstract
一种驱动过流检测电路,包括:驱动管、第一NMOS管、基准电流源、比较电路以及第一阻抗器件,其中:基准电流源,输出端与第一阻抗器件的第一端以及第一NMOS管的漏极耦接;第一阻抗器件的第一端与比较电路的第一输入端耦接,第二端与比较电路的第二输入端耦接;比较电路,适于将第一输入端输入的电流与第二输入端输入的电流进行比较,并输出比较结果;驱动管的栅极输入控制信号,漏极与第一阻抗器件的第二端、比较电路的第二端以及驱动负载耦接,源极与地耦接;第一NMOS管的漏极与比较电路的第一端、第一阻抗器件的第一端耦接,栅极输入控制信号,源极与地耦接。上述方案能够精确地判断驱动器件是否过流。
Description
技术领域
本发明涉及电路领域,尤其涉及一种驱动过流检测电路。
背景技术
驱动管等驱动器件在工作时,由于驱动管自身的电阻较小,驱动管上流经的电流由驱动管耦接的负载决定。当负载较小,甚至负载短路时,驱动管上流经的电流较大,驱动管容易出现过流的情况。当驱动管过流时,会对驱动管或者负载造成严重损坏。因此,需要对驱动管的输出电流进行限制,以避免上述情况的发生。
现有技术中,为判断是否有驱动管过流的情况发生,一种方案是在驱动管与地之间串联电阻。由于驱动管上流经的电流流过电阻,因此可以通过电阻的压降来判断驱动管是否出现过流的情况。然而,驱动管的输出阻抗越小越好,否则大部分的功率消耗在驱动管本身而非负载,就达不到驱动的目的。在驱动管与地之间串联电阻之后,驱动管等效输出阻抗就增加了,影响了驱动管的性能。另一种判断驱动管是否过流的方案是直接测量驱动管上的压降进而判断是否过流。然而,由于温度、工艺等偏差,驱动管上的压降与流经驱动管的电流并不能精准按照方案设想对应。
现有的避免驱动器件过流的方案,无法在不影响驱动性能条件下精确地判断驱动器件是否过流。
发明内容
本发明解决的是避免驱动器件过流的方案中,无法精确地判断驱动器件是否过流的技术问题。
为解决上述技术问题,本发明实施例提供一种驱动过流检测电路,包括:驱动管、第一NMOS管、基准电流源、比较电路以及第一阻抗器件,其中:所述基准电流源,输出端与所述第一阻抗器件的第一端以及第一NMOS管的漏极耦接,适于生成基准电流并输出;所述第一阻抗器件的第一端与所述比较电路的第一输入端耦接,第二端与所述比较电路的第二输入端耦接;所述比较电路,适于将所述第一输入端输入的电流与所述第二输入端输入的电流进行比较,并输出比较结果;当所述第二输入端输入的电流大于所述第一输入端输入的电流时,所述比较结果为判定所述驱动管过流;所述驱动管的栅极输入控制信号,漏极与所述第一阻抗器件的第二端、所述比较电路的第二端以及驱动负载耦接,源极与地耦接;所述第一NMOS管的漏极与所述比较电路的第一端、所述第一阻抗器件的第一端耦接,栅极输入所述控制信号,源极与地耦接。
可选的,所述第一阻抗器件为电阻。
可选的,所述第一阻抗器件为第二NMOS管;所述第二NMOS管的源极为所述第一阻抗器件的第一端,所述第二NMOS管的漏极为所述第一阻抗器件的第二端,所述第二NMOS管的栅极与所述第一NMOS管的栅极耦接。
可选的,所述驱动过流检测电路还包括:第二阻抗器件以及第三阻抗器件,其中:所述第二阻抗器件的第一端与所述基准电流源的输出端耦接,所述第二阻抗器件的第二端与所述第一阻抗器件的第一端耦接;所述第三阻抗器件的第一端与所述第一阻抗器件的第二端耦接,所述第三阻抗器件的第二端与所述驱动管的漏极耦接。
可选的,所述第二阻抗器件为第三NMOS管;所述第三NMOS管的源极为所述第二阻抗器件的第一端,所述第三NMOS管的漏极为所述第二阻抗器件的第二端,所述第三NMOS管的栅极与所述第一NMOS管的栅极耦接。
可选的,所述第二阻抗器件为电阻。
可选的,所述第三阻抗器件为第四NMOS管;所述第四NMOS管的源极为所述第三阻抗器件的第一端,所述第四NMOS管的漏极为所述第三阻抗器件的第二端,所述第四NMOS管的栅极与所述第一NMOS管的栅极耦接。
可选的,所述第三阻抗器件为电阻。
可选的,所述驱动管的宽长比为所述第一NMOS管的宽长比的M倍,M>1。
可选的,所述基准电流源为输出电流可调的电流源。
与现有技术相比,本发明实施例的技术方案具有以下有益效果:
第一NMOS管的栅极与驱动管的栅极均输入同一控制信号,第一NMOS管的源极与驱动管的源极均与地连接,第一NMOS管的漏极与驱动管的漏极之间设置有第一阻抗器件。比较电路的第一输入端与第一NMOS管的漏极耦接,输入的是第一NMOS管的漏极电压,而第一NMOS管的漏极电压实质上与输入至第一NMOS管漏极的电流相关,也即与输入至比较器的第一输入端的电流相关;比较电路的第二输入端与驱动管的漏极耦接,输入的是驱动管的漏极电压,而驱动管的漏极电压实质上与输入至驱动管漏极的电流相关,也即与输入至比较器的第二输入端的电流相关。因此,比较电路实质上可以对第一输入端输入的电流与第二输入端输入的电流进行比较,当比较电路的第二输入端输入的电流大于第一输入端输入的电流时,判定驱动管过流。在判断驱动管是否过流时,直接对比较电路的两个输入端输入的电流进行比较,无需测量驱动管上的压降,因此可以精确地判断驱动管是否过流。
附图说明
图1是本发明实施例中的一种驱动过流检测电路的结构示意图;
图2是本发明实施例中的另一种驱动过流检测电路的结构示意图;
图3是本发明实施例中的又一种驱动过流检测电路的结构示意图;
图4是本发明实施例中的再一种驱动过流检测电路的结构示意图。
具体实施方式
如前所述,现有的避免驱动器件过流的方案,无法在不影响驱动性能条件下精确地判断驱动器件是否过流。
本发明实施例中,第一NMOS管的栅极与驱动管的栅极均输入同一控制信号,第一NMOS管的源极与驱动管的源极均与地连接,第一NMOS管的漏极与驱动管的漏极之间设置有第一阻抗器件。比较电路的第一输入端与第一NMOS管的漏极耦接,输入的是第一NMOS管的漏极电压,而第一NMOS管的漏极电压实质上与输入至第一NMOS管漏极的电流相关,也即与输入至比较器的第一输入端的电流相关;比较电路的第二输入端与驱动管的漏极耦接,输入的是驱动管的漏极电压,而驱动管的漏极电压实质上与输入至驱动管漏极的电流相关,也即与输入至比较器的第二输入端的电流相关。因此,比较电路实质上可以对第一输入端输入的电流与第二输入端输入的电流进行比较,当比较电路的第二输入端输入的电流大于第一输入端输入的电流时,判定驱动管过流。在判断驱动管是否过流时,直接对比较电路的两个输入端输入的电流进行比较,无需测量驱动管上的压降,因此可以精确地判断驱动管是否过流。
为使本发明的上述目的、特征和有益效果能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
参照图1,本发明实施例提供了一种驱动过流检测电路,包括:驱动管MND、第一NMOS管MN1、基准电流源11、比较电路12以及第一阻抗器件13,其中:
基准电流源11,输出端与第一阻抗器件13的第一端以及第一NMOS管MN1的漏极耦接,适于生成基准电流并输出;
第一阻抗器件13的第一端与比较电路12的第一端耦接,第一阻抗器件13的第二端与比较电路12的第二端连接;
比较电路12的第一端与第一阻抗器件13的第一端连接,比较电路12的第二端与第一阻抗器件13的第二端连接,适于对第一阻抗器件13的第一端的输入电流与第一阻抗器件13的第二端的输入电流进行比较,并通过输出端OC输出相应的比较结果;
驱动管MND的栅极输入控制信号,漏极与第一阻抗器件13的第二端、比较电路12的第二端以及驱动负载14耦接,源极与地耦接;
第一NMOS管MN1的漏极与所述比较电路12的第一端、所述第一阻抗器件13的第一端耦接,栅极输入控制信号,漏极与基准电流源11的输出端耦接,源极与地耦接。
在具体实施中,基准电流源的一端输入电压VDD1,另一端输出基准电流IR。驱动负载14的一端输入电压VDD2,另一端与驱动管MND的漏极耦接。在实际应用中,VDD1与VDD2可以相等,也可以不等。可以根据实际的应用需求,分别设置VDD1与VDD2。
在具体实施中,第一NMOS管MN1的栅极可以与驱动管MND的栅极耦接。控制信号输入至第一NMOS管MN1的栅极以及驱动管MND的栅极,通过控制信号可以控制第一NMOS管MN1断开或导通、驱动管MND断开或导通。
在本发明实施例中,控制信号可以为高电平信号,且高电平信号由预设的电压源VG输出。换而言之,第一NMOS管MN1的栅极与驱动管MND的栅极均与预设的电压源VG耦接。
在具体实施中,驱动管MND可以为NMOS管。第一NMOS管MN1与驱动管MND为相同类型的NMOS管,且放置在同一芯片的相邻位置,确保工艺、温度、电压电源的偏差对第一NMOS管MN1与驱动管MND的影响相同。
在本发明实施例中,驱动管MND的宽长比与第一NMOS管MN1的宽长比不同,且驱动管MND的宽长比大于第一NMOS管MN1的宽长比,也即驱动管MND的宽长比为第一NMOS管MN1的宽长比的M倍,M>1。
在具体应用中,驱动管MND的宽长比可以超出第一NMOS管MN1的宽长比数个数量级。换而言之,驱动管MND的宽长比可以为第一NMOS管MN1的宽长比的数十倍甚至更多倍。在本发明一实施例中,驱动管MND的宽长比是第一NMOS管MN1的宽长比的5000倍。
在本发明实施例中,比较电路可以通过比较器来实现,也可以通过其他能够实现比较功能的元器件或电路来实现。
在具体实施中,基准电流源11可以为输出电流可调的电流源,也即基准电流源11的输出电流的大小可调。
下面对本发明上述实施例中提供的驱动过流检测电路的工作原理进行说明。
从本发明上述实施例中可知,第一NMOS管MN1与驱动管MND为相同类型的NMOS管,二者的生产工艺相同,因此,电源以及温度的偏差对第一NMOS管MN1和驱动管MND的影响相同。当通过控制信号控制第一NMOS管MN1以及驱动管MND导通时,可以通过第一NMOS管MN1的宽长比与驱动管MND的宽长比之间的比值,确定第一NMOS管MN1的电阻值与驱动管MND的电阻值之间的比值。
驱动管MND的宽长比与第一NMOS管MN1的宽长比的比值为M,则驱动管MND的电阻值RMND与第一NMOS管MN1的电阻值RMN1的比值为1/M,也即:RMND/RMN1=1/M。
当驱动管MND上流经的电流大小为IL时,由欧姆定律可知驱动管MND的输出电压为VOUT=IL×RMND。
设定基准电流源11的输出电流大小为IR,此时,第一NMOS管MN1上产生的压降为:VA=IR×RMN1。
设定IS为OUT点流向A点的电流值,OUT点位于驱动管MND的漏极输出端,A点位于第一NMOS管MN1的漏极输出端。当VOUT<VA时,也即IL×RMND<IR×RMN1时,IS为负,此时,电流从A点流向OUT点。由于RMND/RMN1=1/M,因此,对不等式IL×RMND<IR×RMN1进行简化,得到IL<IR×M。
反之,当VOUT>VA时,也即IL×RMND>IR×RMN1时,IS为正,此时,电流从OUT点流向A点。由于RMND/RMN1=1/M,因此,对不等式IL×RMND>IR×RMN1进行简化,得到IL>IR×M。
因此,预先设置IR×M为判断IL是否过流的阈值。当IL>IR×M时,比较电路输出端OC输出的信号为高电平,表明驱动管MND出现过流的情况;当IL<IR×M时,比较电路输出端OC输出的信号为低电平,表明驱动管MND没有发生过流的情况。
由此可见,本发明上述实施例中提供的驱动过流检测电路中,由于地与OUT点之间仅设置有驱动管,不包含其他器件,因此可以避免增加电阻导致的功率损耗增加、驱动能力下降的问题,并且降低了器件单元的数量。比较电路直接将第一阻抗器件的第一端的输入电流与第一阻抗器件的第二端的输入电流进行比较,无需将电流转换成电压,因此可以精确地判断驱动管是否过流。此外,由于第一NMOS管与驱动管为相同类型的器件,因此,测量精度不受温度、工艺、电源电压等环境参数变化的影响。
从上述工作原理的分析中可知,驱动过流检测电路在判断驱动管是否出现过流情况时,其判断依据与M以及基准电流源的输出电流相关。因此,当基准电流源的输出电流可调时,M的取值具有一定的灵活性。
在具体实施中,第一阻抗器件可以为电阻,也可以为NMOS管,还可以为其他类型的阻抗器件。在本发明一实施例中,第一阻抗器件为第一电阻。在本发明另一实施例中,第一阻抗器件为第二NMOS管。
当第一阻抗器件为第二NMOS管时,第二NMOS管的源极为第一阻抗器件的第一端,第二NMOS管的漏极为第一阻抗器件的第二端,第二NMOS管的栅极与第一NMOS管的栅极耦接。也就是说,第二NMOS管的源极与比较电路12的第一输入端耦接,第二NMOS管的漏极与比较电路12的第二输入端耦接。
在具体实施中,当驱动管MND上流经的电流较大时,OUT点可能会出现高电压。为避免高电压对第一阻抗器件、比较电路等器件的影响,在本发明实施例中,驱动过流检测电路还可以包括第二阻抗器件以及第三阻抗器件,其中:
第二阻抗器件的第一端与基准电流源11的输出端耦接,第二阻抗器件的第二端与第一阻抗器件的第一端耦接;
第三阻抗器件的第一端与第一阻抗器件的第二端耦接,第三阻抗器件的第二端与驱动管MND的漏极耦接。
在本发明实施例中,第一阻抗器件、第二阻抗器件以及第三阻抗器件还可以作为分压器件,从而使得比较电路的输入电压不会超出比较电路允许的工作电路范围。
在本发明实施例中,第二阻抗器件可以为电阻,也可以为NMOS管,还可以为其他类型的阻抗器件。在本发明一实施例中,第二阻抗器件为第二电阻。在本发明另一实施例中,第二阻抗器件为第三NMOS管。
在本发明实施例中,第三阻抗器件可以为电阻,也可以为NMOS管,还可以为其他类型的阻抗器件。在本发明一实施例中,第三阻抗器件为第三电阻。在本发明另一实施例中,第三阻抗器件为第四NMOS管。
参照图2,给出了本发明实施例中的另一种驱动过流检测电路的结构示意图,图2中,第一阻抗器件为第一电阻R1,第二阻抗器件为第二电阻R2,第三阻抗器件为第三电阻R3,其中,第一电阻R1的第一端与第二电阻R2的第二端、比较器A1的第一输入端“-”耦接,第一电阻R1的第二端与第三电阻R3的第一端、比较器A1的第二输入端“+”耦接;第二电阻R2的第一端与基准电流源11的输出端耦接;第三电阻R3的第二端与驱动管MND的漏极耦接。
在本发明实施例中,当第三阻抗器件为第四NMOS管时,第四NMOS管的源极为第三阻抗器件的第一端,第四NMOS管的漏极为第三阻抗器件的第二端,第四NMOS管的栅极与第一NMOS的栅极耦接。
也就是说,第四NMOS管的源极与比较器A1的第二输入端、第一阻抗器件的第二输入端耦接,第四NMOS管的漏极与驱动管MND的漏极耦接。
参照图3,给出了本发明实施例中的另一种驱动过流检测电路的结构示意图。图3中,第一阻抗器件为第一电阻R1,第二阻抗器件为第二电阻R2,第三阻抗器件为第四NMOS管MN4,其中,第四NMOS管MN4的源极与第一电阻R1的第二端以及比较器A1的第二输入端“+”耦接,第四NMOS管MN4的漏极与驱动管MND的漏极耦接,第四NMOS管MN4的栅极与第一NMOS的栅极耦接。
在具体实施中,第四NMOS管可以为高压管,使得比较器A1的两个输入端的输入电压均不大于预设的电压源VG。
参照图4,给出了本发明实施例中的又一种驱动过流检测电路的结构示意图。图4中,第一阻抗器件为第二NMOS管MN2,第二阻抗器件为第三NMOS管MN3,第三阻抗器件为第四NMOS管MN4,其中,第三NMOS管MN3的源极与基准电流源11的输出端以及第一NMOS管MN1的漏极耦接,第三NMOS管MN3的漏极与第二NMOS管MN2的源极以及比较器A1的第一输入端耦接,第三NMOS管MN3的栅极的与第一NMOS的栅极耦接。
第二NMOS管MN2的栅极与第一NMOS管MN1的栅极耦接,第二NMOS管MN2的源极与比较器A1的第一输入端以及第三NMOS管MN3的漏极耦接,第二NMOS管MN2的漏极与第四NMOS管MN4的源极以及比较器A1的第二输入端耦接。
第四NMOS管MN4的栅极与第一NMOS管MN1的栅极耦接,第四NMOS管MN4的源极与比较器A1的第二输入端以及第二NMOS管MN2的漏极耦接,第四NMOS管MN4的源极与驱动管MND的漏极耦接。
在本发明实施例中,第一阻抗器件、第二阻抗器件以及第三阻抗器件均可以为高阻值阻抗器件,使得OUT点流向A点的电流远小于基准电流源11的输出电流,从而使得OUT点流向A点的电流不会对流经第一NMOS管MN1的电流以及流经驱动管MND的电流造成影响。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (10)
1.一种驱动过流检测电路,其特征在于,包括:驱动管、第一NMOS管、基准电流源、比较电路以及第一阻抗器件,其中:
所述基准电流源,输出端与所述第一阻抗器件的第一端以及第一NMOS管的漏极耦接,适于生成基准电流并输出;
所述第一阻抗器件的第一端与所述比较电路的第一输入端耦接,第二端与所述比较电路的第二输入端耦接;
所述比较电路,适于将所述第一输入端输入的电流与所述第二输入端输入的电流进行比较,并输出比较结果;当所述第二输入端输入的电流大于所述第一输入端输入的电流时,所述比较结果为判定所述驱动管过流;
所述驱动管的栅极输入控制信号,漏极与所述第一阻抗器件的第二端、所述比较电路的第二输入端以及驱动负载耦接,源极与地耦接;
所述第一NMOS管的漏极与所述比较电路的第一输入端、所述第一阻抗器件的第一端耦接,栅极输入所述控制信号,源极与地耦接。
2.如权利要求1所述的驱动过流检测电路,其特征在于,所述第一阻抗器件为电阻。
3.如权利要求1所述的驱动过流检测电路,其特征在于,所述第一阻抗器件为第二NMOS管;所述第二NMOS管的源极为所述第一阻抗器件的第一端,所述第二NMOS管的漏极为所述第一阻抗器件的第二端,所述第二NMOS管的栅极与所述第一NMOS的栅极耦接。
4.如权利要求1所述的驱动过流检测电路,其特征在于,还包括:第二阻抗器件以及第三阻抗器件,其中:
所述第二阻抗器件耦接在所述第一阻抗器件的第一端与所述基准电流源的输出端之间;
所述第三阻抗器件耦接在所述第一阻抗器件的第二端与所述驱动管的漏极之间。
5.如权利要求4所述的驱动过流检测电路,其特征在于,所述第二阻抗器件为第三NMOS管;所述第三NMOS管的源极为所述第二阻抗器件的第一端,所述第三NMOS管的漏极为所述第二阻抗器件的第二端,所述第三NMOS管的栅极与所述第一NMOS的栅极耦接。
6.如权利要求4所述的驱动过流检测电路,其特征在于,所述第二阻抗器件为电阻。
7.如权利要求4所述的驱动过流检测电路,其特征在于,所述第三阻抗器件为第四NMOS管;所述第四NMOS管的源极为所述第三阻抗器件的第一端,所述第四NMOS管的漏极为所述第三阻抗器件的第二端,所述第四NMOS管的栅极与所述第一NMOS的栅极耦接。
8.如权利要求4所述的驱动过流检测电路,其特征在于,所述第三阻抗器件为电阻。
9.如权利要求1所述的驱动过流检测电路,其特征在于,所述驱动管的宽长比为所述第一NMOS管的宽长比的M倍,M>1。
10.如权利要求1所述的驱动过流检测电路,其特征在于,所述基准电流源为输出电流可调的电流源。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910407143.7A CN110031671B (zh) | 2019-05-16 | 2019-05-16 | 驱动过流检测电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910407143.7A CN110031671B (zh) | 2019-05-16 | 2019-05-16 | 驱动过流检测电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110031671A CN110031671A (zh) | 2019-07-19 |
CN110031671B true CN110031671B (zh) | 2021-08-17 |
Family
ID=67242365
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910407143.7A Active CN110031671B (zh) | 2019-05-16 | 2019-05-16 | 驱动过流检测电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110031671B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101630175A (zh) * | 2008-12-31 | 2010-01-20 | 曹先国 | 匹配电流镜 |
CN203983941U (zh) * | 2013-12-02 | 2014-12-03 | 嘉兴中润微电子有限公司 | 一种应用于大功率电机驱动芯片的过流保护检测电路 |
EP2933645A1 (en) * | 2014-04-16 | 2015-10-21 | Dialog Semiconductor GmbH | Duty cycle independent comparator |
CN207442434U (zh) * | 2017-10-13 | 2018-06-01 | 高创传动科技开发(深圳)有限公司 | 过流检测电路及agv电机驱动器 |
CN207675889U (zh) * | 2017-12-25 | 2018-07-31 | 深圳市巴丁微电子有限公司 | 一种电机电流流向的检测装置 |
CN208461481U (zh) * | 2018-04-20 | 2019-02-01 | 深圳市励创微电子有限公司 | 一种可修改电压的充电电池保护芯片及其应用电路 |
-
2019
- 2019-05-16 CN CN201910407143.7A patent/CN110031671B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101630175A (zh) * | 2008-12-31 | 2010-01-20 | 曹先国 | 匹配电流镜 |
CN203983941U (zh) * | 2013-12-02 | 2014-12-03 | 嘉兴中润微电子有限公司 | 一种应用于大功率电机驱动芯片的过流保护检测电路 |
EP2933645A1 (en) * | 2014-04-16 | 2015-10-21 | Dialog Semiconductor GmbH | Duty cycle independent comparator |
CN207442434U (zh) * | 2017-10-13 | 2018-06-01 | 高创传动科技开发(深圳)有限公司 | 过流检测电路及agv电机驱动器 |
CN207675889U (zh) * | 2017-12-25 | 2018-07-31 | 深圳市巴丁微电子有限公司 | 一种电机电流流向的检测装置 |
CN208461481U (zh) * | 2018-04-20 | 2019-02-01 | 深圳市励创微电子有限公司 | 一种可修改电压的充电电池保护芯片及其应用电路 |
Also Published As
Publication number | Publication date |
---|---|
CN110031671A (zh) | 2019-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101968341B1 (ko) | 충방전 제어 회로 및 배터리 장치 | |
US7705573B2 (en) | Constant voltage circuit | |
CN109917176B (zh) | 驱动过流检测电路 | |
CN102057574B (zh) | 负载电路的过电流保护装置 | |
JP6301188B2 (ja) | 充放電制御回路およびバッテリ装置 | |
JP2006260030A (ja) | 定電圧電源回路及び定電圧電源回路の検査方法 | |
CN104035464A (zh) | 电压调节器 | |
JP2005333691A (ja) | 過電流検出回路及びこれを有する電源装置 | |
JP2014200164A (ja) | 充放電制御回路、充放電制御装置およびバッテリ装置 | |
CN108693916B (zh) | 过电流保护电路以及电压调节器 | |
CN106066419B (zh) | 电流检测电路 | |
CN111490519A (zh) | 一种过压过流的保护芯片 | |
CN104882856A (zh) | 一种高精度过流检测电路 | |
JP6445878B2 (ja) | 定電流駆動回路 | |
CN110031671B (zh) | 驱动过流检测电路 | |
WO2015141146A1 (ja) | 終端装置、終端制御方法、及び終端制御プログラムが記憶された記憶媒体 | |
JP2013152181A (ja) | 電流検出回路 | |
CN112558679A (zh) | 一种限流保护电路 | |
CN209878871U (zh) | 驱动过流检测电路 | |
CN107492929B (zh) | 设置有电流保护电路的充电电路 | |
CN107947742B (zh) | 一种用于控制耗尽型功率器件的时序保护电路 | |
US20150333555A1 (en) | Charge and discharge control circuit and battery device | |
US11838010B2 (en) | Power supply circuit with adjustable channel switch impedance and electronic device | |
JP2014157035A (ja) | 電子部品検査装置 | |
CN219041392U (zh) | 一种限流保护电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |