KR20160134823A - 종단 장치, 종단 제어 방법, 및 종단 제어 프로그램이 기억된 기억매체 - Google Patents

종단 장치, 종단 제어 방법, 및 종단 제어 프로그램이 기억된 기억매체 Download PDF

Info

Publication number
KR20160134823A
KR20160134823A KR1020167029164A KR20167029164A KR20160134823A KR 20160134823 A KR20160134823 A KR 20160134823A KR 1020167029164 A KR1020167029164 A KR 1020167029164A KR 20167029164 A KR20167029164 A KR 20167029164A KR 20160134823 A KR20160134823 A KR 20160134823A
Authority
KR
South Korea
Prior art keywords
voltage
input
resistance value
input signal
terminal
Prior art date
Application number
KR1020167029164A
Other languages
English (en)
Other versions
KR101823287B1 (ko
Inventor
츠구히토 구로이와
Original Assignee
닛본 덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛본 덴끼 가부시끼가이샤 filed Critical 닛본 덴끼 가부시끼가이샤
Publication of KR20160134823A publication Critical patent/KR20160134823A/ko
Application granted granted Critical
Publication of KR101823287B1 publication Critical patent/KR101823287B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005Modifications of input or output impedance
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/017545Coupling arrangements; Impedance matching circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/0185Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018557Coupling arrangements; Impedance matching circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems

Abstract

[과제] 최적의 종단 상태로 할 수 있는 종단 제어 장치를 제공한다. [해결수단] 입력 신호가 입력되는 입력 단자와, 저항값의 설정이 가능한 가변 저항에 의해 입력 단자를 종단하는 종단 저항부와, 입력 신호의 전압을 측정하는 전압 측정부와, 절대 최대 정격값 및 동작 보증 전압에 기초하여 입력 신호에 설정된 목표 전압 범위에 전압이 포함되지 않을 때, 저항값 또는 목표 전압 범위를 변경하는 제어부를 구비한다.

Description

종단 장치, 종단 제어 방법, 및 종단 제어 프로그램이 기억된 기억매체{TERMINATION APPARATUS, TERMINATION CONTROL METHOD, AND STORAGE MEDIUM ON WHICH TERMINATION CONTROL PROGRAM HAS BEEN STORED}
본 발명은, 종단 상태의 제어가 가능한 종단 장치, 종단 제어 방법, 및 종단 제어 프로그램이 기억된 기억매체에 관한 것으로서, 특히 최적한 종단 상태로 하는 것이 가능한 종단 제어 장치, 종단 제어 방법, 및 종단 제어 프로그램이 기억된 기억매체에 관한 것이다.
반도체 디바이스 등, 전자 디바이스의 입력 신호에는, "절대 최대 정격", "직류 (DC) 규격", "교류 (AC) 규격" 등, 만족해야할 각종의 기준이 규격으로 규정되어 있다. 입력 신호에 있어서의 "절대 최대 정격" 이란 디바이스가 그 전압값에서 파괴될 수도 있기 때문에 순간적으로도 초과해서는 않되는 전압의 값이다. 입력 신호에 있어서의 "DC 규격" 이란 디바이스가 소망의 정상 동작을 행할 수 있는 입력 전압의 범위이다. 입력 신호의 "AC 규격" 이란, 디바이스가 소망의 정상 동작을 수행하게 하기 위해 만족되어야 하는, 신호의 입력 타이밍과 같은 시간적 규격이다.
절대 최대 정격 또는 DC 규격을 위반한 신호가 전자 디바이스 사이에서 입력 및 출력되면, 그 신호는 입력측의 전자 디바이스의 고장 또는 오동작을 야기할 수도 있다. 이 때문에, 입력 신호가 절대 최대 정격 또는 DC 규격을 만족하도록, 적절한 종단 저항을 배치하는 대책을 행하는 경우가 있다. 그 경우의 종단 저항의 값 (이하, "종단 저항값" 이라함) 은 입력 신호가 절대 최대 정격 또는 DC 규격을 만족하도록 설정된 적절한 값일 필요가 있다.
한편, 실장 면적의 축소 또는 코스트 다운을 위해, 전자 디바이스에 종단 저항이 내장될 수도 있다. 예를 들면, DDR2-SDRAM (Double Data Rate 2 - Synchronous Dynamic Random Access Memory) 은 ODT (On Die Termination) 기능으로서, 내장된 종단 저항을 사용하여, 입력신호의 파형을 정형하는 것이 가능하다. 단, 종단 저항값은 미리 사용자가 적절한 값으로 설정할 필요가 있다.
적절한 종단 저항값을 구하기 위한 방법으로서, 시뮬레이션 등의 이론적 계산에 의한 방법이 있다. 그 방법에서는, 배선 패턴의 드로잉 (drawing) 등, 배선의 전기적 특성에 영향을 주는 다양한 파라미터를 고려할 필요가 있다. 그러나, 파라미터의 정확한 값을 얻는 것은 용이하지 않다. 그 때문에, 결과로서, 적절한 종단 저항값의 산출에 많은 작업부하 또는 다액의 비용을 요하는 경우가 많다.
또, 적절한 종단 저항값을 구하기 위해, 종단 저항값의 변경과 실제 디바이스의 평가를 반복하는 방법이 사용될 수도 있다. 그 방법에서는, 종단 저항값을 변경할 때마다 실제 디바이스를 평가하는 것이 필요하다. 따라서, 단시간에 적절한 종단 저항값이 얻어 지지 않을 수도 있고, 종종 많은 작업부하가 요구된다.
입력 단자의 종단 저항값을 변화시키기 위한 각종의 기술이 알려져 있다. 특허문헌 1 에 기재되어 있는 멀티프로세서 장치는 버스에 접속된, 신호의 출력측의 디바이스의 개수에 따라 종단 저항값을 변경한다.
특허문헌 2 에 기재되어 있는 메모리 제어 장치는 언더슈트 또는 오버슈트의 발생을 검출한다. 또, 특허문헌 2 에 기재되어 있는 메모리 제어 장치는 언더슈트 또는 오버슈트가 발생하는 경우 종단 저항값을 변경하고, 종단 저항값을 사용하는 것만으로 언더슈트 또는 오버슈트를 제거하는 것이 어려울 때는 송신측의 디바이스의 구동 능력을 제어한다.
[선행기술문헌]
[특허문헌]
특허문헌 1: 일본 공개특허공보 제 2002-7360 호 (페이지 3 내지 4, 및 도 1)
특허문헌 2: 일본 공개특허공보 제 2011-81733 호 (페이지 5 내지 6, 및 도 3)
특허문헌 1 에 기재되어 있는 멀티프로세서 장치는, 실제의 입력 파형의 관측을 행하지 않고, 버스에 접속된 출력측 디바이스의 개수에 따라, 디바이스에 내장된 종단 저항의 값을 변경한다. 출력측 디바이스의 출력 특성은, 통상, 디바이스의 종류 또는 제조 편차 등에 따라 디바이스 마다 상이할 뿐아니라, 온도 의존성도 갖고, 단자 마다 상이할 수도 있다. 그 때문에, 버스에 접속된 디바이스의 개수에 따라 종단 저항값을 설정하는 경우, 항상 최적의 입력 신호 파형이 얻어지는 것은 아닐 수도 있다. 즉, 특허문헌 1 에 기재된 기술에 기초하는 대책을 강구하는 것으로도, 항상 입력 신호가 규격을 만족하는 적절한 파형을 갖는 것은 아닐 수도 있다.
특허문헌 2 에 기재되어 있는 메모리 제어 장치는, 언더슈트 또는 오버슈트 전압을 소정의 임계값과 비교하는 것에 의해, 그들의 발생을 검출한다. 또한, 당해 메모리 제어 장치는 비교 결과에 기초하여, 종단 저항 또는 출력측 디바이스의 구동 능력을 제어하고, 언더슈트 또는 오버슈트의 발생이 검출되지 않는 경우 대책이 완료되었다고 결정한다.
그러나, 디바이스로 입력 및 출력된 신호가 시험 시에 소정의 조건을 만족한다는 요건은 절대적이지 않다. 상술한 바와 같이, 디바이스의 출력 특성은 개개의 디바이스 또는 단자 마다의 균일하지 않고 온도 의존성을 갖는다. 또, 종단 저항값에도 오차 또는 온도 의존성이 있다. 그 때문에, 언더슈트 또는 오버슈트는 피시험 장치에 대해 행해진 시험시에는 발생하지 않더라도, 실제로 사용되는 장치의 동작 시에는 발생할 가능성이 있다. 그 때문에, 시험시에 있어서의 언더슈트 또는 오버슈트의 발생의 유무는 획일적인 기준이 아니고, 유연하게 설정된 기준에 기초하여 판단되는 것이 바람직하다.
(발명의 목적)
본 발명은 상기와 같은 기술적 과제를 감안하여 행해진 것으로, 적절한 종단 상태를 설정하도록 실현할 수 있는 종단 제어 장치, 종단 제어 방법, 및 종단 제어 프로그램이 기억된 기억 매체를 제공하는 것을 목적으로 한다.
본 발명의 종단 장치는:
입력 신호를 수신하는 입력 단자와;
저항값의 설정이 가능한 가변 저항에 의해 입력 단자를 종단하는 종단 저항부와;
입력 신호의 전압을 측정하는 전압 측정부와;
절대 최대 정격값 및 동작 보증 전압에 기초하여 입력 신호에 설정된 목표 전압 범위에 전압이 포함되지 않을 때, 저항값 또는 목표 전압 범위를 변경하는 제어부를 포함한다.
본 발명의 종단 제어 방법은:
입력 단자에 입력된 입력 신호의 전압을 측정하는 단계; 및
절대 최대 정격값 및 동작 보증 전압에 기초하여 입력 신호에 설정된 목표 전압 범위에 전압이 포함되지 않을 때, 입력 단자를 종단하는 저항값 또는 목표 전압 범위를 변경하는 단계를 포함한다.
본 발명의 종단 제어 프로그램이 기억된 기억 매체는, 입력 신호를 수신하는 입력 단자, 저항값의 설정이 가능한 가변 저항에 의해 입력 단자를 종단하는 종단 저항부, 및 입력 신호의 전압을 측정하는 전압 측정부를 포함하는 종단 장치에 제공된 컴퓨터로 하여금,
절대 최대 정격값 및 동작 보증 전압에 기초하여 입력 신호에 설정된 목표 전압 범위에 전압이 포함되지 않을 때, 저항값 또는 목표 전압 범위를 변경하는 제어부로서 기능하게 한다.
본 발명의 종단 제어 장치, 종단 제어 방법, 및 종단 제어 프로그램이 기억된 기억 매체에서는, 최적의 종단 상태로 하는 것이 가능하다는 효과가 있다.
도 1 은 본 발명의 제 1 실시형태의 종단 장치의 구성예를 도시하는 블록도이다.
도 2a 는 본 발명의 제 1 실시형태의 종단 저항부에 포함되는 가변 저항기의 접속예이다.
도 2b 는 본 발명의 제 1 실시형태의 종단 저항부에 포함되는 가변 저항기의 접속예이다.
도 2c 는 본 발명의 제 1 실시형태의 종단 저항부에 포함되는 가변 저항기의 접속예이다.
도 3 은 본 발명의 제 1 실시형태에 있어서, 종단 저항값을 변화시켰을 때의 입력 신호의 상승 파형의 변화를 도시하는 그래프이다.
도 4 는 본 발명의 제 1 실시형태의 제어부에 의한, 종단 저항값의 제어 동작의 예를 도시하는 플로우챠트이다.
도 5 는 본 발명의 제 1 실시형태의 종단 장치를 내장한 전자 디바이스의 구성예를 도시하는 블록도이다.
도 6 은 본 발명의 제 2 실시형태의 반도체 장치의 구성예를 도시하는 블록도이다.
도 7 은 본 발명의 제 2 실시형태의 전압 측정부 및 제어부의 내부 구성예를 도시하는 블록도이다.
도 8 은 본 발명의 제 2 실시형태의 전압 측정부의 다른 내부 구성예를 도시하는 블록도이다.
도 9a 는 본 발명의 제 2 실시형태의 종점 저항부의 내부 구성예를 도시하는 회로도이다.
도 9b 는 본 발명의 제 2 실시형태의 종점 저항부의 내부 구성예를 도시하는 회로도이다.
도 10 은 본 발명의 제 2 실시형태의 제어부에 의한, 종단 저항값의 제어 동작의 예를 도시하는 플로우챠트이다.
도 11 은 본 발명의 제 3 실시형태의 종단 장치의 구성예를 도시하는 블록도이다.
도 12 는 본 발명의 제 4 실시형태의 종단 장치의 구성예를 도시하는 블록도이다.
(제 1 실시형태)
다음에 본 발명의 실시형태에 대해 도면을 참조하여 상세히 설명한다. 도 1 은 본 발명의 제 1 실시형태의 종단 장치의 구성예를 도시하는 블록도이다.
본 실시형태의 종단 장치 (100) 는, 종단 저항부 (101), 전압 측정부 (102), 및 제어부 (103) 를 포함한다.
종단 저항부 (101) 는, 입력 단자 (111) 에 접속된 가변 저항기 (도시하지 않음) 를 포함하고, 입력 단자 (111) 를 종단한다. 가변 저항기의 저항값, 즉 종단 저항값은 제어부 (103) 에 의해 설정된다.
도 2a 내지 도 2c 는 종단 저항부 (101) 에 포함되는 가변 저항기 (101a) 의 구체적인 접속예가 도시되어 있다. 도 2a 내지 도 2c 에 도시되어 있는 바와 같이, 가변 저항기 (101a) 는 풀다운 형 (도 2a), 풀업 형 (도 2b), 또는 테브난 형 (도 2c) 등의 회로 형식이고, 입력 단자 (111) 로 입력된 입력 신호 (121) 를 종단한다. 또, 풀업 형 및 테브난 형의 경우에는, 가변 저항기의 고전위측의 전위는 후술의 "목표 전압 범위" 를 고려하여 필요에 따라 설정된다. 통상, 가변 저항기의 고전위측의 전위는 입력 단자 (111) 에 접속되는 디바이스의 전원 전압으로 설정된다.
또, 종단 저항부 (101) 의 가변 저항기 (101a) 의 회로 형식은 한정되지 않는다. 가장 적절한 종단 상태가 얻어지도록, 즉, 입력 신호 (121) 가 보다 큰 여유를 갖고 규격을 만족하도록, 적절한 회로 형식이 선택될 수도 있다.
전압 측정부 (102) 는 입력 신호 (121) 의 전압 (이하, "입력 전압" 이라 함) 을 측정하고, 측정 결과를 제어부 (103) 로 통지한다. 전압 검출부 (102) 는 입력 전압의 과도적인 변화에 대응하기 위해 전압 측정을 연속적으로 행한다.
제어부 (103) 는 전압 측정부 (102) 로부터 연속적으로 입력된 측정 결과를 유지한다. 또, 제어부 (103) 는 입력 전압이 만족해야할 전압 범위를 나타내는 "목표 전압 범위" 를 유지한다. 제어부 (103) 는 목표 전압 범위를 변경하는 것이 가능하다.
제어부 (103) 는 유지하고 있는 측정 결과를 사용하여, 입력 신호 (121) 에서 발생한 오버슈트 및 언더슈트의 진폭을 구한다. 오버슈트의 진폭의 최고 전압은 입력 전압의 최대값으로서, 언더슈트의 진폭의 최저 전압은 입력 전압의 최소값으로부터 구할 수 있다. 또한, 제어부 (103) 는 검출한 언더슈트의 진폭의 최고 전압 또는 언더슈트의 진폭의 최저 전압과 목표 전압 범위의 비교 결과에 기초하여 종단 저항부 (101) 의 종단 저항값을 변경한다.
도 3 은 종단 저항값을 변화시켰을 때의 입력 신호 (121) 의 상승 파형의 변화를 도시하는 그래프이다. 그래프의 횡축은 시간을, 종축은 전압을 나타낸다. 도 3 에서는, 오버슈트의 대책을 위해, 종단 저항값이 조정되는 경우에 대해 예시되어 있다.
도 3 에 나타낸 예에서는, 종단 저항값이 클 때는, 입력 신호 (121) 에는, 입력 신호 (121) 에 대한 절대 최대 정격의 최대값 VIA [V] 를 초과하는 레벨의 오버슈트가 발생하고 있다 (파형 A).
상기의 관점에서, 입력 신호 (121) 에서 오버슈트가 발생하지 않고, 입력 신호 (121) 가 하이 레벨 입력 전압 VIH [V] 을 상회하는 레벨까지 상승하는 파형 (파형 B) 이 얻어지도록, 제어부 (103) 는 종단 저항값을 감소시킨다.
단, 종단 저항값을 극단으로 감소시키면, 입력 신호 (121) 에서 오버슈트가 발생하지 않지만, 입력 신호 (121) 가 하이 레벨 입력 전압 VIH 를 상회하는 레벨까지 상승하지 않는다 (파형 C). 이 경우, 제어부 (103) 는 종단 저항값을 증가시킨다.
이와 같이, 제어부 (103) 는 입력 신호 (121) 의 순시 최대 전압이 절대 최대 정격의 최대값 VIA 이하이고, 입력 신호 (121) 의 안정시의 전압이 하이 레벨 입력 전압 VIH 이상이도록, 종단 저항값을 제어한다. 즉, 제어부 (103) 는 입력 신호 (121) 의 파형이 도 3 에 도시한 파형 B 와 같은 상태로 되도록, 종단 저항값을 제어하다. 이와 같이 하여 얻어진 종단 저항값이 최적 종단 저항값이다.
또, 입력 신호 (121) 에서 오버슈트가 발생하지 않도록 종단 저항값을 감소시키면, 안정시에 있어서의 입력 신호 (121) 의 레벨이 저하하고, 파형 C 와 같이 입력 신호 (121) 가 하이 레벨 입력 전압 VIH 까지 상승하지 않을 가능성도 있다. 이와 같은 경우에는, 입력 신호 (121) 에서 오버슈트가 발생하더라도, 입력 신호 (121) 는 절대 최대 정격의 최대값 VIA 이하에 머물고, 하이 레벨 입력 전압 VIH 까지 상승하는 파형 D 와 같이 되도록, 종단 저항값이 설정될 수도 있다. 또는, 그와 같은 경우는, 제어부 (103) 가 종단 저항값의 조정에 실패한 취지의 알람을 출력할 수도 있다.
다음에, 제어부 (103) 에 의한 종단 저항값의 제어 동작에 대해 설명한다. 도 4 는 제어부 (103) 의 의한, 종단 저항값의 제어 동작의 예를 도시하는 플로우챠트이다. 제어부 (103) 에서 입력 전압이 만족시켜야 하는 목표 전압 범위의 초기값이 사용자에 의해 미리 설정되어 있는 것으로 한다.
처음에, 제어부 (103) 는 전압 측정부 (102) 로부터 입력 전압의 측정 결과를 수신한다 (단계 S11).
다음에, 제어부 (103) 는 측정 결과가 목표 전압 범위를 만족하는지 여부, 즉 측정 결과가 목표 전압 범위 내인지 여부를 판단한다 (단계 S12).
측정 결과가 목표 전압 범위를 만족시킬 때 (S12: 예), 제어부 (103) 는 목표 전압 범위를 변경한다 (단계 S13). 여기에서의 목표 전압 범위의 변경은 입력 전압이 목표 전압 범위를 만족시키기 때문에 절대 최대 정격 및 DC 규격에 대해 여유가 증가하는 방향으로 행하는 것이 바람직하다.
제어부 (103) 는, 목표 전압 범위를 변경하면, 입력 전압의 측정 결과의 수신 (S11) 의 처리로 돌아간다.
측정 결과가 목표 전압 범위를 만족시키지 않는 경우 (S12: 아니오), 제어부 (103) 는 종단 저항값의 변경이 가능한지 여부를 판단하다 (단계 S14). 이것은 종단 저항값은 가변이지만, 가변 범위는 필연적으로 유한이기 때문이다.
종단 저항값의 변경이 가능할 때 (S14: 예), 제어부 (103) 는 종단 저항값을 변경하고 (단계 S15), 입력 전압의 측정 결과의 수신 (S11) 의 처리로 돌아간다.
종단 저항값의 변경이 불가능한 경우 (S14: 아니오), 제어부 (103) 는 처리를 종료한다. 이것은 종단 저항값의 변경이 불가능하다고 하는 것은 입력 전압이 목표 전압 범위를 만족시키도록 종단 저항값을 설정하는 것이 불가능하다고 하는 것을 의미하기 때문이다.
또, 입력 전압이 그 시점에 있어서 목표 전압 범위를 만족시키도록 종단 저항값을 설정하는 것이 불가능하더라도, 다른 목표 전압 범위에서 종단 저항값을 설정하는 것이 가능할 수도 있다. 상기의 관점에서, 종단 저항값의 변경이 불가능할 때 (S14: 아니오), 제어부 (103) 는 목표 전압 범위의 변경 (S13) 의 처리로 돌아갈 수도 있다. 그 경우의 목표 전압 범위의 변경은, 입력 전압이 목표 전압 범위를 만족시키지 않기 때문에, 절대 최대 정격 및 DC 규격에 대해 여유가 감소하는 방향, 즉 절대 최대 정격 및 DC 규격에 접근되는 방향으로 행할 필요가 있다.
이상과 같이, 본 실시형태의 종단 장치 (100) 는 입력 전압이 목표 전압 범위를 만족시키는 경우에도, 목표 전압 범위를 변경하고, 또한 종단 저항값의 조정을 반복한다. 따라서, 절대 최대 정격 및 DC 규격에 대한 목표 전압 범위의 여유를 실제의 입력 신호 (121) 의 파형에 따라 필요에 따라 변경할 수 있다. 이것은 더욱 적절한 종단 상태를 설정하는 것을 가능하게 한다.
도 2 에 도시한 바와 같이, 종단 저항부 (101) 의 가변 저항기 (101a) 는 여러 회로 형식을 가질 수도 있다. 상기의 관점에서, 종단 저항값의 변경이 불가능할 때 (S14: 아니오), 제어부 (103) 는 종단 저항부 (101) 의 회로 형식을 변경하고, 입력 전압의 측정 결과의 수신 (S11) 의 처리로 돌아갈 수도 있다. 이것은 종단 저항부 (101) 가 어떤 회로 형식일 때에는 입력 전압이 목표 전압 범위를 만족시키도록 종단 저항값을 설정하는 것이 불가능하더라도, 다른 회로 형식일 때에는 종단 저항값을 설정할 수 있는 가능성이 있기 때문이다.
또, 종단 저항값의 변경이 가능 (S14: 예) 하더라도, 회로 형식을 변경할 수도 있다. 이것은 회로 형식을 변경하는 것에 의해 목표 전압 범위를 보다 좁은 범위로 설정할 수 있는 가능성이 있기 때문이다.
또, 종단 장치 (100) 는 반도체 장치 등의 전자 디바이스 (120) 에 내장될 수도 있다. 도 5 는 본 실시형태의 종단 장치 (100) 를 내장하는 전자 디바이스의 구성예를 도시하는 블록도이다. 전자 디바이스 (120) 에서는 입력 신호 (121) 는 종단 장치 (100) 만이 아니고, 내부 회로 (104) 로도 입력된다.
(제 2 실시형태)
상술한 바와 같이, 본 발명의 종단 장치는 LSI (Large Scale Integrated circuit) 등의 반도체 장치에 내장될 수도 있다. 반도체 장치는 FET (Field Effect Transistor) 등의 스위치, 저항, 전압 측정 회로, 소정의 처리를 행하는 제어 회로를 내장하는 것이 가능하다. 그러면, 반도체 장치는 전압 측정 회로로부터의 입력 전압의 측정 결과에 기초하여 제어 회로가 스위치의 ON/OFF 를 제어하고, 내장된 저항의 접속 또는 조합을 변경하는 것에 의해 종단 저항값을 제어한다고 하는 제어가 가능하다.
본 발명의 제 2 실시형태로서, 종단 장치를 내장하는 반도체 장치에 대해, 도명을 참조하여 상세히 설명한다. 도 6 은, 본 실시형태의 반도체 장치 (220) 의 구성예를 도시하는 블록도이다.
반도체 장치 (220) 에는, 종단부 (200) 가 내장되어 있다. 입력 단자 (211) 는 내부 단자 (212) 에 접속되어 있다. 그리고, 입력 단자 (211) 로 입력된 입력 신호 (221) 는 반도체 장치 (220) 의 내부 회로의 입력 신호가 된다.
종단부 (200) 는 종단 저항부 (201), 전압 측정부 (202), 및 제어부 (203) 를 포함한다.
종단 저항부 (201) 는 입력 단자 (211) 에 접속된 가변 저항기를 포함하고, 입력 단자 (211) 를 종단한다. 가변 저항기의 저항값, 즉 종단 저항값은 제어부 (203) 로부터의 저항값 제어 신호 (222) 에 의해 설정된다. 종단 저항부 (201) 에 포함되는 가변 저항부의 구조, 및 종단 저항값의 제어 방법에 대해서는 후술한다.
전압 측정부 (202) 는 입력 신호 (221) 의 전압 (이하, "입력 전압" 이라고 함) 을 측정하고, 측정 결과를 제어부 (203) 로 통지한다. 전압 검출부 (202) 는 복수의 비교기 (202a) 를 포함한다.
복수의 비교기 (202a) 의 전체의 비반전 입력 단자에는, 입력 신호 (221) 가 입력된다.
복수의 비교기 (202a) 의 각각의 반전 입력 단자에는, 서로 상이한 기준 전압이 입력된다. 따라서, 복수의 비교기 (202a) 의 출력을 참조하는 것에 의해, 입력 전압의 범위를 알 수 있다. 또, 기준 전압은 임의의 방법으로 생성할 수 있다. 본 실시형태에서는, 기준 전압은 분할 저항 (202b) 에 의한 전원 전압의 분할에 의해 생성된다.
제어부 (203) 는 미리 설정된 목표 전압 범위를 유지하고, 전압 측정부 (202) 로부터 통지된 측정 겨과가 목표 전압 범위 내인지 여부를 판정한다. 그 후, 제어부 (203) 는 판정 결과에 기초하여, 종단 저항부 (201) 의 종단 저항값을 변경한다. 구체적으로는, 제어부 (203) 는 입력 전압이 목표 전압 범위 내로 되도록 종단 저항부 (201) 의 종단 저항값을 변경한다.
입력 전압이 목표 전압 범위 내로 된 후, 제어부 (203) 는 목표 전압 범위의 설정과 상술한 조정을 계속한다. 즉, 제어부 (203) 가 보다 적절한 종단 저항값으로의 조정을 위해 목표 전압 범위를 보다 좁은 범위로 변경한다.
제어부 (203) 는 변경 가능한 범위에서 종단 저항값을 변경하여도 측정 결과가 목표 전압 범위 내에 들어가지 않는 경우, 알람 단자 (213) 로 알람 신호를 출력한다.
한편, 제어부 (203) 는 오버슈트 또는 언더슈트와 같이, 과도적으로 발생하는 매우 좁은 폭의 펄스의 최대 전압을 검출하지 않으면 안된다. 그 때문에, 제어부 (203) 는 전압 측정부 (202) 로부터 통지된 측정 결과를 유지하는 유지부를 포함한다. 또한, 제어부 (203) 는 소정의 판단을 행하고, 종단 저항부 (201) 의 종단 저항값을 제어하는 처리부를 포함한다.
도 7 은 전압 측정부 (202) 및 제어부 (203) 의 내부 구성예를 도시하는 블록도이다. 이와 같이, 제어부 (203) 는 유지부로서 RS (Reset Set) 래치 (203a) 를 포함한다. RS 래치는 "RS 플립플롭" 이라고 지칭될 수도 있다.
RS 래치 (203a) 는 전압 측정부 (202) 내의 비교기 (202a) 의 출력이 하이레벨로 되면 세트된다. 상술한 바와 같이, 복수의 비교기 (202a) 의 각각에 의한 비교에 사용되는 기준 전압은 서로 상이하다. 따라서, 복수의 비교기 (202a) 의 기준 전압을 각각 적절하게 설정하는 것에 의해, 복수의 RS 래치 (203a) 의 출력으로부터 입력 신호 (221) 에 발생한 오버슈트의 최대값을 검출할 수 있다. 또, 오버슈트가 발생하고 있지 않을 때에는, 입력 신호 (221) 의 최대값은 안정시의 하이레벨 입력 전압으로 간주될 수 있다.
제어부 (203) 내의 처리부 (203b) 는 복수의 RS 래치 (203a) 의 출력에 기초하여, 오버슈트의 최대값 및 안정시의 하이레벨 입력 전압을 검출한다. 그 후, 처리부 (203b) 는 검출 결과와 목표 전압 범위의 비교 결과에 기초하여 저항값 제어 신호 (222) 를 사용하여 종단 저항부 (201) 의 종단 저항값을 제어한다.
또, RS 래치 (203a) 는 리세트 신호 (223) 의 입력에 응답하여 리세트된다. 리세트 신호 (223) 는, 처리부 (203b) 가 후술하는 입력 전압에 대한 판단을 종료할 때마다, 측정 결과를 클리어하기 위해 각 RS 래치 (203a) 로 입력된다.
한편, 오버슈트의 시간 폭이 매우 짧고, RS 래치 (203a) 가 응답할 수 없을 수도 있다. 이것은 RS 래치 (203a) 를 세트하는 것을 어렵게 만들 수도 있다. 그러한 경우에, 적절한 방법으로 펄스 폭을 확대할 수도 있다. 펄스 폭을 확대하는 방법은 예를 들면 일본 공표특허공보 제 2006-520113 호에 기재되어 있다.
도 7 에 도시하는 제어부 (203) 는 RS 래치 (203a) 에 의해, 입력 신호 (221) 에서 발생한 오버슈트의 최대값을 검출한다. 오버슈트의 최대값을 검출하기 위해, 피크 홀드 회로가 사용될 수도 있다. 도 8 은 전압 측정부 (202) 의 내부 구성예를 도시하는 블록도이다. 도 8 에 도시하는 바와 같이, 전압 측정부 (202) 는 피크 홀드 회로 (202f) 를 포함할 수도 있다. 피크 홀드 회로 (202f) 는 다이오드 (202c), 커패시터 (202d), 및 방전용 스위치 (202e) 를 포함한다. 커패시터 (202d) 에 의해 유지되고 있는 전하는, 상술한 리세트 신호 (223) 가 입력된 것에 응답하여 방전용 스위치 (202e) 가 ON 상태로 설정되는 것에 의해 리세트된다.
피크 홀드 회로 (202f) 는 입력 신호 (221) 의 전압의 최대값을 유지한다. 따라서, 복수의 RS 래치 (203a) 의 출력에 의해, 직접, 입력 전압의 최대값이 표현된다. 따라서, 제어부 (203) 는 비교기 (202a) 의 출력을 유지할 필요가 없다.
또, 도 6, 도 7 및 도 8 에서의 전압 측정부 (202) 의 각 비교기 (202a) 의 2 개의 입력 단자에는, 입력 신호 (221) 에서 발생하는 오버슈트의 최대 전압 및 하이 레벨 입력 전압을 검출하도록 접속되어 있다. 입력 신호 (221) 에 발생하는 언더슈트의 최소 전압 및 로우 레벨 입력 전압을 검출하기 위해서는, 비교기 (202a) 의 2 개의 입력 단자의 접속을 도 6, 도 7 및 도 8 에 나타낸 예와는 반대로 하고, 기준 전압으로서 부의 전압이 입력되도록 할 수도 있다. 언더 슈트의 최소 전압 및 로우 레벨 입력 전압을 검출하기 위해서 도 6, 도 7 및 도 8 의 구성에 가해야 하는 변경은 당업자에게는 명백하므로 상세한 설명은 생략한다.
종단 저항부 (201) 의 내부 구성의 상세에 대해 설명한다. 도 9 는 종단 저항부 (201) 의 내부 구성예를 도시하느 회로도이다. 본 실시형태의 종단 저항부 (201) 는 풀다운 형으로 회로 구성되어 있다. 또, 종단 저항부 (201) 에 포함되는 가변 저항의 구성은 임의이고, 도 9 에 도시된 것에 한정되지 않는다.
종단 저항부 (201) 는 병렬 접속용 스위치 (201a), 직렬 접속용 스위치 (201b), 및 고정 저항 (201c) 을 포함한다. 병렬 접속용 스위치 (201a) 및 직렬 접속용 스위치 (201b) 는 예를 들면 FET 등의 트랜지스터에 의한 스위치이다.
병렬 접속용 스위치 (201a) 는 2 개로 1 쌍으로하고, 전부 n (n 은 자연수) 쌍이 존재한다. 1 쌍의 병렬 접속용 스위치 (201a) 를 ON 상태로 하는 것에 의해, 종단 저항부 (201) 의 내부에서 병렬 접속되는 고정 저항 (201c) 의 개수가 1 개 증가한다. 역으로, 1 쌍의 병렬 접속용 스위치 (201a) 를 OFF 상태로 하면, 병렬 접속되는 고정 저항 (201c) 의 개수가 1 개 감소한다.
직렬 접속용 스위치 (201b) 는 n 개 구비되어 있다. 직렬 접속용 스위치 (201b) 를 1 개 ON TKDOX로 하는 것에 의해, 종단 저항부 (201) 의 내부에서 직렬 접속되는 고정 저항 (201c) 의 개수가 1 개 증가한다. 역으로, 직렬 접속용 스위치 (201b) 를 1 개 OFF 상태로 하면, 직렬 접속되는 고정 저항 (201c) 의 개수가 1 개 감소한다.
고정 저항 (201c) 은 (n + 1) 개 구비되어 있다.
이상에 기술된 바와 같이, 병렬 접속용 스위치 (201a), 및 직렬 접속용 스위치 (201b) 의 각각을 ON 상태 또는 OFF 상태로 하는 것에 의해, 고정 저항 (201c) 의 접속 태양이 변경되고, 종단 저항부 (201) 의 등가 저항값을 변화시킬 수 있다. 도 9a 에는, 전체의 고정 저항 (201c) 이 직렬로 접속되어 있는 경우가 예시되고, 도 9b 에는, 1 쌍의 고정 저항 (201c) 만이 병렬로 접속되고, 다른 고정 저항 (201c) 은 전부 직렬로 접속되어 있는 경우가 예시되어 있다.
본 실시형태에서는, ON 상태의 병렬 접속용 스위치 (201a) 의 쌍의 수를 증가시키는 경우, ON 상태의 직렬 접속용 스위치 (201b) 의 쌍의 수를 ON 상태의 병렬 접속용 스위치 (201a) 의 증가된 쌍의 수와 동일한 쌍의 수만큼 감소시키는 것으로 한다. OFF 상태의 스위치의 쌍의 수, 개수를 증가시키는 경우도 마찬가지다. 병렬 접속용 스위치 (201a), 직렬 접속용 스위치 (201b) 의 ON/OFF 상태를 상기와 같이 제어할 때의, 종단 저항부 (201) 의 등가 저항값에 대해 구체적으로 설명한다.
고정 저항 (201c), 병렬 접속용 스위치 (201a), 직렬 접속용 스위치 (201b), 상태 변경의 대상으로 하는 스위치의 위치는 이하의 4 개의 조건을 만족하는 것으로 한다.
1) 고정 저항 (201c)
(n + 1) 개의 고정 저항 (201c) 의 저항값은 전부 r [Ω] 이다.
2) 병렬 접속용 스위치 (201a)
n 쌍의 병렬 접속용 스위치 (201a) 중, k (k 는 n 이하의 자연수) 쌍의 병렬 접속용 스위치 (201a) 가 ON 상태에 있고, 다른 (n - k) 쌍의 병렬 접속용 스위치 (201a) 는 OFF 상태에 있다.
3) 직렬 접속용 스위치 (201b)
n 개의 직렬 접속용 스위치 (201b) 중, (n - k) 개의 직렬 접속용 스위치 (201b) 가 ON 상태에 있고, 다른 k 개의 직렬 접속용 스위치 (201b) 가 OFF 상태에 있다.
4) 상태 변경의 대상으로 하는 스위치의 위치
복수 쌍의 병렬 접속용 스위치 (201a), 및 복수 개의 직렬 접속용 스위치 (201b) 의 상태를 변경할 때는, 인접한 것, 즉 연속한 위치에 있는 것을 그룹으로 변경한다.
이 때, 입력 단자 (211) 와 그라운드 레벨 사이의 종단 저항부 (201) 의 등가 저항값 R [Ω] 은,
R = {(n - k) + 1/(k + 1)}r
로 된다. 따라서, k 의 값을 0 부터 n 까지 변화시키는 것에 의해, R 의 값을 nr [Ω] 부터 1/(n + 1) [Ω] 까지 변화시킬 수 있다.
도 10 은 제어부 (203) 의 동작을 나타내는 플로우챠트이다. 도 10 을 참조하여, 제어부 (203) 의 동작을 설명한다.
처음에, 제어부 (203) 는 목표 전압 범위 내에서 초기값을 설정한다 (단계 S21). "목표 전압 범위" 란 입력 단자 (211) 에 입력되는 입력 신호 (221) 가 만족시켜야할 전압 범위이고, 구체적으로는 절대 최대 정격 및 DC 규격을 만족시키도록 설정된다.
다음에, 제어부 (203) 는 가변 저항부 (201) 의 내부의 n 쌍의 병렬 접속용 스위치 (201a) 를 전부 OFF 상태로 설정하고, n 개의 직렬 접속용 스위치 (201b) 의 전부를 ON 상태로 설정한다 (단계 S22). 병행하여, 제어부 (203) 는 병렬 접속용 스위치 (201a) 에서 ON 상태로 설정되어 있는 쌍의 수, 및 직렬 접속용 스위치 (201b) 에서 ON 상태로 설정되어 있는 개수를 기억한다.
다음에, 제어부 (203) 는 입력 신호 (221) 의 피크 전압을 검출한다 (단계 S23). 구체적으로는, 제어부 (203) 는 입력 신호 (221) 의 전압 (입력 전압) 의 측정 결과, 즉 복수의 전압 비교기 (202a) 의 각각에 의한 입력 전압과 기준 전압의 비교 결과를 입력한다. 그 후, 제어부 (203) 는 복수의 비교 결과에 기초하여 입력 신호 (221) 의 피크 전압을 검출한다.
그 후, 제어부 (203) 는 피크 전압과 목표 전압 범위를 비교한다 (단계 S24). 피크 전압이 목표 전압 범위 내이면 (S24: 예), 제어부 (203) 는 후술의 단계 S30 의 처리로 진행한다.
피크 전압이 목표 전압 범위 밖이면 (S24: 아니오), 제어부 (203) 는 ON 상태의 병렬 접속용 스위치 (202a) 의 쌍의 수, 및 OFF 상태의 직렬 접속용 스위치 (202b) 의 개수가 n 에 도달하는지 여부를 확인한다 (단계 S25). 쌍의 수 및 개수가 n 에 도달한 경우는 병렬 접속용 스위치 (202a) 의 쌍이 전부 ON 상태이고, 직렬 접속용 스위치 (202b) 가 전부 OFF 상태인 경우이고, 저항값 R 이 설정 가능한 최소값에 도달하는 것을 의미한다. 쌍의 수 및 개수가 n 에 도달하는 경우 (S25: 예), 제어부 (203) 는 후술의 단계 S29 의 처리로 진행한다.
쌍의 수 및 개수가 n 에 도달하지 않는 경우 (S25: 아니오), 제어부 (203) 는 입력 신호 (221) 의 피크 전압이 목표 전압 범위 보다 높은지 여부를 판단한다 (단계 S26).
피크 전압이 목표 전압 범위 보다 낮은 경우 (S26: 아니오), 제어부 (203) 는 ON 상태의 병렬 접속용 스위치 (202a) 를 1 쌍만 OFF 상태로 변경하고, OFF 상태의 직렬 접속용 스위치 (103) 를 1 개만 ON 상태로 변경한다 (S27). 그 후, 제어부 (203) 는 S23 의 처리로 돌아간다.
피크 전압이 목표 전압 범위 보다 높은 경우 (S26: 예), 제어부 (203) 는 OFF 상태의 병렬 접속용 스위치 (202a) 를 1 쌍만 ON 상태로 변경하고, ON 상태의 직렬 접속용 스위치 (202b) 를 1 개만 OFF 상태로 변경한다 (단계 S28). 그 후, 제어부 (203) 는 S23 의 처리로 돌아간다.
S25 의 처리에서, 쌍의 수 및 개수가 n 에 도달한다 (S25: 예) 는 것은 설정 가능한 저항값 R 의 범위를 사용하여, 입력 신호 (221) 의 피크 전압을 목표 전압 범위 내로 설정하는 것이 가능하지 않다, 즉, 종단 저항값의 자동 조정이 실패한 것을 의미한다. 이와 같은 경우, 제어부 (203) 는 알람 단자 (213) 로부터 알람 신호를 출력한다 (단계 S29).
S24 의 처리에서, 입력 신호 (221) 의 피크 전압이 목표 전압 범위 내이면 (S24: 예), 제어부 (203) 는 목표 전압 범위의 변경의 요부를 확인한다 (단계 S30). 변경의 요부는 사용자에 의해 지시된다. 또는, 제어부 (203) 가 현재의 목표 전압 범위보다 좁은 범위로 설정 가능한지 여부를 판단하고, 설정가능한 경우에는 목표 전압 범위의 변경이 필요한 것으로 판단할 수도 있다.
목표 전압 범위가 변경되는 경우, 제어부 (203) 는 현재의 목표 전압 범위를 새로운 목표 전압 범위로 변경한다 (단계 S31).
목표 전압 범위가 변경되지 않는 경우, 제어부 (203) 는 처리를 종료한다.
이상에 기술된 바와 같이, 본 실시형태의 반도체 장치는 입력 전압이 목표 전압 범위를 만족시키는 경우에도, 목표 전압 범위를 변경하고, 또한 종단 저항값의 조정을 반복한다. 따라서, 절대 최대 정격 및 DC 규격에 대한 목표 전압 범위의 여유를 실제의 입력 신호의 파형에 따라, 필요에 따라 변경할 수 있으므로, 보다 적절한 종단 상태로 할 수 있다. 따라서, 본 실시형태의 반도체 장치는 자동적으로 내부의 종단 저항값을 보다 적절한 값으로 설정할 수 있다. 따라서, 본 실시형태의 반도체 장치는 정격 또는 규격을 간단히 만족시킬 뿐아니라 여유를 갖고 만족시키는 종단 상태에서, 보다 적절한 파형의 입력 신호를 수신할 수 있다.
또, 반도체 장치가 자동적으로 종단 저항값을 조정한다. 따라서, 하드웨어 개발자가 종단 저항값을 조정하기 위한 평가 작업부하를 필요로 하지 않는다. 따라서, 개발자가 작업 부하를 상당히 감소시키는 것이 가능하다.
(제 3 실시형태)
일반적으로, 반도체 장치 등의 전자 디바이스는 복수의 입력 단자를 구비하는 것이 많다. 이와 같은 경우, 외부 디바이스에 접속되어 신호를 출력하는 출력 디바이스는 입력 단자 마다 상이할 수도 있거나, 출력 디바이스 마다 출력 구동 능력이 상이할 수 있다. 따라서, 각각의 입력 단자에서 적절한 종단 저항 값은 반드시 서로 동일하지는 않다. 그래서, 복수의 입력 단자가 있는 경우는, 입력 단자 마다 종단 저항의 값을 제어할 수 있는 것이 바람직하다. 이를 위해서는, 입력 단자 마다 종단부를 구비하고, 입력 단자 마다 적절한 종단 저항의 값인지 여부를 판단할 필요가 있다. 단, 전압 측정부와 제어부는 입력 단자 마다 구비되어 있을 필요는 없다.
도 11 은 본 발명의 제 3 실시형태의 종단 장치 (300) 의 구성예를 도시하는 블록도이다.
종단 장치 (300) 는 입력 단자 마다 종단 저항값을 변경한다. 종단 장치 (300) 는 입력 단자 마다 종단 저항부 (301a, 301b) 와, 공통의 전압 측정부 (302) 및 제어부 (303) 를 포함한다.
본 실시형태에서는, 종단 장치 (300) 는 입력 단자 (111a, 111b) 를 구비한다.
입력 단자 (111a, 111b) 의 각각에 대해서의, 종단 장치 (300) 의 동작은, 제 1 실시형태에서의 종단 장치 (100) 과 동일하다. 즉, 종단 장치 (300) 는 입력 단자 (111a, 111b) 의 각각에 대해 적절한 종단 저항값을 구한다.
입력 단자 마다의 적절한 종단 저항값은 순차 결정된다. 즉, 먼저, 종단 저항부 (301a), 전압 측정부 (302), 및 제어부 (303) 가 사용되어, 입력 단자 (111a) 에 적절한 종단 저항값이 구해진다. 그 후, 계속하여, 종단 저항부 (301b), 전압 측정부 (302), 및 제어부 (303) 가 사용되어, 입력 단자 (111b) 에 적절한 종단 저항값이 구해진다.
이와 같이, 입력 단자 (111a, 111b) 의 각각에 적절한 종단 저항값의 결정 시에, 전압 측정부 (302), 및 제어부 (303) 가 공통으로 사용된다.
입력 단자 마다 적절한 종단 저항값이 결정된 후에는, 제어부 (303) 는 입력 단자 (111a, 111b) 의 각각에 적절한 종단 저항값을 종단 저항부 (301a, 301b) 의 각각에 적용한다.
이와 같이, 본 실시형태의 종단 장치 (300) 는 입력 단자를 복수 구비하고, 각 입력 단자에 대응하여 적절한 종단 저항값을 종단 저항부 (301a, 301b) 의 각각에 적용한다. 종단 장치 (300) 는 입력 단자의 각각에 적절한 종단 저항값을 결정할 때, 전압 측정부 (302), 및 제어부 (303) 를 공통으로 사용한다. 따라서, 이것은 적절한 종단 저항값을 결정하기 위해 종단 장치 (300) 에 제공되어야 할 하드웨어 컴포넌트들의 수를 최소로 하는 것을 가능하게 한다.
또, 입력 단자의 수가 3 이상인 경우도, 상기와 마찬가지로, 전압 측정부 (302), 및 제어부 (303) 를 공통으로 사용하여, 입력 단자 마다 적절한 종단 저항값을 구할 수 있다.
또, 종단의 형태는 도 2 에 도시한 바와 같이 풀업형, 풀다운형, 및 테브난형의 어느 것일 수도 있다. 또, 종단 장치 (300) 는 제 1 실시형태와 같이 목표 규격 내에서의 종단 저항값의 조정에 실패한 취지를 통지하는 알람을 출력할 수도 있다.
(제 4 실시형태)
입력 단자에 접속된 외부의 디바이스의 개수는 1 개로 한정되지 않는다. 예를 들면, 메모리 LSI 의 경우는, 복수 개의 디바이스가 버스에 접속되는 경우가 많다. 그와 같은 경우, 각 디바이스로부터 입력되는 신호에 적절한 종단 저항값은 반드시 서로 동일하지는 않다. 그래서, 복수의 디바이스가 입력 단자에 접속되어 있는 경우는, 디바이스 마다에 종단 저항값을 제어할 수 있는 것이 바람직하다.
도 12 는 본 발명의 제 4 실시형태의 종단 장치 (400) 의 구성예를 도시하는 블록도이다.
종단 장치 (400) 는 접속된 외부의 디바이스 마다 종단 저항값을 변경한다. 종단 장치 (400) 는 종단 저항부 (101), 전압 측정부 (102) 및 제어부 (403) 를 구비한다. 본 실시형태에서는, 종단 장치 (400) 의 입력 신호선 (411) 에, 출력 디바이스 (410a, 410b) 가 접속되어 있는 것으로 한다.
출력 디바이스 (410a, 410b) 는 입력 신호선 (411) 으로 신호를 입력하는 디바이스로서 선택될 때, 각각에 선택 신호 (412a, 412b) 가 입력된다. 선택 신호 (412a, 412b) 는 제어부 (403) 에도 입력된다. 출력 디바이스 (410a, 410b) 가 입력 신호선 (411) 으로 신호를 입력하는 디바이스로서 선택될 때는, 어느 일방만이 선택되는 것은 말할 필요도 없다.
출력 디바이스 (410a) 또는 출력 디바이스 (410b) 가 선택되는 때의, 종단 장치 (400) 의 동작은, 제 1 실시형태에서의 종단 장치 (200) 의 동작과 동일하다. 즉, 종단 장치 (400) 는 출력 디바이스 (410a, 410b) 의 각각에 적절한 종단 저항값을 구한다. 그 후, 제어부 (403) 는 출력 디바이스 (410a, 410b) 의 각각에 적절한 종단 저항값을 기억한다. 그 후, 제어부 (403) 는, 선택 신호 (412a) 가 입력된 때는, 출력 디바이스 (410a) 에 적절한 종단 저항값을 종단 저항부 (101) 에 적용하고, 선택 신호 (412b) 가 입력된 때는, 출력 디바이스 (410b) 에 적절한 종단 저항값을 종단 저항부 (101) 에 적용한다.
이와 같이, 본 실시형태의 종단 장치 (400) 는, 어느 입력 단자의 외부에 복수의 출력 디바이스가 접속되어 있는 경우에는, 그 입력 단자로의 출력 디바이스로서 선택된 출력 디바이시에 대응하여 보다 적절한 종단 저항값을 적용한다. 따라서, 어떤 출력 디바이스가 선택된 때에도, 적절한 종단 처리를 행할 수 있다.
또, 외부의 디바이스의 개수가 3 이상인 경우도, 상기와 마찬가지로, 디바이스 마다에 적절한 종단 저항값을 구하여 기억하고, 선택된 디바이스에 적절한 종단 저항값을 종단 저항부 (101) 에 적용하는 것이 가능하다.
도 4, 도 10 의 프로우챠트에 도시된, 제어부에 의한 종단 제어의 각 처리를 실행하는 주체는 한정되지 않는다. 종단 제어는, 하드웨어에 의해 실행될 수도 있다. 또는, 종단 장치가 CPU (Central Processing Unit) (도시하지 않음) 를 구비하고, CPU 가 소정의 기억 수단 (도시하지 않음) 으로부터 종단 제어 프로그램을 판독하여 실행하는 것에 의해 종단 제어가 행해질 수도 있다.
또, 상기의 프로그램은 ROM (Read Only Memory), RAM (Random Access Memory), 플래시 메모리 등의 반도체 기억 장치, 또는 광디스크, 자기 디스크, 광자기 디스크 등, 비일시적인 매체에 격납될 수도 있다.
또, 이상의 실시형태는 각각 다른 실시형태와 조합하는 것이 가능하다.
이상, 실시형태를 참조하여 본원 발명을 설명했지만, 본원 발명은 상기 실시형태에 한정되는 것은 아니다. 청구범위에 의해 정의된 바와 같은 본원 발명의 사상 및 범위로부터 일탈하지 않고, 본원 발명의 구성 또는 상세의 여러 변경들이 행해질 수도 있다는 것을 통상의 기술자라면 이해할 것이다.
본 출원은 2014년 3월 20일에 출원된 일본 특허 출원 제 2014-057797 호를 기초로 하는 우선권을 주장하고, 그 개시의 전체가 여기에 참조로 포함된다.
100 종단 장치
101 종단 저항부
101a 가변 저항기
111, 111a, 111b 입력 단자
120 전자 디바이스
121 입력 신호
200 종단부
201 종단 저항부
201a 병렬 접속 스위치
201b 직렬 접속 스위치
201c 고정 저항
202 전압 측정부
202a 비교기
202b 분할 저항
202c 다이오드
202d 커패시터
202e 방전 스위치
202f 피크 홀드 회로
203a RS 래치
211 입력 단자
212 내부 단자
213 알람 단자
220 반도체 장치
221 입력 신호
222 저항값 제어 신호
223 리세트 신호
300 종단 장치
400 종단 장치
411 입력 신호선
412a, 412b 선택 신호

Claims (10)

  1. 종단 장치로서,
    입력 신호를 수신하는 입력 단자와;
    저항값의 설정이 가능한 가변 저항에 의해 상기 입력 단자를 종단하는 종단 저항 수단과;
    상기 입력 신호의 전압을 측정하는 전압 측정 수단과;
    절대 최대 정격값 및 동작 보증 전압에 기초하여 상기 입력 신호에 설정된 목표 전압 범위에 전압이 포함되지 않을 때, 상기 저항값 또는 상기 목표 전압 범위를 변경하는 제어 수단을 포함하는, 종단 장치.
  2. 제 1 항에 있어서,
    상기 제어 수단은 상기 전압의 피크 값인 피크 전압을 유지하고, 상기 피크 전압이 상기 목표 전압 범위에 포함되지 않을 때, 상기 저항값 또는 상기 목표 전압 범위를 변경하는, 종단 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 가변 저항은 복수의 저항 소자를 포함하고, 상기 복수의 저항 소자 사이의 상호 접속 관계를 스위칭함으로써 상기 저항값을 설정하는, 종단 장치.
  4. 제 3 항에 있어서,
    상기 가변 저항은 상기 복수의 저항 소자의 각각을 상기 입력 단자와 고정 전위 단자 사이에 직렬로 접속하는 것에 의해, 또는 상기 복수의 저항 소자의 각각을 다른 저항 소자와 병렬로 접속하는 것에 의해 상기 저항값을 변화시키는, 종단 장치.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 종단 수단은 풀업 형, 풀다운 형, 또는 테브난 형 중의 지정된 회로 형식으로 상기 입력 단자를 종단하고,
    상기 제어 수단은 상기 전압이 상기 목표 전압 범위 내에 포함되지 않을 때 상기 회로 형식을 변경하는, 종단 장치.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    복수의 상기 입력 단자를 포함하고,
    상기 전압 측정 수단은 상기 복수의 입력 단자 중 선택된 입력 단자에 입력된 상기 입력 신호의 상기 전압을 측정하며,
    상기 제어 수단은 상기 전압이 상기 목표 전압 범위 내에 포함되지 않을 때, 상기 저항값 또는 상기 목표 전압 범위를 변경하는, 종단 장치.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 입력 신호는 복수의 외부 출력 장치 중 어느 것에 의해 입력되고,
    상기 제어 수단은 상기 입력 신호를 수신하는 상기 출력 장치에 따라 상기 저항값을 변경하는, 종단 장치.
  8. 전자 디바이스로서,
    제 1 항 내지 제 7 항 중 어느 한 항에 기재된 종단 장치와,
    상기 입력 신호를 내부 신호로서 수신하고, 소정의 처리를 수행하는 내부 회로를 포함하는, 전자 디바이스.
  9. 종단 제어 방법으로서,
    입력 단자에 입력된 입력 신호의 전압을 측정하는 단계; 및
    절대 최대 정격값 및 동작 보증 전압에 기초하여 상기 입력 신호에 설정된 목표 전압 범위에 전압이 포함되지 않을 때, 상기 입력 단자를 종단하는 저항값 또는 상기 목표 전압 범위를 변경하는 단계를 포함하는, 종단 제어 방법.
  10. 입력 신호를 수신하는 입력 단자, 저항값의 설정이 가능한 가변 저항에 의해 상기 입력 단자를 종단하는 종단 저항 수단, 및 상기 입력 신호의 전압을 측정하는 전압 측정 수단을 포함하는 종단 장치에 제공된 컴퓨터로 하여금,
    절대 최대 정격값 및 동작 보증 전압에 기초하여 상기 입력 신호에 설정된 목표 전압 범위에 전압이 포함되지 않을 때, 상기 저항값 또는 상기 목표 전압 범위를 변경하는 제어 수단
    으로서 기능하게 하는 종단 제어 프로그램이 기억된 기억 매체.


KR1020167029164A 2014-03-20 2015-02-26 종단 장치, 종단 제어 방법, 및 종단 제어 프로그램이 기억된 기억매체 KR101823287B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2014-057797 2014-03-20
JP2014057797 2014-03-20
PCT/JP2015/000978 WO2015141146A1 (ja) 2014-03-20 2015-02-26 終端装置、終端制御方法、及び終端制御プログラムが記憶された記憶媒体

Publications (2)

Publication Number Publication Date
KR20160134823A true KR20160134823A (ko) 2016-11-23
KR101823287B1 KR101823287B1 (ko) 2018-01-29

Family

ID=54144137

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167029164A KR101823287B1 (ko) 2014-03-20 2015-02-26 종단 장치, 종단 제어 방법, 및 종단 제어 프로그램이 기억된 기억매체

Country Status (5)

Country Link
US (1) US9917583B2 (ko)
JP (1) JP6409864B2 (ko)
KR (1) KR101823287B1 (ko)
TW (1) TW201611522A (ko)
WO (1) WO2015141146A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6825895B2 (ja) * 2016-12-07 2021-02-03 株式会社東芝 遅延回路
DE102018205217A1 (de) 2018-04-06 2019-10-10 Robert Bosch Gmbh Schaltung für ein Bussystem und Verfahren zum Betreiben einer Schaltung
JP7192875B2 (ja) * 2018-10-30 2022-12-20 日本電気株式会社 光送信器、光送信システム及び光送信方法
US11870612B2 (en) * 2020-03-26 2024-01-09 Intel Corporation Method of adaptive termination calibration

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06125261A (ja) * 1992-10-13 1994-05-06 Mitsubishi Electric Corp 入力回路
JP3709329B2 (ja) 2000-06-19 2005-10-26 エヌイーシーコンピュータテクノ株式会社 マルチプロセッサ装置
JP3974449B2 (ja) * 2002-05-13 2007-09-12 ローム株式会社 電源装置
FR2848037B1 (fr) 2002-12-02 2005-01-14 Atmel Corp Systeme et procede pour entendre une largeur d'impulsion
US6924660B2 (en) 2003-09-08 2005-08-02 Rambus Inc. Calibration methods and circuits for optimized on-die termination
KR100706580B1 (ko) 2005-07-13 2007-04-13 삼성전자주식회사 저전압 차동 신호 수신기 및 그 종단 저항값 설정 방법
US7423450B2 (en) 2006-08-22 2008-09-09 Altera Corporation Techniques for providing calibrated on-chip termination impedance
US7898234B1 (en) * 2006-08-30 2011-03-01 Dell Products, Lp Device and method for rapid voltage ramp-up to regulator target voltage
JP2010268350A (ja) 2009-05-18 2010-11-25 Renesas Electronics Corp 終端抵抗調整回路
JP2011066791A (ja) * 2009-09-18 2011-03-31 Renesas Electronics Corp 半導体集積回路装置、及び電源電圧制御方法
JP2011081733A (ja) 2009-10-09 2011-04-21 Toshiba Tec Corp メモリ制御回路、電子機器、及びメモリ制御プログラム
US20110133773A1 (en) * 2009-12-04 2011-06-09 Uniram Technology Inc. High Performance Output Drivers and Anti-Reflection Circuits
JP2011228826A (ja) * 2010-04-16 2011-11-10 Panasonic Corp インターフェイス装置
JPWO2012157031A1 (ja) * 2011-05-13 2014-07-31 パナソニック株式会社 信号電位変換回路
JP6238560B2 (ja) * 2012-06-08 2017-11-29 キヤノン株式会社 画像形成装置
TWI514782B (zh) 2012-07-24 2015-12-21 Novatek Microelectronics Corp 接收器
JP6126458B2 (ja) * 2013-05-22 2017-05-10 富士通株式会社 抵抗調整回路、及び、抵抗調整方法
JP2015170987A (ja) * 2014-03-07 2015-09-28 ソニー株式会社 電子回路、電子回路の制御方法、および、電子装置

Also Published As

Publication number Publication date
KR101823287B1 (ko) 2018-01-29
JP6409864B2 (ja) 2018-10-24
JPWO2015141146A1 (ja) 2017-04-06
US20170134026A1 (en) 2017-05-11
TW201611522A (zh) 2016-03-16
WO2015141146A1 (ja) 2015-09-24
US9917583B2 (en) 2018-03-13

Similar Documents

Publication Publication Date Title
KR101823287B1 (ko) 종단 장치, 종단 제어 방법, 및 종단 제어 프로그램이 기억된 기억매체
US8970277B2 (en) Multiplexed oscillators
KR101083682B1 (ko) 반도체 장치
CN112414578B (zh) 温度传感器、集成电路及确定集成电路操作的方法
US20160111169A1 (en) Memory test apparatus
WO2018103368A1 (zh) 浪涌保护方法和浪涌保护装置和用电设备
US9188628B2 (en) Load apparatus for testing
CN110032232B (zh) 一种电源管理装置及电源装置
KR20000076978A (ko) 저전력 조절 가능한 입력 임계 회로
US20180048228A1 (en) Output control method for controller
KR102506362B1 (ko) 동작 속도에 기반하여 제어되는 조정기를 구비한 집적 회로
KR20150019000A (ko) 기준 전류 생성 회로 및 이의 구동 방법
US8427198B1 (en) Reduced quantization error I/O resistor calibrator
US9964979B2 (en) Method with function parameter setting and integrated circuit using the same
CN215344364U (zh) 功率器件驱动电路及电子设备
US7710145B2 (en) Semiconductor device and method for controlling thereof
JP2008102094A (ja) 電圧監視方法及びその装置
CN113315356A (zh) 功率器件驱动电路
US9824728B2 (en) Method for performing memory interface calibration in an electronic device, and associated apparatus and associated memory controller
JP2018097748A (ja) 電圧異常検出回路及び半導体装置
JP5976565B2 (ja) 電子部品検査装置
JP2013007619A (ja) ロジック回路及び電圧検出回路
WO2016164019A1 (en) Termination voltage circuits
KR20150128225A (ko) 반도체 장치의 파워 업 회로
TW201337491A (zh) 電源電路的調變決定裝置、調變決定方法及該電源電路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant