JP6374377B2

JP6374377B2 - セラミック多層コンデンサ

Info

Publication number: JP6374377B2
Application number: JP2015510701A
Authority: JP
Inventors: ギュンターエンゲル，; ミヒャエルショスマン，; マルクスコイニ; アンドレアティスティノ，; クリスチャンホフマン
Original assignee: Epcos AG
Current assignee: TDK Electronics AG
Priority date: 2012-05-08
Filing date: 2013-04-11
Publication date: 2018-08-15
Anticipated expiration: 2033-04-11
Also published as: CN104285265A; KR102045098B1; KR20150013695A; US9627141B2; DE102012104033A1; JP2017073551A; US20150103466A1; JP2015516112A; EP2847775A2; US9875851B2; WO2013167338A3; US20170178815A1; EP2847775B1; WO2013167338A2; CN104285265B; JP6382904B2

Description

本発明は、セラミック多層コンデンサに関し、好ましくは大出力のアプリケーションに適合したセラミック多層コンデンサに関する。このセラミック多層コンデンサは、たとえばＡＣ／ＤＣまたはＤＣ／ＤＣコンバータにおけるフィルター素子として使用することができる。

特許文献１には、ヒーター素子および誘電体層（複数）を有するコンデンサ領域と、これらの層間に配設された内部電極とを備えたコンデンサが記載されており、このヒーター素子とコンデンサ領域とは熱伝導するように互いに結合されている。

国際公開第２０１１／０８５９３２号

本発明の少なくともいくつかの実施形態の課題は、公知の多層コンデンサと比較して改善された特性、たとえば特に低いＥＳＲ値（等価直列抵抗、equivalent series resistance, aquivalenter Serienwiderstand）を備えたセラミック多層コンデンサを提供することである。

上記の課題は独立請求項に記載の発明によって解決される。本発明の有利な実施形態および変形実施例は、従属項および以下の記載と図から示される。

少なくとも１つの実施形態によるセラミック多層コンデンサは、基体（Grundkorper）を備える。好ましくはこの基体は直方体形状を有する。この基体は、誘電体層（複数）を備え、これらの誘電体層は積層方向に沿って配設されて積層体とされている。これらの誘電体層は、好ましくはセラミック層として形成されている。この基体は、さらに第１および第２の電極層を備え、これらは上記のセラミック層の間に配設されている。たとえばそれぞれの第１および第２の電極層は、同じ層レベルに互いに離間して配設されていてよい。さらにこれらの第１および第２の電極層は、それぞれ上記の積層体の異なる層レベルに配設されていてよい。

もう１つの実施形態によれば、上記の基体は第１の外部接続部（Ausenkontaktierung）を備える。この外部接続部は、好ましくはこの基体の第１の側面に配設されており、上記の第１の電極層と電気的に導通して接続されている。好ましくはこの第１の電極層は、上記の第１の外部接続部と直接電気的に導通して接続されている。すなわちこの第１の電極層は、上記の第１の外部接続部に直接接しており、この第１の外部接続部と直接接続されている。この第１の電極層は、好ましくは上記の第１の側面まで達している。

この基体は、さらに第２の外部接続部を備え、この第２の外部接続部は、上記の基体の第１の側面に対向している第２の側面上に配設されており、この第２の外部接続部と電気的に導通して接続されている。上記の第２の電極層は、好ましくは上記の第２の外部接続部と直接電気的に導通して接続されている。すなわちこの第２の電極層は、上記の第２の外部接続部に直接接しており、この第２の外部接続部と直接接続されている。この第２の電極層は、好ましくは上記の第２の側面まで達している。

１つの実施形態によれば、上記の基体は、積層方向に沿って幅Ｂを有する。ここでＢは、上記の多層デバイスの基体の、積層方向に沿った空間的拡がりを示す。この基体はさらに、上記の第１の側面に垂直な方向に高さＨを有する。このようにこの高さＨは、この基体の第１の側面に垂直な方向での、この基体の空間的拡がりとして理解される。好ましくはこの高さＨは、上記の基体の第２の側面に垂直な方向に延在している。この基体はさらに、上記の高さＨに垂直な方向かつ上記の積層方向に垂直な方向に長さＬを有する。このようにこの長さＬは、上記の幅Ｂおよび高さＨに垂直な方向における上記の基体の空間的拡がりを示す。

もう１つの実施形態によれば、上記の高さＨに対する幅Ｂの比には、Ｂ／Ｈ≧０．２の関係がある。好ましい１つの実施形態によれば、Ｂ／Ｈ≧０．３となっている。さらに好ましい１つの実施形態によれば、Ｂ／Ｈ≧１．０となっている。とりわけ好ましい１つの実施形態によれば、Ｂ／Ｈ≒０．３５となっている。

もう１つの実施形態によれば、上記の幅Ｂに対する長さＬの比は、Ｌ／Ｂ≧１となっている。さらに好ましくは、Ｌ／Ｂ≦５となっており、とりわけ好ましくは、Ｌ／Ｂ≦３．５となっている。

もう１つの実施形態によれば、上記の高さＨに対する長さＬの比は、Ｌ／Ｈ≧０．８となっている。１つの好ましい実施形態によれば、Ｌ／Ｈ≧１となっている。さらに好ましい１つの実施形態によれば、Ｌ／Ｈ≧１．２となっている。

ここで示した上記の基体の高さＨと幅Ｂとの間の関係によって、ここで説明するセラミック多層コンデンサでは、有効断面積（Nutz-Querschnitt）、すなわち容量を決定する面積に対する上記の電極層のリード部断面積（Zufuhrungsquerschnitt）の比を顕著に大きくすることができる。これにより、ここで記載するセラミック多層コンデンサは、とりわけ小さなＥＳＲ値（等価直列抵抗、equivalent series resistance, aquivalenter Serienwiderstand）を備える。たとえばここで記載する、たとえば４μＦ〜１０μＦの容量を有するセラミック多層コンデンサは、１００ｋＨｚ〜１ＭＨｚでの動作において３ｍΩ〜５ｍΩのＥＳＲ値を備えてよい。

もう１つの実施形態によれば、上記の基体は、第３の電極層（複数）を備え、この第３の電極層は、上記の第１の外部接続部とも、また上記の第２の外部接続部とも電気的に導通して接続されていない。この第３の電極層は、好ましくはどの外部接続とも電気的に導通して接続されていない。この第３の電極層は、以下では自由電極（フローティング電極）と呼称される。

もう１つの実施形態によれば、この第３の電極層は、上記の第１の電極層と重なっている。換言すれば、これらの第３の電極層はそれぞれ、少なくとも１つの部分領域を備え、この部分領域は、上記の積層体の積層方向において投影したと考えた場合に、上記の第１の電極層の少なくとも１つの部分領域によって覆われるようになっていてよい。この第３の電極層は、さらに上記の第２の電極層と重なってよい。たとえば第１および第２の電極層はそれぞれ、上記の基体の同じ層レベルにおいて互いに離間して配設されていてよく、それぞれ少なくとも１つの、他の層レベルに配設された第３の電極と重なってよい。

第１，第２の電極および第３の自由電極の利用、すなわち直列接続された内部電極の利用は、絶縁破壊電界強度を有利に増大することができ、これは本発明の多層コンデンサの堅牢性および信頼性に貢献する。以上によって、さらに上記の誘電体層厚、すなわちセラミック層の層厚を小さくすることが可能となり、この結果、セラミックの単位体積当たりの電極層の断面積が大きくなり、またこれによって上記のＥＳＲ値（等価直列抵抗、equivalent series resistance, aquivalenter Serienwiderstand）が改善され、使用電流に対するこのデバイスの電流耐性が改善される。

１つの実施形態によれば、上記のセラミック層（複数）は３μｍ〜２００μｍの層厚を有する。もう１つの好ましい実施形態によれば、これらのセラミック層は、１０μｍ〜１００μｍの層厚を有する。とりわけ好ましくは、これらのセラミック層は、約２５μｍの層厚を有する。

もう１つの実施形態によれば、上記の電極層（複数）は０．１μｍ〜１０μｍの層厚を有する。１つの好ましい実施形態によれば、これらの電極層は、１μｍ〜４μｍの層厚を有する。とりわけ好ましくは、これらの電極層は、約３．５μｍの層厚を有する。

もう１つの実施形態によれば、上記の基体は、少なくとも１０個のセラミック層を備える。もう１つの実施形態によれば、この基体は、少なくとも１０個の第１の電極層を備える。もう１つの実施形態によれば、この基体は、少なくとも１０個の第２の電極層を備える。

もう１つの実施形態によれば、上記の基体に設けられる第１の電極層の数とこの基体の幅Ｂとは、以下の関係がある。

上記の幅Ｂに対する第１の電極層の数の比≧１０／ｍｍ

換言すれば、この基体は、幅１ｍｍ当たりで少なくとも１０個の第１の電極層を備える。さらにこの基体は、好ましくは、幅１ｍｍ当たりで少なくとも１０個の第２の電極層を備える。

もう１つの実施形態によれば、上記の電極層は貴金属でない金属を含む。好ましくはこれらの電極層は、銅を含む。１つの好ましい実施形態によれば、これらの電極層は銅から成っている。特に上記の多層コンデンサの焼結後には、これらの電極層は純粋な銅から成っている。銅の熱伝導性および導電性が高いので、ここで記載する多層コンデンサはとりわけ小さなＥＳＲ値（等価直列抵抗、equivalent series resistance, aquivalenter Serienwiderstand）を得ることができる。貴金属でない金属を用いることにより、さらにこの多層コンデンサの製造プロセスを安価に行うことができる。

もう１つの実施形態によれば、上記の第１および第２の側面は、表面処理されている。たとえばこれらの第１および第２の側面は、ラッピングされていてよい。さらに、これらの第１および第２の側面は、研磨、ラビング、またはプラズマエッチングされていてもよい。表面処理された側面を用いることにより、上記の外部接続部と上記の第１あるいは第２の電極層とのとりわけ良好な接続が有利に達成できる。特に上記の第１および第２の側面の表面処理によって、個々の第１の電極層間あるいは個々の第１の電極層に存在するセラミック材料を後退させることができ、これらの第１および第２の電極層をプロセス技術で確実に上記の基体の表面に取り付けることができる。たとえば上記の外部接続部は、次にガスを流して焼成すること無しに、たとえば標準的なスパッタ処理を用いて取り付けることができる。

もう１つの実施形態によれば、上記の第１および第２の外部接続部は、それぞれ少なくとも１つの第１のスパッタ層を備え、これらの第１のスパッタ層は、上記の第１または第２の電極層と直接接続されている。好ましくは上記の基体の第１の側面上に第１のスパッタ層が取り付けられ、この第１のスパッタ層は、この基体からの第１の電極層（複数）の出口面（Austrittsflachen）と直接接続している。同様にこの基体の第２の側面上に第１のスパッタ層が取り付けられていてよく、この第１のスパッタ層は、この基体からの第２の電極層（複数）の出口面（Austrittsflachen）と直接接続していてよい。これらのスパッタ層は、たとえば０．１μｍ〜１．５μｍの層厚を有してよい。好ましくはこれらの第１のスパッタ層は、クロムを含み、またはクロムから成っている。

もう１つの実施形態によれば、上記の第１および第２の外部接続部は、それぞれ１つの第２のスパッタ層を備え、これらの第２のスパッタ層は、好ましくは上記の第１の電極層上に直接取り付けられている。これらの第２のスパッタ層は、好ましくは銅を含み、または銅からなっている。

もう１つの実施形態によれば、上記の第１および第２の外部接続部は、それぞれ１つの第３のスパッタ層を備え、これらの第３のスパッタ層は、好ましくは上記の第２の電極層上に直接取り付けられている。これらの第３のスパッタ層は、好ましくは金を含みまたは金からなっている。代替としてこれらの第３のスパッタ層は、銀を含んでよく、または銀から成っていてよい。

もう１つの実施形態によれば、上記のセラミック層は、以下の式で表されるセラミック材料を含んでいる。

Ｐｂ_{(1-1.5a-0.5b+1.5d+e+0.5f)}Ａ_aＢ_b（Ｚｒ_1-xＴｉ_x）_1-c-d-e-f
Ｌｉ_dＣ_eＦｅ_fＳｉ_cＯ₃ ＋ｙ・ＰｂＯ（Ｉ）

ここでＡは、Ｌａ，Ｎｄ，Ｙ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，ＥｒおよびＹｂから成るグループから選択され、Ｂは、Ｎａ，ＫおよびＡｇから成るグループから選択され、Ｃは、Ｎｉ，Ｃｕ，ＣｏおよびＭｎから成るグループから選択されており、０＜ａ＜０．１２，０．０５≦ｘ≦０．３，０≦ｂ＜０．１２，０≦ｃ＜０．１２，０≦ｄ＜０．１２，０≦ｅ＜０．１２，０≦ｆ＜０．１２，０≦ｙ＜１であり、ここで
ｂ＋ｄ＋ｅ＋ｆ＞０である。

好ましくは、特にＺｒリッチなＰＺＴ混晶層が相図から選択される。さらにｂ＋ｄ＋ｅ＋ｆ＞０の条件によって、上記のセラミック材料における、上記で規定されたグループＡ（希土類元素）からなるドーピング剤の他に、Ｌｉ，Ｎａ，Ｋ，Ａｇ，Ｆｅ，Ｎｉ，Ｃｕ，ＣｏおよびＭｎから成るグループから少なくとも１つの元素（リチウム，鉄およびグループＢとＣ）が存在しなければならない。以上により１０００℃〜１１２０℃の温度で焼結可能なセラミック材料が準備され、これは他の高い温度に耐えられない物質／材料との組み合わせを、既にこのセラミック材料の製造プロセスの間に可能としている。たとえばこのセラミック材料を、たとえば銀または銅のような貴金属でない金属からなる電極層と共に焼結すること（同時焼成プロセス、"Cofiring"-Verfahren）が可能となる。さらにこのセラミック材料は、グループＡのみからドーピングされたＰＺＴ材料と比較して、大きな反転電界強度（Schaltfeldstarke）および／または大きな比誘電率（誘電定数、Dielektrizitatskonstante）を有する。

低い焼結温度は、さらに、このセラミック材料の小さな結晶粒サイズ（Korngrosen）の形成を促進し、これはこの誘電体の特性を好ましくするように作用する。正確には、このＰＺＴセラミックの誘電体特性は、一般的にドメインサイズ（Domanengrose）によって決定される。ドメインとは、同じ分極を有するセラミックにおける領域のことである。このドメインサイズは、結晶粒サイズに依存している。結晶粒当たりのドメインの数は、結晶粒サイズと共に増加する。変化したドメインサイズは、このセラミックの材料特性に影響を与える。このためこの結晶粒サイズあるいは結晶粒成長を制御できるようにすることは重要である。

好ましくは上記のドーピングされたチタン酸ジルコン酸鉛セラミックは、一般式ＡＢＯ３で記述されるペロブスカイト格子を備え、Ａはこのペロブスカイト格子のＡサイトを示し、ＢはＢサイトを示す。

このペロブスカイト格子は、ドーピングおよび空位に対し大きな許容範囲を有する。

上記のチタン酸ジルコン酸鉛（ＰＺＴ）のペロブスカイト構造は、一般式ＡＢＯ₃で記述される。このＰＺＴ結晶格子の単位格子は、立方体で記述される。上記のＡサイトはＰｂ²⁺イオンによって占有され、これらはこの立方体の頂点に位置している。
それぞれの立方体面の中央には、それぞれ１つのＯ^2-イオンが位置している。
この立方体に中心には、Ｔｉ⁴⁺イオンおよびＺｒ⁴⁺イオン（Ｂサイト）が存在している。この構造は、金属イオンの他の金属イオンおよび欠陥（Fehlstellen）との置換に対して大きな許容範囲を有し、これにより良好にドーピングすることができる。

ドーピングによって導入されたイオンと置換されたイオンとの間の大きさの違いによって、この高対称性配位多面体の歪がもたらされる。この歪は、この結晶の対称中心を変化させ、分極率に影響を与える。

様々なドーピング可能性は、ドーピングイオンの価数によって分類される。等原子価ドーピング、すなわち１つのイオンを同じ価数を有する他のイオンによって置換することは、このセラミック材料のおける可能な空位に影響を与えない。低い価数のカチオン（アクセプター）を高い価数のカチオンと置換すると、アニオン格子における空位が生成される。高原子価のカチオン（ドナー）は、これらが低価数のカチオンを置換された場合、このカチオン格子の空位の原因となる。アクセプターおよびドナーのドーピングは、それぞれこの材料特性の特徴的変化をもたらす。アクセプターがドーピングされたセラミックは、「硬質」セラミックと呼ばれ、ドナーがドーピングされたセラミックは「軟質」セラミックと呼ばれる。

たとえばＮｄ³⁺（またはグループＡの他の希土類元素の１つ）を用いたＡサイトへのドーピングは、ドナードーピングである。ネオジムのイオン半径のために、これはＰｂ²⁺サイトに組み込まれる。Ｐｂ空位が適宜形成されることによって電荷の均等化が行われる。ドーピングの効果は格子の寸法変化であり、単位格子間の長い距離で作用する相互作用への影響である。

たとえばＫ⁺またｈＦｅ³⁺を用いたＡサイトあるいはＢサイトへのドーピングは、アクセプタードーピングである。カリウムのイオン半径のために、これはＰｂ²⁺サイトへ組み込まれ、これに対しＦｅ³⁺は、Ｚｒ⁴⁺サイトあるいはＴｉ⁴⁺サイトへ組み込まれる。Ｐｂ²⁺空位（Ａ空孔"A-Vakanzen"）の減少および／またはこれに対応した酸素空位の形成によって電荷の均等化が行われる。このドーピングの効果は、結晶粒成長と焼き締り（Sinterverdichtung）を促進する酸素空位の形成であり、これらはこの焼結温度でＫアクセプタによってもたらされる。冷却のプロセスにおいて、Ｎｄドナーとの再結合が準中性の｛Ｎｄ／Ｋ｝欠陥対の形成下で行われ、完成したセラミックにおいては、鉛あるいは酸素の空位が全く無いかまたはごくわずかの濃度で存在する。

このドーピングは、この材料の結晶粒成長に作用し、この結晶粒成長は、注入されるドーピングの濃度に依存している。ここで少ないドーピング量は、結晶粒成長に寄与するが、これに対してドーピングイオンの量が多すぎると結晶粒成長を阻害する可能性がある。

ドナーがドーピングされたＰＺＴ材料の特性は、ＮｄがＰｂサイトを占有する上記の場合のように、大きくなったドメイン移動度（Domanenbeweglichkeit）にほぼ基づいており、このドメイン移動度はＰｂ空位によってもたらされるものである。この空位は、小さな電界によってもすでにこのドメインが影響されるように働く。これは、ドーピングされていないＰＺＴセラミックと比べて、ドメイン境界の容易な移動性をもたらし、これによって大きな誘電率をもたらす。

このセラミック材料には、アクセプターおよびドナーのドーピングが同時に存在している。これは、このセラミックがこれら両方のドーピング方法の内の１つのみでドーピングされた場合に起こる良くない特性を補償するように働く。たとえばアクセプターのドーピングのみが存在すると、これはしばしば誘電率の低下をもたらし、すなわちこの誘電率はドーピングされていないセラミックより小さくなる。ドナーのドーピングのみが存在すると、結晶粒成長が阻害され、このセラミック体の結晶粒は、望ましい大きさに達しない。これらのドーピングが組み合わされて存在することで、ドーピングされていないセラミックからこれらの点が良い方向に取り除かれる。本発明によるセラミックは大きな誘電率を備え、この大きな誘電率は低い焼結温度でももたらされる。

１つの好ましい実施形態によれば、０．１≦ｘ≦０．２である。これはこの範囲で分極曲線（Polarisationskurven）を良好に設定することができるからである。

もう１つの実施形態によれば、０≦ｙ＜０．０５となっている。

もう１つの実施形態によれば、０．００１＜ｂ＜０．１２となっており、ここで好ましくはｄ＝ｅ＝ｆ＝０となっている。

もう１つの実施形態によれば、０．００１＜ｅ＜０．１２となっており、ここで好ましくはｂ＝ｄ＝ｆ＝０となっている。

もう１つの好ましい実施形態によれば、Ｂはナトリウム（Ｎａ）である。以上によってこれらの材料特性は、特に１つの希土類元素のみを含むＰＺＴ材料に比べて焼結温度を低下させるようにかつ同時に反転電界強度を大きくするように、とりわけ有利に影響を与える。

もう１つの好ましい実施形態によれば、上記の比誘電率は、１ｋＶ／ｍｍ、好ましくは２ｋＶ／ｍｍの電界強度において、０ｋＶ／ｍｍの電界強度での比誘電率の少なくとも６０％となっている。さらに好ましくは、このセラミック材料の２〜５ｋＶ／ｍｍ、好ましくは１ｋＶ／ｍｍ〜１０ｋＶ／ｍｍの電界強度での比誘電率（誘電定数、Dielektrizitatskonstante）は、０ｋＶ／ｍｍの電界強度での比誘電率の少なくとも６０％となっている。測定は好ましくはこのセラミック材料が１２５℃の温度の場合に行われる。

もう１つの好ましい実施形態によれば、上記のセラミック材料は、１ｋＶ／ｍｍ、好ましくは２ｋＶ／ｍｍの電界強度で、少なくとも５００、好ましくは１５００の比誘電率を有する。さらに好ましくは、上記のセラミック材料は、２〜５ｋＶ／ｍｍ、好ましくは１〜１０ｋＶ／ｍｍの電界強度で、少なくとも５００、好ましくは１５００の比誘電率を有する。これらの測定は好ましくはこのセラミック材料が１２５℃の温度の場合に行われる。

分極ヒステリシスの測定は、この比誘電率（誘電率、Dielektrizitatskonstante）の決定の１つの標準的方法である。周波数依存性の測定には、このヒステリシスループが点毎に測定される準静的方法が知られている。分極測定は、たとえばａｉｘＡＣＣＴＳｙｓｔｅｍｓＧｍｂＨ社のＴＦアナライザ２０００を用いて行うことができる。

もう１つの好ましい実施形態によれば、上記のセラミック材料は、反強誘電性の誘電体である。このため好ましくは反強誘電性の斜方晶相（Ｏ相）の基本材料ＰＺＴが用いられる。この反強誘電性の配列は、複数の分極した部分格子の重ね合わせで特徴付けられ、これらの電気双極子モーメントは互いに打消しあう。このように反強誘電性結晶は、全く自発分極しないが、しかしながら特別な誘電体特性を備えている。この反強誘電体に電界を印加すると、これはまず線形誘電体のように振舞う。所定の臨界電界強度から、突然反強誘電性相への転移が誘発され、それまでの反平行の双極子は、エネルギー的により安定な平行な方向に反転する。これに対し、これの反転した転移は、より小さな電界で起こる。これがいわゆるダブルヒステリシスループとなる。

反強誘電性セラミック材料は、強誘電性セラミック材料と比較して分極電界ヒステリシスは大きくはない。これは、コンデンサに用いた場合、より僅かなエネルギー損失をもたらす。この理由から、反強誘電性セラミック材料を使用することが好ましい。

純粋かつ様々にドーピングされたチタン酸ジルコン酸鉛（ＰＺＴ）粉末の製造には、一般的な混合酸化物の方法、または「ゾル−ゲル法」とも呼ばれる、溶剤ベースの方法が用いられる。たとえば成分金属のアセテートまたはアルコラート（Alkoholate）から開始されるが、これらは様々な乾燥処理によって、セラミック前駆体物質である粉砕されたキセロゲル（Xerogele）に変換される。乾燥にはスプレードライおよびスプレーフリーズドライがこれに続くフリーズドライと共にが用いられる。続いてこれらの前駆体は、酸化物に熱分解される。このように製造された粉末は、僅かな労力でデアグロメーション（deagglomerieren）され、さらなる処理のための調整が行われる。

ここに記載するセラミック多層コンデンサは、とりわけ小さなＥＳＲ値（等価直列抵抗、equivalent series resistance、aquivalenter Serienwiderstand）および特に小さなＥＳＬ値（等価直列インダクタンス、equivalent series inductivity、aquivalente Serieninduktivitat）を示す。

これと共に、ここに記載する電極層の構成は、ここで記載される多層コンデンサの製造におけるプロセスを実施するのに有利である。脱バインダにおいてもまた焼結においても、脱バインダおよびプロセスガスのガスの交換／平衡が必要であり、これはここで記載される多層コンデンサに有利である。この構造は側面方向に渡り相対的に短い電極層がより良好にプロセスを実施できるようにすることを助け、この結果、容積においても、従来の多層コンデンサに対して、相対的に大きなセラミック部品が可能である。さらにここで記載する多層コンデンサは、上記の電極層の構成および選択されたこのセラミック層のセラミック材料の相乗効果をもたらし、これは上記のＥＳＲ値、ＥＳＬ値および機械的かつ熱的な堅牢さにおいて有利に作用する。とりわけ上記に示したＢ，Ｈ，およびＬのアスペクト比および上記の電極層の幾何形状を組み合わせたセラミックは、デバイスの電気的特性および熱的特性を改善する。こうしてたとえば、上記の電極を通る電流が短い経路を取ることができるように作用し（幾何形状効果）、絶縁抵抗（セラミックの特性）の熱的安定性がこのデバイスの電流耐性の特性に対して極めて有利となるように作用する。

本発明のセラミック多層デバイスのさらなる有利点および有利な実施形態を、図１および２に記載した実施形態を参照して、以下に示す。

１つの実施形態によるセラミック多層コンデンサの概略斜視図である。図１のセラミック多層コンデンサの断面図である。

これらの実施形態例および図では、同等もしくは同等の機能の部分はそれぞれ同じ参照番号が付けられている。表示された素子およびそれらの互いの大きさの関係は、基本的に寸法通りとはなっていない。むしろたとえば層、部品および領域などの個々の要素をより見易くするため、および／またはより理解し易くするために誇張した厚さまたは大きさの寸法で示してある。

図１および２は、１つの実施形態例により１つのセラミック多層コンデンサ１の異なる方向からみた概略図である。多層コンデンサ１は、６つの側面を有する直方体形状の基体２を備える。
この基体２は、セラミック層（複数）３と、これらのセラミック層３の間に配設された第１および第２の電極層４１，４２とを備え、これらのセラミック層３および電極層４１，４２は、積層方向Ｓに沿って積層体となるように配設されている。この基体２は、特に少なくとも１０個の第１電極層４１と、少なくとも１０個の第２の電極層４２とを備える。これらのセラミック層３は、ここに示す実施形態例においては、約２５μｍの層厚を有する。これらの電極層４１，４２は、約３．５μｍの層厚を有する。代替として、これらのセラミック層３および電極層４１，４２は、他の層厚を有してよい。

これらの電極層は、ここで示す実施形態例においては、銅を含んでいる。これによって、一方ではこの多層コンデンサ１はできる限り小さなＥＳＲ値を有することが達成され、また他方ではこの多層コンデンサ１の製造プロセスを安価に行えることが達成される。

さらにこの多層コンデンサ１は、上記の基体２の１つの第１の側面６１上に配設された、１つの第１の外部接続部５１と、さらに、上記の基体２の１つの第２の側面６２上に配設された、１つの第２の外部接続部５２とを備える。ここで上記の第１の電極層４１は、この第１の外部接続部５１と電気的に導通して接続されており、上記の第２の電極層４２は、第２の外部接続部５２と電気的に導通して接続されている。これらの第１および第２の側面６１，６２は、表面処理されており、この表面処理は、好ましくはこれらの外部接続部５１，５２を取り付ける前に行われる。特にこれらの第１および第２の側面６１，６２は、ラッピング、ラビング、研磨、またはプラズマエッチングされていてよい。表面処理された側面６１，６２を用いることにより、上記の外部接続部５１，５２と上記の第１あるいは第２の電極層４１，４２とのとりわけ良好な接続が有利に達成できる。

ここで示す実施形態例においては、１つの第１の電極層４１および１つの第２の電極層４２は、互いに離間して同じレベルに配設されている。このレベルは、層レベルによって形成されており、この層レベルは、上記の積層体の積層方向Ｓに垂直な方向に形成されている。ここで上記の第１の電極層４１と上記の第２の電極層４２との間には、いわゆるギャップ、すなわち間隙が存在している。この間隙は、この層レベルにおける１つの第１の電極層４１と１つの第２の電極層４２との間の領域となっており、この領域には電極層が全く配設されていない。１つの代替の実施形態例によれば、この第１および第２の電極層４１，４２は、それぞれ異なる層レベルに配設されていてもよい。

上記の基体２は、さらに第３の電極層（複数）４３を備え、この第３の電極層は、上記の第１の外部接続部５１とも、また上記の第２の外部接続部５２とも電気的に導通して接続されていない。これらの第３の電極層４３は、上記の第１の電極層４１とも、また上記の第２の電極層４２とも重なっている。すなわちこれらの第３の電極層４３は、それぞれ少なくとも１つの部分領域を備え、この部分領域は、上記の積層体の積層方向において投影したと考えた場合に、上記の第１の電極層４１の部分領域の少なくとも１つの部分領域によって、また上記の第２の電極層４２の部分領域の少なくとも１つの部分領域によって、覆われるようになっていてよい。代替の実施形態例によれば、上記の第１および第２の電極層４１，４２は、それぞれ異なる層レベルに配設されており、これらの第１および第２の電極層４１，４２は、互いに重なりあっていてよい。

上記の第１および第２の外部接続部５１，５２は、それぞれ第１のスパッタ層を備え、これらの第１のスパッタ層は、それぞれ上記の基体２上に直接取り付けられている。ここでこれらの第１のスパッタ層は、上記の第１あるいは第２の電極層４１，４２と直接接続されている。これらの第１のスパッタ層は、好ましくはクロムを含んでいる。これらの第１のスパッタ層上に、それぞれ第２のスパッタ層が取り付けられ、これらの第２のスパッタ層は、好ましくは銅を含んでいる。さらにこれらの第２のスパッタ層上に、それぞれ第３のスパッタ層が取り付けられ、これらの第３のスパッタ層は、好ましくは金を含んでいる。代替としてこれらの第３のスパッタ層は、銀を含んでいてよい。

上記の基体２は、上記の積層方向Ｓに沿って幅Ｂを有する。換言すれば、Ｂは、この積層方向Ｓに平行な方向での基体２の拡がりを示している。好ましくはこの基体２においては、この基体の幅Ｂの１ｍｍ当たりで少なくとも１０個の第１の電極層と少なくとも１０個の第２の電極層とが設けられている。この基体２はさらに、上記の第１の側面５１に垂直な方向に高さＨを有する。こうしてこの基体２は、上記の第１の側面５１に垂直な方向に拡がりを有しており、この広がりが上記の高さに対応している。さらにこの基体２は、上記の高さＨと垂直な方向および上記の積層方向Ｓに垂直な方向で長さＬを有し、この長さは上記の積層方向に対して垂直な方向および上記の高さＨに垂直な方向のこの基体２の拡がりに対応している。この基体２の高さＨに対する幅Ｂの比は、Ｂ／Ｈ≧０．２となっている。さらに、この基体の幅Ｂに対する長さＬの比は、Ｌ／Ｂ≧１となっており、またこの基体の高さＨに対する長さＬの比は、Ｌ／Ｈ≧１となっている。

ここで示す実施形態例においては、上記の基体２は、約２．５ｍｍの幅Ｂ、約７．０ｍｍの高さＨ、および約７．０ｍｍの長さＬを備える。このように上記の比Ｂ／Ｈは、ここで示す実施形態例においては、ほぼ０．３６となっている。上記の比Ｌ／Ｂは、約２．８であり、上記の比Ｌ／Ｈは、約１．０である。

ここで示す実施形態例によれば、本発明による多層コンデンサ１はとりわけ、小さなＥＳＲ値、小さなＥＳＬ値、そして高い機械的および熱的堅牢性を特徴とする。たとえばこの実施形態例において、図１および２に示すセラミック多層コンデンサ（３８０Ｖ／１０μＦ）は、以下の周波数に依存した値を備える。
ＥＳＲ（ｍｉｎ）＝３ｍΩ，ＥＳＲ（１００ｋＨｚ）＝５ｍΩ，およびＥＳＬ＜４ｎＨ。さらに本発明による多層コンデンサ１は、安価に製造することができる。

本発明は、これらの実施形態例を参照した記載によって、これらに限定されず、あらゆる新たな特徴およびこれらの特徴のあらゆる組み合わせを包含するものである。これはとりわけ請求項における特徴のあらゆる組み合わせを含んでいる。また、特徴またはこれらの組み合わせ自体が請求項または実施形態例に顕わに示されていない場合も含んでいる。

１多層コンデンサ
２基体
３セラミック層
４１第１の電極層
４２第２の電極層
４３第３の電極層
５１第１の外部接続部
５２第２の外部接続部
６１第１の側面
６２第２の側面
Ｈ基体の高さ
Ｂ基体の幅
Ｌ基体の長さ
Ｓ積層方向

Claims

積層方向（Ｓ）に沿って積層体に配設されている複数のセラミック層（３）と、当該セラミック層（３）の間に配設されている複数の第１の電極層（４１）および複数の第２の電極層（４２）とを備えた基体（２）と、
前記基体（２）の第１の側面（６１）上に配設され、前記第１の電極層（４１）と電気的に導通して接続されている第１の外部接続部（５１）と、
前記基体（２）の前記第１の側面（６１）に対向している第２の側面（６２）上に配設され、前記第２の電極層（４２）と電気的に導通して接続されている第２の外部接続部（５２）と、
を有するセラミック多層コンデンサ（１）であって、
前記積層方向（Ｓ）に対し垂直方向にある１つの同じ層レベルに配設されている、複数の前記第１の電極層（４１）の１つおよび複数の前記第２の電極層（４２）の１つは、それぞれ相互に離間しており、
前記基体（２）は、前記積層方向（Ｓ）に沿って幅Ｂを有し、
前記基体（２）は、前記第１の側面（６１）に垂直な方向に高さＨを有し、
前記基体（２）は、前記高さＨに垂直な方向に、かつ前記積層方向（Ｓ）に垂直な方向に長さＬを有し、
Ｂ／Ｈ≧０．２となっており、
前記基体（２）は、
前記第１の外部接続部（５１）とも、また前記第２の外部接続部（５２）とも電気的に導通して接続されておらず、前記セラミック多層コンデンサ（１）のＥＳＲ値を低減する、複数の第３の電極層（４３）を備え、複数の当該第３の電極層（４３）の各々は、前記積層方向（Ｓ）に対し垂直方向にある１つの層レベルであって、前記第１の電極層（４１）および前記第２の電極層（４２）が配設されていない層レベルに配設されており、当該第３の電極層（４３）は、前記第１の電極層（４１）および前記第２の電極層（４３）と部分的に重なっており、
前記多層コンデンサが１００ｋＨｚ〜１ＭＨｚの周波数での動作において３ｍΩ〜５ｍΩのＥＳＲ値を備えるように、前記セラミック層（３）の層厚が小さくされており、
前記セラミック層（３）は、以下の式
Ｐｂ_{(1-1.5a-0.5b+1.5d+e+0.5f)}Ａ_aＢ_b（Ｚｒ_1-xＴｉ_x）_1-c-d-e-f
Ｌｉ_dＣ_eＦｅ_fＳｉ_cＯ₃ ＋ｙ・ＰｂＯ（Ｉ）
で表されるセラミック材料を含み、
Ａは、Ｌａ，Ｎｄ，Ｙ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，ＥｒおよびＹｂから成るグループから選択され、
Ｂは、Ｎａ，ＫおよびＡｇから成るグループから選択され、
Ｃは、Ｎｉ，Ｃｕ，ＣｏおよびＭｎから成るグループから選択されており、
０＜ａ＜０．１２，
０．０５≦ｘ≦０．３，
０≦ｂ＜０．１２，
０≦ｃ＜０．１２，
０≦ｄ＜０．１２，
０≦ｅ＜０．１２，
０≦ｆ＜０．１２，
０≦ｙ＜１であり、
ここで
ｂ＋ｄ＋ｅ＋ｆ＞０である、
ことを特徴とする、セラミック多層コンデンサ。
Ｌ／Ｂ≧１となっていることを特徴とする、請求項１に記載のセラミック多層コンデンサ。
Ｌ／Ｈ≧１となっていることを特徴とする、請求項１または２に記載のセラミック多層コンデンサ。
前記第３の電極層（４３）は、前記第１の電極層（４１）および前記第２の電極層（４２）と重なっていることを特徴とする、請求項１乃至３のいずれか１項に記載のセラミック多層コンデンサ。
前記セラミック層（３）は、３μｍ〜２００μｍの層厚を有することを特徴とする、請求項１乃至４のいずれか１項に記載のセラミック多層コンデンサ。
前記電極層（３）は、０．１μｍ〜１０μｍの層厚を有することを特徴とする、請求項１乃至５のいずれか１項に記載のセラミック多層コンデンサ。
前記基体（２）は、少なくとも１０個の第１の電極層（４１）と、少なくとも１０個の第２の電極層とを備えることを特徴とする、請求項１乃至６のいずれか１項に記載のセラミック多層コンデンサ。
前記第１の電極層の数／前記幅Ｂ≧１０／ｍｍなる関係式となっていることを特徴とする、請求項１乃至７のいずれか１項に記載のセラミック多層コンデンサ。
前記電極層（４１，４２，４３）は銅を含むことを特徴とする、請求項１乃至８のいずれか１項に記載のセラミック多層コンデンサ。
前記第１の側面（６１）および前記第２の側面（６２）は、表面処理されていることを特徴とする、請求項１乃至９のいずれか１項に記載のセラミック多層コンデンサ。
前記第１の側面（６１）および前記第２の側面（６２）は、ラッピング，研磨，またはプラズマエッチングされていることを特徴とする請求項１０に記載のセラミック多層コンデンサ。
前記第１の外部接続部（５１）および前記第２の外部接続（５２）は、それぞれ少なくとも１つのスパッタ層を備え、前記スパッタ層は、前記第１の電極（４１）または前記第２の電極層（４２）と直接接続されていることを特徴とする、請求項１乃至１１のいずれか１項に記載のセラミック多層コンデンサ。