JP2010258028A - 電子部品 - Google Patents
電子部品 Download PDFInfo
- Publication number
- JP2010258028A JP2010258028A JP2009103030A JP2009103030A JP2010258028A JP 2010258028 A JP2010258028 A JP 2010258028A JP 2009103030 A JP2009103030 A JP 2009103030A JP 2009103030 A JP2009103030 A JP 2009103030A JP 2010258028 A JP2010258028 A JP 2010258028A
- Authority
- JP
- Japan
- Prior art keywords
- oxygen defect
- insulating film
- dielectric
- film
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】極超薄膜の誘電体に高電界が印加された場合であっても、電界電子放出によって生じる漏れ電流を抑制することができ、これにより消費電力の節減を図ることができ、かつ素子が発熱により損傷するのを極力回避することができる電子部品を実現する。
【解決手段】内部電極層2と誘電体セラミック層5との間に低酸素欠陥絶縁膜1が介装され、前記低酸素欠陥絶縁膜1は、酸素欠陥濃度が1.0×1026m-3以下である。また、前記低酸素欠陥絶縁膜1は、膜厚が2.2nm以上である。
【選択図】図1
【解決手段】内部電極層2と誘電体セラミック層5との間に低酸素欠陥絶縁膜1が介装され、前記低酸素欠陥絶縁膜1は、酸素欠陥濃度が1.0×1026m-3以下である。また、前記低酸素欠陥絶縁膜1は、膜厚が2.2nm以上である。
【選択図】図1
Description
本発明は電子部品に関し、より詳しくは薄層の誘電体セラミック層を有する積層セラミックコンデンサ等の電子部品に関する。
近年、電子回路の高集積化に伴い、誘電体セラミック層を薄層化した積層セラミックコンデンサ等の電子部品が盛んに研究・開発されている。
ところで、誘電体セラミック層が薄層化すると、コンデンサに蓄えられるべき電荷がリークする「漏れ電流」が発生する。そして、この漏れ電流が増大すると、消費電力が大きくなり、また発熱量が増加して電子回路の損傷を招き易くなることから、近年では漏れ電流の存在が無視できなくなってきている。
この漏れ電流は、量子力学的なトンネル効果(以下、「量子トンネル効果」という。)により、電子が薄層の誘電体セラミック層(絶縁体)の間を確率的に通り抜けることにより生じるものであるが、電子回路の更なる集積度を高めて性能を向上させるためには、漏れ電流を抑制する技術が不可欠である。
そして、特許文献1には、正の価数を有する構成元素の酸化物または酸窒化物を含み、前記構成元素の価数より大きな価数の添加元素を3×10-8at%以上1.6×10-3at%未満含むようにした絶縁膜が提案されている。
この特許文献1では、MISFET(metal insulator semiconductor field effect transistor)のゲート絶縁膜やキャパシタ構造の誘電体に前記絶縁膜が使用されている。
従来より、MISFETのゲート絶縁膜としては、SiO2膜が広く使用されてきたが、SiO2膜を薄膜化してMISFETのチャネルに誘起される電荷量を確保しようとすると、漏れ電流が増加する。
そこで、特許文献1では、SiO2膜より膜厚が厚くても電荷量を確保できる誘電率の高い物質として、HfO2等の酸化物やHfON等の酸窒化物を使用している。また、ゲート絶縁膜中の酸素欠陥濃度が大きくなると、不要な電荷が生成され、MISFETの閾値を変動させたり、酸素欠陥を介して漏れ電流が生じ易くなることから、特許文献1では、Hf等の正の価数を有する構成元素よりも大きな価数を有する添加元素(例えば、前記構成元素がHfの場合は、Nb)を3×10-8at%以上1.6×10-3at%未満含むようにし、これにより、酸素欠陥濃度を減少させている。
すなわち、MISFETなどの半導体装置の場合、ゲート電圧は、通常、電極と絶縁体との間のショットキー障壁高さ以下となるように設定されるため、漏れ電流は生じないと考えられるが、ゲート絶縁膜中に酸素欠陥が生じると、該酸素欠陥がキャリアとなっていわゆるホッピング伝導し、漏れ電流が生じ得る。
このため特許文献1では、上述したように酸化物又は窒酸化物の正の価数を有する構成元素よりも大きな価数の添加元素を3×10-8at%以上1.6×10-3at%未満含ませることによって酸素欠陥濃度を減少させ、これによりホッピング伝導を抑制し、漏れ電流が生じるのを抑制している。
ところで、誘電体セラミック層が極薄に薄層化してくると、電極を形成する導電膜表面には高電界が印加される。そして高電界が印加されると、フェルミ準位近くの自由電子に対するポテンシャル障壁の幅が薄くなるため、いわゆる電界電子放出現象が生じ、前記自由電子が、量子トンネル効果によりポテンシャル障壁を透過し、外部に出てくる確率が大きくなる。特に、積層セラミックコンデンサのような電子部品の場合、通常、導電膜の表面は微小突起を有しているため、該微小突起に電界が集中して電界電子放出が起こり易くなる。したがって、この導電膜表面からの電界電子放出の制御は、今日では重要な技術的課題となっている。
しかしながら、特許文献1の絶縁膜は、MISFET用途を主たる目的としたものであるため、通常、ゲート電圧は、上述したように電極と絶縁体との間のショットキー障壁高さ以下となるように設定されている。
したがって、特許文献1では、ホッピング伝導は抑制できても、高電界印加時の電界電子放出による漏れ電流を抑制するのは困難である。
本発明はこのような事情に鑑みなされたものであって、極超薄膜の誘電体に高電界が印加された場合であっても、電界電子放出によって生じる漏れ電流を抑制することができ、これにより消費電力の節減を図ることができ、かつ素子が発熱により損傷するのを極力回避することができる電子部品を提供することを目的とする。
電界電子放出については、フォウラー・ノルドハイム(Fowler-Nordheim)のトンネル理論が知られている。このトンネル理論によれば、電界電子放出によるトンネル電流、すなわち、フォウラー・ノルドハイム・トンネル電流(以下、「FNトンネル電流」という。)IFNTは、電界強度F0に依存する。そして、この電界強度F0は、誘電体の場合、誘電体中に存在する酸素欠陥濃度NDに支配される。したがって、誘電体中の酸素欠陥濃度NDを制御することにより、FNトンネル電流IFNTを抑制することが可能であり、これにより漏れ電流を抑制することが可能になると考えられる。
本発明者はこのような点に着目し、鋭意研究を行ったところ、酸素欠陥濃度NDが1.0×1026m-3以下の低酸素欠陥絶縁膜を導電膜と誘電体との間に介装することにより、電界電子放出を制御することができ、これにより誘電体層に高電界が印加されても、導電膜からの漏れ電流を効果的に抑制することが可能であるという知見を得た。
本発明はこのような知見に基づきなされたものであって、本発明に係る電子部品は、導電膜と誘電体との間に低酸素欠陥絶縁膜が介装され、前記低酸素欠陥絶縁膜は、酸素欠陥濃度が1.0×1026m-3以下であることを特徴としている。
また、直接トンネル電流の理論式から、前記低酸素欠陥絶縁膜は、膜厚が2.2nm以上であるのが好ましいことが分かった。
したがって、本発明の電子部品は、前記低酸素欠陥絶縁膜が、膜厚は2.2nm以上であることを特徴としている。
また、積層セラミックコンデンサ等の電子部品では、誘電体セラミック層の材料には、一般式ABO3(Aは正の2価元素、Bは正の4価元素を示す。)で表わされるペロブスカイト型の複合酸化物が広く使用されている。そして、本発明者が鋭意研究を重ねた結果、前記Aサイトを構成する元素よりも大きな価数を有する元素、例えば希土類元素を前記複合酸化物に適量添加することにより、酸素欠陥濃度を1.0×10-26m-3以下に制御することが可能であることが分かった。
すなわち、本発明の電子部品は、前記低酸素欠陥絶縁膜が、一般式ABO3(Aは正の2価元素、Bは正の4価元素を示す。)で表わされるペロブスカイト型の複合酸化物に、前記元素Aよりも大きな価数を有する元素が添加されてなることを特徴としている。
また、本発明の電子部品は、前記元素が、希土類元素で構成されていることを特徴としている。
さらに、本発明の電子部品は、前記導電膜と前記誘電体とが交互に積層され、かつ前記導電膜と前記誘電体との間に前記低酸素欠陥絶縁膜が介装されていることを特徴としている。
さらに、本発明の電子部品は、前記導電膜と前記誘電体とが交互に積層され、かつ前記導電膜と前記誘電体との間に前記低酸素欠陥絶縁膜が介装されていることを特徴としている。
上記電子部品によれば、導電膜と誘電体との間に低酸素欠陥絶縁膜が介装され、前記低酸素欠陥絶縁膜は、酸素欠陥濃度が1.0×1026m-3以下であるので、FNトンネル電流が導電膜表面から外部に漏出するのを抑制することができる。そして、このように電界電子の放出そのものを抑制できることから、漏れ電流を効果的に抑制することができ、消費電力の節減を図ることができ、かつ素子が発熱により損傷するのを極力回避することができる。
また、前記低酸素欠陥絶縁膜は、一般式ABO3(Aは正の2価元素、Bは正の4価元素を示す。)で表わされるペロブスカイト型の複合酸化物に、前記元素Aよりも大きな価数を有する元素が添加されてなるので、元素の添加により生じる電荷バランスの崩れを、酸素欠陥の減少によって補償することが可能となり、これにより、酸素欠陥濃度を1.0×10-26m3以下に抑制することが容易に可能となる。
また、前記導電膜と前記誘電体とが交互に積層され、かつ前記導電膜と前記誘電体との間に前記低酸素欠陥絶縁膜が介装されているので、極薄層の誘電体層に高電界が印加されても、導電膜からの電界電子放出を効果的に抑制でき、漏れ電流が生じるのを回避でき、消費電力の節減に有用で、しかも素子の損傷を極力回避できる積層セラミックコンデンサ等の各種電子部品を実現できる。
次に、本発明の実施の形態を詳説する。
図1は本発明に係る電子部品としての積層セラミックコンデンサの一実施の形態を模式的に示す断面図である。
この積層セラミックコンデンサは、一端面を除く外周が低酸素欠陥絶縁膜1(1a〜1f)で被覆された内部電極層2(2a〜2f)と、該内部電極2が埋設されたセラミック素体3とを有し、該セラミック素体3の両端部には外部電極4a、4bが形成されている。
すなわち、セラミック素体3は、誘電体セラミック層5(5a〜5g)と内部電極層2(2a〜2f)とが交互に積層されると共に、前記内部電極層2は、外部電極4a又は外部電極4bと接する一端面を除く外周が低酸素欠陥絶縁膜1で被覆されている。そして、内部電極層2a、2c、2eは外部電極4aと電気的に接続され、内部電極層2b、2d、2fは外部電極4bと電気的に接続されている。そして、内部電極層2a、2c、2eと内部電極層2b、2d、2fとの対向面間で静電容量を形成している。
誘電体セラミック層5は、本実施の形態では、ペロブスカイト構造(一般式ABO3)を有するチタン酸バリウム系複合酸化物で形成されている。具体的には、AサイトがBa、BサイトがTiで形成されたBaTiO3、Baの一部がCa及びSrのうちの少なくとも1種の元素で置換された(Ba,Ca)TiO3、(Ba,Sr)TiO3、又は(Ba,Ca,Sr)TiO3、Tiの一部がZr、Hfのうちの少なくとも1種の元素で置換されたBa(Ti,Zr)O3、Ba(Ti,Hf)O3、又はBa(Ti,Zr,Hf)O3、或いはこれらの組み合わせが挙げられる。また、AサイトとBサイトとの配合モル比A/Bについても、化学量論的には1.000であるが、各種特性や焼結性等に影響を与えない程度に必要に応じてAサイト過剰、又はBサイト過剰となるように配合される。
また、内部電極層2及び外部電極4a、4bの形成材料は、特に限定されるものではなく、Ag、Pd、Ag−Pd、Cu、Ni等の材料を適宜選択して使用することができる。
そして、本実施の形態では、前記低酸素欠陥絶縁膜1は、酸素欠陥濃度が1.0×10-26m-3以下に設定され、これにより内部電極層2の表面からの電界電子の放出を制御し、漏れ電流の発生を抑制している。
すなわち、金属表面からの電界電子放出については、フォウラー・ノルドハイムのトンネル理論が知られている。このフォウラー・ノルドハイムのトンネル理論によれば、金属である導電膜表面から外部に漏出するFNトンネル電流IFNTは数式(1)で表わされる。
また、数式(1)中、a及びbは定数であり、それぞれ数式(2)、(3)で表わされる。
ここで、Aは電子放出面(内部電極層2表面の微小突起の突起面)の面積、qは 電気素量、hpはプランク定数、Φは内部電極層2の仕事関数、F0は内部電極層2の表面近傍の電界強度、meは電子の質量である。
数式(1)において、仕事関数Φは物質固有の定数であり、電子放出面の面積Aは内部電極層2の表面形状に依存する定数であるから、FNトンネル電流IFNTは、内部電極層2の表面近傍の電界強度F0に支配される。
一方、積層セラミックコンデンサの場合、電界強度F0は数式(4)で表わされる。
ここで、Vは印加電圧、dは内部電極層2間の層間距離である。また、κは電界集中の度合を示す電界集中係数であって、内部電極2表面の微小突起による局所的な電界集中を補填するための係数である。
数式(4)を数式(1)に代入すると、数式(5)が得られる。
ここで、電子放出面の面積A、仕事関数Φ、電界集中係数κ、及び膜厚dは定数であり、a、bも定数であるから、α=A・a・κ2/(Φ・d2)、β=b・d・Φ3/2/κとすると、数式(5)は数式(6)で表わされる。
すなわち、フォウラー・ノルドハイム理論によれば、電界電子放出により生じるFNトンネル電流IFNTは、印加電圧Vに依存することになる。
そして、誘電体として膜厚90nmのチタン酸ストロンチウムバリウム(Ba,Sr)TiO3を使用し、該(Ba,Sr)TiO3の両主面に導電膜としてのPtを成膜してコンデンサを作製し、DC7Vの電圧を150℃の温度で100秒間印加し、0.2〜2Vの範囲で電流Iと電圧Vとの関係を実測した。そして、内挿補間法を使用してα及びβを求めたところ、αは1.428×10-7、βは−9.094となった。
すなわち、数式(6)は、数式(7)となる。
図2は、数式(7)を元に作成したI−V特性図であり、図中、○印は測定値である。尚、横軸は印加電圧V(V)、縦軸は電流I(A)を示している。
このように数式(7)のI−V特性は実際の測定値と略一致しており、フォウラー・ノルドハイム理論に従っていることが分かる。
そして、電界強度F0とFNトンネル電流IFNTとの関係は、数式(4)及び数式(7)から、図3に示すようになる。ここで、横軸は電界強度F0(V/m)、縦軸はFNトンネル電流IFNTを示している。
この図3から明らかなように、FNトンネル電流IFNTは、電界強度F0が1.8×109(V/m)を超えると、放物線状を描きながら、急激に流れ出しており、FNトンネル電流IFNTの流れ出す電界強度F0は、少なくとも1.0×109(V/m)以上とすれば十分であると考えられる。換言すると、電界強度F0が1.0×109(V/m)未満であれば、FNトンネル電流IFNTはほとんど流れず、したがって、電界電子放出に起因した漏れ電流を抑制することが可能となる。
そして、電界強度F0と酸素欠陥濃度NDとの関係は、以下のようにして求めることができる。
すなわち、誘電体の両主面に導電膜が形成されたコンデンサに電圧Vを印加した場合、陰極側の導電膜と誘電体の拡散電圧をVDとすると、陰極側の導電膜と誘電体との界面から誘電体側からの距離xにおける電位v(x)は数式(8)に示すように、距離xの二次式で表わされる。
ここで、NDは酸素欠陥濃度、ε0は真空の誘電率、εrは比誘電率である。また、wは空乏層幅であり、数式(9)で表わされる。
そして、酸素欠陥濃度NDが空乏層内で均一に分布しているとすると、距離xにおける電界強度F(x)は数式(10)で表わされる。
したがって、距離xが0のときの電界強度F0は、数式(11)で表わされる。
数式(11)において、電気素量q、真空の誘電率ε0は定数であり、また、空乏層幅wも物質に固有の定数であるから、酸素欠陥濃度NDと電界強度F0との関係を、比誘電率εrをパラメータにして図示すると、図4のようになる。
ここで、図4中、横軸は酸素欠陥濃度ND(m-3)、縦軸は誘電体セラミック層2の表層面における電界強度F0である。実線は比誘電率εrが1000、破線は比誘電率εrが3000、一点鎖線は比誘電率εrが100を示している。
この図4から明らかなように、比誘電率εrが100程度と低い場合であっても、酸素欠陥濃度NDが約5×1026m-3以下であれば、FNトンネル電流IFNTは流れ出すことはない。したがって、酸素欠陥濃度NDを1.0×1026m-3以下に抑制することにより、十分に漏れ電流を抑制することが可能である。
そして、これは内部電極層2と誘電体セラミック層5との間に酸素欠陥濃度が1.0×1026m-3以下に制御された低酸素欠陥絶縁膜1を介在させることにより可能となる。
このように誘電体セラミック層5の場合、電界強度F0は、誘電体セラミック層5中の酸素欠陥濃度NDに依存することから、酸素欠陥濃度NDと内部電極層2の形状の相乗効果によりFNトンネル電流IFNTが流れる電界強度F0を抑制することができ、これにより電界電子放出による漏れ電流の抑制が可能となる。
尚、上記酸素欠陥濃度NDの下限値は特に限定されるものではないが、該酸素欠陥濃度Ndを低く抑えることは技術的に困難であり、生産コストや酸素欠陥濃度NDの管理上の観点から、下限値は1.0×1025〜5.0×1025m-3程度が好ましい。
また、低酸素欠陥絶縁膜1の膜厚は2.2nm以上であるのが好ましい。
すなわち、誘電体セラミック層5の厚みが薄くなると、電圧印加により直接トンネル電流Jが大量に流れる。直接トンネル電流Jは、厚みをzとすると、数式(12)に示すシモンズの式で表わされる。
ここで、B及びλは数式(13)、(14)で表わされる。
数式(1)と同様、meは電子の質量、qは電気素量、hpはプランク定数、Φは仕事関数である。
J.G.Simmons, "Generalized Formula for the Electric Tunnel Effect between Similar Electrodes Separated by a Thin Insulating Film", Journal of Applied Physics., 1963年,第34巻, 第6号,p.1793‐1803
一方、有限要素法を使用して誘電体セラミック層の限界電流を算出したところ43.4μAであった。すなわち、電圧を印加したときにジュール熱が発生する。そして、このジュール熱が誘電体セラミック層の融点(例えば、1600℃)に達する電流を限界電流とし、積層セラミックコンデンサをモデルに放熱速度と発熱量とから有限要素法で解析し、前記限界電流を求めたところ、該限界電流は43.4μAであった。
一方、トンネル電流Jと膜厚zとの関係は、数式(12)をグラフ化することにより、図5に示すようになる。
図5中、縦軸がトンネル電流J(A)、横軸が膜厚z(nm)であり、実線が印加電圧5V、破線が印加電圧50Vである。
したがって、43.4μAの電流が流れるときの膜厚zは、印加電圧Vが5Vのときは少なくとも2.10nm以上必要であり、印加電圧Vが50Vのときは少なくとも2.18nm必要である。したがって、より高電圧が印加される場合を考慮しても膜厚zは2.2nm以上あれば十分と考えられる。
よって、低酸素欠陥絶縁膜1は、膜厚zが2.2nm以上が好ましい。
尚、低酸素欠陥絶縁膜1の膜厚zの好ましい上限値は、特に限定されるものではないが、低酸素欠陥絶縁膜1を形成するセラミックス原料の平均粒径程度が好ましい。すなわち、粒子全体を低酸素欠陥濃度に作製することは、セラミックス原料の製法上、比較的容易であり、粒子一層が低酸素欠陥絶縁膜1として配されるように形成するのが好ましい。
そして、このような低酸素欠陥絶縁膜1は、誘電体セラミック層5を形成するチタン酸バリウム系複合酸化物のBa元素よりも価数の大きな元素を前記複合酸化物に固溶させることにより形成することができる。すなわち、例えば、誘電体セラミック層5がBaTiO3を主成分とする材料で形成されている場合、2価のBaよりも価数の大きな元素がBaの一部と置換すると、電荷バランスが崩れるため、その電荷を補償するために酸素欠陥による空間電荷を消滅させる方向に作用する。そしてその結果、酸素欠陥濃度が低減した低酸素欠陥絶縁膜1を形成することができる。
しかも、誘電体セラミック層5と内部電極層2との界面のみを低酸素欠陥絶縁膜1で形成しているので、高価な元素の添加量も少なくて済み、比較的低コストで低酸素欠陥絶縁膜1を形成することが可能となる。
そして、このような元素としては、Dy、Y、Tb、Ho、Er、Ybなどの希土類元素を好んで使用することができる。
次に、誘電体セラミック層2としてBaTiO3を使用し、低酸素欠陥絶縁膜1としてBaTiO3を主成分とし元素としてDyを使用し、内部電極材料及び外部電極材料としてAgを使用した場合について、上記積層セラミックコンデンサの製造方法を詳述する。
まず、セラミック素原料として、Ba化合物、Ti化合物を用意し、これらセラミック素原料を所定量秤量し、これら秤量物をPSZ(Partially Stabilized Zirconia:部分安定化ジルコニア)ボール等の粉砕媒体及び純水と共にボールミルに投入し、十分に湿式で混合粉砕し、乾燥させた後、950〜1150℃の温度で所定時間、仮焼し、BaTiO3粉末を作製する。
次いで、BaTiO3粉末を有機バインダや有機溶剤、粉砕媒体と共にボールミルに投入して湿式混合し、セラミックスラリーを作製し、ドクターブレード法等によりセラミックスラリーに成形加工を施し、所定膜厚のセラミックグリーンシートを作製する。
次に、BaTiO31モルに対し0.5モルのDy2O3を含有した絶縁ペーストを用意する。
そして、図6に示すようにセラミックグリーンシート5b′〜5g′上に絶縁ペーストをスクリーン印刷し、一端がセラミックグリーンシート5b′〜5g′の端部と面一となるように所定の第1の絶縁パターン1a′〜1f′を形成する。尚、第1の絶縁パターン1a′〜1f′は、好ましくは焼成後の膜厚が2.2nm以上となるように形成される。
次いで、内部電極用のAgペーストを用意する。そして、第1の絶縁パターン1a′〜1f′上にAgペーストをスクリーン印刷し、導電パターン2a′〜2f′を形成する。
次いで、この導電パターン2a′〜2f′上に再度、前記絶縁ペーストをスクリーン印刷し、前記第1の絶縁パターン1a′〜1f′と略同一の表面積を有する第2の絶縁パターン1a″〜1f″を形成する。尚、第2の絶縁パターン1a″〜1f″も、第1の絶縁パターン1a′〜1f′と同様、好ましくは焼成後の膜厚が2.2nm以上となるように形成される。
次いで、第1の絶縁パターン1a′〜1f′、導電パターン2a′〜2f′及び第2の絶縁パターン1a″〜1f″が形成されたセラミックグリーンシート5b′〜5g′を積層し、更にこれら第1及び第2の絶縁パターンや導電パターンの形成されていないセラミックグリーンシート5a′を積層し、圧着し、セラミック積層体を作製する。これにより第1の絶縁パターン1a′〜1f′及び第2の絶縁パターン1a″〜1f″は一体化し、導電パターン2a′〜2f′は一端面を除く全域が絶縁パターン(第1の絶縁パターン1a′〜1f′及び第2の絶縁パターン1a″〜1f″)で被覆されることになる。そしてこの後、温度300〜500℃で脱バインダ処理を行ない、さらに、例えば、酸素分圧が10-9〜10-26MPaに制御されたH2−N2−H2Oガスからなる還元性雰囲気下、1250〜1300℃の温度で約2時間焼成処理を行ない、これによりセラミック素体3が形成される。このように酸素分圧が10-16〜10-27MPaとなるように焼成雰囲気を制御して焼成を行うことにより、低酸素欠陥絶縁膜1の酸素欠陥濃度NDを1.0×10-26m-3以下に抑制することができる。
次に、セラミック素体3の両端面に外部電極用Agペーストを塗布し、600〜800℃の温度で焼付処理を行い、外部電極4a、4bを形成し、これにより積層セラミックコンデンサが形成される。
その後、図示は省略しているが、必要に応じて電解めっきを施し、外部電極4a、4bの表面にNi、Cu、Ni−Cu合金等からなる第1のめっき皮膜やはんだやスズ等からなる第2のめっき皮膜が形成し、耐熱性やはんだ濡れ製の良好な積層セラミックコンデンサを製造することができる。
因みに、上述の方法により作製された積層セラミックコンデンサについて、EELS(電子線エネルギー損失分光法)で低酸素欠陥絶縁膜1の酸素欠陥濃度ND及び膜厚zを測定したところ、酸素欠陥濃度NDは3.0×1025m-3、膜厚zは700nmであった。
尚、本発明は上記実施の形態に限定されるものではない。上記実施の形態では、低酸素欠陥絶縁膜1を、BaTiO3に希土類元素(例えば、Dy)を添加して作製しているが、BaTiO3に希土類元素を添加したものを電極材料と混合し、酸素分圧を制御することにより、酸素欠陥濃度NDが1.0×10-26m-3以下となるような低酸素欠陥絶縁膜1を作製してもよい。この場合は、BaTiO3に希土類元素を添加した絶縁体材料の電極材料への添加量を調製することにより、膜厚を2.2nm以上に制御することが可能である。
また、酸素分圧を10-16MPa以上に制御することで、界面の酸素欠陥濃度を低減してもよく、これにより酸素欠陥濃度1.0×10-26m-3以下の低酸素欠陥絶縁膜1を形成することができる。この場合は、焼成後に、例えば温度800℃で10-16MPa以上の酸素分圧で1〜20時間アニール処理を行うことにより、膜厚2.2nm以上の低酸素欠陥絶縁膜1を得ることができる。
また、上記実施の形態では、電子部品として積層セラミックコンデンサを例示したが、他の薄膜電子部品、例えば、積層型圧電アクチュエータや薄膜キャパシタについても同様である。
また、上記実施の形態では、セラミック材料としてチタン酸バリウム系複合酸化物を例示して説明したが、他の複合酸化物、例えばチタン酸ストロンチウムやチタン酸ジルコン酸鉛、ニオブ酸アルカリ等の他のセラミック材料にも適用可能である。
薄層の電子部品に高電圧が印加されても、電界電子放出による漏れ電流を抑制でき、これにより消費電力の節減や素子の損傷を防ぐ。
1 低酸素欠陥絶縁膜
2 内部電極層
5 誘電体セラミック層
2 内部電極層
5 誘電体セラミック層
Claims (5)
- 導電膜と誘電体との間に低酸素欠陥絶縁膜が介装され、
前記低酸素欠陥絶縁膜は、酸素欠陥濃度が1.0×1026m-3以下であることを特徴とする電子部品。 - 前記低酸素欠陥絶縁膜は、膜厚が2.2nm以上であることを特徴とする請求項1記載の電子部品。
- 前記低酸素欠陥絶縁膜は、一般式ABO3(Aは正の2価元素、Bは正の4価元素を示す。)で表わされるペロブスカイト型の複合酸化物に、前記元素Aよりも大きな価数を有する元素が添加されてなることを特徴とする請求項1又は請求項2記載の電子部品。
- 前記元素は、希土類元素であることを特徴とする請求項1乃至請求項3のいずれかに記載の電子部品。
- 前記導電膜と前記誘電体とが交互に積層され、かつ前記導電膜と前記誘電体との間に前記低酸素欠陥絶縁膜が介装されていることを特徴とする請求項1乃至請求項5のいずれかに記載の電子部品。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009103030A JP2010258028A (ja) | 2009-04-21 | 2009-04-21 | 電子部品 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009103030A JP2010258028A (ja) | 2009-04-21 | 2009-04-21 | 電子部品 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010258028A true JP2010258028A (ja) | 2010-11-11 |
Family
ID=43318649
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009103030A Pending JP2010258028A (ja) | 2009-04-21 | 2009-04-21 | 電子部品 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010258028A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103745828A (zh) * | 2013-11-25 | 2014-04-23 | 大连天壹电子有限公司 | 干式积层陶瓷电容器的漏电流特性改善方法 |
JP2014165447A (ja) * | 2013-02-27 | 2014-09-08 | Kyocera Corp | 積層セラミックコンデンサ |
KR101486310B1 (ko) * | 2012-07-31 | 2015-01-26 | 다이요 유덴 가부시키가이샤 | 유전체 세라믹스, 적층 세라믹 콘덴서 및 그 제조 방법 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03119608A (ja) * | 1989-09-29 | 1991-05-22 | Kyocera Corp | 非還元性誘電体磁器 |
JPH05109318A (ja) * | 1991-10-14 | 1993-04-30 | Kyocera Corp | マイクロ波用誘電体磁器 |
JP2006210518A (ja) * | 2005-01-26 | 2006-08-10 | Toshiba Corp | 絶縁膜、および半導体装置 |
JP2008305844A (ja) * | 2007-06-05 | 2008-12-18 | Taiyo Yuden Co Ltd | 積層セラミックコンデンサ及びその製造方法 |
-
2009
- 2009-04-21 JP JP2009103030A patent/JP2010258028A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03119608A (ja) * | 1989-09-29 | 1991-05-22 | Kyocera Corp | 非還元性誘電体磁器 |
JPH05109318A (ja) * | 1991-10-14 | 1993-04-30 | Kyocera Corp | マイクロ波用誘電体磁器 |
JP2006210518A (ja) * | 2005-01-26 | 2006-08-10 | Toshiba Corp | 絶縁膜、および半導体装置 |
JP2008305844A (ja) * | 2007-06-05 | 2008-12-18 | Taiyo Yuden Co Ltd | 積層セラミックコンデンサ及びその製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101486310B1 (ko) * | 2012-07-31 | 2015-01-26 | 다이요 유덴 가부시키가이샤 | 유전체 세라믹스, 적층 세라믹 콘덴서 및 그 제조 방법 |
US9281125B2 (en) | 2012-07-31 | 2016-03-08 | Taiyo Yuden Co., Ltd. | Dielectric ceramic, multi-layer ceramic capacitor and method of manufacturing the same |
JP2014165447A (ja) * | 2013-02-27 | 2014-09-08 | Kyocera Corp | 積層セラミックコンデンサ |
CN103745828A (zh) * | 2013-11-25 | 2014-04-23 | 大连天壹电子有限公司 | 干式积层陶瓷电容器的漏电流特性改善方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6809528B2 (ja) | 誘電体組成物、誘電体素子、電子部品及び積層電子部品 | |
JP4978845B2 (ja) | 半導体セラミック、積層型半導体セラミックコンデンサ、半導体セラミックの製造方法、及び積層型半導体セラミックコンデンサの製造方法 | |
JP5347961B2 (ja) | 半導体セラミック粉末、及び半導体セラミック、並びに積層型半導体セラミックコンデンサ | |
JP6881433B2 (ja) | 誘電体組成物、誘電体素子、電子部品及び積層電子部品 | |
JP6801707B2 (ja) | 誘電体組成物、誘電体素子、電子部品及び積層電子部品 | |
JP2006188414A (ja) | 圧電磁器組成物、及び圧電セラミック電子部品 | |
WO2014156302A1 (ja) | 誘電体磁器組成物、および誘電体素子 | |
JPWO2008152851A1 (ja) | 圧電磁器組成物、及び圧電セラミック電子部品 | |
JP2020136663A (ja) | 積層セラミックキャパシタ | |
KR102163417B1 (ko) | 적층 세라믹 커패시터 | |
WO2017163843A1 (ja) | 誘電体組成物、誘電体素子、電子部品及び積層電子部品 | |
JP2017073551A (ja) | セラミック多層コンデンサ | |
JPWO2012124736A1 (ja) | 誘電体セラミック及び積層セラミックコンデンサ | |
TWI734892B (zh) | 積層陶瓷電容器及其製造方法 | |
US9530564B2 (en) | Dielectric ceramic and multilayer ceramic capacitor | |
JP5240199B2 (ja) | 誘電体セラミック及び積層セラミックコンデンサ | |
KR20190121142A (ko) | 적층 세라믹 커패시터 | |
WO2017094882A1 (ja) | 誘電体磁器組成物、積層セラミックコンデンサ、及び積層セラミックコンデンサの製造方法 | |
US20200395174A1 (en) | Dielectric ceramic composition and multilayer ceramic capacitor comprising same | |
Kumar et al. | Induced slim ferroelectric hysteresis loops and enhanced energy-storage properties of Mn-doped (Pb0· 93La0. 07)(Zr0· 82Ti0. 18) O3 anti-ferroelectric thick films by aerosol deposition | |
JP2010258028A (ja) | 電子部品 | |
JP2013035746A (ja) | セラミック組成物及び該セラミック組成物を含む積層セラミック電子部品 | |
JP5229685B2 (ja) | 誘電体セラミック、及び積層セラミックコンデンサ | |
JP5372034B2 (ja) | 誘電体磁器および積層型電子部品 | |
JP2007126344A (ja) | 圧電磁器組成物、積層型圧電素子及び積層型圧電素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120307 |
|
A02 | Decision of refusal |
Effective date: 20130515 Free format text: JAPANESE INTERMEDIATE CODE: A02 |