JP6366509B2 - 電子部品及びその製造方法 - Google Patents

Description

本発明は、多数個取り基板から分離された電子部品及び多数個取り基板を分離して個々の電子部品を得る電子部品の製造方法に関する。

多数個取り基板に、電子部品単位にそれぞれ電極層を形成した後、電極層上に例えばめっき層を形成するようにしている。これは、個々の電子部品に分離した後に、これら電子部品の実装の際に用いられる導電材（半田等）の濡れ性を良好にするためである。

そして、電極層上にめっき層を形成する方法として、例えば特開平１０−２６５９９５号公報に示す方法がある。この方法は、回路基板（例えば電子部品の電極）間に接続配線を形成して、全ての回路基板（例えば全ての電子部品の電極）を電気的に接続してからめっき処理を行う。

そのため、電子部品単位の特性検査を行う場合、多数個取り基板を分離して、多数の電子部品としてから特性検査を行うようにしている。

ところで、例えば電子部品の電極間に接続配線を形成して、全ての電子部品の電極を電気的に接続する方法としては、例えば図１５に示す方法が考えられる。先ず、電子部品１００単位に４つの電極１０２がマトリクス状に配列形成された場合を想定する。この場合、電子部品１００単位に四隅に隣接する電子部品１００の電極１０２と導通をとるための例えば円形のパッドパターン１０４（導通パターン）を形成することが考えられる。例えば多数個取り基板１０６に予め分離用の溝１０８を形成している場合は、これら分離用の溝１０８の交差部にパッドパターン１０４が形成される。分離用の溝１０８とは、電子部品１００単位に分離するための溝である。

その後、電解めっきを行うと、めっき層は、各電極層全面に形成されると共に、電極層につながるパッドパターン１０４全面にも形成される。つまり、本来、必要のない部分にも多量のめっき層が形成され、めっきの消費量が多くなる。これは、コスト増につながる。

また、電極１０２全面にめっき層が形成されると、その後の実装工程で以下のような問題が生じるおそれがある。例えばめっき層上に導電材（例えば半田層）を形成して、配線基板等に実装する場合、実装上の圧力によって導電材が横方向にはみ出し、導電材同士で接触し、短絡するおそれがある。特に、電極１０２間の隙間が狭い集積度の高い電子部品１００の場合、上述の問題が顕著に生じるものと思われる。従って、電子部品１００の小型化、高集積化には限界がある。もちろん、その後の工程で、導電材同士が接触した部分を分離する工程を追加することが考えられるが、さらなるコスト増となる。

また、電子部品１００単位に特性検査を行う場合、多数個取り基板１０６を分離して多数の電子部品１００に分離した後、検査工程に搬送して行うこととなる。しかし、分離された電子部品１００単位に特性検査を行うことは煩雑である。そこで、一旦、多数の電子部品１００をそれぞれ電子部品１００同士が導通しないように、例えば仕切り板を有する治具上に揃えて設置してから、個々の特性検査を行う。

そのため、上述した方法では、多数の電子部品１００を検査工程に搬送する手間と、多数の電子部品１００を治具上に設置する手間がかかり、工数が増え、コスト増につながるという問題がある。

他の方法としては、電極１０２間を導通するためのパッドパターン１０４を形成せずに、電極１０２上に無電解めっきにてめっき層を形成することが考えられる。しかし、無電解めっきを適用した場合には、めっき硬度が高くなってしまうため、その後の工程で品質不具合が発生してしまう。この問題が回避困難であるため、電解めっきを選定することが主流となっている。

本発明はこのような課題を考慮してなされたものであり、下記効果を奏する電子部品を提供することを目的とする。すなわち、本発明で提供される電子部品は、導電材同士の接触による短絡を防止でき、しかも、めっきの消費量の低減を図ることができ、電子部品の小型化、高集積化、コストの低減化を実現させることができる。

また、本発明の他の目的は、下記効果を奏する電子部品の製造方法を提供する。すなわち、多数個取り基板の状態で、電子部品単位の特性検査を行うことが可能であるばかりでなく、導電材同士の接触による短絡を防止でき、しかも、めっきの消費量の低減を図ることができる。小型化、高集積化、コストの低減化を実現させることができる電子部品を作製することができる。

［１］ 第１の本発明に係る電子部品は、基板と、前記基板上に形成された電極層と、前記電極層の外側にはみ出すことなく前記電極層の上面に形成され、前記電極層の上面面積よりも小さい上面面積を有するめっき層と、を有し、前記電極層の上面のうち、該電極層の外周の少なくとも一部を含む部分が前記めっき層から露出していることを特徴とする。

［２］ 第１の本発明において、前記めっき層から露出している前記部分は、前記電極層の外周全てを含んでもよい。

［３］ 第１の本発明において、前記電極層の上面形状が多角形であって、前記めっき層から露出している前記部分は、前記電極層の外周のうち、少なくとも１つの辺を含んでもよい。

［４］ 第１の本発明において、前記電極層の上面形状が多角形であって、前記めっき層から露出している前記部分は、前記電極層の外周のうち、１つの辺の一部を含んでもよい。

［５］ 第１の本発明において、前記めっき層は、電子部品の実装の際に用いられる導電材の濡れ性が、前記電極層よりも優れていることが好ましい。

［６］ 第２の本発明に係る電子部品の製造方法は、原板上に、電子部品単位にそれぞれ電極層を形成する電極層形成工程と、前記電極層間に、前記電極層間を電気的に接続する導通部を有するマスクを形成するマスク形成工程と、前記マスクによって電気的に接続された前記電極層上にめっき層を形成するめっき工程と、前記マスクを取り除くマスク除去工程と、前記原板の状態で、特性検査を行う工程と、前記原板を分離して複数の電子部品とする分離工程と、を有することを特徴とする。

［７］ 第２の本発明において、前記マスク形成工程は、前記マスクを前記電極層の一部にオーバーラップさせて形成してもよい。

［８］ 第２の本発明において、前記マスク形成工程で形成される前記マスクは、前記導通部となる導電層と、前記導電層を被覆するマスク層と、を有し、前記マスク形成工程は、前記電極層間に、前記導電層を形成する工程と、前記導電層を被覆する前記マスク層を形成する工程と、を有してもよい。

［９］ 第２の本発明において、前記マスク形成工程で形成される前記マスクは、マスク層と、該マスク層上に形成される前記導通部となる導電層と、を有し、前記マスク形成工程は、前記電極層間に、前記マスク層を形成する工程と、前記電極層間を電気的に接続するように前記マスク層上に前記導電層を形成する工程と、を有し、前記マスク除去工程は、前記導電層上に形成された前記めっき層と共に、前記マスクを取り除いてもよい。

［１０］ 第２の本発明において、前記マスク形成工程で形成される前記マスクは、マスク層と、該マスク層上に形成される前記導通部となる導電層と、該導電層を被覆する絶縁層とを有し、前記マスク形成工程は、前記電極層間に、前記マスク層を形成する工程と、前記電極層間を電気的に接続するように前記マスク層上に前記導電層を形成する工程と、前記導電層を被覆する前記絶縁層を形成する工程と、を有してもよい。

［１１］ 第２の本発明において、前記原板の一方又は両方の主面に、前記分離工程において前記複数の電子部品に分離するための複数の溝が予め形成されていてもよい。

［１２］ この場合、前記複数の溝は、前記原板の一方向に配列された複数の第１溝と、前記原板の前記一方向とは異なる他方向に配列された複数の第２溝とを有してもよい。

［１３］ 第２の本発明において、前記原板の他方の主面に、前記分離工程において前記複数の電子部品に分離するための溝が予め形成され、前記マスク形成工程は、前記原板の一方の主面上であって前記溝に対応した部分に前記マスクを形成してもよい。

［１４］ この場合、複数の前記溝は、前記原板の一方向に配列された複数の第１溝と、前記原板の前記一方向とは異なる他方向に配列された複数の第２溝とを有し、前記マスク形成工程は、前記原板の前記他方の主面における前記第１溝に対応した部分あるいは前記第２溝に対応した部分に前記マスクを形成してもよい。

本発明に係る電子部品によれば、導電材同士の接触による短絡を防止でき、しかも、めっきの消費量の低減を図ることができ、電子部品の小型化、高集積化、コストの低減化を実現させることができる。

また、本発明に係る電子部品の製造方法によれば、多数個取り基板の状態で、電子部品単位の特性検査を行うことが可能であるばかりでなく、導電材同士の接触による短絡を防止でき、しかも、めっきの消費量の低減を図ることができる。小型化、高集積化、コストの低減化を実現させることができる電子部品を製造することができる。

図１Ａは、第１の本実施の形態に係る電子部品（第１電子部品）を上面から見て示す図である。図１Ｂは、図１ＡにおけるＩＢ−ＩＢ線上の断面図である。 第１電子部品を配線基板に実装した例を一部省略して示す断面図である。 図３Ａは、第２の本実施の形態に係る電子部品（第２電子部品）を上面から見て示す図である。図３Ｂは、図３ＡにおけるＩＩＩＢ−ＩＩＩＢ線上の断面図である。 図４Ａは、第３の本実施の形態に係る電子部品（第３電子部品）を上面から見て示す図である。図４Ｂは、図４ＡにおけるＩＶＢ−ＩＶＢ線上の断面図である。 図５Ａは、第１の本実施の形態に係る電子部品の製造方法（第１製造方法）において多数個取り基板上に電極を形成した状態を上面から見て示す図である。図５Ｂは、図５ＡにおけるＶＢ−ＶＢ線上の断面図である。 図６Ａは、第１製造方法においてブレイクラインに沿って第１導電層を形成した状態を上面から見て示す図である。図６Ｂは、図６ＡにおけるＶＩＢ−ＶＩＢ線上の断面図である。 図７Ａは、第１製造方法において第１導電層を第１マスク層で被覆して第１マスクを形成した状態を上面から見て示す図である。図７Ｂは、図７ＡにおけるＶＩＩＢ−ＶＩＩＢ線上の断面図である。 図８Ａは、第１製造方法において電極層上にめっき層を形成した状態を上面から見て示す図である。図８Ｂは、図８ＡにおけるＶＩＩＩＢ−ＶＩＩＩＢ線上の断面図である。 図９Ａは、第１製造方法において第１マスクを除去した状態を上面から見て示す図である。図９Ｂは、図９ＡにおけるＩＸＢ−ＩＸＢ線上の断面図である。 図１０Ａは、第１製造方法において多数個取り基板の状態で各電子部品に対して特性検査を行っている状態を上面から見て示す図である。図１０Ｂは、第１製造方法において多数個取り基板を分離して個々の電子部品とした状態を示す図である。 図１１Ａは、第２の本実施の形態に係る電子部品の製造方法（第２製造方法）においてブレイクラインに沿って第２マスク層を形成した状態を一部省略して示す断面図である。図１１Ｂは、第２製造方法において第２マスク層を第２導電層で被覆して第２マスクを形成した状態を一部省略して示す断面図である。 図１２Ａは、第２製造方法において電極層上及び第２導電層上にめっき層を形成した状態を一部省略して示す図である。図１２Ｂは、第２製造方法において第２マスクを除去した状態を一部省略して示す図である。 図１３Ａは、第３の本実施の形態に係る電子部品の製造方法（第３製造方法）においてブレイクラインに沿って第３マスク層を形成した状態を一部省略して示す断面図である。図１３Ｂは、第３製造方法において第３マスク層を第３導電層で被覆し、さらに第３導電層を絶縁層で被覆して第３マスクを形成した状態を一部省略して示す断面図である。 図１４Ａは、第３製造方法において電極層上にめっき層を形成した状態を一部省略して示す図である。図１４Ｂは、第３製造方法において第３マスクを除去した状態を一部省略して示す図である。 全ての電極上にめっき層を形成するために、予め電極間にパッドパターン（導通パターン）を形成する例を示す図である。

以下、本発明に係る電子部品及びその製造方法の実施の形態例を図１Ａ〜図１４Ｂを参照しながら説明する。

先ず、第１の本実施の形態に係る電子部品（以下、第１電子部品１０Ａと記す）は、図１Ａ及び図１Ｂに示すように、例えば立方体あるいは直方体等の立体形状を有する基板１２と、該基板１２の実装面１３（配線基板等に実装される面）に形成された１以上の電極層１４と、電極層１４の上面１４ａに形成され、且つ、該電極層１４の上面面積よりも小さい上面面積を有するめっき層１６とを有し、電極層１４の上面１４ａのうち、該電極層１４の外周の少なくとも一部を含む部分がめっき層１６から露出している。図１Ａ及び図１Ｂの例では、第１電子部品１０Ａの実装面１３に対して、４つの矩形状の電極層１４がマトリクス状に配列形成された例を示している。もちろん、電極層１４の数、配列形態は任意であるが、第１電子部品１０Ａの実装面１３における少なくとも１つの辺に沿って配列形成することが好ましい。

そして、この第１電子部品１０Ａにおいて、電極層１４の上面１４ａのうち、めっき層１６から露出している部分（露出部分１４ｂ）は、電極層１４の外周全てを含む。図１Ａ及び図１Ｂの例では、各電極層１４の上面形状が例えば正方形状であり、各めっき層１６の上面形状が電極層１４の上面形状の相似形であって、且つ、上面面積が電極層１４よりも小さいとされている。もちろん、電極層１４の上面形状とめっき層１６の上面形状とが相似形でなくてもよい。例えば電極層１４の上面形状が正方形状、めっき層１６の上面形状が長方形状であってもよいし、その逆の組み合わせでもよい。また、例えば電極層１４の上面形状が円形状（もしくは楕円形状）、めっき層１６の上面形状が矩形状であってもよいし、その逆の組み合わせでもよい。また、電極層１４とめっき層１６の上面形状の一部が湾曲されていてもよい。

この第１電子部品１０Ａにおいては、電極層１４の上面１４ａに、該電極層１４の上面面積よりも小さい上面面積を有するめっき層１６を有することから、電極層１４の上面全面にめっき層を有する従来例と異なり、めっきの消費量を低減させることができる。これは、製造コストの低減化につながる。

また、図２に示すように、その後の実装工程、例えばめっき層１６上に導電材１８（例えば半田層や導電性接着剤）を塗布して、配線基板２０の端子２１等に実装する場合、実装上の圧力によって導電材１８が横方向にはみ出す。しかし、第１電子部品１０Ａでは、電極層１４の外周の少なくとも一部を含む部分がめっき層１６から露出しているため、導電材１８は電極層１４の露出部分１４ｂにはみ出すだけで、電極層１４の外周よりも外側にはみ出すことが抑制される。この場合、電極層１４における導電材１８の濡れ性が、めっき層１６より劣っていれば、導電材１８のはみ出しは、電極層１４の露出部分１４ｂにて停止することとなる。つまり、電極層１４の露出部分１４ｂは、実装時における導電材１８の塗布余剰分の逃げ場となるため、電極層１４外へのはみ出しを防ぐことができる。しかも、第１電子部品１０Ａは、電極層１４の外周全てを含む部分が露出している。そのため、導電材１８が四方にはみ出しても、確実に、電極層１４の露出部分１４ｂにて、導電材１８のはみ出しが停止し、導電材１８の電極層１４外へのはみ出しを確実に防止することができる。

これにより、電極層１４間の隙間が狭い集積度の高い電子部品であっても、電極間での短絡を防止することができ、電子部品の小型化、高集積化を実現させることができる。従来は、導電材同士が接触した部分を分離する工程が必要になる場合もあったが、この第１電子部品１０Ａでは、導電材１８同士が接触することが回避されるため、このような分離工程が不要となる。その結果、めっきの消費量の低減とも相まって、コストの低減化を図ることができる。

次に、第２の本実施の形態に係る電子部品（以下、第２電子部品１０Ｂと記す）について図３Ａ及び図３Ｂを参照しながら説明する。

この第２電子部品１０Ｂは、図３Ａ及び図３Ｂに示すように、上述した第１電子部品１０Ａとほぼ同様の構成を有するが、以下の点で異なる。すなわち、電極層１４の上面形状が多角形であって、めっき層１６から露出している部分（露出部分１４ｂ）が、電極層１４の外周のうち、外周の全てを含むことなく、少なくとも１つの辺を含む。

露出部分１４ｂの位置は、複数の電極層１４毎に異ならせてもよいし、各電極層１４毎に異ならせてもよい。もちろん、全ての電極層１４において同じ位置に露出部分１４ｂを形成してもよいし、各電極層１４の辺のうち、基板１２の辺に最も近接する辺、あるいは最も遠い辺を含む部分を露出させてもよい。

図３Ａ及び図３Ｂに、その一例を示す。すなわち、マトリクス状に配列された４つの電極層１４のうち、基板１２の１つの辺（第１辺１２ａ）寄りに形成された２つの電極層１４は、該第１辺１２ａに最も近接する辺２２ａを含む部分が露出している。基板１２の他の１つの辺（第１辺１２ａに対向する第２辺１２ｂ）寄りに形成された２つの電極層１４は、該第２辺１２ｂに最も近接する辺２２ｂを含む部分が露出している。

この第２電子部品１０Ｂにおいても、電極層１４の上面１４ａに、該電極層１４の上面面積よりも小さい上面面積を有するめっき層１６を有する。そのため、電極層１４の上面全面にめっき層を有する従来例と異なり、めっきの消費量を低減させることができる。

また、電極層１４が露出した部分（露出部分１４ｂ）が、実装時における導電材１８の塗布余剰分の逃げ場となるため、電極層１４外へのはみ出しを防ぐことができる。この場合、電極層１４の外周のうち、外周の全てを含むことなく、少なくとも１つの辺を含む部分が露出しているため、第１電子部品１０Ａと比して、めっきの消費量の低減効果は低くなる。しかし、多数個取り基板で電子部品を作製する際に、作り易いという効果がある。これについては後述する。

次に、第３の本実施の形態に係る電子部品（以下、第３電子部品１０Ｃと記す）について図４Ａ及び図４Ｂを参照しながら説明する。

この第３電子部品１０Ｃは、図４Ａ及び図４Ｂに示すように、上述した第１電子部品１０Ａとほぼ同様の構成を有するが、以下の点で異なる。すなわち、電極層１４の上面形状が多角形であって、めっき層１６から露出している部分（露出部分１４ｂ）が、電極層１４の外周のうち、外周の全てを含むことなく、１つの辺の一部を含む。

露出部分１４ｂの位置は、複数の電極層１４毎に異ならせてもよいし、各電極層１４毎に異ならせてもよい。もちろん、全ての電極層１４において同じ位置に露出部分１４ｂを形成してもよい。また、各電極層１４の辺のうち、基板１２の辺に最も近接する１つの辺の一部、あるいは最も遠い１つの辺の一部を含む部分を露出させてもよい。

図４Ａ及び図４Ｂに、その一例を示す。すなわち、マトリクス状に配列された４つの電極層１４のうち、基板１２の第１辺１２ａ寄りに形成された２つの電極層１４は、該第１辺１２ａに最も近接する１つの辺２２ａの一部を含む部分が露出している。基板１２の第２辺１２ｂ寄りに形成された２つの電極層１４は、該第２辺１２ｂに最も近接する１つの辺２２ｂの一部を含む部分が露出している。

この第３電子部品１０Ｃにおいても、電極層１４の上面１４ａに、該電極層１４の上面面積よりも小さい上面面積を有するめっき層１６を有する。そのため、電極層１４の上面全面にめっき層を有する従来例と異なり、めっきの消費量を低減させることができる。

また、電極層１４が露出した部分（露出部分１４ｂ）が、実装時における導電材１８の塗布余剰分の逃げ場となるため、電極層１４外へのはみ出しを防ぐことができる。

なお、上述した第２電子部品１０Ｂ及び第３電子部品１０Ｃにおいては、電極層１４の上面形状を多角形としたが、多角形以外でもよいことはもちろんである。

次に、本実施の形態に係る電子部品の製造方法について説明する。

最初に、第１の本実施の形態に係る製造方法（第１製造方法）について図５Ａ〜図１０Ｂを参照しながら説明する。

先ず、図５Ａ及び図５Ｂに示すように、分離することによって多数個の電子部品１０を取り出すための多数個取り基板２４（原板）の一主面２４ａに、後の分離工程において多数個の電子部品１０に分離するための複数の溝（ブレイクライン２６）を形成する。図５Ａの例では、多数個取り基板２４の一主面２４ａに対して、横方向と縦方向にそれぞれ複数のブレイクライン２６を形成することによって、ブレイクライン２６を格子状に形成した例を示す。この格子状のブレイクライン２６で区画される各格子の部分がそれぞれ電子部品１０となる。多数個取り基板２４を構成する材料としては、例えばアルミナ、ベリリア、窒化アルミニウム、窒化ホウ素、窒化珪素等を挙げることができる。

その後、多数個取り基板２４の一主面２４ａに、電子部品１０単位（電子部品１０の区画単位）にそれぞれ複数の電極層１４を例えばスクリーン印刷等によって形成する（電極層形成工程）。例えば電子部品１０単位に、４つの矩形状の電極層１４をマトリクス状に配列形成する。電極層１４を構成する材料としては、例えばタングステン、モリブデン、マンガン等を挙げることができる。

その後、図６Ａ〜図７Ｂに示すように、電極層１４間を電気的に接続する導通部を有する第１マスク３０Ａ（図７Ｂ参照）を形成する（マスク形成工程）。例えば横方向に延在するブレイクライン２６上に第１マスク３０Ａを形成する。このとき、第１マスク３０Ａを、横方向に延在するブレイクライン２６を間に挟んで対向する電極層１４の各一部にオーバーラップさせて形成する。第１マスク３０Ａは、図７Ｂに示すように、導通部となる第１導電層３２ａと、第１導電層３２ａを被覆する電気的絶縁材料による第１マスク層３４ａとを有する。第１導電層３２ａを構成する材料としては、例えば熱硬化型導電性銀ペースト、感光性銀ペースト、銀ナノペースト、金ナノペースト等を挙げることができる。第１マスク層３４ａを構成する材料としては、例えば感光性レジスト、熱硬化型レジスト、その他有機系の保護材等を挙げることができる。

第１マスク３０Ａの形成方法は、具体的には、図６Ａ及び図６Ｂに示すように、先ず、横方向に延在するブレイクライン２６上に第１導電層３２ａを例えばスクリーン印刷等によって形成する。このとき、横方向に延在するブレイクライン２６を間に挟んで対向する電極層１４の各一部にオーバーラップさせて形成する。この第１導電層３２ａの形成によって、全ての電極層１４が第１導電層３２ａを介して電気的に接続されることになる。

その後、図７Ａ及び図７Ｂに示すように、第１導電層３２ａを被覆する第１マスク層３４ａを例えばスクリーン印刷等によって形成する。この場合も、横方向に延在するブレイクライン２６を間に挟んで対向する電極層１４の各一部にオーバーラップさせ、且つ、第１導電層３２ａを被覆するように形成する。すなわち、露出する第１導電層３２ａの上面から側面にかけて第１マスク層３４ａで被覆する。

その後、図８Ａ及び図８Ｂに示すように、第１マスク３０Ａによって電気的に接続された全ての電極層１４上にめっき層１６を形成する（めっき工程）。めっき層１６は、Ｓｎ、Ｃｕ、Ｚｎ、Ｎｉ、Ａｕ及びこの組み合わせ等を挙げることができる。このとき、各電極層１４のうち、それぞれ第１マスク３０Ａ（特に、第１マスク層３４ａ）から露出する部分にめっき層１６が形成される。すなわち、電極層１４全面にめっき層１６は形成されず、電極層１４上には、電極層１４の上面面積よりも小さい上面面積を有するめっき層１６が形成される。特に、第１導電層３２ａの上面から側面にかけて第１マスク層３４ａで被覆したので、めっき液が第１導電層３２ａまで浸入することがない。確実に、電極層１４上に、電極層１４の上面面積よりも小さい上面面積を有するめっき層１６を形成することができる。

その後、図９Ａ及び図９Ｂに示すように、第１マスク３０Ａを取り除く（マスク除去工程）。例えば第１マスク層３４ａの端部を治具で挟んで引き剥がす（ピールする）ことにより行うことができる。従って、多数個取り基板２４と第１導電層３２ａとの密着力は、第１導電層３２ａと第１マスク層３４ａとの密着力よりも低いことが好ましい。これにより、第１導電層３２ａの残渣を残すことなく、第１マスク３０Ａを確実に引き剥がすことができる。特に、多数個取り基板２４の一主面２４ａにブレイクライン２６を設けた場合は、ブレイクライン２６内にも第１導電層３２ａが入り込み、いわゆるアンカー効果で、多数個取り基板２４と第１導電層３２ａとの密着力が高められる。そのため、これを見越して、第１導電層３２ａと第１マスク層３４ａとの密着力を高めておくことが好ましい。

そして、このマスク除去工程で、第１マスク３０Ａを取り除くことによって、電極層１４の上面１４ａに、電極層１４の上面面積よりも小さい上面面積を有するめっき層１６が形成される。それと共に、電極層１４の上面１４ａのうち、該電極層１４の外周の少なくとも一部を含む部分が、めっき層１６から露出した状態となる。特に、電子部品１０単位で見ると、例えば図３Ａに示す第２電子部品１０Ｂにおける電極層１４とめっき層１６との関係と同じ形態となる。

その後、図１０Ａに示すように、多数個取り基板２４の状態で、各電子部品１０の特性検査を行う。上述したマスク形成工程及びマスク除去工程によって、従来のようなパッドパターンを形成することなく、全ての電極層１４上にめっき層１６が形成される。しかも、各電子部品１０が電気的に独立していることから、多数個取り基板２４の状態で、各電子部品１０の特性検査を行うことができる。そのため、従来において必要であった多数の電子部品１０を検査工程に搬送する手間や、多数の電子部品１０を治具上に設置する手間等が不要となる。

その後、図１０Ｂに示すように、多数個取り基板２４を分離して、多数個の電子部品１０とする（分離工程）。この場合、多数個の第２電子部品１０Ｂが作製されることとなる。

このように、第１製造方法においては、多数個取り基板２４の状態で、電子部品１０単位の特性検査を行うことが可能であるばかりでなく、導電材１８同士の接触による短絡を防止でき、しかも、めっきの消費量の低減を図ることができる。小型化、高集積化、コストの低減化を実現させることができる多数個の電子部品１０を作製することができる。電子部品１０の歩留まり、生産性も向上する。

次に、第２の実施の形態に係る電子部品の製造方法（以下、第２製造方法と記す）について図１１Ａ〜図１２Ｂを参照しながら説明する。

先ず、上述した第１製造方法と同様に、多数個取り基板２４の一主面２４ａに、複数のブレイクライン２６を形成する（図５Ａ及び図５Ｂ参照）。

その後、上述した第１製造方法と同様に、多数個取り基板２４の一主面２４ａに、電子部品１０単位（電子部品１０の区画単位）にそれぞれ複数の電極層１４を例えばスクリーン印刷等によって形成する（図５Ａ及び図５Ｂ参照：電極層形成工程）。

その後、図１１Ａ及び１１Ｂに示すように、電極層１４間を電気的に接続する導通部を有する第２マスク３０Ｂを形成する（図１１Ｂ参照：マスク形成工程）。この場合、第１製造方法と同様に、第２マスク３０Ｂを、横方向に延在するブレイクライン２６を間に挟んで対向する電極層１４の各一部にオーバーラップさせて形成する。特に、この第２製造方法では、第２マスク３０Ｂの構造及び第２マスク３０Ｂの形成手順が第１マスク３０Ａの場合と異なる。

すなわち、第２マスク３０Ｂは、図１１Ｂに示すように、電気的絶縁材料や導電材料による第２マスク層３４ｂと、該第２マスク層３４ｂを被覆する導通部となる第２導電層３２ｂとを有する。第２マスク層３４ｂを構成する材料としては、例えば感光性レジスト、熱硬化型レジスト、その他有機系の保護材等を挙げることができる。第２導電層３２ｂを構成する材料としては、例えば熱硬化型導電性銀ペースト、感光性銀ペースト、銀ナノペースト、金ナノペースト等を挙げることができる。

そして、第２マスク３０Ｂの形成方法は、具体的には、図１１Ａに示すように、先ず、横方向に延在するブレイクライン２６上に第２マスク層３４ｂを例えばスクリーン印刷等によって形成する。このとき、横方向に延在するブレイクライン２６を間に挟んで対向する電極層１４の各一部にオーバーラップさせて形成する。その後、第２マスク層３４ｂを被覆する第２導電層３２ｂを例えばスクリーン印刷等によって形成する。この場合も、横方向に延在するブレイクライン２６を間に挟んで対向する電極層１４の各一部にオーバーラップさせ、且つ、第２マスク層３４ｂを被覆するように形成する。すなわち、露出する第２マスク層３４ｂの上面から側面にかけて第２導電層３２ｂで被覆する。この第２導電層３２ｂの形成によって、全ての電極層１４が第２導電層３２ｂを介して電気的に接続されることになる。

その後、図１２Ａに示すように、第２マスク３０Ｂによって電気的に接続された全ての電極層１４上にめっき層１６を形成する（めっき工程）。このとき、各電極層１４のうち、それぞれ第２マスク３０Ｂ（特に、第２導電層３２ｂ）から露出する部分にめっき層１６が形成される。すなわち、電極層１４全面にめっき層１６は形成されず、電極層１４上には、電極層１４の上面面積よりも小さい上面面積を有するめっき層１６が形成される。なお、第２マスク３０Ｂの第２導電層３２ｂ上にもめっき層１６が形成される。特に、第２マスク層３４ｂの上面から側面にかけて第２導電層３２ｂで被覆したので、めっき液が第２マスク層３４ｂまで浸入することがない。確実に、電極層１４上に、電極層１４の上面面積よりも小さい上面面積を有するめっき層１６を形成することができる。

その後、図１２Ｂに示すように、第２マスク３０Ｂを取り除く（マスク除去工程）。例えば第２マスク層３４ｂの端部を治具で挟んで引き剥がす（ピールする）ことにより、その上の第２導電層３２ｂ及びめっき層１６と共に除去することができる（リフトオフ）。その他、第２マスク層３４ｂを液体等で分解、溶解したり、予め多数個取り基板２４と第２マスク層３４ｂとの密着力を低減しておく等の方法を好ましく採用することができる。

そして、このマスク除去工程で、第２マスク３０Ｂを取り除くことによって、第１製造方法と同様に、電極層１４の上面１４ａに、電極層１４の上面面積よりも小さい上面面積を有するめっき層１６が形成される。それと共に、電極層１４の上面１４ａのうち、該電極層１４の外周の少なくとも一部を含む部分がめっき層１６から露出した状態となる。

その後、図１０Ａに示すように、多数個取り基板２４の状態で、各電子部品１０の特性検査を行う。その後、図１０Ｂに示すように、多数個取り基板２４を分離して、多数個の電子部品１０とする（分離工程）。

このように、第２製造方法においても、多数個取り基板２４の状態で、電子部品１０単位の特性検査を行うことが可能であるばかりでなく、導電材１８同士の接触による短絡を防止でき、しかも、めっきの消費量の低減を図ることができる。小型化、高集積化、コストの低減化を実現させることができる多数個の電子部品１０を作製することができる。電子部品の歩留まり、生産性も向上する。

次に、第３の実施の形態に係る電子部品の製造方法（以下、第３製造方法と記す）について図１３Ａ〜図１４Ｂを参照しながら説明する。

先ず、上述した第１製造方法と同様に、多数個取り基板２４の一主面２４ａに、複数のブレイクライン２６を形成する。その後、多数個取り基板２４の一主面２４ａに、電子部品１０単位（電子部品１０の区画単位）にそれぞれ複数の電極層１４を例えばスクリーン印刷等によって形成する（電極層形成工程）。

そして、図１３Ａ及び図１３Ｂに示すように、電極層１４間を電気的に接続する導通部を有する第３マスク３０Ｃを形成する（マスク形成工程）。この場合、第２製造方法と同様に、第３マスク３０Ｃを、横方向に延在するブレイクライン２６を間に挟んで対向する電極層１４の各一部にオーバーラップさせて形成する。特に、この第３製造方法では、第３マスク３０Ｃの構造及び第３マスク３０Ｃの形成手順が第１マスク３０Ａ及び第２マスク３０Ｂの場合と異なる。

すなわち、第３マスク３０Ｃは、図１３Ｂに示すように、電気的絶縁材料や導電材料による第３マスク層３４ｃと、該第３マスク層３４ｃを被覆する導通部となる第３導電層３２ｃと、第３導電層３２ｃを被覆する絶縁層３６とを有する。第３マスク層３４ｃを構成する材料としては、例えば感光性レジスト、熱硬化型レジスト、その他有機系の保護材等を挙げることができる。第３導電層３２ｃを構成する材料としては、例えば熱硬化型導電性銀ペースト、感光性銀ペースト、銀ナノペースト、金ナノペースト等を挙げることができる。絶縁層３６を構成する材料としては、例えば感光性レジスト、熱硬化型レジスト、その他有機系の保護材等を挙げることができる。

そして、第３マスク３０Ｃの形成方法は、具体的には、図１３Ａに示すように、先ず、横方向に延在するブレイクライン２６上に第３マスク層３４ｃを例えばスクリーン印刷等によって形成する。このとき、横方向に延在するブレイクライン２６を間に挟んで対向する電極層１４の各一部にオーバーラップさせて形成する。その後、第３マスク層３４ｃを被覆する第３導電層３２ｃを例えばスクリーン印刷等によって形成する。この場合も、横方向に延在するブレイクライン２６を間に挟んで対向する電極層１４の各一部にオーバーラップさせ、且つ、第３マスク層３４ｃを被覆するように形成する。すなわち、露出する第３マスク層３４ｃの上面から側面にかけて第３導電層３２ｃで被覆する。この第３導電層３２ｃの形成によって、全ての電極層１４が第３導電層３２ｃを介して電気的に接続されることになる。さらに、第３導電層３２ｃを被覆する絶縁層３６を例えばスクリーン印刷等によって形成する。この場合も、横方向に延在するブレイクライン２６を間に挟んで対向する電極層１４の各一部にオーバーラップさせ、且つ、第３導電層３２ｃを被覆するように形成する。すなわち、露出する第３導電層３２ｃの上面から側面にかけて絶縁層３６で被覆する。

その後、図１４Ａに示すように、第３マスク３０Ｃによって電気的に接続された全ての電極層１４上にめっき層１６を形成する（めっき工程）。このとき、各電極層１４のうち、それぞれ第３マスク３０Ｃ（特に、絶縁層３６）から露出する部分にめっき層１６が形成される。すなわち、電極層１４全面にめっき層１６は形成されず、電極層１４上には、電極層１４の上面面積よりも小さい上面面積を有するめっき層１６が形成される。なお、第３マスク３０Ｃの絶縁層３６上にはめっき層１６は形成されない。特に、第３マスク層３４ｃの上面から側面にかけて第３導電層３２ｃで被覆し、第３導電層３２ｃの上面から側面にかけて絶縁層３６で被覆したので、めっき液が第３導電層３２ｃや第３マスク層３４ｃまで浸入することがない。確実に、電極層１４上に、電極層１４の上面面積よりも小さい上面面積を有するめっき層１６を形成することができる。

その後、図１４Ｂに示すように、第３マスク３０Ｃを取り除く（マスク除去工程）。例えば第３マスク層３４ｃの端部を治具で挟んで引き剥がす（ピールする）ことにより、その上の第３導電層３２ｃ及び絶縁層３６と共に除去することができる（リフトオフ）。その他、第３マスク層３４ｃを液体等で分解、溶解したり、予め多数個取り基板２４と第３マスク層３４ｃとの密着力を低減しておく等の方法を好ましく採用することができる。

そして、このマスク除去工程で、第３マスク３０Ｃを取り除くことによって、第１製造方法及び第２製造方法と同様に、電極層１４の上面１４ａに、電極層１４の上面面積よりも小さい上面面積を有するめっき層１６が形成される。それと共に、電極層１４の上面１４ａのうち、該電極層１４の外周の少なくとも一部を含む部分がめっき層１６から露出した状態となる。

その後、図１０Ａに示すように、多数個取り基板２４の状態で、各電子部品１０の特性検査を行う。その後、図１０Ｂに示すように、多数個取り基板２４を分離して、多数個の電子部品１０とする（分離工程）。

このように、第３製造方法においても、多数個取り基板２４の状態で、電子部品１０単位の特性検査を行うことが可能であるばかりでなく、導電材１８同士の接触による短絡を防止でき、しかも、めっきの消費量の低減を図ることができる。小型化、高集積化、コストの低減化を実現させることができる多数個の電子部品１０を作製することができる。電子部品１０の歩留まり、生産性も向上する。

上述の例では、多数個取り基板２４の一主面２４ａにブレイクライン２６を形成した例を示したが、他主面にもブレイクライン２６を形成してもよい。

その他、図示しないが、多数個取り基板２４の一主面２４ａにブレイクライン２６を形成せずに、他主面にブレイクライン２６を形成してもよい。また、一主面２４ａ及び他主面共にブレイクライン２６を形成しなくてもよい。これらの場合、第１マスク３０Ａ〜第３マスク３０Ｃの密着力について、ブレイクライン２６によるアンカー効果を考慮する必要がなくなる。

なお、本発明に係る電子部品及びその製造方法は、上述の実施の形態に限らず、本発明の要旨を逸脱することなく、種々の構成を採り得ることはもちろんである。

Claims (14)

1. 基板（１２）と、
   前記基板（１２）上に形成された複数の電極層（１４）と、
   前記電極層（１４）の上面に形成され、前記電極層（１４）の上面面積よりも小さい上面面積を有するめっき層（１６）と、を有し、
   前記基板（１２）の基板辺（１２ａ）寄りに形成された前記電極層（１４）は、前記電極層（１４）の上面のうち、前記電極層（１４）の外周の全ての辺を含むことなくかつ該基板辺（１２ａ）に最も近接する辺を含む部分が前記めっき層（１６）から露出していることを特徴とする電子部品。
2. 請求項１記載の電子部品において、
   前記めっき層（１６）から露出している前記部分は、前記電極層（１４）の外周全てを含むことを特徴とする電子部品。
3. 請求項１記載の電子部品において、
   前記電極層（１４）の上面形状が多角形であって、
   前記めっき層（１６）から露出している前記部分は、前記電極層（１４）の外周のうち、少なくとも１つの辺を含むことを特徴とする電子部品。
4. 請求項１記載の電子部品において、
   前記電極層（１４）の上面形状が多角形であって、
   前記めっき層（１６）から露出している前記部分は、前記電極層（１４）の外周のうち、１つの辺の一部を含むことを特徴とする電子部品。
5. 請求項１〜４のいずれか１項に記載の電子部品において、
   前記めっき層（１６）は、電子部品の実装の際に用いられる導電材（１８）の濡れ性が、前記電極層（１４）よりも優れていることを特徴とする電子部品。
6. 原板（２４）上に、電子部品単位にそれぞれ電極層（１４）を形成する電極層形成工程と、
   前記電極層（１４）間に、前記電極層（１４）間を電気的に接続する導通部を有するマスクを形成するマスク形成工程と、
   前記マスクによって電気的に接続された前記電極層（１４）上にめっき層（１６）を形成するめっき工程と、
   前記マスクを取り除くマスク除去工程と、
   前記原板（２４）の状態で、特性検査を行う工程と、
   前記原板（２４）を分離して複数の電子部品とする分離工程と、を有し、
   前記マスク形成工程で形成される前記マスクは、マスク層（３４ｂ）と、該マスク層（３４ｂ）上に形成される前記導通部となる導電層（３２ｂ）と、を有し、
   前記マスク形成工程は、
   前記電極層（１４）間に、前記マスク層（３４ｂ）を形成する工程と、
   前記電極層（１４）間を電気的に接続するように前記マスク層（３４ｂ）上に前記導電層（３２ｂ）を形成する工程と、を有し、
   前記マスク除去工程は、前記導電層（３２ｂ）上に形成された前記めっき層（１６）と共に、前記マスクを取り除くことを特徴とする電子部品の製造方法。
7. 原板（２４）上に、電子部品単位にそれぞれ電極層（１４）を形成する電極層形成工程と、
   前記電極層（１４）間に、前記電極層（１４）間を電気的に接続する導通部を有するマスクを形成するマスク形成工程と、
   前記マスクによって電気的に接続された前記電極層（１４）上にめっき層（１６）を形成するめっき工程と、
   前記マスクを取り除くマスク除去工程と、
   前記原板（２４）の状態で、特性検査を行う工程と、
   前記原板（２４）を分離して複数の電子部品とする分離工程と、を有し、
   前記マスク形成工程で形成される前記マスクは、マスク層（３４ｃ）と、該マスク層（３４ｃ）上に形成される前記導通部となる導電層（３２ｃ）と、該導電層（３２ｃ）を被覆する絶縁層（３６）とを有し、
   前記マスク形成工程は、
   前記電極層（１４）間に、前記マスク層（３４ｃ）を形成する工程と、
   前記電極層（１４）間を電気的に接続するように前記マスク層（３４ｃ）上に前記導電層（３２ｃ）を形成する工程と、
   前記導電層（３２ｃ）を被覆する前記絶縁層（３６）を形成する工程と、を有することを特徴とする電子部品の製造方法。
8. 請求項６又は７に記載の電子部品の製造方法において、
   前記原板（２４）の一方又は両方の主面に、前記分離工程において前記複数の電子部品に分離するための複数の溝（２６）が予め形成されることを特徴とする電子部品の製造方法。
9. 請求項８記載の電子部品の製造方法において、
   前記複数の溝（２６）は、前記原板（２４）の一方向に配列された複数の第１溝と、前記原板（２４）の前記一方向とは異なる他方向に配列された複数の第２溝とを有することを特徴とする電子部品の製造方法。
10. 原板（２４）上に、電子部品単位にそれぞれ電極層（１４）を形成する電極層形成工程と、
    前記電極層（１４）間に、前記電極層（１４）間を電気的に接続する導通部を有するマスクを形成するマスク形成工程と、
    前記マスクによって電気的に接続された前記電極層（１４）上にめっき層（１６）を形成するめっき工程と、
    前記マスクを取り除くマスク除去工程と、
    前記原板（２４）の状態で、特性検査を行う工程と、
    前記原板（２４）を分離して複数の電子部品とする分離工程と、を有し、
    前記原板（２４）の他方の主面に、前記分離工程において前記複数の電子部品に分離するための複数の溝（２６）が予め形成され、
    複数の前記溝（２６）は、前記原板（２４）の一方向に配列された複数の第１溝と、前記原板（２４）の前記一方向とは異なる他方向に配列された複数の第２溝とを有し、
    前記マスク形成工程は、前記原板（２４）の一方の主面上であって前記原板（２４）の前記他方の主面における前記第１溝に対応した部分あるいは前記第２溝に対応した部分に前記マスクを形成することを特徴とする電子部品の製造方法。
11. 請求項６〜１０のいずれか１項に記載の電子部品の製造方法において、
    前記マスク形成工程は、
    前記マスクを前記電極層（１４）の一部にオーバーラップさせて形成することを特徴とする電子部品の製造方法。
12. 請求項１０又は１１に記載の電子部品の製造方法において、
    前記マスク形成工程で形成される前記マスクは、前記導通部となる導電層（３２ａ）と、前記導電層（３２ａ）を被覆するマスク層（３４ａ）と、を有し、
    前記マスク形成工程は、
    前記電極層（１４）間に、前記導電層（３２ａ）を形成する工程と、
    前記導電層（３２ａ）を被覆する前記マスク層（３４ａ）を形成する工程と、を有することを特徴とする電子部品の製造方法。
13. 請求項１０又は１１に記載の電子部品の製造方法において、
    前記マスク形成工程で形成される前記マスクは、マスク層（３４ｂ）と、該マスク層（３４ｂ）上に形成される前記導通部となる導電層（３２ｂ）と、を有し、
    前記マスク形成工程は、
    前記電極層（１４）間に、前記マスク層（３４ｂ）を形成する工程と、
    前記電極層（１４）間を電気的に接続するように前記マスク層（３４ｂ）上に前記導電層（３２ｂ）を形成する工程と、を有し、
    前記マスク除去工程は、前記導電層（３２ｂ）上に形成された前記めっき層（１６）と共に、前記マスクを取り除くことを特徴とする電子部品の製造方法。
14. 請求項１０又は１１に記載の電子部品の製造方法において、
    前記マスク形成工程で形成される前記マスクは、マスク層（３４ｃ）と、該マスク層（３４ｃ）上に形成される前記導通部となる導電層（３２ｃ）と、該導電層（３２ｃ）を被覆する絶縁層（３６）とを有し、
    前記マスク形成工程は、
    前記電極層（１４）間に、前記マスク層（３４ｃ）を形成する工程と、
    前記電極層（１４）間を電気的に接続するように前記マスク層（３４ｃ）上に前記導電層（３２ｃ）を形成する工程と、
    前記導電層（３２ｃ）を被覆する前記絶縁層（３６）を形成する工程と、を有することを特徴とする電子部品の製造方法。

Images