JP6318838B2 - 積層セラミック電子部品の製造方法 - Google Patents

積層セラミック電子部品の製造方法 Download PDF

Info

Publication number
JP6318838B2
JP6318838B2 JP2014101243A JP2014101243A JP6318838B2 JP 6318838 B2 JP6318838 B2 JP 6318838B2 JP 2014101243 A JP2014101243 A JP 2014101243A JP 2014101243 A JP2014101243 A JP 2014101243A JP 6318838 B2 JP6318838 B2 JP 6318838B2
Authority
JP
Japan
Prior art keywords
ceramic
mark
mother
multilayer
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014101243A
Other languages
English (en)
Other versions
JP2015220273A (ja
Inventor
裕士 正井
裕士 正井
康仁 出水
康仁 出水
昭一 谷口
昭一 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2014101243A priority Critical patent/JP6318838B2/ja
Publication of JP2015220273A publication Critical patent/JP2015220273A/ja
Application granted granted Critical
Publication of JP6318838B2 publication Critical patent/JP6318838B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、積層セラミック電子部品の製造方法に関し、詳しくは、複数のセラミック層の積層体であるマザーセラミック積層体を所定の位置でカットして、個々の積層セラミック電子部品素子に分割する工程を経て製造される積層セラミック電子部品の製造方法に関する。
代表的な積層セラミック電子部品の一つである積層セラミックコンデンサを製造する方法として、複数のセラミック積層体がマトリクス状に配列された集合体であるマザーセラミック積層体(マザー積層体)をカットして、個々の素子に分割する工程を経て積層セラミックコンデンサを製造する方法が広く知られている。
そして、複数のセラミック積層体がマトリクス状に配列された集合体であるマザーセラミック積層体をカットして、個々のセラミック積層体に分割する工程では、マザーセラミック積層体の周辺領域を切断して切り離し、マザーセラミック積層体の切断端面から露出した内部導体を位置決めマークとして撮像しながら、マザーセラミック積層体をカットして、個々のセラミック積層体に分割する方法が広く知られている。
また、上述のような方法でマザーセラミック積層体をカットするのに用いられるカット装置として、例えば、図13に示すように、送り機構115によりX軸方向にスライドさせることが可能なテーブル110上に保持されたグリーンシート(マザーセラミック積層体)Gに対し、カット刃113を垂直に降下させることでグリーンシート(マザーセラミック積層体)Gをカットするにあたって、テーブル110を刃面に垂直な方向に移動自在としたカット装置が提案されている(特許文献1参照)。
なお、このカット装置においては、テーブル110の上面にガイド112が突設され、テーブル110の上に載置されたグリーンシート(マザーセラミック積層体)Gの一側縁を、このガイド112に当接させることにより、グリーンシート(マザーセラミック積層体)Gの位置決めが行われるように構成されている。
このカット装置を用いてグリーンシート(マザーセラミック積層体)Gをカットするようにした場合、グリーンシート(マザーセラミック積層体)Gを、意図する所定の位置でカットすることが可能になる。
しかしながら、近年、積層セラミックコンデンサの小型化または薄型化が進むにつれて、マザーセラミック積層体の厚みも薄くなり、厚みが従来のように厚い場合に比べてマザーセラミック積層体の剛性が低下し、それに伴って、以下のような問題が発生するようになった。
(a)マザーセラミック積層体の剛性が低いため、例えば、位置決めのために、ステージに載置されたマザーセラミック積層体の側面を押して、ステージ上を移動させ(滑らせ)、マザーセラミック積層体の一側縁を、ガイドに当接させようとした場合に、マザーセラミック積層体がステージ上を滑るよりも先に、マザーセラミック積層体の変形が生じてしてしまう。
(b)マザーセラミック積層体の厚みが薄い場合、台紙(ろ紙)に貼りつけた状態におけるマザーセラミック積層体の高さ位置の変動の割合が、マザーセラミック積層体の厚みが厚い場合に比べて大きくなり、安定してマザーセラミック積層体の側面を押すことが困難で、精度よく位置を調整することができない。
(c)上記(a),(b)のような事情から、マザーセラミック積層体のマージン(捨て代)を大きくとったり、長い位置決めマークを設けたりすることが必要となり、マザーセラミック積層体の大きさに対する、個々の積層セラミックコンデンサの取個数の割合を大きくすることが困難である。
(d)マザーセラミック積層体の側面側にカメラなどの撮像手段を配設して、切断位置を示すマークを撮像し、マークの位置を基準にマザーセラミック積層体をカットするような場合に、マザーセラミック積層体の両側面が平行でない状態になると、撮像の際に撮像手段のピントが合わなくなって、位置精度よくマザーセラミック積層体をカットすることが困難になるばかりでなく、撮像手段のピントが合わなくなるたびに設備がトラブル停止して、生産性が低下する。
(e)マザーセラミック積層体をカットして、個片化することにより得られるセラミック積層体の形状精度が低下し、形状精度の低下は、製品の電気特性の劣化や、実装姿勢の不安定化などを招く。
特開平11−90894号公報
本発明は、上記課題を解決するものであり、マザーセラミック積層体を所定の位置でカットして、形状精度の高い個片に分割することが可能で、効率よく積層セラミック電子部品を製造することが可能な、積層セラミック電子部品の製造方法を提供することを目的とする。
上記の課題を解決するため、本発明の積層セラミック電子部品の製造方法は、
積層された複数のセラミック層を備えてなるマザーセラミック積層体を所定の位置でカットして、個々の積層セラミック電子部品素子に分割する分割工程を経て製造される積層セラミック電子部品の製造方法であって、
(a)前記マザーセラミック積層体は、側面に露出した端面出し用マークと、前記端面出し用マークを基準に前記マザーセラミック積層体を切断することにより形成される切断端面に露出する分割マークとを備えており、
(b)前記分割工程は、前記端面出し用マークを基準に前記マザーセラミック積層体を切断して、前記マザーセラミック積層体の前記切断端面に前記分割マークを露出させる工程と、前記切断端面に露出した前記分割マークを撮像手段により撮像し、撮像した前記分割マークを基準に前記マザーセラミック積層体をカットする工程を経て複数の個片である積層セラミック電子部品素子に分割する工程とを備えていること
を特徴としている。
また、本発明の積層セラミック電子部品の製造方法においては、外周縁にまで達する端面出し用マーク用の内部導体パターンを備えた複数のセラミックグリーンシートが積層されることにより、厚み方向に前記端面出し用マーク用の内部導体パターンが配列されてなる端面出し用マークが、前記マザーセラミック積層体の側面に形成されるように構成されていることが好ましい。
上記構成を備えることにより、認識しやすい端面出し用マークを側面に備えたマザーセラミック積層体を確実に形成することが可能になり、本発明をより実効あらしめることができる。
また、前記マザーセラミック積層体を形成する工程が、長尺状のセラミックグリーンシートを矩形状に打ち抜く打ち抜き工程と、打ち抜かれた前記矩形状のセラミックグリーンシートを積層する積層工程とを有し、前記打ち抜き工程では、端面出し用マーク用の内部導体パターンが切断されるように前記長尺状のセラミックグリーンシートを打ち抜くことにより、外周縁にまで達する前記端面出し用マーク用の内部導体パターンが形成されたセラミックグリーンシートを得るように構成されていることが望ましい。
長尺状のセラミックグリーンシートを矩形状に打ち抜く打ち抜き工程で、端面出し用マーク用の内部導体パターンを切断するように長尺状のセラミックグリーンシートを打ち抜くことにより、外周縁にまで達するように端面出し用マーク用の内部導体パターンが形成された矩形状のセラミックグリーンシートを確実に、しかも効率よく得ることが可能になり、本発明をさらに実効あらしめることが可能になる。
また、前記マザーセラミック積層体の互いに対向する両側面に、前記端面出し用マークが露出するように構成されていることが好ましい。
上記構成を備えることにより、端面出し用マークを認識しやすいマザーセラミック積層体を得ることが可能になる。
また、1つの前記端面出し用マークが、前記マザーセラミック積層体の前記側面に露出した、前記マザーセラミック積層体の主面に沿う方向に所定の間隔をおいて配設された一対の端面出し用マークから形成されており、前記一対の端面出し用マークの間の位置を切断位置と認識することができるように構成されていることが好ましい。
上記構成を備えることにより、切断位置の精度を高めることが可能になり、有意義である。
前記一対の端面出し用マークのうちの一方は、セラミック層を介して積層された複数層の内部電極パターンの露出部から形成され、積層方向に伸びるマークであり、他方は、セラミック層を介して積層された複数層の内部電極パターンの露出部から形成され、前記一方の端面出し用マークと平行に積層方向に伸びるマークであることが好ましい。
上記構成を備えることにより、端面出し用マークを側面側から確実に認識することが可能なマザーセラミック積層体を得ることが可能になり、本発明をさらに実効あらしめることができる。
本発明の積層セラミック電子部品の製造方法では、(a)マザーセラミック積層体を、側面に露出した端面出し用マークと、端面出し用マークを基準にマザーセラミック積層体を切断することにより形成される切断端面に露出する分割マークとを備えた構成とし、(b)分割工程を、端面出し用マークを基準にマザーセラミック積層体を切断して、マザーセラミック積層体の切断端面に分割マークを露出させる工程と、切断端面に露出した分割マークを撮像手段により撮像し、撮像した分割マークを基準にマザーセラミック積層体をカットする工程を経て複数の個片である積層セラミック電子部品素子に分割する工程とを備えた構成としているので、マザーセラミック積層体を精度よく切断して、分割マークを切断端面に露出させ、撮像手段により、その位置を確実に認識することが可能になる。また、認識した分割マークを基準として、マザーセラミック積層体を所定の位置で確実にカットする工程を経ることにより、複数の個片である積層セラミック電子部品素子を効率よく得ることが可能になる。
すなわち、本発明によれば、マザーセラミック積層体を、その側面にガイドを当てたりすることなく、精度よく切断することが可能になり、端面に露出させた分割マークを撮像手段によりピントぼけを招くことなく撮像して認識し、認識した分割マークを基準に切断を行い、マザーセラミック積層体を個片化することができる。その結果、形状精度、寸法精度の高い積層セラミック電子部品素子を得ることが可能になる。
なお、本発明の積層セラミック電子部品の製造方法は、切断を行うことにより切断端面に露出した分割マークを認識して、それを基準にマザーセラミック積層体をカットして個片に分割する場合のみではなく、切断を行うことにより得られる、分割マークが切断端面に露出したマザーセラミック積層体を、分割マークを基準にしてカットして、複数個の個片を含む半個片とした後、露出した内部電極を基準として、半個片をカットして、個々の個片に分割する工程を備えた構成をも含むものである。
本発明の一実施形態(実施形態1)において、積層セラミックコンデンサを製造するのに用いた長尺状セラミックグリーンシートの構成を示す平面図である。 図1の長尺状セラミックグリーンシートから切り出したマザーセラミックグリーンシートを示す斜視図である。 図2のマザーセラミックグリーンシートを積層する工程を経て形成されるマザーセラミック積層体の構成を示す分解斜視図である。 本発明の実施形態1において作製したマザーセラミック積層体の構成を示す正面断面図である。 本発明の実施形態1において作製したマザーセラミック積層体の側面に露出した端面出し用マークを示す図である。 図5のマザーセラミック積層体を、端面出し用マークを基準としてカットする方法を説明する図である。 本発明の実施形態1において、マザーセラミック積層体を端面出し用マークを基準としてカットすることにより切断端面に分割マークを露出させた状態を示す図である。 本発明の実施形態1において、マザーセラミック積層体を分割マークを基準としてカットしている状態を示す平面図である。 本発明の実施形態1において、分割マークを基準としてカットした後のマザーセラミック積層体を、切断端面に直交する方向にカットしている状態を示す平面図である。 本発明の実施形態1において、マザーセラミック積層体をカットすることにより得られる個片(積層セラミックコンデンサ素子)の構成を示す正面断面図である。 本発明の実施形態1にかかる積層セラミック電子部品の製造方法により製造された積層セラミックコンデンサを示す正面断面図である。 本発明の他の実施形態(実施形態2)において、積層セラミックコンデンサを製造するのに用いた長尺状セラミックグリーンシートの構成を示す平面図である。 従来のセラミックグリーンシートのカット装置の構成を示す斜視図である。
以下に本発明の実施形態を示して、本発明の特徴とするところをさらに詳しく説明する。
[実施形態1]
この実施形態1では、図11に示すように、静電容量形成用の内部電極2(2a,2b)と、ダミー内部電極6(6a,6b)を備えたセラミック積層体(積層セラミックコンデンサ素子)1の、上記内部電極2(2a,2b)が引き出された端面3(3a,3b)に、内部電極2(2a,2b)と導通するように外部電極5(5a,5b)が配設された構造を有する積層セラミックコンデンサを製造する場合を例にとって説明する。
(1)まず、誘電体セラミック粉末(例えば、チタン酸バリウム系セラミック粉末)とバインダー樹脂と有機溶剤とを配合した原料をシート上に成形して、長尺状セラミックグリーンシート10(図1)を作製した。
なお、この長尺状セラミックグリーンシート10は、そこから、各マザーセラミックグリーンシート11が切り出される(打ち抜かれる)ものである。
そして、長尺状セラミックグリーンシート10の、各マザーセラミックグリーンシート11となる領域のそれぞれに、導電性ペーストを印刷することにより、図1に示すように、所定の形状を有する複数の内部電極(内部電極パターン)12、端面出し用マーク13、および分割マーク14を形成した。
なお、この実施形態では、内部電極12、端面出し用マーク13、および分割マーク14を同時に印刷するようにしているため、各マークを特別な工程を設けることなく形成することが可能であるとともに、各マーク間の相対位置精度を高くすることができる。
内部電極12は、通常、格子状もしくは千鳥状の配設態様となるように印刷される(図1は内部電極12を格子状に形成した状態を示している)。
各端面出し用マーク13は、この実施形態1では、図1〜3に示すように、2本の線状マーク13a,13bから構成されている。そして、2本の線状マーク13a,13bの間の位置が切断位置となるように構成されている。
端面出し用マーク13は、後述するマザーセラミック積層体20(図3,4)を、端面出し用マーク13を基準にカットすることにより、マザーセラミック積層体20の切断端面20b(図7)に分割マーク14を露出させることができるように、長尺状セラミックグリーンシート10の長手方向について見た場合に、隣り合う端面出し用マーク13が、複数の分割マーク14を挟むような態様、すなわち、端面出し用マーク13を基準にカットを行うことにより、分割マーク14が切断されて、切断端面20b(図7)に露出するような態様で印刷されている。
また、この実施形態1において、端面出し用マーク13は、図1の長尺状セラミックグリーンシート10の上辺側と下辺側の両側に配設されているが、場合によっては、上辺側と下辺側のいずれか一方側にのみ配設するように構成することも可能である。
また、分割マーク14は、後述するマザーセラミック積層体20(図3,4)を所定の位置でカットして、分割することができるように、マザーセラミック積層体20の、カットすべき位置を認識することができる位置に印刷されている。なお、この実施形態1における分割マーク14は、その後に形成されるマザーセラミック積層体20をカットすることにより、セラミック積層体の内部電極が引き出される面が切断端面となる位置を示すことができるように、所定の位置に所定のピッチで配設されている。具体的には、この実施形態1では、分割マーク14は、図1の長尺状セラミックグリーンシート10の上辺側と下辺側に、互いに対向するように配設されている。ただし、上辺側と下辺側のいずれか一方側にのみ配設するように構成することも可能である。その場合、端面出し用マーク13も、長尺状セラミックグリーンシート10の上辺側と下辺側の、分割マーク14が配設されている側に配設すればよいことになる。
分割マーク14は、個々の個片へのカット位置毎に配設してもよいが、複数の個片ごとに一つの割合で(所定のピッチで)配設することも可能である。この実施形態1では、複数の個片ごとに一つの割合で分割マーク14を配設している。
また、本切マーク14は、一本の線状のようなパターンに限らず、複数の線、もくしは点であってもよいが、通常は1本線のパターンとすることが望ましい。
(2)そして、上述の長尺状セラミックグリーンシート10を、図1の点線L1で示す位置でカットして、図2に示すように、平面形状が方形の各マザーセラミックグリーンシート11を切り出した。
この実施形態1では、端面出し用マーク13は、その一端から他端への途中の位置で、長手方向と直交する方向に切断される。
ただし、長尺状セラミックグリーンシート10をカットするにあたって、内部電極12および分割マーク14については、これらを切断する位置でカットしてもよく、また、切断しない位置でカットしてもよい。すなわち、その後に形成されるマザーセラミック積層体20(図3,4参照)を、端面出し用マーク13に基づく所定の位置でカットすることにより、分割マーク14を切断端面20bに露出させ(図7)、それに基づいて、後述するように、マザーセラミック積層体20を、所定の位置でカットすることができる(図8)。
なお、長尺状セラミックグリーンシート10から各マザーセラミックグリーンシート11を切り出す方法に特に制約はなく、例えば長尺状マザーセラミックシート10を吸着保持し、周辺部を刃物で切断する方法や、型を用いて打ち抜く方法など、種々の方法を適用することが可能である。
(3)次に、切り出された各マザーセラミックグリーンシート(電極印刷シート)11を所定の順序で積層した(図3参照)。
このとき、積層体の上下両面側に、積層セラミックコンデンサにおける外層部となる、内部電極パターンの形成されていないマザーセラミックグリーンシート11(11a)を積層した。
また、この実施形態1では、1種類のマザーセラミックグリーンシート(電極印刷シート)11を用いて、内部電極2がセラミック積層体(積層セラミックコンデンサ素子)1(図10)の互いに異なる端面に引き出された構造、すなわち、積層セラミックコンデンサの基本的な構造を実現するために、図3、図4に示すように、積層方向に隣り合うマザーセラミックグリーンシート11において、内部電極2の位置が、矢印A,Bで示す方向に互いにずれるように、各マザーセラミックグリーンシート11を積層した。
なお、上述のように内部電極2の位置が、積層方向に隣り合うマザーセラミックグリーンシート11において互いにずれるようにする内部電極2の位置をずらせる方法としては、長尺状セラミックグリーンシート10から、内部電極2の位置が同一のマザーセラミックグリーンシート11を切り出した後、積層位置をずらせる方法(この実施形態1の方法)と、長尺状セラミックグリーンシート10から、内部電極2の位置が互いに異なる2種類のマザーセラミックグリーンシート11を切り出した後、切り出したマザーセラミックグリーンシート11を、交互に同じ位置に積層する方法とがあるが、どちらの方法を用いてもよい。
ただし、後者のように内部電極2の位置を異ならせる一方、端面出し用マークの位置は同じとなるようにした2種類のマザーセラミックグリーンシートを用意し、これを、端面出し用マークが互いに重なる(平面的にみて同じ位置にくる)ように、2種類のマザーセラミックグリーンシートを交互に積層して、マザーセラミック積層体を形成するようにした場合、端面出し用マークをマザーセラミック積層体の側面に露出した、積層方向に沿う一本の直線状のマークとして認識することができるため、切断位置を認識しやすくなり、好ましい。
(4)それから、マザーセラミック積層体(積層後のブロック)20を静水圧プレスや剛体プレスなどの方法で圧着し、図5に示すように、側面20aに端面出し用マーク13の端部が露出した構造を有するマザーセラミック積層体(圧着後のマザーセラミック積層体)20を得た。このマザーセラミック積層体20は、その側面20aに、上述の2本の線状マーク13a,13bの露出部から形成された一対の列状マーク130a,130bを認識することができるように構成されている。
なお、一対の列状マーク130a,130bは、それぞれ、端面出し用マーク13を構成する2本の線状マーク13a,13bの側面20aへの露出端部が積層方向に並ぶことにより形成されるものである。
(5)次に、図6に示すように、圧着後のマザーセラミック積層体20の側面20aに露出した端面出し用マーク13、すなわち、一対の列状マーク130a,130bを認識し、一対の列状マーク130a,130bの間の位置を切断位置としてマザーセラミック積層体20を切断した。これにより、図7に示すように、分割マーク14が、マザーセラミック積層体20の上述の切断端面(側面20aと直交する側の側面)20bに露出した構造を有するマザーセラミック積層体20が得られる。
なお、この実施形態1では、積層方向に隣り合うマザーセラミックグリーンシートを矢印A,B(図3)で示す方向に位置をずらせて積層しているので、分割マーク14は、積層方向に伸びる2本の列状マーク140a,140bとして認識されることになる。
(6)それから、図8に示すように、マザーセラミック積層体20の切断端面(側面20aと直交する側の側面)20bに露出した分割マーク14(上述の2本の列状マーク140a,140b)を、撮像手段21で撮像して認識するとともに、認識した分割マーク14(列状マーク140a,140b)を基準に、所定の間隔でマザーセラミック積層体20をカットした。
これにより、マザーセラミック積層体20は、複数の個片(セラミック積層体)を含む帯状片(半個片)120に分割される。この工程において、マザーセラミック積層体20は、後述の個片(未焼成のセラミック積層体)に分割されたときに、切断端面が、内部電極の引き出された面(外部電極が形成される端面)となるような態様でカットされる。
なお、この実施形態1では、分割マーク14を認識するための撮像手段として、上述の端面出し用マークを認識するために用いたものと同じ撮像手段21を用いている。ただし、端面出し用マークを認識するために用いた撮像手段とは異なる撮像手段を用いることも可能である。
(7)さらに、上記(6)において、分割マーク14を基準にカットしたマザーセラミック積層体20を、図9に示すように、平面的にみて90°回転させ、上記(6)の工程で分割マーク14(列状マーク140a,140b)を基準にカットすることにより形成された切断端面20cに露出した内部電極(図示せず)を撮像手段21で撮像した。
そして、撮像手段21で撮像し、認識した内部電極を基準にして、上述の分割マーク14を基準にしたカット方向と直交する方向に、所定の間隔でマザーセラミック積層体20をカットして、図10に示すような構造を有する個片(個々の未焼成のセラミック積層体1)に分割した。この個片(セラミック積層体)1は、図10に示すように、静電容量形成用の内部電極2(2a,2b)と、ダミー内部電極6(6a,6b)を備えた構造体(積層セラミックコンデンサ素子)である。
この(7)の工程では、内部電極を基準にして、帯状片(半個片)120の集合体であるマザーセラミック積層体20をカットして、個片に分割するようにしたが、マザーセラミック積層体に、帯状片(半個片)を個片に分割する際に基準となる分割マークを設け、該分割マークを基準にして帯状片(半個片)を個片に分割するように構成することも可能である。
(8)それから、このセラミック積層体を焼成した後、外部電極5a,5bを形成することにより、図11に示すように、セラミック積層体(積層セラミックコンデンサ素子)1の一対の端面3(3a,3b)に、内部電極2(2a,2b)と導通するように外部電極5(5a,5b)が配設された構造を有する積層セラミックコンデンサを得た。
この実施形態1の方法によれば、従来のようにマザーセラミック積層体にガイドを押し当てて位置決めすることを必要とせずに、マザーセラミック積層体を所定の位置でカットして、形状精度の高い個片に分割することが可能で、効率よく積層セラミックコンデンサを製造することができる。
[実施形態2]
上記実施形態1では、所定の形状を有する複数の内部電極(内部電極パターン)12、端面出し用マーク13、分割マーク14などが配設されたマザーセラミックグリーンシート11となる領域が、長手方向に一つずつ1列に並ぶように配設された長尺状セラミックグリーンシート10から、一つずつマザーセラミックグリーンシート11を切り出すようにした場合を例にとって説明したが、この実施形態2では、図12に示すように、実施形態1におけるマザーセラミックグリーンシート11に相当する4つの領域11Uと、周辺領域であるマージン部53とを含むユニットマザーグリーンシート51が長手方向に並んで形成された長尺状セラミックグリーンシート10から、一つずつユニットマザーグリーンシート51を切り出すように構成している。
すなわち、この実施形態2では、実施形態1におけるマザーセラミックグリーンシート11に相当する4つの領域11Uと、周辺領域であるマージン部53とを含むユニットマザーグリーンシート51を一つの単位とし、長尺状セラミックグリーンシート10から、複数枚のユニットマザーグリーンシート51を切り出し、積層するようにした。なお、図13においては、点線L2で囲った領域が、長尺状セラミックグリーンシート10から切り出されるユニットマザーグリーンシート51である。
また、図12において、二点鎖線で示したカットラインL3で囲まれた領域52が、実施形態1におけるマザーセラミックグリーンシート11の4つ分に相当する領域である。
そして、この実施形態2では、実施形態1のマザーセラミックグリーンシート11に相当する各領域11Uのそれぞれに、実施形態1のマザーセラミックグリーンシート11と同じ態様で、内部電極12、端面出し用マーク13、分割マーク14が配設された態様となるように、長尺状セラミックグリーンシート10に、各内部電極12、端面出し用マーク13、および分割マーク14を形成した。なお、端面出し用マーク13は、カットラインL3上に設けられている。
そして、長尺状マザーグリーンシート10をカットラインL2でカットしてなるユニットマザーグリーンシート51を所定の順序で積層するとともに、積層体の上下両面側に、積層セラミックコンデンサにおける外層部となる、内部電極パターンの形成されていないセラミックグリーンシートを積層して積層体ユニットを形成した。
それから、この積層体ユニットを、カットラインL4に沿ってカットすることにより、図3に分解斜視図を示すような、実施形態1におけるマザーセラミック積層体20と同じ構造を有するマザーセラミック積層体に分割する。
その後は、上記実施形態1の場合と同様の方法で、個々のセラミック積層体への分割、焼成、外部電極の形成などの工程を経て、図11に示すような構造を有する積層セラミックコンデンサを製造することができる。
この実施形態2の方法によれば、上述のように、一つの積層工程を実施することにより、複数個のマザーセラミック積層体を含む積層体ユニットが得られ、これを分割することにより、マザーセラミック積層体を効率よく作製することができるため、生産性を向上させることができる。
なお、上記実施形態1および2では、内部電極などを印刷するマザーセラミックグリーンシートとして、長尺状セラミックグリーンシートを用いた場合を例にとって説明したが、長尺状ではない、短冊状(カード上)のセラミックグリーンシートを用いることも可能である。
また、上記実施形態では積層セラミックコンデンサを製造する場合を例にとって説明したが、本発明は、積層セラミックコンデンサに限らず、積層インダクタ、積層LC複合部品などの種々の積層セラミック電子部品を製造する場合に広く適用することが可能である。
本発明は、さらにその他の点においても上記実施形態に限定されるものではなく、製造する積層セラミック電子部品の寸法や具体的な形状、製造工程でマザーセラミック積層体をカットする場合のカット方法やそれに用いる装置の種類などに関し、発明の範囲内において、種々の応用、変形を加えることが可能である。
1 セラミック積層体(積層セラミックコンデンサ素子)
2(2a,2b) 静電容量形成用の内部電極
3(3a,3b) セラミック積層体の端面
5(5a,5b) 外部電極
6(6a,6b) ダミー内部電極
10 長尺状セラミックグリーンシート
11 マザーセラミックグリーンシート
11U マザーセラミックグリーンシートに相当する領域
12 内部電極(内部電極パターン)
13 端面出し用マーク
13a,13b 端面出し用マークを構成する線状マーク
14 分割マーク
20 マザーセラミック積層体
20a マザーセラミック積層体の側面
20b 切断端面
20c 切断端面
51 ユニットマザーグリーンシート
130a,130b 列状マーク(端面出し用マーク)
140a,140b 列状マーク(分割マーク)

Claims (6)

  1. 積層された複数のセラミック層を備えてなるマザーセラミック積層体を所定の位置でカットして、個々の積層セラミック電子部品素子に分割する分割工程を経て製造される積層セラミック電子部品の製造方法であって、
    (a)前記マザーセラミック積層体は、側面に露出した端面出し用マークと、前記端面出し用マークを基準に前記マザーセラミック積層体を切断することにより形成される切断端面に露出する分割マークとを備えており、
    (b)前記分割工程は、前記端面出し用マークを基準に前記マザーセラミック積層体を切断して、前記マザーセラミック積層体の前記切断端面に前記分割マークを露出させる工程と、前記切断端面に露出した前記分割マークを撮像手段により撮像し、撮像した前記分割マークを基準に前記マザーセラミック積層体をカットする工程を経て複数の個片である積層セラミック電子部品素子に分割する工程とを備えていること
    を特徴とする積層セラミック電子部品の製造方法。
  2. 外周縁にまで達する端面出し用マーク用の内部導体パターンを備えた複数のセラミックグリーンシートが積層されることにより、厚み方向に前記端面出し用マーク用の内部導体パターンが配列されてなる端面出し用マークが、前記マザーセラミック積層体の側面に形成されるように構成されていることを特徴とする請求項1記載の積層セラミック電子部品の製造方法。
  3. 前記マザーセラミック積層体を形成する工程が、
    長尺状のセラミックグリーンシートを矩形状に打ち抜く打ち抜き工程と、
    打ち抜かれた前記矩形状のセラミックグリーンシートを積層する積層工程と
    を有し、
    前記打ち抜き工程では、端面出し用マーク用の内部導体パターンが切断されるように前記長尺状のセラミックグリーンシートを打ち抜くことにより、外周縁にまで達する前記端面出し用マーク用の内部導体パターンが形成されたセラミックグリーンシートを得ること
    を特徴とする請求項2記載の積層セラミック電子部品の製造方法。
  4. 前記マザーセラミック積層体の互いに対向する両側面に、前記端面出し用マークが露出するように構成されていることを特徴とする請求項1〜3のいずれかに記載のセラミック電子部品の製造方法。
  5. 1つの前記端面出し用マークが、前記マザーセラミック積層体の前記側面に露出した、前記マザーセラミック積層体の主面に沿う方向に所定の間隔をおいて配設された一対の端面出し用マークから形成されており、前記一対の端面出し用マークの間の位置を切断位置と認識することができるように構成されていることを特徴とする請求項1〜4のいずれかに記載の積層セラミック電子部品の製造方法。
  6. 前記一対の端面出し用マークのうちの一方は、セラミック層を介して積層された複数層の内部電極パターンの露出部から形成され、積層方向に伸びるマークであり、他方は、セラミック層を介して積層された複数層の内部電極パターンの露出部から形成され、前記一方の端面出し用マークと平行に積層方向に伸びるマークであることを特徴とする請求項に記載の積層セラミック電子部品の製造方法。
JP2014101243A 2014-05-15 2014-05-15 積層セラミック電子部品の製造方法 Active JP6318838B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014101243A JP6318838B2 (ja) 2014-05-15 2014-05-15 積層セラミック電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014101243A JP6318838B2 (ja) 2014-05-15 2014-05-15 積層セラミック電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2015220273A JP2015220273A (ja) 2015-12-07
JP6318838B2 true JP6318838B2 (ja) 2018-05-09

Family

ID=54779445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014101243A Active JP6318838B2 (ja) 2014-05-15 2014-05-15 積層セラミック電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP6318838B2 (ja)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224072A (ja) * 1993-01-22 1994-08-12 Rohm Co Ltd 積層セラミックコンデンサーの製造方法
JP3159344B2 (ja) * 1993-06-11 2001-04-23 株式会社村田製作所 セラミック積層電子部品の製造方法
JPH07320973A (ja) * 1994-05-23 1995-12-08 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JPH0878272A (ja) * 1994-09-07 1996-03-22 Rohm Co Ltd 積層型電子部品の製造方法
JP2000269165A (ja) * 1999-03-18 2000-09-29 Taiyo Yuden Co Ltd ダイシングマークを有する積層シートと、積層シートのダイシングマークを検出するための装置
JP4403697B2 (ja) * 2002-12-13 2010-01-27 株式会社村田製作所 位置決めマーク検出装置、カット装置および位置決めマーク検出方法
JP4457712B2 (ja) * 2003-06-30 2010-04-28 株式会社村田製作所 カット装置及びカット方法
JP2005159180A (ja) * 2003-11-27 2005-06-16 Kyocera Corp 積層セラミック電子部品の製造方法
US20090296080A1 (en) * 2008-06-03 2009-12-03 Samsung Electro-Mechanics Co., Ltd. Method and apparatus for measuring deformation of laminated body

Also Published As

Publication number Publication date
JP2015220273A (ja) 2015-12-07

Similar Documents

Publication Publication Date Title
JP5590054B2 (ja) 積層セラミック電子部品の製造方法
JP5332475B2 (ja) 積層セラミック電子部品およびその製造方法
JP6834091B2 (ja) 積層セラミック電子部品及びその製造方法
KR100822956B1 (ko) 적층 세라믹 콘덴서 및 그 제조방법
JP5590055B2 (ja) 積層セラミックコンデンサの製造方法及び積層セラミックコンデンサ
US10453615B2 (en) Method for manufacturing multilayer ceramic electronic component
JP2014187216A (ja) 積層セラミックコンデンサの製造方法
JP2008258481A (ja) 積層セラミック電子部品およびその製造方法
JP6261855B2 (ja) 積層セラミック電子部品及びその製造方法
JP6318838B2 (ja) 積層セラミック電子部品の製造方法
JP2015109413A (ja) 電子部品の製造方法
JP4561471B2 (ja) 積層型電子部品の製造方法および積層型電子部品の内部電極形成用スクリーン印刷版
JP4539489B2 (ja) 積層コンデンサの製造方法
JP2005327999A (ja) 積層セラミックコンデンサ
JP2015076452A (ja) コンデンサ素子の製造方法
JPWO2014125930A1 (ja) セラミック電子部品およびその製造方法
JP2013165211A (ja) 積層セラミックコンデンサの製造方法及び積層セラミックコンデンサ
JP5810501B2 (ja) 積層セラミック電子部品の製造方法
JP2016046344A (ja) 積層セラミック電子部品の製造方法およびプレス装置
KR100846079B1 (ko) 적층 콘덴서의 제조 방법 및 적층 콘덴서
JP5006510B2 (ja) 積層セラミック電子部品の製造方法
JP3159344B2 (ja) セラミック積層電子部品の製造方法
JP2005259964A (ja) セラミック積層体の製造方法
JP2013089755A (ja) セラミック電子部品の製造方法
KR20120054432A (ko) 적층형 인덕터용 내부 전극 인쇄 시트 및 적층형 인덕터 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180319

R150 Certificate of patent or registration of utility model

Ref document number: 6318838

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150