JP6318838B2 - 積層セラミック電子部品の製造方法 - Google Patents
積層セラミック電子部品の製造方法 Download PDFInfo
- Publication number
- JP6318838B2 JP6318838B2 JP2014101243A JP2014101243A JP6318838B2 JP 6318838 B2 JP6318838 B2 JP 6318838B2 JP 2014101243 A JP2014101243 A JP 2014101243A JP 2014101243 A JP2014101243 A JP 2014101243A JP 6318838 B2 JP6318838 B2 JP 6318838B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- mark
- mother
- multilayer
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Manufacturing Cores, Coils, And Magnets (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
積層された複数のセラミック層を備えてなるマザーセラミック積層体を所定の位置でカットして、個々の積層セラミック電子部品素子に分割する分割工程を経て製造される積層セラミック電子部品の製造方法であって、
(a)前記マザーセラミック積層体は、側面に露出した端面出し用マークと、前記端面出し用マークを基準に前記マザーセラミック積層体を切断することにより形成される切断端面に露出する分割マークとを備えており、
(b)前記分割工程は、前記端面出し用マークを基準に前記マザーセラミック積層体を切断して、前記マザーセラミック積層体の前記切断端面に前記分割マークを露出させる工程と、前記切断端面に露出した前記分割マークを撮像手段により撮像し、撮像した前記分割マークを基準に前記マザーセラミック積層体をカットする工程を経て複数の個片である積層セラミック電子部品素子に分割する工程とを備えていること
を特徴としている。
この実施形態1では、図11に示すように、静電容量形成用の内部電極2(2a,2b)と、ダミー内部電極6(6a,6b)を備えたセラミック積層体(積層セラミックコンデンサ素子)1の、上記内部電極2(2a,2b)が引き出された端面3(3a,3b)に、内部電極2(2a,2b)と導通するように外部電極5(5a,5b)が配設された構造を有する積層セラミックコンデンサを製造する場合を例にとって説明する。
なお、この実施形態では、内部電極12、端面出し用マーク13、および分割マーク14を同時に印刷するようにしているため、各マークを特別な工程を設けることなく形成することが可能であるとともに、各マーク間の相対位置精度を高くすることができる。
また、この実施形態1において、端面出し用マーク13は、図1の長尺状セラミックグリーンシート10の上辺側と下辺側の両側に配設されているが、場合によっては、上辺側と下辺側のいずれか一方側にのみ配設するように構成することも可能である。
また、本切マーク14は、一本の線状のようなパターンに限らず、複数の線、もくしは点であってもよいが、通常は1本線のパターンとすることが望ましい。
この実施形態1では、端面出し用マーク13は、その一端から他端への途中の位置で、長手方向と直交する方向に切断される。
このとき、積層体の上下両面側に、積層セラミックコンデンサにおける外層部となる、内部電極パターンの形成されていないマザーセラミックグリーンシート11(11a)を積層した。
なお、一対の列状マーク130a,130bは、それぞれ、端面出し用マーク13を構成する2本の線状マーク13a,13bの側面20aへの露出端部が積層方向に並ぶことにより形成されるものである。
上記実施形態1では、所定の形状を有する複数の内部電極(内部電極パターン)12、端面出し用マーク13、分割マーク14などが配設されたマザーセラミックグリーンシート11となる領域が、長手方向に一つずつ1列に並ぶように配設された長尺状セラミックグリーンシート10から、一つずつマザーセラミックグリーンシート11を切り出すようにした場合を例にとって説明したが、この実施形態2では、図12に示すように、実施形態1におけるマザーセラミックグリーンシート11に相当する4つの領域11Uと、周辺領域であるマージン部53とを含むユニットマザーグリーンシート51が長手方向に並んで形成された長尺状セラミックグリーンシート10から、一つずつユニットマザーグリーンシート51を切り出すように構成している。
2(2a,2b) 静電容量形成用の内部電極
3(3a,3b) セラミック積層体の端面
5(5a,5b) 外部電極
6(6a,6b) ダミー内部電極
10 長尺状セラミックグリーンシート
11 マザーセラミックグリーンシート
11U マザーセラミックグリーンシートに相当する領域
12 内部電極(内部電極パターン)
13 端面出し用マーク
13a,13b 端面出し用マークを構成する線状マーク
14 分割マーク
20 マザーセラミック積層体
20a マザーセラミック積層体の側面
20b 切断端面
20c 切断端面
51 ユニットマザーグリーンシート
130a,130b 列状マーク(端面出し用マーク)
140a,140b 列状マーク(分割マーク)
Claims (6)
- 積層された複数のセラミック層を備えてなるマザーセラミック積層体を所定の位置でカットして、個々の積層セラミック電子部品素子に分割する分割工程を経て製造される積層セラミック電子部品の製造方法であって、
(a)前記マザーセラミック積層体は、側面に露出した端面出し用マークと、前記端面出し用マークを基準に前記マザーセラミック積層体を切断することにより形成される切断端面に露出する分割マークとを備えており、
(b)前記分割工程は、前記端面出し用マークを基準に前記マザーセラミック積層体を切断して、前記マザーセラミック積層体の前記切断端面に前記分割マークを露出させる工程と、前記切断端面に露出した前記分割マークを撮像手段により撮像し、撮像した前記分割マークを基準に前記マザーセラミック積層体をカットする工程を経て複数の個片である積層セラミック電子部品素子に分割する工程とを備えていること
を特徴とする積層セラミック電子部品の製造方法。 - 外周縁にまで達する端面出し用マーク用の内部導体パターンを備えた複数のセラミックグリーンシートが積層されることにより、厚み方向に前記端面出し用マーク用の内部導体パターンが配列されてなる端面出し用マークが、前記マザーセラミック積層体の側面に形成されるように構成されていることを特徴とする請求項1記載の積層セラミック電子部品の製造方法。
- 前記マザーセラミック積層体を形成する工程が、
長尺状のセラミックグリーンシートを矩形状に打ち抜く打ち抜き工程と、
打ち抜かれた前記矩形状のセラミックグリーンシートを積層する積層工程と
を有し、
前記打ち抜き工程では、端面出し用マーク用の内部導体パターンが切断されるように前記長尺状のセラミックグリーンシートを打ち抜くことにより、外周縁にまで達する前記端面出し用マーク用の内部導体パターンが形成されたセラミックグリーンシートを得ること
を特徴とする請求項2記載の積層セラミック電子部品の製造方法。 - 前記マザーセラミック積層体の互いに対向する両側面に、前記端面出し用マークが露出するように構成されていることを特徴とする請求項1〜3のいずれかに記載のセラミック電子部品の製造方法。
- 1つの前記端面出し用マークが、前記マザーセラミック積層体の前記側面に露出した、前記マザーセラミック積層体の主面に沿う方向に所定の間隔をおいて配設された一対の端面出し用マークから形成されており、前記一対の端面出し用マークの間の位置を切断位置と認識することができるように構成されていることを特徴とする請求項1〜4のいずれかに記載の積層セラミック電子部品の製造方法。
- 前記一対の端面出し用マークのうちの一方は、セラミック層を介して積層された複数層の内部電極パターンの露出部から形成され、積層方向に伸びるマークであり、他方は、セラミック層を介して積層された複数層の内部電極パターンの露出部から形成され、前記一方の端面出し用マークと平行に積層方向に伸びるマークであることを特徴とする請求項5に記載の積層セラミック電子部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014101243A JP6318838B2 (ja) | 2014-05-15 | 2014-05-15 | 積層セラミック電子部品の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014101243A JP6318838B2 (ja) | 2014-05-15 | 2014-05-15 | 積層セラミック電子部品の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015220273A JP2015220273A (ja) | 2015-12-07 |
JP6318838B2 true JP6318838B2 (ja) | 2018-05-09 |
Family
ID=54779445
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014101243A Active JP6318838B2 (ja) | 2014-05-15 | 2014-05-15 | 積層セラミック電子部品の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6318838B2 (ja) |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06224072A (ja) * | 1993-01-22 | 1994-08-12 | Rohm Co Ltd | 積層セラミックコンデンサーの製造方法 |
JP3159344B2 (ja) * | 1993-06-11 | 2001-04-23 | 株式会社村田製作所 | セラミック積層電子部品の製造方法 |
JPH07320973A (ja) * | 1994-05-23 | 1995-12-08 | Murata Mfg Co Ltd | 積層セラミック電子部品の製造方法 |
JPH0878272A (ja) * | 1994-09-07 | 1996-03-22 | Rohm Co Ltd | 積層型電子部品の製造方法 |
JP2000269165A (ja) * | 1999-03-18 | 2000-09-29 | Taiyo Yuden Co Ltd | ダイシングマークを有する積層シートと、積層シートのダイシングマークを検出するための装置 |
JP4403697B2 (ja) * | 2002-12-13 | 2010-01-27 | 株式会社村田製作所 | 位置決めマーク検出装置、カット装置および位置決めマーク検出方法 |
JP4457712B2 (ja) * | 2003-06-30 | 2010-04-28 | 株式会社村田製作所 | カット装置及びカット方法 |
JP2005159180A (ja) * | 2003-11-27 | 2005-06-16 | Kyocera Corp | 積層セラミック電子部品の製造方法 |
US20090296080A1 (en) * | 2008-06-03 | 2009-12-03 | Samsung Electro-Mechanics Co., Ltd. | Method and apparatus for measuring deformation of laminated body |
-
2014
- 2014-05-15 JP JP2014101243A patent/JP6318838B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015220273A (ja) | 2015-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5590054B2 (ja) | 積層セラミック電子部品の製造方法 | |
JP5332475B2 (ja) | 積層セラミック電子部品およびその製造方法 | |
JP6834091B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
KR100822956B1 (ko) | 적층 세라믹 콘덴서 및 그 제조방법 | |
JP5590055B2 (ja) | 積層セラミックコンデンサの製造方法及び積層セラミックコンデンサ | |
US10453615B2 (en) | Method for manufacturing multilayer ceramic electronic component | |
JP2014187216A (ja) | 積層セラミックコンデンサの製造方法 | |
JP2008258481A (ja) | 積層セラミック電子部品およびその製造方法 | |
JP6261855B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
JP6318838B2 (ja) | 積層セラミック電子部品の製造方法 | |
JP2015109413A (ja) | 電子部品の製造方法 | |
JP4561471B2 (ja) | 積層型電子部品の製造方法および積層型電子部品の内部電極形成用スクリーン印刷版 | |
JP4539489B2 (ja) | 積層コンデンサの製造方法 | |
JP2005327999A (ja) | 積層セラミックコンデンサ | |
JP2015076452A (ja) | コンデンサ素子の製造方法 | |
JPWO2014125930A1 (ja) | セラミック電子部品およびその製造方法 | |
JP2013165211A (ja) | 積層セラミックコンデンサの製造方法及び積層セラミックコンデンサ | |
JP5810501B2 (ja) | 積層セラミック電子部品の製造方法 | |
JP2016046344A (ja) | 積層セラミック電子部品の製造方法およびプレス装置 | |
KR100846079B1 (ko) | 적층 콘덴서의 제조 방법 및 적층 콘덴서 | |
JP5006510B2 (ja) | 積層セラミック電子部品の製造方法 | |
JP3159344B2 (ja) | セラミック積層電子部品の製造方法 | |
JP2005259964A (ja) | セラミック積層体の製造方法 | |
JP2013089755A (ja) | セラミック電子部品の製造方法 | |
KR20120054432A (ko) | 적층형 인덕터용 내부 전극 인쇄 시트 및 적층형 인덕터 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170208 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180206 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180306 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180319 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6318838 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |