JP6306661B2 - 自己組織化単分子層を用いたａｌｄ抑制層の形成方法 - Google Patents

自己組織化単分子層を用いたａｌｄ抑制層の形成方法 Download PDF

Info

Publication number
JP6306661B2
JP6306661B2 JP2016206010A JP2016206010A JP6306661B2 JP 6306661 B2 JP6306661 B2 JP 6306661B2 JP 2016206010 A JP2016206010 A JP 2016206010A JP 2016206010 A JP2016206010 A JP 2016206010A JP 6306661 B2 JP6306661 B2 JP 6306661B2
Authority
JP
Japan
Prior art keywords
layer
metal
sam
ald
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016206010A
Other languages
English (en)
Other versions
JP2017098539A (ja
Inventor
ルコーディエ、ローラン
Original Assignee
ウルトラテック インク
ウルトラテック インク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ウルトラテック インク, ウルトラテック インク filed Critical ウルトラテック インク
Publication of JP2017098539A publication Critical patent/JP2017098539A/ja
Application granted granted Critical
Publication of JP6306661B2 publication Critical patent/JP6306661B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22B—PRODUCTION AND REFINING OF METALS; PRETREATMENT OF RAW MATERIALS
    • C22B15/00—Obtaining copper
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22B—PRODUCTION AND REFINING OF METALS; PRETREATMENT OF RAW MATERIALS
    • C22B5/00—General methods of reducing to metals
    • C22B5/02—Dry methods smelting of sulfides or formation of mattes
    • C22B5/12—Dry methods smelting of sulfides or formation of mattes by gases
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本開示は、原子層堆積（ＡＬＤ）に関する。より具体的には、自己組織化単分子層（ＳＡＭ層）を用いたＡＬＤ抑制層の形成方法に関する。
本明細書中で言及されたあらゆる刊行物または特許文献の全ての開示は、参照により組み込まれる。
ＡＬＤは、非常に制御された方法で、基板上に薄膜を堆積させる方法である。堆積処理は、蒸気形態の二つ以上の化学物質（すなわち、「処理ガス」）を用いて、連続的かつ自己制御された方法でシリコンウエハなどの基板の表面において化学物質を反応させて、制御される。一連の処理は繰り返され、層ごとに薄膜を形成する。ここで、各層は、原子スケールである。
ＡＬＤは、高機能なゲートおよびキャパシタ誘電体用の、例えば、二元酸化物、三元酸化物、および四元酸化物などの幅広い種類の薄膜を形成するために用いられる。ＡＬＤは、相互接続バリアおよびキャパシタ電極用の金属系化合物の薄膜を形成するためにも用いられる。
典型的なＡＬＤ処理では、第１処理ガスが単一の処理チャンバに導入される。基板は、この環境下に短時間の間置かれ、第１処理ガスに表面を曝す。基板の表面が第１処理ガスで飽和されると、第１処理ガスはチャンバの外へ送出される。その後、不活性ガスまたはパージガスが、チャンバを通るように流される。その後、第２処理ガスが、チャンバに導入される。第２処理ガスは、第１処理ガスで飽和された基板の表面と反応する。第２処理ガスがチャンバ内を流れる前に、不活性ガスまたはパージガスをチャンバ内に流す目的は、元の未反応の第１処理ガスのすべてを除去することである。第２処理ガスは、第１処理ガスで飽和された基板の表面と反応する。
この第２反応処理が完了すると、第２処理ガスは除去され、チャンバは不活性ガスまたはパージガスで再びパージされる。その後、第１処理ガスがチャンバに導入され、所望の厚さのＡＬＤ膜が得られるまで、一連の全反応が繰り返される。
ある種のＡＬＤ処理において、ＡＬＤ膜は、基板の表面全体を覆う。しかしながら、半導体装置を形成するとき、一般的には、３Ｄ半導体装置構造を規定する処理において、基板の選択領域においてＡＬＤ膜を形成することが好ましい。これは、フォトレジスト型のマスキングなどのような物理的なマスキング方法を用いて実行されるが、このようなマスキング方法は、処理集約的であり（処理が多くなり）、時間を要する。
本明細書に開示される方法は、金属Ｍの層上にＡＬＤ抑制層を形成するために使用することができる。金属Ｍは、天然の（ｎａｔｉｖｅ）金属酸化物（ＭＯｘ）を含む。この方法は、還元ガスを用いて、天然の金属酸化物ＭＯＸのその場での（ｉｎ−ｓｉｔｕ）還元を実行することを含む。還元ガスは、金属Ｑを含み、Ｍ＋ＭＱｙＯｘの構造の「金属＋金属酸化物」層を形成する。この工程の後に、蒸気相中でＳＡＭ層を形成する分子にＭ＋ＭＱｙＯｘ層を曝す工程が続く。この工程により、Ｍ＋ＭＱｙＯｘ層上にＳＡＭ層を形成する。ＳＡＭ層を形成する分子の一例は、チオールである。チオールは、有機硫黄化合物である。有機硫黄化合物は、炭素が結合したスルフヒドリル基を含む。
本開示の一局面は、金属Ｍの酸化物層（以下「金属酸化物層」と称する。）で覆われた金属Ｍ上に、原子層堆積を抑制する層を形成する方法である。この方法は、ａ）前記金属酸化物層を、金属Ｑを含む還元ガスに曝すことによって、前記金属酸化物層を還元し、金属Ｍ上にＭ＋ＭＱｘＯｙ層を形成することと、ｂ）蒸気相中で、前記Ｍ＋ＭＱｘＯｙ層を、自己組織化単分子層（以下「ＳＡＭ層」と称する。）を形成する分子に曝すこととを含む。ｂ）の工程において、ＳＡＭ層を形成する分子は、前記Ｍ＋ＭＱｘＯｙ層上に、前記原子層堆積を抑制する層として前記ＳＡＭ層を形成する。
本開示の他の局面は、上述の方法であって、前記金属Ｍは、Ｃｕ，Ｎｉ，ＦｅまたはＣｏであり、前記金属Ｑは、Ａｌ，Ｈｆ，Ｚｒ，Ｓｉ，ＴｉまたはＺｎである。
本開示の他の局面は、上述の方法であって、前記ＳＡＭ層を形成する分子は、チオール分子である。
本開示の他の局面は、上述の方法であって、前記金属Ｍは銅であり、前記金属酸化物層は酸化銅で形成され、前記還元ガスはトリメチルアルミニウム（ＴＭＡ）を含み、前記ＳＡＭ層を形成する分子はチオール分子であり、前記Ｍ＋ＭＱｘＯｙ層はＣｕ＋ＣｕＡｌＯ２層である。
本開示の他の局面は、上述の方法であって、前記ａ）の工程は、１２０℃から２５０℃の間の温度で実施される。
本開示の他の局面は、上述の方法であって、前記ａ）の工程および前記ｂ）の工程は、１トール未満の減圧条件下で実施される。
本開示の他の局面は、上述の方法であって、前記金属酸化物層は１ｎｍから５ｎｍの範囲内の厚さを有する。
本開示の他の局面は、上述の方法であって、前記ＳＡＭ層は、少なくとも１００ＡＬＤサイクルの間、前記ＳＡＭ層上への前記原子層堆積を実質的に抑制する。
本開示の他の局面は、上述の方法であって、前記ＳＡＭ層は、少なくとも１５０ＡＬＤサイクルの間、前記ＳＡＭ層上への前記原子層堆積を実質的に抑制する。
本開示の他の局面は、上述の方法であって、前記方法は、半導体基板上に、パターン化された金属層として金属Ｍを形成することをさらに含む。
本開示の他の局面は、上述の方法であって、前記金属Ｍは、半導体基板の誘電体層上にパターン（模様）として形成される。また、この方法は、前記誘電体層、および、前記金属Ｍを覆う前記ＳＡＭ層上に原子層堆積処理を行い、これにより、前記誘電体層上に原子層堆積膜を形成し、前記ＳＡＭ層上には前記原子層堆積膜を形成しないことによって、選択領域原子層堆積を実行することをさら含む。
本開示の他の局面は、上述の方法であって、前記誘電体層は、酸化物層である。
本開示の他の局面は、上述の方法であって、前記方法は、前記ＳＡＭ層を除去することをさらに含む。
本開示の他の局面は、上述の方法であって、前記ａ）の工程は、７２０秒未満の時間で実行される。
本明細書に開示される方法は、例えば、半導体装置の金属電極上に前記ＡＬＤ抑制層を選択的に形成することによって、選択領域ＡＬＤ（Ｓ−ＡＬＤ）の実行を可能にする。この方法は、多数のリソグラフィー工程、エッチング工程、および堆積工程の必要性を取り除きつつ、集積回路の製造中に必要とされる処理工程の数を減少させることができる。一般的に、リソグラフィー工程、エッチング工程、および堆積工程は、従来のＳ−ＡＬＤ方法と関連している。
本開示の一局面は、選択領域原子層堆積を実行する方法である。この方法は、ａ）半導体基板によって支持される誘電体層上に、パターン（模様）を有する金属Ｍの層（以下「金属層」と称する。）を規定し、前記金属層は金属Ｍの酸化物層（以下「金属酸化物層」と称する。）によって覆われることと、ｂ）前記金属酸化物層を、金属Ｑを含む還元ガスに曝すことによって、前記金属酸化物層を還元し、前記金属層上にＭ＋ＭＱｘＯｙ層を形成することと、ｃ）蒸気相中で、前記Ｍ＋ＭＱｘＯｙ層および前記誘電体層を、自己組織化単分子層（ＳＡＭ層）を形成する分子に曝し、前記ＳＡＭ層を形成する分子は、前記Ｍ＋ＭＱｘＯｙ層上に、原子層堆積を抑制する層として前記ＳＡＭ層を形成し、前記誘電体層上には前記ＳＡＭ層を形成しないことと、ｄ）原子層堆積処理を実行して、前記誘電体層上に原子層堆積膜を形成し、前記ＳＡＭ層上には前記原子層堆積膜を形成しないこととを含む。
本開示の他の局面は、上述の方法であって、前記金属Ｍは、Ｃｕ，Ｎｉ，ＦｅまたはＣｏであり、前記金属Ｑは、Ａｌ，Ｈｆ，Ｚｒ，Ｓｉ，ＴｉまたはＺｎである。
本開示の他の局面は、上述の方法であって、前記ＳＡＭ層を除去する工程ｅ）をさらに含む。
本開示の他の局面は、上述の方法であって、前記ｂ）の工程は、７２０秒以内で実行される。
本開示の他の局面は、上述の方法であって、前記ＳＡＭ層を形成する分子は、チオール分子で構成される。
本開示の他の局面は、上述の方法であって、前記誘電体層は、ＳｉＯ２層を含む。
本開示の他の局面は、上述の方法であって、前記金属Ｍは銅であり、前記金属酸化物層は酸化銅で形成され、前記還元ガスはトリメチルアルミニウム（ＴＭＡ）を含み、前記ＳＡＭ層を形成する分子はチオール分子であり、前記Ｍ＋ＭＱｘＯｙ層はＣｕ＋ＣｕＡｌＯ２層である。
本開示の他の局面は、上述の方法であって、前記ＳＡＭ層は、少なくとも１００ＡＬＤサイクルの間、前記ＳＡＭ層上への前記原子層堆積を実質的に抑制する。
本開示の他の局面は、上述の方法であって、前記ＳＡＭ層は、少なくとも１５０ＡＬＤサイクルの間、前記ＳＡＭ層上への前記原子層堆積を実質的に抑制する。
本開示の他の局面は、上述の方法であって、前記ｂ）の工程は、１２０℃から２５０℃の間の温度で実施される。
本開示の他の局面は、上述の方法であって、前記ｂ）の工程および前記ｃ）の工程は、１トール未満の減圧条件下で実施される。
本開示の他の局面は、上述の方法であって、前記金属酸化物層は１ｎｍから５ｎｍの範囲内の厚さを有する。
本開示の他の局面は、上述の方法であって、前記還元ガスは、トリメチルアルミニウム（ＴＭＡ）またはアルキルアミドを含む。
本開示の他の局面は、上述の方法であって、前記ｂ）、前記ｃ）および前記ｄ）の工程は、単一の原子層堆積チャンバ内で実施される。
さらなる特徴点及び利点は、以下の詳細な説明に明記される。また、それらの一部は詳細な説明の記載内容から当業者にとって直ちに明白となるか、詳細な説明、特許請求の範囲、添付図面に記載された実施形態を実施することによって認識されるであろう。上記の概要及び下記の詳細な説明に関する記載は、単なる例示であって、特許請求の範囲に記載されている本発明の本質及び特徴を理解するための概略または枠組みを提供するものであることを理解すべきである。
添付図面は、さらなる理解を提供するために含まれており、本明細書の一部を構成すると共に本明細書の一部に組み込まれる。図面は、１または複数の実施形態を示しており、詳細な説明と共に種々の実施形態の原理や動作を説明する役割を担う。このように、本開示は、添付図面と共に以下に示す詳細な説明からより完全に理解されることになるであろう。
図１は、金属化基板の一例の断面図である。この図は、金属化基板上にＡＬＤ抑制ＳＡＭ層を形成する方法の一工程を示す。 図２は、金属化基板の一例の断面図である。この図は、金属化基板上にＡＬＤ抑制ＳＡＭ層を形成する方法の他の工程を示す。 図３は、金属化基板の一例の断面図である。この図は、金属化基板上にＡＬＤ抑制ＳＡＭ層を形成する方法の他の工程を示す。 図４は、金属化基板の一例の断面図である。この図は、金属化基板上にＡＬＤ抑制ＳＡＭ層を形成する方法の他の工程を示す。 図５は、６０秒のパルス間隔で還元ガスを２０連続パルス添加した場合に、分光エリプソメーターによってその場で（ｉｎ−ｓｉｔｕ）観察されたＣｕ２Ｏ層の時間ｔ（秒）に対する厚さＴＨ（Å）のプロット図である。ここで、還元ガスは、ＴＭＡ（曲線Ａ）、ＴＤＭＡＨｆ（曲線Ｂ）、およびＴＤＭＡＺｒ（曲線Ｂ）である。この図は、任意の還元ガスがどのようにＣｕ２Ｏ層の厚さを減少させるかを示す。 図６は、ＡＬＤのサイクル数Ｎに対するＡＬＤ膜ＨｆＮＸの測定厚さＴＨ（Å）のプロット図である。Ａは、銅の天然酸化物Ｃｕ２Ｏを有する、そのままの銅基板上にＡＬＤ膜を堆積させた場合であり、曲線Ｂは、還元前処理を行っていないチオールを有する銅基板上にＡＬＤ膜を堆積させた場合であり、曲線Ｃは、ＴＭＡ還元前処理を行った銅基板上にチオールＳＡＭ層を形成する分子を用いてＡＬＤ膜を堆積させた場合である。後者（曲線Ｃ）は、ＡＬＤ抑制特性を示し、ＡＬＤ膜の成長は、１５０回以上のＡＬＤサイクルにおいて効果的に遅延することが確認された。 図７は、ＡＬＤのサイクル数Ｎに対するＡＬＤ膜ＨｆＮＸの測定厚さＴＨ（Å）のプロット図である。この図は、ＳｉＯ２＋ＳＡＭ層（曲線Ａ）上、非還元の銅＋ＳＡＭ層（曲線Ｂ）上、および還元された銅＋ＳＡＭ層（曲線Ｃ）上でのＡＬＤ膜の成長を示す。この図は、ＳｉＯ２用いた場合（約５回のＡＬＤサイクル）には、還元銅の場合（１５０回を越えるＡＬＤサイクル）と比較して、ＡＬＤ抑制ＳＡＭ層の抑制機能がはるかに劣ることを示す。 図８Ａは、上面にパターン化された金属層が形成されたＳｉＯ２層を有する金属化基板の一例の上面図である。 図８Ｂは、図８ＡのＡ−Ａ線に沿った断面図であり、上面にパターン化された金属層が形成されたＳｉＯ２層を有する金属化基板の一例を示す。 図９Ａは、図８Ｂと同様の断面図である。この図は、図８Ａおよび図８Ｂの金属化基板上にＳ−ＡＬＤを実行するための方法の工程の一例を示す。ここで、ＡＬＤ抑制層は、パターン化された金属層の部分に形成され、これにより、ＳｉＯ２層上にＡＬＤ膜を形成しつつ、パターン化された金属層上にはＡＬＤ膜を形成しないようにすることができる。 図９Ｂは、図８Ｂと同様の断面図である。この図は、図８Ａおよび図８Ｂの金属化基板上にＳ−ＡＬＤを実行するための方法の工程の一例を示す。ここで、ＡＬＤ抑制層は、パターン化された金属層の部分に形成され、これにより、ＳｉＯ２層上にＡＬＤ膜を形成しつつ、パターン化された金属層上にはＡＬＤ膜を形成しないようにすることができる。 図９Ｃは、図８Ｂと同様の断面図である。この図は、図８Ａおよび図８Ｂの金属化基板上にＳ−ＡＬＤを実行するための方法の工程の一例を示す。ここで、ＡＬＤ抑制層は、パターン化された金属層の部分に形成され、これにより、ＳｉＯ２層上にＡＬＤ膜を形成しつつ、パターン化された金属層上にはＡＬＤ膜を形成しないようにすることができる。 図９Ｄは、図８Ｂと同様の断面図である。この図は、図８Ａおよび図８Ｂの金属化基板上にＳ−ＡＬＤを実行するための方法の工程の一例を示す。ここで、ＡＬＤ抑制層は、パターン化された金属層の部分に形成され、これにより、ＳｉＯ２層上にＡＬＤ膜を形成しつつ、パターン化された金属層上にはＡＬＤ膜を形成しないようにすることができる。
以降、本開示の様々な実施形態、および、添付の図面に示される複数の例について詳述する。図面において可能な限り、同一または類似の部分には、同一または類似の参照番号および参照符号が用いられる。図面には決まった縮尺がなく、当業者であれば、図面は本発明の主要な部分を説明するために簡略化されていることに気づくであろう。
下記の特許請求の範囲の記載は、発明の詳細な説明に組み込まれると共にその一部を構成する。
いくつかの図面において、参考のためにデカルト座標が描かれているが、これは方向および配置位置を限定するものではない。
以下の説明では、「ＳＡＭ層」は自己組織化された分子の層、すなわち、自己組織化単分子層を意味する。
また、以下の説明では、用語「ＳＡＭ層を形成する分子」は、他のＳＡＭ層を形成する分子とともに一つのＳＡＭ層を形成することのできる分子を意味する。以下で説明するＳＡＭ層を形成する分子の一例は、１−オクタデカンチオールである。
選択領域原子層堆積（Ｓ−ＡＬＤ）を実行する方法の一例について、図１から図４の断面図を参照しながらここで説明する。第１工程では、上面１２を有する基板１０が供給される。一例では、基板１０はＳｉウエハである。基板１０の上面１２は、金属層２０で被覆されている。金属層２０は、天然の金属酸化物の層２２（以下、「金属酸化物層」と称する）で被覆されている。一例では、金属層２０の金属は、銅（Ｃｕ）であり、金属酸化物層２２における天然の金属酸化物は、酸化銅（Ｃｕ２Ｏ）である。この時点では、金属層２０および金属酸化物層２２を有する基板１０は、金属化基板１０Ｍを構成している。金属層２０の金属は、本明細書では、「Ｍ」と記載される。金属酸化物層２２の厚さは、非常に薄く、例えば、１ｎｍから５ｎｍの範囲内の厚さであり得る。金属Ｍの例として、銅、ニッケル、鉄およびコバルトなどが挙げられる。
図２に示すように、第２工程では、図１の金属化基板１０Ｍが、ＡＬＤ反応システムのＡＬＤチャンバ３０の内部３２に配置される。ＡＬＤチャンバ３０の内部３２は、その後、減圧（真空）条件（例えば、１トール（Ｔｏｒｒ）未満の圧力）にされ、金属化基板１０Ｍは１２０℃以上の温度、例えば、１５０℃又は１７０℃又は２５０℃以下の温度に加熱される。減圧条件により、残存する酸素の量が制限される。残存酸素は、形成される金属酸化物のさらなる増量につながり得る。後述するように、温度の上昇により、後に続く工程における化学反応が促進される。
図３に示すように、第３工程では、金属化ウエハ１０Ｍ、および特にその上の金属酸化物層２２が、金属Ｑを含む還元ガス４０に曝される。一例では、還元ガス４０は、トリメチルアルミニウム（ＴＭＡ）であるか、あるいは、トリメチルアルミニウム（ＴＭＡ）を含む。金属Ｑはアルミニウムである。他の例では、還元ガス４０は、金属アルキルアミドであるか、あるいは、金属アルキルアミドを含む。金属Ｑは、Ｈｆ（ハフニウム），Ｚｒ（ジルコニウム），Ｓｉ（ケイ素）またはＴｉ（チタン）である。また一例では、ジエチル亜鉛などの他のアルキル有機金属前駆体が、還元ガス４０として使用され得る。
還元ガス４０は、金属酸化物層２２を還元する。これにより、金属酸化物層２２が除去される。必要とされる還元ガス４０の曝露時間（の長さ）および曝露量は、除去されるべき天然の金属酸化物の性質、その厚さ、金属化基板１０Ｍの温度、および使用される還元ガス４０の種類の関数で求められる。酸化還元工程の結果として、金属層２０上に形成されるＭ＋ＭＱｙＯｘ構造の「金属＋金属酸化物」層５０が得られる。金属＋金属酸化物層５０は、表面５２を有する。還元ガス４０の金属Ｑがアルミニウムであり、金属層２０の金属Ｍが銅である例では、金属＋金属酸化物層５０は、Ｃｕ＋ＣｕＡｌＯ２構造を有し得る。
Ｍが銅である金属層２０、および１ｎｍから３ｎｍの厚さの酸化銅を有する金属酸化物層２２を使用して、金属化基板１０Ｍを形成するという実験を行った。銅系金属化基板１０Ｍは、減圧下（０．１トール）で１５０℃以上１７０℃以下に加熱され、還元ガス４０としてＴＭＡを１０から２０パルス連続して追加しながら天然の酸化銅層２２が除去された。ＴＭＡパルスは、２秒から６０秒の間隔を有して、０．０１５秒間で行われた。銅酸化物層２２の還元は、その場で（ｉｎ−ｓｉｔｕ）観察され、銅酸化物層２２の厚さは徐々に減少し、１０回のＴＭＡの曝露の後に、約１ｎｍの厚さとなった。注目すべきは、ＴＤＭＡＨｆ（ここで、金属ＱはＨｆである）、およびＴＤＭＡＺｒ（ここで、ＱはＺｒである）という形態での還元ガスのパルスでも、銅還元によって引き起こされる明らかな厚さの減少が観察されたことである。ＴＤＭＡＨｆおよびＴＤＭＡＺｒは、ＡＬＤによるＨｆＯ２およびＺｒＯ２の堆積に一般的に用いられる反応ガスである。
この銅系の例による金属＋金属酸化物層５０は、金属Ｃｕを含み、金属アルミニウム酸化物は、上述したＣｕＡｌＯ２構造を有する。
図５は、６０秒のパルス間隔で還元ガス４０を２０連続パルス添加した場合に、分光エリプソメーターによってその場で（ｉｎ−ｓｉｔｕ）観察された酸化銅層２２の時間ｔ（秒）に対する厚さＴＨ（Å）のプロット図である。ここで、還元ガス４０は、ＴＭＡ（曲線Ａ）、ＴＤＭＡＨｆ（曲線Ｂ）およびＴＤＭＡＺｒ（曲線Ｃ）の形態である。図５は、任意の還元ガス４０がどのようにＣｕ２Ｏ層２２の厚さを減少させるかを表す。
図４に示すように、第４工程では、金属＋金属酸化物層５０は、ＳＡＭ層を形成する物質の蒸気（ガス）に即座に曝される。ＳＡＭ層を形成する物質の蒸気は、ＳＡＭ層を形成する分子６０を含む。一例では、ＳＡＭ層を形成する物質の蒸気は、例えば、１−オクタデカンチオールなどのチオールである。ＳＡＭ層を形成する分子６０は、金属＋金属酸化物層５０の酸化物の存在しない表面（無酸化物表面）５２上に、効率良く堆積することができ、高度に充填された自己組織化単分子層（「ＳＡＭ層」）６０Ｌを形成することができる。ＳＡＭ層６０Ｌは、ＳＡＭ層を形成する分子６０（例えば、チオール分子）によって規定される。処理のこの段階では、金属化基板１０Ｍは、ＳＡＭ層の被覆基板（「ＳＡＭＳ」）１０Ｓと称される。
一例では、酸化還元工程およびＳＡＭ層堆積工程は、同一のＡＬＤチャンバ３０内でそれぞれ実施されることができる。但し、還元工程は、異なるＡＬＤチャンバ３０内で実施されてもよい。また、（例えば、密封された移送箱を用いて、）反応表面は空気に曝されないことが好ましい。
ＳＡＭ蒸気曝露工程は、数秒間から数時間までの間の様々な時間で行うことができる。なお、実験では、６００秒の曝露時間で、銅系金属化基板１０Ｍ上に、チオール分子６０の良好なＳＡＭ層６０Ｌを十分に得ることができることが確認された。
充填されたＳＡＭ層を形成する分子６０を有するＳＡＭ層６０Ｌは、金属化基板１０Ｍの還元前処理によって得られる。このＳＡＭ層６０Ｌは、ＡＬＤ抑制層、すなわち、ＡＬＤ膜の堆積に対する効果的なバリア層を構成する。ＳＡＭ層６０Ｌは、比較的多数回（例えば、Ｎ＞１００）のＡＬＤサイクルにおいて、ＡＬＤ膜の核形成および成長を遅延させる。
一例の方法では、その場での（ｉｎ−ｓｉｔｕ）還元工程は、二工程で行われ得る。この工程は、例えば、ＡＬＤによる金属酸化物層２２の形成（例えば、１０−３０ｎｍ）と、その後に行われる、金属酸化物層２２のその場での（ｉｎ−ｓｉｔｕ）還元工程である。これにより、Ｑ含有還元ガスを用いた金属＋金属酸化物層５０が得られる。
実験
基板１０上で、いくつかの実験が行われた。基板１０は、物理的気相成長法（ＰＶＤ）を用いて銅層２０で金属化されたものである。また、基板１０は、１ｎｍから３ｎｍの間の厚さの天然酸化銅による上面金属酸化物層２２を有する。金属化基板１０Ｍは、そのままの状態で、すなわち、前洗浄を行うことなく、ＡＬＤ反応装置に設置される。使用された具体的なＡＬＤ反応装置は、ウルトラテック ケンブリッジ ナノテック サバンナ（登録商標）反応装置である。金属化基板１０Ｍは、直ちに真空下（０．１トール）に置かれ、１５０℃から１７０℃の間の温度に加熱された。
ＴＭＡの連続的なパルスが、ＡＬＤチャンバ３０内に導入され、分光偏光解析法によって、天然酸化銅の還元がその場で（ｉｎ−ｓｉｔｕ）リアルタイムで観察された。０．０１５秒の継続時間での１０から２０回のＴＭＡパルスによって、天然酸化銅層２２の還元が十分に完了することが確認された。図５に示す例では、パルスは、６０秒の間隔を有して行われた。しかし、パルスは、例えば、５秒以下の間隔などのように、他の周期で実施されてもよい。また、パルスの代わりに、ＴＭＡまたは他の還元ガス４０の連続的な流入を行ってもよい。そのため、一例では、金属酸化物層２２の還元は、６００秒間、すなわち、１０分間実行された。他の例では、金属酸化物層２２の還元は、７２０秒間、すなわち、１２分間実行された。また、２分未満の還元が、実行された。
還元された金属表面は、その後、減圧下で６００秒間、１−オクタデカンチオールガスに曝され、還元された銅の上面に高密度のＳＡＭ層６０Ｌを得た。ＳＡＭ層６０Ｌの質、すなわち、充填密度は、ＡＬＤによる銅／ＳＡＭＳの上面への金属窒化物ＨｆＮＸの堆積中における核形成の阻害を観察することによって、その場で（ｉｎ−ｓｉｔｕ）特定された。チオール被覆された銅サンプルに関して、金属窒化物の成長は、被覆されていない銅／酸化銅についての０回のＡＬＤサイクルに対して、１５０回のＡＬＤサイクルまでうまく遅延された。また、チオールを有するがＴＭＡ前処理のされていない銅／酸化銅については、１０回のＡＬＤサイクルまで、金属窒化物の成長が遅延された。チオール処理の施されたＳｉＯ２表面に対しては、顕著な阻害は観察されなかった。したがって、その場での（ｉｎ−ｓｉｔｕ）還元方法は、銅表面上の選択領域ＡＬＤを促進するために実施することができる。
金属アルキルアミドなどのＡＬＤに一般的に使用される他の化学構造に曝された銅／酸化銅表面を、分光偏光解析法を用いてその場で（ｉｎ−ｓｉｔｕ）観察することで、酸化銅がこれらの前駆体によっても還元され得ることがわかる。ここで、ＡＬＤに一般的に使用される他の化学構造とは、すなわち、テトラキス（ジメチルアミノ）ハフニウム（ＴＤＭＡＨｆ）またはテトラキス（ジメチルアミノ）ジルコニウム（ＴＤＭＡＺｒ）である。有効に利用され得る他の還元ガス４０は、チタニウムアルキルアミド、シリコンアルキルアミド、およびジエチル亜鉛などである。
図６は、ＡＬＤのサイクル数Ｎに対するＡＬＤ膜ＨｆＮＸの測定厚さＴＨ（Å）のプロット図である。曲線Ａは、銅の天然酸化物Ｃｕ２Ｏを有する、そのままの銅基板上にＡＬＤ膜を堆積させた場合のものであり、曲線Ｂは、チオールＳＡＭ層６０Ｌを有するが還元前処理を行っていない銅基板上にＡＬＤ膜を堆積させた場合のものであり、曲線Ｃは、ＴＭＡで前処理されたチオールを有する銅基板上にＡＬＤ膜を堆積させた場合のものである。後者の曲線（曲線Ｃ）は、ＡＬＤ抑制特性を示し、ＡＬＤ膜の成長は、１５０回を超える（Ｎ＞１５０）ＡＬＤサイクルにより効果的に遅延することが確認された。図６のデータから、金属酸化物層２２を除去して、ＡＬＤ抑制ＳＡＭ層６０Ｌの形成を実現するためには、金属酸化物層２２の還元前処理が必要であることがわかる。
一例では、ＳＡＭ層６０Ｌ上にＨｆＮＸのＡＬＤ膜を成長させようとして、温度１７０℃で堆積されたＴＤＭＡＨｆおよびアンモニア（ＮＨ３）を用いて、ＳＡＭ層で被覆された基板１０Ｓに対してＡＬＤ処理が行われた。図７は、ＡＬＤのサイクル数Ｎに対するＡＬＤ膜ＨｆＮＸの測定厚さＴＨ（Å）のプロット図である。このプロットは、ＳｉＯ２＋ＳＡＭ層（曲線Ａ）上、非還元銅＋ＳＡＭ層（曲線Ｂ）上、および還元銅＋ＳＡＭ層（曲線Ｃ）上のＡＬＤ膜の成長を示す。これら３つの曲線は、ＳｉＯ２用いた場合（Ｎ＝５のＡＬＤサイクルで、ＡＬＤ膜の成長が始まる）には、還元銅の場合（ＡＬＤサイクルが１５０回を越えた（Ｎ＞１５０）場合にのみＡＬＤ膜の成長が始まる）と比較して、ＡＬＤ抑制ＳＡＭ層の抑制機能がはるかに劣ることを示す。また、同一の方法を用いた場合に、効果的なチオールＳＡＭ層６０Ｌは、Ｃｕ＋ＣｕＡｌＯ２層５０上には堆積されるが、ＳｉＯ２上には堆積されないため、ＴＭＡの前処理、およびそれに続くチオールＳＡＭ層の堆積は、選択的（任意）に行われることが観察された。これは、前処理された二酸化シリコン表面へのＡＬＤ処理中に、顕著な核形成の阻害が起こらないことを意味する。
Ｓ−ＡＬＤ法の例
本開示の一局面は、半導体装置の製造において半導体構造を形成する処理の一部として、Ｓ−ＡＬＤを実行することを含む。
図８Ａは、一例の金属化基板１０Ｍの上面図であり、図８Ｂは、一例の金属化基板１０Ｍの（Ａ−Ａ線に沿った）断面図である。金属化基板１０Ｍは、基板１０の上面１２上の誘電体層１００（例えば、ＳｉＯ２膜などの酸化物）、および、酸化物膜上の金属層２０を有する。金属層２０は、パターン化され、電極を規定する。金属パターン２０は、金属酸化物層２２を含む。酸化物膜は、半導体処理に用いられるあらゆる酸化物であり得る。ＳｉＯ２は、酸化物の一例である。
図９Ａから図９Ｄは、基板１０に対して、ＡＬＤ抑制ＳＡＭ層６０Ｌを形成する上述の方法が実施されたときのＡ−Ａ線に沿った金属化基板１０Ｍの断面図である。図９Ａに示すように、パターン化された金属層２０の金属酸化物層２２に対して、上述の還元処理が行われる。その還元処理は、パターン化された金属層２０上に金属＋金属酸化物層５０を形成する。上述したように、金属＋金属酸化物層５０は、ＳＡＭ層を形成する分子６０を受け入れ可能である。
図９Ｂに示すように、その後、ＳＡＭ層を形成する分子６０がＡＬＤチャンバ３０の内部３２に導入され、金属＋金属酸化物層５０の部分の上に、ＡＬＤ抑制ＳＡＭ層６０Ｌが形成される。金属＋金属酸化物層５０は、パターン化された金属層２０によって規定されている。ＳＡＭ層を形成する分子６０は、誘電体層１００上では自己組織化しない。そのため、この層１００は、ＡＬＤ被覆に利用可能なまま残存する。
図９Ｃに示すように、ＡＬＤ処理１１０が実行され、誘電体層１００上にＡＬＤ膜１２０が堆積するが、ＡＬＤ抑制ＳＡＭ層６０Ｌ上にはＡＬＤ膜１２０は堆積しない。ＡＬＤ処理が完了し、ＡＬＤ膜１２０がＳｉＯ２層１００上に形成されると、ＡＬＤ抑制ＳＡＭ層６０Ｌは、弱いエッチング液を用いて除去される。その後に、金属＋金属酸化物層５０を有する金属電極およびＡＬＤ被覆された誘電体層１００が残される。
当業者には明白であるが、添付される特許請求の範囲で規定された本開示の精神または範囲から逸脱することなく、本明細書中に記載された本開示の好ましい実施形態に対して様々な変更を加えることができる。したがって、本開示は、添付の特許請求の範囲及びその均等範囲内で行われる本開示の修正及び変更を包含する。

Claims (28)

  1. 金属Ｍの酸化物層（以下「金属酸化物層」と称する。）で覆われた金属Ｍ上に、原子層堆積を抑制する層を形成する方法であって、
    ａ）前記金属酸化物層を、金属Ｑを含む還元ガスに曝すことによって、前記金属酸化物層を還元し、前記金属Ｍ上にＭ＋ＭＱｘＯｙ層を形成することと、
    ｂ）蒸気相中で、前記Ｍ＋ＭＱｘＯｙ層を、自己組織化単分子層（以下「ＳＡＭ層」と称する。）を形成する分子に曝すことと
    を備え、
    前記ｂ）の工程において、前記ＳＡＭ層を形成する分子は、前記Ｍ＋ＭＱｘＯｙ層上に、前記原子層堆積を抑制する層として前記ＳＡＭ層を形成する
    方法。
  2. 前記金属Ｍは、Ｃｕ，Ｎｉ，ＦｅまたはＣｏであり、
    前記金属Ｑは、Ａｌ，Ｈｆ，Ｚｒ，Ｓｉ，ＴｉまたはＺｎである
    請求項１に記載の方法。
  3. 前記ＳＡＭ層を形成する分子は、チオール分子である
    請求項１または２に記載の方法。
  4. 前記金属Ｍは銅であり、
    前記金属酸化物層は酸化銅で形成され、
    前記還元ガスはトリメチルアルミニウム（ＴＭＡ）を含み、
    前記ＳＡＭ層を形成する分子はチオール分子であり、
    前記Ｍ＋ＭＱｘＯｙ層はＣｕ＋ＣｕＡｌＯ２層である
    請求項１から３の何れか１項に記載の方法。
  5. 前記ａ）の工程は、１２０℃から２５０℃の間の温度で実施される
    請求項１から４の何れか１項に記載の方法。
  6. 前記ａ）の工程および前記ｂ）の工程は、１トール未満の減圧条件下で実施される
    請求項１から５の何れか１項に記載の方法。
  7. 前記金属酸化物層は１ｎｍから５ｎｍの範囲内の厚さを有する
    請求項１から６の何れか１項に記載の方法。
  8. 前記ＳＡＭ層は、少なくとも１００ＡＬＤサイクルの間、前記ＳＡＭ層上への前記原子層堆積を実質的に抑制する
    請求項１から７の何れか１項に記載の方法。
  9. 前記ＳＡＭ層は、少なくとも１５０ＡＬＤサイクルの間、前記ＳＡＭ層上への前記原子層堆積を実質的に抑制する
    請求項８に記載の方法。
  10. 半導体基板上に、パターン化された金属層として前記金属Ｍを形成することをさらに備える
    請求項１から９の何れか１項に記載の方法。
  11. 前記金属Ｍは、半導体基板の誘電体層上にパターンとして形成されるとともに、
    前記方法は、
    前記誘電体層、および、前記金属Ｍを覆う前記ＳＡＭ層上に原子層堆積処理を行い、これにより、前記誘電体層上に原子層堆積膜を形成し、前記ＳＡＭ層上には前記原子層堆積膜を形成しないことによって、選択領域原子層堆積を実行すること
    をさらに備える
    請求項１から９の何れか１項に記載の方法。
  12. 前記誘電体層は、酸化物層である
    請求項１１に記載の方法。
  13. 前記ＳＡＭ層を除去することをさらに備える
    請求項１１または１２に記載の方法。
  14. 前記ａ）の工程は、７２０秒未満の時間で実行される
    請求項１から１３の何れか１項に記載の方法。
  15. 選択領域原子層堆積を実行する方法であって、
    ａ）半導体基板によって支持される誘電体層上に、パターンを有する金属Ｍの層（以下「金属層」と称する。）を規定し、前記金属層は金属Ｍの酸化物層（以下「金属酸化物層」と称する。）によって覆われることと、
    ｂ）前記金属酸化物層を、金属Ｑを含む還元ガスに曝すことによって、前記金属酸化物層を還元し、前記金属層上にＭ＋ＭＱｘＯｙ層を形成することと、
    ｃ）蒸気相中で、前記Ｍ＋ＭＱｘＯｙ層および前記誘電体層を、自己組織化単分子層（ＳＡＭ層）を形成する分子に曝し、前記ＳＡＭ層を形成する分子は、前記Ｍ＋ＭＱｘＯｙ層上に、原子層堆積を抑制する層として前記ＳＡＭ層を形成し、前記誘電体層上には前記ＳＡＭ層を形成しないことと、
    ｄ）原子層堆積処理を実行して、前記誘電体層上に原子層堆積膜を形成し、前記ＳＡＭ層上には前記原子層堆積膜を形成しないことと
    を備える方法。
  16. 前記金属Ｍは、Ｃｕ，Ｎｉ，ＦｅまたはＣｏであり、
    前記金属Ｑは、Ａｌ，Ｈｆ，Ｚｒ，Ｓｉ，ＴｉまたはＺｎである
    請求項１５に記載の方法。
  17. 前記ＳＡＭ層を除去する工程ｅ）をさらに備える
    請求項１５または１６に記載の方法。
  18. 前記ｂ）の工程は、７２０秒以内で実行される
    請求項１５から１７の何れか１項に記載の方法。
  19. 前記ＳＡＭ層を形成する分子は、チオール分子で構成される
    請求項１５から１８の何れか１項に記載の方法。
  20. 前記誘電体層は、ＳｉＯ２層を含む
    請求項１５から１９の何れか１項に記載の方法。
  21. 前記金属Ｍは銅であり、
    前記金属酸化物層は酸化銅で形成され、
    前記還元ガスはトリメチルアルミニウム（ＴＭＡ）を含み、
    前記ＳＡＭ層を形成する分子はチオール分子であり、
    前記Ｍ＋ＭＱｘＯｙ層はＣｕ＋ＣｕＡｌＯ２層である
    請求項１５から２０の何れか１項に記載の方法。
  22. 前記ＳＡＭ層は、少なくとも１００ＡＬＤサイクルの間、前記ＳＡＭ層上への前記原子層堆積を実質的に抑制する
    請求項１５から２１の何れか１項に記載の方法。
  23. 前記ＳＡＭ層は、少なくとも１５０ＡＬＤサイクルの間、前記ＳＡＭ層上への前記原子層堆積を実質的に抑制する
    請求項２２に記載の方法。
  24. 前記ｂ）の工程は、１２０℃から２５０℃の間の温度で実施される
    請求項１５から２３の何れか１項に記載の方法。
  25. 前記ｂ）の工程および前記ｃ）の工程は、１トール未満の減圧条件下で実施される
    請求項１５から２４の何れか１項に記載の方法。
  26. 前記金属酸化物層は１ｎｍから５ｎｍの範囲内の厚さを有する
    請求項１５から２５の何れか１項に記載の方法。
  27. 前記還元ガスは、トリメチルアルミニウム（ＴＭＡ）またはアルキルアミドを含む
    請求項１５から２６の何れか１項に記載の方法。
  28. 前記ｂ）、前記ｃ）および前記ｄ）の工程は、単一の原子層堆積チャンバ内で実施される
    請求項１５から２７の何れか１項に記載の方法。
JP2016206010A 2015-10-21 2016-10-20 自己組織化単分子層を用いたａｌｄ抑制層の形成方法 Expired - Fee Related JP6306661B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562244467P 2015-10-21 2015-10-21
US62/244,467 2015-10-21

Publications (2)

Publication Number Publication Date
JP2017098539A JP2017098539A (ja) 2017-06-01
JP6306661B2 true JP6306661B2 (ja) 2018-04-04

Family

ID=58558431

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016206010A Expired - Fee Related JP6306661B2 (ja) 2015-10-21 2016-10-20 自己組織化単分子層を用いたａｌｄ抑制層の形成方法

Country Status (6)

Country Link
US (1) US10316406B2 (ja)
JP (1) JP6306661B2 (ja)
KR (1) KR20170046591A (ja)
CN (1) CN106611702A (ja)
SG (1) SG10201608841VA (ja)
TW (1) TWI598457B (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI627192B (zh) * 2015-03-13 2018-06-21 村田製作所股份有限公司 Atomic layer deposition inhibiting material
US10814349B2 (en) 2015-10-09 2020-10-27 Asm Ip Holding B.V. Vapor phase deposition of organic films
US10695794B2 (en) 2015-10-09 2020-06-30 Asm Ip Holding B.V. Vapor phase deposition of organic films
US10453701B2 (en) 2016-06-01 2019-10-22 Asm Ip Holding B.V. Deposition of organic films
US10373820B2 (en) 2016-06-01 2019-08-06 Asm Ip Holding B.V. Deposition of organic films
JP7169072B2 (ja) * 2017-02-14 2022-11-10 エーエスエム アイピー ホールディング ビー．ブイ． 選択的パッシベーションおよび選択的堆積
TW202401527A (zh) * 2017-06-14 2024-01-01 美商應用材料股份有限公司 用於達成無缺陷自組裝單層的晶圓處理
US10586734B2 (en) * 2017-11-20 2020-03-10 Tokyo Electron Limited Method of selective film deposition for forming fully self-aligned vias
WO2019139043A1 (ja) * 2018-01-10 2019-07-18 Jsr株式会社 パターン形成方法
JP7146690B2 (ja) * 2018-05-02 2022-10-04 エーエスエム アイピー ホールディング ビー．ブイ． 堆積および除去を使用した選択的層形成
SG11202011847TA (en) * 2018-05-28 2020-12-30 Kokusai Electric Corp Method of manufacturing semiconductor device, substrate processing apparatus, and program
JP7110468B2 (ja) * 2018-05-28 2022-08-01 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、プログラム及び基板処理方法。
JP7059810B2 (ja) * 2018-05-30 2022-04-26 株式会社デンソー 表面被覆部材及びその製造方法
US10643889B2 (en) * 2018-08-06 2020-05-05 Lam Rasearch Corporation Pre-treatment method to improve selectivity in a selective deposition process
CN109712868A (zh) * 2018-12-20 2019-05-03 西安电子科技大学 基于氧化铝材料内嵌纳米晶结构的铁电薄膜制备方法
US10961624B2 (en) * 2019-04-02 2021-03-30 Gelest Technologies, Inc. Process for pulsed thin film deposition
JP7195239B2 (ja) * 2019-09-24 2022-12-23 東京エレクトロン株式会社 成膜方法及び成膜装置
JP7262354B2 (ja) * 2019-09-24 2023-04-21 東京エレクトロン株式会社 成膜方法
JP2021052070A (ja) * 2019-09-24 2021-04-01 東京エレクトロン株式会社 成膜方法
JP2023505992A (ja) * 2019-12-10 2023-02-14 東京エレクトロン株式会社 犠牲キャッピング層としての自己組織化単分子層

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3998746B2 (ja) 1996-11-28 2007-10-31 財団法人川村理化学研究所 オキソチタニウムフタロシアニン配向膜及びその製造方法
JP5445886B2 (ja) 2006-03-31 2014-03-19 静岡県 改質された固体表面を形成する方法および改質された固体表面
US20080032064A1 (en) 2006-07-10 2008-02-07 President And Fellows Of Harvard College Selective sealing of porous dielectric materials
JP5412294B2 (ja) * 2007-02-14 2014-02-12 本田技研工業株式会社 原子層堆積法によりサイズ制御され空間的に分散されるナノ構造の製造方法
JP2009158691A (ja) 2007-12-26 2009-07-16 Sharp Corp 有機デバイスおよびその製造方法
US8293658B2 (en) * 2010-02-17 2012-10-23 Asm America, Inc. Reactive site deactivation against vapor deposition
JP5646914B2 (ja) 2010-08-24 2014-12-24 独立行政法人科学技術振興機構 トンネル接合素子の製造方法
JP2013143424A (ja) * 2012-01-10 2013-07-22 Elpida Memory Inc 半導体装置及びその製造方法
JP5642317B2 (ja) 2012-03-19 2014-12-17 三菱電機株式会社 半導体装置の製造方法
US9165821B2 (en) * 2013-12-23 2015-10-20 Infineon Technologies Ag Method for providing a self-aligned pad protection in a semiconductor device
US9895715B2 (en) * 2014-02-04 2018-02-20 Asm Ip Holding B.V. Selective deposition of metals, metal oxides, and dielectrics
US9515166B2 (en) * 2014-04-10 2016-12-06 Applied Materials, Inc. Selective atomic layer deposition process utilizing patterned self assembled monolayers for 3D structure semiconductor applications

Also Published As

Publication number Publication date
KR20170046591A (ko) 2017-05-02
TWI598457B (zh) 2017-09-11
TW201716617A (zh) 2017-05-16
US10316406B2 (en) 2019-06-11
JP2017098539A (ja) 2017-06-01
US20170114451A1 (en) 2017-04-27
CN106611702A (zh) 2017-05-03
SG10201608841VA (en) 2017-05-30

Similar Documents

Publication Publication Date Title
JP6306661B2 (ja) 自己組織化単分子層を用いたａｌｄ抑制層の形成方法
KR102662636B1 (ko) 유전체 표면들에 대하여 금속 또는 금속성 표면들 상에서의 선택적 퇴적
US10886123B2 (en) Methods for forming low temperature semiconductor layers and related semiconductor device structures
JP3798248B2 (ja) ラジカルを利用した連続ｃｖｄ
JP7290760B2 (ja) 選択的原子層堆積方法
US20180080124A1 (en) Methods and systems for thermal ale and ald
TW202136559A (zh) 在金屬材料表面上沉積阻擋層的方法
US11515155B2 (en) Methods for enhancing selectivity in SAM-based selective deposition
TW201833362A (zh) 就圖案化應用進行選擇性沉積之方案
TW201921443A (zh) 藉由化學蝕刻去除選擇性沉積缺陷
JP2020172704A (ja) 金属表面上の金属酸化物の選択的堆積
JP2022145838A (ja) 高度なパターン形成用途のためのインサイチュでの選択的堆積及びエッチング
TWI727660B (zh) 氮化矽之選擇性沉積
CN110709534A (zh) TiAlN膜的铝含量控制
KR102545882B1 (ko) 역행 프로파일들을 갖는 리세스된 피처들을 보이드 없이 충전하는 방법
US9460932B2 (en) Surface poisoning using ALD for high selectivity deposition of high aspect ratio features
TWI838513B (zh) 金屬氧化物在金屬表面上之選擇性沉積
US20230197438A1 (en) Selective tantalum nitride deposition for barrier applications
US20220139703A1 (en) New precursors for selective atomic layer deposition of metal oxides with small molecule inhibitors
US11702733B2 (en) Methods for depositing blocking layers on conductive surfaces
JP7154232B2 (ja) 堆積－処理－エッチングプロセスを用いたシリコンの選択的堆積
WO2023205332A1 (en) Area selective atomic layer deposition of metal oxide or dielectric layer on patterned substrate
JP2024513173A (ja) アルミニウムアルコキシド酸化剤を用いた半導体デバイスのための酸化アルミニウム膜の原子層堆積
WO2023205324A1 (en) Inherent area selective deposition of mixed oxide dielectric film
Winter Thursday Afternoon, October 22, 2015

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180308

R150 Certificate of patent or registration of utility model

Ref document number: 6306661

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees