CN109712868A - 基于氧化铝材料内嵌纳米晶结构的铁电薄膜制备方法 - Google Patents
基于氧化铝材料内嵌纳米晶结构的铁电薄膜制备方法 Download PDFInfo
- Publication number
- CN109712868A CN109712868A CN201811565502.3A CN201811565502A CN109712868A CN 109712868 A CN109712868 A CN 109712868A CN 201811565502 A CN201811565502 A CN 201811565502A CN 109712868 A CN109712868 A CN 109712868A
- Authority
- CN
- China
- Prior art keywords
- reaction chamber
- substrate
- main process
- thin film
- process cavity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
本发明公开了一种基于氧化铝材料内嵌纳米晶结构的铁电薄膜制备方法，主要解决现有技术多晶的铁电薄膜在厚度低于10nm时，其铁电性能变差的问题。其实现方案为：1)对衬底进行标准清洗；2)将清洗后的衬底放置在升温后的原子层沉积设备ALD主工艺腔的反应腔中；3)向反应腔通入三甲基铝气体，沉积氧化铝原子层，并使用氩气对反应腔进行净化；5)在净化后的反应腔中通入四(二甲氨基)锆，在氧化铝中内嵌氧化锆纳米晶，并使用氩气对反应腔进行二次净化；6)重复4)多次，直到将氧化铝沉积到2‑10nm的预定厚度，完成铁电薄膜制备。本发明提高了铁电薄膜厚度在低于10nm时的铁电性能，可用于制作铁电场效应晶体管。
Description
技术领域
本发明属于微电子技术领域，更进一步涉及一种铁电薄膜制备方法，可用于制作铁电场效应晶体管。
背景技术
随着IT技术的不断发展，对于非易失性存储器的需求越来越大，读写速度要求越来越快，集成度要求越来越高。以氧化物铁电薄膜为基础的铁电存储器由于其具有本征挥发性、读写速度快、抗辐射能力强、功耗低、密度高等优良性能而受到人们的广泛关注。目前，广泛使用的铁电薄膜是钛酸铅、锆钛酸铅等含铅类铁电薄膜，但是这类材料在制备和使用的过程中会给环境和人类健康带来危害。而不含铅的传统钙钛矿类的铁电氧化物薄膜因其厚度较厚，受现在高集成密度的集成工艺的制约，无法得到应用。因此，进一步开发不含铅的、与环境友好的、与现有集成工艺兼容的铁电薄膜新材料，已成为当前新材料研究的热点之一。
2011年德国科学家T.S.等人发现非中心对称的正交相氧化铪或其掺杂系列材料具有铁电性，后续也有大量的工作报道了这种氧化铪掺杂的铁电薄膜特性及其铁电场效应晶体管，但是由于氧化铪基铁电薄膜的形成需要经历结晶的过程，导致铁电薄膜两侧出现较大漏电，而且多晶的铁电栅介质层在厚度低于10nm时，其铁电性能变差，从而导致氧化铪基铁电场效应晶体管难以正常稳定的工作。
原子层沉积设备ALD因其精确的厚度控制、优异的三维贴合性和均匀的大面积成膜特性，成为制备栅介质薄膜的首先方法。
发明内容
本发明的目的在于针对上述已存在的铁电氧化物薄膜材料存在的不足，提供一种基于氧化铝材料内嵌纳米晶结构的铁电薄膜制备方法，以提高铁电材料的性能，保证当铁电栅介质层厚度低于10nm时铁电场效应晶体管仍能正常稳定工作，提升器件的整体性能。
为实现上述目的，本发明的技术方案包括如下：
(1)对衬底进行标准清洗；
(2)将原子层沉积设备ALD的主工艺腔中的反应腔升温至300℃，将主工艺腔源瓶中的四(二甲氨基)锆源升至70-80℃；
(3)将清洗后的衬底放置在原子层沉积设备ALD主工艺腔的反应腔中；
(4)向原子层沉积设备ALD的主工艺腔的反应腔通入流量范围为40-70sccm的三甲基铝气体，沉积氧化铝原子层，并使用氩气对该主工艺腔的反应腔进行净化；
(5)在净化后的主工艺腔的反应腔中再通入流量范围为40-70sccm的四(二甲氨基)锆，在氧化铝中内嵌氧化锆纳米晶，并使用氩气对该主工艺腔的反应腔进行二次净化；
(6)重复(4)多次，直到将氧化铝沉积到2-10nm的预定厚度，完成氧化铝材料内嵌纳米晶铁电薄膜制备。
作为优选，所述衬底，采用硅(100)单晶或锗(001)单晶或硅锗合金。
作为优选，所述向主工艺腔通入的氩气，其流量为60sccm。
作为优选，所述向主工艺腔中的反应腔通入的四(二甲氨基)锆，其含量低于0.1％。
本发明与现有技术相比，具有以下优点：
本发明利用原子层沉积技术，在传统氧化铝材料中引入内嵌纳米晶，获得了比现有ALD技术得到的氧化铪基铁电材料更高矫顽电场的铁电材料，且其厚度最小，铁电性无需后退火工艺实现，更利于与现有集成工艺兼容，获得性能稳定的铁电场效应晶体管。
附图说明
图1是本发明基于氧化铝材料内嵌纳米晶结构的铁电薄膜制备方法的流程图；
图2是本发明在锗(001)单晶衬底上制备铁电薄膜的高分辨透射电镜图；
图3是本发明在硅(100)单晶衬底上制备铁电薄膜的X射线光子能谱图；
图4是本发明在硅锗合金衬底上制备铁电薄膜的铁电性能测试图。
具体实施方式
为了使本发明的目的及优点更加清楚明白，以下结合附图和实施例对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用于解释本发明，并不用于限定本发明。
参照图1本发明制作基于氧化铝材料内嵌纳米晶结构的铁电薄膜制备方法，给出如下三种实施例。
实施例1：在硅(100)单晶衬底上制备厚度为2nm的基于氧化铝材料内嵌纳米晶结构的铁电薄膜。
步骤a：标准清洗硅(100)单晶衬底，
a1)将衬底依次放入丙酮、异丙醇和去离子水中，各超声10min；
a2)将超声后的衬底放入浓硫酸和双氧水比例为3:1的混合溶液中浸泡20min；
a3)将浸泡后的衬底放入氢氟酸和水比例为1:50的混合溶液中浸泡1min，再用去离子水冲洗2min，完成对衬底的标准清洗。
步骤b：对原子层沉积设备ALD进行升温处理。
将原子层沉积设备ALD的主工艺腔中的反应腔升温至300℃，将主工艺腔源瓶中的四(二甲氨基)锆源升至70℃。
步骤c：将经过标准清洗后的硅(100)单晶衬底经过原子层沉积设备ALD的传送装置放置在其主工艺腔的反应腔中。
步骤d:向反应腔通入流量为40sscm的三甲基铝和水，沉积氧化铝原子层。
步骤e：向反应腔通入流量为60sscm的氩气吹扫，净化反应腔室里面残余的三甲基铝。
步骤f：向反应腔通入流量为40sscm的四(二甲氨基)锆，以在氧化铝中内嵌含量0.02％的氧化锆纳米晶。
步骤g：向反应腔通入流量为60sscm的氩气吹扫，对反应腔进行二次净化，即净化反应腔里残余的四(二甲氨基)锆。
步骤h：重复步骤d-e，将氧化铝沉积到2nm的预定厚度，完成硅(100)单晶衬底上氧化铝材料内嵌纳米晶铁电薄膜制备。
实施例2：在锗(001)单晶衬底上制备厚度为4nm的基于氧化铝材料内嵌纳米晶结构的铁电薄膜。
步骤一：标准清洗锗(001)单晶衬底。
1.1)本步骤的具体实现与实施例1的步骤a中的a1)相同；
1.2)本步骤的具体实现与实施例1的步骤a中的a3)相同。
步骤二：对原子层沉积设备ALD进行升温处理。
将原子层沉积设备ALD的主工艺腔中的反应腔升温至300℃；将主工艺腔源瓶中的四(二甲氨基)锆源升至75℃。
步骤三：将经过标准清洗后的锗(001)单晶衬底经过原子层沉积设备ALD的传送装置放置在其主工艺腔的反应腔中。
步骤四：向反应腔通入流量为50sscm的三甲基铝和水，沉积氧化铝原子层。
步骤五：向反应腔通入流量为60sscm的氩气吹扫，净化反应腔里残余的三甲基铝。
步骤六：向反应腔通入流量为50sscm的四(二甲氨基)锆，以在氧化铝中内嵌含量0.05％的氧化锆纳米晶。
步骤七：向反应腔通入流量为60sscm的氩气吹扫，净化反应腔室里面残余的四(二甲氨基)锆。
步骤八：重复步骤四至步骤五，将氧化铝沉积到4nm的预定厚度，完成在锗(001)单晶衬底上氧化铝材料内嵌纳米晶铁电薄膜制备。
实施例3：在硅锗合金衬底上制备厚度为6nm的基于氧化铝材料内嵌纳米晶结构的铁电薄膜。
步骤1：标准清洗硅锗合金衬底。
本步骤的具体实现与实施例1的步骤a相同。
步骤2：对原子层沉积设备ALD进行升温处理。
将原子层沉积设备ALD的主工艺腔中的反应腔升温至300℃，将主工艺腔源瓶中的四(二甲氨基)锆源升至80℃；
步骤3：将经过标准清洗后的硅锗合金衬底经过原子层沉积设备ALD的传送装置放置在其主工艺腔的反应腔中。
步骤4：向反应腔通入流量为70sscm的三甲基铝和水，沉积氧化铝原子层。
步骤5：向反应腔通入流量为60sscm的氩气吹扫，净化反应腔里残余的三甲基铝。
步骤6：向反应腔通入流量为70sscm的四(二甲氨基)锆，以在氧化铝中内嵌含量0.08％的氧化锆纳米晶。
步骤7：向反应腔通入流量为60sscm氩气吹扫，净化反应腔里残余的四(二甲氨基)锆。
步骤8：重复步骤4-5，将氧化铝沉积到6nm的预定厚度，完成硅锗合金衬底上氧化铝材料内嵌纳米晶铁电薄膜制备。
本发明的效果可通过以下测试结果进一步说明。
测试1，在高分辨率的透射电子显微镜HR-TEM下观察实施例2的铁电薄膜剖面图，结果如图2。从图2可见，在锗Ge(001)单晶衬底上生长的氧化铝薄膜中，包含直径d为0.173nm的氧化锆ZrO2纳米晶，证明了本实施例在锗(001)单晶衬底上制备的铁电薄膜成功地内嵌了氧化锆纳米晶。
测试2，在保持超高真空的条件下，通过X射线光电子能谱分析仪XPS分析实施例1的铁电薄膜成分，结果如图3。其中：图3(a)是结合能从72eV到78eV的光电子能谱，图3(b)是结合能190eV到195eV的光电子能谱。
从图3(a)可见，在结合能为75eV处存在一个强度约为35000的分峰，查XPS结合能对照表可知本实施例的铁电薄膜包含元素Al2p。
从图3(b)可见，在结合能为192eV-194eV之间存在两个强度分别约为33200和32100的分峰，查XPS结合能对照表可知本实施例的铁电薄膜还包含元素Zr3d，通过对元素Zr3d的分峰面积相加作为总面积，再将总面积除以灵敏度因子可得到本实施例在硅(100)单晶衬底上制备的铁电薄膜中锆原子的含量不足0.1％。
测试3，在频率为2kHZ的测试条件下，通过铁电分析仪对实施例3的铁电薄膜进行极化曲线测试，即测试铁电薄膜的极化强度P随外加电压V的变化曲线，结果如图4。图4中，实线表示厚度为6nm内嵌纳米晶NEI氧化铝铁电薄膜的P-V曲线，虚线表示厚度为10nm的内嵌纳米晶NEI氧化铝铁电薄膜的P-V曲线。从图4可见，不论是TaN/NEI(6nm)/S0.7Ge0.3还是TaN/NEI(6nm)/S0.7Ge0.3都表现了电滞回线现象，该电滞回线现象直接证明了本实例的铁电薄膜具有铁电特性。其中TaN/NEI(6nm)/S0.7Ge0.3结构是为了证明在没有衬底时，单独的内嵌纳米晶NEI氧化铝薄膜仍然具有铁电特性，从而进一步证明本实施例在硅锗合金衬底上制备的铁电薄膜具有铁电特性。
以上所述仅是本发明的3个优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (5)
1.一种基于氧化铝材料内嵌纳米晶结构的铁电薄膜制备方法，其特征在于：
(1)对衬底进行标准清洗；
(2)将原子层沉积设备ALD的主工艺腔中的反应腔升温至300℃，将主工艺腔源瓶中的四(二甲氨基)锆源升至70-80℃；
(3)将清洗后的衬底放置在原子层沉积设备ALD主工艺腔的反应腔中；
(4)向原子层沉积设备ALD的主工艺腔的反应腔通入流量范围为40-70sccm的三甲基铝气体，沉积氧化铝原子层，并使用氩气对该主工艺腔的反应腔进行净化；
(5)在净化后的主工艺腔的反应腔中通入流量范围为40-70sccm的四(二甲氨基)锆，在氧化铝中内嵌氧化锆纳米晶，并使用氩气对该主工艺腔的反应腔进行二次净化；
(6)重复(4)多次，直到将氧化铝沉积到2-10nm的预定厚度，完成氧化铝材料内嵌纳米晶铁电薄膜制备。
2.根据权利要求1所述的方法，其特征在于，(1)中对衬底进行标准清洗，其实现如下：
1a)将衬底依次放入丙酮、异丙醇和去离子水中，各超声10min；
1b)将超声后的衬底放入浓硫酸和双氧水比例为3:1的混合溶液中浸泡20min；
1c)将浸泡后的衬底放入氢氟酸和水比例为1:50的混合溶液中浸泡1min，再用去离子水冲洗2min，完成标准清洗。
3.根据权利要求1所述的方法，其特征在于，所述衬底，采用硅(100)单晶或锗(001)单晶或硅锗合金。
4.根据权利要求1所述的方法，其特征在于，向主工艺腔通入的氩气流量为60sccm。
5.根据权利要求1所述的方法，其特征在于，(6)中通入的四(二甲氨基)锆含量低于0.1％。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811565502.3A CN109712868A (zh) | 2018-12-20 | 2018-12-20 | 基于氧化铝材料内嵌纳米晶结构的铁电薄膜制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811565502.3A CN109712868A (zh) | 2018-12-20 | 2018-12-20 | 基于氧化铝材料内嵌纳米晶结构的铁电薄膜制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109712868A true CN109712868A (zh) | 2019-05-03 |
Family
ID=66256931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811565502.3A Pending CN109712868A (zh) | 2018-12-20 | 2018-12-20 | 基于氧化铝材料内嵌纳米晶结构的铁电薄膜制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109712868A (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1964076A (zh) * | 2005-11-11 | 2007-05-16 | 三星电子株式会社 | 使用纳米点作为俘获位的半导体存储器件及其制造方法 |
| CN101420012A (zh) * | 2007-10-24 | 2009-04-29 | 中国科学院微电子研究所 | 嵌入纳米晶颗粒的非挥发电阻转变型存储器 |
| WO2010120954A2 (en) * | 2009-04-16 | 2010-10-21 | Advanced Technology Materials, Inc. | Doped zro2 capacitor materials and structures |
| CN103882406A (zh) * | 2012-12-21 | 2014-06-25 | 东京毅力科创株式会社 | 成膜方法 |
| CN105870498A (zh) * | 2016-05-26 | 2016-08-17 | 厦门大学 | 一种复合微孔聚合物电解质及其制备方法和应用 |
| CN106024673A (zh) * | 2015-03-26 | 2016-10-12 | 朗姆研究公司 | 使用具有间歇恢复等离子体的ald氧化硅表面涂层来使自由基重组最小化 |
| CN106058023A (zh) * | 2015-04-08 | 2016-10-26 | 韩国科学技术研究院 | 纳米结构混合颗粒、其制造方法和包括其的装置 |
| CN106558481A (zh) * | 2015-09-24 | 2017-04-05 | 中国科学院微电子研究所 | 半导体器件制造方法 |
| CN106571290A (zh) * | 2015-10-08 | 2017-04-19 | 台湾积体电路制造股份有限公司 | 含铝介电层的形成方法 |
| CN106611702A (zh) * | 2015-10-21 | 2017-05-03 | 超科技公司 | 使用自组装单层形成ald抑制层的方法 |
| US20180158670A1 (en) * | 2016-12-05 | 2018-06-07 | The Regents Of The University Of California | High-k gate dielectrics on 2d substrates, inert surfaces, and 3d materials |
-
2018
- 2018-12-20 CN CN201811565502.3A patent/CN109712868A/zh active Pending
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1964076A (zh) * | 2005-11-11 | 2007-05-16 | 三星电子株式会社 | 使用纳米点作为俘获位的半导体存储器件及其制造方法 |
| CN101420012A (zh) * | 2007-10-24 | 2009-04-29 | 中国科学院微电子研究所 | 嵌入纳米晶颗粒的非挥发电阻转变型存储器 |
| WO2010120954A2 (en) * | 2009-04-16 | 2010-10-21 | Advanced Technology Materials, Inc. | Doped zro2 capacitor materials and structures |
| CN103882406A (zh) * | 2012-12-21 | 2014-06-25 | 东京毅力科创株式会社 | 成膜方法 |
| CN106024673A (zh) * | 2015-03-26 | 2016-10-12 | 朗姆研究公司 | 使用具有间歇恢复等离子体的ald氧化硅表面涂层来使自由基重组最小化 |
| CN106058023A (zh) * | 2015-04-08 | 2016-10-26 | 韩国科学技术研究院 | 纳米结构混合颗粒、其制造方法和包括其的装置 |
| CN106558481A (zh) * | 2015-09-24 | 2017-04-05 | 中国科学院微电子研究所 | 半导体器件制造方法 |
| CN106571290A (zh) * | 2015-10-08 | 2017-04-19 | 台湾积体电路制造股份有限公司 | 含铝介电层的形成方法 |
| CN106611702A (zh) * | 2015-10-21 | 2017-05-03 | 超科技公司 | 使用自组装单层形成ald抑制层的方法 |
| CN105870498A (zh) * | 2016-05-26 | 2016-08-17 | 厦门大学 | 一种复合微孔聚合物电解质及其制备方法和应用 |
| US20180158670A1 (en) * | 2016-12-05 | 2018-06-07 | The Regents Of The University Of California | High-k gate dielectrics on 2d substrates, inert surfaces, and 3d materials |
Non-Patent Citations (1)
| Title |
|---|
| YUE PENG ET.AL: "Nanocrystal-Embedded-Insulator Ferroelectric Negative Capacitance FETs With Sub-kT/q Swing", 《IEEE ELECTRON DEVICE LETTERS》 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI312542B (en) | Atomic layer deposited titanium aluminum oxide films | |
| Guziewicz et al. | Extremely low temperature growth of ZnO by atomic layer deposition | |
| TWI359875B (en) | Method of forming mixed rare earth nitride and alu | |
| Yao et al. | Experimental evidence of ferroelectricity in calcium doped hafnium oxide thin films | |
| KR20060066126A (ko) | 하프늄-기재의 높은-ｋ의 원자층 증착 | |
| CN104379807A (zh) | 原子层沉积 | |
| CN110165053A (zh) | 一种面向铁电存储器应用的ALD制备Hf0.5Zr0.5O2铁电薄膜的方法 | |
| Wang et al. | Ferroelectric yttrium doped hafnium oxide films from all-inorganic aqueous precursor solution | |
| CN109518163A (zh) | 一种锆掺杂二氧化铪铁电薄膜的制备方法、产物及其应用 | |
| TW200541080A (en) | Low temperature nitridation of amorphous high-k metal-oxide in inter-gates insulator stack | |
| Hsain et al. | Reduced fatigue and leakage of ferroelectric TiN/Hf0. 5Zr0. 5O2/TiN capacitors by thin alumina interlayers at the top or bottom interface | |
| CN101660128A (zh) | 一种栅电介质材料立方相HfO2薄膜及其制备方法 | |
| Onaya et al. | Correlation between ferroelectricity and ferroelectric orthorhombic phase of HfxZr1− xO2 thin films using synchrotron x-ray analysis | |
| Popov et al. | Robust semiconductor-on-ferroelectric structures with hafnia–zirconia–alumina UTBOX stacks compatible with CMOS technology | |
| Chen et al. | Ferroelectricity in the Al doped HfO2 | |
| WO2006025350A1 (ja) | 半導体装置及びその製造方法 | |
| CN109712868A (zh) | 基于氧化铝材料内嵌纳米晶结构的铁电薄膜制备方法 | |
| Tian et al. | Improved ferroelectricity and endurance of Hf0. 5Zr0. 5O2 thin films in low thermal budget with novel bottom electrode doping technology | |
| Chou et al. | Wake-up free Hf0. 5Zr0. 5O2 thin film with enhanced ferroelectricity and reliability synthesized by atomic layer crystallization induced by substrate biasing | |
| CN115775687A (zh) | 一种镓掺杂的氧化铪基铁电薄膜电容器及其制备方法 | |
| JP2006229231A (ja) | 非晶質誘電膜及びその製造方法 | |
| Chen et al. | Well‐ordered arrays of ferroelectric single‐crystalline BaTiO3 nanostructures | |
| Alkoy et al. | Effects of Ce, Cr and Er Doping and Annealing Conditions on the Microstructural Features and Electrical Properties of PbZrO3 Thin Films Prepared by Sol–Gel Process | |
| Lin et al. | Enhanced ferroelectric properties of (1 1 1) oriented Pb (Hf0. 3Ti0. 7) O3 thin films deposited using self-buffered layer | |
| Zheng et al. | Effects of annealing conditions on structural and ferroelectric properties of CeO2-HfO2 solid solution thin films on InAs substrates fabricated by chemical solution deposition |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20190503 |