CN106571290A - 含铝介电层的形成方法 - Google Patents

含铝介电层的形成方法 Download PDF

Info

Publication number
CN106571290A
CN106571290A CN201610868198.4A CN201610868198A CN106571290A CN 106571290 A CN106571290 A CN 106571290A CN 201610868198 A CN201610868198 A CN 201610868198A CN 106571290 A CN106571290 A CN 106571290A
Authority
CN
China
Prior art keywords
predecessor
layer
molecular weight
base material
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610868198.4A
Other languages
English (en)
Inventor
瑞姆瓦尔·彼德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN106571290A publication Critical patent/CN106571290A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明的实施例提供一种含铝层的形成方法。上述方法包括：提供基材至原子层沉积室中；以及于原子层沉积室中，进行一或多次的包含第一步骤和第二步骤的一循环，以提供复合层，其中进行此循环的第一步骤包含：施加第一前驱物至基材上，第一前驱物包括具有第一分子量的非铝基成分；以及施加第二前驱物至基材上，第二前驱物包含具有第二分子量的含铝成分，其中第二分子量小于第一分子量，且进行此循环的第二步骤包含：施加第一前驱物至基材上。本发明的方法可制得厚度较薄且低铝原子百分比的含铝层。

Description

含铝介电层的形成方法
技术领域
本发明的实施例是有关于一种含铝介电层的形成方法，且特别是一种经由原子层沉积、注入特定的前驱物而形成含铝介电层的方法。
背景技术
在半导体科技中，采用如氧化锆(ZrO2)以及氧化铪(HfO2)等高介电常数材料可以达到较低的有效氧化层厚度，且不会损害其避免闸极和通道区间的掺质移动的能力。由厚度少于20埃(Angstrom)的高介电常数膜所组成的闸极介电层，难以通过通常具有相对快的沉积速度的化学气相沉积技术来控制。因此，提出原子层沉积(Atomic layer deposition；ALD)，以提供更可控制的沉积速度。
虽然使用原子层沉积形成膜的各种技术已适用于其预定达到的目的，但上述的各种技术上无法完全地满足每一个层面。
发明内容
因此，本发明根据一些实施例，提供一种含铝介电层的形成方法。上述方法包括提供基材至原子层沉积室中；以及，于原子层沉积室中，进行一或多次的包含第一步骤和第二步骤的一循环，以提供复合层。其中，进行上述循环的第一步骤包含施加第一前驱物至基材上，该第一前驱物包括具有第一分子量的非铝基成分；以及，施加第二前驱物至基材上，该第二前驱物包含具有第二分子量的含铝成分，其中第二分子量小于第一分子量，且进行上述循环的第二步骤包含施加第一前驱物至基材上。
本发明也根据一些实施例提供一种含铝介电层的形成方法。上述方法包括提供基材至原子层沉积室中；在第一时间间隔内注入第一前驱物至原子层沉积室中，其中第一前驱物包含具有第一分子量的第一分子；在第二时间间隔内注入第二前驱物至原子层沉积室中，以形成第一层于基材上，其中第二前驱物包含含有铝的第二分子，且第二分子具有第二分子量。第二分子量小于第一分子量。
本发明也根据一些实施例提供一种含铝介电层的形成方法。上述方法包括提供基材至原子层沉积室中；在短时间间隔内注入第一前驱物至原子层沉积室中，其中第一前驱物包含具有第一分子量的第一分子；在短时间间隔内注入第二前驱物至原子层沉积室中，以形成第一铝层于基材上，其中第二前驱物包含含有铝的第二分子，第二分子具有第二分子量，且第二分子量小于第一分子量约80％；以及，在短时间间隔内注入第一前驱物至原子层沉积室中，以形成第二非含铝层于第一含铝层上。
应用本发明的实施例所提供的含铝介电层的形成方法，可通过依序并循环沉积具有特定分子量以及物理尺寸的第一前驱物和第二前驱物，使所得的复合层的铝含量平均值下移，但不实质增加复合层的厚度。
附图说明
结合以下详细说明并配合附图阅读，可更容易理解本发明的实施例。在此强调的是，按照产业界的标准做法，各种特征并未按比例绘制，仅为说明用途。事实上，为了清楚的讨论，各种特征的尺寸可任意放大或缩小。
图1是根据一些实施例所描述的一实施例的含铝介电层的形成方法的部分流程图；
图2A、图2B、图2C、图2D、图2E、图2F以及图2G是根据一些实施例的过程而描述如图1的方法所形成的含铝膜的中间过程的示范剖面图；以及
图3是描述包含由图1的方法所形成的含铝膜的半导体装置的示范剖面图。
其中附图标记为：
100：方法
102、104、106、108、110、112：操作
202：基材
203：顶表面
204：第一前驱物
206、206’：氢氧基团
208、208’：第二前驱物
209、211：层
210：第三前驱物
300：半导体装置
302：半导体基材
303：主动通道区
304、306：源极/漏极特征
308：含铝复合层
309：含铝层
310：闸极电极
311：非含铝层
312：闸极堆栈
具体实施方式
下面的公开提供了许多不同的实施例或示例，用于实现本发明的不同特征。部件和安排的具体实例描述如下，以简化本发明的实施例的公开。当然，这些仅仅是示例且并不意味着对本发明进行限制。此外，本发明可以在各种示例中重复组件符号和/或字母。这种重复是为了简化和清楚的目的，并不决定所讨论的各种实施例和/或配置之间的关系。再者，在后续的说明中叙述在第二特征上方或上形成第一特征可以包括在第一和第二特征形成直接接触的实施例，并且还可以包括一附加特征可以在介于第一和第二特征之间形成的实施例，从而使得第一和第二特征可以不直接接触。
许多高介电常数(High-k dielectric)的介电材料，已被证实可取代二氧化硅。上述高介电常数介电材料可包含二氧化钛(TiO2)、氧化钽(Ta2O5，介电常数k值介于9至27)、氧化铝(Al2O3，介电常数k值约为9)、氧化锆(ZrO2，介电常数k值约为10至25)、氧化铪(HfO2，介电常数k值介于10至25)，以及如多层、多成分和纳米积层(Nanolaminate)的多种组合和混合。再者，引入如铝等三价金属至如氧化锆或氧化铪等高介电常数材料中，有助于增加结晶温度，以便在高温制程条件下，使所得的膜保有非晶性。然而，为了形成具有约50％或更少的百分比的三价金属膜，通常需要形成包含多个非三价金属层(例如氧化铪)以及三价金属层(例如氧化铝)的复合层。在一例子中，可能需要多个含非三价金属层(例如多于9层的氧化铪)，以使含三价金属层中，高比例的铝(例如氧化铝层中为90％或更多)的平均值下移，以形成具有5％的铝原子百分比的复合层，因此反而形成相对厚(例如2nm或更多)的复合层。本发明的实施例提供一种含铝复合高介电常数材料层的形成方法，所得的复合层具有实质薄(例如约2埃)的厚度，且保持低的铝原子百分比(例如约5％或更少的铝原子百分比)。
图1是根据本发明的一或多个实施例所描述的复合膜的形成方法100的流程图。图2A、图2B、图2C、图2D、图2E、图2F以及图2G是描述方法100中，各个中间过程的复合膜200的示范剖面图。请参考图1至图2G以及其他附图，以下详细说明方法100以及复合膜200的示范例。
方法100从操作102开始，其是提供或容置包含顶表面203的基材202至原子层沉积室中，如图2A所示。在一些实施例中，基材202包括硅。选择性地，根据一些实施例，基材202可包括如锗等其他元素半导体。在一些实施例中，基材202可额外地或选择性地包括如碳化硅、砷化镓、砷化铟以及磷化铟等化合物半导体。在一些实施例中，基材202包括如硅锗、碳化硅锗、磷砷化镓以及磷化铟镓等合金半导体。
基材202可包括形成于顶表面的磊晶层，如附于大块半导体晶圆上的磊晶半导体层。在一些实施例中，基材202包括绝缘层上覆硅(Semiconductor-on-insulator；SOI)结构。例如：基材可包括埋层氧化(Buried oxide)层，其可利用如氧离子植入硅晶隔离法(SIMOX)的工艺来形成。在许多实施例中，基材202包括各种p型掺杂区域和/或n型掺杂区域，如p型井、n型井、p型源极/漏极特征和/或n型源极/漏极特征，其可通过离子植入和/或扩散而形成。基材202可包括如电阻、电容、二极管、如场效晶体管(FET)等晶体管的其他功能性特征。基材202可包括横向隔离特征，其是配置以分开形成于基材202上的各种组件。基材202可更包含多层内连结构(Multilayer interconnection；MLI)的一部分。多层内连结构包括多个金属层中的金属线。在目前的实施例中，基材202可包括晶体管的主动通道区。如此，后续形成于基材/顶表面203上的层/膜可为闸极介电层。
方法100接着进行操作104，其是施加/注入第一前驱物204至上述腔室中，以形成氢终端表面203，如图2B所示。在图2B所示的实施例中，可通过注入氧基前驱物(例如水)至腔室中，而表面203遂可被多个氢氧基团206所覆盖，以构建上述的氢终端表面203。然而，任何用以形成上述的氢终端表面的各式氧基前驱物，皆属于本发明的实施例的范畴。一般而言，在注入氧基前驱物至腔室之前，腔室和/或基材202可维持于较高的温度，例如：约80℃至约150℃，且腔室具有约0.1mbar至约0.2mbar的压力。在一些实施例中，在后续操作(例如至操作112)中维持上述较高的温度和压力的范围。注入氧基前驱物至腔室中的操作可持续一短时间间隔(例如约0.1秒至约0.5秒)，并接着进行如氩气、氦气和/或氢气等惰性气体的驱气(Purge)。上述驱气制程可清除过量或未反应的第一前驱物。
方法100接着进行操作106，其是施加/注入第二前驱物208至腔室中，如图2C所示。在一些实施例中，第二前驱物208可包括分子量约为355Da的四(二甲氨基)铪(TetrakisDiMethylAminoHafnium；TDMAHf)，和/或分子量约为324Da的四(乙基甲基氨基)锆(TetrakisEthylMethylAminoZirconium；TEMAZr)。在其他实施例中，第二前驱物208可包括分子量约为300Da至约为400Da的四(二甲氨基)铪(TDMAHf)和/或分子量约为300Da至约为400Da的四(乙基甲基氨基)锆(TEMAZr)。
当基材/腔室维持上述较高的温度和压力时，注入第二前驱物208的操作可包括以约100标准立方厘米/分钟(Standard cubic centimeters per minute；sccm)至约300sccm的流速，在一短时间间隔(例如约0.1秒至约2秒)中，将第二前驱物208流入腔室中。如此，至少一部分的第二前驱物208可与基材202上的氢氧基团206反应并结合(如图2D所示)。在第二前驱物208注入腔室后，接着将例如氩气、氦气和/或氢气等惰性气体，注入腔室中。上述的驱气制程可清除任何过量或未反应的第二前驱物。
请参考图1至图2D，方法100包括操作108，其是施加/注入第三前驱物210至腔室中。在一些实施例中，第三前驱物210可包括分子量约为70Da的三甲基铝(TriMethylAluminium；TMAl)。在其他实施例中，第三前驱物210可包括分子量约30Da至约150Da的三甲基铝(TMAl)。在第二前驱物208具有约300Da至约400Da的分子量，且第三前驱物210具有约30Da至约150Da的分子量的例子中，第二前驱物208和第三前驱物210的分子量的实质差异可为约50％至约93％。
上述第三前驱物可为含铝前驱物。例如：第三前驱物可为选自于由氯化铝、碘化铝等所组成的群组中的含铝前驱物。当基材/腔室维持上述较高的温度和压力时，注入第三前驱物210的操作可包括以约50sccm至约300sccm的流速，在一短时间间隔(例如约0.1秒至约0.5秒)中，将第三前驱物210流入腔室中。如此，至少一部分的第三前驱物210可与基材202上未与第二前驱物208反应/结合的剩余的氢氧基团206反应并结合(如图2E所示)。在第三前驱物210注入腔室后，接着将例如氩气、氦气和/或氢气等惰性气体，注入腔室中。上述的驱气制程可清除任何过量或未反应的第三前驱物。
接着请继续参考图2E，在第二前驱物208和第三前驱物210与氢氧基团206反应并结合后，层209形成于基材202上。特别是，由于第二前驱物208和第三前驱物210在分子量和物理尺寸上的实质差异的事实，第一部分的氢氧基团206可与第二前驱物208反应并结合，而第二部分的氢氧基团206可与第三前驱物210(含铝前驱物)反应并结合。所形成的层209是由第二前驱物208以及第三前驱物210以2：1的比例组成，以使介电层中的铝原子百分比(Atomic percentage)/比例(Ratio)(或浓度(Concentration))可为约10％。在一些实施例中，层209可具有约1埃的厚度。
方法100接着进行操作110，其是施加/注入第一前驱物204至腔室中，使得层209被另外的多个氢氧基团206’所覆盖，如图2F所示。如图所示，氢氧基团206’系设于层209上，并与第二前驱物208和第三前驱物210反应并结合，上述第二前驱物208和第三前驱物210已与氢氧基团206键结。在第一前驱物204注入腔室后，接着将例如氩气、氦气和/或氢气等惰性气体，注入腔室中。上述的驱气制程可清除任何过量或未反应的第一前驱物。
方法100继续进行操作112，其是施加/注入第二前驱物208’至腔室中，以形成层211于层209之上，如图2G所示。在一些实施例中，第二前驱物208’可包括分子量约为355Da的四(二甲氨基)铪(TDMAHf)，及/或分子量约为324Da的四(乙基甲基氨基)锆(TEMAZr)。在其他实施例中，第二前驱物208’可包括分子量为约300Da至约400Da的四(二甲氨基)铪(TDMAHf)和/或分子量为约300Da至约400Da的四(乙基甲基氨基)锆(TEMAZr)。在一些实施例中，第二前驱物208’是由与第二前驱物208相同的材料所形成。选择性地，在其他实施例，第二前驱物208’是由与第二前驱物208不同的材料所形成。
当基材/腔室维持上述较高的温度和压力时，注入第二前驱物208’的操作可包括以约100sccm至约300sccm的流速，在一短时间间隔(例如约0.1秒至约2秒)中，将第二前驱物208’流入腔室中。如此，至少一部分的第二前驱物208’可与氢氧基团206’(如图2G所示)反应并结合，以形成层211(非含铝层)。因此，所形成的层211可包括约为0％的铝百分比。在一些实施中，层211可具有约1埃的厚度。在第二前驱物208’注入腔室后，接着将例如氩气、氦气和/或氢气等惰性气体，注入腔室中。上述的驱气制程可清除任何过量或未反应的第二前驱物。
在操作112之后，方法100可继续进行退火步骤。进行退火步骤可改善所形成的层209/层211的品质，并转而形成包含层209和层211的复合层。在一些实施例中，上述退火步骤可包括于氮气中，加热基材202与所形成的层209和层211至较高的温度(例如约250℃)达约30秒。
请参考图1，在操作112之后，方法100可重回操作104，进行一或多个循环。在目前的实施例中，所述的“循环”代表依序进行一连串的操作104至操作112。在一些实施例中，任何循环的次数皆可进行，直到达成预定的复合层厚度。例如：如图2G所示的实施例，其是进行一个循环。换言之，形成一层含铝介电层209(铝原子百分比约为10％，厚度约为1埃)以及一层非含铝层211(0％的铝原子百分比，厚度约为1埃)，其所形成的复合层具有约5％的铝原子百分比，且其厚度约为2埃。倘若复合层的预定厚度为约4埃，并具有约5％的铝原子百分比，则可进行两个循环以达到预定的目标。
图1所示的方法100仅为例子，为适当使用方法100，其中的一或多个操作可被加入、省略或交换，但不脱离本发明的实施例的范畴。在一例子中，若复合层的预定厚度为约4埃，且铝原子百分比为约2％至约3％，复合层可包含一层含铝层以及三层非含铝层。为了形成上述的复合层，可先形成含铝层，然后利用一个循环(操作104至操作112)，以使含铝层被非含铝层所覆盖，并后续地反复进行操作110至操作112三次。在另一例子中，若复合层的预定厚度为约10埃，且铝原子百分比为5％，复合层可包括5个含铝层和5个非含铝层。为了形成上述的复合层，可先形成含铝层，然后利用一个循环(操作104至操作112)，以使含铝层被非含铝层所覆盖，并接着反复进行操作104至操作112四次，以形成其他4个含铝层/非含铝层。
图3是描述一实施例所述的包含利用方法100所形成的含铝复合层308的半导体装置300的示意图。在图3所示的实施例中，半导体装置300包括半导体基材302，其包含主动通道区303、源极/漏极特征304/306，以及形成于主动通道区303上的闸极堆栈312。闸极堆栈312包括含铝复合层308以与门极电极310。在如图3所示的特定实施例中，含铝复合层308可作为半导体装置300的闸极介电层，且特别是，闸极介电层(含铝复合层308)可进一步为如前述的多层。在所示的实施例中，闸极介电层308包括2个含铝层309以及2个非含铝层311。根据本发明的实施例，所述含铝复合层308可因此具有约5％的铝原子百分比，以及约4埃的厚度。
本发明的实施例提供许多优点，以形成含铝膜。在一例子中，依序地施加/注入2种前驱物至原子层沉积室中，其中上述2种前驱物的分子量是实质不同，可形成相对低的铝原子百分比(例如约10％的铝原子百分比)的自限制(Self-limiting)层，但可保持上述层的厚度为约1埃。传统上，为了形成具有如上述的低铝原子百分比的层或复合层，需进行多层法，其是通过堆栈多个不含铝的层，以使相对高的铝原子百分比的平均值下移。一般而言，上述方法可能造成所形成的复合层具有相对厚的厚度，若复合层作为闸极介电层，则可能产生，例如闸极控制能力、可扩充性不佳等不足。
因此，本发明根据一些实施例，提供一种含铝膜的形成方法。上述方法包括提供基材至原子层沉积室中；以及，于原子层沉积室中，进行一或多次的包含第一步骤和第二步骤的一循环，以提供复合层。其中，进行此循环的第一步骤包含施加第一前驱物至基材上，该第一前驱物包括具有第一分子量的非铝基成分；以及，施加第二前驱物至基材上，该第二前驱物包含具有第二分子量的含铝成分，其中第二分子量小于第一分子量，且进行此循环的第二步骤包含施加第一前驱物至基材上。
本发明也根据一些实施例提供一种含铝膜的形成方法。上述方法包括提供基材至原子层沉积室中；在第一时间间隔内注入第一前驱物至原子层沉积室中，其中第一前驱物包含具有第一分子量的第一分子；在第二时间间隔内注入第二前驱物至原子层沉积室中，以形成第一层于基材上，其中第二前驱物包含含有铝的第二分子，且第二分子具有第二分子量。第二分子量小于第一分子量。
本发明也根据一些实施例提供一种含铝膜的形成方法。上述方法包括提供基材至原子层沉积室中；在一短时间间隔内注入第一前驱物至原子层沉积室中，其中第一前驱物包含具有第一分子量的第一分子；在一短时间间隔内注入第二前驱物至原子层沉积室中达一短时间间隔，以形成第一铝层于基材上，其中第二前驱物包含含有铝的第二分子，第二分子具有第二分子量，且第二分子量小于第一分子量约80％；以及，在一短时间间隔内注入第一前驱物至原子层沉积室中，以形成第二非含铝层于第一含铝层上。
前述内容概述多个实施例的特征，以使本领域技术人员可进一步了解本发明的实施例的发明目的。本领域技术人员应可轻易利用本发明的实施例作为基础，设计或修改其他过程及结构，以执行此处所描述的实施例的相同的目的和/或达到相同的优点。本领域技术人员亦应可了解，上述相等的结构并未脱离本发明的实施例的精神和范围，且在不脱离本发明的实施例的精神及范围下，其可经修改、取代或替换。

Claims (1)

1.一种含铝介电层的形成方法，其特征在于包含：
提供一基材至一原子层沉积室中；以及
于该原子层沉积室中，进行一或多次的包含第一步骤和一第二步骤的一循环，以提供一复合层，
其中进行该循环的该第一步骤包含：
施加一第一前驱物至该基材上，其中该第一前驱物包含具有一第一分子量的一非铝基成分；以及
施加一第二前驱物至该基材上，其中该第二前驱物包含具有一第二分子量的一铝基成分，且该第二分子量低于该第一分子量，且
其中进行该循环的该第二步骤包含施加该第一前驱物至该基材上。
CN201610868198.4A 2015-10-08 2016-09-30 含铝介电层的形成方法 Pending CN106571290A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/878,016 US10312077B2 (en) 2015-10-08 2015-10-08 Method for forming aluminum-containing dielectric layer
US14/878,016 2015-10-08

Publications (1)

Publication Number Publication Date
CN106571290A true CN106571290A (zh) 2017-04-19

Family

ID=58498907

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610868198.4A Pending CN106571290A (zh) 2015-10-08 2016-09-30 含铝介电层的形成方法

Country Status (3)

Country Link
US (1) US10312077B2 (zh)
CN (1) CN106571290A (zh)
TW (1) TW201724180A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107527806A (zh) * 2017-09-29 2017-12-29 睿力集成电路有限公司 介电薄膜、介电层结构及制作方法
CN109712868A (zh) * 2018-12-20 2019-05-03 西安电子科技大学 基于氧化铝材料内嵌纳米晶结构的铁电薄膜制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10978337B2 (en) 2018-09-18 2021-04-13 Taiwan Semiconductor Manufacturing Co., Ltd. Aluminum-containing layers and methods of forming the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8487378B2 (en) 2011-01-21 2013-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Non-uniform channel junction-less transistor
US8887106B2 (en) 2011-12-28 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method of generating a bias-adjusted layout design of a conductive feature and method of generating a simulation model of a predefined fabrication process
US8729634B2 (en) 2012-06-15 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with high mobility and strain channel
US8826213B1 (en) 2013-03-11 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Parasitic capacitance extraction for FinFETs
US8943455B2 (en) 2013-03-12 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for layout verification for polysilicon cell edge structures in FinFET standard cells
US20140264224A1 (en) * 2013-03-14 2014-09-18 Intermolecular, Inc. Performance Enhancement of Forming-Free ReRAM Devices Using 3D Nanoparticles

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107527806A (zh) * 2017-09-29 2017-12-29 睿力集成电路有限公司 介电薄膜、介电层结构及制作方法
CN109712868A (zh) * 2018-12-20 2019-05-03 西安电子科技大学 基于氧化铝材料内嵌纳米晶结构的铁电薄膜制备方法

Also Published As

Publication number Publication date
TW201724180A (zh) 2017-07-01
US10312077B2 (en) 2019-06-04
US20170103883A1 (en) 2017-04-13

Similar Documents

Publication Publication Date Title
Sheng et al. Amorphous IGZO TFT with high mobility of∼ 70 cm2/(V s) via vertical dimension control using PEALD
US7939455B2 (en) Method for forming strained silicon nitride films and a device containing such films
CN103681285B (zh) 包括无氟钨阻挡层的半导体器件及其制造方法
US7651729B2 (en) Method of fabricating metal silicate layer using atomic layer deposition technique
US7135361B2 (en) Method for fabricating transistor gate structures and gate dielectrics thereof
KR101639464B1 (ko) 유효 산화물 두께가 감소된 하이-ｋ게이트 스택의 형성 방법
KR102393908B1 (ko) 유전체 구조물들을 제조하기 위한 방법 및 장치
US20060258078A1 (en) Atomic layer deposition of high-k metal oxides
US20040191997A1 (en) Method for manufacturing semiconductor device
US20060153995A1 (en) Method for fabricating a dielectric stack
US20120074533A1 (en) Structures And Techniques For Atomic Layer Deposition
US8138076B2 (en) MOSFETs having stacked metal gate electrodes and method
US20040214399A1 (en) Atomic layer deposited ZrTiO4 films
CN106571290A (zh) 含铝介电层的形成方法
US7741202B2 (en) Method of controlling interface layer thickness in high dielectric constant film structures including growing and annealing a chemical oxide layer
CN111384178B (zh) 半导体器件以及用于制造此类半导体器件的方法
US6828200B2 (en) Multistage deposition that incorporates nitrogen via an intermediate step
US20130256803A1 (en) Method of integrating buried threshold voltage adjustment layers for cmos processing
TWI758629B (zh) 包括石墨烯擴散阻障的電子元件及形成此電子元件的方法
US20060273411A1 (en) In-situ nitridation of high-k dielectrics
US8802579B2 (en) Semiconductor structure and fabrication method thereof
US20150380309A1 (en) Metal-insulator-semiconductor (MIS) contact with controlled defect density
US11869927B2 (en) Method of manufacturing semiconductor device
KR20210149901A (ko) 재료 구조들을 향상시키기 위한 처리들
US20120091542A1 (en) Methods for the deposition of ternary oxide gate dielectrics and structures formed thereby

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170419

WD01 Invention patent application deemed withdrawn after publication