JP6290382B2 - リジッド−フレキシブル回路インタコネクト - Google Patents

Description

本明細書に記載の実施形態は、複数のプリント回路基板（ＰＣＢ）間のインタコネクトに関する。より詳細には、実施形態は、ファインピッチ結合を有するリジッド−フレックスＰＣＢのリジッドＰＣＢとフレキシブルＰＣＢとの間のインタコネクトに関する場合がある。

プリント回路基板（ＰＣＢ）は、リジッド部及びフレキシブル部の両方を備え得る。このようなＰＣＢは、通常、「リジッド−フレックス」ＰＣＢ又はリジッド−フレックス回路と記載される。リジッド−フレックスＰＣＢは、フレキシブルＰＣＢの電気導体パッドをリジッドＰＣＢの電気導体パッドへ導通するように結合させることによって形成され得る。

従来のリジッド−フレックスＰＣＢは、フレキシブルＰＣＢとリジッドＰＣＢとの境界面においてフレキシブルＰＣＢをリジッドＰＣＢへ導通しないようにさらに結合させるための、誘電体支持部を備え得る。誘電体支持部は、フレキシブルＰＣＢとリジッドＰＣＢとの間の電気導体結合を機械的に支持することができる。

一部の用途では、フレキシブルＰＣＢ及び／又はリジッドＰＣＢ上にファインピッチ導体パッドを使用し得る。熱圧着などの従来のファインピッチ結合処理は、リジッドＰＣＢ及びフレキシブルＰＣＢの境界面に対して誘電体支持部が導入されることを可能としないような、リジッドＰＣＢとフレキシブルＰＣＢとの間の接続（リジッド−フレックス・インタコネクトとして本明細書に記載される）を生じる場合がある。誘電体支持部の欠如によって、機械的に誘導される故障の影響を受けやすい、このようなリジッド−フレックス・インタコネクトを使用する回路が残る場合がある。

ファインピッチ結合を行うために異方性導電フィルム（ＡＣＦ）を使用することにより、結果として生じるリジッド−フレックス・インタコネクトの機械的支持を向上することができる。しかし、ＡＣＦは、特に高速信号がＡＣＦを通過する際に、そのＡＣＦ中の電気導体粒子上に表皮効果（例えば、電流集中）を生じ得る。ＡＣＦの使用によって、フレキシブルＰＣＢの導体パッドとリジッドＰＣＢの導体パッドとの間にＡＣＦの誘電性エポキシが挟まれると、回路に寄生容量が導入される場合がある。さらに、ＡＣＦは、計算が困難なインダクタンスを回路に導入し得る。

これに加えて、ＡＣＦ結合部の接触抵抗についての導通機構は、複雑で十分に理解されていない場合がある。一部の例では、接触抵抗は、結合部の接触表面の性質や結合部における温度ストレスや、結合部の変形の度合などの要因によって影響される場合がある。さらに、ＡＣＦ結合部のインピーダンスは、圧力に敏感であり得る。これに加えて、生産中にＡＣＦ結合部の品質を制御することが難しい場合がある。

一例のプリント回路基板（ＰＣＢ）の平面図。 図１ＡのＰＣＢの側断面図。 図１ＡのＰＣＢを備える一例のインタコネクトの側断面図。 別例のＰＣＢの平面図。 図２ＡのＰＣＢの側断面図。 図２ＡのＰＣＢを備える一例のインタコネクトの側断面図。 別例のＰＣＢの平面図。 図３ＡのＰＣＢの側断面図。 図３ＡのＰＣＢを備える一例のインタコネクトの側断面図。 別例のＰＣＢの平面図。 図４ＡのＰＣＢの側断面図。 図４ＡのＰＣＢを備える一例のインタコネクトの側断面図。

本概要では、「発明を実施するための形態」に詳細を後述する着想の一部を簡単に紹介する。本概要は、本発明の主題に関する重要な特徴や本質的特性を特定することを意図したものでもなく、本発明の特許請求の範囲を決定する際の補助として用いられることを意図したものでもない。

一例の実施形態では、回路インタコネクトは第１プリントＰＣＢ、第２ＰＣＢ、スペーサ及び電気導体はんだジョイントを備える。第１ＰＣＢは、第１電気導体パッドを備える。第２ＰＣＢは、第２電気導体パッドを備える。スペーサは、はんだ付け処理により第１電気導体パッドと第２電気導体パッドとが導通するように接続された後に第１ＰＣＢと第２ＰＣＢとの間に空間が残るべく、第２ＰＣＢに対して第１ＰＣＢを配置するように構成されている。電気導体はんだジョイントは、第１電気導体パッドと第２電気導体パッドとを導通するように接続する。

別例の実施形態では、リジッド−フレックス回路は、リジッド−フレックス・インタコネクトを備える。リジッド−フレックス・インタコネクトは、フレキシブルＰＣＢ、リジッドＰＣＢ、複数の電気導体はんだジョイントを備える。フレキシブルＰＣＢは、第１の複数の電気導体パッドを備える。フレキシブルＰＣＢは、また、そのフレキシブルＰＣＢ上に複数の第１スペーサが形成されるように第１誘電体層により覆われている複数の第１電気導体板を備える。リジッドＰＣＢは、第２の複数の電気導体パッドを備える。リジッドＰＣＢは、また、該リジッドＰＣＢ上に複数の第２スペーサが形成されるように第２誘電体層により覆われている複数の第２電気導体板を備える。複数の電気導体はんだジョイントは、第１の複数の電気導体パッドと第２の複数の電気導体パッドとを導通するように接続する。複数の第１スペーサは、はんだ付け処理の結果として第１の複数の電気導体パッドと第２の複数の電気導体パッドとが導通するように接続された後に、フレキシブルＰＣＢとリジッドＰＣＢとの間に空間が残るべく、はんだ付け処理中に第１の複数の電気導体パッドと第２の複数の電気導体パッドとが導通するように接続されるときに、複数の第２スペーサに当接するように配置される。

別例の実施形態では、回路インタコネクトは、第１ＰＣＢ、第２ＰＣＢ及びはんだ層を備える。第１ＰＣＢは、第１基板と、第１導体トレースであって、第１基板の第１隣接縁部から第１導体トレースの第１端部が後退しているように第１基板上に配置されている第１導体トレースとを備える。第２ＰＣＢは、第２基板と、第２導体トレースであって、第２基板の第２隣接縁部から第２導体トレースの第２端部が後退しているように第２基板上に配置されている第２導体トレースとを備える。はんだ層は、はんだ付け処理の後に第１基板と第２導体トレースとの間に空間が残るべく、第１導体トレースの第１端部と第２導体トレースの第２端部とを導通するように接続する。

追加の特徴及び利点は後述の説明に示されており、ある程度は本明細書の記載から明らかであるが、実施形態を実施することにより確認することもできる。本実施形態の特徴及び利点は、特許請求の範囲において特に示される手段や組み合わせによって実現及び達成される。前述の及び他の特徴は、後述の説明及び特許請求の範囲からより完全に明らかとなるが、後述の実施形態を実施することによって確認することもできる。

添付の図面に示された本発明の具体的な実施形態を参照することによって、本発明についてより詳細に説明する。これらの図面は本発明の典型的な実施形態を示したものであり、したがって、本発明の範囲を限定するものと見なされない。添付の図面によって、本発明をさらに具体的にかつ詳細に説明する。

実施形態は、リジッドＰＣＢとフレキシブルＰＣＢとの間における、ファインピッチの、はんだ付けによる、冶金的な電気導体接続を可能とするとともに、リジッド−フレックス・インタコネクトに誘電体支持部が導入されるようにリジッドＰＣＢとフレキシブルＰＣＢとの間の空間を維持する、リジッド−フレックス・インタコネクトに関する。

ここで、類似の構造を類似の参照符号と共に提供する図を参照する。図面は例示の実施形態の概略を表現しているものであって特許を請求する主題の範囲を限定するものではなく、図面は必ずしも縮尺に応じて示されていない。

図１Ａは、一例のＰＣＢ１００の平面図である。図１Ｂは、ＰＣＢ１００の側断面図である。ＰＣＢ１００は、リジッドＰＣＢ又はフレキシブルＰＣＢであってよい。
図１Ａと１Ｂとを合わせて参照すると、ＰＣＢ１００は回路層１１０（図１Ｂ）を備え、回路層１１０は、電気導体トレース１０５（図１Ａ）、電気導体グランド層１０７（図１Ｂ）、及び基板１０９（図１Ｂ）などを備え得る。回路層１１０は、１つ以上の電気導体パッド１０４に導通するように接続され得る。パッド１０４は、ＰＣＢ１００を他の回路素子に導通するように接続させることができる。特に、一部の例では、パッド１０４はＰＣＢ１００を別のＰＣＢに導通するように接続させてよい。

パッド１０４は、ファインピッチ・パッドであってよい。例えば、パッド１０４は約０．２８ミリメートル（ｍｍ）以下の直径を有することができ、約０．７ｍｍ以下のピッチ（隣接するパッド１０４同士の間の中心間距離など）を有することができる。しかし、本明細書に記載の実施形態では、０．２８ｍｍ超の他の直径、０．７ｍｍ超の他のピッチ、又はその両方を有するパッド１０４が使用されてよい。

ＰＣＢ１００は、１つ以上の板１０６を備える。板１０６は、電気導体材料から形成されてよく、パッド１０４のように回路層１１０に対して導通するように接続され得る。したがって、板１０６は、同程度の正確性と精度、及び／又はパッド１０４と同一の処理と共に形成され得る。

ＰＣＢ１００は、誘電体層１０２を備える。一部の実施形態では、誘電体層１０２は、はんだマスク又はポリイミド・カバーレイを備え得る。
パッド１０４は、そのパッド１０４がＰＣＢ１００の外へ導通接続を形成できるように、誘電体層１０２により露出される。一部の実施形態では、パッド１０４と誘電体層１０２とは、ＮＳＭＤ（ｎｏｎ−ｓｏｌｄｅｒ ｍａｓｋ ｄｅｆｉｎｅｄ）パッド１０４を形成してよい。

対照的に、板１０６は、その板１０６がＰＣＢ１００の外へ導通接続を形成できないように、誘電体層１０２により覆われている。板１０６と板１０６を覆う誘電体層１０２とは、スペーサ１０８として本明細書に記載される、ＰＣＢ上の１つ以上の突起部を形成する。

図１Ｃは、ＰＣＢを備える一例のインタコネクト１１２の側断面図である。インタコネクト１１２は、第２ＰＣＢ１１４も備える。そのＰＣＢ１１４は、一般にＰＣＢ１００に対応し得る。ＰＣＢ１００がリジッドＰＣＢである場合、ＰＣＢ１１４はフレキシブルＰ
ＣＢであってよい。ＰＣＢ１００がフレキシブルＰＣＢである場合、ＰＣＢ１１４はリジッドＰＣＢであってよい。一部の実施形態では、ＰＣＢ１００とＰＣＢ１１４との両方がフレキシブルＰＣＢであってもよく、リジッドＰＣＢであってもよい。

ＰＣＢ１１４は、一般にＰＣＢ１００のパッド１０４に対応する１つ以上の電気導体パッド１１６を備える。さらに、ＰＣＢ１１４は、一般にＰＣＢ１００のスペーサ１０８に対応する１つ以上のスペーサ１１８を備える。

ＰＣＢ１００とＰＣＢ１１４とは、ＰＣＢ１００のパッド１０４がＰＣＢ１１４のパッド１１６に対して少なくとも部分的に位置合わせされ、はんだ付けされることができるように、構成され得る。パッド１０４は、はんだジョイント１２０によりパッド１１６にはんだ付けされる（例えば、導通するように接続される）ことができる。

一部の実施形態では、パッド１０４は、パッド１０４及び／又はパッド１１６に取り付けられるＢＧＡ（ｂａｌｌ ｇｒｉｄ ａｒｒａｙ）はんだボールを介して、パッド１１６にはんだ付けされ得る。これに代えて、又はこれに加えて、パッド１０４及び／又はパッド１１６は、はんだにより予めスズ化されてよい。スズ、銀、銅、インジウム、ビスマス、金及び／又は他の適切な構成要素を有するはんだを含む、任意の適切なはんだが使用されてよい。

はんだ付け処理は、熱圧着又はホットバー接合などを含み得る。ＰＣＢ１００とＰＣＢ１１４とは、パッド１０４及び／又はパッド１１６に塗布されるはんだが溶融し、パッド１０４の各々をパッド１１６のうちの対応するものに導通するように接続するべく、位置合わせされ、適切な荷重及び適切な熱により合わせられる。パッド１０４とパッド１１６とが溶融したはんだにより導通するように接続された後、はんだが凝固してはんだジョイントを形成するように熱が取り除かれ得る。

ＰＣＢ１００とＰＣＢ１１４とは、はんだ付け処理によりパッド１０４とパッド１１６とがはんだ付けされて合わせられる間、スペーサ１０８がスペーサ１１８に少なくとも部分的に当接するように構成され得る。ＰＣＢ１００とＰＣＢ１１４とが合わせられてはんだが溶融される間にスペーサ１０８とスペーサ１１８とが当接し、インタコネクト１１２のＰＣＢ１００とＰＣＢ１１４との間に空間が残るようにＰＣＢ１１４に対してＰＣＢ１００を配置する。図示される実施形態では、スペーサ１０８とスペーサ１１８とは、各々、ＰＣＢ１００とＰＣＢ１１４との間に残る空間の高さの半分にほぼ等しい高さを有する。一部の形態では、スペーサ１０８とスペーサ１１８とは、ＰＣＢ１００とＰＣＢ１１４との間に残る空間の高さのうちの異なる部分を埋める、異なる高さを有してよい。

結果として生じる空間は、誘電体支持部１２２により満たされ得る。誘電体支持部１２２は、アンダーフィル、液晶ポリマー（ＬＣＰ）及びエポキシなどを含み得る。誘電体支持部１２２は、キャピラリ処理を通してＰＣＢ１００とＰＣＢ１１４との間の空間に導入され得る。誘電体支持部１２２は、インタコネクト１１２に機械的支持を加えることができる。

図２Ａは、別例のＰＣＢ２００の平面図である。図２Ｂは、ＰＣＢ２００の側断面図である。ＰＣＢ２００は、リジッドＰＣＢ又はフレキシブルＰＣＢであってよい。ＰＣＢ２００は、誘電体層１０２、パッド１０４、導体トレース１０５、導体グランド層１０７、基板１０９及び回路層１１０などの、図１Ａ〜１ＣのＰＣＢ１００の構成要素と類似する、又は同一である一部の構成要素を含み、そのより詳細な記述はすでに前述されている。

図２Ａと図２Ｂとを組み合わせて参照すると、ＰＣＢ２００は板２０２を備える。板２
０２は、ＬＣＰなどの誘電体材料を含み得る。一部の実施形態では、板２０２は、ＬＣＰなどの誘電体材料により覆われている図１Ａ〜１Ｃの板１０６と類似の、又は同一の電気導体板などの導体フィーチャ（図示せず）を備えてよい。

誘電体層１０２と板２０２とは、スペーサ２０４及び／又はスペーサ２０５として本明細書に記載される、ＰＣＢ２００上の１つ以上の突起部を形成し得る。
一部の実施形態では、スペーサ２０５は、誘電体層１０２の最上面に板２０２を形成することにより作成され得る。これに代えて、又はこれに加えて、スペーサ２０４は、回路層１１０上に板２０２を形成し、その板２０２を誘電体層１０２により覆うことにより作成されてよい。

図２Ｃは、ＰＣＢ２００を備える一例のインタコネクト２０６の側断面図である。インタコネクト２０６は、誘電体支持部１２２などの、図１Ｃのインタコネクト１１２の構成要素と類似する、又は同一である一部の構成要素を含み、そのより詳細な記述はすでに前述されている。

インタコネクト２０６は、第２ＰＣＢ２０８も備える。ＰＣＢ２００がリジッドＰＣＢである場合、ＰＣＢ２０８はフレキシブルＰＣＢであってよい。ＰＣＢ２００がフレキシブルＰＣＢである場合、ＰＣＢ２０８はリジッドＰＣＢであってよい。一部の実施形態では、ＰＣＢ２００とＰＣＢ２０８との両方がフレキシブルＰＣＢであってもよく、リジッドＰＣＢであってもよい。

インタコネクト２０６は、図１Ｃを参照して記載されるインタコネクト１１２に一般に対応するはんだ付け処理を介して形成され得る。
ＰＣＢ２００とＰＣＢ２０８とが合わせられてはんだが溶融される間、スペーサ２０４及び／又はスペーサ２０５とＰＣＢ２０８の面２１０とが当接し、インタコネクト２０６のＰＣＢ２００とＰＣＢ２０８との間に空間が残るようにＰＣＢ２０８に対してＰＣＢ２００を配置する。一部の実施形態では、スペーサ２０４及び／又はスペーサ２０５は、ＰＣＢ２００とＰＣＢ２０８との間に残る空間の高さにおよそ等しい高さを有し得る。

スペーサ２０４とスペーサ２０５とは一方のＰＣＢ（例えば、ＰＣＢ２００）上のみに位置するように示されるが、一部の実施形態では、スペーサ２０４及び／又はスペーサ２０５は、両方のＰＣＢ（例えば、ＰＣＢ２００及びＰＣＢ２０８）上に位置してよい。これに代えて、又はこれに加えて、一方のＰＣＢ上のスペーサ２０４及び／又はスペーサ２０５は、図１Ｃを参照して記載されるスペーサ１０８とスペーサ１１８とに類似して、他方のＰＣＢ上に位置する対となるスペーサ（図示せず）に少なくとも部分的に当接してよい。

結果として生じる空間は、図１Ｃのインタコネクト１１２を参照して記載されるものに一般に対応するように、誘電体支持部１２２により満たされ得る。
図３Ａは、別例のＰＣＢ３００の平面図である。図３Ｂは、ＰＣＢ３００の側断面図である。ＰＣＢ３００は、リジッドＰＣＢ又はフレキシブルＰＣＢであってよい。ＰＣＢ３００は、誘電体層１０２、パッド１０４、導体トレース１０５、導体グランド層１０７、基板１０９及び回路層１１０などの、図１Ａ〜１ＣのＰＣＢ１００の構成要素と類似する、又は同一である一部の構成要素を含み、そのより詳細な記述はすでに前述されている。

電気導体スタッド３０２は、パッド１０４上に形成され得る。一部の実施形態では、導体スタッド３０２は、金、銅又は銀などから形成され得る。導体スタッド３０２は、基部３０３と突起部３０５とを備え得る。

図３Ｃは、ＰＣＢ３００を備える一例のインタコネクト３０４の側断面図である。インタコネクト３０４は、パッド１１６及び誘電体支持部１２２などの、図１Ｃのインタコネクト１１２の構成要素と類似する、又は同一である一部の構成要素を含み、そのより詳細な記述はすでに前述されている。

インタコネクト３０４は、はんだ３０８によりコーティングされるパッド１１６を備える第２ＰＣＢ３０６も備える。ＰＣＢ３００がリジッドＰＣＢ３００である場合、ＰＣＢ３０６はフレキシブルＰＣＢ３０６であってよい。ＰＣＢ３００がフレキシブルＰＣＢ３００である場合、ＰＣＢ３０６はリジッドＰＣＢ３０６であってよい。一部の実施形態では、ＰＣＢ３００とＰＣＢ３０６との両方がフレキシブルＰＣＢであってもよく、リジッドＰＣＢであってもよい。

インタコネクト３０４は、熱圧着又はホットバー結合などのはんだ付け処理を介して、形成され得る。ＰＣＢ３００とＰＣＢ３０６とは、位置合わせされ、適切な荷重及び適切な熱により合わせられることにより、パッド１１６と導体スタッド３０２の突起部３０５とに塗布されるはんだ３０８が少なくとも部分的に溶融し、パッド１０４の各々をパッド１１６のうちの対応するものに導通するように接続する。パッド１０４とパッド１１６とが溶融したはんだ３０８及び／又は導体スタッド３０２によって導通するように接続された後、はんだ３０８及び／又は導体スタッド３０２が凝固するように熱が取り除かれ得る。

導体スタッド３０２は、ＰＣＢ３００とＰＣＢ３０６とが適切な熱のもとで合わせられるとき、そのＰＣＢ３００とＰＣＢ３０６との間の空間を維持する。導体スタッド３０２は、はんだ付け処理中に部分的に溶融、軟化及び／又は変形をすることができ、突起部３０５は平坦化されるか、溶融されるか、基部３０３及び／又は、はんだ３０８の中に圧縮されるか、それらのうちの１つ以上が行われる。基部３０３（突起部３０５より大きい）は、はんだ付け処理中の溶融、軟化及び／又は変形に十分に耐えることができ、その基部３０３はスペーサとして機能し、はんだ付け処理の後にＰＣＢ３００とＰＣＢ３０６との間に空間が残るように、ＰＣＢ３０６に対してＰＣＢ３００を配置する。

例として、基部３０３をスペーサとして機能させるように、基部３０３の大きさ、突起部３０５の大きさ、突起部３０５に対する基部３０３の比率、導体スタッド３０２の組成、はんだ付け処理中に付与される熱、及び／又は、はんだ付け処理中に付与される負荷を変えてもよく、インタコネクト３０４がＰＣＢ３００とＰＣＢ３０６との間に残る空間と共に形成される。

結果として生じる空間は、図１Ｃのインタコネクト１１２を参照して記載されるものに一般に対応するように、誘電体支持部１２２により満たされ得る。
図４Ａは、別例のＰＣＢ４００の平面図である。図４Ｂは、ＰＣＢ４００の側断面図である。ＰＣＢ４００は、リジッドＰＣＢ又はフレキシブルＰＣＢであってよい。ＰＣＢ４００は、誘電体層１０２などの、図１Ａ〜１ＣのＰＣＢ１００の構成要素と類似する、又は同一である一部の構成要素を含み、そのより詳細な記述はすでに前述されている。

図４Ａと図４Ｂとを組み合わせて参照すると、ＰＣＢ４００はグランド・トレース４０２と信号トレース４０４とを備え得る。グランド・トレース４０２と信号トレース４０４とは、コプレーナ導波路の伝送線路を形成し得る。これに代えて、又はこれに加えて、ＰＣＢ４００は伝送線路の他の構成を含んでよい。グランド・トレース４０２と信号トレース４０４とは、基板４０６上に形成され得る。

誘電体層１０２は、グランド・トレース４０２と信号トレース４０４との複数の部分を
覆い、グランド・トレース４０２と信号トレース４０４との末端を露出されたままにする。例えば、図４Ａで、グランド・トレース４０２と信号トレース４０４との覆われている部分は破線によって示され、その一方で、グランド・トレース４０２と信号トレース４０４との露出する末端は実線によって示される。グランド・トレース４０２と信号トレース４０４との露出する末端は、基板４０６の隣接縁部４０７から後退し得る。はんだ層４０８が、グランド・トレース４０２と信号トレース４０４との露出する末端に付与され得る。

図４Ｃは、ＰＣＢ４００を備える一例のインタコネクトの側断面図である。インタコネクト４１０は、誘電体支持部１２２などの、図１Ｃのインタコネクト１１２の構成要素と類似する、又は同一である一部の構成要素を含み、そのより詳細な記述はすでに前述されている。

インタコネクト４１０は、第２ＰＣＢ４１２も備える。そのＰＣＢ４１２は、一般にＰＣＢ４００に対応し得る。ＰＣＢ４００がリジッドＰＣＢである場合、ＰＣＢ４１２はフレキシブルＰＣＢであってよい。ＰＣＢ４００がフレキシブルＰＣＢである場合、ＰＣＢ４１２はリジッドＰＣＢであってよい。一部の実施形態では、ＰＣＢ４００とＰＣＢ４１２との両方がフレキシブルＰＣＢであってもよく、リジッドＰＣＢであってもよい。

インタコネクト４１０は、図４Ｃを参照して開示されるインタコネクト１１２に一般に対応するはんだ付け処理を介して、形成され得る。ＰＣＢ４００とＰＣＢ４１２とがはんだ付けされて合わせられたとき、グランド・トレース４０２、信号トレース４０４及びはんだ層４０８の大きさと形状とが、ＰＣＢ４００とＰＣＢ４１２との間の空間を形成する。結果として生じる空間は、図１Ｃのインタコネクト１１２を参照して記載されるものに一般に対応するように、誘電体支持部１２２により満たされ得る。

一部の実施形態では、図４Ｃに開示されるように、グランド・トレース４０２と信号トレース４０４とのより多くを露出するために、図４Ｂに示される誘電体層１０２の複数の部分が取り除かれ得る。誘電体層１０２の残りの部分は、誘電体層４１４として本明細書で言及され得る。インタコネクト４１０がＰＣＢ４１２と誘電体層４１４との間の空間を備えて、誘電体支持部１２２がインタコネクト４１０に導入され得るように、残る誘電体層４１４は配置され得る。

本発明は、本発明の本質又は主要な特徴から逸脱することなく、他の具体的な形態によって具体化されてもよい。本明細書に記載の実施形態は、説明の目的においてのみ示されるものであり、本発明の実施形態に限定することを意図するものではない。そのため、本発明の主題は、前述の実施形態ではなく、特許請求の範囲によって示されるものである。特許請求の範囲と同等の意味及び範囲におけるいかなる変更も、本明細書に記載の発明の本質から逸脱しない。

Claims (11)

1. 第１電気導体パッドと第１スペーサとを備える第１プリント回路基板（ＰＣＢ）であって、前記第１スペーサは、第１電気導体板と前記第１電気導体板上の１つの第１誘電体層とからなる、第１ＰＣＢと、
   第２電気導体パッドと第２スペーサとを備える第２ＰＣＢであって、前記第２スペーサは、第２電気導体板と前記第２電気導体板上の１つの第２誘電体層とからなる、第２ＰＣＢと、を備える回路インタコネクトであって、
   前記第１スペーサ及び前記第２スペーサは、はんだ付け処理により前記第１電気導体パッドと前記第２電気導体パッドとが導通するように接続された後に前記第１ＰＣＢと前記第２ＰＣＢとの間に空間が残るべく、少なくとも部分的に当接し前記第２ＰＣＢに対して前記第１ＰＣＢを配置するように構成されており、前記第１スペーサ及び前記第２スペーサは各々、前記第１ＰＣＢと前記第２ＰＣＢとの間に残る前記空間の高さの半分に等しい高さを有し、
   前記第１電気導体パッドと前記第２電気導体パッドとを導通するように接続する電気導体はんだジョイントをさらに備える、回路インタコネクト。
2. 前記第１ＰＣＢと前記第２ＰＣＢとの間の前記空間内の少なくとも一部分に位置する誘電体支持部をさらに備える、請求項１に記載の回路インタコネクト。
3. 前記第１ＰＣＢと前記第２ＰＣＢとのうちの一方がリジッドＰＣＢを含み、
   前記第１ＰＣＢと前記第２ＰＣＢとのうちの他方がフレキシブルＰＣＢを含む、請求項１に記載の回路インタコネクト。
4. 前記第１電気導体パッドはファインピッチ・パッドであり、前記第２電気導体パッドはファインピッチ・パッドである、請求項１に記載の回路インタコネクト。
5. 前記第１電気導体パッドは０．２８ミリメートル（ｍｍ）以下の直径を有し、前記第２電気導体パッドは０．２８ｍｍ以下の直径を有する、請求項１に記載の回路インタコネクト。
6. 前記第１ＰＣＢは第３電気導体パッドをさらに備え、前記第１電気導体パッドの中心と前記第３電気導体パッドの中心とからの距離は０．７ミリメートル以下である、請求項１に記載の回路インタコネクト。
7. リジッド−フレックス・インタコネクトを備えるリジッド−フレックス回路であって、前記リジッド−フレックス・インタコネクトは、
   フレキシブル・プリント回路基板（ＰＣＢ）であって、
   第１の複数の電気導体パッドと、
   複数の第１スペーサであって、１つの第１誘電体層により覆われている複数の第１電気導体板からなる、複数の第１スペーサとを備える、フレキシブルＰＣＢと、
   リジッドＰＣＢであって、
   第２の複数の電気導体パッドと、
   複数の第２スペーサであって、１つの第２誘電体層により覆われている複数の第２電気導体板からなる、複数の第２スペーサとを備える、リジッドＰＣＢと、
   前記第１の複数の電気導体パッドと前記第２の複数の電気導体パッドとを導通するように接続する複数の電気導体はんだジョイントと、を備え、
   前記複数の第１スペーサは、前記はんだ付け処理の結果として前記第１の複数の電気導体パッドと前記第２の複数の電気導体パッドとが導通するように接続された後に、前記フレキシブルＰＣＢと前記リジッドＰＣＢとの間に空間が残るべく、はんだ付け処理中に前記第１の複数の電気導体パッドと前記第２の複数の電気導体パッドとが導通するように接続されるときに、前記複数の第２スペーサに当接するように配置され、前記複数の第１スペーサ及び前記複数の第２スペーサは各々、前記フレキシブルＰＣＢと前記リジッドＰＣＢとの間に残る前記空間の高さの半分に等しい高さを有する、リジッド−フレックス回路。
8. 前記フレキシブルＰＣＢと前記リジッドＰＣＢとの間の前記空間内の少なくとも一部分に位置する誘電体支持部をさらに備える、請求項７に記載のリジッド−フレックス回路。
9. 前記第１の複数の電気導体パッドの各々と前記第２の複数の電気導体パッドの各々とはファインピッチ・パッドである、請求項７に記載のリジッド−フレックス回路。
10. 前記第１の複数の電気導体パッドの各々と前記第２の複数の電気導体パッドの各々とは０．２８ミリメートル以下の直径を有する、請求項７に記載のリジッド−フレックス回路。
11. 前記第１の複数の電気導体パッドのうちの第１電気導体パッドの中心と、前記第１の複数の電気導体パッドのうちの第２電気導体パッドの中心とからの距離は０．７ミリメートル以下である、請求項７に記載のリジッド−フレックス回路。

Images