CN110691463A - 一种pcb板 - Google Patents

一种pcb板 Download PDF

Info

Publication number
CN110691463A
CN110691463A CN201910845623.1A CN201910845623A CN110691463A CN 110691463 A CN110691463 A CN 110691463A CN 201910845623 A CN201910845623 A CN 201910845623A CN 110691463 A CN110691463 A CN 110691463A
Authority
CN
China
Prior art keywords
pads
board body
pad
daughter board
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910845623.1A
Other languages
English (en)
Inventor
马菲菲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Goertek Optical Technology Co Ltd
Original Assignee
Goertek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Goertek Inc filed Critical Goertek Inc
Priority to CN201910845623.1A priority Critical patent/CN110691463A/zh
Publication of CN110691463A publication Critical patent/CN110691463A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09409—Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种PCB板，该PCB板包括母板体、IC芯片及子板体，所述IC芯片具有多个第一焊盘，所述多个第一焊盘中相邻的第一焊盘之间的间距小于0.65mm；所述IC芯片设置在子板体上，所述子板体设置在母板体上；所述子板体包括两个表层，所述子板体的第一表层具有多个第二焊盘，所述IC芯片封装在所述子板体的第二表层，所述多个第二焊盘中相邻的第二焊盘之间的间距大于等于0.65mm，所述第一焊盘与第二焊盘通过盲孔和埋孔电连接，所述第二焊盘与母板体形成电连接。

Description

一种PCB板
技术领域
本发明涉及电子器件技术领域，更具体地，涉及一种PCB板。
背景技术
在电子行业中，电路板是非常重要的电子部件，是电子元器件的支撑体，是电子元器件电气连接的载体。现如今，随着电子产品逐渐向轻薄化发展，其更新换代速度也在加快，并且功能要求越来越丰富，电子器件的封装也日趋减小，因此电路板的设计越来越密集，HDI(High Density Interconnector)板的应用越来越广泛。HDI板虽然能在一定程度上减小PCB板的尺寸，但同时也使电路板成本越来越高。并且在有些情况下，PCB板并非全板都需要采用盲孔、埋孔设计，例如在一块面积较大的PCB板上只有一个/两个IC芯片的焊盘间距较小，并且又无法选用其它元件代替这些IC芯片的功能因此不得不选用这种焊盘间距较小的IC芯片时，在这种情况下如果直接在该面积较大的PCB板上采用盲孔、埋孔设计来连接此IC芯片，会造成巨大的浪费，成本也在无形中增加很多。
有鉴于此，需要提供一种新的技术方案以解决以上所述的技术问题。
发明内容
本发明的一个目的是提供一种PCB板的新技术方案。
根据本发明的第一方面，提供了一种PCB板，该PCB板包括：
母板体；
IC芯片，所述IC芯片具有多个第一焊盘，所述多个第一焊盘中相邻的第一焊盘之间的间距小于0.65mm；
子板体，所述IC芯片设置在子板体上，所述子板体设置在母板体上；
所述子板体包括两个表层，所述子板体的第一表层具有多个第二焊盘，所述IC芯片封装在所述子板体的第二表层，所述多个第二焊盘中相邻的第二焊盘之间的间距大于等于0.65mm，所述第一焊盘与第二焊盘通过盲孔和埋孔电连接，所述第二焊盘与母板体形成电连接。
可选地，所述多个第二焊盘中相邻的第二焊盘之间的间距大于等于0.7mm。
可选地，所述母板体具有第三焊盘，所述第三焊盘的分布与第二焊盘的分布相一致，所述第三焊盘与第二焊盘电连接。
可选地，所述第三焊盘与第二焊盘通过通孔电连接。
可选地，所述多个第二焊盘在子板体上呈阵列分布。
可选地，所述多个第二焊盘在子板体上呈对称的阵列分布。
可选地，所述子板体的轮廓线比最外围的第二焊盘向外延伸不超过0.2mm。
可选地，每个所述第一焊盘与一个第二焊盘电连接。
可选地，所述盲孔通过激光钻孔形成，所述埋孔通过机械钻孔或激光钻孔形成。
可选地，所述子板体通过表面贴装或者热压焊接安装到母板体上。
本发明提供的一种PCB板，通过将焊盘间距较小的IC芯片首先封装到一块子板体上，子板体上的焊盘间距较大，子板体的焊盘与IC芯片的焊盘电连接，然后将子板体电性连接到母板体上，子板体的焊盘与母板体的焊盘通过通孔电连接，避免了在母板体上开设盲孔及埋孔，有效降低了整个PCB板的制作成本。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
被结合在说明书中并构成说明书的一部分的附图示出了本发明的实施例，并且连同其说明一起用于解释本发明的原理。
图1所示为将IC芯片直接封装到母板体上的示意图；
图2所示为本发明一种PCB板中IC芯片上的第一焊盘的分布示意图；
图3所示为本发明一种PCB板中IC芯片封装到子板体上的示意图；
图4所示为本发明一种PCB板中子板体上的第二焊盘的分布示意图一；
图5所示为本发明一种PCB板中子板体上的第二焊盘的分布示意图二；
图6所示为本发明一种PCB板中子板体的层结构示意图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
参考图1-图3所示，根据本发明的一个实施例，提供了一种PCB板。该PCB板包括母板体1、IC芯片2以及子板体3，所述IC芯片2具有多个第一焊盘21，所述多个第一焊盘21中相邻的第一焊盘21之间的间距小于0.65mm；所述IC芯片2设置在子板体3上，所述子板体3设置在母板体1上；所述子板体3包括两个表层以及位于两个表层之间的至少两个内层，根据管脚数和管脚信号的分布可适当增加子板体3的层数；所述子板体3的第一表层具有多个第二焊盘31，所述IC芯片2封装在所述子板体3的第二表层，所述多个第二焊盘31中相邻的第二焊盘31之间的间距大于等于0.65mm，所述第一焊盘21与第二焊盘31通过盲孔和埋孔电连接，所述第二焊盘31与母板体1形成电连接。其中，子板体3的第一表层或第二表层到内层之间通过盲孔连接，而内层到内层之间是通过埋孔进行连接。
参考图1所示，如果将IC芯片2直接封装到母板体1上，由于IC芯片2上的第一焊盘21之间的间距较小，具体是小于0.65mm，例如，0.4mm，该较小的间距造成在第一焊盘21与母板体1之间无法开设通孔进行连接，而只能通过盲孔、埋孔进行连接。盲孔、埋孔的制作工艺要比通孔的制作工艺难度大很多，并且更容易产生废品，因此会造成该母板体1制作成本的增加。在本发明中，IC芯片2不是直接与母板体1连接，而是通过一个子板体3进行连接，子板体3具有两个表层，其中第一表层设置有多个第二焊盘31，第二焊盘31之间的间距较大，具体是大于等于0.65mm，首先将IC芯片2封装到子板体3的第二表层上，然后将第一焊盘21与第二焊盘31电连接，最后将封装有IC芯片2的子板体3装配到母板体1上并且实现电连接，具体是第二焊盘31与母板体1电连接，由于第二焊盘31之间的间距较大，具体是大于等于0.65mm，更加优选的是大于0.7mm，该间距足够开设通孔，因此母板体1可以使用常规的通孔板进行设计，而无需因为IC芯片2的存在选用具有盲孔、埋孔的HDI板，从而有效降低了母板体1的制造成本，提高了产品的竞争力。
在一个实施例中，所述母板体1具有第三焊盘，所述第三焊盘的分布与第二焊盘31的分布相一致，即第三焊盘之间的间距也大于等于0.65mm，子板体3实现与母板体1的电连接具体是通过将第三焊盘与第二焊盘31电连接，具体是过将第三焊盘与第二焊盘31通过通孔电连接。这样就避免了在母板体1上开设盲孔、埋孔，亦即母板体1采用常规的通孔板即可，而无需使用带有盲孔、埋孔的HDI板。
参考图4、图5所示，在一个实施例中，所述多个第二焊盘31在子板体3上呈阵列分布，更加具体的是呈对称的阵列分布，对称的阵列分布可以使第二焊盘31的设计简单化，并且便于第二焊盘31与第一焊盘21的连接。第二焊盘31在子板体3上的分布有很多种形式，并不局限于图4、图5所示的两种形式。
在一个实施例中，每个所述第一焊盘21与一个第二焊盘31电连接。亦即，第一焊盘21与第二焊盘31是一一对应的连接方式，这样的连接方式能够方便布线。
如图6所示，所述子板体3具有四层结构，分别为顶层(TOP)、第一内层(IN2)、第二内层(IN3)及底层(BOTTOM)，在该实施例中，子板体3的底层(BOTTOM)设置有第二焊盘31，把IC芯片2封装在子板体3的顶层(TOP)，然后通过盲孔和埋孔将IC芯片2的信号导通到子板体3的底层(BOTTOM)，即将IC芯片2的第一焊盘21通过盲孔和埋孔与第二焊盘31电连接。具体是顶层(TOP)与第一内层(IN2)之间以及第二内层(IN3)与底层(BOTTOM)之间均采用盲孔进行连接，而第一内层(IN2)与第二内层(IN3)之间采用埋孔进行连接。在一个实施例中，所述盲孔通过激光钻孔形成，所述埋孔通过机械钻孔或激光钻孔形成。
具体地，所述子板体3的尺寸大于IC芯片2的尺寸且小于母板体1的尺寸。在一个实施例中，所述子板体3的轮廓线比最外围的第二焊盘31向外延伸不超过0.2mm。子板体3的尺寸不宜过大，子板体3的尺寸太大会增加在母板体1上的占用空间。
如前所述，多个第二焊盘31中相邻的第二焊盘31之间的间距大于等于0.65mm，参考图2、图3所示，在一个实施例中，四个两两相邻的第二焊盘31构成一个正方形结构，在该正方形结构中，位于对角线上的两个第二焊盘31之间的间距通常应满足大于等于(DVIA+2*d)，其中，DVIA为设置在子板体3上的通孔的直径，一般可为0.3mm-0.4mm，d为一个通孔与和其相邻且不连接的第二焊盘31之间的安全间距，一般为0.075mm或0.1mm。第二焊盘31之间的间距不宜过大，间距过大的话会使子板体3的面积增加，同时也增加在母板体1上的占用空间。
在一个实施例中，所述子板体3通过表面贴装或者热压焊接安装到母板体1上。
虽然已经通过例子对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上例子仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (10)

1.一种PCB板，其特征在于，包括：
母板体；
IC芯片，所述IC芯片具有多个第一焊盘，所述多个第一焊盘中相邻的第一焊盘之间的间距小于0.65mm；
子板体，所述IC芯片设置在子板体上，所述子板体设置在母板体上；
所述子板体包括两个表层，所述子板体的第一表层具有多个第二焊盘，所述IC芯片封装在所述子板体的第二表层，所述多个第二焊盘中相邻的第二焊盘之间的间距大于等于0.65mm，所述第一焊盘与第二焊盘通过盲孔和埋孔电连接，所述第二焊盘与母板体形成电连接。
2.根据权利要求1所述的PCB板，其特征在于，所述多个第二焊盘中相邻的第二焊盘之间的间距大于等于0.7mm。
3.根据权利要求1所述的PCB板，其特征在于，所述母板体具有第三焊盘，所述第三焊盘的分布与第二焊盘的分布相一致，所述第三焊盘与第二焊盘电连接。
4.根据权利要求3所述的PCB板，其特征在于，所述第三焊盘与第二焊盘通过通孔电连接。
5.根据权利要求1所述的PCB板，其特征在于，所述多个第二焊盘在子板体上呈阵列分布。
6.根据权利要求5所述的PCB板，其特征在于，所述多个第二焊盘在子板体上呈对称的阵列分布。
7.根据权利要求5所述的PCB板，其特征在于，所述子板体的轮廓线比最外围的第二焊盘向外延伸不超过0.2mm。
8.根据权利要求1所述的PCB板，其特征在于，每个所述第一焊盘与一个第二焊盘电连接。
9.根据权利要求1所述的PCB板，其特征在于，所述盲孔通过激光钻孔形成，所述埋孔通过机械钻孔或激光钻孔形成。
10.根据权利要求1-9中任一项所述的PCB板，其特征在于，所述子板体通过表面贴装或者热压焊接安装到母板体上。
CN201910845623.1A 2019-09-02 2019-09-02 一种pcb板 Pending CN110691463A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910845623.1A CN110691463A (zh) 2019-09-02 2019-09-02 一种pcb板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910845623.1A CN110691463A (zh) 2019-09-02 2019-09-02 一种pcb板

Publications (1)

Publication Number Publication Date
CN110691463A true CN110691463A (zh) 2020-01-14

Family

ID=69108903

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910845623.1A Pending CN110691463A (zh) 2019-09-02 2019-09-02 一种pcb板

Country Status (1)

Country Link
CN (1) CN110691463A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140347809A1 (en) * 2008-02-08 2014-11-27 Renesas Electronics Corporation Semiconductor device
JP2015115567A (ja) * 2013-12-16 2015-06-22 株式会社デンソー 電子装置
CN105379435A (zh) * 2013-05-29 2016-03-02 菲尼萨公司 刚柔电路互连
CN108695295A (zh) * 2018-07-27 2018-10-23 上海泽丰半导体科技有限公司 一种芯片转换板及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140347809A1 (en) * 2008-02-08 2014-11-27 Renesas Electronics Corporation Semiconductor device
CN105379435A (zh) * 2013-05-29 2016-03-02 菲尼萨公司 刚柔电路互连
JP2015115567A (ja) * 2013-12-16 2015-06-22 株式会社デンソー 電子装置
CN108695295A (zh) * 2018-07-27 2018-10-23 上海泽丰半导体科技有限公司 一种芯片转换板及其制造方法

Similar Documents

Publication Publication Date Title
US11800636B2 (en) Electronic substrate having differential coaxial vias
JP4761524B2 (ja) プリント配線板及びプリント回路板
USRE42457E1 (en) Methods of packaging an integrated circuit and methods of forming an integrated circuit package
US20060113653A1 (en) Stack package for high density integrated circuits
EP1705967B1 (en) Off-grid decoupling capacitor of ball grid array (BGA) devices and method
KR100852176B1 (ko) 인쇄회로보드 및 이를 갖는 반도체 모듈
US20150156880A1 (en) Printed wiring board and method for manufacturing printed wiring board
US7161251B2 (en) Partially populated ball grid design to accommodate landing pads close to the die
EP3641510B1 (en) Systems and methods for providing a high speed interconnect system with reduced crosstalk
KR20110041115A (ko) 비지에이 패키지의 전원 노이즈 개선 방법 및 장치
US20130055192A1 (en) Motherboard Assembly for Interconnecting and Distributing Signals and Power
CN1510986A (zh) 减少信号布线设备中的层数的技术
KR101109261B1 (ko) 인쇄회로기판 및 그 제조방법
US20080251286A1 (en) Method For Increasing a Routing Density For a Circuit Board and Such a Circuit Board
US7161812B1 (en) System for arraying surface mount grid array contact pads to optimize trace escape routing for a printed circuit board
US5691569A (en) Integrated circuit package that has a plurality of staggered pins
CN110691463A (zh) 一种pcb板
US7312523B2 (en) Enhanced via structure for organic module performance
US6757175B1 (en) Method and embedded bus bar structure for implementing power distribution
KR20090102119A (ko) 임베디드 인쇄회로기판 및 그 제조방법
US7180171B1 (en) Single IC packaging solution for multi chip modules
CN101808479B (zh) 减少信号布线设备中的层数的方法
CN100521182C (zh) 具有高密度引脚排列的导线架封装结构
CN210641126U (zh) 一种pcb板
CN220475994U (zh) 电路板模组及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20201010

Address after: 261031 north of Yuqing street, east of Dongming Road, high tech Zone, Weifang City, Shandong Province (Room 502, Geer electronic office building)

Applicant after: GoerTek Optical Technology Co.,Ltd.

Address before: 261031 Dongfang Road, Weifang high tech Development Zone, Shandong, China, No. 268

Applicant before: GOERTEK Inc.

RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200114