JP6247725B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6247725B2
JP6247725B2 JP2016166814A JP2016166814A JP6247725B2 JP 6247725 B2 JP6247725 B2 JP 6247725B2 JP 2016166814 A JP2016166814 A JP 2016166814A JP 2016166814 A JP2016166814 A JP 2016166814A JP 6247725 B2 JP6247725 B2 JP 6247725B2
Authority
JP
Japan
Prior art keywords
film
insulating film
semiconductor
conductive film
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016166814A
Other languages
English (en)
Other versions
JP2017022389A (ja
Inventor
佑太 遠藤
佑太 遠藤
耕生 野田
耕生 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2017022389A publication Critical patent/JP2017022389A/ja
Application granted granted Critical
Publication of JP6247725B2 publication Critical patent/JP6247725B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Description

半導体装置および半導体装置の作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、半導体回路、記憶装置、撮像装置、表示装置、電気光学装置および電子機器
などは全て半導体装置である。
近年、ガラス基板等の絶縁性表面を有する基板上に形成された、厚さ数ｎｍ〜数百ｎｍ程
度の半導体薄膜により構成されるトランジスタが注目されている。トランジスタは、ＩＣ
（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）および電気光学装置を始めとした電子デバイ
スに広く応用されている。また、トランジスタは、特に液晶表示装置等に代表される、表
示装置のスイッチング素子として開発が急がれている。アクティブマトリクス型液晶表示
装置では、選択されたスイッチング素子に接続された画素電極と、該画素電極に対応する
対向電極の間に電圧が印加されることにより、画素電極と対向電極との間に配置された液
晶層の光学変調が行われ、この光学変調が表示パターンとして観察者に認識される。ここ
で、アクティブマトリクス型液晶表示装置とは、マトリクス状に配置された画素電極をス
イッチング素子により駆動することによって、画面上に表示パターンが形成される方式を
採用した液晶表示装置をいう。
上記のようなアクティブマトリクス型液晶表示装置の用途は拡大しており、画面サイズの
大面積化、高精細化および高開口率化の要求が高まっている。また、アクティブマトリク
ス型液晶表示装置には高い信頼性が求められ、その生産方法には高い生産性および生産コ
ストの削減が求められる。
アクティブマトリクス型液晶表示装置では、スイッチング素子として主にトランジスタが
用いられている。トランジスタの作製において、フォトリソグラフィ工程数の削減は、コ
スト削減のために重要である。例えば第８世代のフォトマスクは１枚当たり数千万円、第
１０世代および第１１世代のフォトマスクに至っては１枚当たり数億円にもなる。また、
作製工程におけるフォトリソグラフィ工程数が１つ増加するだけで、関連する工程を含め
工程数が大幅に増加する。そのため、フォトリソグラフィ工程数を削減するために、数多
くの技術開発がなされている。
トランジスタは、チャネル形成領域がゲート電極より下層に設けられるトップゲート型と
、チャネル形成領域がゲート電極より上層に設けられるボトムゲート型に大別される。こ
れらのトランジスタは、少なくとも５枚のフォトマスクにより作製されることが一般的で
ある。
フォトリソグラフィ工程数を削減する従来の技術としては、裏面露光、レジストリフロー
またはリフトオフ法といった複雑なものが多く、特殊な装置を必要とするものも多い。こ
のような技術を用いることで、技術の複雑さに起因する様々な問題が生じ、歩留まりの低
下の一因となっている。また、トランジスタの電気的特性を犠牲にせざるを得ないことも
多い。
また、トランジスタの作製工程における、フォトリソグラフィ工程数を削減するための代
表的な手段として、多階調マスク（ハーフトーンマスクまたはグレートーンマスクとも呼
ばれる。）を用いた技術が広く知られている。多階調マスクを用いて作製工程を低減する
公知の技術として、例えば特許文献１が挙げられる。
特開２００３−１７９０６９号公報
半導体装置のの作製においてフォトリソグラフィ工程数を削減することを課題の一とする
。また、表示品位の高い表示装置を作製することを課題の一とする。
トランジスタの、ゲート電極となる導電膜、ゲート絶縁膜となる絶縁膜、チャネル領域が
形成される半導体膜およびチャネル保護膜となる絶縁膜を連続で形成し、その上に多階調
マスクである第１のフォトマスクによって露光し現像したレジストマスクを形成する。多
階調マスクとは、領域によって透過する光量を調整することが可能なフォトマスクのこと
である。そのため、透過する光量に応じて現像後のそれぞれの領域のレジストの残膜厚を
制御することができる。このようにして形成した二つの厚さの異なる領域を有するレジス
トマスクを用いて、（１）レジストマスクのない領域において、チャネル保護膜となる絶
縁膜、チャネル領域が形成される半導体膜、ゲート絶縁膜となる絶縁膜およびゲート電極
となる導電膜を連続してエッチングし、（２）レジストマスクをアッシングなどのプラズ
マ処理によって後退させ、レジストマスクを残膜厚が小さい領域のみを除去することで、
チャネル保護膜となる絶縁膜の一部を露出させ、（３）露出したチャネル保護膜となる絶
縁膜の一部をエッチングし、開口部を形成する。即ち、一枚のフォトマスクで二種類の形
状のレジストマスクを得ることができる。なお、本明細書において、「レジストマスクを
後退させる」とは、レジストマスクのサイズを縮小化し、かつ厚さを薄くすることをいう
。
次に、導電膜を成膜し、該導電膜上に第２のフォトマスクによって露光し現像したレジス
トマスクを形成する。導電膜をレジストマスクを用いて加工し、ソース電極およびドレイ
ン電極としての機能を有する電極を形成する。
次に、層間絶縁膜を成膜し、該層間絶縁膜上に第３のフォトマスクによって露光し現像し
たレジストマスクを形成する。層間絶縁膜をレジストマスクを用いて加工し、電極を露出
する開口部を形成する。
次に、透明導電膜を成膜し、該透明導電膜上に第４のフォトマスクによって露光し現像し
たレジストマスクを形成する。透明導電膜をレジストマスクを用いて加工し、層間絶縁膜
に設けられた開口部を介して電極と接する透明導電膜を形成する。以上の工程でトランジ
スタを作製することができる。
ここで、前記トランジスタを作製する工程と同時に、表示装置の容量部、ゲート配線およ
びソース配線を形成することができる。
容量部は、ゲート電極と同一層かつ同一材料で形成される共通配線を兼ねる容量配線と、
ゲート絶縁膜と同一層かつ同一材料で形成される誘電体膜として機能する絶縁膜と、透明
導電膜と同一層かつ同一材料で形成される容量電極と、によって構成される。ここで、誘
電体膜は、半導体膜と同一層かつ同一材料で形成される半導体膜およびチャネル保護膜と
同一層かつ同一材料で形成される絶縁膜を含む構成としても構わない。ただし、誘電体膜
を薄くすることで容量部の占有面積を小さくすることが可能となり、表示装置の開口率を
高めることができるため、誘電体膜を構成する層の数は少ない方がよい。
また、ゲート配線およびソース配線は、それぞれゲート電極およびソース電極と同一層か
つ同一材料で形成することができる。なお、ゲート電極およびゲート配線は接続している
。また、ソース電極およびソース配線は透明導電膜を介して接続している。
透明導電膜は、表示装置の画素電極としての機能も有する。
このように、４枚のフォトマスクを用いて、表示装置のトランジスタを作製することがで
きる。
なお、共通配線およびソース配線の交差部では、共通配線およびソース配線の間に、ゲー
ト絶縁膜と同一層かつ同一材料で形成される絶縁膜、半導体膜と同一層かつ同一材料で形
成される半導体膜およびチャネル保護膜と同一層かつ同一材料で形成される絶縁膜を有す
る構成とすると好ましい。このような構成とすることで、交差部における寄生容量を低減
することができる。そのため、フォトリソグラフィ工程数を削減し、かつ表示品位の高い
表示装置を提供することができる。
フォトマスク４枚を用い、表示品位の高い表示装置のトランジスタを作製することができ
る。
従来の表示装置と比較し、フォトリソグラフィ工程数を削減することができるため、基板
を大型化してもコストの上昇を抑えることができる。
本発明の一態様である半導体装置の断面図および上面図。 本発明の一態様である半導体装置の作製方法を説明する断面図。 本発明の一態様である半導体装置の作製方法を説明する断面図。 本発明の一態様である半導体装置の作製方法を説明する断面図。 本発明の一態様である半導体装置の作製方法を説明する断面図。 本発明の一態様である半導体装置の作製方法を説明する断面図。 本発明の一態様である半導体装置の作製方法を説明する断面図。 本発明の一態様である液晶表示装置の上面図および断面図。 本発明の一態様を用いた電子機器の例を説明する図。 本発明の一態様である半導体装置の断面図および上面図。 本発明の一態様である半導体装置の断面図および上面図。 本発明の一態様である半導体装置の作製方法を説明する断面図。 本発明の一態様である半導体装置の断面図および上面図。 本発明の一態様である半導体装置の作製方法を説明する断面図。 本発明の一態様である半導体装置の断面図および上面図。 本発明の一態様である半導体装置の作製方法を説明する断面図。 本発明の一態様である半導体装置の作製方法を説明する断面図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更しうることは当業者であれば
容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈され
るものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符
号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを
同じくし、特に符号を付さない場合がある。
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順または積層順
を示すものではない。また、本明細書において発明を特定するための事項として固有の名
称を示すものではない。
なお、本明細書中において、半導体装置を説明する際にはトランジスタとして画素トラン
ジスタを例示していることがあるが、これに限定されず、本発明の一態様である半導体装
置は、画素トランジスタ以外のトランジスタであってもよい。
（実施の形態１）
まず、本発明の一態様である半導体装置（表示装置のトランジスタおよび容量部）につい
て図１乃至図７、図１０および図１７を用いて説明する。図１乃至図７、図１０および図
１７では、ソース配線ＳＬおよびトランジスタＴｒと、容量部Ｃｓと、ソース配線ＳＬお
よび共通配線ＣＬ（容量配線を兼ねる。）の交差部と、について並行して説明する。
図１（Ａ）および図１（Ｂ）は、それぞれ本実施の形態で作製する半導体装置の断面図お
よび上面図である。図１（Ｂ）の一点鎖線Ａ−Ｂ、一点鎖線Ｃ−Ｄおよび一点鎖線Ｅ−Ｆ
は、それぞれ図１（Ａ）の断面Ａ−Ｂ、断面Ｃ−Ｄおよび断面Ｅ−Ｆに対応する。なお、
図１（Ｂ）は、簡単のため、膜を一部省略した形で示す。
まずは、図１（Ａ）について説明する。
図１（Ａ）の断面Ａ−Ｂは、基板１００と、基板１００上の第１の絶縁膜１０２と、第１
の絶縁膜１０２上の外周が概略一致した第１の導電膜１０４、第２の絶縁膜１１２、半導
体膜１０６および半導体膜１０６を露出する一対の開口部が設けられた第３の絶縁膜１０
８と、該一対の開口部を介して半導体膜１０６と接する第２の導電膜１１６と、第１の絶
縁膜１０２、第１の導電膜１０４、第２の絶縁膜１１２、半導体膜１０６、第３の絶縁膜
１０８および第２の導電膜１１６を覆い第２の導電膜１１６を露出する開口部が設けられ
た第４の絶縁膜１２０と、該開口部を介して第２の導電膜１１６と接する第３の導電膜１
１８とで構成され、トランジスタＴｒ、および第２の導電膜１１６と同一層かつ同一材料
であるソース配線ＳＬが形成された領域である。第２の導電膜１１６と同一層かつ同一材
料であるトランジスタＴｒのソース電極またはドレイン電極は、第３の導電膜１１８を介
して、ソース配線ＳＬに接続する構造を示すが、これに限定されない。トランジスタＴｒ
のソース電極またはドレイン電極を延長してソース配線ＳＬとしても構わない。
本明細書において、「膜の外周が概略一致する」とは、一の膜の端部と他の膜の端部が一
致する場合、一の膜の端部が他の膜の端部に対し内側にえぐれている場合および各膜の端
部のテーパー形状がそれぞれ異なる場合を含めて、上面から見た膜と膜との輪郭が概略一
致することを指す。
図１（Ａ）の断面Ｃ−Ｄは、基板１００と、基板１００上の第１の絶縁膜１０２と、第１
の絶縁膜１０２上において、外周の上面形状が概略一致する第１の導電膜１０４、第２の
絶縁膜１１２、半導体膜１０６および第３の絶縁膜１０８と、第１の絶縁膜１０２、第１
の導電膜１０４、第２の絶縁膜１１２、半導体膜１０６および第３の絶縁膜１０８上の第
４の絶縁膜１２０と、半導体膜１０６、第３の絶縁膜１０８および第４の絶縁膜１２０に
設けられた開口部を介して第２の絶縁膜１１２と接する第３の導電膜１１８と、を有する
容量部Ｃｓである。
容量部Ｃｓにおいて、第１の導電膜１０４は第１の容量電極および容量配線の機能を有し
、第２の絶縁膜１１２は誘電体膜の機能を有し、第３の導電膜１１８は第２の容量電極の
機能を有する。第３の導電膜１１８である第２の容量電極は、トランジスタＴｒのソース
電極またはドレイン電極である第２の導電膜１１６と、第４の絶縁膜１２０に設けられた
開口部を介して接続する。
なお、第２の容量電極として、第２の導電膜１１６と同一層かつ同一材料の電極を用いて
も構わない。第２の導電膜１１６は、第３の導電膜１１８と比べて抵抗を小さくすること
ができるため、容量部Ｃｓへの電荷の蓄積を速やかに行うことができる。
なお、誘電体膜として、第２の絶縁膜１１２を用いる場合についてのみ示したが、これに
限定されるものではない。誘電体膜として、半導体膜１０６と同一層かつ同一材料の半導
体膜または第３の絶縁膜１０８と同一層かつ同一材料の絶縁膜を含んでも構わない。ただ
し、誘電体膜を積層構造にすることで、第２の絶縁膜１１２を単層で用いる場合と比べて
単位面積当たりの容量が低減してしまうため、容量配線の面積を大きくしなくてはならな
い。一方、第２の絶縁膜１１２のみで誘電体膜を構成すれば、単位面積当たりの容量を大
きくできるため開口率の高い表示装置を作製することが可能となる。
図１（Ａ）の断面Ｅ−Ｆは、基板１００と、基板１００上の第１の絶縁膜１０２と、第１
の絶縁膜１０２上の共通配線ＣＬである第１の導電膜１０４と、第１の導電膜１０４上の
第２の絶縁膜１１２と、第２の絶縁膜１１２上の半導体膜１０６と、半導体膜１０６上の
第３の絶縁膜１０８と、第３の絶縁膜１０８上のソース配線ＳＬである第２の導電膜１１
６と、第２の導電膜１１６上の分離された第３の導電膜１１８と、を有する共通配線ＣＬ
およびソース配線ＳＬの交差部である。
共通配線ＣＬおよびソース配線ＳＬの交差部において、配線間に第２の絶縁膜１１２と同
一層かつ同一材料の絶縁膜、半導体膜１０６と同一層かつ同一材料の半導体膜および第３
の絶縁膜１０８と同一層かつ同一材料の絶縁膜を有することによって、前記交差部におけ
る寄生容量を低減することができる。共通配線ＣＬおよびソース配線ＳＬの交差部におけ
る寄生容量を低減することによって、表示品位の高い表示装置を得ることができる。
図示しないが、ゲート配線ＧＬおよびソース配線ＳＬの交差部は、共通配線ＣＬおよびソ
ース配線ＳＬの交差部と同様の断面構造を有する。
または、共通配線ＣＬおよびソース配線ＳＬの交差部を図１０に示す構造としても構わな
い。図１０（Ａ）は、図１０（Ｂ）における一点鎖線Ｇ−Ｈに対応した断面Ｇ−Ｈである
。ソース配線ＳＬの一部である第２の導電膜１１６同士が、第３の導電膜１１８を介して
接続されている。このとき、第３の導電膜１１８が共通配線ＣＬと少なくとも第４の絶縁
膜１２０を介して交差する構造とする。このような構造をとることによって、さらに配線
交差部における寄生容量を低減することができて好ましい。なお、共通配線ＣＬとゲート
配線ＧＬを近づけて配置することによって、第３の導電膜１１８が、少なくとも第４の絶
縁膜１２０を介して共通配線ＣＬおよびゲート配線ＧＬをまとめて乗り越える構造として
も構わない。
基板１００に大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有
している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板
などを、基板１００として用いてもよい。また、シリコンや炭化シリコンなどの単結晶半
導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ（
Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などを適用することも可能であり、こ
れらの基板上に半導体素子が設けられたものを、基板１００として用いてもよい。
また、基板１００として、可撓性基板を用いてもよい。その場合は、可撓性基板上に直接
トランジスタを作製することとなる。なお、可撓性基板上にトランジスタを設けるには、
基板１００として非可撓性のものを用いて、この上にトランジスタを作製した後、トラン
ジスタを剥離し、可撓性基板に転置する方法もある。その場合には、基板１００とトラン
ジスタとの間に剥離層を設けるとよい。
第１の絶縁膜１０２は、酸化ガリウム、酸化亜鉛ガリウム、酸化錫、酸化錫亜鉛、酸化ア
ルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化イットリウム、酸化タンタル、酸
化シリコン、酸化窒化シリコン、窒化酸化シリコンまたは窒化シリコンを含む膜を単層ま
たは積層で用いればよい。特に、酸化ガリウム、酸化亜鉛ガリウム、酸化錫、酸化錫亜鉛
、酸化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化イットリウムまたは酸化
タンタルなどの金属酸化物を含む膜は、ドライエッチングおよびウェットエッチングで冒
されにくく、エッチストップ膜として好ましい機能を有する。なお、第１の絶縁膜１０２
は、半導体装置の動作に直接寄与するものではないため、第１の絶縁膜１０２を設けない
構成としても構わない。
ここで、酸化窒化シリコンとは、その組成において、窒素よりも酸素の含有量が多いもの
を示し、例えば、酸素が５０原子％以上７０原子％以下、窒素が０．５原子％以上１５原
子％以下、シリコンが２５原子％以上３５原子％以下、水素が０原子％以上１０原子％以
下の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成において、酸素
よりも窒素の含有量が多いものを示し、例えば、酸素が５原子％以上３０原子％以下、窒
素が２０原子％以上５５原子％以下、シリコンが２５原子％以上３５原子％以下、水素が
１０原子％以上２５原子％以下の範囲で含まれるものをいう。但し、上記範囲は、ラザフ
ォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓ
ｐｅｃｔｒｏｍｅｔｒｙ）や、水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａ
ｒｄ ｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いて測定した場合のもの
である。また、構成元素の組成は、その合計が１００原子％を超えない値をとる。
第１の導電膜１０４は、アルミニウム、チタン、バナジウム、クロム、コバルト、ニッケ
ル、銅、ジルコニウム、モリブデン、銀、タンタルまたはタングステンを含む材料を用い
ればよい。
第１の導電膜１０４に銅を用いると、共通配線ＣＬおよびゲート配線ＧＬの抵抗を低減で
き、大型表示装置でも配線遅延等の発生を低減することができる。第１の導電膜１０４に
銅を用いる場合、基板１００の材質によっては密着性が悪くなるため、基板１００と密着
性のよい膜と銅膜との積層構造にすることが好ましい。基板１００と密着性のよい膜とし
て、チタン、モリブデン、マンガン、銅またはアルミニウムなどを含む膜を用いればよい
。例えば、銅−マンガン−アルミニウム合金膜を用いてもよい。なお、第１の導電膜１０
４をソース配線ＳＬの一部に用いることもできる。その場合、第１の導電膜１０４および
第２の導電膜１１６を第３の導電膜１１８を介して接続する必要がある。第１の導電膜１
０４および第２の導電膜１１６を接続する箇所は、半導体装置内であればどこでも構わな
いが、例えば保護回路を設ける場合、保護回路の周辺で接続すると設計上好ましい。
半導体膜１０６は、シリコン膜、ゲルマニウム膜、シリコンゲルマニウム膜、炭化シリコ
ン膜もしくは窒化ガリウム膜、または酸化物半導体膜を用いればよい。
例えば、半導体膜１０６に用いる酸化物半導体膜としては、四元系金属酸化物であるＩｎ
−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材料や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系の
材料、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｇａ−Ｚ
ｎ−Ｏ系の材料、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の材料や、二
元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｚｎ−
Ｏ系の材料、Ｚｎ−Ｍｇ−Ｏ系の材料、Ｓｎ−Ｍｇ−Ｏ系の材料、Ｉｎ−Ｍｇ−Ｏ系の材
料、Ｉｎ−Ｇａ−Ｏ系の材料や、Ｉｎ−Ｏ系の材料、Ｓｎ−Ｏ系の材料、Ｚｎ−Ｏ系の材
料などを用いてもよい。また、上記の材料に酸化シリコンを含ませてもよい。ここで、例
えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の材料とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜
鉛（Ｚｎ）を有する酸化物、という意味であり、その組成比は特に問わない。また、Ｉｎ
とＧａとＺｎ以外の元素を含んでいてもよい。
また、酸化物半導体膜として、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される材
料を用いてもよい。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複
数の金属元素を示す。例えば、Ｍとして、Ｇａ、ＧａおよびＡｌ、ＧａおよびＭｎまたは
ＧａおよびＣｏなどを用いてもよい。
また、酸化物半導体膜として、単結晶構造ではなく、非晶質構造でもない構造であり、ｃ
軸配向を有した結晶（ＣＡＡＣ：Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌ）を含
む酸化物を含んでもよい。なお、ＣＡＡＣを含む酸化物半導体膜は、一部に結晶粒界を有
している。
第２の絶縁膜１１２および第３の絶縁膜１０８は、第１の絶縁膜１０２と同様の構成とす
ればよい。または、半導体膜１０６に酸化物半導体膜を用いる場合、加熱により酸素を放
出する膜を用いればよい。または、第１の導電膜１０４の材料が半導体膜１０６に拡散し
、トランジスタ特性に悪影響を与えることがある場合、第１の導電膜１０４の材料の拡散
係数が小さい絶縁膜を用いればよい。第３の絶縁膜１０８は、半導体膜１０６の保護膜と
して機能する。
「加熱により酸素を放出する」とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ
Ｓｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）分析にて、酸素原子に換算しての酸素
の放出量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔ
ｏｍｓ／ｃｍ３以上であることをいう。
ここで、ＴＤＳ分析にて、酸素原子に換算しての酸素の放出量の測定方法について、以下
に説明する。
ＴＤＳ分析したときの気体の放出量は、スペクトルの積分値に比例する。このため、測定
したスペクトルの積分値と、標準試料の基準値に対する比とにより、気体の放出量を計算
することができる。標準試料の基準値とは、所定の原子を含む試料の、スペクトルの積分
値に対する原子の密度の割合である。
例えば、標準試料である所定の密度の水素を含むシリコンウェハのＴＤＳ分析結果、およ
び絶縁膜のＴＤＳ分析結果から、絶縁膜の酸素分子の放出量（ＮＯ２）は、数式１で求め
ることができる。ここで、ＴＤＳ分析で得られる質量数３２で検出されるスペクトルの全
てが酸素分子由来と仮定する。質量数３２のものとしてほかにＣＨ３ＯＨがあるが、存在
する可能性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数
１７の酸素原子および質量数１８の酸素原子を含む酸素分子についても、自然界における
存在比率が極微量であるため考慮しない。
ＮＯ２＝ＮＨ２／ＳＨ２×ＳＯ２×α （数式１）
ＮＨ２は、標準試料から脱離した水素分子を密度で換算した値である。ＳＨ２は、標準試
料をＴＤＳ分析したときのスペクトルの積分値である。ここで、標準試料の基準値を、Ｎ
Ｈ２／ＳＨ２とする。ＳＯ２は、絶縁膜をＴＤＳ分析したときのスペクトルの積分値であ
る。αは、ＴＤＳ分析におけるスペクトル強度に影響する係数である。数式１の詳細に関
しては、特開平６−２７５６９７公報を参照する。なお、上記絶縁膜の酸素の放出量は、
電子科学株式会社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い、標準試料と
して１×１０１６ａｔｏｍｓ／ｃｍ３の水素原子を含むシリコンウェハを用いて測定した
。
また、ＴＤＳ分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原
子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分
子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の放出量につ
いても見積もることができる。
なお、ＮＯ２は酸素分子の放出量である。酸素原子に換算したときの放出量は、酸素分子
の放出量の２倍となる。
上記構成において、加熱により酸素を放出する膜は、酸素が過剰な酸化シリコン（ＳｉＯ
Ｘ（Ｘ＞２））であってもよい。酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））とは
、シリコン原子数の２倍より多い酸素原子を単位体積当たりに含むものである。単位体積
当たりのシリコン原子数および酸素原子数は、ラザフォード後方散乱法により測定した値
である。
第２の絶縁膜１１２または第３の絶縁膜１０８から酸化物半導体膜である半導体膜１０６
に酸素が供給されることで、第２の絶縁膜１１２または第３の絶縁膜１０８、および酸化
物半導体膜である半導体膜１０６の界面準位密度を低減できる。この結果、トランジスタ
の動作などに起因して生じうる電荷などが、上述の第２の絶縁膜１１２または第３の絶縁
膜１０８、および酸化物半導体膜である半導体膜１０６の界面に捕獲されることを抑制す
ることができ、電気特性の劣化の少ないトランジスタＴｒを得ることができる。
さらに、酸化物半導体膜の酸素欠損に起因して電荷が生じる場合がある。一般に酸化物半
導体膜の酸素欠損は、一部がドナーとなりキャリアである電子を生じる。この結果、トラ
ンジスタのしきい値電圧がマイナス方向にシフトしてしまう。第２の絶縁膜１１２または
第３の絶縁膜１０８から酸化物半導体膜である半導体膜１０６に酸素が十分に供給される
ことにより、しきい値電圧がマイナス方向へシフトする要因である、酸化物半導体膜の酸
素欠損密度を低減することができる。
即ち、第２の絶縁膜１１２または第３の絶縁膜１０８に、加熱により酸素を放出する膜を
設けることで、半導体膜１０６と第２の絶縁膜１１２との界面の界面準位密度、または半
導体膜１０６と第３の絶縁膜１０８との界面の界面準位密度、ならびに酸化物半導体膜で
ある半導体膜１０６の酸素欠損密度を低減し、酸化物半導体膜である半導体膜１０６と第
２の絶縁膜１１２または第３の絶縁膜１０８との界面におけるキャリア捕獲の影響を小さ
くすることができる。
第２の導電膜１１６は、第１の導電膜１０４と同様の構成とすればよい。第２の導電膜１
１６に銅を用いると、ソース配線の抵抗を低減でき、大型表示装置でも配線遅延等の発生
を低減することができる。第２の導電膜１１６に銅を用いる場合、下地となる膜の材質に
よっては密着性が悪くなるため、下地となる膜と密着性のよい膜と銅膜との積層構造にす
ることが好ましい。例えば、下地となる膜と密着性のよい膜としてチタン、モリブデン、
マンガン、銅またはアルミニウムなどを含む膜を用いればよい。また、半導体膜１０６中
に銅が拡散することを防ぐために、窒化物金属膜との積層としてもよい。窒化物金属膜は
、窒化チタン、窒化クロム、窒化モリブデン、窒化タンタルまたは窒化タングステンを用
いればよい。
第４の絶縁膜１２０は、第１の絶縁膜１０２と同様の構成とすればよい。
第３の導電膜１１８は、透光性を有する導電膜であればよく、酸化インジウム、酸化亜鉛
、酸化錫、酸化アルミニウム、酸化シリコン、酸化チタン、酸化ガリウムおよび酸化タン
グステン、ならびにこれらの混合物を用いればよい。例えば、酸化インジウムと酸化錫の
混合物であるインジウム錫酸化物（ＩＴＯともいう。）を用いればよい。ただし、ＩＴＯ
は、熱処理などで結晶化しやすく、半導体装置の信頼性を低下させる要因にもなりうる。
そのため、ＩＴＯの結晶化を抑制するために酸化シリコンを混合させた材料を用いると好
ましい。
作製する表示装置の構成によっては、第３の導電膜１１８は、透光性を有する膜でなくて
も構わない。例えば、第１の導電膜１０４と同一の材料を用いて形成してもよい。
なお、第３の導電膜１１８は、表示装置の画素電極としての機能を有する。
以下に、図１に示した半導体装置の作製方法を説明する。
まず、基板１００上に第１の絶縁膜１０２、第１の導電膜１０４、第２の絶縁膜１１２、
半導体膜１０６および第３の絶縁膜１０８を大気に暴露せずに連続して成膜する（図２（
Ａ）参照。）。
第１の絶縁膜１０２乃至第３の絶縁膜１０８を大気に暴露せずに連続して成膜することで
、膜と膜との界面の汚染を抑制できて好ましい。特に、半導体膜１０６および第３の絶縁
膜１０８の界面の汚染がある場合、トランジスタＴｒの電気特性および信頼性の悪化に繋
がることがある。
第１の絶縁膜１０２、第１の導電膜１０４、第２の絶縁膜１１２、半導体膜１０６および
第３の絶縁膜１０８は、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅ
ｐｉｔａｘｙ）法、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法
、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法
などの成膜方法で成膜する。
第３の絶縁膜１０８上にレジスト１２１を塗布し（図２（Ｂ）参照。）、多階調マスクで
ある第１のフォトマスクにて露光し現像してレジストマスク１３１を形成する。なお、レ
ジストマスク１３１は、多階調マスクによって露光し現像されているため、レジストのな
い領域と、レジストの薄い領域（第１の厚さの領域ともいう。）と、レジストの厚い領域
（第２の厚さの領域ともいう。）と、を有する（図２（Ｃ）参照。）。
レジストマスク１３１を用いて、第３の絶縁膜１０８、半導体膜１０６、第２の絶縁膜１
１２および第１の導電膜１０４をエッチングする。該エッチング処理によってレジストマ
スク１３１の形状も変化し、レジストマスク１４１となる（図３（Ａ）参照。）。
アッシングなどのプラズマ処理によってレジストマスク１４１を後退させ、レジストの薄
い領域がなくなるまで処理し、レジストマスク１５１を形成する（図３（Ｂ）参照。）。
このとき、アッシングなどのプラズマ処理によって、第１の導電膜１０４の露出した側壁
は酸化され、絶縁物１１４で覆われていてもよい（図１７（Ａ）参照。）。第１の導電膜
１０４の露出した側壁が酸化することによって、後に形成されるソース配線ＳＬが第１の
導電膜１０４と同一層かつ同一材料で形成されるゲート配線ＧＬおよび共通配線ＣＬの側
壁で電気的に接続されることを抑制できる。なお、第１の導電膜１０４の側壁を酸化する
ために、酸化性ガスを用いたプラズマ処理を単独で、またはアッシングに加えて行っても
よい。例えば、酸化性ガスとして、酸素、オゾン、酸化窒素などを用いればよい。
レジストマスク１５１を用いて第３の絶縁膜１０８をエッチングし、その後レジストマス
ク１５１を除去する（図３（Ｃ）参照。）。このとき、第１の絶縁膜１０２があることに
よって基板１００のエッチングを防ぐことができる。
次に、第２の導電膜１１６をスパッタリング法、ＭＢＥ法、ＣＶＤ法、パルスレーザ堆積
法、ＡＬＤ法などの成膜方法で成膜する（図４（Ａ）参照。）。
第２の導電膜１１６上にレジスト１２２を塗布し（図４（Ｂ）参照。）、第２のフォトマ
スクを用いて露光および現像を行ってレジストマスク１３２を形成する（図４（Ｃ）参照
。）。
レジストマスク１３２を用いて第２の導電膜１１６をエッチングし、その後レジストマス
ク１３２を除去する（図５（Ａ）参照。）。
次に、第４の絶縁膜１２０をスパッタリング法、ＭＢＥ法、ＣＶＤ法、パルスレーザ堆積
法、ＡＬＤ法などの成膜方法で成膜する（図５（Ｂ）参照。）。
第４の絶縁膜１２０上にレジスト１２３を塗布し（図５（Ｃ）参照。）、第３のフォトマ
スクを用いて露光および現像を行ってレジストマスク１３３を形成する（図６（Ａ）参照
。）。
レジストマスク１３３を用いて第４の絶縁膜１２０をエッチングする。該エッチング処理
によってレジストマスク１３３の形状も変化し、レジストマスク１４３となる（図６（Ｂ
）参照。）。
レジストマスク１４３を用いて第３の絶縁膜１０８および半導体膜１０６をエッチングし
、その後レジストマスク１４３を除去する（図６（Ｃ）参照。）。このとき、第３の絶縁
膜１０８および半導体膜１０６と比較し、第２の導電膜１１６のエッチングレートが低く
なる条件を用いて、第３の絶縁膜１０８および半導体膜１０６をエッチングするとよい。
なお、容量部Ｃｓにおいて、必ずしも第４の絶縁膜１２０、第３の絶縁膜１０８および半
導体膜１０６の全てをエッチングしなくてはならないわけではない。ただし、容量部Ｃｓ
の表示装置における専有面積を低減するためには、第４の絶縁膜１２０、第３の絶縁膜１
０８および半導体膜１０６をエッチングし、容量部Ｃｓの単位面積当たりの容量を増すこ
とが好ましい。
次に、透光性を有する第３の導電膜１１８をスパッタリング法、ＭＢＥ法、ＣＶＤ法、パ
ルスレーザ堆積法、ＡＬＤ法などの成膜方法で成膜する（図７（Ａ）参照。）。
第３の導電膜１１８上にレジスト１２４を塗布し（図７（Ｂ）参照。）、第４のフォトマ
スクを用いて露光および現像を行ってレジストマスク１３４を形成する（図７（Ｃ）参照
。）。
レジストマスク１３４を用いて第３の導電膜１１８をエッチングし、レジストマスク１３
４を除去し、図１に示す半導体装置を作製する。なお、ゲート配線ＧＬおよび共通配線Ｃ
Ｌの側壁が絶縁物１１４で覆われている場合、図１７（Ｂ）に示す断面構造となる。
以上の工程によって、フォトマスクを４枚用いて、半導体装置のトランジスタＴｒ、容量
部Ｃｓ、ならびに共通配線ＣＬおよびソース配線ＳＬとの交差部を作製することができる
。
本実施の形態に示す半導体装置を適用することで、開口率が高く、表示品位の高い表示装
置を作製することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、実施の形態１と異なる構成の半導体装置（表示装置のトランジスタお
よび容量部）について図１１乃至図１４を用いて説明する。図１１乃至図１４では、ソー
ス配線ＳＬおよびトランジスタＴｒと、共通電極ＣＥおよび共通配線ＣＬの接続部と、容
量部Ｃｓと、について並行して説明する。
本実施の形態では、横電界方式の一種であるＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉ
ｎｇ）モードの液晶表示装置に適用可能な半導体装置について説明する。
図１１（Ａ）および図１１（Ｂ）は、それぞれ本実施の形態で作製する表示装置の断面図
および上面図である。図１１（Ｂ）の一点鎖線Ａ−Ｂ、一点鎖線Ｃ−Ｄおよび一点鎖線Ｅ
−Ｆは、それぞれ図１１（Ａ）の断面Ａ−Ｂ、断面Ｃ−Ｄおよび断面Ｅ−Ｆに対応する。
なお、図１１（Ｂ）は、簡単のため、膜を一部省略した形で示す。
図１１（Ａ）の断面Ａ−Ｂは、図１（Ａ）の断面Ａ−Ｂと同様の構成とすればよい。
図１１（Ａ）の断面Ｃ−Ｄは、基板１００と、基板１００上の第１の絶縁膜１０２と、第
１の絶縁膜１０２上の外周が概略一致する第１の導電膜１０４、第２の絶縁膜１１２、半
導体膜１０６および第３の絶縁膜１０８と、第１の絶縁膜１０２、第１の導電膜１０４、
第２の絶縁膜１１２、半導体膜１０６および第３の絶縁膜１０８上の第４の絶縁膜１２０
と、第２の絶縁膜１１２、半導体膜１０６、第３の絶縁膜１０８および第４の絶縁膜１２
０に設けられた開口部を介して第１の導電膜１０４と接する第３の導電膜１１８ｂと、を
有する共通電極ＣＥおよび共通配線ＣＬの接続部である。ここで、第３の導電膜１１８ｂ
は共通電極ＣＥである。
図１１（Ａ）の断面Ｅ−Ｆは、基板１００と、基板１００上の第１の絶縁膜１０２と、第
１の絶縁膜１０２上の外周が概略一致する第１の導電膜１０４、第２の絶縁膜１１２、半
導体膜１０６および第３の絶縁膜１０８と、第１の絶縁膜１０２、第１の導電膜１０４、
第２の絶縁膜１１２、半導体膜１０６および第３の絶縁膜１０８上の第４の絶縁膜１２０
と、第４の絶縁膜１２０を覆う第３の導電膜１１８ａと、を有する容量部Ｃｓである。
容量部Ｃｓにおいて、第１の導電膜１０４は第１の容量電極および共通配線ＣＬの機能を
有し、第２の絶縁膜１１２、半導体膜１０６および第３の絶縁膜１０８は誘電体膜の機能
を有し、第３の導電膜１１８ａは第２の容量電極の機能を有する。第３の導電膜１１８ａ
である第２の容量電極は、第２の導電膜１１６であるトランジスタＴｒのソース電極また
はドレイン電極と、第４の絶縁膜１２０に設けられた開口部を介して接続する画素電極の
機能も有する。
図１１に示す半導体装置の作製方法について、図１２を用いて説明する。
図１２（Ａ）は実施の形態１における図５（Ｂ）に対応する。即ち、図１２（Ａ）以前の
工程は実施の形態１を参酌する。
まず、レジストを塗布し、フォトマスクにて露光および現像を行ってレジストマスクを形
成する。該レジストマスクを用いて、第２の導電膜１１６と十分に選択比が取れる条件で
第４の絶縁膜１２０、第３の絶縁膜１０８、半導体膜１０６および第２の絶縁膜１１２を
エッチングし、レジストマスクを除去する（図１２（Ｂ）参照。）。
次に、第３の導電膜１１８を成膜する。第３の導電膜１１８上にレジストを塗布し、フォ
トマスクを用いて露光および現像を行ってレジストマスクを形成する。該レジストマスク
を用いて第３の導電膜１１８をエッチングし、その後レジストマスクを除去し、図１１に
示す半導体装置を作製する。
図１１と異なる構成についても、図１３を用いて説明する。
図１３（Ａ）および図１３（Ｂ）は、それぞれ本実施の形態で作製する表示装置の断面図
および上面図である。図１３（Ｂ）の一点鎖線Ａ−Ｂ、一点鎖線Ｃ−Ｄおよび一点鎖線Ｅ
−Ｆは、それぞれ図１３（Ａ）の断面Ａ−Ｂ、断面Ｃ−Ｄおよび断面Ｅ−Ｆに対応する。
なお、図１３（Ｂ）は、簡単のため、膜を一部省略した形で示す。
図１１（Ｂ）および図１３（Ｂ）に示したように、第３の導電膜１１８ａおよび第３の導
電膜１１８ｂである画素電極および共通電極ＣＥを有することがＩＰＳモードの特徴であ
る。該画素電極および共通電極ＣＥ間に電界を形成し、液晶分子の向きを変えることがで
きる。なお、本実施の形態では、櫛型形状の画素電極および共通電極ＣＥを用いているが
、これに限定されず様々な形状をとりうる。
図１３（Ａ）の断面Ａ−Ｂは、図１（Ａ）の断面Ａ−Ｂと同様の構成とすればよい。
図１３（Ａ）の断面Ｃ−Ｄは、基板１００と、基板１００上の第１の絶縁膜１０２と、第
１の絶縁膜１０２上の第１の導電膜１０４と、第１の導電膜１０４上の第２の絶縁膜１１
２と、第１の導電膜１０４と接する第３の導電膜１１８ｂと、を有する共通電極ＣＥおよ
び共通配線ＣＬの接続部である。
図１３（Ａ）の断面Ｅ−Ｆは、図１（Ａ）の断面Ｃ−Ｄと同様の構成とすればよい。
図１３に示す半導体装置の作製方法について、図１４を用いて説明する。
図１４（Ａ）は実施の形態１における図５（Ｂ）に対応する。即ち、図１４（Ａ）以前の
工程は実施の形態１を参酌する。
まず、レジストを塗布し、フォトマスクにて露光し現像してレジストマスクを形成する。
該レジストマスクを用いて、第２の導電膜１１６と十分に選択比が取れる条件で第４の絶
縁膜１２０、第３の絶縁膜１０８および半導体膜１０６をエッチングし、レジストマスク
を除去する（図１４（Ｂ）参照。）。
このとき、オーバーエッチング処理を行うことによって第２の絶縁膜１１２を後退させて
もよい（図１４（Ｃ）参照。）。これによって共通配線ＣＬと共通電極ＣＥが接続しやす
くなる。
次に、第３の導電膜１１８を成膜する。第３の導電膜１１８上にレジストを塗布し、フォ
トマスクを用いて露光および現像を行ってレジストマスクを形成する。該レジストマスク
を用いて第３の導電膜１１８をエッチングし、その後レジストマスクを除去し、図１３に
示す半導体装置を作製する。
なお、本実施の形態で用いる第３の導電膜１１８ａおよび第３の導電膜１１８ｂは、透光
性を有する導電膜を用いることが好ましいが、表示装置の動作速度を高めるために低抵抗
である第１の導電膜１０４で示した材料を適用しても構わない。
以上に示したように、横電界方式の一種であるＩＰＳモードの液晶表示装置に対応した半
導体装置を作製することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、実施の形態１および実施の形態２と異なる構成の半導体装置（表示装
置のトランジスタおよび容量部）について図１５および図１６を用いて説明する。図１５
および図１６では、ソース配線ＳＬおよびトランジスタＴｒと、共通電極ＣＥおよび共通
配線ＣＬの接続部と、共通電極ＣＥおよび画素電極ＴＥが重なる領域と、について並行し
て説明する。
本実施の形態では、横電界方式の一種であるＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉ
ｔｃｈｉｎｇ）モードの液晶表示装置に適用可能な半導体装置について説明する。
ＦＦＳモードの液晶表示装置では、共通電極ＣＥおよび画素電極ＴＥの重なる領域が容量
部を形成するため、容量配線による容量部の形成は不要となる。
図１５（Ｂ）では見やすさのため、第４の導電膜１２８を点線で示す。なお、第４の導電
膜１２８は、基板１００の全面に設けられており、図１５（Ｂ）に示したＬ字形状の開口
部１３８を有する。図１５（Ａ）に示したように、第３の導電膜１１８および第４の導電
膜１２８である画素電極ＴＥおよび共通電極ＣＥで第５の絶縁膜１２６を挟む構造がＦＦ
Ｓモードの特徴である。該二つの電極間に電界を形成し、液晶分子の向きを変えることが
できる。なお、本実施の形態では、共通電極ＣＥである第４の導電膜１２８にＬ字形状の
開口部１３８を設けているが、これに限定されず様々な形状をとりうる。
図１５（Ａ）の断面Ａ−Ｂは、図１（Ａ）の断面Ａ−Ｂと同様の構造上に第５の絶縁膜１
２６を成膜し、その後第４の導電膜１２８を積層して形成した構成である。
図１５（Ａ）の断面Ｃ−Ｄは、基板１００と、基板１００上の第１の絶縁膜１０２と、第
１の絶縁膜１０２上の外周が概略一致する第１の導電膜１０４、第２の絶縁膜１１２、半
導体膜１０６および第３の絶縁膜１０８と、第１の絶縁膜１０２、第１の導電膜１０４、
第２の絶縁膜１１２、半導体膜１０６および第３の絶縁膜１０８上の第４の絶縁膜１２０
と、第２の絶縁膜１１２、半導体膜１０６、第３の絶縁膜１０８および第４の絶縁膜１２
０に設けられた第１の導電膜１０４を露出する開口部と、該開口部および第４の絶縁膜１
２０を覆う第５の絶縁膜１２６と、第５の絶縁膜１２６に設けられた開口部を介して第１
の導電膜１０４と接する第４の導電膜１２８と、を有する共通電極ＣＥおよび共通配線Ｃ
Ｌの接続部である。なお、共通電極ＣＥと共通配線ＣＬは、一箇所の開口部を介して接続
しているが、これに限定されるものではない。例えば、複数の開口部を介して共通電極Ｃ
Ｅと共通配線ＣＬを接続しても構わない。
図１５（Ａ）の断面Ｅ−Ｆは、基板１００と、基板１００上の第１の絶縁膜１０２と、第
１の絶縁膜１０２上の第４の絶縁膜１２０と、第４の絶縁膜１２０上の第３の導電膜１１
８と、第３の導電膜１１８上の第５の絶縁膜１２６と、第５の絶縁膜１２６上の開口部を
有する第４の導電膜１２８と、を有する共通電極ＣＥおよび画素電極ＴＥが重なる領域で
ある。
図１５に示す半導体装置の作製方法について、図１６を用いて説明する。
図１６（Ａ）は実施の形態２における図１２（Ｂ）に対応する。即ち、図１６（Ａ）以前
の工程は実施の形態２を参酌する。
まず、第３の導電膜１１８を成膜し、第３の導電膜１１８上にレジストを塗布し、フォト
マスクを用いて露光および現像を行ってレジストマスクを形成する。該レジストマスクを
用いて第３の導電膜１１８をエッチングし、レジストマスクを除去する（図１６（Ｂ）参
照。）。
次に、第５の絶縁膜１２６を成膜する（図１６（Ｃ）参照。）。
次に、第４の導電膜１２８を成膜し、第４の導電膜１２８上にレジストを塗布し、フォト
マスクを用いて露光および現像を行ってレジストマスクを形成する。該レジストマスクを
用いて第４の導電膜１２８をエッチングし、その後レジストマスクを除去し、図１５に示
す半導体装置を作製する。
第４の導電膜１２８は、第３の導電膜１１８または第１の導電膜１０４と同様の材料を用
いて形成すればよい。
以上に示したように、横電界方式の一種であるＦＦＳモードの液晶表示装置に対応した半
導体装置を作製することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、実施の形態１で説明した半導体装置を用いた液晶表示装置の例を図８
を用いて説明する。なお、以下の説明では半導体装置の一として液晶表示装置を例示して
説明するが、これに限定されるものではない。以下に説明する作製方法を適用して、例え
ば、ＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置を作製してもよい。
図８はアクティブマトリクス基板である第１の基板２００上に形成されたトランジスタ２
７４および液晶素子２７２を、対向基板である第２の基板２０１との間にシール材２５５
によって封止した液晶表示装置の上面図および断面図である。図８（Ｂ）は、図８（Ａ）
における一点鎖線Ｇ−Ｈの断面に対応する。
第１の基板２００上に設けられた画素部２７６を囲むようにして、シール材２５５を有し
、シール材２５５によって画素部２７６上に第２の基板２０１が設けられ、液晶２５６が
封止される。
第１の基板２００上のシール材２５５で囲まれている領域より外側に入力端子２７８を有
し、ＦＰＣ２５８およびＦＰＣ２５９が接続されている。なお、ＦＰＣはフレキシブルプ
リント基板（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔｓ）の略称である。
ＦＰＣ２５８は、異なる基板に作製された信号線駆動回路２５１と電気的に接続され、Ｆ
ＰＣ２５９は、異なる基板に作製された走査線駆動回路２５２と電気的に接続されている
。画素部２７６に与えられる各種信号および電位は、ＦＰＣ２５８およびＦＰＣ２５９を
介して、信号線駆動回路２５１および走査線駆動回路２５２から供給される。
また、図８では信号線駆動回路２５１および走査線駆動回路２５２をそれぞれＦＰＣ２５
８およびＦＰＣ２５９上に設けているが、信号線駆動回路２５１および走査線駆動回路２
５２を基板２００上に作製してもよい。
図８に示す液晶表示装置は、第１の基板２００の画素電極２６６を覆う配向膜２６８およ
び第２の基板２０１に設けられたスペーサ２６４ならびにスペーサ２６４および対向電極
２７０を覆う配向膜２６２を有する。また、図示しないが、カラーフィルタや遮光層など
を有してもよい。
電極２１８および配線２１６は、ＦＰＣ２５８が有する端子と異方性導電膜２６０を介し
て接続される。電極２１８は、画素電極２６６と同一層かつ同一材料で形成され、配線２
１６は、トランジスタ２７４のソース電極およびドレイン電極と同一層かつ同一材料で形
成される。図示しないが、電極２１８および異方性導電膜２６０を介してトランジスタ２
７４のゲート電極と同一層かつ同一材料である配線がＦＰＣ２５８の有する端子と接続す
る構成としても構わない。その場合、トランジスタ２７４のゲート電極と同一層かつ同一
材料である配線および配線２１６を画素電極２６６と同一層かつ同一材料の導電膜を介し
て接続する必要がある。配線２０４および配線２１６を接続する箇所は、表示装置内であ
ればどこでも構わないが、例えば後に述べる保護回路を設ける場合、保護回路の周辺で接
続すると設計上好ましい。
トランジスタ２７４は、実施の形態１で示したトランジスタＴｒを用いることができる。
第１の基板２００上にエッチストップ膜２０２を設けても構わない。
液晶２５６には、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、
強誘電性液晶、反強誘電性液晶等を用いればよい。また、ブルー相を示す液晶を用いても
よい。ブルー相を示す液晶を用いる場合、配向膜２６２、２６８は設けなくてよい。ブル
ー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相か
ら等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しない
ため、温度範囲を改善するためにカイラル剤を混合させた液晶組成物を用いて液晶層に用
いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以
下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また
配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引
き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を
軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリー
ク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。チャネル領域
が形成される半導体層に、酸化物半導体を用いたトランジスタを用いる場合、リーク電流
が小さいため、各画素における液晶容量に対して１／３以下、好ましくは１／５以下の容
量の大きさを有する保持容量を設ければ充分である。
また、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射防止部材などの光学
部材（光学基板）などは適宜設ける。例えば、偏光基板および位相差基板による円偏光を
用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
また、バックライトとして複数の発光ダイオード（ＬＥＤ）を用いて、時間分割表示方式
（フィールドシーケンシャル駆動方式）を行うことも可能である。フィールドシーケンシ
ャル駆動方式を適用することで、カラーフィルタを用いることなく、カラー表示を行うこ
とができる。
液晶表示装置は光源または表示素子からの光を透過させて表示を行う。よって光が透過す
る画素部に設けられる基板、絶縁層、導電層などの薄膜はすべて可視光の波長領域の光に
対して透光性を有する。
また、トランジスタは静電気などにより破壊されやすいため、保護回路を設けることが好
ましい。保護回路は、非線形素子を用いて構成することが好ましい。
以上のように、大型の表示装置においても信頼性が高く、表示品位の高い表示装置を提供
することができる。
また、本発明の一態様を用いることによって、フォトリソグラフィ工程数を削減すること
で、コストを削減できる上、容量部を小面積化できるため、開口率が高く、消費電力の小
さい表示装置を提供することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、実施の形態１乃至実施の形態４を適用した電子機器の例について説明
する。
図９（Ａ）はスマートフォンである。筐体３００と、ボタン３０１と、マイクロフォン３
０２と、表示部３０３と、スピーカ３０４と、カメラ３０５と、を具備し、携帯型電話機
としての機能を有する。本発明の一態様は、表示部３０３およびカメラ３０５に適用する
ことができる。また、図示しないが、本体内部にある演算装置、無線回路または記憶装置
に本発明の一態様を適用することもできる。
図９（Ｂ）は、ディスプレイである。筐体３１０と、表示部３１１と、を具備する。本発
明の一態様は、表示部３１１に適用することができる。本発明の一態様を用いることで、
表示部３１１のサイズを大きくしたときにも表示品位の高いディスプレイとすることがで
きる。
図９（Ｃ）は、デジタルスチルカメラである。筐体３２０と、ボタン３２１と、マイクロ
フォン３２２と、表示部３２３と、を具備する。本発明の一態様は、表示部３２３に適用
することができる。また、図示しないが、記憶装置またはイメージセンサに本発明の一態
様を適用することもできる。
本発明の一態様を用いることで、電子機器のコストを小さくすることができる。また表示
品位の高い表示装置を得ることができる。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
１００ 基板
１０２ 第１の絶縁膜
１０４ 第１の導電膜
１０６ 半導体膜
１０８ 第３の絶縁膜
１１２ 第２の絶縁膜
１１４ 絶縁物
１１６ 第２の導電膜
１１８ 第３の導電膜
１１８ａ 第３の導電膜
１１８ｂ 第３の導電膜
１２０ 第４の絶縁膜
１２１ レジスト
１２２ レジスト
１２３ レジスト
１２４ レジスト
１２６ 第５の絶縁膜
１２８ 第４の導電膜
１３１ レジストマスク
１３２ レジストマスク
１３３ レジストマスク
１３４ レジストマスク
１４１ レジストマスク
１４３ レジストマスク
１５１ レジストマスク
２００ 基板
２０１ 基板
２０２ エッチストップ膜
２０４ 配線
２１６ 配線
２１８ 電極
２５１ 信号線駆動回路
２５２ 走査線駆動回路
２５５ シール材
２５６ 液晶
２５８ ＦＰＣ
２５９ ＦＰＣ
２６０ 異方性導電膜
２６２ 配向膜
２６４ スペーサ
２６６ 画素電極
２６８ 配向膜
２７０ 対向電極
２７２ 液晶素子
２７４ トランジスタ
２７６ 画素部
２７８ 入力端子
３００ 筐体
３０１ ボタン
３０２ マイクロフォン
３０３ 表示部
３０４ スピーカ
３０５ カメラ
３１０ 筐体
３１１ 表示部
３２０ 筐体
３２１ ボタン
３２２ マイクロフォン
３２３ 表示部

Claims (3)

  1. ゲート配線とソース配線との交差部と、トランジスタとにおいて、
    前記トランジスタは、
    ゲート電極と、
    前記ゲート電極上の第１の絶縁膜と、
    前記第１の絶縁膜上の第１の半導体膜と、
    前記第１の半導体膜上の、開口部を有する第２の絶縁膜と、
    前記第２の絶縁膜の開口部を介して、前記第１の半導体膜と一部が接する前記第２の絶縁膜上の一対の電極と、を有し、
    前記交差部は、
    前記ゲート配線と、
    前記ゲート配線上の前記第１の絶縁膜と、
    前記第１の絶縁膜上の前記第１の半導体膜と、
    前記第１の半導体膜上の前記第２の絶縁膜と、
    前記第２の絶縁膜上の前記ソース配線と、を有し、
    前記ゲート電極は、前記ゲート配線の一部であり、
    前記ゲート配線、前記第１の絶縁膜、及び前記第１の半導体膜の外周の上面形状は、概略一致していることを特徴とする半導体装置。
  2. 容量部と、トランジスタとにおいて、
    前記トランジスタは、
    ゲート電極と、
    前記ゲート電極上の第１の絶縁膜と、
    前記第１の絶縁膜上の第１の半導体膜と、
    前記第１の半導体膜上の、開口部を有する第２の絶縁膜と、
    前記第２の絶縁膜の開口部を介して、前記第１の半導体膜と一部が接する前記第２の絶縁膜上の一対の電極と、
    前記一対の電極の一方と電気的に接続する画素電極と、を有し、
    前記容量部は、
    容量配線と、
    前記容量配線上の第３の絶縁膜と、
    前記第３の絶縁膜上の第２の半導体膜と、
    前記第２の半導体膜上の第４の絶縁膜と、
    前記第２の半導体膜及び前記第４の絶縁膜が有する開口を介して、前記第３の絶縁膜と接する前記画素電極と、を有し、
    前記ゲート電極は、ゲート配線の一部であり、
    前記ゲート配線、前記第１の絶縁膜、及び前記第１の半導体膜の外周の上面形状は、概略一致し、
    前記容量配線、及び前記第３の絶縁膜の外周の上面形状は、概略一致していることを特徴とする半導体装置。
  3. 請求項１または請求項２において、
    前記第１の半導体膜は、酸化物半導体を有することを特徴とする半導体装置。
JP2016166814A 2010-12-01 2016-08-29 半導体装置 Expired - Fee Related JP6247725B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010268444 2010-12-01
JP2010268444 2010-12-01
JP2011020648 2011-02-02
JP2011020648 2011-02-02

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011263371A Division JP2012178545A (ja) 2010-12-01 2011-12-01 半導体装置および半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2017022389A JP2017022389A (ja) 2017-01-26
JP6247725B2 true JP6247725B2 (ja) 2017-12-13

Family

ID=46161370

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011263371A Withdrawn JP2012178545A (ja) 2010-12-01 2011-12-01 半導体装置および半導体装置の作製方法
JP2016166814A Expired - Fee Related JP6247725B2 (ja) 2010-12-01 2016-08-29 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011263371A Withdrawn JP2012178545A (ja) 2010-12-01 2011-12-01 半導体装置および半導体装置の作製方法

Country Status (4)

Country Link
US (1) US8461630B2 (ja)
JP (2) JP2012178545A (ja)
KR (1) KR101961486B1 (ja)
TW (1) TWI523225B (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201202691A (en) * 2010-07-06 2012-01-16 Univ Nat Cheng Kung Multi-gas sensor and fabrication method thereof
TWI497689B (zh) * 2011-12-02 2015-08-21 Ind Tech Res Inst 半導體元件及其製造方法
KR102644240B1 (ko) 2012-07-20 2024-03-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR20140020565A (ko) * 2012-08-09 2014-02-19 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법
WO2014067463A1 (zh) * 2012-11-02 2014-05-08 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置和阻挡层
CN103187423B (zh) * 2013-02-04 2016-03-23 合肥京东方光电科技有限公司 一种氧化物薄膜晶体管阵列基板及其制作方法、显示面板
JP6300589B2 (ja) 2013-04-04 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN103364987B (zh) * 2013-07-19 2015-11-25 深圳市华星光电技术有限公司 一种阵列基板及显示面板
US9530808B2 (en) * 2013-09-12 2016-12-27 Boe Technology Group Co., Ltd. TFT array substrate, manufacturing method thereof, and display device
KR102318728B1 (ko) * 2014-04-18 2021-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 이를 가지는 표시 장치
KR102197854B1 (ko) * 2014-05-13 2021-01-05 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 표시기판 및 이의 제조방법
US9590059B2 (en) * 2014-12-24 2017-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Interdigitated capacitor to integrate with flash memory
KR102369124B1 (ko) * 2014-12-26 2022-03-03 삼성디스플레이 주식회사 영상 표시 장치
JP7063019B2 (ja) * 2018-03-09 2022-05-09 Tdk株式会社 薄膜コンデンサの製造方法及び薄膜コンデンサ
CN109786469A (zh) * 2018-12-26 2019-05-21 惠科股份有限公司 薄膜晶体管的制备方法、薄膜晶体管及显示面板
KR20210128545A (ko) * 2020-04-16 2021-10-27 삼성디스플레이 주식회사 표시 장치의 제조 방법

Family Cites Families (119)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05341313A (ja) * 1992-06-05 1993-12-24 Toshiba Corp アクティブマトリクス型液晶表示素子
JPH06250211A (ja) * 1993-02-23 1994-09-09 Hitachi Ltd 液晶表示基板とその製造方法
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001324725A (ja) * 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
US6774397B2 (en) * 2000-05-12 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7223643B2 (en) 2000-08-11 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP2003179069A (ja) 2001-12-12 2003-06-27 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、液晶表示装置、有機エレクトロルミネッセンス素子、ならびに表示装置用基板およびその製造方法
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
JP2005019664A (ja) * 2003-06-26 2005-01-20 Quanta Display Japan Inc 液晶表示装置とその製造方法
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4413573B2 (ja) * 2003-10-16 2010-02-10 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
BRPI0517560B8 (pt) 2004-11-10 2018-12-11 Canon Kk transistor de efeito de campo
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112655B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
US8212953B2 (en) * 2005-12-26 2012-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007221022A (ja) * 2006-02-20 2007-08-30 Mitsubishi Electric Corp 薄膜トランジスタ、ｔｆｔアレイ基板、及び薄膜トランジスタの製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5305630B2 (ja) * 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US7738050B2 (en) 2007-07-06 2010-06-15 Semiconductor Energy Laboratory Co., Ltd Liquid crystal display device
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR100990217B1 (ko) * 2008-04-16 2010-10-29 한국전자통신연구원 산화물 반도체 박막용 조성물, 이를 채용한 전계 효과트랜지스터 및 이의 제조방법
US8017045B2 (en) * 2008-04-16 2011-09-13 Electronics And Telecommunications Research Institute Composition for oxide semiconductor thin film and field effect transistor using the composition
JP5584960B2 (ja) * 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置
TWI606592B (zh) * 2008-09-01 2017-11-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
WO2010047288A1 (en) 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductordevice
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101603303B1 (ko) 2008-10-31 2016-03-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 도전성 산질화물 및 도전성 산질화물막의 제작 방법
EP2184783B1 (en) 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
US8841661B2 (en) * 2009-02-25 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Staggered oxide semiconductor TFT semiconductor device and manufacturing method thereof
JP2010263182A (ja) * 2009-04-10 2010-11-18 Toppan Printing Co Ltd 薄膜トランジスタおよび画像表示装置
JP5760298B2 (ja) * 2009-05-21 2015-08-05 ソニー株式会社 薄膜トランジスタ、表示装置、および電子機器
KR101128333B1 (ko) * 2009-07-24 2012-03-27 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법

Also Published As

Publication number Publication date
US8461630B2 (en) 2013-06-11
US20120138921A1 (en) 2012-06-07
TWI523225B (zh) 2016-02-21
JP2012178545A (ja) 2012-09-13
JP2017022389A (ja) 2017-01-26
KR20120060745A (ko) 2012-06-12
KR101961486B1 (ko) 2019-03-22
TW201234596A (en) 2012-08-16

Similar Documents

Publication Publication Date Title
JP6247725B2 (ja) 半導体装置
JP6532577B2 (ja) 半導体装置
US20200176608A1 (en) Logic circuit and semiconductor device
US11271098B2 (en) Semiconductor device and method for manufacturing the same
JP2024001143A (ja) 液晶表示装置、電子機器
US9812578B2 (en) Thin film transistor and display device using the same
TWI529932B (zh) 半導體裝置和其製造方法
JP2019062231A (ja) 半導体装置
JP2020025119A (ja) 半導体装置
JP2011258949A (ja) 薄膜トランジスタ表示板及びその製造方法
TW201133851A (en) Semiconductor device and manufacturing method the same
WO2012008080A1 (ja) 薄膜トランジスタ基板
US20120242923A1 (en) Thin film transistor substrate, method for manufacturing the same, and display device
WO2016104216A1 (ja) 半導体装置、表示装置および半導体装置の製造方法
JP2023090731A (ja) 液晶表示装置
US10068924B2 (en) Display panel and display apparatus
US11282965B2 (en) Fabrication method of semiconductor device
KR20170047690A (ko) 표시 장치 및 그 제조방법
KR20090011704A (ko) 박막 트랜지스터 기판 및 그 제조 방법
US10700097B2 (en) Array substrate and fabricating method thereof
JP7370444B2 (ja) 表示装置
JP2019114751A (ja) 薄膜トランジスタ基板及びそれを備えた液晶表示装置並びに薄膜トランジスタ基板の製造方法
JP2016076712A (ja) 薄膜トランジスタ及びそれを用いた表示装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170630

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171031

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171117

R150 Certificate of patent or registration of utility model

Ref document number: 6247725

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees