JP6243478B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP6243478B2
JP6243478B2 JP2016114208A JP2016114208A JP6243478B2 JP 6243478 B2 JP6243478 B2 JP 6243478B2 JP 2016114208 A JP2016114208 A JP 2016114208A JP 2016114208 A JP2016114208 A JP 2016114208A JP 6243478 B2 JP6243478 B2 JP 6243478B2
Authority
JP
Japan
Prior art keywords
layer
oxide semiconductor
insulating layer
film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016114208A
Other languages
English (en)
Other versions
JP2016189476A (ja
Inventor
山崎 舜平
舜平 山崎
英臣 須澤
英臣 須澤
慎也 笹川
慎也 笹川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2016189476A publication Critical patent/JP2016189476A/ja
Application granted granted Critical
Publication of JP6243478B2 publication Critical patent/JP6243478B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、酸化物半導体を用いた半導体素子を有する半導体装置の作製方法に係り、開示
される発明の一形態は、初期特性が良好で長期的な特性変動の小さい酸化物半導体素子を
有する半導体装置の作製方法に関する。
金属酸化物は多様に存在し、さまざまな用途に用いられている。酸化インジウムはよく知
られた材料であり、液晶ディスプレイなどで必要とされる透明電極材料として用いられて
いる。
金属酸化物の中には半導体特性を示すものがある。半導体特性を示す金属酸化物としては
、例えば、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などがあり、このよう
な半導体特性を示す金属酸化物をチャネル形成領域とする薄膜トランジスタが既に知られ
ている(例えば、特許文献1乃至特許文献4、非特許文献1等参照)。
ところで、金属酸化物は一元系酸化物のみでなく多元系酸化物も知られている。例えば、
ホモロガス相を有するInGaO(ZnO)(m:自然数)は、In、Ga及びZn
を有する多元系酸化物半導体として知られている(例えば、非特許文献2乃至非特許文献
4等参照)。
そして、上記のようなIn−Ga−Zn−O系酸化物で構成される酸化物半導体を薄膜ト
ランジスタのチャネル層として適用可能であることが確認されている(例えば、特許文献
5、非特許文献5および非特許文献6等参照)。
特開昭60−198861号公報 特開平8−264794号公報 特表平11−505377号公報 特開2000−150900号公報 特開2004−103957号公報
M. W. Prins, K. O. Grosse−Holz, G. Muller, J. F. M. Cillessen, J. B. Giesbers, R. P. Weening, and R. M. Wolf、「A ferroelectric transparent thin−film transistor」、 Appl. Phys. Lett.、17 June 1996、 Vol.68 p.3650−3652 M. Nakamura, N. Kimizuka, and T. Mohri、「The Phase Relations in the In2O3−Ga2ZnO4−ZnO System at 1350℃」、J. Solid State Chem.、1991、Vol.93, p.298−315 N. Kimizuka, M. Isobe, and M. Nakamura、「Syntheses and Single−Crystal Data of Homologous Compounds, In2O3(ZnO)m(m=3,4, and 5), InGaO3(ZnO)3, and Ga2O3(ZnO)m(m=7,8,9, and 16) in the In2O3−ZnGa2O4−ZnO System」、 J. Solid State Chem.、1995、Vol.116, p.170−178 中村真佐樹、君塚昇、毛利尚彦、磯部光正、「ホモロガス相、InFeO3(ZnO)m(m:自然数)とその同型化合物の合成および結晶構造」、固体物理、1993年、Vol.28、No.5、p.317−327 K. Nomura, H. Ohta, K. Ueda, T. Kamiya, M. Hirano, and H. Hosono、「Thin−film transistor fabricated in single−crystalline transparent oxide semiconductor」、SCIENCE、2003、Vol.300、p.1269−1272 K. Nomura, H. Ohta, A. Takagi, T. Kamiya, M. Hirano, and H. Hosono、「Room−temperature fabrication of transparent flexible thin−film transistors using amorphous oxide semiconductors」、NATURE、2004、Vol.432 p.488−492
このように、酸化物半導体に関する研究は精力的に行われているが、その組成の複雑さな
どから、酸化物半導体材料自体の性質は未だ解明に至っていない。このような事情と相ま
って、酸化物半導体を用いた半導体素子に関して、良好な特性が得られる作製条件は見出
されていないというのが現状である。特に、ノーマリーオンになりやすい、特性の変動が
大きいなどの欠点が顕著に見られる。ノーマリーオンになりやすい原因は酸化物半導体中
にキャリアが多く存在するためである。キャリアの生成の原因となるものとして酸化物半
導体中の水素や酸素欠損の存在などがある。
上述の問題点に鑑み、本明細書等(少なくとも明細書、特許請求の範囲、図面を含む)に
おいて開示する発明の一形態は、長期的な特性変動の少ない酸化物半導体素子を有する半
導体装置を提供することを目的の一とする。また、ノーマリーオフの酸化物半導体素子を
得ることを目的の一とする。
本発明の一形態は、酸化物半導体層に対して、酸素、ハロゲンから選ばれた一、またはそ
れらの内の2元素以上を含む陽イオンの添加を行い、半導体素子を形成するものである。
それに加えて、当該陽イオンの添加は、当該酸化物半導体層に接する絶縁層または絶縁体
に対して行ってもよい。
例えば、本明細書において開示する発明の一形態は、基板上に、ゲート電極として機能す
る第1の導電層を形成する工程と、第1の導電層を覆うように第1の絶縁層を形成する工
程と、第1の導電層と一部が重畳するように、第1の絶縁層上に酸化物半導体層を形成す
る工程と、酸化物半導体層と電気的に接続されるように第2の導電層を形成する工程と、
酸化物半導体層および第2の導電層を覆う第2の絶縁層を形成する工程と、酸化物半導体
層に、酸素、ハロゲンから選ばれた一、またはそれらの内の2元素以上を含む陽イオンを
添加する工程と、を有することを特徴とする半導体装置の作製方法である。
なお、上述の酸化物半導体層は、インジウム、ガリウムおよび亜鉛を含むと好ましい。
また、上記において、酸化物半導体層と第2の導電層の位置関係や形成順序などは特に限
定されない。第2の導電層を積層構造とする場合には、第2の導電層で酸化物半導体層の
上下を挟み込むような構成としても良い。
また、上記において、酸化物半導体層を熱処理する工程を含んでいてもよい。当該熱処理
は、100℃以上500℃以下、好ましくは200℃以上400℃以下であることが望ま
しい。当該熱処理は、陽イオンの添加中であってもよい。これにより、水素の添加を抑制
できる。
また、上記において、酸化物半導体層に陽イオンを添加する工程は、少なくとも酸化物半
導体層の一部が露出している段階で行うことが好ましい。
また、上記において、第1の絶縁層または第2の絶縁層に対し、酸素、ハロゲンから選ば
れた一、またはそれらの内の2元素以上を含む陽イオンを添加すると好ましい。
また、上記において、陽イオンを添加する工程は、電子サイクロトン共鳴プラズマ(EC
R:Electron Cyclotron Resonance Plasma)方式
、ヘリコン波励起プラズマ(HWP:Helicon Wave Plasma)方式、
誘導結合型プラズマ(ICP:Inductively Coupled Plasma
)方式、マイクロ波励起表面波プラズマ(SWP:Surface Wave Plas
ma)方式から選ばれた一つの方式、または、それらの組み合わせにより為されると、添
加される対象へのダメージが小さいため好ましい。
例えば、本明細書において開示する他の発明の一形態は、絶縁体上に酸化物半導体層を形
成する工程と、酸化物半導体層と電気的に接続されるように第1の導電層を形成する工程
と、酸化物半導体層および第1の導電層を覆う絶縁層を形成する工程と、絶縁層の上に、
酸化物半導体層と一部重畳するように第2の導電層を形成する工程と、酸化物半導体層に
、酸素、ハロゲンから選ばれた一、またはそれらの内の2元素以上を含む陽イオンを添加
する工程と、を有することを特徴とする半導体装置の作製方法である。
なお、上述の酸化物半導体層は、インジウム、ガリウムおよび亜鉛を含むと好ましい。
また、上記において、酸化物半導体層と第2の導電層の位置関係や形成順序などは特に限
定されない。第2の導電層を積層構造とする場合には、第2の導電層で酸化物半導体層の
上下を挟み込むような構成としても良い。
また、上記において、酸化物半導体層を熱処理する工程を含んでいてもよい。当該熱処理
は、100℃以上500℃以下、好ましくは200℃以上400℃以下であることが望ま
しい。当該熱処理は、陽イオンの添加中であってもよい。これにより、水素の添加を抑制
できる。
また、上記において、酸化物半導体層に陽イオンを添加する工程は、少なくとも酸化物半
導体層の一部が露出している段階で行うことが好ましい。
また、上記において、絶縁体または絶縁層に対し、酸素、ハロゲンから選ばれた一、また
はそれらの内の2元素以上を含む陽イオンを添加すると好ましい。
また、上記において、陽イオンを添加する工程は、電子サイクロトン共鳴プラズマ(EC
R:Electron Cyclotron Resonance Plasma)方式
、ヘリコン波励起プラズマ(HWP:Helicon Wave Plasma)方式、
誘導結合型プラズマ(ICP:Inductively Coupled Plasma
)方式、マイクロ波励起表面波プラズマ(SWP:Surface Wave Plas
ma)方式から選ばれた一つの方式、または、それらの組み合わせにより成されると、添
加される対象へのダメージが小さいため好ましい。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、表示装置、半導体回路および電子機器は全て半導体装置に含まれる。
開示する発明の一形態は、酸化物半導体層に対して、酸素、ハロゲンから選ばれた一、ま
たはそれらの内の2元素以上を含む陽イオンの添加を行うものである。酸素を含む陽イオ
ンの添加により、酸化物半導体中の酸素欠損部を減らすことができる。これにより、キャ
リアの数を減らすことができるため、ノーマリーオフの電界効果トランジスタを得ること
が出来る。また、酸化物半導体層からの酸素の脱離を抑制できるため、長期的な特性変動
の少ない酸化物半導体素子を有する半導体装置を提供することが出来る。
酸素の脱離は、酸化物半導体内に酸素欠損を生じさせ、キャリア数の増加の原因となるた
め好ましくない。さらなる酸素脱離の抑制には、それに加えて、酸素を含む陽イオンの添
加を、当該酸化物半導体層に接する絶縁層または絶縁体に対して行うと効果的である。な
お、これらの処理には、半導体素子の特性ばらつきを抑制する効果もある。
他方、ハロゲンを含む陽イオンを酸化物半導体層に添加することにより、あらかじめ水素
を脱離させる、または、水素の動きを抑制することができるため、より真性に近い酸化物
半導体を得ることができる。これにより、ノーマリーオフの電界効果トランジスタを得る
ことが出来る。ハロゲンを含む陽イオンは、隣接する絶縁層または絶縁体にも添加すると
、酸化物半導体層の外からの水素の進入を抑えることができるため好ましい。
以上のように、開示する発明の一形態により、特性の良い半導体素子を有する半導体装置
を提供することができる。
半導体装置に用いる半導体素子の作製方法について説明する断面図である。 半導体装置に用いる半導体素子の作製方法について説明する断面図である。 半導体装置に用いる半導体素子の作製方法について説明する断面図である。 半導体装置に用いる半導体素子の作製方法について説明する断面図である。 半導体装置に用いる半導体素子の作製方法について説明する断面図である。 半導体装置に用いる半導体素子の作製方法について説明する断面図である。 半導体装置の作製方法を説明する断面図である。 半導体装置の作製方法を説明する断面図である。 半導体装置の平面図である。 半導体装置を説明する図である。 半導体装置を説明する図である。 半導体装置を説明する図である。 半導体装置を説明する図である。 半導体装置を説明する図である。 電子ペーパーの使用形態の例を説明する図である。 電子書籍の例を示す外観図である。 テレビジョン装置およびデジタルフォトフレームの例を示す外観図である。 遊技機の例を示す外観図である。 携帯電話機の例を示す外観図である。
以下、実施の形態について、図面を用いて詳細に説明する。但し、発明は以下に示す実施
の形態の記載内容に限定されず、本明細書等において開示する発明の趣旨から逸脱するこ
となく形態および詳細を様々に変更し得ることは当業者にとって自明である。また、異な
る実施の形態に係る構成は、適宜組み合わせて実施することが可能である。なお、以下に
説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を
用い、その繰り返しの説明は省略する。また、本明細書中において半導体装置とは、半導
体特性を利用することで機能しうる装置全般を指すものとする。
(実施の形態1)
本実施の形態では、半導体装置に用いられる半導体素子の作製方法の一例について、図面
を参照して説明する。本明細書中において、第一のプラズマ処理と第二のプラズマ処理を
開示するが、第二のプラズマ処理を行うことが非常に重要である。第一のプラズマ処理に
ついては要求される仕様により実施者が適宜選択して実施すればよい。なお、本明細書中
において、第一のプラズマ処理とは酸化物半導体層に隣接する絶縁体または絶縁層に対し
為されるものであり、第二のプラズマ処理とは酸化物半導体層に対し為されるものである
と定義する。
はじめに、基板100上に導電膜102を形成する(図1(A)参照)。
基板100は、絶縁表面を有する基板であればよく、例えば、ガラス基板とすることがで
きる。ガラス基板は無アルカリガラス基板であることが好ましい。無アルカリガラス基板
には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケ
イ酸ガラス等のガラス材料が用いられる。他にも、基板100として、セラミック基板、
石英基板やサファイア基板等の絶縁体でなる絶縁性基板、シリコン等の半導体材料でなる
半導体基板の表面を絶縁材料で被覆したもの、金属やステンレス等の導電体でなる導電性
基板の表面を絶縁材料で被覆したものを用いることができる。また、作製工程の熱処理に
耐えられるのであれば、プラスチック基板を用いることもできる。
導電膜102は、アルミニウム(Al)、銅(Cu)、モリブデン(Mo)、タングステ
ン(W)、チタン(Ti)等の導電性材料で形成することが望ましい。形成方法としては
、スパッタリング法や真空蒸着法、プラズマCVD法などがある。なお、導電膜102に
アルミニウム(または銅)を用いる場合、アルミニウム単体(または銅単体)では耐熱性
が低く、腐蝕しやすい等の問題があるため、耐熱性導電性材料と組み合わせて形成するこ
とが好ましい。
耐熱性導電性材料としては、チタン(Ti)、タンタル(Ta)、タングステン(W)、
モリブデン(Mo)、クロム(Cr)、ネオジム(Nd)、スカンジウム(Sc)から選
ばれた元素を含む金属、上述した元素を成分とする合金、上述した元素を組み合わせた合
金、または上述した元素を成分とする窒化物などを用いることができる。これらの耐熱性
導電性材料とアルミニウム(または銅)を積層させて、導電膜102を形成すればよい。
図示しないが、基板100上には下地層を設けても良い。下地層は、基板100からのア
ルカリ金属(Li、Cs、Na等)やアルカリ土類金属(Ca、Mg等)、その他の不純
物の拡散を防止する機能を有する。つまり、下地層を設けることにより、半導体装置の信
頼性向上という課題を解決することができる。下地層は、窒化シリコン、酸化シリコンな
どの各種絶縁材料を用いて、単層構造または積層構造で形成すればよい。具体的には、例
えば、基板100側から窒化シリコンと酸化シリコンを順に積層した構成とすることが好
適である。窒化シリコンは、不純物に対するブロッキング効果が高いためである。一方で
、窒化シリコンが半導体と接する場合には、半導体素子に不具合が発生する可能性もある
ため、半導体と接する材料としては、酸化シリコンを適用するのがよい。
次に、導電膜102上に選択的にレジストマスク104を形成し、該レジストマスク10
4を用いて導電膜102を選択的にエッチングすることで、ゲート電極として機能する導
電層106を形成する(図1(B)参照)。
レジストマスク104は、レジスト材料の塗布、フォトマスクを用いた露光、現像、等の
工程を経ることにより形成される。レジスト材料の塗布は、スピンコート法などの方法を
適用することができる。また、レジストマスク104は、液滴吐出法やスクリーン印刷法
などを用いて選択的に形成しても良い。この場合、フォトマスクを用いた露光、現像等の
工程が不要になるため、生産性向上という課題を解決することが可能である。なお、レジ
ストマスク104は、導電膜102のエッチングにより導電層106が形成された後には
除去される。
上述のエッチングには、ドライエッチングを用いても良いし、ウエットエッチングを用い
ても良い。また、後に形成されるゲート絶縁層等の被覆性を向上し、段切れを防止するた
めに、導電層106の端部がテーパー形状となるようエッチングすると良い。例えば、テ
ーパー角が20°以上90°未満となるような形状とすることが好ましい。ここで、「テ
ーパー角」とは、テーパー形状を有する層を断面方向から観察した際に、当該層の側面と
底面とがなす鋭角をいう。
次に、導電層106を覆うように、ゲート絶縁層として機能する絶縁層108を形成する
(図1(C)参照)。絶縁層108は、酸化シリコン、酸化窒化シリコン、窒化シリコン
、窒化酸化シリコン、酸化アルミニウム、酸化タンタル等の材料を用いて形成することが
できる。また、これらの材料からなる膜を積層させて形成しても良い。これらの膜は、ス
パッタリング法等を用いて厚さが5nm以上250nm以下となるように形成すると好ま
しい。例えば、絶縁層108として、スパッタリング法を用いて、酸化シリコン膜を10
0nmの厚さで形成することができる。
他の方法(プラズマCVD法など)を用いて絶縁層108を形成する場合には、膜中の水
素や窒素などの影響を考慮すべきであるが、所定の絶縁層108が得られるのであれば、
作製方法については特に限定されない。例えば、絶縁層108中の水素濃度、窒素濃度が
、後に形成される酸化物半導体層中より低いことを目安とすればよい。より具体的には、
絶縁層108中の水素の濃度が1×1021atoms/cm以下(好ましくは、5×
1020atoms/cm以下)、絶縁層108中の窒素の濃度が1×1019ato
ms/cm以下とすれば良い。なお、良好な特性の絶縁層108を得るためには、成膜
の温度条件は400℃以下とすることが望ましいが、開示する発明の一形態がこれに限定
して解釈されるものではない。また、上記濃度は、絶縁層108中での平均値を示してい
る。
また、スパッタリング法とCVD法(プラズマCVD法など)とを組み合わせて、積層構
造の絶縁層108を形成しても良い。例えば、絶縁層108の下層(導電層106と接す
る領域)をプラズマCVD法により形成し、絶縁層108の上層をスパッタリング法によ
り形成することができる。プラズマCVD法は、段差被覆性の良い膜を形成することが容
易であるため、導電層106の直上に形成する膜を形成する方法として適している。また
、スパッタリング法では、プラズマCVD法と比較して、膜中の水素濃度を低減すること
が容易であるため、スパッタリング法による膜を酸化物半導体層と接する領域に設けるこ
とで、絶縁層108中の水素が酸化物半導体層中へ拡散することを防止できる。酸化物半
導体層内もしくはその近傍に存在する水素の半導体特性に与える影響は極めて大きいため
、このような構成を採用することは効果的である。
なお、本明細書等において、酸化窒化物とは、その組成において、窒素よりも酸素の含有
量(原子数)が多いものを示し、例えば、酸化窒化シリコンとは、酸素が50原子%以上
70原子%以下、窒素が0.5原子%以上15原子%以下、シリコンが25原子%以上3
5原子%以下、水素が0.1原子%以上10原子%以下の範囲で含まれるものをいう。ま
た、窒化酸化物とは、その組成において、酸素よりも窒素の含有量(原子数)が多いもの
を示し、例えば、窒化酸化シリコンとは、酸素が5原子%以上30原子%以下、窒素が2
0原子%以上55原子%以下、シリコンが25原子%以上35原子%以下、水素が10原
子%以上25原子%以下の範囲で含まれるものをいう。但し、上記範囲は、ラザフォード
後方散乱法(RBS:Rutherford Backscattering Spec
trometry)や、水素前方散乱法(HFS:Hydrogen Forward
Scattering)を用いて測定した場合のものである。また、構成元素の含有比率
の合計は100原子%を超えない。
つづいて、絶縁層108に対し、第一のプラズマ処理を行う。当該処理は、酸素、または
ハロゲン、またはそれらの内の2元素以上を含むプラズマを発生させて行う。プラズマを
発生させる方式として、電子サイクロトン共鳴プラズマ(ECR:Electron C
yclotron Resonance Plasma)方式、ヘリコン波励起プラズマ
(HWP:Helicon Wave Plasma)方式、誘導結合型プラズマ(IC
P:Inductively Coupled Plasma)方式、マイクロ波励起表
面波プラズマ(SWP:Surface Wave Plasma)方式などがある。こ
れらの方式では、放電パワーによるイオンフラックスの制御と、バイアスパワーによるイ
オンエネルギーをそれぞれ独立で制御でき、1×1011ions/cm以上1×10
13ions/cm以下程度の高い電子密度が得られる。このとき、基板100には負
のバイアスがかかっているため、絶縁層108に導入されるイオンは陽イオンのみである
。代表的には、O、O2+、O3+、O4+、O5+、O6+などの酸素イオン、Cl
、Cl2+、Cl3+、Cl4+、Cl5+、Cl6+、Cl7+などの塩素イオン、
、F2+、F3+、F4+、F5+、F6+、F7+などのフッ素イオンなどが絶縁
層108に注入される。
プラズマのエネルギーを高くすることにより、低い価数の陽イオンに加え、高い価数の陽
イオンが生成される。高い価数の陽イオンはより高いエネルギーを持って絶縁層108に
注入されるため、低い価数の陽イオンと比較して、絶縁層108の表面からより深い位置
に添加される。その深さは価数におおよそ比例する。これにより、陽イオンは絶縁層10
8に対してより一様な分布で添加されるため好ましい。具体的には、1価の陽イオンが深
さdあたりにピークを持つ分布を形成するのであれば、2価の陽イオンは深さ2dあたり
にピークを形成する。同様に3価、4価と価数が増えるに従って、ピーク位置も3d、4
dと深くなる。また、当該ピーク位置が深くなるに伴い、分布も広がる傾向にある。従っ
て、例えば、d=10nmの場合、厚さ50nmの絶縁層108に対しては、2価以上好
ましくは4価以上の陽イオンを含むプラズマを形成し、添加することが好ましい。厚さ7
0nmの絶縁層108に対しては、3価以上好ましくは6価以上の陽イオンを含むプラズ
マを形成し、添加することが好ましい。陽イオンを添加する層の厚さtと、含まれると好
ましい陽イオンの価数nとの関係式を以下に示す。n=[t/2d]、好ましくは、n=
2×[t/2d]である。なお、[x]は、xを超えない最大の整数を示す。
このような高い価数の陽イオンを生成するためには、プラズマの電子温度を5eV以上1
00eV以下とすればよい。また、陽イオンの添加の際、基板温度を100℃以上500
℃以下とすることで、同時に添加される水素の量を抑えることができるため好ましい。基
板温度を高温にすればするほど絶縁層108からの水素の脱離が顕著となるためである。
しかし、500℃以上の高温としてしまうと、低温で作製可能な酸化物半導体素子の特長
を損なうため好ましくない。また、当該熱処理後、冷却速度を高める工程を入れてもよい
。なお、当該第一のプラズマ処理は室温(本明細書中では25℃と定義する)で行っても
よく、室温より低い温度にて行ってもよい。
本実施の形態において、上記第一のプラズマ処理に、誘導結合型プラズマ(ICP)方式
を採用した。推奨される処理条件の一例は、ICPへの投入電力100W以上2000W
以下、基板側に設けられる下部電極への投入電力0W以上300W以下、処理時間10秒
以上100秒以下、処理チャンバー内圧力0.1Pa以上100Pa以下、酸素(O
流量10sccm以上500sccm以下、下部電極温度−20℃以上500℃以下、I
CPのRF電源周波数13.56MHzである。なお、下部電極温度は基板に伝わるため
、基板温度が500℃を超えないようにする。また、下部電極へ電力を投入する場合、下
部電極に与えるRF電源周波数は、3.2MHzまたは13.56MHzを推奨する。な
お、酸素(O)の代わりにフッ素や塩素などのハロゲンを同程度の流量にて流してもよ
い。また、これらの元素を2元素以上含む気体を流してもよい。
次に、絶縁層108を覆うように酸化物半導体膜110を形成する(図1(D)参照)。
本実施の形態においては、酸化物半導体膜110に金属酸化物半導体材料を用いる。
酸化物半導体層としては、少なくともIn、Ga、Sn、Zn、Al、Mg、Hf及びラ
ンタノイドから選ばれた一種以上の元素を含有する。例えば、四元系金属の酸化物である
In−Sn−Ga−Zn−O系酸化物半導体や、三元系金属の酸化物であるIn−Ga−
Zn−O系酸化物半導体、In−Sn−Zn−O系酸化物半導体、In−Al−Zn−O
系酸化物半導体、Sn−Ga−Zn−O系酸化物半導体、Al−Ga−Zn−O系酸化物
半導体、Sn−Al−Zn−O系酸化物半導体、In−Hf−Zn−O系酸化物半導体、
In−La−Zn−O系酸化物半導体、In−Ce−Zn−O系酸化物半導体、In−P
r−Zn−O系酸化物半導体、In−Nd−Zn−O系酸化物半導体、In−Pm−Zn
−O系酸化物半導体、In−Sm−Zn−O系酸化物半導体、In−Eu−Zn−O系酸
化物半導体、In−Gd−Zn−O系酸化物半導体、In−Tb−Zn−O系酸化物半導
体、In−Dy−Zn−O系酸化物半導体、In−Ho−Zn−O系酸化物半導体、In
−Er−Zn−O系酸化物半導体、In−Tm−Zn−O系酸化物半導体、In−Yb−
Zn−O系酸化物半導体、In−Lu−Zn−O系酸化物半導体や、二元系金属の酸化物
であるIn−Zn−O系酸化物半導体、Sn−Zn−O系酸化物半導体、Al−Zn−O
系酸化物半導体、Zn−Mg−O系酸化物半導体、Sn−Mg−O系酸化物半導体、In
−Mg−O系酸化物半導体や、In−Ga−O系の材料、一元系金属の酸化物であるIn
−O系酸化物半導体、Sn−O系酸化物半導体、Zn−O系酸化物半導体などを用いるこ
とができる。また、上記酸化物半導体にInとGaとSnとZnとAlとMgとHf及び
ランタノイド以外の元素、例えばSiOを含ませてもよい。
例えば、In―Ga―Zn―O系酸化物半導体とは、インジウム(In)、ガリウム(G
a)、亜鉛(Zn)を有する酸化物半導体、という意味であり、その組成比は問わない。
上記酸化物半導体材料の一例としては、InMO(ZnO)(m>0)で表記される
ものがある。ここで、Mは、亜鉛(Zn)、ガリウム(Ga)、鉄(Fe)、ニッケル(
Ni)、マンガン(Mn)、コバルト(Co)などから選ばれた一の金属元素または複数
の金属元素を示す。例えばMとしてGaが選択される場合には、Gaのみの場合の他に、
GaとNiや、GaとFeなど、Ga以外の上記金属元素が選択される場合を含む。また
、上記酸化物半導体において、Mとして含まれる金属元素の他に、不純物元素としてFe
、Niその他の遷移金属元素、または該遷移金属の酸化物が含まれているものがある。も
ちろん、酸化物半導体材料は上記の材料に限定されず、酸化亜鉛や酸化インジウムをはじ
めとする各種酸化物半導体材料を用いることができる。
酸化物半導体材料としてIn−Ga−Zn−O系の材料を用いて酸化物半導体膜110を
形成する場合には、例えば、In、Ga、Znを含む酸化物半導体ターゲット(In
:Ga:ZnO=1:1:1)を用いたスパッタリング法で形成することができ
る。該スパッタリングは、例えば、基板100とターゲットとの距離を30mm〜500
mm、圧力を0.1Pa〜2.0Pa、直流(DC)電源を0.25kW〜5.0kW、
温度を20℃〜100℃、雰囲気をアルゴン等の希ガス雰囲気、酸素雰囲気、またはアル
ゴン等の希ガスと酸素との混合雰囲気とする条件で行うことができる。また、上記のスパ
ッタリング法としては、スパッタリング用電源に高周波電源を用いるRFスパッタリング
法や、直流電源を用いるDCスパッタリング法、パルス的に直流バイアスを加えるパルス
DCスパッタリング法などを用いることができる。
また、酸化物半導体としてIn−Zn−O系の材料を用いる場合、用いるターゲットの組
成比は、原子数比で、In:Zn=50:1〜1:2(モル数比に換算するとIn
:ZnO=25:1〜1:4)、好ましくはIn:Zn=20:1〜1:1(モル数比に
換算するとIn:ZnO=10:1〜1:2)、さらに好ましくはIn:Zn=1
5:1〜1.5:1(モル数比に換算するとIn:ZnO=15:2〜3:4)と
する。例えば、In−Zn−O系酸化物半導体の形成に用いるターゲットは、原子数比が
In:Zn:O=X:Y:Zのとき、Z>1.5X+Yとする。
本実施の形態においては、酸化物半導体膜110を単層で形成する場合について示してい
るが、酸化物半導体膜110は、積層構造としても良い。例えば、絶縁層108上に、酸
化物半導体膜110と同様の組成の酸化物半導体膜(以下「通常の導電性の酸化物半導体
膜」と呼ぶ)を形成し、その後、酸化物半導体膜110と構成元素が同じでその構成比率
が異なる酸化物半導体膜(以下「導電性の高い酸化物半導体膜」と呼ぶ)を形成して、上
記構成に代えることができる。この場合、導電性の高い酸化物半導体膜をソース電極(ま
たはドレイン電極)と通常の導電性の酸化物半導体膜との間に設けることになるため、素
子特性の向上につながる。
通常の導電性の酸化物半導体膜と、導電性の高い酸化物半導体膜とは、例えば、成膜条件
を異ならせることで形成することができる。この場合、導電性の高い酸化物半導体膜の成
膜条件は、通常の導電性の酸化物半導体膜の成膜条件より、アルゴンガスの流量に対する
酸素ガスの流量を小さいものとすると良い。より具体的には、導電性の高い酸化物半導体
膜の成膜条件は、希ガス(アルゴン、又はヘリウムなど)雰囲気下、または、酸素ガス1
0%以下、希ガス90%以上の雰囲気下とし、通常の導電性の酸化物半導体膜の成膜条件
は、酸素雰囲気下、または、希ガスに対する酸素ガスの流量比が1以上の雰囲気下とする
。このようにすることで、導電性の異なる2種類の酸化物半導体膜を形成することができ
る。
また、プラズマ処理を行った後、大気に曝すことなく酸化物半導体膜110を形成する場
合には、絶縁層108と酸化物半導体膜110の界面にゴミや水分が付着することを抑制
することができる。
なお、酸化物半導体膜110の膜厚は、5nm〜200nm程度とすればよい。
つづいて、酸化物半導体膜110に対し、第二のプラズマ処理を行う。図1(D)中の+
の記号は陽イオンを示す。当該処理は、第一のプラズマ処理と同様の方法を用いて行うこ
とができる。なお、当該第二のプラズマ処理は、酸化物半導体膜110の露出している段
階で行えばよいため、必ずしもこの段階で行う必要はない。当該プラズマ処理を行うこと
で、半導体素子の特性を飛躍的に向上させ、また、特性ばらつきを低減させることができ
る。
また、酸化物半導体膜110をm層の多層構造とする場合、例えば第1層から(m−1)
層を形成後のいずれかの段階において、第二のプラズマ処理を行ってもよい。また、当該
第二のプラズマ処理での熱処理後、冷却速度を高める工程を入れてもよい。なお、当該第
二のプラズマ処理は室温で行ってもよく、室温より低い温度にて行ってもよい。
次に、酸化物半導体膜110上に選択的にレジストマスク112を形成し、該レジストマ
スク112を用いて酸化物半導体膜110を選択的にエッチングすることで、酸化物半導
体層114を形成する(図1(E)参照)。ここで、レジストマスク112は、レジスト
マスク104と同様の方法で形成することができる。また、レジストマスク112は、酸
化物半導体膜110のエッチングにより酸化物半導体層114が形成された後には除去さ
れる。
酸化物半導体膜110のエッチングの方法としては、ウエットエッチングまたはドライエ
ッチングを用いることができる。ここでは、酢酸と硝酸と燐酸との混合液を用いたウエッ
トエッチングにより、酸化物半導体膜110の不要な部分を除去して、酸化物半導体層1
14を形成する。なお、上記のウエットエッチングに用いることができるエッチャント(
エッチング液)は酸化物半導体膜110をエッチングできるものであればよく、上述した
ものに限られない。
ドライエッチングを行う場合は、例えば、塩素原子を含有するガス(例えば、塩素(Cl
)、二酸化塩素(ClO)など)または塩素原子を含有するガスに酸素(O)が添
加されたガスを用いると良い。塩素原子を含有するガスを用いることで、導電層や下地層
と、酸化物半導体膜110とのエッチング選択比がとりやすくなるためである。
ドライエッチングには、反応性イオンエッチング法(RIE法)を用いたエッチング装置
や、ECR(Electron Cyclotron Resonance)やICP(
Inductively Coupled Plasma)などの高密度プラズマ源を用
いたドライエッチング装置を用いることができる。また、それらに類似した技術を用いて
もよい。
次に、絶縁層108および酸化物半導体層114を覆うように、導電膜116を形成する
(図2(A)参照)。導電膜116は、導電膜102と同様の材料、方法によって形成す
ることができる。例えば、導電膜116を、モリブデン膜やチタン膜の単層構造で形成す
ることができる。また、導電膜116を積層構造で形成してもよく、例えば、アルミニウ
ム膜とチタン膜との積層構造とすることができる。また、チタン膜と、アルミニウム膜と
、チタン膜とを順に積層した3層構造としてもよい。また、モリブデン膜とアルミニウム
膜とモリブデン膜とを順に積層した3層構造としてもよい。また、これらの積層構造に用
いるアルミニウム膜として、ネオジムを含むアルミニウム(Al−Nd)膜を用いてもよ
い。さらに、導電膜116を、シリコンを含むアルミニウムの単層構造としてもよい。
次に、導電膜116上に選択的にレジストマスク118およびレジストマスク120を形
成し、該レジストマスクを用いて導電膜116を選択的にエッチングすることで、ソース
電極またはドレイン電極の一方として機能する導電層122およびソース電極またはドレ
イン電極の他方として機能する導電層124を形成する(図2(B)参照)。ここで、レ
ジストマスク118およびレジストマスク120は、レジストマスク104と同様の方法
で形成することができる。また、レジストマスク118およびレジストマスク120は、
導電膜116のエッチングにより導電層122および導電層124が形成された後には除
去される。
レジストマスク118は、多階調マスクを用いて形成しても良い。ここで、多階調マスク
とは、多段階の光量で露光を行うことが可能なマスクをいう。これを用いることで、一度
の露光および現像工程によって、複数(代表的には2種類)の厚さのレジストマスクを形
成することができる。つまり、多階調マスクを用いることで、工程数の増加を抑制するこ
とができる。
導電膜116のエッチングの方法としては、ウエットエッチングまたはドライエッチング
を用いることができる。ここでは、ドライエッチングにより導電膜116の不要な部分を
除去して、導電層122および導電層124を形成する。
なお、本実施の形態においては、上記導電膜116のエッチングの際に酸化物半導体層1
14の一部が除去される構成(チャネルエッチ型)としているが、開示する発明の一形態
はこれに限定されない。エッチングの進行を停止させる層(エッチストッパ)を酸化物半
導体層114と導電膜116との間に形成して、酸化物半導体層114がエッチングされ
ない構成(エッチストップ型)とすることもできる。
導電層122および導電層124を形成した後には、100℃〜500℃、代表的には2
00℃〜400℃の熱処理を行う。熱処理の雰囲気は、例えば、大気雰囲気や窒素雰囲気
、酸素雰囲気等とすることができる。また、熱処理時間は、0.1時間〜5時間程度とす
ればよい。ここでは、大気雰囲気下で350℃、1時間の熱処理を行うこととする。なお
、該熱処理のタイミングは、酸化物半導体膜110を形成した後、層間絶縁層にあたる絶
縁層を形成する前であれば特に限定されない。例えば、酸化物半導体膜110を形成した
直後に上記の熱処理を行っても良い。また、酸化物半導体層114を形成した直後や、導
電膜116を形成した直後であっても良い。当該熱処理(第1の熱処理)と後の熱処理(
第2の熱処理)とを行うことで、半導体素子の特性を向上させ、また、特性ばらつきを低
減させることができる。
なお、上記熱処理の条件を400℃以下とすることは、ゲート絶縁層として機能する絶縁
層108の特性を変化させない(劣化させない)ために好適である。もちろん、開示する
発明の一形態がこれに限定して解釈されるものではない。
次に、導電層122、導電層124、酸化物半導体層114などを覆うように絶縁層12
6を形成する(図2(C)参照)。ここで、絶縁層126は、いわゆる層間絶縁層にあた
る。絶縁層126は、酸化シリコン、酸化アルミニウム、酸化タンタル等の材料を用いて
形成することができる。また、これらの材料からなる膜を積層させて形成しても良い。
絶縁層126中の水素の濃度が1×1021atoms/cm以下(特に、5×10
atoms/cm以下)であると好ましい。また、絶縁層126中の窒素の濃度が1
×1019atoms/cm以下であると好ましい。なお、上記濃度は、絶縁層126
中での平均値を示している。
上述のような条件を満たす絶縁層126のより具体的な一例として、スパッタリング法に
より形成された酸化シリコン膜を挙げることができる。スパッタリング法を用いる場合に
は、プラズマCVD法を用いる場合と比較して、膜中の水素濃度の低減が容易になるため
である。もちろん、上述の条件を満たすのであれば、プラズマCVD法を含む他の方法に
より形成しても良い。例えば、プラズマCVD法にて絶縁層126を形成後、絶縁層10
8に対して行ったのと同様のプラズマ処理を当該絶縁層126に施して、膜中の水素濃度
を下げることができる。絶縁層126のその他の条件については、特に限定されない。例
えば、絶縁層126の厚さについては、実現可能な範囲であればどのような値をとっても
良い。
その後、各種電極や配線を形成することでトランジスタ150を具備する半導体装置が完
成する(図2(D)参照)。本実施の形態においては代表的に、表示装置の画素電極とし
て機能する導電層128を形成する例について示すが、開示する発明の一形態はこれに限
定されない。
導電層128を形成した後には、100℃〜500℃、代表的には200℃〜400℃の
熱処理を行う。熱処理の雰囲気は、例えば、大気雰囲気や窒素雰囲気、酸素雰囲気等とす
ることができる。また、熱処理時間は、0.1時間〜5時間程度とすればよい。ここでは
、大気雰囲気下で350℃、1時間の熱処理を行うこととする。なお、該熱処理のタイミ
ングは、絶縁層126を形成した後であれば特に限定されない。例えば、絶縁層126を
形成した直後に上記の熱処理を行っても良いし、さらに他の絶縁層や導電層などを形成し
た後に、上記の熱処理を行っても良い。当該熱処理(第2の熱処理)と先の熱処理(第1
の熱処理)とを行うことによって、半導体素子の特性を向上させ、また、特性ばらつきを
低減させることができる。
なお、第2の熱処理の効果は、上述のものに留まらない。例えば、第2の熱処理は、絶縁
層126の欠陥を修復するという効果をも有している。絶縁層126は比較的低温で形成
されるため、膜中には欠陥が存在しており、そのまま使用した場合には素子特性に悪影響
を及ぼすおそれがある。このような絶縁層126中の欠陥を修復するという観点からも、
上述の熱処理は重要な役割を果たすと言える。
また、上記熱処理の条件を400℃以下とすることは、ゲート絶縁層として機能する絶縁
層108の特性を変化させない(劣化させない)ために好適である。もちろん、開示する
発明の一形態がこれに限定して解釈されるものではない。
本実施の形態において示すように、酸化物半導体膜110に陽イオンによるプラズマ処理
を施すことにより、優れた特性の酸化物半導体素子を提供することができる。当該処理は
、酸化物半導体膜110に接する絶縁層108または絶縁層126またはそれらの両方に
も行うことにより、より信頼性の高い半導体素子を得ることができる。これにより、優れ
た特性の酸化物半導体素子を備えた半導体装置を提供することができる。
本実施の形態は他の実施の形態と適宜組み合わせることができる。
(実施の形態2)
本実施の形態では、半導体装置に用いられる半導体素子の作製方法につき、上記実施の形
態と異なる一例について図面を参照して説明する。なお、本実施の形態における半導体装
置の作製工程は、多くの部分で先の実施の形態と共通している。したがって、以下におい
ては、重複する部分の説明は省略し、異なる点について詳細に説明する。
はじめに、基板200上に導電膜202を形成する(図3(A)参照)。基板200、導
電膜202、その他の詳細については、先の実施の形態(図1(A)の説明部分など)を
参照すればよい。また、基板200上には下地層を設けても良い。下地層の詳細について
も、先の実施の形態を参照することができる。
次に、導電膜202上に選択的にレジストマスク204を形成し、該レジストマスク20
4を用いて導電膜202を選択的にエッチングすることで、ゲート電極として機能する導
電層206を形成する(図3(B)参照)。レジストマスク204、導電層206、エッ
チング、その他の詳細については、先の実施の形態(図1(B)の説明部分など)を参照
することができる。
次に、導電層206を覆うように、ゲート絶縁層として機能する絶縁層208を形成する
(図3(C)参照)。絶縁層208、その他の詳細については、先の実施の形態(図1(
C)の説明部分など)を参照すればよい。
つづいて、実施の形態1で示した第一のプラズマ処理と同様の処理を行う。当該プラズマ
処理は、絶縁層208の少なくとも一部が露出している段階で行えばよく、必ずしもこの
段階で行う必要はない。当該プラズマはマイクロ波により生成してもよい。このときの周
波数は例えば、2.45GHzとする。
次に、絶縁層208を覆うように導電膜210を形成する(図3(D)参照)。導電膜2
10は、導電膜202と同様の材料、方法によって形成することができる。つまり、詳細
については、先の実施の形態(図1(A)、図2(A)の説明部分など)を参照すればよ
い。
次に、導電膜210上に選択的にレジストマスク212およびレジストマスク214を形
成し、該レジストマスクを用いて導電膜210を選択的にエッチングすることで、ソース
電極またはドレイン電極の一方として機能する導電層216およびソース電極またはドレ
イン電極の他方として機能する導電層218を形成する(図3(E)参照)。レジストマ
スク212およびレジストマスク214は、レジストマスク204と同様にして形成する
ことができる。つまり、レジストマスクの詳細については、先の実施の形態(図1(B)
、図2(B)の説明部分など)を参照すればよい。
導電膜210のエッチングの方法としては、ウエットエッチングまたはドライエッチング
を用いることができる。ここでは、ドライエッチングにより導電膜210の不要な部分を
除去して、導電層216および導電層218を形成する。なお、本実施の形態においては
示していないが、当該エッチングにより絶縁層208の一部が除去されることがある。
次に、絶縁層208、導電層216、導電層218等を覆うように酸化物半導体膜220
を形成する(図4(A)参照)。酸化物半導体膜220の詳細については、先の実施の形
態(図1(D)の説明部分など)を参照することができる。
つづいて、実施の形態1で示した第二のプラズマ処理と同様の処理を行う。図4(A)中
の+の記号は陽イオンを示す。当該プラズマ処理は、酸化物半導体膜220の少なくとも
一部が露出している段階で行えばよく、必ずしもこの段階で行う必要はない。当該プラズ
マはマイクロ波により生成してもよい。このときの周波数は例えば、2.45GHzとす
る。
次に、酸化物半導体膜220上に選択的にレジストマスク222を形成し、該レジストマ
スク222を用いて酸化物半導体膜220を選択的にエッチングすることで、酸化物半導
体層224を形成する(図4(B)参照)。レジストマスク222の詳細については、先
の実施の形態(図1(B)、図1(E)の説明部分など)を参照すればよい。
酸化物半導体膜220のエッチングの方法としては、ウエットエッチングまたはドライエ
ッチングを用いることができる。ここでは、酢酸と硝酸と燐酸との混合液を用いたウエッ
トエッチングにより、酸化物半導体膜220の不要な部分を除去して、酸化物半導体層2
24を形成する。なお、上記のウエットエッチングに用いることができるエッチャント(
エッチング液)は酸化物半導体膜220をエッチングできるものであればよく、上述した
ものに限られない。
ドライエッチングを行う場合は、例えば、塩素原子を含有するガス(例えば、塩素(Cl
)、二酸化塩素(ClO)など)または塩素原子を含有するガスに酸素(O)が添
加されたガスを用いると良い。塩素原子を含有するガスを用いることで、導電層や下地層
と、酸化物半導体膜220とのエッチング選択比がとりやすくなるためである。なお、エ
ッチングのその他の詳細については、先の実施の形態を参照すればよい。
酸化物半導体層224を形成した後には、100℃〜500℃、代表的には200℃〜4
00℃の熱処理を行う。熱処理の雰囲気は、例えば、大気雰囲気や窒素雰囲気、酸素雰囲
気等とすることができる。また、熱処理時間は、0.1時間〜5時間程度とすればよい。
ここでは、大気雰囲気下で350℃、1時間の熱処理を行うこととする。なお、該熱処理
のタイミングは、酸化物半導体膜220を形成した後、層間絶縁層にあたる絶縁層を形成
する前であれば特に限定されない。例えば、酸化物半導体膜220を形成した直後に上記
の熱処理を行っても良い。当該熱処理(第1の熱処理)と後の熱処理(第2の熱処理)と
を行うことで、半導体素子の特性を向上させ、また、特性ばらつきを低減させることがで
きる。
なお、上記熱処理の条件を400℃以下とすることは、ゲート絶縁層として機能する絶縁
層208の特性を変化させない(劣化させない)ために好適である。もちろん、開示する
発明の一形態がこれに限定して解釈されるものではない。
次に、導電層216、導電層218、酸化物半導体層224などを覆うように絶縁層22
6を形成する(図4(C)参照)。ここで、絶縁層226は、いわゆる層間絶縁層にあた
る。絶縁層226は、酸化シリコン、酸化アルミニウム、酸化タンタル等の材料を用いて
形成することができる。また、これらの材料からなる膜を積層させて形成しても良い。
つづいて、実施の形態1で示した第一のプラズマ処理と同様の処理を行う。当該プラズマ
処理は、絶縁層226の少なくとも一部が露出している段階で行えばよく、必ずしもこの
段階で行う必要はない。
絶縁層226中の水素の濃度が1×1021atoms/cm以下(特に、5×10
atoms/cm以下)であると好ましい。また、絶縁層226中の窒素の濃度が1
×1019atoms/cm以下であると好ましい。なお、上記濃度は、絶縁層226
中での平均値を示している。
上述のような条件を満たす絶縁層226のより具体的な一例として、スパッタリング法に
より形成された酸化シリコン膜を挙げることができる。スパッタリング法を用いる場合に
は、プラズマCVD法を用いる場合と比較して、膜中の水素濃度の低減が容易になるため
である。もちろん、上述の条件を満たすのであれば、プラズマCVD法を含む他の方法に
より形成しても良い。例えば、プラズマCVD法にて絶縁層226を形成後、先の実施の
形態1に示した絶縁層108に対して行ったのと同様のプラズマ処理を当該絶縁層226
に施して、膜中の水素濃度を下げることができる。絶縁層226のその他の条件について
は、特に限定されない。例えば、絶縁層226の厚さについては、実現可能な範囲であれ
ばどのような値をとっても良い。
その後、各種電極や配線を形成することでトランジスタ250を具備する半導体装置が完
成する(図4(D)参照)。本実施の形態においては代表的に、表示装置の画素電極とし
て機能する導電層228を形成する例について示す(図4(D)参照)が、開示する発明
の一形態はこれに限定されない。
導電層228を形成した後には、100℃〜500℃、代表的には200℃〜400℃の
熱処理を行う。熱処理の雰囲気は、例えば、大気雰囲気や窒素雰囲気、酸素雰囲気等とす
ることができる。また、熱処理時間は、0.1時間〜5時間程度とすればよい。ここでは
、大気雰囲気下で350℃、1時間の熱処理を行うこととする。なお、該熱処理のタイミ
ングは、絶縁層226を形成した後であれば特に限定されない。例えば、絶縁層226を
形成した直後に上記の熱処理を行っても良いし、さらに他の絶縁層や導電層などを形成し
た後に、上記の熱処理を行っても良い。当該熱処理(第2の熱処理)と先の熱処理(第1
の熱処理)とを行うことによって、半導体素子の特性を向上させ、また、特性ばらつきを
低減させることができる。
なお、第2の熱処理の効果は、上述のものに留まらない。例えば、第2の熱処理は、絶縁
層226の欠陥を修復するという効果をも有している。絶縁層226は比較的低温で形成
されるため、膜中には欠陥が存在しており、そのまま使用した場合には素子特性に悪影響
を及ぼすおそれがある。このような絶縁層226中の欠陥を修復するという観点からも、
上述の熱処理は重要な役割を果たすと言える。
また、上記熱処理の条件を400℃以下とすることは、ゲート絶縁層として機能する絶縁
層208の特性を変化させない(劣化させない)ために好適である。もちろん、開示する
発明の一形態がこれに限定して解釈されるものではない。
本実施の形態において示すように、酸化物半導体膜220に陽イオンによるプラズマ処理
を施すことにより、優れた特性の酸化物半導体素子を提供することができる。当該処理は
、酸化物半導体膜220に接する絶縁層208または絶縁層226、またはそれらの両方
にも行うことにより、より信頼性の高い半導体素子を得ることができる。これにより、優
れた特性の酸化物半導体素子を備えた半導体装置を提供することができる。
なお、本実施の形態は、先の実施の形態と適宜組み合わせて用いることができる。
(実施の形態3)
本実施の形態では、半導体装置に用いられる半導体素子の作製方法の一例について、図面
を参照して説明する。
はじめに、基板500上に導電膜502を形成する(図5(A)参照)。導電膜502を
形成する前に、絶縁体である基板500に対し、実施の形態1で示した第一のプラズマ処
理と同様の処理を行ってもよい。当該プラズマ処理は、後に形成する酸化物半導体層50
8に接する基板の絶縁表面に施せばよいため、必ずしもこの段階で行う必要はない。また
、後に説明する下地層501を基板500と導電膜502の間に絶縁層として形成する場
合は、下地層501に対して行ってもよい。なお、当該プラズマはマイクロ波により生成
してもよい。このときの周波数は例えば、2.45GHzとする。
基板500は、絶縁表面を有する基板であればよく、例えば、ガラス基板とすることがで
きる。ガラス基板は無アルカリガラス基板であることが好ましい。無アルカリガラス基板
には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケ
イ酸ガラス等のガラス材料が用いられる。他にも、基板500として、セラミック基板、
石英基板やサファイア基板等の絶縁体でなる絶縁性基板、シリコン等の半導体材料でなる
半導体基板の表面を絶縁材料で被覆したもの、金属やステンレス等の導電体でなる導電性
基板の表面を絶縁材料で被覆したものを用いることができる。また、作製工程の熱処理に
耐えられるのであれば、プラスチック基板を用いることもできる。
導電膜502は、アルミニウム(Al)、銅(Cu)、モリブデン(Mo)、タングステ
ン(W)、チタン(Ti)等の導電性材料で形成することが望ましい。形成方法としては
、スパッタリング法や真空蒸着法、プラズマCVD法などがある。なお、導電膜502に
アルミニウム(または銅)を用いる場合、アルミニウム単体(または銅単体)では耐熱性
が低く、腐蝕しやすい等の問題があるため、耐熱性導電性材料と組み合わせて形成するこ
とが好ましい。
耐熱性導電性材料としては、チタン(Ti)、タンタル(Ta)、タングステン(W)、
モリブデン(Mo)、クロム(Cr)、ネオジム(Nd)、スカンジウム(Sc)から選
ばれた元素を含む金属、上述した元素を成分とする合金、上述した元素を組み合わせた合
金、または上述した元素を成分とする窒化物などを用いることができる。これらの耐熱性
導電性材料とアルミニウム(または銅)を積層させて、導電膜502を形成すればよい。
基板500上には下地層501を設けても良い。下地層501は、基板500からのアル
カリ金属(Li、Cs、Na等)やアルカリ土類金属(Ca、Mg等)、その他の不純物
の拡散を防止する機能を有する。つまり、下地層501を設けることより、半導体装置の
信頼性向上という課題を解決することができる。下地層501は、窒化シリコン、酸化シ
リコンなどの各種絶縁材料を用いて、単層構造または積層構造で形成すればよい。具体的
には、例えば、基板500側から窒化シリコンと酸化シリコンを順に積層した構成とする
ことが好適である。窒化シリコンは、不純物に対するブロッキング効果が高いためである
。一方で、窒化シリコンが半導体と接する場合には、半導体素子に不具合が発生する可能
性もあるため、半導体と接する材料としては、酸化シリコンを適用するのがよい。下地層
501は、スパッタリング法やプラズマCVD法などにより形成できる。
次に、導電膜502上に選択的にレジストマスクを形成し、該レジストマスクを用いて導
電膜502を選択的にエッチングすることで、ソース電極、またはドレイン電極として機
能する導電層506を形成する。
レジストマスクは、レジスト材料の塗布、フォトマスクを用いた露光、現像、等の工程を
経ることにより形成される。レジスト材料の塗布は、スピンコート法などの方法を適用す
ることができる。また、レジストマスクは、液滴吐出法やスクリーン印刷法などを用いて
選択的に形成しても良い。この場合、フォトマスクを用いた露光、現像等の工程が不要に
なるため、生産性向上という課題を解決することが可能である。なお、レジストマスクは
、導電膜502のエッチングにより導電層506が形成された後には除去される。
レジストマスクは、多階調マスクを用いて形成しても良い。ここで、多階調マスクとは、
多段階の光量で露光を行うことが可能なマスクをいう。これを用いることで、一度の露光
および現像工程によって、複数(代表的には2種類)の厚さのレジストマスクを形成する
ことができる。つまり、多階調マスクを用いることで、工程数の増加を抑制することがで
きる。
上述のエッチングには、ドライエッチングを用いても良いし、ウエットエッチングを用い
ても良い。また、後に形成されるゲート絶縁層等の被覆性を向上し、段切れを防止するた
めに、導電層506の端部がテーパー形状となるようエッチングすると良い。例えば、テ
ーパー角が20°以上90°未満となるような形状とすることが好ましい。ここで、「テ
ーパー角」とは、テーパー形状を有する層を断面方向から観察した際に、当該層の側面と
底面とがなす鋭角をいう。
次に、導電層506を覆うように、酸化物半導体膜503を形成する(図5(B)参照)
。酸化物半導体膜503は、実施の形態1にて示した材料、方法にて形成することができ
る。なお、酸化物半導体膜503を形成後、島状に加工する前もしくは後に熱処理を行っ
てもよい。本実施の形態では、実施の形態1に示した第一の熱処理と同様の処理を行う。
引き続き、第二のプラズマ処理と同様の処理を酸化物半導体膜503に対して行う。この
処理は、酸化物半導体膜503を島状に分割する前(図5(B)参照)もしくは後(図5
(C)参照)に行う。酸化物半導体膜503は、フォトリソグラフィー法などにより島状
に加工され、酸化物半導体層508となる。当該プラズマはマイクロ波により生成しても
よい。このときの周波数は例えば、2.45GHzとする。
つづいて、ゲート絶縁膜として機能する絶縁層510を形成する。その後、絶縁層510
に対し、第一のプラズマ処理と同様の処理を行ってもよい。つぎに、ゲート電極として機
能する導電層512を形成する。これらの層は、先の実施の形態にて示した材料、方法に
て形成できる。当該プラズマはマイクロ波により生成してもよい。このときの周波数は例
えば、2.45GHzとする。
次に、導電層512、絶縁層510を覆うように絶縁層514を形成する(図5(C)参
照)。ここで、絶縁層514は、いわゆる層間絶縁層にあたる。絶縁層514は、酸化シ
リコン、酸化アルミニウム、酸化タンタル等の材料を用いて形成することができる。また
、これらの材料からなる膜を積層させて形成しても良い。
その後、各種電極や配線を形成することでトランジスタ550を具備する半導体装置が完
成する(図5(D)参照)。本実施の形態においては代表的に、表示装置の画素電極とし
て機能する導電層528を形成する例について示す(図5(D)参照)が、開示する発明
の一形態はこれに限定されない。
導電層528を形成した後には、100℃〜500℃、代表的には200℃〜400℃の
熱処理を行う。熱処理の雰囲気は、例えば、大気雰囲気や窒素雰囲気、酸素雰囲気等とす
ることができる。また、熱処理時間は、0.1時間〜5時間程度とすればよい。ここでは
、窒素雰囲気下で250℃、1時間の熱処理を行うこととする。なお、該熱処理のタイミ
ングは、絶縁層510を形成した後であれば特に限定されない。例えば、絶縁層510を
形成した直後に上記の熱処理を行っても良いし、さらに他の絶縁層や導電層などを形成し
た後に、上記の熱処理を行っても良い。当該熱処理(第2の熱処理)と先の熱処理(第1
の熱処理)とを行うことによって、半導体素子の特性を向上させ、また、特性ばらつきを
低減させることができる。
また、上記熱処理の条件を400℃以下とすることは、ゲート絶縁層として機能する絶縁
層510の特性を変化させない(劣化させない)ために好適である。もちろん、開示する
発明の一形態がこれに限定して解釈されるものではない。
本実施の形態において示すように、酸化物半導体膜503または酸化物半導体層508に
陽イオンによるプラズマ処理を施すことにより、優れた特性の酸化物半導体素子を提供す
ることができる。当該処理は、酸化物半導体層508に接する絶縁層510にも行うこと
により、より信頼性の高い半導体素子を得ることができる。また、酸化物半導体層508
に接する基板500または下地層501に同様の処理を行ってもよい。これにより、優れ
た特性の酸化物半導体素子を備えた半導体装置を提供することができる。
また、図6(D)に示すように、導電層506と酸化物半導体層508の積層順を逆にし
てもよい。この場合、酸化物半導体層の露出している段階で第二のプラズマ処理と同様の
処理を行うと好ましい。例えば、図6(A)に示すように、酸化物半導体膜503を形成
した後、島状に加工する前や、図6(B)に示すように、酸化物半導体膜503を島状の
酸化物半導体層508とした後や、図6(C)に示すように、導電層506を形成した後
などに行うとよい。当該プラズマはマイクロ波により生成してもよい。このときの周波数
は例えば、2.45GHzとする。
なお、本実施の形態は、先の実施の形態と適宜組み合わせて用いることができる。
(実施の形態4)
本実施の形態では、半導体装置の一例であるアクティブマトリクス基板の作製工程につい
て、図面を用いて説明する。なお、本実施の形態で示す作製工程は、多くの部分で先の実
施の形態と共通している。したがって、以下においては、重複する部分の説明は省略し、
異なる点について詳細に説明する。なお、以下の説明において、図7、図8は断面図を示
しており、図9は平面図を示している。また、図7および図8のA1−A2、B1−B2
はそれぞれ、図9のA1−A2、B1−B2に対応する領域を示す。また、本実施の形態
においてA1−A2に示す半導体素子は、実施の形態2において示した半導体素子と類似
する。
はじめに、基板300上に配線または電極(ゲート電極302、容量配線304、第1の
端子306)を形成する(図7(A)参照)。具体的には、基板上に導電層を形成した後
、レジストマスクを用いたエッチングにより各種配線、各種電極を形成する。本実施の形
態においては、先の実施の形態に示した方法と同様の方法で各種配線、各種電極を形成す
ることができるから、詳細については先の実施の形態(図1(A)、図1(B)、図3(
A)、図3(B)の説明部分など)を参照すればよい。なお、上記において、電極と配線
との区別は便宜的なものに過ぎないから、その機能は電極または配線の称呼に限定して解
釈されない。例えば、ゲート電極はゲート配線を指す場合がある。
なお、容量配線304、第1の端子306については、ゲート電極302と同一の材料お
よび作製方法を用いて、同時に形成することができる。このため、例えば、ゲート電極3
02と第1の端子306とを電気的に接続する構成とすることが可能である。ゲート電極
302の材料や作製方法の詳細については、先の実施の形態を参照することができる。
次に、ゲート電極302上にゲート絶縁層308を形成し、第1の端子306を露出させ
るようにゲート絶縁層308を選択的にエッチングして、コンタクトホールを形成する(
図7(B)参照)。ゲート絶縁層308についての詳細は、先の実施の形態(図1(C)
、図3(C)の説明部分など)を参照すればよい。エッチング処理については特に限定さ
れず、ウエットエッチングを用いても良いし、ドライエッチングを用いても良い。
次に、ゲート絶縁層308や第1の端子306を覆う導電膜を形成した後、該導電膜を選
択的にエッチングすることでソース電極310、ドレイン電極312、接続電極314、
第2の端子316を形成する(図7(C)参照)。なお、上記において、電極と配線との
区別は便宜的なものに過ぎないから、その機能は電極または配線の称呼に限定して解釈さ
れない。例えば、ソース電極はソース配線と同一物を指す場合がある。また、ソース電極
及びドレイン電極はトランジスタの構造や動作条件によって入れ替わることがある。
上記導電膜の材料や作製方法、エッチング処理などについては、先の実施の形態(図2(
A)、図2(B)、図3(D)、図3(E)の説明部分など)を参照すればよい。なお、
エッチング処理においてドライエッチングを用いる場合には、ウエットエッチングを用い
る場合と比較して配線構造の微細化が可能になるというメリットがある。接続電極314
は、ゲート絶縁層308に形成されたコンタクトホールを介して第1の端子306と直接
接続する構成とすることができる。また、第2の端子316は、ソース電極310と電気
的に接続する構成とすることができる。
次に、少なくともソース電極310およびドレイン電極312を覆うように酸化物半導体
膜を形成した後、該酸化物半導体膜を選択的にエッチングして酸化物半導体層318を形
成する(図8(A)参照)。ここで、酸化物半導体層318は、ソース電極310および
ドレイン電極312の一部と接している。酸化物半導体層318の詳細についても、先の
実施の形態(図1(D)、図1(E)、図4(A)、図4(B)の説明部分など)を参照
することができる。
つづいて、実施の形態1で示した第二のプラズマ処理と同様の処理を行う。当該プラズマ
処理は、酸化物半導体層318の少なくとも一部が露出している段階で行えばよく、必ず
しもこの段階で行う必要はない。なお、当該処理に加え、酸化物半導体層318に隣接す
る絶縁層の少なくとも一部が露出している段階で、先の実施の形態の第一のプラズマ処理
と同様の処理を行ってもよい。
酸化物半導体層318を形成した後には、100℃〜500℃、代表的には200℃〜4
00℃の熱処理を行う。熱処理の雰囲気は、例えば、大気雰囲気や窒素雰囲気、酸素雰囲
気等とすることができる。また、熱処理時間は、0.1時間〜5時間程度とすればよい。
ここでは、大気雰囲気下で350℃、1時間の熱処理を行うこととする。なお、該熱処理
のタイミングは、酸化物半導体層318を形成した後、層間絶縁層にあたる絶縁層を形成
する前であれば特に限定されない。例えば、酸化物半導体層318を形成した直後に上記
の熱処理を行っても良い。当該熱処理(第1の熱処理)と後の熱処理(第2の熱処理)と
を行うことで、半導体素子の特性を向上させ、また、特性ばらつきを低減させることがで
きる。
なお、上記熱処理の条件を400℃以下とすることは、ゲート絶縁層308の特性を変化
させない(劣化させない)ために好適である。もちろん、開示する発明の一形態がこれに
限定して解釈されるものではない。
次に、ソース電極310、ドレイン電極312、酸化物半導体層318などを覆うように
絶縁層320を形成し、当該絶縁層320を選択的にエッチングしてドレイン電極312
、接続電極314、および第2の端子316に達するコンタクトホールを形成する(図8
(B)参照)。絶縁層320は、酸化シリコン、酸化アルミニウム、酸化タンタル等の材
料を用いて形成することができる。また、これらの材料からなる膜を積層させて形成して
も良い。
絶縁層320中の水素の濃度が1×1021atoms/cm以下(好ましくは、5×
1020atoms/cm以下)であると好ましい。また、絶縁層320中の窒素の濃
度が1×1019atoms/cm以下であると好ましい。なお、上記濃度は、絶縁層
320中での平均値を示している。
上述のような条件を満たす絶縁層320のより具体的な一例として、スパッタリング法に
より形成された酸化シリコン膜を挙げることができる。スパッタリング法を用いる場合に
は、プラズマCVD法を用いる場合と比較して、膜中の水素濃度の低減が容易になるため
である。もちろん、上述の条件を満たすのであれば、プラズマCVD法を含む他の方法に
より形成しても良い。例えば、プラズマCVD法にて絶縁層320を形成後、実施の形態
1に示した絶縁層108に対して行ったのと同様のプラズマ処理を当該絶縁層320に施
して、膜中の水素濃度を下げることができる。絶縁層320のその他の条件については、
特に限定されない。例えば、絶縁層320の厚さについては、実現可能な範囲であればど
のような値をとっても良い。
次に、ドレイン電極312と電気的に接続する透明導電層322、接続電極314と電気
的に接続する透明導電層324および第2の端子316と電気的に接続する透明導電層3
26を形成する(図8(C)、図9参照)。
透明導電層322は画素電極として機能し、透明導電層324および透明導電層326は
、FPC(Flexible printed circuits)との接続に用いられ
る電極または配線として機能する。より具体的には、接続電極314上に形成された透明
導電層324をゲート配線の入力端子として機能する接続用の端子電極として用い、第2
の端子316上に形成された透明導電層326をソース配線の入力端子として機能する接
続用の端子電極として用いることができる。
また、容量配線304、ゲート絶縁層308、および透明導電層322により保持容量を
形成することができる。
透明導電層322、透明導電層324、透明導電層326は、酸化インジウム(In
)、インジウム錫酸化物(In―SnO、ITOとも称す)、酸化インジウム
酸化亜鉛合金(In―ZnO)等の材料を用いて形成することができる。例えば、
上記材料を含有する膜をスパッタリング法や真空蒸着法等を用いて形成した後、エッチン
グにより不要な部分を除去することで形成すれば良い。
透明導電層322、透明導電層324、透明導電層326を形成した後には、100℃〜
500℃、代表的には200℃〜400℃の熱処理を行う。熱処理の雰囲気は、例えば、
大気雰囲気や窒素雰囲気、酸素雰囲気等とすることができる。また、熱処理時間は、0.
1時間〜5時間程度とすればよい。ここでは、大気雰囲気下で350℃、1時間の熱処理
を行うこととする。なお、該熱処理のタイミングは、絶縁層320を形成した後であれば
特に限定されない。例えば、絶縁層320を形成した直後に上記の熱処理を行っても良い
し、絶縁層320にコンタクトホールを形成した後に熱処理を行っても良い。さらに他の
絶縁層や導電層などを形成した後に、上記の熱処理を行っても良い。当該熱処理(第2の
熱処理)と先の熱処理(第1の熱処理)とを行うことによって、半導体素子の特性を向上
させ、また、特性ばらつきを低減させることができる。
なお、第2の熱処理の効果は、上述のものに留まらない。例えば、第2の熱処理は、絶縁
層320の欠陥を修復するという効果をも有している。絶縁層320は比較的低温で形成
されるため、膜中には欠陥が存在しており、そのまま使用した場合には素子特性に悪影響
を及ぼすおそれがある。このような絶縁層320中の欠陥を修復するという観点からも、
上述の熱処理は重要な役割を果たすと言える。
また、上記熱処理の条件を400℃以下とすることは、ゲート絶縁層308の特性を変化
させない(劣化させない)ために好適である。もちろん、開示する発明の一形態がこれに
限定して解釈されるものではない。
以上の工程により、ボトムゲート型のトランジスタ350や保持容量等の素子を有するア
クティブマトリクス基板を完成させることができる。例えば、これを用いてアクティブマ
トリクス型の液晶表示装置を作製する場合には、アクティブマトリクス基板と、対向電極
が設けられた対向基板との間に液晶層を設け、アクティブマトリクス基板と対向基板とを
固定すれば良い。
本実施の形態において示すように、酸化物半導体層318に陽イオンによるプラズマ処理
を施すことにより、優れた特性の酸化物半導体素子を提供することができる。当該処理は
、酸化物半導体層318に接する絶縁層308または絶縁層320、またはそれらの両方
にも行うことにより、より信頼性の高い半導体素子を得ることができる。これにより、優
れた特性の酸化物半導体素子を備えた半導体装置を提供することができる。
なお、本実施の形態においては、実施の形態2に示す方法を用いてトランジスタ350や
その他の構成を形成する場合について説明しているが、開示される発明はこれに限定され
ない。実施の形態1などに示す方法を用いても良い。なお、本実施の形態は、先の実施の
形態と適宜組み合わせて用いることができる。
(実施の形態5)
本実施の形態では、薄膜トランジスタを作製し、該薄膜トランジスタを画素部や駆動回路
に用いて表示機能を有する半導体装置(表示装置ともいう)を作製する例について説明す
る。また、駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオ
ンパネルを形成することができる。
表示装置は表示素子を含む。表示素子としては液晶素子(液晶表示素子ともいう)や、発
光素子(発光表示素子ともいう)などを用いることができる。発光素子は、電流または電
圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機EL(Ele
ctro Luminescence)、有機EL等が含まれる。また、電子インクなど
、電気的作用によりコントラストが変化する表示媒体を適用しても良い。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むIC等を実装した状態にあるモジュールとを含む。さらに、表示装置を構成する素
子基板は、電流を表示素子に供給するための手段を各画素に備える。素子基板は、具体的
には、表示素子の画素電極のみが形成された状態であっても良いし、画素電極となる導電
膜の成膜後、エッチング前の状態であっても良い。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、光源(照明
装置含む)などを指す。また、FPC(Flexible printed circu
it)、TAB(Tape Automated Bonding)テープ、TCP(T
ape Carrier Package)などのコネクターが取り付けられたモジュー
ル、TABテープやTCPの先にプリント配線板が設けられたモジュール、表示素子にC
OG(Chip On Glass)方式によりIC(集積回路)が直接実装されたモジ
ュールなども全て表示装置に含むものとする。
以下、本実施の形態では、液晶表示装置の一例について示す。図10は、第1の基板40
01上に形成された薄膜トランジスタ4010、薄膜トランジスタ4011および液晶素
子4013を、第2の基板4006とシール材4005によって封止した、パネルの平面
図および断面図である。ここで、図10(A1)および図10(A2)は平面図を示し、
図10(B)は、図10(A1)および図10(A2)のM−Nにおける断面図に相当す
る。
第1の基板4001上に設けられた画素部4002および走査線駆動回路4004を囲む
ようにして、シール材4005が設けられている。また、画素部4002と走査線駆動回
路4004の上に、第2の基板4006が設けられている。つまり、画素部4002と走
査線駆動回路4004は、第1の基板4001とシール材4005と第2の基板4006
とによって、液晶層4008と共に封止されている。また、第1の基板4001上のシー
ル材4005によって囲まれる領域とは異なる領域に、別途用意された基板上に単結晶半
導体膜または多結晶半導体膜で形成された信号線駆動回路4003が実装されている。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、COG法、ワ
イヤボンディング法、TAB法などを適宜用いることができる。図10(A1)は、CO
G法により信号線駆動回路4003を実装する例であり、図10(A2)は、TAB法に
より信号線駆動回路4003を実装する例である。
また、第1の基板4001上に設けられた画素部4002と走査線駆動回路4004は、
薄膜トランジスタを複数有しており、図10(B)では、画素部4002に含まれる薄膜
トランジスタ4010と、走査線駆動回路4004に含まれる薄膜トランジスタ4011
を例示している。薄膜トランジスタ4010、薄膜トランジスタ4011上には絶縁層4
020、絶縁層4021が設けられている。
薄膜トランジスタ4010、薄膜トランジスタ4011には、先の実施の形態において示
したトランジスタなどを適用することができる。なお、本実施の形態において、薄膜トラ
ンジスタ4010、薄膜トランジスタ4011はnチャネル型薄膜トランジスタとした。
また、液晶素子4013が有する画素電極層4030は、薄膜トランジスタ4010と電
気的に接続されている。そして、液晶素子4013の対向電極層4031は第2の基板4
006上に形成されている。上記の画素電極層4030と対向電極層4031、液晶層4
008により、液晶素子4013が形成される。なお、画素電極層4030、対向電極層
4031には、それぞれ配向膜として機能する絶縁層4032、絶縁層4033が設けら
れ、画素電極層4030および対向電極層4031は、これらを介して液晶層4008を
挟持している。
なお、第1の基板4001、第2の基板4006としては、ガラス、金属(代表的にはス
テンレス)、セラミックス、プラスチックなどを用いることができる。プラスチックとし
ては、FRP(Fiberglass−Reinforced Plastics)基板
、PVF(ポリビニルフルオライド)フィルム、ポリエステルフィルム、アクリル樹脂フ
ィルムなどを用いることができる。また、アルミニウム箔をPVFフィルムやポリエステ
ルフィルムで挟んだ構造のシートを用いることもできる。
また、画素電極層4030と対向電極層4031との間の距離(セルギャップ)を制御す
るために、柱状のスペーサ4035が設けられている。柱状のスペーサ4035は絶縁膜
を選択的にエッチングすることで得られる。なお、柱状のスペーサに代えて球状のスペー
サを用いていても良い。また、対向電極層4031は、薄膜トランジスタ4010と同一
基板上に設けられる共通電位線と電気的に接続される。例えば、一対の基板間に配置され
る導電性粒子を介して、対向電極層4031と共通電位線とを電気的に接続することがで
きる。なお、導電性粒子はシール材4005に含有させると良い。
また、横電界方式を採用する場合、配向膜が不要なブルー相を示す液晶を用いてもよい。
ブルー相は液晶相の一つであり、昇温によってコレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、5重量%以上の
カイラル剤を混合させた液晶組成物を用いると良い。これにより、発現する温度範囲を広
げることができる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答時間が
10μs〜100μsと短く、光学的等方性を有するため配向処理が不要であり、視野角
依存性が小さい、といった特徴を有している。
なお、本実施の形態では透過型液晶表示装置の一例を示しているが、これに限定されず、
反射型液晶表示装置としても良いし、半透過型液晶表示装置としても良い。
また、本実施の形態で示す液晶表示装置では、基板の外側(視認側)に偏光板を設け、内
側に着色層、表示素子に用いる電極層を順に設ける例を示す(図11参照)が、偏光板は
基板の内側に設けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定され
ず、偏光板や着色層の材料、作製条件などに合わせて適宜変更することができる。また、
ブラックマトリクスとして機能する遮光膜を設けてもよい。
また、本実施の形態では、薄膜トランジスタの表面凹凸を低減するため、先の実施の形態
で得られたトランジスタを絶縁層4021で覆う構成を採用している。絶縁層4021と
しては、ポリイミド、アクリル樹脂、ベンゾシクロブテン樹脂、ポリアミド、エポキシ樹
脂等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘
電率材料(low−k材料)、シロキサン系樹脂、PSG(リンガラス)、BPSG(リ
ンボロンガラス)等を用いることができる。なお、これらの材料で形成される絶縁膜を複
数積層させて、絶縁層4021を形成してもよい。
ここで、シロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたSi−O
−Si結合を含む樹脂に相当する。置換基としては、有機基(例えばアルキル基やアリー
ル基)やフルオロ基を用いても良い。また、有機基はフルオロ基を有していても良い。
絶縁層4021の形成法は、特に限定されず、その材料に応じて、スパッタリング法、S
OG法、スピンコート、ディップ、スプレー塗布、液滴吐出法(インクジェット法、スク
リーン印刷、オフセット印刷等)等の成膜方法や、ドクターナイフ、ロールコーター、カ
ーテンコーター、ナイフコーター等の器具を用いることができる。
画素電極層4030、対向電極層4031は、酸化タングステンを含むインジウム酸化物
、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、
酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物(ITO)、インジウム亜鉛
酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用
いることができる。
また、画素電極層4030、対向電極層4031に、導電性高分子(導電性ポリマーとも
いう)を含む導電性組成物を用いても良い。導電性組成物を用いて形成した画素電極は、
シート抵抗が1.0×10Ω/sq.以下、波長550nmにおける透光率が70%以
上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率は0.1
Ω・cm以下であることが好ましい。
導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例え
ば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンま
たはその誘導体、若しくはアニリン、ピロール、およびチオフェン2種以上からなる共重
合体若しくはその誘導体などがあげられる。
信号線駆動回路4003、走査線駆動回路4004、画素部4002などに与えられる各
種信号は、FPC4018から供給されている。
また、接続端子電極4015は、液晶素子4013が有する画素電極層4030と同じ導
電膜から形成され、端子電極4016は、薄膜トランジスタ4010、薄膜トランジスタ
4011のソース電極層およびドレイン電極層と同じ導電膜で形成されている。
接続端子電極4015は、FPC4018が有する端子と、異方性導電膜4019を介し
て電気的に接続されている。
なお、図10においては、信号線駆動回路4003を別途形成し、第1の基板4001に
実装する例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路を
別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみ
を別途形成して実装しても良い。
図11は、半導体装置の一形態に相当する液晶表示モジュールを、酸化物半導体素子を形
成した基板2600を用いて構成する一例を示している。
図11では、酸化物半導体素子を形成した基板2600と対向基板2601がシール材2
602により固着され、その間に酸化物半導体素子等を含む素子層2603、配向膜や液
晶層を含む液晶層2604、着色層2605、偏光板2606などが設けられることによ
り表示領域が形成されている。着色層2605、偏光板2606はカラー表示を行う場合
に必要であり、RGB方式の場合には、赤、緑、青の各色に対応した着色層が、各画素に
対応して設けられている。酸化物半導体素子を形成した基板2600と対向基板2601
の外側には偏光板2606、偏光板2607、拡散板2613が配設されている。また、
光源は冷陰極管2610と反射板2611により構成されている。回路基板2612は、
フレキシブル配線基板2609により酸化物半導体素子を形成した基板2600の配線回
路部2608と接続され、これによって、コントロール回路や電源回路などの外部回路が
液晶モジュールに組みこまれる。また、偏光板と液晶層との間には、位相差板を設けても
良い。
液晶の駆動方式としては、TN(Twisted Nematic)モード、IPS(I
n−Plane−Switching)モード、FFS(Fringe Field S
witching)モード、MVA(Multi−domain Vertical A
lignment)モード、PVA(Patterned Vertical Alig
nment)モード、ASM(Axially Symmetric aligned
Micro−cell)モード、OCB(Optical Compensated B
irefringence)モード、FLC(Ferroelectric Liqui
d Crystal)モード、AFLC(AntiFerroelectric Liq
uid Crystal)モードなどを用いることができる。
以上により、高性能な液晶表示装置を作製することができる。本実施の形態は、先の実施
の形態と適宜組み合わせて用いることができる。
(実施の形態6)
本実施の形態では、図12を参照して半導体装置の一例であるアクティブマトリクス型の
電子ペーパーについて説明する。半導体装置に用いられる薄膜トランジスタ650は、先
の実施の形態において示したトランジスタなどと同様に作製することができる。
図12に示す電子ペーパーは、ツイストボール表示方式を用いたものの一例である。ツイ
ストボール表示方式とは、白と黒に塗り分けられた球形粒子を第1の電極層及び第2の電
極層の間に配置し、第1の電極層及び第2の電極層に電位差を生じさせることによって、
球形粒子の向きを制御して、表示を行う方法である。
薄膜トランジスタ650のソース電極層またはドレイン電極層は、絶縁層に形成されたコ
ンタクトホールを介して、第1の電極層660と電気的に接続している。基板602には
第2の電極層670が設けられており、第1の電極層660と第2の電極層670との間
には、黒色領域680a及び白色領域680bを有する球形粒子680が設けられている
。また、球形粒子680の周囲は樹脂等の充填材682で満たされている(図12参照)
。図12において、第1の電極層660が画素電極に相当し、第2の電極層670が共通
電極に相当する。第2の電極層670は、薄膜トランジスタ650と同一基板上に設けら
れる共通電位線と電気的に接続される。
ツイストボールの代わりに、電気泳動表示素子を用いることも可能である。その場合、例
えば、透明な液体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直
径10μm〜200μm程度のマイクロカプセルを用いると良い。第1の電極層と第2の
電極層によって電場が与えられると、白い微粒子と黒い微粒子が互いに逆方向に移動し、
白または黒が表示される。電気泳動表示素子は液晶表示素子に比べて反射率が高いため、
補助ライトが不要であり、また、明るさが十分ではない場所であっても表示部を認識する
ことが可能である。また、表示部に電源が供給されない場合であっても、一度表示した像
を保持することが可能であるという利点も有している。
以上、開示する発明の一形態により高性能な電子ペーパーを作製することができる。なお
、本実施の形態は、先の実施の形態と適宜組み合わせて用いることができる。
(実施の形態7)
本実施の形態では、半導体装置の一例である発光表示装置について説明する。ここでは、
表示素子としてエレクトロルミネッセンスを利用する発光素子を用いる場合について示す
。なお、エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物である
か、無機化合物であるかによって区別され、一般的に、前者は有機EL素子、後者は無機
EL素子と呼ばれている。
有機EL素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入される。そして、それらキャリア(電子お
よび正孔)が再結合することにより発光する。このようなメカニズムから、該発光素子は
、電流励起型の発光素子と呼ばれる。
無機EL素子は、その素子構成により、分散型無機EL素子と薄膜型無機EL素子とに分
類される。分散型無機EL素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するもの(ドナ
ー−アクセプター再結合型発光)である。薄膜型無機EL素子は、発光層を誘電体層で挟
み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子
遷移を利用するもの(局在型発光)である。なお、ここでは、発光素子として有機EL素
子を用いて説明する。
発光素子の構成について、図13を用いて説明する。ここでは、駆動用トランジスタがn
型の場合を例に挙げて、画素の断面構造について説明する。図13(A)、図13(B)
、図13(C)の半導体装置に用いられるトランジスタ701、トランジスタ711、ト
ランジスタ721は、先の実施の形態で示すトランジスタと同様に作製することができる
発光素子は、光を取り出すために、陽極または陰極の少なくとも一方が透明になっている
。ここで、透明とは、少なくとも発光波長における透過率が十分に高いことを意味する。
光の取り出し方式としては、基板上に薄膜トランジスタおよび発光素子を形成し、該基板
とは反対側の面から光を取り出す上面射出方式(上面取り出し方式)や、基板側の面から
光を取り出す下面射出方式(下面取り出し方式)、基板側およびその反対側の面から光を
取り出す両面射出方式(両面取り出し方式)などがある。
上面射出方式の発光素子について図13(A)を参照して説明する。
図13(A)は、発光素子702から発せられる光が陽極705側に抜ける場合の、画素
の断面図を示している。ここでは、発光素子702の陰極703と駆動用トランジスタで
あるトランジスタ701が電気的に接続されており、陰極703上に発光層704、陽極
705が順に積層されている。陰極703としては、仕事関数が小さく、光を反射する導
電膜を用いることができる。例えば、Ca、Al、MgAg、AlLi等の材料を用いて
陰極703を形成することが望ましい。発光層704は、単層で構成されていても、複数
の層が積層されるように構成されていても良い。複数の層で構成されている場合、陰極7
03上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する
と良いが、もちろん、これらの層を全て設ける必要はないし、異なる積層構造としてもよ
い。陽極705は光を透過する導電性材料を用いて形成する。例えば、酸化タングステン
を含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを
含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物(I
TO)、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性
を有する導電性材料を用いれば良い。
陰極703および陽極705で発光層704を挟んだ構造を、発光素子702と呼ぶこと
ができる。図13(A)に示した画素の場合、発光素子702から発せられる光は、矢印
で示すように陽極705側に射出される。
次に、下面射出方式の発光素子について図13(B)を参照して説明する。
図13(B)は、発光素子712から発せられる光が陰極713側に抜ける場合の、画素
の断面図を示している。ここでは、駆動用のトランジスタ711と電気的に接続された透
光性を有する導電膜717上に、発光素子712の陰極713が形成されており、陰極7
13上に発光層714、陽極715が順に積層されている。なお、陽極715が透光性を
有する場合、該陽極715上を覆うように遮蔽膜716を設けても良い。陰極713は、
図13(A)の場合と同様に、仕事関数が小さい導電性材料を用いることができる。ただ
しその膜厚は、光を透過する程度(好ましくは、5nm〜30nm程度)とする。例えば
20nm程度の膜厚を有するアルミニウム膜を、陰極713として用いることができる。
発光層714は、図13(A)と同様に、単層で構成されていても、複数の層が積層され
るように構成されていても良い。陽極715は、光を透過する必要はないが、図13(A
)と同様に、透光性を有する導電性材料を用いて形成しても良い。遮蔽膜716には、光
を反射する金属等を用いることができるが、これに限定されない。例えば、黒の顔料を添
加した樹脂等を用いることもできる。
陰極713および陽極715で、発光層714を挟んだ構造を発光素子712と呼ぶこと
ができる。図13(B)に示した画素の場合、発光素子712から発せられる光は、矢印
で示すように陰極713側に射出される。
次に、両面射出方式の発光素子について、図13(C)を参照して説明する。
図13(C)は、駆動用のトランジスタ721と電気的に接続された透光性を有する導電
膜727上に、発光素子722の陰極723が形成されており、陰極723上に発光層7
24、陽極725が順に積層されている。陰極723は、図13(A)の場合と同様に、
仕事関数が小さい導電性材料を用いることができる。ただしその膜厚は、光を透過する程
度とする。例えば20nmの膜厚を有するAlを、陰極723として用いることができる
。発光層724は、図13(A)と同様に、単層で構成されていても、複数の層が積層さ
れるように構成されていても良い。陽極725は、図13(A)と同様に、透光性を有す
る導電性材料を用いて形成することができる。
陰極723と、発光層724と、陽極725とが重なった構造を発光素子722と呼ぶこ
とができる。図13(C)に示した画素の場合、発光素子722から発せられる光は、矢
印で示すように陽極725側と陰極723側の両方に射出される。
なお、ここでは、発光素子として有機EL素子を用いる場合について述べたが、発光素子
として無機EL素子を用いることも可能である。また、ここでは、発光素子の駆動を制御
する薄膜トランジスタ(駆動用トランジスタ)と発光素子が電気的に接続されている例を
示したが、駆動用トランジスタと発光素子との間に電流制御用トランジスタなどが接続さ
れていてもよい。
なお、本実施の形態で示す半導体装置は、図13に示した構成に限定されるものではなく
、各種の変形が可能である。
次に、発光表示パネル(発光パネルともいう)の外観及び断面について、図14を参照し
て説明する。図14は、第1の基板4501上に形成された薄膜トランジスタ4509、
薄膜トランジスタ4510および発光素子4511を、第2の基板4506とシール材4
505によって封止したパネルの平面図および断面図である。ここで、図14(A)は平
面図を示し、図14(B)は、図14(A)のH−Iにおける断面図に相当する。
第1の基板4501上に設けられた画素部4502、信号線駆動回路4503a、450
3b、走査線駆動回路4504a、走査線駆動回路4504bを囲むようにして、シール
材4505が設けられている。また、画素部4502、信号線駆動回路4503a、信号
線駆動回路4503b、走査線駆動回路4504a、走査線駆動回路4504bの上に第
2の基板4506が設けられている。つまり、画素部4502、信号線駆動回路4503
a、信号線駆動回路4503b、走査線駆動回路4504a、走査線駆動回路4504b
は、第1の基板4501とシール材4505と第2の基板4506とによって、充填材4
507と共に密封されている。このように、気密性が高く、脱ガスの少ない保護フィルム
(貼り合わせフィルム、紫外線硬化樹脂フィルム等)やカバー材などを用いてパッケージ
ング(封入)することが好ましい。
また、第1の基板4501上に設けられた画素部4502、信号線駆動回路4503a、
信号線駆動回路4503b、走査線駆動回路4504a、走査線駆動回路4504bは、
薄膜トランジスタを複数有しており、図14(B)では、画素部4502に含まれる薄膜
トランジスタ4510と、信号線駆動回路4503aに含まれる薄膜トランジスタ450
9を例示している。
薄膜トランジスタ4509、薄膜トランジスタ4510は、先の実施の形態において示し
たトランジスタを適用することができる。なお、本実施の形態において、薄膜トランジス
タ4509、薄膜トランジスタ4510はnチャネル型の薄膜トランジスタである。
また、4511は発光素子に相当し、発光素子4511が有する画素電極である第1の電
極層4517は、薄膜トランジスタ4510のソース電極層またはドレイン電極層と電気
的に接続されている。なお発光素子4511の構成は、第1の電極層4517、電界発光
層4512、第2の電極層4513の積層構造であるが、本実施の形態に示した構成に限
定されない。発光素子4511から取り出す光の方向などに合わせて、発光素子4511
の構成は適宜変えることができる。
隔壁4520は、有機樹脂膜、無機絶縁膜、有機ポリシロキサンなどを用いて形成する。
特に、感光性を有する材料を用いて第1の電極層4517上に開口部を形成し、その開口
部の側壁が、連続した曲率を持つ傾斜面となるようにすることが好ましい。
電界発光層4512は、単層で構成されていても、複数の層が積層されるように構成され
ていても良い。
発光素子4511に酸素、水素、水分、二酸化炭素等が侵入しないように、第2の電極層
4513および隔壁4520上に保護膜を形成してもよい。保護膜としては、窒化珪素膜
、窒化酸化珪素膜、DLC(Diamond Like Carbon)膜等を形成する
ことができる。
また、信号線駆動回路4503a、信号線駆動回路4503b、走査線駆動回路4504
a、走査線駆動回路4504b、画素部4502などに与えられる各種信号は、FPC4
518a、FPC4518bから供給されている。
本実施の形態では、接続端子電極4515が、発光素子4511の第1の電極層4517
と同じ導電膜から形成され、端子電極4516は、薄膜トランジスタ4509や薄膜トラ
ンジスタ4510のソース電極層及びドレイン電極層と同じ導電膜から形成される例につ
いて示している。
接続端子電極4515は、FPC4518aが有する端子と、異方性導電膜4519を介
して電気的に接続されている。
発光素子4511からの光の取り出し方向に位置する基板は、透光性を有している必要が
ある。透光性を有する基板としては、ガラス板、プラスチック板、ポリエステルフィルム
、アクリルフィルムなどがある。
充填材4507としては、窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂や
熱硬化樹脂などを用いることができる。例えば、PVC(ポリビニルクロライド)、アク
リル、ポリイミド、エポキシ樹脂、シリコーン樹脂、PVB(ポリビニルブチラル)、E
VA(エチレンビニルアセテート)などを用いることができる。本実施の形態では、充填
材として窒素を用いる例について示している。
必要であれば、発光素子の射出面に偏光板、円偏光板(楕円偏光板を含む)、位相差板(
λ/4板、λ/2板)、カラーフィルタなどの光学フィルムを設けてもよい。また、表面
には反射防止処理を施しても良い。例えば、表面の凹凸により反射光を拡散し、映り込み
を低減できるアンチグレア処理を施すことができる。
信号線駆動回路4503a、信号線駆動回路4503b、走査線駆動回路4504a、走
査線駆動回路4504bは、別途用意された基板上の単結晶半導体膜または多結晶半導体
膜によって形成されていても良い。また、信号線駆動回路のみ、若しくはその一部、また
は走査線駆動回路のみ、若しくはその一部のみを別途形成して実装しても良く、本実施の
形態は図14の構成に限定されない。
以上により、高性能な発光表示装置(表示パネル)を作製することができる。なお、本実
施の形態は、先の実施の形態と適宜組み合わせて用いることができる。
(実施の形態8)
本発明の一実施形態に係る半導体装置の作製方法により作製された半導体装置は、電子ペ
ーパーとして適用することができる。電子ペーパーは、情報を表示するものであればあら
ゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書
籍(電子ブック)、ポスター、電車などの乗り物の車内広告、クレジットカード等の各種
カードにおける表示等に適用することができる。電子機器の一例を図15、図16に示す
図15(A)は、電子ペーパーで作られたポスター2631を示している。広告媒体が紙
の印刷物である場合には、広告の交換は人手によって行われるが、電子ペーパーを用いれ
ば短時間で広告の表示を変えることができる。また、表示も崩れることなく安定した画像
が得られる。なお、ポスターは無線で情報を送受信できる構成としてもよい。
また、図15(B)は、電車などの乗り物の車内広告2632を示している。広告媒体が
紙の印刷物である場合には、広告の交換は人手によって行われるが、電子ペーパーを用い
れば人手を多くかけることなく短時間で広告の表示を変えることができる。また表示も崩
れることなく安定した画像が得られる。なお、車内広告は無線で情報を送受信できる構成
としてもよい。
また、図16は、電子書籍の一例を示している。例えば、電子書籍2700は、筐体27
01および筐体2703で構成されている。筐体2701および筐体2703は、軸部2
711により一体とされており、該軸部2711を軸として開閉動作を行うことができる
。このような構成により、紙の書籍のような動作を行うことが可能となる。
筐体2701には表示部2705が組み込まれ、筐体2703には表示部2707が組み
込まれている。表示部2705および表示部2707は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部(図16では表示部2705)に文章を表示し、左側の表示部
(図16では表示部2707)に画像を表示することができる。
また、図16では、筐体2701に操作部などを備えた例を示している。例えば、筐体2
701において、電源2721、操作キー2723、スピーカ2725などを備えている
。操作キー2723により、頁を送ることができる。なお、筐体の表示部と同一面にキー
ボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や
側面に、外部接続用端子(イヤホン端子、USB端子、またはACアダプタおよびUSB
ケーブルなどの各種ケーブルと接続可能な端子など)、記録媒体挿入部などを備える構成
としてもよい。さらに、電子書籍2700は、電子辞書としての機能を持たせた構成とし
てもよい。
また、電子書籍2700は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
本実施の形態は、先の実施の形態と適宜組み合わせて用いることができる。
(実施の形態9)
本発明の一実施形態に係る半導体装置の作製方法により作製された半導体装置は、さまざ
まな電子機器(遊技機も含む)に適用することができる。電子機器としては、例えば、テ
レビジョン装置(テレビ、またはテレビジョン受信機ともいう)、コンピュータ用などの
モニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機
(携帯電話、携帯電話装置ともいう)、携帯型ゲーム機、携帯情報端末、音響再生装置、
パチンコ機などの大型ゲーム機などが挙げられる。
図17(A)は、テレビジョン装置の一例を示している。テレビジョン装置9600は、
筐体9601に表示部9603が組み込まれている。表示部9603により、映像を表示
することが可能である。また、ここでは、スタンド9605により筐体9601を支持し
た構成を示している。
テレビジョン装置9600の操作は、筐体9601が備える操作スイッチや、別体のリモ
コン操作機9610により行うことができる。リモコン操作機9610が備える操作キー
9609により、チャンネルや音量の操作を行うことができ、表示部9603に表示され
る映像を操作することができる。また、リモコン操作機9610に、当該リモコン操作機
9610から出力する情報を表示する表示部9607を設ける構成としてもよい。
なお、テレビジョン装置9600は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向(送信者から受信者)または双方向
(送信者と受信者間、あるいは受信者間同士など)の情報通信を行うことも可能である。
図17(B)は、デジタルフォトフレームの一例を示している。例えば、デジタルフォト
フレーム9700は、筐体9701に表示部9703が組み込まれている。表示部970
3は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像
データを表示させることで、通常の写真立てと同様に機能させることができる。
なお、デジタルフォトフレーム9700は、操作部、外部接続用端子(USB端子、US
Bケーブルなどの各種ケーブルと接続可能な端子など)、記録媒体挿入部などを備える構
成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に
備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒
体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像デー
タを取り込み、取り込んだ画像データを表示部9703に表示させることができる。
また、デジタルフォトフレーム9700は、無線で情報を送受信できる構成としてもよい
。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
図18(A)は携帯型遊技機であり、筐体9881と筐体9891で構成されており、連
結部9893により、開閉可能に連結されている。筐体9881には表示部9882が組
み込まれ、筐体9891には表示部9883が組み込まれている。また、図18(A)に
示す携帯型遊技機は、その他、スピーカ部9884、記録媒体挿入部9886、LEDラ
ンプ9890、入力手段(操作キー9885、接続端子9887、センサ9888(力、
変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音
声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又
は赤外線を測定する機能を含むもの)、マイクロフォン9889)等を備えている。もち
ろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも半導体装置を備えた構
成であればよく、その他付属設備が適宜設けられた構成とすることができる。図18(A
)に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータを読み出して
表示部に表示する機能や、他の携帯型遊技機と無線通信を行って情報を共有する機能を有
する。なお、図18(A)に示す携帯型遊技機が有する機能はこれに限定されず、様々な
機能を有することができる。
図18(B)は大型遊技機であるスロットマシンの一例を示している。スロットマシン9
900は、筐体9901に表示部9903が組み込まれている。また、スロットマシン9
900は、その他、スタートレバーやストップスイッチなどの操作手段、コイン投入口、
スピーカなどを備えている。もちろん、スロットマシン9900の構成は上述のものに限
定されず、少なくとも半導体装置を備えた構成であればよく、その他付属設備が適宜設け
られた構成とすることができる。
図19(A)は、携帯電話機の一例を示している。携帯電話機1000は、筐体1001
に組み込まれた表示部1002の他、操作ボタン1003、外部接続ポート1004、ス
ピーカ1005、マイク1006などを備えている。
図19(A)に示す携帯電話機1000は、表示部1002を指などで触れることで、情
報を入力することができる。また、電話を掛ける、或いはメールを打つなどの操作は、表
示部1002を指などで触れることにより行うことができる。
表示部1002の画面は主として3つのモードがある。第1は、画像の表示を主とする表
示モードであり、第2は、文字等の情報の入力を主とする入力モードである。第3は表示
モードと入力モードの2つのモードが混合した表示+入力モードである。
例えば、電話を掛ける、或いはメールを作成する場合は、表示部1002を文字の入力を
主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合
、表示部1002の画面のほとんどにキーボードまたは番号ボタンを表示させることが好
ましい。
また、携帯電話機1000内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを
有する検出装置を設けることで、携帯電話機1000の向き(縦か横か)を判断して、表
示部1002の画面表示を自動的に切り替えるようにすることができる。
また、画面モードの切り替えは、表示部1002を触れること、又は筐体1001の操作
ボタン1003の操作により行われる。また、表示部1002に表示される画像の種類に
よって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画の
データであれば表示モード、テキストデータであれば入力モードに切り替える。
また、入力モードにおいて、表示部1002の光センサで検出される信号を検知し、表示
部1002のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モード
から表示モードに切り替えるように制御してもよい。
表示部1002は、イメージセンサとして機能させることもできる。例えば、表示部10
02に掌や指を触れることで、掌紋、指紋等を撮像することで、本人認証を行うことがで
きる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシ
ング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
図19(B)も携帯電話機の一例である。図19(B)の携帯電話機は、筐体9411に
、表示部9412、及び操作ボタン9413を含む表示装置9410と、筐体9401に
操作ボタン9402、外部入力端子9403、マイク9404、スピーカ9405、及び
着信時に発光する発光部9406を含む通信装置9400とを有しており、表示機能を有
する表示装置9410は電話機能を有する通信装置9400と矢印の2方向に脱着可能で
ある。よって、表示装置9410と通信装置9400の短軸同士を取り付けることも、表
示装置9410と通信装置9400の長軸同士を取り付けることもできる。また、表示機
能のみを必要とする場合、通信装置9400より表示装置9410を取り外し、表示装置
9410を単独で用いることもできる。通信装置9400と表示装置9410とは無線通
信又は有線通信により画像又は入力情報を授受することができ、それぞれ充電可能なバッ
テリーを有する。
なお、本実施の形態は、先の実施の形態と適宜組み合わせて用いることができる。
100 基板
102 導電膜
104 レジストマスク
106 導電層
108 絶縁層
110 酸化物半導体膜
112 レジストマスク
114 酸化物半導体層
116 導電膜
118 レジストマスク
120 レジストマスク
122 導電層
124 導電層
126 絶縁層
128 導電層
150 トランジスタ
200 基板
202 導電膜
204 レジストマスク
206 導電層
208 絶縁層
210 導電膜
212 レジストマスク
214 レジストマスク
216 導電層
218 導電層
220 酸化物半導体膜
222 レジストマスク
224 酸化物半導体層
226 絶縁層
228 導電層
250 トランジスタ
300 基板
302 ゲート電極
304 容量配線
306 端子
308 絶縁層
310 ソース電極
312 ドレイン電極
314 接続電極
316 端子
318 酸化物半導体層
320 絶縁層
322 透明導電層
324 透明導電層
326 透明導電層
350 トランジスタ
500 基板
501 下地層
502 導電膜
503 酸化物半導体膜
506 導電層
508 酸化物半導体層
510 絶縁層
512 導電層
514 絶縁層
528 導電層
550 トランジスタ
602 基板
650 薄膜トランジスタ
660 電極層
670 電極層
680 球形粒子
680a 黒色領域
680b 白色領域
682 充填材
701 トランジスタ
702 発光素子
703 陰極
704 発光層
705 陽極
711 トランジスタ
712 発光素子
713 陰極
714 発光層
715 陽極
716 遮蔽膜
717 導電膜
721 トランジスタ
722 発光素子
723 陰極
724 発光層
725 陽極
727 導電膜
1000 携帯電話機
1001 筐体
1002 表示部
1003 操作ボタン
1004 外部接続ポート
1005 スピーカ
1006 マイク
2600 基板
2601 対向基板
2602 シール材
2603 素子層
2604 液晶層
2605 着色層
2606 偏光板
2607 偏光板
2608 配線回路部
2609 フレキシブル配線基板
2610 冷陰極管
2611 反射板
2612 回路基板
2613 拡散板
2631 ポスター
2632 車内広告
2700 電子書籍
2701 筐体
2703 筐体
2705 表示部
2707 表示部
2711 軸部
2721 電源
2723 操作キー
2725 スピーカ
4001 基板
4002 画素部
4003 信号線駆動回路
4004 走査線駆動回路
4005 シール材
4006 基板
4008 液晶層
4010 薄膜トランジスタ
4011 薄膜トランジスタ
4013 液晶素子
4015 接続端子電極
4016 端子電極
4018 FPC
4019 異方性導電膜
4020 絶縁層
4021 絶縁層
4030 画素電極層
4031 対向電極層
4032 絶縁層
4033 絶縁層
4035 スペーサ
4501 基板
4502 画素部
4503a 信号線駆動回路
4503b 信号線駆動回路
4504a 走査線駆動回路
4504b 走査線駆動回路
4505 シール材
4506 基板
4507 充填材
4509 薄膜トランジスタ
4510 薄膜トランジスタ
4511 発光素子
4512 電界発光層
4513 電極層
4515 接続端子電極
4516 端子電極
4517 電極層
4518a FPC
4518b FPC
4519 異方性導電膜
4520 隔壁
9400 通信装置
9401 筐体
9402 操作ボタン
9403 外部入力端子
9404 マイク
9405 スピーカ
9406 発光部
9410 表示装置
9411 筐体
9412 表示部
9413 操作ボタン
9600 テレビジョン装置
9601 筐体
9603 表示部
9605 スタンド
9607 表示部
9609 操作キー
9610 リモコン操作機
9700 デジタルフォトフレーム
9701 筐体
9703 表示部
9881 筐体
9882 表示部
9883 表示部
9884 スピーカ部
9885 操作キー
9886 記録媒体挿入部
9887 接続端子
9888 センサ
9889 マイクロフォン
9890 LEDランプ
9891 筐体
9893 連結部
9900 スロットマシン
9901 筐体
9903 表示部

Claims (2)

  1. 絶縁体上に、ゲート電極を形成する工程と、
    前記ゲート電極を覆う第1の絶縁層を形成する工程と、
    前記第1の絶縁層に対し、第1のプラズマ処理を行う工程と、
    前記第1のプラズマ処理後、前記第1の絶縁層上に、前記ゲート電極と重なる領域を有する第1の酸化物半導体層を形成する工程と、
    前記第1の酸化物半導体層に対し、第2のプラズマ処理を行う工程と、
    前記第2のプラズマ処理後、前記第1の酸化物半導体層上に第2の酸化物半導体層を形成する工程と、
    前記第2の酸化物半導体層上に、ソース電極及びドレイン電極を形成する工程と、
    前記第2の酸化物半導体層上、前記ソース電極上、及び前記ドレイン電極上に、第2の絶縁層を形成する工程と、を有し、
    前記第1のプラズマ処理及び前記第2のプラズマ処理の各々は、酸素又はハロゲンを含むプラズマを発生させて行われることを特徴とする半導体装置の作製方法。
  2. 絶縁体上に、第1の酸化物半導体層を形成する工程と、
    前記第1の酸化物半導体層に対し、第1のプラズマ処理を行う工程と、
    前記第1のプラズマ処理後、前記第1の酸化物半導体層上に第2の酸化物半導体層を形成する工程と、
    前記第2の酸化物半導体層上に、ソース電極及びドレイン電極を形成する工程と、
    前記第2の酸化物半導体層上、前記ソース電極上、及び前記ドレイン電極上に、絶縁層を形成する工程と、
    前記絶縁層に対し、第2のプラズマ処理を行う工程と、
    前記絶縁層上に、前記第1の酸化物半導体層及び前記第2の酸化物半導体層と重なる領域を有するゲート電極を形成する工程と、を有し、
    前記第1のプラズマ処理及び前記第2のプラズマ処理の各々は、酸素又はハロゲンを含むプラズマを発生させて行われることを特徴とする半導体装置の作製方法。
JP2016114208A 2010-05-20 2016-06-08 半導体装置の作製方法 Expired - Fee Related JP6243478B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010115940 2010-05-20
JP2010115940 2010-05-20

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011110963A Division JP5951191B2 (ja) 2010-05-20 2011-05-18 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2016189476A JP2016189476A (ja) 2016-11-04
JP6243478B2 true JP6243478B2 (ja) 2017-12-06

Family

ID=44972818

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011110963A Active JP5951191B2 (ja) 2010-05-20 2011-05-18 半導体装置の作製方法
JP2016114208A Expired - Fee Related JP6243478B2 (ja) 2010-05-20 2016-06-08 半導体装置の作製方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011110963A Active JP5951191B2 (ja) 2010-05-20 2011-05-18 半導体装置の作製方法

Country Status (2)

Country Link
US (2) US9496405B2 (ja)
JP (2) JP5951191B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8642380B2 (en) 2010-07-02 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8802493B2 (en) 2011-09-13 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of oxide semiconductor device
JP6026839B2 (ja) * 2011-10-13 2016-11-16 株式会社半導体エネルギー研究所 半導体装置
US10106873B2 (en) 2012-01-13 2018-10-23 Nippon Steel & Sumitomo Metal Corporation Hot-rolled steel sheet and manufacturing method for same
US9553200B2 (en) * 2012-02-29 2017-01-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20200019269A (ko) 2012-06-29 2020-02-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2015097586A1 (en) * 2013-12-25 2015-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI548723B (zh) * 2014-10-14 2016-09-11 瑞化股份有限公司 一種導電線路圖案化的蝕刻劑與利用蝕刻劑進行導電線路圖案化的製程
US20160155803A1 (en) * 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device, Method for Manufacturing the Semiconductor Device, and Display Device Including the Semiconductor Device
US20160155849A1 (en) 2014-12-02 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, module, and electronic device
DE112016005330T5 (de) 2015-11-20 2018-08-23 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung, Herstellungsverfahren der Halbleitervorrichtung oder Anzeigevorrichtung, die die Halbleitervorrichtung beinhaltet
JP6283710B2 (ja) * 2016-05-17 2018-02-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US10615368B2 (en) * 2017-01-09 2020-04-07 Applied Materials, Inc. Encapsulating film stacks for OLED applications with desired profile control
JP2018133398A (ja) * 2017-02-14 2018-08-23 株式会社ジャパンディスプレイ 半導体装置

Family Cites Families (145)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0234926Y2 (ja) 1984-11-26 1990-09-20
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2506961B2 (ja) 1988-07-25 1996-06-12 松下電器産業株式会社 薄膜トランジスタの製造方法
EP0459763B1 (en) 1990-05-29 1997-05-02 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistors
JP3071851B2 (ja) 1991-03-25 2000-07-31 株式会社半導体エネルギー研究所 電気光学装置
US6849872B1 (en) * 1991-08-26 2005-02-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3186066B2 (ja) * 1996-01-23 2001-07-11 フラウンホーファー ゲゼルシャフト ツア フォルデルンク デア アンゲヴァンテン フォルシュンク エー ファウ イオンの広範囲注入のためのイオン源
US6013566A (en) * 1996-10-29 2000-01-11 Micron Technology Inc. Method of forming a doped region in a semiconductor substrate
JPH118238A (ja) * 1997-06-16 1999-01-12 Nippon Steel Corp 初期パーティクルの発生を抑制した酸化シリコン薄膜の形成方法
JP3390633B2 (ja) * 1997-07-14 2003-03-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6451390B1 (en) * 2000-04-06 2002-09-17 Applied Materials, Inc. Deposition of TEOS oxide using pulsed RF plasma
JP3241708B2 (ja) 2000-08-07 2001-12-25 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US20070194379A1 (en) 2004-03-12 2007-08-23 Japan Science And Technology Agency Amorphous Oxide And Thin Film Transistor
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7872259B2 (en) 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
JP5118810B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101103374B1 (ko) 2005-11-15 2012-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP5015470B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5167560B2 (ja) * 2006-03-31 2013-03-21 日本化薬株式会社 電界効果トランジスタ
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
JP2007287451A (ja) * 2006-04-14 2007-11-01 Kochi Univ Of Technology イオンをドーピングする装置、イオンをドーピングする方法、半導体装置の製法及び薄膜トランジスタの製法
JP5135709B2 (ja) 2006-04-28 2013-02-06 凸版印刷株式会社 薄膜トランジスタ及びその製造方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
CN101356652B (zh) * 2006-06-02 2012-04-18 日本财团法人高知县产业振兴中心 包括由氧化锌构成的氧化物半导体薄膜层的半导体器件及其制造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP2008021750A (ja) * 2006-07-11 2008-01-31 Matsushita Electric Ind Co Ltd 抵抗変化素子およびその製造方法、ならびにそれを用いた抵抗変化型メモリ
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP2008108985A (ja) * 2006-10-26 2008-05-08 Kochi Prefecture Sangyo Shinko Center 半導体素子の製法
JP5116290B2 (ja) 2006-11-21 2013-01-09 キヤノン株式会社 薄膜トランジスタの製造方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
TWI478347B (zh) 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JPWO2008136505A1 (ja) 2007-05-08 2010-07-29 出光興産株式会社 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法
KR101345378B1 (ko) * 2007-05-17 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
WO2009031423A1 (ja) 2007-09-03 2009-03-12 Konica Minolta Holdings, Inc. 金属酸化物半導体薄膜の製造方法、これを用いた薄膜トランジスタ
JP5213422B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
CN101911303B (zh) 2007-12-25 2013-03-27 出光兴产株式会社 氧化物半导体场效应晶体管及其制造方法
KR20090124527A (ko) * 2008-05-30 2009-12-03 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP2010021170A (ja) 2008-07-08 2010-01-28 Hitachi Ltd 半導体装置およびその製造方法
TWI577027B (zh) 2008-07-31 2017-04-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI518800B (zh) 2008-08-08 2016-01-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5345456B2 (ja) * 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101671210B1 (ko) 2009-03-06 2016-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
KR102365458B1 (ko) 2009-07-03 2022-02-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP5663214B2 (ja) 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101847656B1 (ko) 2009-10-21 2018-05-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR20130008037A (ko) 2010-03-05 2013-01-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하는 방법
WO2011108381A1 (en) 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101748404B1 (ko) 2010-04-23 2017-06-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
WO2011132625A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
CN104851810B (zh) 2010-04-23 2018-08-28 株式会社半导体能源研究所 半导体装置的制造方法
DE112011101410B4 (de) 2010-04-23 2018-03-01 Semiconductor Energy Laboratory Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung
WO2011132591A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN111326435B (zh) 2010-04-23 2023-12-01 株式会社半导体能源研究所 半导体装置的制造方法
WO2011142467A1 (en) 2010-05-14 2011-11-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
US20110287580A1 (en) 2011-11-24
JP5951191B2 (ja) 2016-07-13
JP2016189476A (ja) 2016-11-04
US20170054030A1 (en) 2017-02-23
US9780229B2 (en) 2017-10-03
US9496405B2 (en) 2016-11-15
JP2012004554A (ja) 2012-01-05

Similar Documents

Publication Publication Date Title
JP7108753B2 (ja) 表示装置
JP6243478B2 (ja) 半導体装置の作製方法
JP5903144B2 (ja) 表示装置の作製方法
JP5514447B2 (ja) 半導体装置
JP2017126769A (ja) 半導体装置
JP5719949B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170321

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171109

R150 Certificate of patent or registration of utility model

Ref document number: 6243478

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees