JP6212583B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6212583B2 JP6212583B2 JP2016044413A JP2016044413A JP6212583B2 JP 6212583 B2 JP6212583 B2 JP 6212583B2 JP 2016044413 A JP2016044413 A JP 2016044413A JP 2016044413 A JP2016044413 A JP 2016044413A JP 6212583 B2 JP6212583 B2 JP 6212583B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide semiconductor
- insulating film
- oxygen
- oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6758—Thin-film transistors [TFT] characterised by the insulating substrates
Landscapes
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
- Formation Of Insulating Films (AREA)
Description
全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
注目されている。該トランジスタは集積回路(IC)や画像表示装置(表示装置)のよう
な電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリ
コン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されて
いる。
度が1018/cm3未満であるインジウム(In)、ガリウム(Ga)、および亜鉛(
Zn)を含む非晶質酸化物を用いたトランジスタが開示されている(特許文献1参照)。
デバイス作製工程において電子供与体を形成する水素や水の混入などが生じると、その電
気伝導度が変化する恐れがある。このような現象は、酸化物半導体を用いたトランジスタ
などの半導体装置にとって、電気的特性の変動要因となる。
ことを目的の一とする。
ど)を含む絶縁膜を、酸化物半導体膜と接する態様で設けることにより、酸化物半導体膜
と絶縁膜との界面の状態を良好に保つ。より具体的には、例えば、次のような構成を採用
することができる。
接する酸化物半導体膜と、酸化物半導体膜と電気的に接続するソース電極およびドレイン
電極と、酸化物半導体膜と重畳するゲート電極と、酸化物半導体膜とゲート電極の間の、
酸化物半導体膜と一部が接する第2の絶縁膜と、を有する半導体装置である。
り酸素が多い領域が含まれることが好ましい。また、上記構成において、13族元素およ
び酸素を含む第1の絶縁膜には、酸化ガリウム、酸化アルミニウム、酸化アルミニウムガ
リウムおよび酸化ガリウムアルミニウムのいずれか一または複数を含まれることが好まし
い。
かけの組成式は、AlxGa2−xO3+α(1<x<2、1>α>0)またはAlxG
a2−xO3+α(0<x≦1、1>α>0)で表される。
、酸化物半導体膜と電気的に接続するソース電極およびドレイン電極と、酸化物半導体膜
と重畳するゲート電極と、酸化物半導体膜とゲート電極の間の、酸化物半導体膜と一部が
接する13族元素および酸素を含む第2の絶縁膜と、を有する半導体装置である。
り酸素が多い領域が含まれることが好ましい。また、上記構成において、13族元素およ
び酸素を含む第2の絶縁膜には、酸化ガリウム、酸化アルミニウム、酸化アルミニウムガ
リウムおよび酸化ガリウムアルミニウムのいずれか一または複数を含まれることが好まし
い。
かけの組成式は、AlxGa2−xO3+α(1<x<2、1>α>0)またはAlxG
a2−xO3+α(0<x≦1、1>α>0)で表される。
部が接する酸化物半導体膜と、酸化物半導体膜と電気的に接続するソース電極およびドレ
イン電極と、酸化物半導体膜と重畳するゲート電極と、酸化物半導体膜とゲート電極の間
の、酸化物半導体膜と一部が接する13族元素および酸素を含む第2の絶縁膜と、を有す
る半導体装置である。
素を含む第2の絶縁膜には、化学量論的組成比より酸素が多い領域が含まれることが好ま
しい。また、13族元素および酸素を含む第1の絶縁膜および13族元素および酸素を含
む第2の絶縁膜には、酸化ガリウム、酸化アルミニウム、酸化アルミニウムガリウムおよ
び酸化ガリウムアルミニウムのいずれか一または複数を含まれることが好ましい。
イン電極と接し、かつ13族元素および酸素を含む第1の絶縁膜と接して設けられること
が好ましい。また、上記構成において、酸化物半導体膜は、13族元素および酸素を含む
第1の絶縁膜および13族元素および酸素を含む第2の絶縁膜に囲まれることが好ましい
。
びランタノイドの少なくとも一が含まれることが好ましい。
を含む第2の絶縁膜に対して、酸素ドープ処理を行うことが好ましい。酸素ドープ処理を
行うことにより、13族元素および酸素を含む第1の絶縁膜、および13族元素および酸
素を含む第2の絶縁膜に、化学量論的組成比より酸素が多い領域を形成することができる
。
オン、のいずれかを含む)をバルクに添加することを言う。なお、当該「バルク」の用語
は、酸素を、薄膜表面のみでなく薄膜内部に添加することを明確にする趣旨で用いている
。また、「酸素ドープ」には、プラズマ化した酸素をバルクに添加する「酸素プラズマド
ープ」が含まれる。
)の酸化物半導体とは、酸化物半導体にとってのn型不純物である水素を酸化物半導体か
ら除去し、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化すると共
に、酸素を供給して酸素欠陥(または酸素欠損ともいう)を低減した酸化物半導体をいう
。i型化された酸化物半導体膜では、電子供与体である水素原子が十分に低減されており
、また、酸素不足に起因する欠陥が十分に低減されているため、これらに起因する界面特
性の悪化を抑制することができる。
よって、酸化物半導体の高純度化は、トランジスタの諸特性の向上に極めて効果的である
。
である。このため、電気的特性が向上した半導体装置を提供することができる。
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。
を示すものではない。また、本明細書において発明を特定するための事項として固有の名
称を示すものではない。
本実施の形態では、半導体装置および半導体装置の作製方法の一態様を、図1乃至図5を
用いて説明する。
図1には、本発明の一態様に係る半導体装置の例として、トランジスタ110の平面図お
よび断面図を示す。ここで、図1(A)は平面図であり、図1(B)は図1(A)におけ
るA−B断面、図1(C)は、図1(A)におけるC−D断面に係る断面図である。なお
、図1(A)では、煩雑になることを避けるため、トランジスタ110の構成要素の一部
(例えば絶縁膜212、など)を省略している。
6a、ソース電極208a、ドレイン電極208b、絶縁膜212、ゲート電極214を
含む。図1に示すトランジスタ110において、酸化物半導体膜206aは、絶縁膜20
2および絶縁膜212に接して設けられている。
、または、十分な酸素が供給されることにより、高純度化されたものであることが望まし
い。具体的には、例えば、酸化物半導体膜206aの水素濃度は5×1019atoms
/cm3以下、望ましくは5×1018atoms/cm3以下、より望ましくは5×1
017atoms/cm3以下とする。なお、上述の酸化物半導体膜206a中の水素濃
度は、二次イオン質量分析法(SIMS:Secondary Ion Mass Sp
ectroscopy)で測定されるものである。このように、水素濃度が十分に低減さ
れて高純度化され、十分な酸素の供給により酸素欠乏に起因するエネルギーギャップ中の
欠陥準位が低減された酸化物半導体膜206aでは、キャリア濃度が1×1012/cm
3未満、望ましくは、1×1011/cm3未満、より望ましくは1.45×1010/
cm3未満となる。例えば、室温(25℃)でのオフ電流(ここでは、単位チャネル幅(
1μm)あたりの値)は100zA(1zA(ゼプトアンペア)は1×10−21A)以
下、望ましくは10zA以下となる。このように、i型化された酸化物半導体を用いるこ
とで、良好な電気特性のトランジスタを得ることができる。
、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコンなどのシリコン系
の材料を用いて成膜する。また、絶縁膜202は、13族元素および酸素を含む材料を用
いて成膜することもできる。13族元素および酸素を含む材料としては、例えば、酸化ガ
リウム、酸化アルミニウム、酸化アルミニウムガリウムおよび酸化ガリウムアルミニウム
のいずれか一または複数を含む材料などがある。ここで、酸化アルミニウムガリウムとは
、ガリウムの含有量(原子%)よりアルミニウムの含有量(原子%)が多いものを示し、
酸化ガリウムアルミニウムとは、ガリウムの含有量(原子%)がアルミニウムの含有量(
原子%)より多いものを示す。絶縁膜202は、上述の材料を用いて、単層構造または積
層構造で成膜することができる。
ることが好ましく、絶縁膜202を積層して設ける場合には、シリコン系の材料からなる
膜の上に、13族元素および酸素を含む材料からなる膜を設けることが好ましい。これに
より、13族元素および酸素を含む膜(絶縁膜)と酸化物半導体膜206aとを接して設
けることができる。
い。このため、13族元素および酸素を含む膜(絶縁膜202)と酸化物半導体膜206
aとを接して設ける場合には、酸化物半導体膜との界面の状態を良好に保つことができる
。これは、13族元素および酸素を含む材料と、酸化物半導体材料との相性が良いことに
よる。
料を絶縁膜202に用いることで、酸化物半導体膜と絶縁膜202の界面特性を良好に保
つことができる。例えば、酸化物半導体膜と酸化ガリウムを含む絶縁膜とを接して設ける
ことにより、酸化物半導体膜と絶縁膜の界面における水素のパイルアップを低減すること
ができる。なお、酸化物半導体の成分元素と同じ族の元素を用いる場合には、同様の効果
を得ることが可能である。つまり、酸化アルミニウムなどを含む材料を用いて絶縁膜20
2を形成することも有効である。なお、酸化アルミニウムは、水を透過させにくいという
特性を有しているため、当該材料を用いることは、酸化物半導体膜への水の侵入防止とい
う点においても好ましい。
ため、これらの膜が接すると、共有結合性が強いシリコン系の酸化物膜に水素がパイルア
ップされやすくなると考えられる。これに対し、13族元素および酸素を含む膜は、酸化
物半導体膜と同じイオン結合性を有するため、これらの膜が接しても、水素がパイルアッ
プされにくいと考えられる。
のガリウムとアルミニウムを含有する酸化アルミニウムガリウム(または酸化ガリウムア
ルミニウム)などの材料を、絶縁膜202に用いても良い。この場合、ガリウムを含有す
ることに起因する効果と、アルミニウムを含有することに起因する効果を合わせて得るこ
とができるため、好適である。例えば、酸化物半導体膜と酸化アルミニウムガリウムとを
接して設けることにより、酸化物半導体膜への水の侵入を防ぎ、酸化物半導体膜と絶縁膜
の界面におけるパイルアップを十分に低減することができる。
れにより、酸化物半導体膜に酸素を供給し、酸化物半導体膜中、または酸化物半導体膜と
絶縁膜202の界面における酸素欠陥を低減することができる。
的組成比に一致した量の酸素が含まれていれば良いが、トランジスタのしきい値電圧の変
動を抑えるなどの信頼性を確保するためには、酸化物半導体層に酸素欠陥の状態は生じ得
ることを考慮して、絶縁膜202の酸素を化学量論的組成比より多くしておくことが好ま
しい。
例えば、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコンなどの材料
を用いて形成する。また、絶縁膜212は、13族元素および酸素を含む材料を用いて形
成することもできる。13族元素および酸素を含む材料としては、例えば、酸化ガリウム
、酸化アルミニウム、酸化アルミニウムガリウムおよび酸化ガリウムアルミニウムのいず
れか一または複数を含む材料などがある。ここで、酸化アルミニウムガリウムとは、ガリ
ウムの含有量(原子%)よりアルミニウムの含有量(原子%)が多いものを示し、酸化ガ
リウムアルミニウムとは、アルミニウムの含有量(原子%)よりガリウムの含有量(原子
%)が多いものを示す。また、酸化ハフニウム、酸化タンタル、酸化イットリウム、ハフ
ニウムシリケート(HfSixOy(x>0、y>0))、窒素が添加されたハフニウム
シリケート(HfSixOy(x>0、y>0))、窒素が添加されたハフニウムアルミ
ネート(HfAlxOy(x>0、y>0))、などの比誘電率が高い材料を採用しても
良い。絶縁膜212は、上述の材料を用いて、単層構造または積層構造で形成することが
できる。
び酸素を含む材料を用いて、酸化物半導体膜と接する絶縁膜212を形成する場合には、
酸化物半導体膜との界面の状態を良好に保つことができる。これは、13族元素および酸
素を含む材料と、酸化物半導体材料との相性が良いことによる。
料を絶縁膜212に用いることで、酸化物半導体膜とゲート絶縁膜の界面特性を良好に保
つことができる。なお、酸化物半導体の成分元素と同じ族の元素を用いる場合には、同様
の効果を得ることが可能である。つまり、酸化アルミニウムなどを含む材料を用いて絶縁
膜212を形成することも有効である。なお、酸化アルミニウムは、水を透過させにくい
という特性を有しているため、当該材料を用いることは、酸化物半導体膜への水の侵入防
止という点においても好ましい。
のガリウムとアルミニウムを含有する酸化アルミニウムガリウム(または酸化ガリウムア
ルミニウム)などの材料を、絶縁膜212に用いても良い。この場合、ガリウムを含有す
ることに起因する効果と、アルミニウムを含有することに起因する効果を合わせて得るこ
とができるため、好適である。
れにより、酸化物半導体膜に酸素を供給し、酸化物半導体膜中、または酸化物半導体膜と
絶縁膜212の界面における酸素欠陥を低減することができる。
的組成に一致した量の酸素が含まれていれば良いが、トランジスタのしきい値電圧の変動
を抑えるなどの信頼性を確保するためには、酸化物半導体層に酸素欠陥の状態は生じ得る
ことを考慮して、絶縁膜212の酸素を化学量論的組成より多くしておくことが好ましい
。
の断面構造を示す。本発明の一態様に係るトランジスタとして、図2(A)では、トップ
ゲート型のトランジスタ、図2(B)乃至図2(D)では、ボトムゲート型のトランジス
タを示す。
膜206a、ソース電極208a、ドレイン電極208b、絶縁膜212、ゲート電極2
14を含む点で、トランジスタ110と共通している。トランジスタ120とトランジス
タ110との相違は、酸化物半導体膜206aと、ソース電極208a及びドレイン電極
208bとが接続する位置である。すなわち、トランジスタ120では、酸化物半導体膜
206aの下部において、酸化物半導体膜206aと、ソース電極208aやドレイン電
極208bとが接している構造となる。
00上に、ゲート電極402、絶縁膜404、酸化物半導体膜406a、ソース電極40
8a、ドレイン電極408b、および絶縁膜410を含む。絶縁膜404は、ゲート絶縁
膜として機能し、絶縁膜410はパッシベーション膜として機能する。なお、絶縁膜40
4は、図1のトランジスタ110の絶縁膜212に相当する。つまり、絶縁膜404は、
ゲート絶縁膜として機能する。
10上であって酸化物半導体膜406aのチャネル形成領域に重畳する領域に導電層41
2を設けた構成である。その他の構成要素については、図2(B)と同様である。なお、
導電層412は、バックゲート電極として機能する。このため、トランジスタ320は、
トップゲート型のトランジスタ、または、デュアルゲート型のトランジスタと呼ぶことも
できる。導電層412とゲート電極402とで、酸化物半導体膜406aのチャネル形成
領域を挟むように配置される。バックゲート電極の電位を変化させることで、トランジス
タのしきい値電圧を変化させることができる。
04、酸化物半導体膜406a、ソース電極408a、ドレイン電極408b、および絶
縁膜410を含む点で、図2(B)に示すトランジスタ310に示すトランジスタと共通
している。図2(B)に示すトランジスタ310と、図2(D)に示すトランジスタ33
0との相違は、酸化物半導体膜406aと、ソース電極408aやドレイン電極408b
が接続する位置である。すなわち、トランジスタ330では、酸化物半導体膜406aの
下部において、酸化物半導体膜406aと、ソース電極408aやドレイン電極408b
とが接している構造となる。
以下、図3乃至図5を用いて、トランジスタの作製工程の例について説明する。
図3(A)乃至図3(E)を用いて、図1に示すトランジスタ110の作製工程の一例に
ついて説明する。
性を有していることが必要となる。例えば、ガラス基板、セラミック基板、石英基板、サ
ファイア基板などを、基板200として用いることができる。また、シリコンや炭化シリ
コンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半
導体基板、SOI基板などを適用することも可能であり、これらの基板上に半導体素子が
設けられたものを、基板200として用いてもよい。
ける場合、例えば、可撓性基板上に直接的にトランジスタを作り込むことができる。
、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコンなどのシリコン系
の材料を用いて成膜する。また、絶縁膜202は、13族元素および酸素を含む材料を用
いて成膜することもできる。13族元素および酸素を含む材料としては、例えば、酸化ガ
リウム、酸化アルミニウム、酸化アルミニウムガリウムおよび酸化ガリウムアルミニウム
のいずれか一または複数を含む材料などがある。絶縁膜202は、上述の材料を用いて単
層構造または積層構造で成膜することができる。
ることが好ましく、絶縁膜202を積層して設ける場合には、シリコン系の材料からなる
膜の上に、13族元素および酸素を含む材料からなる膜を成膜することが好ましい。
数種類の13族元素を含ませることができる。また、13族元素の他に、イットリウムな
どの3族元素、ハフニウムなどの4族元素、シリコンなどの14族元素、窒素など、水素
以外の不純物元素を含ませることができる。このように、絶縁膜に上述の元素を添加する
場合には、絶縁膜のエネルギーギャップを、上述の元素の添加量により制御することがで
きる。
。このため、13族元素および酸素を含む材料からなる膜(絶縁膜202)と酸化物半導
体膜206aとを接して成膜する場合には、酸化物半導体膜との界面の状態を良好に保つ
ことができる。これは、13族元素および酸素を含む材料と、酸化物半導体材料との相性
が良いことによる。
しい。絶縁膜202に水素、水などの不純物が含まれると、後に形成される酸化物半導体
膜に水素、水などの不純物の侵入や、水素、水などの不純物による酸化物半導体膜中の酸
素の引き抜き、などによって酸化物半導体膜のバックチャネルが低抵抗化(n型化)して
しまい、寄生チャネルが形成されるおそれがあるためである。よって、絶縁膜202はで
きるだけ水素、水などの不純物が含まれないように作製することが好ましい。例えば、ス
パッタリング法によって成膜するのが好ましい。成膜する際に用いるスパッタガスとして
は、水素、水などの不純物が除去された高純度ガスを用いることが好ましい。
精製器により高純度化する。具体的には、窒素ガス、酸素ガス、アルゴンガスのそれぞれ
において、露点−93℃以下、H2O含有量52.8ppb以下、水素含有量5ppb以
下としたものを用いることが好ましい。スパッタガスに微量の水分や水素が含まれている
と、絶縁膜を堆積する過程で水素や水分が多量に膜中に取り込まれてしまうからである。
なお、スパッタガスを高純度化することの必要性は、後述する酸化物半導体膜を成膜する
ときにも同様である。
イアスを加えるパルスDCスパッタリング法、又はACスパッタリング法などを用いるこ
とができる。
は、隣接するターゲットが互いにカソード電位とアノード電位を繰り返す。図11(A)
に示す期間Aでは、図11(B1)に示すようにターゲット301がカソードとして機能
し、ターゲット302がアノードとして機能する。また、図11(A)に示す期間Bでは
、図11(B2)に示すようにターゲット301がアノードとして機能し、ターゲット3
02がカソードとして機能する。期間Aと期間Bを合わせると20〜50μsecであり
、期間Aと期間Bを一定周期で繰り返している。このように、隣接して配置される2つの
ターゲットのカソードとアノードを交互に入れ替えることで、放電を安定なものとするこ
とができる。その結果、大面積の基板を用いた場合においても均一に放電が可能となるた
め、大面積の基板に対しても均一な膜特性を得ることができる。また、大面積の基板を用
いることができるため、量産性を向上させることができる。
ターゲット302に酸化ガリウムを用いることにより、酸化ガリウムアルミニウム膜また
は酸化アルミニウムガリウム膜を形成することができる。また、ターゲット301および
ターゲット302に、酸化アルミニウムガリウムターゲットを用いても、同様に酸化アル
ミニウムガリウム膜を形成することができる。
いてもよい。アルミニウム元素が添加された酸化ガリウムターゲットを用いることにより
、ターゲットの導電性を高めることができるため、スパッタリング時の放電を容易なもの
とすることができる。このようなターゲットを用いることで、量産化に適した、酸化物半
導体と同族元素を含む酸化物絶縁膜を作製することができる。
酸素をバルクに添加することをいう。なお、当該バルクの用語は、酸素を薄膜表面のみで
なく薄膜内部に添加することを明確にする趣旨で用いている。また、酸素ドープには、プ
ラズマ化した酸素をバルクに添加する酸素プラズマドープが含まれる。
組成比より酸素が多い領域が形成される。このような領域を備えることにより、酸化物半
導体膜に酸素を供給し、酸化物半導体膜中の酸素欠陥を低減することができる。
的組成に一致した量の酸素が含まれていれば良いが、トランジスタのしきい値電圧の変動
を抑えるなどの信頼性を確保するためには、酸化物半導体層に酸素欠陥の状態は生じ得る
ことを考慮して、絶縁膜202の酸素を化学量論的組成比より多くしておくことが好まし
い。
O3+α(1>α>0)とすることができる。αは、0.04以上0.09以下とするこ
とができる。または、絶縁膜202として酸化アルミニウム膜を用いた場合、酸素ドープ
を行うことにより、Al2O3+α(1>α>0)とすることができる。または、絶縁膜
202として酸化アルミニウムガリウム膜を用いた場合、酸素ドープを行うことにより、
AlxGa2−xO3+α(1<x<2、1>α>0)とすることができる。または、絶
縁膜202として酸化ガリウムアルミニウム膜を用いた場合、酸素ドープを行うことによ
り、AlxGa2−xO3+α(0<x≦1、1>α>0)とすることができる。
−Zn−O系の材料や、三元系金属酸化物であるIn−Ga−Zn−O系の材料、In−
Sn−Zn−O系の材料、In−Al−Zn−O系の材料、Sn−Ga−Zn−O系の材
料、Al−Ga−Zn−O系の材料、Sn−Al−Zn−O系の材料、In−Hf−Zn
−O系の材料、In−La−Zn−O系の材料、In−Ce−Zn−O系の材料、In−
Pr−Zn−O系の材料、In−Nd−Zn−O系の材料、In−Sm−Zn−O系の材
料、In−Eu−Zn−O系の材料、In−Gd−Zn−O系の材料、In−Tb−Zn
−O系の材料、In−Dy−Zn−O系の材料、In−Ho−Zn−O系の材料、In−
Er−Zn−O系の材料、In−Tm−Zn−O系の材料、In−Yb−Zn−O系の材
料、In−Lu−Zn−O系の材料や、二元系金属酸化物であるIn−Zn−O系の材料
、Sn−Zn−O系の材料、Al−Zn−O系の材料、Zn−Mg−O系の材料、Sn−
Mg−O系の材料、In−Mg−O系の材料、In−Ga−O系の材料や、In−O系の
材料、Sn−O系の材料、Zn−O系の材料などを用いることができる。また、上記の材
料にSiO2を含ませてもよい。ここで、例えば、In−Ga−Zn−O系の材料とは、
インジウム(In)、ガリウム(Ga)、亜鉛(Zn)を有する酸化物膜、という意味で
あり、その組成比は特に問わない。また、InとGaとZn以外の元素を含んでいてもよ
い。
材料を用いた薄膜とすることができる。ここで、Mは、Ga、Al、MnおよびCoから
選ばれた一または複数の金属元素を示す。例えば、Mとして、Ga、GaおよびAl、G
aおよびMn、またはGaおよびCoなどを用いることができる。
化物半導体膜206を厚くしすぎると(例えば、膜厚を50nm以上)、トランジスタが
ノーマリーオンとなってしまうおそれがあるためである。
方法で作製するのが望ましい。例えば、スパッタリング法などを用いて作製することがで
きる。
成比は、In2O3:Ga2O3:ZnO=1:1:1[mol数比]のターゲットを用
いることができる。なお、ターゲットの材料および組成を上述に限定する必要はない。例
えば、In2O3:Ga2O3:ZnO=1:1:2[mol数比]の組成比のターゲッ
トを用いることもできる。
成比は、原子数比で、In:Zn=50:1〜1:2(モル数比に換算するとIn2O3
:ZnO=25:1〜1:4)、好ましくはIn:Zn=20:1〜1:1(モル数比に
換算するとIn2O3:ZnO=10:1〜1:2)、さらに好ましくはIn:Zn=1
.5:1〜15:1(モル数比に換算するとIn2O3:ZnO=3:4〜15:2)と
する。例えば、In−Zn−O系酸化物半導体の形成に用いるターゲットは、原子数比が
In:Zn:O=X:Y:Zのとき、Z>1.5X+Yとする。
下とする。相対密度の高いターゲットを用いることにより、成膜した酸化物半導体膜20
6を緻密な膜とすることができるためである。
スと酸素の混合雰囲気下などとすればよい。また、酸化物半導体膜206への水素、水な
どの不純物の混入を防ぐために、水素、水などの不純物が十分に除去された高純度ガスを
用いた雰囲気とすることが望ましい。
いたスパッタリング法により形成する。
えて500℃以下、好ましくは300℃を超えて500℃以下、より好ましくは350℃
以上450℃以下となるように加熱する。
度ガスを導入し、上記In−Ga−Zn−O系のターゲットを用いて絶縁膜202上に酸
化物半導体膜206を成膜する。成膜室内の残留水分を除去するためには、排気手段とし
て、クライオポンプ、イオンポンプ、チタンサブリメーションポンプなどの吸着型の真空
ポンプを用いることが望ましい。また、排気手段は、ターボポンプにコールドトラップを
加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素、
水などの不純物(より好ましくは炭素原子を含む化合物も)などが除去されているため、
当該成膜室で成膜した酸化物半導体膜206に含まれる水素、水などの不純物の濃度を低
減することができる。
、水などの不純物が混入するおそれがあるため、基板200を上述の温度で加熱すること
が好ましい。基板200を上述の温度で加熱して、酸化物半導体膜206の成膜を行うこ
とにより、基板は高温となるため、水素結合は熱により切断され、酸化物半導体膜206
に取り込まれにくい。したがって、基板200が上述の温度で加熱された状態で、酸化物
半導体膜206の成膜を行うことにより、酸化物半導体膜206に含まれる水素、水など
の不純物の濃度を十分に低減することができる。また、スパッタリングによる損傷を軽減
することができる。
TDS:Thermal Desorption Spectroscopy)が挙げら
れる。例えば、室温から400℃程度に温度を上げていくことにより、200℃から30
0℃程度にかけて酸化物半導体膜に含まれる水、水素、水酸基を有する化合物などの脱離
を観測することができる。
直流(DC)電源を0.5kW、基板温度を400℃、成膜雰囲気を酸素(酸素流量比率
100%)雰囲気とする。なお、パルス直流電源を用いると、成膜時に発生する粉状物質
(パーティクル、ごみともいう)が軽減でき、膜厚分布も均一となるため好ましい。
入してプラズマを発生させる逆スパッタを行い、絶縁膜202の表面に付着している粉状
物質(パーティクル、ごみともいう)を除去することが好ましい。逆スパッタとは、基板
に電圧を印加し、基板近傍にプラズマを形成して、基板側の表面を改質する方法である。
なお、アルゴンに代えて、窒素、ヘリウム、酸素などのガスを用いてもよい。
(C)参照)。
た後、当該酸化物半導体膜206をエッチングすることによって行うことができる。上述
のマスクは、フォトリソグラフィなどの方法を用いて形成することができる。または、イ
ンクジェット法などの方法を用いてマスクを形成しても良い。なお、酸化物半導体膜20
6のエッチングは、ドライエッチングでもウェットエッチングでもよい。もちろん、これ
らを組み合わせて用いてもよい。
処理を行うことによって、酸化物半導体膜206a中に含まれる水素、水などの不純物を
さらに除去し、酸化物半導体膜206aの構造を整え、エネルギーギャップ中の欠陥準位
を低減することができる。
以上600℃以下、または基板の歪み点未満とする。不活性ガス雰囲気としては、窒素、
または希ガス(ヘリウム、ネオン、アルゴン等)を主成分とする雰囲気であって、水素、
水などの不純物が含まれない雰囲気を適用するのが望ましい。例えば、熱処理装置に導入
する窒素や、ヘリウム、ネオン、アルゴン等の希ガスの純度を、6N(99.9999%
)以上、好ましくは7N(99.99999%)以上(すなわち、不純物濃度が1ppm
以下、好ましくは0.1ppm以下)とする。
450℃、1時間の条件で行うことができる。この間、酸化物半導体膜206aは大気に
触れさせず、水素、水などの不純物の混入が生じないようにする。
理を、脱水化処理や脱水素化処理などと呼ぶこともできる。当該熱処理は、例えば、酸化
物半導体膜206を成膜した後などのタイミングにおいて行うことも可能である。また、
このような脱水化処理、脱水素化処理は、一回に限らず複数回行っても良い。
呼ぶ)を行うことが望ましい。酸素を供給する処理としては、酸素雰囲気における熱処理
(第2の熱処理)や、酸素プラズマによる処理などがある。また、電界で加速した酸素イ
オンを照射して、酸素を添加してもよい。
良い。
、酸化物半導体膜206a界面近傍、または、酸化物半導体膜206a中および該界面近
傍に酸素を含有させることができる。この場合、酸素の含有量は、酸化物半導体膜206
aの化学量論的組成比を超える程度とするのが望ましい。
当該熱処理の温度は、250℃以上700℃以下、好ましくは400℃以上600℃以下
、または基板の歪み点未満とする。
H)を有する化合物などを酸化物半導体膜から除去することができる。また、上述の酸素
ドープ処理において、酸化物半導体膜206aなどに混入した水素なども当該熱処理で除
去することができる。熱処理は、水、水素などが十分に低減された窒素、酸素、超乾燥空
気(CRDS(キャビティリングダウンレーザー分光法)方式の露点計を用いて測定した
場合の水分量が20ppm(露点換算で−55℃)以下、好ましくは1ppm以下、好ま
しくは10ppb以下の空気)、希ガス(アルゴン、ヘリウムなど)などの雰囲気下で行
えばよく、特に酸素を含む雰囲気で行うことが好ましい。また、熱処理装置に導入する窒
素、酸素、または希ガスの純度は、6N(99.9999%)以上(即ち不純物濃度を1
ppm以下)とするのが好ましく、7N(99.99999%)以上(即ち不純物濃度を
0.1ppm以下)とすると、より好ましい。
する熱処理以降に行うことが望ましい。
る熱処理とを適用することで、酸化物半導体膜206aを、その主成分以外の元素(不純
物元素)が極力含まれないように高純度化することができる。高純度化された酸化物半導
体膜206a中にはドナーに由来するキャリアが極めて少ない。
(これと同じ層で形成される配線を含む)を形成するための導電膜を形成し、当該導電膜
を加工して、ソース電極208aおよびドレイン電極208bを形成する(図3(D)参
照)。なお、ここで形成されるソース電極208aの端部とドレイン電極208bの端部
との間隔によって、トランジスタのチャネル長Lが決定されることになる。
ミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元素
を含む金属膜、または上述した元素を成分とする金属窒化物膜(窒化チタン膜、窒化モリ
ブデン膜、窒化タングステン膜)等を用いることができる。ソース電極208aおよびド
レイン電極208bは、単層構造としても良いし、積層構造としてもよい。また、アルミ
ニウム、銅などの金属膜の下側または上側の一方または双方にチタン、モリブデン、タン
グステンなどの高融点金属膜またはそれらの金属窒化物膜(窒化チタン膜、窒化モリブデ
ン膜、窒化タングステン膜)を積層させた構成を用いても良い。
酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム(In2O3)、
酸化スズ(SnO2)、酸化亜鉛(ZnO)、酸化インジウム酸化スズ(In2O3−S
nO2、ITOと略記する)、酸化インジウム酸化亜鉛(In2O3―ZnO)またはこ
れらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。
することによって行うことができる。上述のマスクは、レジストマスクなどを用いること
ができる。当該レジストマスク形成時の露光には、紫外線やKrFレーザ光やArFレー
ザ光などを用いるとよい。
と極めて波長が短い超紫外線(Extreme Ultraviolet)を用いて、レ
ジストマスク形成時の露光を行うとよい。超紫外線による露光は、解像度が高く焦点深度
も大きい。したがって、後に形成されるトランジスタのチャネル長Lを微細化することが
可能であり、回路の動作速度を高めることができる。
を行ってもよい。多階調マスクを用いて形成されたレジストマスクは、複数の膜厚を有す
る形状となり、アッシングによってさらに形状を変形させることができるため、異なるパ
ターンに加工する複数のエッチング工程に用いることが可能である。このため、一枚の多
階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスク
を形成することができる。つまり、工程の簡略化が可能となる。
部(凹部)を有する酸化物半導体膜206aとなることもある。
る酸化物半導体膜206aの表面に付着した水素、水などの不純物を除去してもよい。
06aの一部と接するように、絶縁膜212を形成する。その後、ゲート電極(これと同
じ層で形成される配線を含む)を形成するための導電膜を形成し、当該導電膜を加工して
、ゲート電極214を形成する(図3(E)参照)。
例えば、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコンなどのシリ
コン系の材料を用いて形成する。また、絶縁膜212は、13族元素および酸素を含む材
料を用いて形成することもできる。13族元素および酸素を含む材料としては、例えば、
酸化ガリウム、酸化アルミニウム、酸化アルミニウムガリウムおよび酸化ガリウムアルミ
ニウムのいずれか一または複数を含む材料などがある。また、酸化ハフニウム、酸化タン
タル、酸化イットリウム、ハフニウムシリケート(HfSixOy(x>0、y>0))
、窒素が添加されたハフニウムシリケート(HfSixOy(x>0、y>0))、窒素
が添加されたハフニウムアルミネート(HfAlxOy(x>0、y>0))、などの比
誘電率が高い材料を採用しても良い。絶縁膜212は、上述の材料を用いて単層構造また
は積層構造で成膜する。
しい。絶縁膜212に水素、水などの不純物が含まれると、後に形成される酸化物半導体
膜に水素、水などの不純物が侵入や、水素、水などの不純物による酸化物半導体膜中の酸
素の引き抜き、などによって酸化物半導体膜のバックチャネルが低抵抗化(n型化)して
しまい、寄生チャネルが形成されるおそれがあるためである。よって、絶縁膜212はで
きるだけ水素、水などの不純物が含まれないように作製することが好ましい。例えば、ス
パッタリング法によって成膜するのが好ましく、成膜する際に用いるスパッタガスとして
は、水素、水などの不純物が除去された高純度ガスを用いることが好ましい。
ように成膜することが好ましい。例えば、絶縁膜212を単層で設ける場合には、13族
元素および酸素を含む材料を用いることが好ましく、絶縁膜212を積層して設ける場合
には13族元素および酸素を含む材料からなる膜上に、シリコン系の材料からなる膜また
は比誘電率が高い材料からなる膜を成膜することが好ましい。
。このため、酸化物半導体膜と、13族元素および酸素を含む材料からなる膜(絶縁膜2
12)と、を接して成膜する場合には、酸化物半導体膜との界面の状態を良好に保つこと
ができる。これは、13族元素および酸素を含む材料と、酸化物半導体材料との相性が良
いことによる。
酸素(少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む)をバルク
に添加することをいう。なお、当該バルクの用語は、酸素を薄膜表面のみでなく薄膜内部
に添加することを明確にする趣旨で用いている。また、酸素ドープには、プラズマ化した
酸素をバルクに添加する酸素プラズマドープが含まれる。
組成比より酸素が多い領域が形成される。このような領域を備えることにより、酸化物半
導体膜に酸素を供給し、酸化物半導体膜中の酸素欠陥を低減することができる。
的組成に一致した量の酸素が含まれていれば良いが、トランジスタのしきい値電圧の変動
を抑えるなどの信頼性を確保するためには、酸化物半導体層に酸素欠陥の状態は生じ得る
ことを考慮して、絶縁膜212の酸素を化学量論的組成より多くしておくことが好ましい
。
ングステン、アルミニウム、銅、ネオジム、スカンジウムから選ばれた元素を含む金属膜
、または上述した元素を主成分とする合金材料などを用いることができる。ゲート電極2
14は、単層構造としても良いし、積層構造としてもよい。
することによって行うことができる。上述のマスクは、レジストマスクなどを用いること
ができる。
次に、図2(A)に示すトランジスタ120の作製工程の一例について図4を用いて説明
する。なお、トランジスタ120の作製工程は、多くの部分でトランジスタ110と共通
している。したがって、以下においては、重複する部分の説明は省略し、異なる点につい
て詳細に説明する。
。詳細は、トランジスタ110における絶縁膜202と同様である。
線を含む)を形成するための導電膜を形成し、当該導電膜を加工して、ソース電極208
aおよびドレイン電極208bを形成する(図4(A)参照)。
化物半導体膜206を形成する(図4(B)参照)。その後、当該酸化物半導体膜206
を加工して島状の酸化物半導体膜206aを形成する(図4(C)参照)。
処理(脱水化処理、脱水素化処理)を行うことが好ましい。また、酸化物半導体膜206
、または島状の酸化物半導体膜206aに対しては、酸素ドープ処理を行うことが望まし
い。酸素ドープ処理の詳細は、トランジスタ110における処理と同様である。
06aの一部と接するように絶縁膜212を形成し、その後、ゲート電極214を形成す
る(図4(D)参照)。絶縁膜212およびゲート電極214の詳細については、トラン
ジスタ110の作製工程に関する記載を参酌できる。
次に、図5(A)乃至図5(D)を用いて、図2(B)に示すトランジスタ310、およ
び図2(C)に示すトランジスタ320の作製工程の一例について説明する。
めの導電膜を形成し、当該導電膜を加工して、ゲート電極402を形成する。その後、ゲ
ート電極402を覆うように絶縁膜404を形成する(図5(A)参照)。基板400お
よびゲート電極402の詳細については、それぞれ、基板200およびゲート電極214
に関する記載を参酌できる。また、絶縁膜404の詳細については、絶縁膜212に関す
る記載を参酌できる。絶縁膜404は、ゲート絶縁膜として機能する。
導体膜406の詳細については、酸化物半導体膜206の記載を参酌できる。
(C)参照)。酸化物半導体膜406の加工方法の詳細については、酸化物半導体膜20
6の加工方法に関する記載を参酌できる。
(これと同じ層で形成される配線を含む)を形成するための導電膜を形成し、当該導電膜
を加工して、ソース電極408aおよびドレイン電極408bを形成する。その後、酸化
物半導体膜406a、ソース電極408aおよびドレイン電極408bを覆うように絶縁
膜410を形成する(図5(D)参照)。ソース電極408aおよびドレイン電極408
bの詳細については、ソース電極208aおよびドレイン電極208bの記載を参酌でき
る。
として機能する絶縁膜202に関する記載を参酌することができる。
(C)に示すトランジスタ320を形成することができる。導電層412は、バックゲー
ト電極として機能する。このため、導電層412の詳細については、ゲート電極402に
関する記載を参酌できる。なお、バックゲート電極の電位を変化させることで、トランジ
スタのしきい値電圧を変化させることが可能である。
を形成した後のいずれかの工程で、酸化物半導体膜の脱水化処理、脱水素化処理、酸素ド
ープ処理などを行うことが好ましい。
次に、図2(D)に示すトランジスタ330の作製工程について説明する。
めの導電膜を形成し、当該導電膜を加工して、ゲート電極402を形成する。その後、ゲ
ート電極402を覆うように絶縁膜404を形成する。基板400およびゲート電極40
2の詳細については、それぞれ、基板200およびゲート電極214に関する記載を参酌
できる。
を含む)を形成するための導電膜を形成し、当該導電膜を加工して、ソース電極408a
およびドレイン電極408bを形成する。ソース電極408aおよびドレイン電極408
bの詳細については、ソース電極208aおよびドレイン電極208bの記載を参酌でき
る。
体膜を形成し、当該酸化物半導体膜を加工して島状の酸化物半導体膜406aを形成する
。酸化物半導体膜406aの詳細については、酸化物半導体膜206aに関する記載を参
酌できる。
ように絶縁膜410を形成する。絶縁膜404及び絶縁膜410の詳細については、絶縁
膜202の記載を参酌できる。例えば、絶縁膜404をガリウム酸化物膜で形成し、絶縁
膜410をシリコン酸化物膜で形成することができる。
の工程で、酸化物半導体膜の脱水化処理、脱水素化処理を行うことが好ましい。
、酸化物半導体膜とを接して設けることにより、酸化物半導体膜との界面の状態を良好に
保つことができる。
とにより、酸化物半導体膜に酸素を供給し、酸化物半導体膜中の酸素欠陥を低減すること
ができる。
とができる。よって、信頼性の高い半導体装置を提供することができる。
宜組み合わせて用いることができる。
実施の形態1で例示したトランジスタを用いて表示機能を有する半導体装置(表示装置と
もいう)を作製することができる。また、トランジスタを含む駆動回路の一部または全体
を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
て、シール材4005が設けられ、第2の基板4006によって封止されている。図6(
A)においては、第1の基板4001上のシール材4005によって囲まれている領域と
は異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成され
た走査線駆動回路4004、信号線駆動回路4003が実装されている。また別途形成さ
れた信号線駆動回路4003と、走査線駆動回路4004または画素部4002に与えら
れる各種信号および電位は、FPC(Flexible printed circui
t)4018a、4018bから供給されている。
2と、走査線駆動回路4004とを囲むようにして、シール材4005が設けられている
。また画素部4002と、走査線駆動回路4004の上に第2の基板4006が設けられ
ている。よって画素部4002と、走査線駆動回路4004とは、第1の基板4001と
シール材4005と第2の基板4006とによって、表示素子と共に封止されている。図
6(B)および図6(C)においては、第1の基板4001上のシール材4005によっ
て囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結
晶半導体膜で形成された信号線駆動回路4003が実装されている。図6(B)および図
6(C)においては、別途形成された信号線駆動回路4003と、走査線駆動回路400
4または画素部4002に与えられる各種信号および電位は、FPC4018から供給さ
れている。
1の基板4001に実装している例を示しているが、この構成に限定されない。走査線駆
動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の
一部のみを別途形成して実装しても良い。
ip On Glass)方法、ワイヤボンディング方法、或いはTAB(Tape A
utomated Bonding)方法などを用いることができる。図6(A)は、C
OG方法により信号線駆動回路4003、走査線駆動回路4004を実装する例であり、
図6(B)は、COG方法により信号線駆動回路4003を実装する例であり、図6(C
)は、TAB方法により信号線駆動回路4003を実装する例である。
を含むIC等を実装した状態にあるモジュールとを含む。
源(照明装置含む)を指す。また、コネクター、例えばFPCもしくはTABテープもし
くはTCPが取り付けられたモジュール、TABテープやTCPの先にプリント配線板が
設けられたモジュール、または表示素子にCOG方式によりIC(集積回路)が直接実装
されたモジュールも全て表示装置に含むものとする。
ており、実施の形態1で示したトランジスタを適用することができる。
発光表示素子ともいう)、を用いることができる。発光素子は、電流または電圧によって
輝度が制御される素子をその範疇に含んでおり、具体的には無機EL(Electro
Luminescence)、有機EL等が含まれる。また、電子インクなど、電気的作
用によりコントラストが変化する表示媒体も適用することができる。
B)のM−Nにおける断面図に相当する。
を有しており、接続端子電極4015および端子電極4016はFPC4018が有する
端子と異方性導電膜4019を介して、電気的に接続されている。
016は、トランジスタ4010、トランジスタ4011のソース電極およびドレイン電
極と同じ導電膜で形成されている。
トランジスタを複数有しており、図7乃至図9では、画素部4002に含まれるトランジ
スタ4010と、走査線駆動回路4004に含まれるトランジスタ4011とを例示して
いる。
で示したトランジスタを適用することができる。トランジスタ4010、トランジスタ4
011は、電気的特性変動が抑制されており、電気的に安定である。よって、図7乃至図
9で示す本実施の形態の半導体装置として信頼性の高い半導体装置を提供することができ
る。
ネルを構成する。表示素子は表示を行うことがでれば特に限定されず、様々な表示素子を
用いることができる。
子である液晶素子4013は、第1の電極層4030、第2の電極層4031、および液
晶層4008を含む。なお、液晶層4008を挟持するように配向膜として機能する絶縁
膜4032、4033が設けられている。第2の電極層4031は第2の基板4006側
に設けられ、第1の電極層4030と第2の電極層4031とは液晶層4008を介して
積層する構成となっている。
、液晶層4008の膜厚(セルギャップ)を制御するために設けられている。なお球状の
スペーサを用いていても良い。
晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これら
の液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイ
ラルネマチック相、等方相等を示す。
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために5重量%以上のカイラル剤を混合させた液晶組成物を用いて液晶層に用いる。
ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が1msec以下と短
く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜
を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こ
される静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減す
ることができる。よって液晶表示装置の生産性を向上させることが可能となる。
1Ω・cm以上であり、さらに好ましくは1×1012Ω・cm以上である。なお、本明
細書における固有抵抗率の値は、20℃で測定した値とする。
ク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。高純度の酸化
物半導体膜を有するトランジスタを用いることにより、各画素における液晶容量に対して
1/3以下、好ましくは1/5以下の容量の大きさを有する保持容量を設ければ充分であ
る。
ことができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オ
ン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくす
ることができるため、消費電力を抑制する効果を奏する。
高速駆動が可能である。よって、液晶表示装置の画素部に上記トランジスタを用いること
で、高画質な画像を提供することができる。また、上記トランジスタは、同一基板上に駆
動回路部または画素部に作り分けて作製することができるため、液晶表示装置の部品点数
を削減することができる。
lane−Switching)モード、FFS(Fringe Field Swit
ching)モード、ASM(Axially Symmetric aligned
Micro−cell)モード、OCB(Optical Compensated B
irefringence)モード、FLC(Ferroelectric Liqui
d Crystal)モード、AFLC(AntiFerroelectric Liq
uid Crystal)モードなどを用いることができる。
透過型の液晶表示装置としてもよい。ここで、垂直配向モードとは、液晶表示パネルの液
晶分子の配列を制御する方式の一種であり、電圧が印加されていないときにパネル面に対
して液晶分子が垂直方向を向く方式である。垂直配向モードとしては、いくつか挙げられ
るが、例えば、MVA(Multi−Domain Vertical Alignme
nt)モード、PVA(Patterned Vertical Alignment)
モード、ASVモードなどを用いることができる。また、画素(ピクセル)をいくつかの
領域(サブピクセル)に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチ
ドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。
防止部材などの光学部材(光学基板)などは適宜設ける。例えば、偏光基板および位相差
基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを
用いてもよい。
(フィールドシーケンシャル駆動方式)を行うことも可能である。フィールドシーケンシ
ャル駆動方式を適用することで、カラーフィルタを用いることなく、カラー表示を行うこ
とができる。
ことができる。また、カラー表示する際に画素で制御する色要素としては、RGB(Rは
赤、Gは緑、Bは青を表す)の三色に限定されない。例えば、RGBW(Wは白を表す)
、又はRGBに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、
色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、本発明の一態
様はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用す
ることもできる。
子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料
が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機E
L素子、後者は無機EL素子と呼ばれている。
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア(電子および正孔)が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
類される。分散型無機EL素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−ア
クセプター再結合型発光である。薄膜型無機EL素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機EL素子を用いて説明す
る。
て、基板上にトランジスタおよび発光素子を形成し、基板とは逆側の面から発光を取り出
す上面射出や、基板側の面から発光を取り出す下面射出や、基板側および基板とは反対側
の面から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用
することができる。
513は、画素部4002に設けられたトランジスタ4010と電気的に接続している。
なお発光素子4513の構成は、第1の電極層4030、電界発光層4511、第2の電
極層4031の積層構造であるが、示した構成に限定されない。発光素子4513から取
り出す光の方向などに合わせて、発光素子4513の構成は適宜変えることができる。
材料を用い、第1の電極層4030上に開口部を形成し、その開口部の側壁が連続した曲
率を持って形成される傾斜面となるように形成することが好ましい。
されていてもどちらでも良い。
4031および隔壁4510上に保護膜を形成してもよい。保護膜としては、窒化シリコ
ン膜、窒化酸化シリコン膜、DLC膜等を形成することができる。また、第1の基板40
01、第2の基板4006、およびシール材4005によって封止された空間には充填材
4514が設けられ密封されている。このように外気に曝されないように気密性が高く、
脱ガスの少ない保護フィルム(貼り合わせフィルム、紫外線硬化樹脂フィルム等)やカバ
ー材でパッケージング(封入)することが好ましい。
は熱硬化樹脂を用いることができ、PVC(ポリビニルクロライド)、アクリル、ポリイ
ミド、エポキシ樹脂、シリコーン樹脂、PVB(ポリビニルブチラル)またはEVA(エ
チレンビニルアセテート)を用いることができる。例えば充填材として窒素を用いればよ
い。
位相差板(λ/4板、λ/2板)、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
る。電子ペーパーは、電気泳動表示装置(電気泳動ディスプレイ)とも呼ばれており、紙
と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能と
いう利点を有している。
、マイナスの電荷を有する第2の粒子とを含むマイクロカプセルが溶媒または溶質に複数
分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプ
セル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するも
のである。なお、第1の粒子または第2の粒子は染料を含み、電界がない場合において移
動しないものである。また、第1の粒子の色と第2の粒子の色は異なるもの(無色を含む
)とする。
ゆる誘電泳動的効果を利用したディスプレイである。
の電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また
、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレク
トロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を
用いればよい。
できる。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用
いる電極層である第1の電極層および第2の電極層の間に配置し、第1の電極層および第
2の電極層に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方
法である。
の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。
れた第2の電極層4031との間には黒色領域4615aおよび白色領域4615bを有
し、周りに液体で満たされているキャビティ4612を含む球形粒子4613が設けられ
ており、球形粒子4613の周囲は樹脂等の充填材4614で充填されている。第2の電
極層4031が共通電極(対向電極)に相当する。第2の電極層4031は、共通電位線
と電気的に接続される。
ス基板の他、可撓性を有する基板も用いることができ、例えば透光性を有するプラスチッ
ク基板などを用いることができる。プラスチックとしては、FRP(Fiberglas
s−Reinforced Plastics)板、PVF(ポリビニルフルオライド)
フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。ま
た、アルミニウムホイルをPVFフィルムやポリエステルフィルムで挟んだ構造のシート
を用いることもできる。
、アクリル樹脂、ポリイミド、ベンゾシクロブテン樹脂、ポリアミド、エポキシ樹脂等の
、耐熱性を有する有機絶縁材料を用いると、平坦化絶縁膜として好適である。また上記有
機絶縁材料の他に、低誘電率材料(low−k材料)、シロキサン系樹脂、PSG(リン
ガラス)、BPSG(リンボロンガラス)等を用いることができる。なお、これらの材料
で形成される絶縁膜を複数積層させることで、絶縁層を形成してもよい。
ピンコート法、ディッピング法、スプレー塗布、液滴吐出法(インクジェット法)、スク
リーン印刷、オフセット印刷等、ロールコーティング、カーテンコーティング、ナイフコ
ーティング等を用いることができる。
部に設けられる基板、絶縁膜、導電膜などの薄膜はすべて可視光の波長領域の光に対して
透光性とする。
対向電極層などともいう)においては、取り出す光の方向、電極層が設けられる場所、お
よび電極層のパターン構造によって透光性、反射性を選択すればよい。
化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化
物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物(以下、ITOと示す。
)、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有
する導電性材料を用いることができる。
(Mo)、ジルコニウム(Zr)、ハフニウム(Hf)、バナジウム(V)、ニオブ(N
b)、タンタル(Ta)、クロム(Cr)、コバルト(Co)、ニッケル(Ni)、チタ
ン(Ti)、白金(Pt)、アルミニウム(Al)、銅(Cu)、銀(Ag)等の金属、
又はその合金、若しくはその窒化物から一つ、又は複数種を用いて形成することができる
。
マーともいう)を含む導電性組成物を用いて形成することができる。導電性高分子として
は、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリンま
たはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若
しくはアニリン、ピロールおよびチオフェンの2種以上からなる共重合体若しくはその誘
導体などがあげられる。
を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
体装置を提供することができる。なお、実施の形態1で例示したトランジスタは上述の表
示機能を有する半導体装置のみでなく、電源回路に搭載されるパワーデバイス、LSI等
の半導体集積回路、対象物の情報を読み取るイメージセンサ機能を有する半導体装置など
様々な機能を有する半導体装置に適用することが可能である。
宜組み合わせて用いることができる。
本明細書に開示する半導体装置は、さまざまな電子機器(遊技機も含む)に適用すること
ができる。電子機器としては、例えば、テレビジョン装置(テレビ、またはテレビジョン
受信機ともいう)、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメ
ラ等のカメラ、デジタルフォトフレーム、携帯電話機(携帯電話、携帯電話装置ともいう
)、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機など
が挙げられる。上記実施の形態で説明した液晶表示装置を具備する電子機器の例について
説明する。
2、表示部3003、キーボード3004などによって構成されている。実施の形態1ま
たは2で示した半導体装置を適用することにより、信頼性の高いノート型のパーソナルコ
ンピュータとすることができる。
外部インターフェイス3025と、操作ボタン3024等が設けられている。また操作用
の付属品としてスタイラス3022がある。実施の形態1または2で示した半導体装置を
適用することにより、より信頼性の高い携帯情報端末(PDA)とすることができる。
01および筐体2703の2つの筐体で構成されている。筐体2701および筐体270
3は、軸部2711により一体とされており、該軸部2711を軸として開閉動作を行う
ことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
込まれている。表示部2705および表示部2707は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部(図10(C)では表示部2705)に文章を表示し、左側の
表示部(図10(C)では表示部2707)に画像を表示することができる。実施の形態
1または2で示した半導体装置を適用することにより、信頼性の高い電子書籍2700と
することができる。
筐体2701において、電源2721、操作キー2723、スピーカー2725などを備
えている。操作キー2723により、頁を送ることができる。なお、筐体の表示部と同一
面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の
裏面や側面に、外部接続用端子(イヤホン端子、USB端子など)、記録媒体挿入部など
を備える構成としてもよい。さらに、電子書籍2700は、電子辞書としての機能を持た
せた構成としてもよい。
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
されている。筐体2801には、表示パネル2802、スピーカー2803、マイクロフ
ォン2804、ポインティングデバイス2806、カメラ用レンズ2807、外部接続端
子2808などを備えている。また、筐体2800には、携帯電話の充電を行う太陽電池
セル2810、外部メモリスロット2811などを備えている。また、アンテナは筐体2
801内部に内蔵されている。実施の形態1または2で示した半導体装置を適用すること
により、信頼性の高い携帯電話とすることができる。
ている複数の操作キー2805を点線で示している。なお、太陽電池セル2810で出力
される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
2802と同一面上にカメラ用レンズ2807を備えているため、テレビ電話が可能であ
る。スピーカー2803およびマイクロフォン2804は音声通話に限らず、テレビ電話
、録音、再生などが可能である。さらに、筐体2800と筐体2801は、スライドし、
図10(D)のように展開している状態から重なり合った状態とすることができ、携帯に
適した小型化が可能である。
能であり、充電およびパーソナルコンピュータなどとのデータ通信が可能である。また、
外部メモリスロット2811に記録媒体を挿入し、より大量のデータ保存および移動に対
応できる。
よい。
接眼部3053、操作スイッチ3054、表示部(B)3055、バッテリー3056な
どによって構成されている。実施の形態1または2で示した半導体装置を適用することに
より、信頼性の高いデジタルビデオカメラとすることができる。
筐体9601に表示部9603が組み込まれている。表示部9603により、映像を表示
することが可能である。また、ここでは、スタンド9605により筐体9601を支持し
た構成を示している。実施の形態1または2で示した半導体装置を適用することにより、
信頼性の高いテレビジョン装置9600とすることができる。
コン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から
出力する情報を表示する表示部を設ける構成としてもよい。
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向(送信者から受信者)または双方向
(送信者と受信者間、あるいは受信者間同士など)の情報通信を行うことも可能である。
宜組み合わせて用いることができる。
界面における水素のパイルアップについて評価した結果について、図12及び図13を参
照して説明する。評価方法としては、二次イオン質量分析法(SIMS:Seconda
ry Ion Mass Spectroscopy)を用いた。
体膜と酸化ガリウム膜が成膜された試料Aと、石英基板上に酸化物半導体膜と酸化シリコ
ン膜が成膜された試料Bとを用いた。
導体膜を用いた。In−Ga−Zn−O系の酸化物半導体膜の成膜条件は、スパッタリン
グ法により、原子数比In:Ga:Zn=1:1:0.5のターゲットを用い、石英基板
とターゲットとの距離を60mm、圧力0.4Pa、電源0.5kW、アルゴン及び酸素
(Ar:O2=10:5sccm)雰囲気下、基板温度は室温として、300nm成膜し
た。
グ法により、酸化ガリウムターゲットを用い、石英基板とターゲットとの距離を60mm
、圧力0.4Pa、電源1.0kW、アルゴン及び酸素(Ar:O2=25:25scc
m)雰囲気下、基板温度は室温として、200nm成膜した。
ング法により、酸化シリコンターゲットを用い、石英基板とターゲットとの距離を60m
m、圧力0.4Pa、電源1.5kW、アルゴン及び酸素(Ar:O2=25:25sc
cm)雰囲気下、基板温度は250℃として、200nm成膜した。
としてマッフル炉により、窒素雰囲気中で450℃、1時間行った。
。図12に、試料AのSIMSによる水素及び酸素のイオン強度を示し、図13に、試料
BのSIMSによる水素及び酸素のイオン強度を示す。縦軸はイオン強度(counts
/sec)であり、横軸は表面からの深さ(μm)である。
来する強いイオン強度を観測した。これに対し、図12に示す試料Aでは、酸化物半導体
膜と酸化ガリウムとの界面において、水素に由来するイオン強度は大きく低下した。つま
り、酸化ガリウムと酸化物半導体膜との界面は、酸化シリコン膜と酸化物半導体膜との界
面に比較して水素のパイルアップを低減できることがわかった。
O系の酸化物半導体膜との界面の結合性が低下することで、酸素原子のダングリングボン
ドが増加したと考えられる。これにより、水素原子のパイルアップが増加したと考えられ
る。これに対し、酸化ガリウムはイオン結合性を有しているため、同じイオン結合性を有
するIn−Ga−Zn−O系の酸化物半導体膜との界面の結合性は良好である。結果とし
て、酸化ガリウム膜とIn−Ga−Zn−O系の酸化物半導体膜との界面において、酸素
原子のダングリングボンドが低減したことにより、水素原子のパイルアップが低減したと
考えられる。
導体膜と酸化ガリウムとの界面における水素原子のパイルアップを低減できることが証明
された。
120 トランジスタ
200 基板
202 絶縁膜
206 酸化物半導体膜
206a 酸化物半導体膜
208a ソース電極
208b ドレイン電極
212 絶縁膜
214 ゲート電極
310 トランジスタ
320 トランジスタ
330 トランジスタ
400 基板
402 ゲート電極
404 絶縁膜
406 酸化物半導体膜
406a 酸化物半導体膜
408a ソース電極
408b ドレイン電極
410 絶縁膜
412 導電層
2700 電子書籍
2701 筐体
2703 筐体
2705 表示部
2707 表示部
2711 軸部
2721 電源
2723 操作キー
2725 スピーカー
2800 筐体
2801 筐体
2802 表示パネル
2803 スピーカー
2804 マイクロフォン
2805 操作キー
2806 ポインティングデバイス
2807 カメラ用レンズ
2808 外部接続端子
2810 太陽電池セル
2811 外部メモリスロット
3001 本体
3002 筐体
3003 表示部
3004 キーボード
3021 本体
3022 スタイラス
3023 表示部
3024 操作ボタン
3025 外部インターフェイス
3051 本体
3053 接眼部
3054 操作スイッチ
3055 表示部(B)
3056 バッテリー
3057 表示部(A)
4001 基板
4002 画素部
4003 信号線駆動回路
4004 走査線駆動回路
4005 シール材
4006 基板
4008 液晶層
4010 トランジスタ
4011 トランジスタ
4013 液晶素子
4015 接続端子電極
4016 端子電極
4018 FPC
4018a FPC
4018b FPC
4019 異方性導電膜
4021 絶縁層
4030 電極層
4031 電極層
4032 絶縁膜
4033 絶縁膜
4510 隔壁
4511 電界発光層
4513 発光素子
4514 充填材
4612 キャビティ
4613 球形粒子
4614 充填材
4615a 黒色領域
4615b 白色領域
9600 テレビジョン装置
9601 筐体
9603 表示部
9605 スタンド
Claims (4)
- 第1の絶縁膜と、
前記第1の絶縁膜上のソース電極およびドレイン電極と、
前記ソース電極上および前記ドレイン電極上の酸化物半導体膜と、
前記酸化物半導体膜上の、第2の絶縁膜と、
前記第2の絶縁膜上のゲート電極と、
を有し、
前記酸化物半導体膜は、前記第1の絶縁膜と接する領域を有し、
前記酸化物半導体膜は、前記第2の絶縁膜と接する領域を有し、
前記酸化物半導体膜は、前記酸化物半導体膜の下部において前記ソース電極および前記ドレイン電極と接する領域を有し、
前記第2の絶縁膜は、前記第1の絶縁膜と接する領域を有し、
前記第1の絶縁膜は、酸化アルミニウムガリウムまたは酸化ガリウムアルミニウムからなり、
前記第2の絶縁膜は、酸化アルミニウムガリウムまたは酸化ガリウムアルミニウムからなることを特徴とする半導体装置。 - ゲート電極と、
前記ゲート電極上の、第1の絶縁膜と、
前記第1の絶縁膜上のソース電極およびドレイン電極と、
前記ソース電極上および前記ドレイン電極上の酸化物半導体膜と、
前記酸化物半導体膜上の、第2の絶縁膜と、
を有し、
前記酸化物半導体膜は、前記第1の絶縁膜と接する領域を有し、
前記酸化物半導体膜は、前記第2の絶縁膜と接する領域を有し、
前記酸化物半導体膜は、前記酸化物半導体膜の下部において前記ソース電極および前記ドレイン電極と接する領域を有し、
前記第2の絶縁膜は、前記第1の絶縁膜と接する領域を有し、
前記第1の絶縁膜は、酸化アルミニウムガリウムまたは酸化ガリウムアルミニウムからなり、
前記第2の絶縁膜は、酸化アルミニウムガリウムまたは酸化ガリウムアルミニウムからなることを特徴とする半導体装置。 - 請求項1または2において、
前記酸化物半導体膜は、前記第1の絶縁膜および前記第2の絶縁膜に囲まれていることを特徴とする半導体装置。 - 請求項1乃至3のいずれか一項において、
前記酸化物半導体膜は、Inと、Gaと、Znと、を含むことを特徴とする半導体装置。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010134428 | 2010-06-11 | ||
| JP2010134428 | 2010-06-11 | ||
| JP2011088119 | 2011-04-12 | ||
| JP2011088119 | 2011-04-12 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011127474A Division JP2012231100A (ja) | 2010-06-11 | 2011-06-07 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016106429A JP2016106429A (ja) | 2016-06-16 |
| JP6212583B2 true JP6212583B2 (ja) | 2017-10-11 |
Family
ID=45095504
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011127474A Withdrawn JP2012231100A (ja) | 2010-06-11 | 2011-06-07 | 半導体装置 |
| JP2012182151A Active JP5127998B2 (ja) | 2010-06-11 | 2012-08-21 | 半導体装置 |
| JP2016044413A Expired - Fee Related JP6212583B2 (ja) | 2010-06-11 | 2016-03-08 | 半導体装置 |
Family Applications Before (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011127474A Withdrawn JP2012231100A (ja) | 2010-06-11 | 2011-06-07 | 半導体装置 |
| JP2012182151A Active JP5127998B2 (ja) | 2010-06-11 | 2012-08-21 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9755082B2 (ja) |
| JP (3) | JP2012231100A (ja) |
| TW (2) | TWI651856B (ja) |
| WO (1) | WO2011155302A1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101047652B1 (ko) * | 2009-12-18 | 2011-07-07 | 엘지이노텍 주식회사 | 발광소자 및 그 제조방법 |
| CN107195686B (zh) | 2010-07-02 | 2021-02-09 | 株式会社半导体能源研究所 | 半导体装置 |
| US9082860B2 (en) | 2011-03-31 | 2015-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US20130270616A1 (en) * | 2012-04-13 | 2013-10-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| DE112013003041T5 (de) * | 2012-06-29 | 2015-03-12 | Semiconductor Energy Laboratory Co., Ltd. | Halbleitervorrichtung |
| WO2014103901A1 (en) | 2012-12-25 | 2014-07-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| TWI614813B (zh) | 2013-01-21 | 2018-02-11 | 半導體能源研究所股份有限公司 | 半導體裝置的製造方法 |
| US11522054B2 (en) | 2016-10-14 | 2022-12-06 | Polaronix Corporation | Non-equilibrium polaronic quantum phase-condensate based electrical devices |
| WO2018071914A1 (en) * | 2016-10-14 | 2018-04-19 | Neqcst Corporation | Non-equilibrium polaronic quantum phase-condensate based electrical devices |
| KR20200033868A (ko) | 2017-07-31 | 2020-03-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
| US20190341452A1 (en) * | 2018-05-04 | 2019-11-07 | International Business Machines Corporation | Iii-v-segmented finfet free of wafer bonding |
Family Cites Families (123)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60198661A (ja) | 1984-03-22 | 1985-10-08 | Fujitsu Ltd | 入出力制御方式 |
| JPH0244256B2 (ja) | 1987-01-28 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244260B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPS63210023A (ja) | 1987-02-24 | 1988-08-31 | Natl Inst For Res In Inorg Mater | InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法 |
| JPH0244258B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244262B2 (ja) | 1987-02-27 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244263B2 (ja) | 1987-04-22 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH05251705A (ja) | 1992-03-04 | 1993-09-28 | Fuji Xerox Co Ltd | 薄膜トランジスタ |
| JP3479375B2 (ja) | 1995-03-27 | 2003-12-15 | 科学技術振興事業団 | 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法 |
| KR100394896B1 (ko) | 1995-08-03 | 2003-11-28 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 투명스위칭소자를포함하는반도체장치 |
| JP3625598B2 (ja) | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
| JP4170454B2 (ja) | 1998-07-24 | 2008-10-22 | Hoya株式会社 | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
| JP2000150861A (ja) | 1998-11-16 | 2000-05-30 | Tdk Corp | 酸化物薄膜 |
| JP3276930B2 (ja) | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
| TW460731B (en) | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
| JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
| KR20020038482A (ko) | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
| JP3997731B2 (ja) | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
| JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
| JP3925839B2 (ja) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | 半導体記憶装置およびその試験方法 |
| JP4090716B2 (ja) | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
| EP1443130B1 (en) | 2001-11-05 | 2011-09-28 | Japan Science and Technology Agency | Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
| JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
| JP4083486B2 (ja) | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | LnCuO(S,Se,Te)単結晶薄膜の製造方法 |
| CN1445821A (zh) | 2002-03-15 | 2003-10-01 | 三洋电机株式会社 | ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法 |
| JP3933591B2 (ja) | 2002-03-26 | 2007-06-20 | 淳二 城戸 | 有機エレクトロルミネッセント素子 |
| US7339187B2 (en) | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
| AU2003236143A1 (en) | 2002-05-22 | 2003-12-02 | Masashi Kawasaki | Semiconductor device and display comprising same |
| JP2004022625A (ja) | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
| US7105868B2 (en) | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
| US7067843B2 (en) | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
| JP4166105B2 (ja) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
| JP2004273732A (ja) | 2003-03-07 | 2004-09-30 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
| JP4108633B2 (ja) | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
| US7262463B2 (en) | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
| US7145174B2 (en) | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
| US7297977B2 (en) | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
| US7282782B2 (en) | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
| US20070194379A1 (en) | 2004-03-12 | 2007-08-23 | Japan Science And Technology Agency | Amorphous Oxide And Thin Film Transistor |
| US7211825B2 (en) | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
| JP2006100760A (ja) | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
| US7285501B2 (en) | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
| US7298084B2 (en) | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
| JP5126729B2 (ja) | 2004-11-10 | 2013-01-23 | キヤノン株式会社 | 画像表示装置 |
| US7791072B2 (en) | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
| US7829444B2 (en) | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
| EP1815530B1 (en) | 2004-11-10 | 2021-02-17 | Canon Kabushiki Kaisha | Field effect transistor employing an amorphous oxide |
| EP2453480A2 (en) | 2004-11-10 | 2012-05-16 | Canon Kabushiki Kaisha | Amorphous oxide and field effect transistor |
| US7863611B2 (en) | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
| AU2005302963B2 (en) | 2004-11-10 | 2009-07-02 | Cannon Kabushiki Kaisha | Light-emitting device |
| US7453065B2 (en) | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
| US7579224B2 (en) | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
| TWI481024B (zh) | 2005-01-28 | 2015-04-11 | 半導體能源研究所股份有限公司 | 半導體裝置,電子裝置,和半導體裝置的製造方法 |
| TWI412138B (zh) | 2005-01-28 | 2013-10-11 | 半導體能源研究所股份有限公司 | 半導體裝置,電子裝置,和半導體裝置的製造方法 |
| US7858451B2 (en) | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
| US7948171B2 (en) | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US20060197092A1 (en) | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
| US8681077B2 (en) | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
| US7544967B2 (en) | 2005-03-28 | 2009-06-09 | Massachusetts Institute Of Technology | Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications |
| US7645478B2 (en) | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
| US8300031B2 (en) | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
| JP2006344849A (ja) | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
| US7402506B2 (en) | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
| US7691666B2 (en) | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
| US7507618B2 (en) | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
| KR100711890B1 (ko) | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
| JP2007059128A (ja) | 2005-08-23 | 2007-03-08 | Canon Inc | 有機el表示装置およびその製造方法 |
| JP4850457B2 (ja) | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
| JP4280736B2 (ja) | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | 半導体素子 |
| JP2007073705A (ja) | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
| JP5116225B2 (ja) | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
| EP3614442A3 (en) | 2005-09-29 | 2020-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having oxide semiconductor layer and manufactoring method thereof |
| JP5037808B2 (ja) | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
| CN101667544B (zh) | 2005-11-15 | 2012-09-05 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| TWI292281B (en) | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
| US7867636B2 (en) | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
| JP4977478B2 (ja) | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ZnOフィルム及びこれを用いたTFTの製造方法 |
| JP5177954B2 (ja) | 2006-01-30 | 2013-04-10 | キヤノン株式会社 | 電界効果型トランジスタ |
| US7576394B2 (en) | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
| US7977169B2 (en) | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
| KR20070101595A (ko) | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ZnO TFT |
| US20070252928A1 (en) | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
| JP5028033B2 (ja) | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
| JP4999400B2 (ja) | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
| JP4609797B2 (ja) | 2006-08-09 | 2011-01-12 | Nec液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
| JP4332545B2 (ja) | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
| JP5164357B2 (ja) | 2006-09-27 | 2013-03-21 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP4274219B2 (ja) | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置 |
| US7622371B2 (en) | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
| JP5099739B2 (ja) | 2006-10-12 | 2012-12-19 | 財団法人高知県産業振興センター | 薄膜トランジスタ及びその製法 |
| US7772021B2 (en) | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
| JP2008140684A (ja) | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーelディスプレイおよびその製造方法 |
| KR101303578B1 (ko) | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | 박막 식각 방법 |
| US8207063B2 (en) | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
| KR100851215B1 (ko) | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
| US7795613B2 (en) | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
| KR101325053B1 (ko) | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| KR20080094300A (ko) | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
| KR101334181B1 (ko) | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
| US8274078B2 (en) | 2007-04-25 | 2012-09-25 | Canon Kabushiki Kaisha | Metal oxynitride semiconductor containing zinc |
| KR100814901B1 (ko) | 2007-05-22 | 2008-03-19 | 한국전자통신연구원 | 건식 식각 공정을 이용한 산화물 박막 트랜지스터 소자의제조방법 |
| KR101345376B1 (ko) | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ZnO 계 박막 트랜지스터 및 그 제조방법 |
| US8202365B2 (en) | 2007-12-17 | 2012-06-19 | Fujifilm Corporation | Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film |
| JP4555358B2 (ja) | 2008-03-24 | 2010-09-29 | 富士フイルム株式会社 | 薄膜電界効果型トランジスタおよび表示装置 |
| KR100941850B1 (ko) | 2008-04-03 | 2010-02-11 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 |
| KR100963027B1 (ko) | 2008-06-30 | 2010-06-10 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 |
| KR100963026B1 (ko) | 2008-06-30 | 2010-06-10 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 |
| KR100963104B1 (ko) | 2008-07-08 | 2010-06-14 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 |
| JP2010056541A (ja) | 2008-07-31 | 2010-03-11 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP5345456B2 (ja) | 2008-08-14 | 2013-11-20 | 富士フイルム株式会社 | 薄膜電界効果型トランジスタ |
| JP5602390B2 (ja) | 2008-08-19 | 2014-10-08 | 富士フイルム株式会社 | 薄膜トランジスタ、アクティブマトリクス基板、及び撮像装置 |
| JP5627071B2 (ja) | 2008-09-01 | 2014-11-19 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR101623224B1 (ko) | 2008-09-12 | 2016-05-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제조 방법 |
| JP4623179B2 (ja) | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
| CN102171793A (zh) * | 2008-10-02 | 2011-08-31 | 住友化学株式会社 | 半导体基板、电子器件、以及半导体基板的制造方法 |
| JP5552753B2 (ja) | 2008-10-08 | 2014-07-16 | ソニー株式会社 | 薄膜トランジスタおよび表示装置 |
| JP5451280B2 (ja) | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
| TWI467663B (zh) * | 2008-11-07 | 2015-01-01 | Semiconductor Energy Lab | 半導體裝置和該半導體裝置的製造方法 |
| JP5497417B2 (ja) | 2009-12-10 | 2014-05-21 | 富士フイルム株式会社 | 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置 |
| JP2011138934A (ja) | 2009-12-28 | 2011-07-14 | Sony Corp | 薄膜トランジスタ、表示装置および電子機器 |
| JP5606787B2 (ja) | 2010-05-18 | 2014-10-15 | 富士フイルム株式会社 | 薄膜トランジスタの製造方法、並びに、薄膜トランジスタ、イメージセンサー、x線センサー及びx線デジタル撮影装置 |
| JP5626978B2 (ja) | 2010-09-08 | 2014-11-19 | 富士フイルム株式会社 | 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置 |
| JP2012160679A (ja) | 2011-02-03 | 2012-08-23 | Sony Corp | 薄膜トランジスタ、表示装置および電子機器 |
-
2011
- 2011-05-13 WO PCT/JP2011/061589 patent/WO2011155302A1/en not_active Ceased
- 2011-06-02 TW TW105119965A patent/TWI651856B/zh not_active IP Right Cessation
- 2011-06-02 TW TW100119380A patent/TWI550862B/zh active
- 2011-06-06 US US13/153,919 patent/US9755082B2/en active Active
- 2011-06-07 JP JP2011127474A patent/JP2012231100A/ja not_active Withdrawn
-
2012
- 2012-08-21 JP JP2012182151A patent/JP5127998B2/ja active Active
-
2016
- 2016-03-08 JP JP2016044413A patent/JP6212583B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP5127998B2 (ja) | 2013-01-23 |
| TWI550862B (zh) | 2016-09-21 |
| JP2016106429A (ja) | 2016-06-16 |
| TWI651856B (zh) | 2019-02-21 |
| JP2012238905A (ja) | 2012-12-06 |
| TW201635553A (zh) | 2016-10-01 |
| US20110303914A1 (en) | 2011-12-15 |
| TW201208077A (en) | 2012-02-16 |
| WO2011155302A1 (en) | 2011-12-15 |
| JP2012231100A (ja) | 2012-11-22 |
| US9755082B2 (en) | 2017-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6445203B2 (ja) | 半導体装置 | |
| JP6360224B2 (ja) | 半導体装置 | |
| JP6347863B2 (ja) | 半導体装置 | |
| JP6305581B2 (ja) | 半導体装置 | |
| JP6273330B2 (ja) | 液晶表示装置及び半導体装置の作製方法 | |
| JP6125595B2 (ja) | 半導体装置の作製方法 | |
| JP6212583B2 (ja) | 半導体装置 | |
| JP6479921B2 (ja) | 半導体装置 | |
| JP2017126760A (ja) | 半導体装置の作製方法 | |
| JP2016034027A (ja) | 半導体装置の作製方法 | |
| JP2017041649A (ja) | 半導体装置の作製方法 | |
| JP2016042584A (ja) | 半導体装置の作製方法 | |
| JP2015179877A (ja) | 半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160309 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161227 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170613 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170809 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170829 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170915 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6212583 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |