JP6212576B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6212576B2
JP6212576B2 JP2016005738A JP2016005738A JP6212576B2 JP 6212576 B2 JP6212576 B2 JP 6212576B2 JP 2016005738 A JP2016005738 A JP 2016005738A JP 2016005738 A JP2016005738 A JP 2016005738A JP 6212576 B2 JP6212576 B2 JP 6212576B2
Authority
JP
Japan
Prior art keywords
film
layer
semiconductor
mask
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016005738A
Other languages
English (en)
Other versions
JP2016105496A (ja
Inventor
隆文 溝口
隆文 溝口
康次郎 白石
康次郎 白石
将志 津吹
将志 津吹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2016105496A publication Critical patent/JP2016105496A/ja
Application granted granted Critical
Publication of JP6212576B2 publication Critical patent/JP6212576B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/875—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being semiconductor metal oxide, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/021—Manufacture or treatment of air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/20—Air gaps

Landscapes

  • Thin Film Transistor (AREA)
  • Drying Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、薄膜素子とその作製方法に関する。また、半導体装置とその作製方法に関す
る。なお、本明細書において、半導体装置とは、半導体素子自体または半導体素子を含む
ものをいい、このような半導体素子として、例えばトランジスタ（薄膜トランジスタなど
）が挙げられる。また、液晶表示装置などの表示装置も半導体装置に含まれる。
近年、半導体装置は人間の生活に欠かせないものとなっている。このような半導体装置
に含まれる薄膜トランジスタなどの半導体素子は、基板上に半導体膜などの薄膜を形成し
、該薄膜をフォトリソグラフィ法などにより所望の形状に加工することで作製される。こ
のような作製方法は、例えば、液晶表示装置（例えば、液晶テレビ）に適用されている。
薄膜トランジスタに設けられる半導体層の材料としては、シリコンが広く用いられてい
る。しかし、近年では、半導体層の材料として酸化物半導体を用いた薄膜トランジスタに
ついても、研究が盛んに進められている。
酸化物半導体を用いた薄膜トランジスタでは、半導体層に水分が混入すると、キャリア
濃度が大きく変化することが知られている（例えば、特許文献１及び特許文献２）。また
、酸化物半導体以外を用いた薄膜トランジスタにおいても、半導体層に水分が混入するこ
とで特性が変化することが知られている（例えば、特許文献３）。
特開２０１０−１８２８１８号公報 特開２０１０−１８２８１９号公報 特開２００５−５５６６０号公報
半導体層に水分がひとたび混入すると、これを除去することは容易ではない。混入した
水分を除去する手段の一例として、水分が混入した半導体層に対して行う加熱処理が挙げ
られる。しかし、例えば、ガラス基板上に半導体層を設けた場合、加熱可能な温度上限に
制約があり、加熱処理には長い時間を要するので、スループットを低下させる一因となる
。
また、半導体層を加工するために必要なレジストマスクの除去は、例えば、酸素プラズ
マを用いたドライ工程（水分を用いない工程。例えばアッシング工程）によって、水を含
む剥離液の使用を避けて行うことが可能であり、これにより半導体層が直接水に触れるこ
とを防ぐことができる。しかし、ドライ工程ではレジスト残りが生じやすい。
本発明の一態様は、レジストマスクの除去に水を含む薬液を用いても、半導体層の全面
が水分などに曝されることなく実現することが可能な半導体装置の作製方法を提供するこ
とを課題とする。特に、半導体層がレジストマスクを剥離する際、水を含む剥離液に曝さ
れない作製方法を提供することを課題とする。
なお、本発明は、半導体装置とその作製方法に限定されず、半導体装置以外の薄膜素子
に適用してもよい。薄膜素子は、精密機器の部品などとして搭載されるものであり、精密
機器の部品に水分などが混入することが当該部品の誤動作の一因となることはいうまでも
ない。
本発明の一態様は、第１の膜、第２の膜及び第３の膜をこの順に積層して形成し、前記
第３の膜上にレジストマスクを形成し、前記レジストマスクを用いて前記第３の膜をエッ
チングすることでマスク層を形成し、前記レジストマスクを薬液により除去し、前記マス
ク層を用いて前記第２の膜と前記第１の膜をドライエッチングすることで、第２の層と第
１の層を形成し、少なくとも前記第２の層と前記第１の層を覆って第４の膜を形成し、前
記第４の膜をエッチバック処理することで、少なくとも前記第１の層の側面のすべてを覆
ってサイドウォール層を形成することを特徴とする薄膜素子の作製方法である。このよう
に薄膜素子を作製すると、第１の層が水分などに曝されることなく薄膜素子を作製するこ
とができる。
なお、本明細書において、膜とは、後に加工されることが前提のものであって、被形成
面上に概略一様に形成されたものをいう。層とは、前記膜を加工したもの、または、前記
膜であるが、後に加工しなくてもよいものをいう。
なお、本明細書において、エッチバック処理とは、任意の面上に形成された膜に対して
異方性の高いエッチング（例えば、ドライエッチング）を行うことで、前記面の一部を露
出させるまで行うエッチング工程をいう。
このような薄膜素子として、半導体素子またはトランジスタなどを例示することができ
る。トランジスタとしては、画素トランジスタを例示することができる。
本発明の一態様によれば、特定の層の全面が水分などに曝されることなく、薄膜素子を
作製することができる。従って、半導体層の全面が水分などに曝されることなく、トラン
ジスタなどの半導体素子を作製することができる。
本発明の一態様によれば、レジスト残りを生じさせることなく、特定の層の全面を水分
に曝さずに薄膜素子を作製することができる。従って、半導体層の全面を水分に曝さずに
半導体素子を作製することができる。
本発明の一態様である薄膜素子の作製方法を説明する断面図。 本発明の一態様である薄膜素子の作製方法を説明する断面図。 本発明の一態様である薄膜素子の作製方法を説明する断面図。 本発明の一態様である薄膜素子の作製方法を説明する断面図。 本発明の一態様である半導体装置の作製方法を説明する断面図。 本発明の一態様である半導体装置の作製方法を説明する断面図。 本発明の一態様である半導体装置の作製方法を説明する断面図。 本発明の一態様である半導体装置の作製方法を説明する断面図。 本発明の一態様である半導体装置の作製方法を説明する断面図及び上面図。 本発明の一態様である半導体装置を説明する図。 本発明の一態様である半導体装置を説明する図。 本発明の一態様である半導体装置を説明する図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明
は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及
び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発
明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
（実施の形態１）
本実施の形態では、本発明の一態様である薄膜素子の作製方法について説明する。
本実施の形態で説明する薄膜素子の作製方法は、第１の膜１０２、第２の膜１０４及び
第３の膜１０６をこの順に基板１００上に積層して形成し、第３の膜１０６上にレジスト
マスク１０８を形成し、レジストマスク１０８を用いて第３の膜１０６をエッチングする
ことでマスク層１１０を形成し、レジストマスク１０８を除去し、マスク層１１０を用い
て第２の膜１０４と第１の膜１０２をドライエッチングすることで、第２の層１１２と第
１の層１１４を形成し、第２の層１１２と第１の層１１４を覆って第４の膜１１６を形成
し、第４の膜１１６をエッチバック処理することで、少なくとも第１の層１１４の側面の
すべてを覆ってサイドウォール層１１８を形成することを特徴とする。本実施の形態の薄
膜素子の作製方法について図１を参照して説明する。
まず、基板１００上に第１の膜１０２、第２の膜１０４及び第３の膜１０６をこの順に
積層して形成し、第３の膜１０６上にレジストマスク１０８を形成する（図１（Ａ））。
基板１００としては、ガラス基板、石英基板、シリコン基板、ステンレス基板またはプ
ラスチック基板などを用いることができ、基板の材料などは特に限定されない。
第１の膜１０２は、水分の混入が特性に影響を及ぼす薄膜である。第１の膜１０２は、
ＣＶＤ法（プラズマＣＶＤ法または熱ＣＶＤ法などを含む。）またはスパッタリング法な
どにより形成することができるが、これらに限定されず、薄膜を形成することができるあ
らゆる手段を適用することができる。
第２の膜１０４は、第１の膜１０２に水分が触れることを防ぐことが可能な膜であれば
よい。従って、第２の膜１０４は、緻密な膜であることが好ましい。第２の膜１０４は、
ＣＶＤ法（プラズマＣＶＤ法または熱ＣＶＤ法などを含む。）またはスパッタリング法な
どにより形成することができるが、これらに限定されず、薄膜を形成することができるあ
らゆる手段を適用することができる。
第３の膜１０６は、後のエッチング工程によりマスク層１１０を形成することができる
膜であればよい。第３の膜１０６は、ＣＶＤ法（プラズマＣＶＤ法または熱ＣＶＤ法など
を含む。）またはスパッタリング法などにより形成することができるが、これらに限定さ
れず、薄膜を形成することができるあらゆる手段を適用することができる。
次に、レジストマスク１０８を用いて第３の膜１０６をエッチングすることでマスク層
１１０を形成する（図１（Ｂ））。本実施の形態において、この工程を第１のエッチング
工程と呼ぶ。
レジストマスク１０８は、レジスト材料を第３の膜１０６上に塗布するなどして形成し
た後に、フォトリソグラフィ法により加工して形成する。
第１のエッチング工程は、第３の膜１０６のエッチングレートが大きく、第２の膜１０
４のエッチングレートが小さい条件により行えばよい。すなわち、第１のエッチング工程
は、第２の膜１０４に対する第３の膜１０６のエッチング選択比が高い条件により行えば
よい。
レジストマスク１０８を薬液により除去する（図１（Ｃ））。ここで、薬液としては、
レジストマスク１０８を選択的に除去することが可能なものであればよく、例えばレジス
ト剥離液を用いることができる。その後、洗浄工程を行って、該薬液の成分を除去するこ
とが好ましい。
または、レジストマスク１０８を薬液以外の手段（例えば、酸素プラズマまたは水プラ
ズマによるアッシング）により除去した後に洗浄工程を行ってもよい。このとき、レジス
トマスク１０８の除去は、前記手段により複数回の処理を行った後に洗浄工程を経てもよ
いし、または、前記手段により処理を行った後に洗浄工程を経て、更に前記手段により除
去を行ってもよい。
次に、マスク層１１０を用いて第２の膜１０４と第１の膜１０２をドライエッチングす
ることで、第２の層１１２と第１の層１１４を形成する（図１（Ｄ））。本実施の形態に
おいて、この工程を第２のエッチング工程と呼ぶ。
第２のエッチング工程は、第３の膜１０６のエッチングレートが小さく、第１の膜１０
２及び第２の膜１０４のエッチングレートが大きい条件により行えばよい。すなわち、第
２のエッチング工程は、第３の膜１０６に対する第１の膜１０２及び第２の膜１０４のエ
ッチング選択比が高い条件により行えばよい。
なお、第２のエッチング工程は、複数回のエッチング工程であってもよい。第２のエッ
チング工程が複数回のエッチング工程である場合には、第１の膜１０２のエッチングレー
トよりも第２の膜１０４のエッチングレートが高い条件によりエッチングを行った後、第
２の膜１０４のエッチングレートよりも第１の膜１０２のエッチングレートが高い条件に
より行うことが好ましい。
次に、少なくとも第２の層１１２と第１の層１１４を覆って第４の膜１１６を形成する
（図１（Ｅ））。
第４の膜１１６は、後の工程によりエッチバック処理することができる膜であればよい
。第４の膜１１６は、ＣＶＤ法（プラズマＣＶＤ法または熱ＣＶＤ法などを含む。）また
はスパッタリング法などにより形成することができるが、これらに限定されず、薄膜を形
成することができるあらゆる手段を適用することができる。
次に、第４の膜１１６をエッチバック処理することで、少なくとも第１の層１１４の側
面のすべてを覆ってサイドウォール層１１８を形成する（図１（Ｆ））。本実施の形態に
おいて、この工程を第３のエッチング工程と呼ぶ。
なお、ここで、エッチバック処理とは、形成された薄膜上にマスクなどを形成すること
なく、該薄膜の厚さ方向に等方的に行うことが可能なエッチング処理をいう。
以上、本実施の形態にて説明したように、第１の層１１４の全面が水分などに曝される
ことなく、薄膜素子を作製することができる。
（実施の形態２）
実施の形態１にて説明した薄膜素子の作製方法では、マスク層１１０は第２の層１１２
の上に残存しているが、これに限定されず、マスク層１１０は、除去されてもよい。本実
施の形態の薄膜素子の作製方法について図１、図２、及び図３を参照して説明する。
本実施の形態で説明する薄膜素子の作製方法の一は、第１の膜１０２、第２の膜１０４
及び第３の膜１０６をこの順に基板１００上に積層して形成し、第３の膜１０６上にレジ
ストマスク１０８を形成し（図１（Ａ））、レジストマスク１０８を用いて第３の膜１０
６をエッチングすることでマスク層１１０を形成し（図１（Ｂ））、レジストマスク１０
８を除去し（図１（Ｃ））、マスク層１１０を用いて第２の膜１０４と第１の膜１０２を
ドライエッチングすることで、第２の層１１２と第１の層１１４を形成し（図２（Ａ））
、マスク層１１０を除去し（図２（Ｂ））、第２の層１１２と第１の層１１４を覆って第
４の膜１１６を形成し（図２（Ｃ））、第４の膜１１６をエッチバック処理することで、
少なくとも第１の層１１４の側面のすべてを覆ってサイドウォール層１１８を形成する（
図２（Ｄ））ことを特徴とする。
マスク層１１０を除去するには、第１の層１１４に水分が触れない手段（例えば、ドラ
イエッチング処理）を適用する。
または、マスク層１１０を除去せずに第４の膜１１６を形成し、エッチバック処理によ
りマスク層１１０を除去してもよい。従って、本実施の形態で説明する薄膜素子の作製方
法の一は、第１の膜１０２、第２の膜１０４及び第３の膜１０６をこの順に基板１００上
に積層して形成し、第３の膜１０６上にレジストマスク１０８を形成し（図１（Ａ））、
レジストマスク１０８を用いて第３の膜１０６をエッチングすることでマスク層１１０を
形成し（図１（Ｂ））、レジストマスク１０８を除去し（図１（Ｃ））、マスク層１１０
を用いて第２の膜１０４と第１の膜１０２をドライエッチングすることで、第２の層１１
２と第１の層１１４を形成し（図３（Ａ））、第２の層１１２と第１の層１１４を覆って
第４の膜１１６を形成し（図３（Ｂ））、第４の膜１１６とマスク層１１０をエッチバッ
ク処理することで、少なくとも第１の層１１４の側面のすべてを覆ってサイドウォール層
１１８を形成しつつマスク層１１０を除去する（図３（Ｃ））ことを特徴とする。
以上、本実施の形態にて説明したように、実施の形態１と同様に、第１の層１１４の全
面が水分などに曝されることなく、薄膜素子を作製することができる。
（実施の形態３）
実施の形態１及び実施の形態２にて説明した薄膜素子の作製方法では、サイドウォール
層を単層としたが、これに限定されず、サイドウォール層は複数の層が積層された積層構
造であってもよい。本実施の形態では、サイドウォール層が積層構造である形態について
図４を参照して説明する。
サイドウォール層を２層の積層構造とする場合には、少なくとも第１の層１１４の側面
のすべてを覆ってサイドウォール層１１８を形成し、サイドウォール層１１８及びマスク
層１１０上に第５の膜１２０を形成し、第５の膜１２０をエッチバック処理することで、
更なるサイドウォール層１２２を形成すればよい。なお、サイドウォール層１１８を形成
した後に、マスク層１１０を除去し、その後、第５の膜１２０を形成してもよい。
サイドウォール層を２層の積層構造とする場合には、第１の層１１４に含まれる水分の
みならず、水素をも少なくすることができる。例えば、水分及び水素が極力除去された雰
囲気中でスパッタリング法により第４の膜１１６（図１乃至図３のいずれかを参照）を形
成し、ＣＶＤ法（プラズマＣＶＤ法または熱ＣＶＤ法などを含む。）により第５の膜１２
０を形成することで、第１の層１１４に接する内側の部分は水分及び水素が極力除去され
た雰囲気中で形成され、外側の部分は水分及び水素が侵入しにくい緻密な膜とすることが
できる。
以上、本実施の形態にて説明したように、実施の形態１及び実施の形態２と同様に、第
１の層１１４の全面が水分などに曝されることなく、薄膜素子を作製することができ、更
には、第１の層１１４の水素の含有量をも少なくすることができる。加えて、第１の層１
１４に水素及び水分が侵入しにくくバリア性の高いサイドウォール層を形成することがで
きる。
（実施の形態４）
本実施の形態では、本発明の一態様である半導体素子の作製方法について説明する。本
実施の形態では、半導体素子の例としてトランジスタを挙げるが、これに限定されるもの
ではない。
本実施の形態で説明するトランジスタの作製方法の一は、ゲート電極層２０６を覆って
設けられたゲート絶縁層２０８上に半導体膜２１０、導電膜２１２及びマスク膜２１４を
この順に積層して形成し、マスク膜２１４上に第１のレジストマスク２１６を形成し、第
１のレジストマスク２１６を用いてマスク膜２１４をドライエッチングまたはウエットエ
ッチングすることで第１のマスク層２１８を形成し、第１のレジストマスク２１６を除去
し、第１のマスク層２１８を用いて導電膜２１２と半導体膜２１０をドライエッチングす
ることで、導電層２２０と半導体層２２２を形成し、少なくとも導電層２２０と半導体層
２２２を覆って絶縁膜２２４を形成し、絶縁膜２２４をエッチバック処理することで、少
なくとも半導体層２２２の側面のすべてを覆ってサイドウォール絶縁層２２６を形成し、
第１のマスク層２１８上に第２のレジストマスク２３０を形成し、第２のレジストマスク
２３０を用いて第１のマスク層２１８をドライエッチングまたはウエットエッチングする
ことで第２のマスク層２３２を形成し、第２のレジストマスク２３０を除去し、第２のマ
スク層２３２を用いて導電層２２０をドライエッチングすることでソース電極及びドレイ
ン電極層２３４を形成することを特徴とする。本実施の形態のトランジスタの作製方法に
ついて図５乃至図７を参照して説明する。
まず、基板２００上に導電膜２０２を形成し、導電膜２０２上にレジストマスク２０４
を形成する（図５（Ａ））。
基板２００は、絶縁性基板である。基板２００として、例えば、ガラス基板、石英基板
、セラミック基板、または本作製工程の処理温度に耐えうる程度の耐熱性を有するプラス
チック基板などを用いることができる。基板２００がガラス基板である場合には、第１世
代（例えば、３２０ｍｍ×４００ｍｍ）〜第１０世代（例えば、２９５０ｍｍ×３４００
ｍｍ）のものを用いればよいが、これに限定されるものではない。
なお、基板２００上に下地絶縁膜が形成されていてもよい。下地絶縁膜としては、例え
ば窒化シリコン膜を形成すればよい。
導電膜２０２は、例えば、スパッタリング法またはＣＶＤ法（プラズマＣＶＤ法または
熱ＣＶＤ法などを含む。）などを用いて形成すればよい。導電膜２０２の材料としては、
例えば金属膜、または一導電型の不純物元素が添加された半導体膜などを例示することが
できる。または、インクジェット法などを用いて形成してもよい。なお、導電膜２０２は
、単層で形成してもよいし、複数の層を積層して形成してもよい。例えば、Ｔｉ層または
Ｍｏ層によりＡｌ層を挟持した３層の積層構造とすればよい。
レジストマスク２０４は、レジスト材料を導電膜２０２上に塗布するなどして形成した
後に、フォトリソグラフィ法により加工して形成する。
次に、導電膜２０２をエッチングすることでゲート電極層２０６を形成する（図５（Ｂ
））。
次に、ゲート電極層２０６を覆ってゲート絶縁層２０８を形成し、ゲート絶縁層２０８
上に半導体膜２１０、導電膜２１２及びマスク膜２１４をこの順に積層して形成し、マス
ク膜２１４上に第１のレジストマスク２１６を形成する（図５（Ｃ））。
ゲート絶縁層２０８としては、例えば、スパッタリング法またはＣＶＤ法（プラズマＣ
ＶＤ法または熱ＣＶＤ法などを含む。）などを用いて絶縁性材料（例えば、窒化シリコン
、窒化酸化シリコン、酸化窒化シリコンまたは酸化シリコンなど）膜を形成すればよい。
なお、ゲート絶縁層２０８は、単層で形成してもよいし、複数の層を積層して形成しても
よい。
なお、「窒化酸化シリコン」とは、その組成として、酸素よりも窒素の含有量が多いも
のであって、好ましくは、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂ
ａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ
：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に
、酸素の組成が５〜３０原子％、窒素の組成が２０〜５５原子％、シリコンの組成が２５
〜３５原子％、水素の組成が１０〜３０原子％の範囲で見積もられるものをいう。
なお、「酸化窒化シリコン」とは、その組成として、窒素よりも酸素の含有量が多いも
のであって、好ましくは、ＲＢＳ及びＨＦＳを用いて測定した場合に、酸素の組成が５０
〜７０原子％、窒素の組成が０．５〜１５原子％、シリコンの組成が２５〜３５原子％、
水素の組成が０．１〜１０原子％の範囲で見積もられるものをいう。
ただし、酸化窒化シリコンまたは窒化酸化シリコンの原子組成の合計を１００原子％と
したとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとす
る。
半導体膜２１０は、半導体膜であればよく、単層であってもよいし、複数の層が積層さ
れた積層構造であってもよい。半導体膜２１０として、例えば、酸化物半導体膜またはシ
リコン膜が挙げられる。
半導体膜２１０が酸化物半導体膜である場合には、四元系金属酸化物であるＩｎ−Ｓｎ
−Ｇａ−Ｚｎ−Ｏ系酸化物半導体や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸
化物半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導
体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ
−Ａｌ−Ｚｎ−Ｏ系酸化物半導体や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物半
導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ
系酸化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体や、Ｉ
ｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚｎ−Ｏ系酸化物半導体などを用いる
ことができる。また、酸化物半導体膜がＳｉＯ２を含んでいてもよい。ここで、例えば、
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体膜とは、Ｉｎ、ＧａまたはＺｎを有する酸化物半導
体膜をいい、その化学量論比はとくに問わない。また、ＩｎとＧａとＺｎ以外の元素を含
んでいてもよい。
半導体膜２１０が酸化物半導体膜である場合には、例えば、化学式ＩｎＭＯ３（ＺｎＯ
）ｍ（ｍ＞０）で表記されるものを用いるということもできる。ここで、Ｍは、Ｇａ、Ａ
ｌ、Ｍｎ及びＣｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、
Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどが挙げられる。または、酸化物半
導体膜はＳｉＯ２を含んでいてもよい。
また、酸化物半導体膜をスパッタリング法で形成するためのターゲットとしては、例え
ば、組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の酸化
物ターゲットを用いる。ただし、このターゲットの材料及び組成に限定されず、例えば、
Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の酸化物ターゲットを用い
てもよい。
ここでは、半導体膜２１０が酸化物半導体膜であり、スパッタリング法で形成される場
合には、希ガス（例えばＡｒ）雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲
気下においてスパッタリング法により形成することができる。
また、酸化物ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上９
９．９％以下である。このように、充填率の高い酸化物ターゲットを用いることにより、
成膜される酸化物半導体膜を緻密な膜とすることができる。
半導体膜２１０が酸化物半導体膜である場合には、半導体膜２１０に接するゲート絶縁
層２０８を酸化シリコンにより形成し、後に形成するサイドウォール絶縁層２２６も酸化
シリコンにより形成し、酸化物半導体膜の脱水化または脱水素化を行うことが可能な条件
で加熱処理を行うとよい。このように加熱処理を行う場合であっても、酸化物半導体膜が
水分に曝されていないため、加熱処理時間は従来よりも短時間でよい。
または、半導体膜２１０として、シリコン膜を用いてもよい。シリコン膜としては、ア
モルファスシリコン膜を用いればよい。または、キャリア移動度が高いシリコン膜上にキ
ャリア移動度が低いシリコン膜が設けられた積層シリコン膜であってもよい。
キャリア移動度が高いシリコン膜としては、結晶性シリコン膜が挙げられる。結晶性シ
リコンとしては、例えば、微結晶シリコンが挙げられる。ここで、微結晶シリコンとは、
非晶質と結晶構造（単結晶、多結晶を含む。）の中間的な構造のものをいう。微結晶シリ
コンは、熱力学的に安定な第３の状態を有し、短距離秩序を持ち格子歪みを有する結晶質
なシリコンであり、結晶粒径が２ｎｍ以上２００ｎｍ以下、好ましくは１０ｎｍ以上８０
ｎｍ以下、より好ましくは２０ｎｍ以上５０ｎｍ以下の柱状または針状の結晶粒が基板表
面に対して法線方向に成長しているシリコンである。このため、柱状または針状の結晶粒
の界面には、粒界が形成されることもある。なお、ここでの結晶粒径は、基板表面に対し
て平行な面における結晶粒の最大直径である。また、結晶粒は、非晶質シリコン領域と、
単結晶とみなせる微小結晶の結晶子を有する。なお、結晶粒は双晶を有する場合もある。
微結晶シリコンでは、そのラマンスペクトルのピークが単結晶シリコンを示す５２０ｃ
ｍ−１よりも低波数側にシフトしている。すなわち、単結晶シリコンを示す５２０ｃｍ−
１と非晶質シリコンを示す４８０ｃｍ−１の間に微結晶シリコンのラマンスペクトルのピ
ークがある。さらに、Ｈｅ、Ａｒ、Ｋｒ、またはＮｅなどの希ガス元素を含ませて格子歪
みをさらに助長させることで、安定性の高い微結晶シリコンが得られる。
キャリア移動度が低いシリコン膜としては、アモルファスシリコン膜を用いればよいが
、好ましくは、非晶質シリコンと微小シリコン結晶粒を有し、従来の非晶質シリコン膜と
比較して、一定光電流法（ＣＰＭ：Ｃｏｎｓｔａｎｔ Ｐｈｏｔｏｃｕｒｒｅｎｔ Ｍｅ
ｔｈｏｄ）やフォトルミネッセンス分光測定で測定されるＵｒｂａｃｈ端のエネルギーが
小さく、欠陥吸収スペクトル量が少ないシリコン膜であるとよい。このようなシリコン膜
は、従来の非晶質シリコン膜と比較して欠陥が少なく、価電子帯のバンド端（移動度端）
における準位のテイル（裾）の傾きが急峻である秩序性が高い。
キャリア移動度が低いシリコン膜には、ハロゲンまたは窒素を含んでいてもよい。窒素
が含まれる場合には、ＮＨ基またはＮＨ２基として含んでいてもよい。
なお、ここで、キャリア移動度が高いシリコン膜とキャリア移動度が低いシリコン膜の
界面領域は、微結晶半導体領域、及び当該微結晶半導体領域の間に充填される非晶質半導
体領域を有する。具体的には、キャリア移動度が高いシリコン膜から錐形状に伸びた微結
晶半導体領域と、キャリア移動度が低いシリコン膜と同様の「非晶質半導体を含む領域」
と、で構成される。
キャリア移動度が低いシリコン膜が、ソース電極及びドレイン電極とキャリア移動度が
高いシリコン膜の間に設けられると、トランジスタのオフ電流を小さくすることができる
。また、上記の界面領域において、錐形状に伸びた微結晶シリコン領域を有するため、縦
方向（膜の成長方向）の抵抗を低くすることができ、トランジスタのオン電流を高めるこ
とができる。すなわち、従来の非晶質シリコンを適用した場合と比較すると、オフ電流を
十分に低減させつつ、オン電流の低下を抑制することもでき、トランジスタのスイッチン
グ特性を高くすることができる。
なお、微結晶シリコン領域は、キャリア移動度が高いシリコン膜の表面から厚さ方向に
成長するが、原料ガスにおいて堆積性ガス（例えば、シラン）に対する水素の流量が小さ
い場合（すなわち、希釈率が低い場合）、または窒素を含む原料ガスの濃度が高い場合に
は、微結晶シリコン領域における結晶成長が抑制され、結晶粒が錐形状になり、堆積され
て形成されるシリコンは、大部分が非晶質シリコンとなる。
導電膜２１２は、例えば、スパッタリング法またはＣＶＤ法（プラズマＣＶＤ法または
熱ＣＶＤ法などを含む。）などを用いて形成すればよい。または、インクジェット法など
を用いて形成してもよい。なお、導電膜２１２は、単層で形成してもよいし、複数の層を
積層して形成してもよい。例えば、Ｔｉ層上にＡｌ層が設けられた２層の積層構造とすれ
ばよい。
マスク膜２１４は、後の第１のエッチング工程及び第３のエッチング工程でエッチング
されない（されにくい）材料により形成すればよい。マスク膜２１４として、例えば、酸
化シリコン膜または窒化シリコン膜などの絶縁膜を用いることができる。または、マスク
膜２１４として、例えば、金属膜を用いることができる。金属膜を用いた場合には、電極
層の一部として用いることができる。
第１のレジストマスク２１６は、レジスト材料をマスク膜２１４上に塗布するなどして
形成した後に、フォトリソグラフィ法により加工して形成する。
次に、第１のレジストマスク２１６を用いてマスク膜２１４をドライエッチングまたは
ウエットエッチングすることで第１のマスク層２１８を形成する（図５（Ｄ））。本実施
の形態において、この工程を第１のエッチング工程と呼ぶ。
ここで、第１のエッチング工程は、導電膜２１２のエッチングレートが小さく、マスク
膜２１４のエッチングレートが大きい条件により行えばよい。すなわち、第１のエッチン
グ工程は、導電膜２１２に対するマスク膜２１４のエッチング選択比が高い条件により行
えばよい。
次に、第１のレジストマスク２１６をレジスト剥離液により除去する（図６（Ａ））。
次に、第１のマスク層２１８を用いて導電膜２１２と半導体膜２１０をドライエッチン
グすることで、導電層２２０と半導体層２２２を形成する（図６（Ｂ））。本実施の形態
において、この工程を第２のエッチング工程と呼ぶ。
ここで、第２のエッチング工程は、第１のマスク層２１８のエッチングレートが小さく
、導電膜２１２と半導体膜２１０のエッチングレートが大きい条件により行えばよい。す
なわち、第２のエッチング工程は、第１のマスク層２１８に対する導電膜２１２と半導体
膜２１０のエッチング選択比が高い条件により行えばよい。なお、第２のエッチング工程
は、複数の種類の膜をエッチングするため、複数回の工程（例えば、２段階）で行うこと
が好ましい。
ここで、実施の形態２と同様に、第１のマスク層２１８を除去してもよい。第１のマス
ク層２１８を除去するには、半導体層２２２に水分が触れない手段（例えば、ドライエッ
チング処理）を適用する。
次に、導電層２２０と半導体層２２２を覆って絶縁膜２２４をスパッタリング法または
ＣＶＤ法（プラズマＣＶＤ法または熱ＣＶＤ法などを含む。）などにより形成する（図６
（Ｃ））。
次に、絶縁膜２２４をエッチバック処理することで、少なくとも半導体層２２２の側面
のすべてを覆ってサイドウォール絶縁層２２６を形成する。ここで、エッチバック処理は
、第１のマスク層２１８または導電層２２０が露出されるまで行う。なお、サイドウォー
ル絶縁層２２６の形成と同時に、ゲート電極層２０６の厚さに起因してゲート絶縁層２０
８に設けられた段差部分の露出された部分には、サイドウォール絶縁層２２８が形成され
る（図６（Ｄ））。
次に、第１のマスク層２１８上に第２のレジストマスク２３０を形成する（図７（Ａ）
）。
第２のレジストマスク２３０は、レジスト材料を第１のマスク層２１８上に塗布するな
どして形成した後に、フォトリソグラフィ法により加工して形成する。
または、ここまでの工程で第１のマスク層２１８が除去されている場合には、少なくと
も導電層２２０上に第２のマスク膜を形成し、該第２のマスク膜上に第２のレジストマス
ク２３０を形成する。
次に、第２のレジストマスク２３０を用いて第１のマスク層２１８または第２のマスク
膜をドライエッチングまたはウエットエッチングすることで、第２のマスク層２３２を形
成する。本実施の形態において、この工程を第３のエッチング工程と呼ぶ（図７（Ｂ））
。
ここで、第３のエッチング工程は、導電膜２１２のエッチングレートが小さく、マスク
膜２１４のエッチングレートが大きい条件により行えばよい。すなわち、第３のエッチン
グ工程は、導電膜２１２に対するマスク膜２１４のエッチング選択比が高い条件により行
えばよい。なお、サイドウォール絶縁層２２６がエッチングされないことも重要である。
次に、第２のレジストマスク２３０をレジスト剥離液により除去する（図７（Ｃ））。
次に、第２のマスク層２３２を用いて導電層２２０をドライエッチングすることで、ソ
ース電極及びドレイン電極層２３４を形成する。本実施の形態において、この工程を第４
のエッチング工程と呼ぶ（図７（Ｄ））。本実施の形態において、第４のエッチング工程
によってソース電極及びドレイン電極層２３４とサイドウォール絶縁層２２６の間に空間
（溝）が形成され、互いが分離される。すなわち、ソース電極及びドレイン電極層２３４
とサイドウォール絶縁層２２６は互いに接触していない。
ここで、第４のエッチング工程は、半導体層２２２のエッチングレートが小さく、導電
層２２０のエッチングレートが大きい条件により行えばよい。すなわち、第４のエッチン
グ工程は、半導体層２２２に対する導電層２２０のエッチング選択比が高い条件により行
えばよい。
なお、図示していないが、第４のエッチング工程で第２のマスク層２３２と重畳してい
ない部分の半導体層２２２がエッチングされていてもよい。
なお、図示していないが、この後に第２のマスク層２３２を除去してもよい。第２のマ
スク層２３２を除去するには、半導体層２２２に水分が触れない手段（例えば、ドライエ
ッチング処理）を適用する。
以上説明した半導体装置の作製方法では、薄膜の材料とエッチング工程に用いるガスま
たはエッチャントの組み合わせに注意を要する。
例えば、半導体膜２１０がＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体膜であり、導電膜２１
２がチタン膜であり、マスク膜２１４が酸化アルミニウム膜である場合には、第１のエッ
チング工程及び第３のエッチング工程には、エッチャントとして、リン酸、酢酸、硝酸、
純水を（一例として、８５：５：５：５の体積比）混合させた薬液を用いればよく、第２
のエッチング工程には、Ｃｌ系ガスを用いればよく、第４のエッチング工程には、Ｆ系ガ
スを用いればよい。または、第４のエッチング工程は、Ｃｌ系ガスによるエッチングとＦ
系ガスによるエッチングの２段階の工程で行ってもよい。
または、半導体膜２１０がＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体膜であり、導電膜２１
２がチタン膜であり、マスク膜２１４が酸化シリコン膜である場合には、第１のエッチン
グ工程及び第３のエッチング工程には、エッチャントとして、フッ酸を用いればよい。こ
のとき、第２のエッチング工程には、Ｃｌ系ガスを用いればよく、第４のエッチング工程
には、Ｆ系ガスを用いればよい。または、第４のエッチング工程は、Ｃｌ系ガスによるエ
ッチングとＦ系ガスによるエッチングの２段階の工程で行ってもよい。
なお、Ｃｌ系ガスとしては、ＣＣｌ４ガス、ＳｉＣｌ４ガス、ＢＣｌ３ガス及びＣｌ２
ガスが挙げられる。特に好ましくはＢＣｌ３ガスとＣｌ２ガスの混合ガスを用いる。
なお、Ｆ系ガスとしては、ＣＦ４ガス、ＳＦ６ガス、ＮＦ３ガス、ＣＢｒＦ３ガス、Ｃ
Ｆ３ＳＯ３Ｈガス、及びＣ３Ｆ８ガスが挙げられる。特に好ましくはＳＦ６ガスを用いる
。
以上、本実施の形態にて説明したように、半導体層２２２の全面が水分などに曝される
ことなく、半導体素子（一例としてトランジスタ）を作製することができる。
なお、本実施の形態の半導体素子の作製方法に実施の形態２の薄膜素子の作製方法を適
用してもよい。すなわち、第１のマスク層２１８が絶縁膜２２４の形成前に除去され、ま
たは、第１のマスク層２１８がサイドウォール絶縁層２２６の形成時に除去されていても
よい。
なお、本実施の形態の半導体素子の作製方法に実施の形態３の薄膜素子の作製方法を適
用してもよい。すなわち、サイドウォール絶縁層が積層構造であってもよい。このとき、
半導体層の側面に接する内側のサイドウォール絶縁層として、例えば酸化シリコン層、酸
化窒化シリコン層、窒化酸化シリコン層または窒化シリコン層をスパッタリング法または
ＣＶＤ法（プラズマＣＶＤ法または熱ＣＶＤ法などを含む。）により形成し、外側のサイ
ドウォール絶縁層として、例えば酸化シリコン層、酸化窒化シリコン層、窒化酸化シリコ
ン層または窒化シリコン層をスパッタリング法またはＣＶＤ法（プラズマＣＶＤ法または
熱ＣＶＤ法などを含む。）により形成すればよい。好ましくは、内側のサイドウォール絶
縁層として、酸化シリコン層をスパッタリング法により形成し、外側のサイドウォール絶
縁層として、例えば窒化シリコン層をプラズマＣＶＤ法により形成すると、半導体層中の
水素の含有量を少なくすることができ、半導体層に水素及び水分が侵入しにくくバリア性
の高いサイドウォール絶縁層を形成することができる。更には、半導体層２２２を酸化物
半導体層とした場合に、酸化物半導体層に接する部分を酸化シリコン層とすることで、酸
化物半導体層に酸素を供給することができる。
（実施の形態５）
実施の形態４で説明した半導体素子（トランジスタ）は、表示装置の画素トランジスタ
として用いることができる。
本実施の形態の画素トランジスタの作製方法は、実施の形態４にて説明した作製方法を
適用して作製したトランジスタの少なくともソース電極及びドレイン電極層２３４、半導
体層２２２を覆って保護絶縁膜２３６を形成し、保護絶縁膜２３６のソース電極及びドレ
イン電極層２３４と重畳する部分に、ソース電極及びドレイン電極層２３４を露出させる
開口部２４０を形成し、開口部２４０を介してソース電極及びドレイン電極層２３４と接
続されるように、保護絶縁膜２３６上に画素電極層２４６を位置選択的に形成することを
特徴とする。本実施の形態の薄膜素子の作製方法について図８を参照して説明する。
まず、実施の形態４にて説明した作製方法を適用して作製したトランジスタの少なくと
も第２のマスク層２３２、ソース電極及びドレイン電極層２３４、半導体層２２２を覆っ
て保護絶縁膜２３６を形成する（図８（Ａ））。
保護絶縁膜２３６は、ゲート絶縁層２０８と同様に、絶縁性材料により形成すればよい
。なお、単層で形成してもよいし、複数の層を積層して形成してもよい。ここでは、例え
ば窒化シリコンにより形成すればよい。
次に、保護絶縁膜２３６上にレジストマスク２３８を形成し、保護絶縁膜２３６のソー
ス電極及びドレイン電極層２３４と重畳する部分に開口部２４０を形成する（図８（Ｂ）
）。
次に、開口部２４０を介してソース電極及びドレイン電極層２３４と接続されるように
、保護絶縁膜２３６上に画素電極層２４６を位置選択的に形成する。本実施の形態では、
一例として、保護絶縁膜２３６上に透明導電膜２４２を形成し、透明導電膜２４２上にレ
ジストマスク２４４を形成する（図８（Ｃ））。そして、透明導電膜２４２をエッチング
することで、画素電極層２４６が形成される（図８（Ｄ））。
ただし、これに限定されず、開口部２４０を介してソース電極及びドレイン電極層２３
４と接続されるように、保護絶縁膜２３６上にインクジェット法により画素電極層２４６
を位置選択的に形成してもよい。
透明導電膜２４２は、透光性を有する導電性高分子（導電性ポリマーともいう。）を含
む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した透明導電
膜２４２は、シート抵抗が１００００Ω／□以下であり、且つ波長５５０ｎｍにおける透
光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の
抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
なお、導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができ
る。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオ
フェンまたはその誘導体、またはアニリン、ピロール及びチオフェンの２種以上の共重合
体またはその誘導体などが挙げられる。
透明導電膜２４２は、例えば、酸化タングステンを含むインジウム酸化物、酸化タング
ステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを
含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜
鉛酸化物、酸化シリコンを添加したインジウム錫酸化物などを用いて形成することができ
る。
以上説明したように画素電極層２４６まで形成された画素トランジスタの断面図と上面
図の一例を図９に示す。
以上、本実施の形態にて説明したように、半導体層２２２の全面が水分などに曝される
ことなく、画素トランジスタを作製することができる。
（実施の形態６）
本発明の一態様である半導体装置としては、電子ペーパーが挙げられる。電子ペーパー
は、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例
えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、デジタルサイネージ
、ＰＩＤ（Ｐｕｂｌｉｃ Ｉｎｆｏｒｍａｔｉｏｎ Ｄｉｓｐｌａｙ）、電車などの乗り
物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる
。電子機器の一例を図１０に示す。
図１０は、電子書籍の一例を示している。例えば、電子書籍３００は、筐体３０１およ
び筐体３０３の２つの筐体で構成されている。筐体３０１および筐体３０３は、軸部３１
１により一体とされており、該軸部３１１を軸として開閉動作を行うことができる。この
ような構成により、紙の書籍と同様に取り扱うことが可能となる。
筐体３０１には表示部３０５及び光電変換装置３０６が組み込まれ、筐体３０３には表
示部３０７及び光電変換装置３０８が組み込まれている。表示部３０５及び表示部３０７
は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。
異なる画面を表示する構成とすることで、例えば右側の表示部（図１０では表示部３０５
）に文章を表示し、左側の表示部（図１０では表示部３０７）に画像を表示することがで
きる。
また、図１０では、筐体３０１に操作部などを備えた例を示している。例えば、筐体３
０１において、電源３２１、操作キー３２３、スピーカ３２５などを備えている。操作キ
ー３２３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポ
インティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部
接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなど
の各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい
。さらに、電子書籍３００は、電子辞書としての機能を持たせた構成としてもよい。
また、電子書籍３００は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
実施の形態１乃至実施の形態３で説明した薄膜素子、実施の形態４で説明したトランジ
スタ、実施の形態５で説明した画素トランジスタを適用することで、所望の層に水分を触
れさせることなく本実施の形態の半導体装置を作製することができる。
（実施の形態７）
本発明の一態様である半導体装置としては、電子ペーパー以外にもさまざまな電子機器
（遊技機も含む）が挙げられる。電子機器としては、例えば、テレビジョン装置（テレビ
、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ
、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装
置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲ
ーム機などが挙げられる。
図１１（Ａ）は、テレビジョン装置の一例を示している。テレビジョン装置４００は、
筐体４０１に表示部４０３が組み込まれている。表示部４０３により、映像を表示するこ
とが可能である。また、ここでは、スタンド４０５により筐体４０１を支持した構成を示
している。
テレビジョン装置４００の操作は、筐体４０１が備える操作スイッチや、別体のリモコ
ン操作機４１０により行うことができる。リモコン操作機４１０が備える操作キー４０９
により、チャンネルや音量の操作を行うことができ、表示部４０３に表示される映像を操
作することができる。また、リモコン操作機４１０に、当該リモコン操作機４１０から出
力する情報を表示する表示部４０７を設ける構成としてもよい。
なお、テレビジョン装置４００は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
図１１（Ｂ）は、デジタルフォトフレームの一例を示している。例えば、デジタルフォ
トフレーム４２０は、筐体４２１に表示部４２３が組み込まれている。表示部４２３は、
各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データ
を表示させることで、通常の写真立てと同様に機能させることができる。
なお、デジタルフォトフレーム４２０は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳ
Ｂケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構
成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に
備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒
体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像デー
タを取り込み、取り込んだ画像データを表示部４２３に表示させることができる。
また、デジタルフォトフレーム４２０は、無線で情報を送受信できる構成としてもよい
。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
図１２は携帯型のコンピュータの一例を示す斜視図である。
図１２の携帯型のコンピュータは、上部筐体４４１と下部筐体４４２とを接続するヒン
ジユニットを閉状態として表示部４４３を有する上部筐体４４１と、キーボード４４４を
有する下部筐体４４２とを重ねた状態とすることができ、持ち運ぶことが便利であるとと
もに、使用者がキーボード入力する場合には、ヒンジユニットを開状態として、表示部４
４３を見て入力操作を行うことができる。
また、下部筐体４４２はキーボード４４４の他に入力操作を行うポインティングデバイ
ス４４６を有する。また、表示部４４３をタッチ入力パネルとすれば、表示部の一部に触
れることで入力操作を行うこともできる。また、下部筐体４４２はＣＰＵやハードディス
ク等の演算機能部を有している。また、下部筐体４４２は他の機器、例えばＵＳＢの通信
規格に準拠した通信ケーブルが差し込まれる外部接続ポート４４５を有している。
上部筐体４４１には更に上部筐体４４１内部にスライドさせて収納可能な表示部４４７
を有しており、広い表示画面を実現することができる。また、収納可能な表示部４４７の
画面の向きを使用者は調節できる。また、収納可能な表示部４４７をタッチ入力パネルと
すれば、収納可能な表示部の一部に触れることで入力操作を行うこともできる。
表示部４４３または収納可能な表示部４４７は、液晶表示パネル、有機発光素子または
無機発光素子などの発光表示パネルなどの映像表示装置を用いる。
また、図１２の携帯型のコンピュータは、受信機などを備えた構成として、テレビ放送
を受信して映像を表示部に表示することができる。また、上部筐体４４１と下部筐体４４
２とを接続するヒンジユニットを閉状態としたまま、表示部４４７をスライドさせて画面
全面を露出させ、画面角度を調節して使用者がテレビ放送を見ることもできる。この場合
には、ヒンジユニットを閉状態として表示部４４３を表示させず、さらにテレビ放送を表
示するだけの回路の起動のみを行うため、最小限の消費電力とすることができ、バッテリ
ー容量の限られている携帯型のコンピュータにおいて有用である。
実施の形態１乃至実施の形態３で説明した薄膜素子、実施の形態４で説明したトランジ
スタ、実施の形態５で説明した画素トランジスタを適用することで、所望の層に水分を触
れさせることなく本実施の形態の半導体装置を作製することができる。
１００ 基板
１０２ 第１の膜
１０４ 第２の膜
１０６ 第３の膜
１０８ レジストマスク
１１０ マスク層
１１２ 第２の層
１１４ 第１の層
１１６ 第４の膜
１１８ サイドウォール層
１２０ 第５の膜
１２２ 更なるサイドウォール層
２００ 基板
２０２ 導電膜
２０４ レジストマスク
２０６ ゲート電極層
２０８ ゲート絶縁層
２１０ 半導体膜
２１２ 導電膜
２１４ マスク膜
２１６ 第１のレジストマスク
２１８ 第１のマスク層
２２０ 導電層
２２２ 半導体層
２２４ 絶縁膜
２２６ サイドウォール絶縁層
２２８ サイドウォール絶縁層
２３０ 第２のレジストマスク
２３２ 第２のマスク層
２３４ ソース電極及びドレイン電極層
２３６ 保護絶縁膜
２３８ レジストマスク
２４０ 開口部
２４２ 透明導電膜
２４４ レジストマスク
２４６ 画素電極層
３００ 電子書籍
３０１ 筐体
３０３ 筐体
３０５ 表示部
３０６ 光電変換装置
３０７ 表示部
３０８ 光電変換装置
３１１ 軸部
３２１ 電源
３２３ 操作キー
３２５ スピーカ
４００ テレビジョン装置
４０１ 筐体
４０３ 表示部
４０５ スタンド
４０７ 表示部
４０９ 操作キー
４１０ リモコン操作機
４２０ デジタルフォトフレーム
４２１ 筐体
４２３ 表示部
４４１ 上部筐体
４４２ 下部筐体
４４３ 表示部
４４４ キーボード
４４５ 外部接続ポート
４４６ ポインティングデバイス
４４７ 表示部

Claims (3)

  1. ゲート電極と、
    ゲート絶縁膜を介して前記ゲート電極と重なる領域を有する酸化物半導体膜と、
    前記酸化物半導体膜の側面に接する領域を有するサイドウォール絶縁層と、
    前記酸化物半導体層の上面に接する領域を有するソース電極と、
    前記酸化物半導体層の上面に接する領域を有するドレイン電極と、を有し、
    前記サイドウォール絶縁層は、前記酸化物半導体膜の基板上面からの高さと比べて、前記基板上面からの高さが大きい領域を有し、
    前記サイドウォール絶縁層は、前記ソース電極及び前記ドレイン電極と接しないことを特徴とする半導体装置。
  2. 請求項１において、
    前記サイドウォール絶縁層は、前記酸化物半導体膜の側面に接する領域を有する第１の層と、前記第１の層を覆う領域を有する第２の層と、を有することを特徴とする半導体装置。
  3. ゲート電極と、
    ゲート絶縁膜を介して前記ゲート電極と重なる領域を有する酸化物半導体膜と、
    前記酸化物半導体膜の側面に接する領域を有する第１のサイドウォール絶縁層と、
    前記ゲート絶縁膜を介して前記ゲート電極と重なる領域を有する第２のサイドウォール絶縁層と、を有し、
    前記第１のサイドウォール絶縁層は、前記酸化物半導体膜の基板上面からの高さと比べて、前記基板上面からの高さが大きい領域を有し、
    前記第１のサイドウォール絶縁層は、酸化シリコンを有し、
    前記第２のサイドウォール絶縁層は、窒化シリコンを有することを特徴とする半導体装置。
JP2016005738A 2010-10-07 2016-01-15 半導体装置 Expired - Fee Related JP6212576B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010227623 2010-10-07
JP2010227623 2010-10-07

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011217264A Division JP5873283B2 (ja) 2010-10-07 2011-09-30 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2016105496A JP2016105496A (ja) 2016-06-09
JP6212576B2 true JP6212576B2 (ja) 2017-10-11

Family

ID=45924430

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011217264A Expired - Fee Related JP5873283B2 (ja) 2010-10-07 2011-09-30 半導体装置の作製方法
JP2016005738A Expired - Fee Related JP6212576B2 (ja) 2010-10-07 2016-01-15 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011217264A Expired - Fee Related JP5873283B2 (ja) 2010-10-07 2011-09-30 半導体装置の作製方法

Country Status (4)

Country Link
US (2) US9437743B2 (ja)
JP (2) JP5873283B2 (ja)
KR (1) KR101750716B1 (ja)
TW (1) TWI556317B (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5931573B2 (ja) * 2011-05-13 2016-06-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6022880B2 (ja) 2011-10-07 2016-11-09 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP6026839B2 (ja) 2011-10-13 2016-11-16 株式会社半導体エネルギー研究所 半導体装置
US9018629B2 (en) 2011-10-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
WO2014061762A1 (en) 2012-10-17 2014-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2014065301A1 (en) * 2012-10-24 2014-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9569992B2 (en) 2012-11-15 2017-02-14 Semiconductor Energy Laboratory Co., Ltd. Method for driving information processing device, program, and information processing device
KR102153110B1 (ko) 2013-03-06 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체막 및 반도체 장치
US10566455B2 (en) 2013-03-28 2020-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6227396B2 (ja) * 2013-12-20 2017-11-08 株式会社ジャパンディスプレイ 薄膜トランジスタ及びそれを用いた表示装置
DE112015001024T5 (de) * 2014-02-28 2016-12-22 Semiconductor Energy Laboratory Co., Ltd. Eine Halbleitervorrichtung, eine Anzeigevorrichtung, die die Halbleitervorrichtung umfasst, ein Anzeigemodul, das die Anzeigevorrichtung umfasst und ein elektronisches Gerät, das die Halbleitervorrichtung, die Anzeigevorrichtung oder das Anzeigemodul umfasst
US20150263140A1 (en) * 2014-03-14 2015-09-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9633710B2 (en) 2015-01-23 2017-04-25 Semiconductor Energy Laboratory Co., Ltd. Method for operating semiconductor device
KR20200138224A (ko) * 2018-03-02 2020-12-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US11226562B2 (en) * 2018-09-20 2022-01-18 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US11379231B2 (en) 2019-10-25 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Data processing system and operation method of data processing system

Family Cites Families (137)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH07273333A (ja) 1994-03-28 1995-10-20 Sanyo Electric Co Ltd 薄膜トランジスタ及びその製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3407067B2 (ja) 1995-10-26 2003-05-19 株式会社アドバンスト・ディスプレイ 半導体装置の製法
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH10303412A (ja) 1997-04-22 1998-11-13 Sony Corp 半導体装置及びその製造方法
US6143640A (en) 1997-09-23 2000-11-07 International Business Machines Corporation Method of fabricating a stacked via in copper/polyimide beol
JP3358544B2 (ja) 1998-07-01 2002-12-24 日本電気株式会社 電界効果型トランジスタの製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001313396A (ja) * 2000-05-01 2001-11-09 Hitachi Ltd 半導体装置およびその製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2002141514A (ja) 2000-11-07 2002-05-17 Sanyo Electric Co Ltd ボトムゲート型薄膜トランジスタ及びその製造方法
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
GB0210065D0 (en) 2002-05-02 2002-06-12 Koninkl Philips Electronics Nv Electronic devices comprising bottom gate tft's and their manufacture
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP3713036B2 (ja) 2003-04-04 2005-11-02 松下電器産業株式会社 電池搭載集積回路装置
CN100358144C (zh) 2003-04-04 2007-12-26 松下电器产业株式会社 搭载电池的集成电路装置
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4329445B2 (ja) 2003-08-04 2009-09-09 セイコーエプソン株式会社 電気光学装置並びに電子機器
JP2005057035A (ja) 2003-08-04 2005-03-03 Sharp Corp 半導体装置の製造方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
EP2413366B1 (en) 2004-03-12 2017-01-11 Japan Science And Technology Agency A switching element of LCDs or organic EL displays
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
AU2005302962B2 (en) 2004-11-10 2009-05-07 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI445178B (zh) 2005-01-28 2014-07-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP4626410B2 (ja) 2005-06-06 2011-02-09 セイコーエプソン株式会社 半導体装置および半導体装置の製造方法
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577293B (zh) 2005-11-15 2012-09-19 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP2008112909A (ja) * 2006-10-31 2008-05-15 Kochi Prefecture Sangyo Shinko Center 薄膜半導体装置及びその製造方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
JP4591451B2 (ja) * 2007-01-10 2010-12-01 ソニー株式会社 半導体装置および表示装置
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101455308B1 (ko) 2007-12-03 2014-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터의 제작 방법 및 표시 장치의 제작 방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
US8035107B2 (en) 2008-02-26 2011-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
US8101442B2 (en) 2008-03-05 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing EL display device
US7749820B2 (en) 2008-03-07 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, manufacturing method thereof, display device, and manufacturing method thereof
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
CN102210025A (zh) 2008-11-07 2011-10-05 株式会社半导体能源研究所 半导体器件
TWI508304B (zh) * 2008-11-28 2015-11-11 半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR101627728B1 (ko) * 2008-12-30 2016-06-08 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
US8207026B2 (en) 2009-01-28 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor and manufacturing method of display device
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
JP4752925B2 (ja) 2009-02-04 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
JP2010182819A (ja) 2009-02-04 2010-08-19 Sony Corp 薄膜トランジスタおよび表示装置
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
US8679986B2 (en) 2010-10-14 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
JP2012160679A (ja) 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器

Also Published As

Publication number Publication date
KR101750716B1 (ko) 2017-07-11
US9437743B2 (en) 2016-09-06
US9917197B2 (en) 2018-03-13
JP5873283B2 (ja) 2016-03-01
TWI556317B (zh) 2016-11-01
KR20120036269A (ko) 2012-04-17
US20120086000A1 (en) 2012-04-12
US20160336459A1 (en) 2016-11-17
JP2016105496A (ja) 2016-06-09
TW201218282A (en) 2012-05-01
JP2012099796A (ja) 2012-05-24

Similar Documents

Publication Publication Date Title
JP5873283B2 (ja) 半導体装置の作製方法
US9257561B2 (en) Semiconductor device and manufacturing method thereof
JP5848936B2 (ja) 半導体装置の作製方法
TW201622153A (zh) 半導體裝置
JP5759833B2 (ja) 半導体装置及びその作製方法
KR102209874B1 (ko) 반도체 장치 및 그 제작 방법
JP6339632B2 (ja) 薄膜トランジスタの作製方法
JP5951239B2 (ja) 表示装置の作製方法
JP5667868B2 (ja) 半導体装置の作製方法
JP5766022B2 (ja) 半導体装置の作製方法
JP5767073B2 (ja) エッチング方法及び半導体装置の作製方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170110

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170822

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170915

R150 Certificate of patent or registration of utility model

Ref document number: 6212576

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees