JP6138314B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6138314B2
JP6138314B2 JP2016092288A JP2016092288A JP6138314B2 JP 6138314 B2 JP6138314 B2 JP 6138314B2 JP 2016092288 A JP2016092288 A JP 2016092288A JP 2016092288 A JP2016092288 A JP 2016092288A JP 6138314 B2 JP6138314 B2 JP 6138314B2
Authority
JP
Japan
Prior art keywords
transistor
oxide
layer
gate
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016092288A
Other languages
English (en)
Other versions
JP2016186788A (ja
Inventor
誠一 米田
誠一 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2016186788A publication Critical patent/JP2016186788A/ja
Application granted granted Critical
Publication of JP6138314B2 publication Critical patent/JP6138314B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B42—BOOKBINDING; ALBUMS; FILES; SPECIAL PRINTED MATTER
    • B42D—BOOKS; BOOK COVERS; LOOSE LEAVES; PRINTED MATTER CHARACTERISED BY IDENTIFICATION OR SECURITY FEATURES; PRINTED MATTER OF SPECIAL FORMAT OR STYLE NOT OTHERWISE PROVIDED FOR; DEVICES FOR USE THEREWITH AND NOT OTHERWISE PROVIDED FOR; MOVABLE-STRIP WRITING OR READING APPARATUS
    • B42D25/00—Information-bearing cards or sheet-like structures characterised by identification or security features; Manufacture thereof
    • B42D25/30—Identification or security features, e.g. for preventing forgery
    • B42D25/305—Associated digital information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J50/00—Circuit arrangements or systems for wireless supply or distribution of electric power
    • H02J50/10—Circuit arrangements or systems for wireless supply or distribution of electric power using inductive coupling
    • H02J50/12—Circuit arrangements or systems for wireless supply or distribution of electric power using inductive coupling of the resonant type
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/40—Near-field transmission systems, e.g. inductive or capacitive transmission systems characterised by components specially adapted for near-field transmission
    • H04B5/48—Transceivers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/257—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are characterised by top-view geometrical layouts, e.g. interdigitated, semi-circular, annular or L-shaped electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/05—Manufacture or treatment characterised by using material-based technologies using Group III-V technology
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • H10D84/813—Combinations of field-effect devices and capacitor only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C2200/00—Indexing scheme relating to details of modulators or modulation methods covered by H03C
    • H03C2200/0004—Circuit elements of modulators
    • H03C2200/0029—Memory circuits, e.g. ROMs, RAMs, EPROMs, latches, shift registers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J1/00—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J3/00—Continuous tuning
    • H03J3/02—Details
    • H03J3/10—Circuit arrangements for fine tuning, e.g. bandspreading
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Description

本発明の一態様は、半導体装置に関する。
近年、無線通信による電源（電源電圧ともいう）の供給（給電ともいう）、さらには無線
通信によるデータの送受信（データ通信ともいう）が可能な半導体装置の開発が行われて
いる。例えば、半導体装置の一例である携帯型情報端末（例えば携帯電話機など）に無線
通信による給電機能を付加させることができれば、外部給電部との接続による給電が不要
になるため、例えばあらゆる環境下での給電が可能になるなど、より簡便に給電を行うこ
とができる。
また、無線通信によりデータの送受信、データの記録、データの消去などが可能な半導体
装置の一例として、ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ ＩＤｅｎｔｉｆｉｃａ
ｔｉｏｎ）タグを利用した個体識別技術が知られている。ＲＦＩＤタグは、ＲＦタグ、無
線タグ、電子タグ、無線チップとも呼ばれる。また、ＲＦＩＤタグは、タグ内部に認証又
はその他の処理を実行するための集積回路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：Ｉ
Ｃ）などの機能回路が設けられていることから、ＩＣタグ、ＩＣチップ、ＩＣカードとも
呼ばれる。上記半導体装置とのデータの送受信には、無線通信装置（リーダライタなど、
無線通信によるデータ信号の送受信が可能であるもの）を用いる。上記半導体装置を用い
た個体識別技術は、例えば個々の対象物の生産、管理などに用いられ、また、個人認証へ
の応用も期待される。
上記半導体装置では、コイル（アンテナ）などによる共振インダクタンス及び容量素子な
どによる共振容量の値を設定して共振周波数を設定することにより、供給される電源電圧
の値が設定される。しかし、製造工程のばらつきにより、実際の共振周波数が所望の共振
周波数からずれることがある。このとき、工程終了後に共振周波数を再度調整する必要が
ある。
上記問題の対策として、共振周波数調整回路により共振周波数を最適な値に設定する半導
体装置が知られている（例えば特許文献１）。
特許文献１に示す半導体装置では、アンテナに容量素子を並列接続で接続するか否かを制
御トランジスタのゲートの電圧を設定することにより制御する。例えば、上記制御トラン
ジスタがオン状態になり、容量素子がアンテナと並列接続で接続されると、共振周波数が
変化する。
特開２００３−６７６９３号公報
しかしながら、特許文献１に示すような共振周波数の調整が可能な半導体装置では、一度
制御トランジスタのゲートの電圧を設定し、共振周波数を設定しても、例えば回路内にお
ける素子のリーク電流などにより制御トランジスタのゲートの電圧が変化し、共振周波数
がずれてしまう。このため、リーク電流などにより共振周波数がずれるたびに再度共振周
波数を調整しなければならず、共振周波数の調整が煩雑であった。
本発明の一態様では、共振周波数の調整を容易にすることを課題の一つとする。
本発明の一態様では、コイルと、容量素子と、コイル及び容量素子と電気的に接続される
ことにより共振回路を構成する受動素子と、受動素子とコイル及び容量素子とを電気的に
接続するか否かを制御する制御トランジスタを設ける。さらに、オフ電流の低いトランジ
スタを用いた記憶回路にデータを保持することにより、制御トランジスタのゲートの電圧
を保持する。オフ電流の低いトランジスタを用いた記憶回路を用いることにより、リーク
電流などによる制御トランジスタのゲートの電圧の変動を抑制し、共振周波数の調整を容
易にする。
本発明の一態様は、コイルと、コイルと並列接続で電気的に接続される容量素子と、コイ
ルと並列接続で電気的に接続されることにより、コイル及び容量素子と共振回路を構成す
る受動素子と、受動素子とコイル及び容量素子を並列接続で電気的に接続するか否かを制
御する第１の電界効果トランジスタと、記憶回路と、を備え、記憶回路は、チャネルが形
成される酸化物半導体層を含み、ソース及びドレインの一方にデータ信号が入力され、ソ
ース及びドレインの他方の電圧に応じて第１の電界効果トランジスタのゲートの電圧が設
定される第２の電界効果トランジスタを備える半導体装置である。
本発明の一態様により、制御トランジスタのゲートの電圧の設定が容易になるため、共振
周波数の調整が容易になる。
半導体装置の例を説明するための図。 半導体装置の例を説明するための図。 半導体装置の例を説明するための図。 半導体装置の例を説明するための図。 半導体装置の例を説明するための図。 トランジスタの構造例を示す断面模式図。 トランジスタの作製方法例を説明するための断面模式図。 半導体装置の例を説明するための図。 半導体装置の例を説明するための図。 酸化物材料の構造を説明する図。 酸化物材料の構造を説明する図。 酸化物材料の構造を説明する図。 計算によって得られた移動度のゲート電圧依存性を説明する図。 計算によって得られたドレイン電流と移動度のゲート電圧依存性を説明する図。 計算によって得られたドレイン電流と移動度のゲート電圧依存性を説明する図。 計算によって得られたドレイン電流と移動度のゲート電圧依存性を説明する図。 計算に用いたトランジスタの断面構造を説明する図。 酸化物半導体膜を用いたトランジスタ特性のグラフ。 試料１のトランジスタのＢＴ試験後のＶｇ−Ｉｄ特性を示す図。 試料２のトランジスタのＢＴ試験後のＶｇ−Ｉｄ特性を示す図。 試料Ａおよび試料ＢのＸＲＤスペクトルを示す図。 トランジスタのオフ電流と測定時基板温度との関係を示す図。 Ｉｄおよび電界効果移動度のＶｇ依存性を示す図。 基板温度としきい値電圧の関係および基板温度と電界効果移動度の関係を示す図。 半導体装置の上面図及び断面図。 半導体装置の上面図及び断面図。
本発明を説明するための実施の形態の一例について、図面を用いて以下に説明する。なお
、本発明の趣旨及びその範囲から逸脱することなく実施の形態の内容を変更することは、
当業者であれば容易である。よって、本発明は、以下に示す実施の形態の記載内容に限定
されない。
なお、各実施の形態の内容を互いに適宜組み合わせることができる。また、各実施の形態
の内容を互いに置き換えることができる。
また、第１、第２などの序数は、構成要素の混同を避けるために付しており、各構成要素
の数は、序数の数に限定されない。
（実施の形態１）
本実施の形態では、共振周波数の調整が可能な半導体装置の例について説明する。
本実施の形態における半導体装置の例について図１を用いて説明する。
図１（Ａ）に示す半導体装置は、アンテナ（ＡＮＴともいう）１０１と、容量素子１０２
と、受動素子（ＰＥともいう）１０３と、トランジスタ１０４と、記憶回路（ＯＳＭＥＭ
ともいう）１０５と、を備える。
なお、トランジスタは、２つの端子と、印加される電圧により該２つの端子の間に流れる
電流を制御する電流制御端子と、を有する。なお、トランジスタに限らず、素子において
、互いの間に流れる電流が制御される端子を電流端子ともいい、２つの電流端子のそれぞ
れを第１の電流端子及び第２の電流端子ともいう。
また、トランジスタとしては、例えば電界効果トランジスタを用いることができる。電界
効果トランジスタの場合、第１の電流端子は、ソース及びドレインの一方となる端子であ
り、第２の電流端子は、ソース及びドレインの他方となる端子であり、電流制御端子は、
ゲートとなる端子である。
また、一般的に電圧とは、ある二点間における電位の差（電位差ともいう）のことをいう
。しかし、電圧及び電位の値は、回路図などにおいていずれもボルト（Ｖ）で表されるこ
とがあるため、区別が困難である。そこで、本明細書では、特に指定する場合を除き、あ
る一点の電位と基準となる電位（基準電位ともいう）との電位差を、該一点の電圧として
用いる場合がある。
また、容量素子は、第１の電極、第２の電極、並びに第１の電極と第２の電極に重畳する
誘電体層を含む。容量素子における電極としての機能を有する電極を容量電極ともいう。
アンテナ１０１は、コイルとしての機能を有する。アンテナ１０１は、例えば第１端子及
び第２端子を有する。なお、アンテナ１０１が有する端子をアンテナ端子ともいう。
容量素子１０２は、アンテナ１０１に並列接続で電気的に接続される。例えば、容量素子
１０２の第１の容量電極は、アンテナ１０１の第１のアンテナ端子に電気的に接続され、
容量素子１０２の第２の容量電極は、アンテナ１０１の第２のアンテナ端子に電気的に接
続される。なお、容量素子１０２の第１の容量電極及び第２の容量電極の一方又は両方と
、アンテナ１０１との間に、トランジスタなどのスイッチング素子を設けてもよい。
受動素子１０３は、アンテナ１０１及び容量素子１０２と並列接続で電気的に接続される
ことにより、共振回路を構成する。例えば受動素子１０３の１つの端子は、アンテナ１０
１の第１のアンテナ端子に電気的に接続される。
受動素子１０３としては、容量素子（例えば図１（Ｂ−１）における容量素子１３１）、
又はコイルとしての機能を有する素子（例えば図１（Ｂ−２）におけるアンテナ１３２）
などを用いることができる。
トランジスタ１０４は、受動素子１０３とアンテナ１０１及び容量素子１０２を並列接続
で電気的に接続するか否かを制御する機能を有し、制御トランジスタともいう。例えば、
トランジスタ１０４がオン状態になることにより、トランジスタ１０４のソース及びドレ
インを介して、受動素子１０３とアンテナ１０１及び容量素子１０２が並列接続で電気的
に接続される。また、例えばトランジスタ１０４のソース及びドレインの一方は、受動素
子１０３の１つの端子に電気的に接続され、トランジスタ１０４のソース及びドレインの
他方は、アンテナ１０１の第２のアンテナ端子に電気的に接続される。
記憶回路１０５は、トランジスタ１０４のゲートの電圧を保持する機能を有する。
記憶回路１０５は、オフ電流の低い電界効果トランジスタを備える。上記オフ電流の低い
電界効果トランジスタのソース及びドレインの一方には、データ信号が入力され、上記オ
フ電流の低い電界効果トランジスタのソース及びドレインの他方の電圧に応じてトランジ
スタ１０４のゲートの電圧が設定される。なお、上記オフ電流の低い電界効果トランジス
タのソース及びドレインの他方がトランジスタ１０４のゲートに電気的に接続されていて
もよい。また、本実施の形態における半導体装置では、記憶制御回路を設け、記憶制御回
路を用いて制御信号及びデータ信号を入力することにより、記憶回路１０５の動作を制御
してもよい。
オフ電流の低い電界効果トランジスタとしては、例えば酸化物半導体層を含む電界効果ト
ランジスタなどが挙げられる。酸化物半導体層を含む電界効果トランジスタは、従来のシ
リコンなどの半導体層を用いたトランジスタよりオフ電流の低いトランジスタである。上
記酸化物半導体層は、シリコンよりバンドギャップが高く、２ｅＶ以上、好ましくは２．
５ｅＶ以上、より好ましくは３ｅＶ以上である。また、上記酸化物半導体層は、真性（Ｉ
型ともいう）、又は実質的に真性である半導体層であり、上記酸化物半導体層を含むトラ
ンジスタのオフ電流は、チャネル幅１μｍあたり１０ａＡ（１×１０−１７Ａ）以下、好
ましくはチャネル幅１μｍあたり１ａＡ（１×１０−１８Ａ）以下、さらに好ましくはチ
ャネル幅１μｍあたり１０ｚＡ（１×１０−２０Ａ）以下、さらに好ましくはチャネル幅
１μｍあたり１ｚＡ（１×１０−２１Ａ）以下、さらに好ましくはチャネル幅１μｍあた
り１００ｙＡ（１×１０−２２Ａ）以下である。
また、トランジスタ１０４としては、例えば上記酸化物半導体層を含むトランジスタ、又
はチャネルが形成され、元素周期表における第１４族の半導体（シリコンなど）を含有す
る半導体層を含むトランジスタを用いることができる。
なお、アンテナ１０１と並列接続で電気的に接続されるように、他の機能回路を設けても
よい。機能回路は、電圧が入力されることにより特定の機能を有する回路である。
次に、本実施の形態における半導体装置の動作例として図１（Ａ）に示す半導体装置の動
作例について説明する。
図１（Ａ）に示す半導体装置では、コイル（例えばアンテナ１０１）及び容量により共振
回路が構成される。このとき、容量素子１０２の容量値は、半導体装置が動作するために
必要な電圧が供給されるように設定されることが好ましい。図１（Ａ）に示す半導体装置
は、電磁誘導式の半導体装置であるため、アンテナ１０１により電波を受信すると、半導
体装置の共振周波数に応じて電圧が生成される。上記生成された電圧は、半導体装置の他
の機能回路に入力される。また、アンテナ１０１により電波を受信することにより、半導
体装置にデータが入力されてもよい。
さらに、トランジスタ１０４をオン状態又はオフ状態にすることにより、半導体装置の共
振周波数を調整することができる。例えば、記憶回路１０５における、オフ電流の低い電
界効果トランジスタをオン状態にして、データ信号を記憶回路１０５に入力することによ
り、記憶回路１０５にデータ信号のデータを保持し、トランジスタ１０４のゲートの電圧
をデータ信号の電圧に応じた値に設定する。なお、データ信号としては、デジタルデータ
信号又はアナログデータ信号を用いることができる。例えば、アナログデータ信号を用い
ることにより、オン状態のときのトランジスタ１０４のソース及びドレインの間に流れる
電流量の変化量をアナログ値にすることができ、より精細に半導体装置の共振周波数を調
整することができる。
このとき、トランジスタ１０４のゲートの電圧に応じてトランジスタ１０４のチャネル抵
抗の値が変化し、半導体装置の共振周波数が変化する。上記共振周波数ｆは、次の式で表
される。
Ｌは、コイルなどのインダクタンスを表し、Ｃは、容量素子などの容量を表す。
図１（Ｃ）は、受動素子１０３がコイルとしての機能を有するアンテナである場合の半導
体装置における、共振周波数と生成される電圧との関係を示す図である。例えば、図１（
Ｃ）に示すように、トランジスタ１０４がオフ状態のときに共振周波数が値ｆ１であると
き、トランジスタ１０４をオン状態にすることにより、共振周波数を値ｆ１から生成電圧
の大きい値ｆ２に変化させることができる。また、トランジスタ１０４がオン状態で共振
周波数が値ｆ３であるとき、トランジスタ１０４をオフ状態にすることにより、共振周波
数を値ｆ３から生成電圧の大きい値ｆ２に変化させることもできる。
以上が図１（Ａ）に示す半導体装置の動作例の説明である。
なお、例えば、図２に示すように、受動素子１０３、トランジスタ１０４、及び記憶回路
１０５により構成される回路（共振周波数調整回路ともいう）を複数設けてもよい。図２
に示す半導体装置は、アンテナ１０１と、ｎ個（ｎは２以上の自然数）の受動素子１０３
（受動素子１０３＿１乃至受動素子１０３＿ｎ）と、ｎ個のトランジスタ１０４（トラン
ジスタ１０４＿１乃至トランジスタ１０４＿ｎ）と、ｎ個の記憶回路１０５（記憶回路１
０５＿１乃至記憶回路１０５＿ｎ）と、を備える。
ｍ個目（ｍは１乃至ｎの自然数）のトランジスタ１０４＿ｍは、ｍ個目の受動素子１０３
＿ｍと、アンテナ１０１とを並列接続で電気的に接続するか否かを制御する。また、ｍ個
目のトランジスタ１０４＿ｍのゲートの電圧は、ｍ個目の記憶回路１０５＿ｍにより保持
される。なお、それぞれの記憶回路１０５に保持するデータを、それぞれ個別に設定して
もよい。
共振周波数調整回路を複数設けることにより、半導体装置の共振周波数の変化量をアナロ
グ値にすることができ、より精細に半導体装置の共振周波数を調整することができる。
図１及び図２を用いて説明したように、本実施の形態における半導体装置の一例では、制
御トランジスタのオン状態又はオフ状態を制御することにより、受動素子が他の素子と共
振回路を構成するか否かを制御し、半導体装置の共振周波数を適宜変化させることができ
る。よって、例えば半導体装置の製造時において、半導体装置の共振周波数にずれが生じ
た場合であっても、所望の値になるように共振周波数を調整することができる。
さらに、本実施の形態における半導体装置の一例では、オフ電流の低いトランジスタを用
いて記憶回路を構成し、該記憶回路にデータを書き込むのみで、記憶回路に保持されたデ
ータに応じて、制御トランジスタのゲートの電圧を設定することができる。また、記憶回
路のデータの書き換えも容易である。上記オフ電流の低いトランジスタを用いて構成され
た記憶回路は、リーク電流が少なく、電源が供給されない場合であっても、データを長時
間保持することができる。よって、制御トランジスタのゲートの電圧を再設定する回数を
少なくすることができるため、半導体装置の共振周波数の設定が容易になる。また、半導
体装置の消費電力を低減することができる。
（実施の形態２）
本実施の形態では、上記実施の形態１に示す半導体装置の例について説明する。
本実施の形態における半導体装置の例について図３を用いて説明する。なお、図３におい
て、図１に示す半導体装置と同一の符号が付されている構成要素については、図１に示す
半導体装置の説明を適宜援用する。
図３に示す半導体装置は、図１に示す半導体装置と同様に、アンテナ１０１と、容量素子
１０２と、受動素子１０３と、トランジスタ１０４と、記憶回路１０５と、を備える。
アンテナ１０１は、コイルとしての機能を有する。
容量素子１０２は、アンテナ１０１に並列接続で電気的に接続される。
受動素子１０３は、アンテナ１０１及び容量素子１０２と並列接続で電気的に接続される
ことにより、共振回路を構成する。
トランジスタ１０４は、受動素子１０３とアンテナ１０１及び容量素子１０２を並列接続
で電気的に接続するか否かを制御する機能を有する。例えば、トランジスタ１０４のソー
ス及びドレインの一方は、受動素子１０３に電気的に接続される。
さらに、図３に示す記憶回路１０５は、トランジスタ２０１と、容量素子２０２と、を備
える。
トランジスタ２０１のソース及びドレインの一方には、データ信号が入力され、トランジ
スタ２０１のソース及びドレインの他方は、トランジスタ１０４のゲートに電気的に接続
される。
トランジスタ２０１としては、上記実施の形態に示す酸化物半導体層を含むトランジスタ
などのオフ電流の低い電界効果トランジスタを用いることができる。
また、例えば演算回路及びメモリなどを用いてトランジスタ２０１のゲートに制御信号を
供給し、トランジスタ２０１のソース及びドレインの一方にデータ信号を供給することに
よりトランジスタ２０１の動作を制御してもよい。
容量素子２０２の第１の容量電極は、トランジスタ１０４のゲートに電気的に接続される
。また、容量素子２０２の第２の容量電極には所定の電圧が与えられる、又は容量素子２
０２の第２の容量電極は接地される。なお、必ずしも容量素子２０２を設けなくてもよい
。
次に、本実施の形態における半導体装置の動作例として、図３に示す半導体装置の動作例
について説明する。
図３に示す半導体装置では、アンテナ１０１により電波を受信すると、半導体装置の共振
周波数に応じて電圧が生成される。上記生成された電圧は、例えば、半導体装置の他の機
能回路に入力される。
さらに、トランジスタ１０４をオン状態又はオフ状態にすることにより、半導体装置の共
振周波数を調整することができる。
トランジスタ１０４のゲートの電圧を設定する場合、トランジスタ２０１をオン状態にす
る。
トランジスタ２０１がオン状態のとき、トランジスタ１０４のゲートの電圧がデータ信号
の電圧と同等の値になる。
その後、トランジスタ２０１をオフ状態にする。トランジスタ２０１は、オフ電流の低い
トランジスタであるため、トランジスタ２０１をオフ状態にすることにより、トランジス
タ１０４のゲートの電圧を保持することができる。よって、トランジスタ１０４のゲート
の電圧を設定することができる。
以上が図３に示す半導体装置の動作例の説明である。
図３を用いて説明したように、本実施の形態における半導体装置の一例では、制御トラン
ジスタのオン状態又はオフ状態を制御することにより、受動素子が他の素子と共振回路を
構成するか否かを制御し、半導体装置の共振周波数を適宜変化させることができる。よっ
て、例えば、製造時において、半導体装置の共振周波数にずれが生じた場合であっても、
所望の値になるように共振周波数を調整することができる。
さらに、本実施の形態における半導体装置の一例では、オフ電流の低いトランジスタを用
いて記憶回路を構成し、該記憶回路にデータを書き込むのみで、記憶回路に保持されたデ
ータに応じて、制御トランジスタのゲートの電圧を設定することができる。また、記憶回
路のデータの書き換えも容易である。上記オフ電流の低いトランジスタを用いて構成され
た記憶回路では、保持されるデータ（電圧）が半永久的に変動しない。即ち、上記オフ電
流の低いトランジスタを用いて構成された記憶回路は、リーク電流が少なく、劣化しにく
く、電源が供給されない場合であっても、データを長時間保持することができる。よって
、制御トランジスタのゲートの電圧を再設定する回数を少なくすることができるため、半
導体装置の共振周波数の設定が容易になる。また、半導体装置の消費電力を低減すること
ができる。
（実施の形態３）
本実施の形態では、上記実施の形態１に示す半導体装置の他の例について説明する。
本実施の形態における記憶回路の例について図４を用いて説明する。図４は、本実施の形
態における記憶回路を説明するための図である。なお、図４において、図１に示す半導体
装置と同一の符号が付されている構成要素については、図１に示す半導体装置の説明を適
宜援用する。
図４（Ａ）及び図４（Ｂ）に示す半導体装置は、図１に示す半導体装置と同様に、アンテ
ナ１０１と、容量素子１０２と、受動素子１０３と、トランジスタ１０４と、記憶回路１
０５と、を備える。
アンテナ１０１は、コイルとしての機能を有する。
容量素子１０２は、アンテナ１０１に並列接続で電気的に接続される。
受動素子１０３は、アンテナ１０１及び容量素子１０２と並列接続で電気的に接続される
ことにより、共振回路を構成する。
トランジスタ１０４は、受動素子１０３とアンテナ１０１及び容量素子１０２を並列接続
で電気的に接続するか否かを制御する機能を有する。例えば、トランジスタ１０４のソー
ス及びドレインの一方は、受動素子１０３に電気的に接続される。
さらに、図４（Ａ）及び図４（Ｂ）に示す記憶回路１０５は、トランジスタ３０１と、容
量素子３０２と、トランジスタ３０３と、負荷となる電子素子（ＬＤともいう）３０４と
、を備える。
トランジスタ３０１のソース及びドレインの一方には、データ信号が入力される。
トランジスタ３０１としては、上記実施の形態に示す酸化物半導体層を含むトランジスタ
などのオフ電流の低い電界効果トランジスタを用いることができる。
また、例えば演算回路及びメモリなどを用いてトランジスタ３０１のゲートに制御信号を
供給し、トランジスタ３０１のソース及びドレインの一方にデータ信号を供給することに
よりトランジスタ３０１の動作を制御してもよい。
容量素子３０２の第１の容量電極は、トランジスタ３０１のソース及びドレインの他方に
電気的に接続される。また、容量素子３０２の第２の容量電極には所定の電圧が与えられ
る。また、これに限定されず、容量素子３０２の第２の容量電極を接地してもよい。なお
、必ずしも容量素子３０２を設けなくてもよい。
トランジスタ３０３のソース及びドレインの一方の電圧は、アンテナ１０１により受信す
る電波に応じて変化し、トランジスタ３０３のソース及びドレインの他方は、トランジス
タ１０４のゲートに電気的に接続され、トランジスタ３０３のゲートは、トランジスタ３
０１のソース及びドレインの他方に電気的に接続される。例えば、トランジスタ３０３の
ソース及びドレインの一方は、アンテナ１０１の第１のアンテナ端子に電気的に接続され
、トランジスタ３０３のソース及びドレインの他方は、負荷となる電子素子３０４を介し
てアンテナ１０１の第２のアンテナ端子に電気的に接続される。
トランジスタ３０３としては、例えばＰチャネル型トランジスタを用いることが好ましい
。また、トランジスタ３０３としては、例えば元素周期表における第１４族の半導体（シ
リコンなど）を含有する半導体層を含むトランジスタを用いることができる。
負荷となる電子素子３０４は、トランジスタ３０３のソース及びドレインの他方の電圧を
基準となる値にリセットする機能を有する。負荷となる電子素子３０４としては、例えば
抵抗素子、ダイオード、又はスイッチング素子などが挙げられ、スイッチング素子として
は、例えばトランジスタなどが挙げられる。なお、必ずしも負荷となる電子素子３０４を
設けなくてもよく、代わりに寄生抵抗などを利用してもよい。
さらに、図４（Ｂ）に示す半導体装置は、整流回路１０６を備える。整流回路１０６は、
アンテナ１０１により電波を受信することにより生成される電圧を整流する機能を有する
。なお、必ずしも整流回路１０６を設けなくてもよいが、整流回路１０６を設けることに
より、電圧の印加によるトランジスタ３０３の劣化を抑制することができる。
次に、本実施の形態における半導体装置の動作例として、図４（Ａ）に示す半導体装置の
動作例について説明する。
図４（Ａ）に示す半導体装置では、アンテナ１０１により電波を受信すると、半導体装置
の共振周波数に応じて電圧が生成される。上記生成された電圧は、例えば、半導体装置の
他の機能回路に入力される。
さらに、図４（Ａ）に示す半導体装置では、アンテナ１０１により電波を受信することに
より、素子が破壊されるような電圧が供給されるときに、トランジスタ１０４のゲートの
電圧を変化させ、トランジスタ１０４のチャネル抵抗の値を変化させ、共振周波数を変化
させることができる。上記方法例について以下に説明する。
まず、トランジスタ３０１をオン状態にする。
トランジスタ３０１がオン状態のとき、トランジスタ３０３のゲートの電圧がデータ信号
の電圧と同等の値になる。該データ信号の電圧は、素子が破壊される電圧の値に応じて設
定される。
その後、トランジスタ３０１をオフ状態にする。トランジスタ３０１は、オフ電流の低い
トランジスタであるため、トランジスタ３０１をオフ状態にすることにより、トランジス
タ３０３のゲートの電圧を保持することができる。よって、トランジスタ３０３のゲート
の電圧を設定することができる。
このとき、アンテナ１０１により電波を受信することにより、生成される電圧の値が、素
子が破壊される値ではない場合、トランジスタ３０３はオフ状態である。このとき、負荷
となる電子素子３０４によりトランジスタ１０４のゲートの電圧は、基準値にリセットさ
れる。
また、アンテナ１０１により電波を受信することにより、生成される電圧の値が、素子が
破壊される値である場合、トランジスタ３０３のゲートとソースの間の電圧に応じてトラ
ンジスタ３０３がオン状態になる。さらに、トランジスタ３０３がオン状態になることに
より、トランジスタ１０４のゲートの電圧が変化する。よって、トランジスタ１０４のゲ
ートの電圧に応じてトランジスタ１０４のチャネル抵抗の値が変化し、トランジスタ１０
４がオン状態になると共振周波数が変化する。
以上が、図４（Ａ）に示す半導体装置の動作例の説明である。
図４を用いて説明したように、本実施の形態における半導体装置の一例では、制御トラン
ジスタのオン状態又はオフ状態を制御することにより、受動素子が他の素子と共振回路を
構成するか否かを制御し、半導体装置の共振周波数を適宜変化させることができる。よっ
て、例えば、半導体装置の製造時において、半導体装置の共振周波数にずれが生じた場合
であっても、所望の値になるように共振周波数を調整することができる。
さらに、本実施の形態における半導体装置の一例では、オフ電流の低いトランジスタを用
いて記憶回路を構成し、該記憶回路にデータを書き込むのみで、記憶回路に保持されたデ
ータに応じて、制御トランジスタのゲートの電圧を設定することができる。また、記憶回
路のデータの書き換えも容易である。上記オフ電流の低いトランジスタを用いて構成され
た記憶回路では、保持されるデータ（電圧）が半永久的に変動しない。即ち、上記オフ電
流の低いトランジスタを用いて構成された記憶回路は、リーク電流が少なく、劣化しにく
く、電源が供給されない場合であっても、データを長時間保持することができる。よって
、制御トランジスタのゲートの電圧を再設定する回数を少なくすることができるため、半
導体装置の共振周波数の設定が容易になる。また、半導体装置の消費電力を低減すること
ができる。
また、本実施の形態における半導体装置の一例では、アンテナにより電波を受信すること
により供給される電圧に応じて共振周波数を変化させることができる。よって、例えば素
子が破壊されるような電圧が印加される場合に共振周波数を変化させて生成される電圧の
値を調整することができる。よって、受動素子及び制御トランジスタを含む回路を保護回
路として機能させることができ、半導体装置の信頼性を向上させることができる。
（実施の形態４）
本実施の形態では、上記実施の形態１に示す半導体装置の他の例について説明する。
本実施の形態における半導体装置の例について図５を用いて説明する。図５は、本実施の
形態における半導体装置の例を説明するための図である。なお、図５において、図１に示
す半導体装置と同一の符号が付されている構成要素については、図１に示す半導体装置の
説明を適宜援用する。
図５（Ａ）及び図５（Ｂ）に示す半導体装置は、図１に示す半導体装置と同様に、アンテ
ナ１０１と、容量素子１０２と、受動素子１０３と、トランジスタ１０４と、記憶回路１
０５と、を備える。
アンテナ１０１は、コイルとしての機能を有する。
容量素子１０２は、アンテナ１０１に並列接続で電気的に接続される。
受動素子１０３は、アンテナ１０１及び容量素子１０２と並列接続で電気的に接続される
ことにより、共振回路を構成する。
トランジスタ１０４は、受動素子１０３とアンテナ１０１及び容量素子１０２が並列接続
で電気的に接続されるか否かを制御する機能を有する。例えば、トランジスタ１０４のソ
ース及びドレインの一方は、受動素子１０３に電気的に接続される。
さらに、記憶回路１０５は、トランジスタ４０１と、容量素子４０２と、トランジスタ４
０３と、負荷となる電子素子４０４と、容量素子４０５と、トランジスタ４０６と、を備
える。
トランジスタ４０１のソース及びドレインの一方には、データ信号Ｄ１が入力される。
トランジスタ４０１としては、上記実施の形態に示す酸化物半導体層を含むトランジスタ
などのオフ電流の低い電界効果トランジスタを用いることができる。
また、例えば演算回路及びメモリなどを用いてトランジスタ４０１のゲートに制御信号Ｃ
ＴＬ１を供給し、トランジスタ４０１のソース及びドレインの一方にデータ信号Ｄ１を供
給することによりトランジスタ４０１の動作を制御してもよい。
容量素子４０２の第１の容量電極は、トランジスタ４０１のソース及びドレインの他方に
電気的に接続される。なお、必ずしも容量素子４０２を設けなくてもよい。
トランジスタ４０３のソース及びドレインの一方の電圧は、アンテナ１０１により受信す
る電波に応じて変化し、トランジスタ４０３のゲートは、トランジスタ４０１のソース及
びドレインの他方に電気的に接続される。例えば、トランジスタ４０３のソース及びドレ
インの一方は、アンテナ１０１の第１のアンテナ端子に電気的に接続され、トランジスタ
４０３のソース及びドレインの他方は、負荷となる電子素子４０４を介してアンテナ１０
１の第２のアンテナ端子に電気的に接続される。
トランジスタ４０３としては、例えばＰチャネル型トランジスタを用いることが好ましい
。また、トランジスタ４０３としては、例えば元素周期表における第１４族の半導体（シ
リコンなど）を含有する半導体層を含むトランジスタを用いることができる。
負荷となる電子素子４０４は、トランジスタ４０３のソース及びドレインの他方の電圧を
基準となる値にリセットする機能を有する。負荷となる電子素子４０４としては、例えば
抵抗素子又はスイッチング素子などが挙げられ、スイッチング素子としては、例えばトラ
ンジスタなどが挙げられる。なお、必ずしも負荷となる電子素子４０４を設けなくてもよ
く、代わりに寄生抵抗などを利用してもよい。
容量素子４０５の第１の容量電極は、トランジスタ４０３のソース及びドレインの他方に
電気的に接続され、容量素子４０５の第２の容量電極は、トランジスタ１０４のゲートに
電気的に接続される。
トランジスタ４０６のソース及びドレインの一方には、トランジスタ４０１のソース及び
ドレインの一方と同じデータ信号が入力され、トランジスタ４０６のソース及びドレイン
の他方は、トランジスタ１０４のゲートに電気的に接続される。なお、トランジスタ４０
６のソース及びドレインの一方に、トランジスタ４０１のソース及びドレインの一方と異
なるデータ信号（ここではデータ信号Ｄ２）が入力されてもよい。
トランジスタ４０６としては、上記実施の形態に示す酸化物半導体層を含むトランジスタ
などのオフ電流の低い電界効果トランジスタを用いることができる。
また、例えば演算回路及びメモリなどを用いてトランジスタ４０６のゲートに、トランジ
スタ４０１のゲートと同じ制御信号ＣＴＬ１を供給し、トランジスタ４０１のソース及び
ドレインの一方にデータ信号Ｄ１又はデータ信号Ｄ２を供給することによりトランジスタ
４０１の動作を制御してもよい。また、トランジスタ４０６のゲートに、トランジスタ４
０１のゲートと異なる制御信号（ここでは制御信号ＣＴＬ２）を供給してもよい。
さらに、図５（Ｂ）に示す半導体装置は、整流回路１０６を備える。整流回路１０６は、
アンテナ１０１により電波を受信することにより、生成される電圧を整流する機能を有す
る。なお、必ずしも整流回路１０６を設けなくてもよいが、整流回路１０６を設けること
により、電圧の印加によるトランジスタ４０３の劣化を抑制することができる。
次に、図５に示す半導体装置の動作例として、図５（Ａ）に示す半導体装置の動作例につ
いて説明する。
図５（Ａ）に示す半導体装置では、アンテナ１０１により電波を受信すると、半導体装置
の共振周波数に応じて電圧が生成される。上記生成された電圧は、例えば、半導体装置の
他の機能回路に入力される。
さらに、図５（Ａ）に示す半導体装置では、トランジスタ１０４のゲートの電圧を設定し
、さらに、アンテナ１０１により電波を受信することにより、素子が破壊されるような電
圧が供給されるときに、トランジスタ１０４のゲートの電圧を変化させ、トランジスタ１
０４のチャネル抵抗の値を変化させ、共振周波数を変化させ、その後、アンテナ１０１に
より電波を受信することにより、素子が破壊されるような電圧が供給されなくなったとき
に、トランジスタ１０４のゲートの電圧を予め設定しておいた電圧に戻すことができる。
上記方法例について以下に説明する。
まず、トランジスタ４０１及びトランジスタ４０６をオン状態にする。
トランジスタ４０１がオン状態のとき、トランジスタ４０３のゲートの電圧がデータ信号
Ｄ１の電圧と同等の値になる。
また、トランジスタ４０６がオン状態のとき、トランジスタ１０４のゲートの電圧がデー
タ信号Ｄ１又はデータ信号Ｄ２の電圧と同等の値になる。
なお、データ信号Ｄ１の電圧の値が一定の値より大きいとき、トランジスタ４０３のゲー
トの電圧は、トランジスタ４０３がオフ状態になる値に設定することが好ましい。例えば
、トランジスタ１０４がＮチャネル型トランジスタであり、トランジスタ４０３がＰチャ
ネル型トランジスタの場合には、トランジスタ１０４のゲートの電圧とトランジスタ４０
３のゲートの電圧を電源電圧以上の値に設定する。これにより、トランジスタ１０４のゲ
ートの電圧が一定の値以上のときに、アンテナ１０１により電波を受信することにより、
素子が破壊されるような電圧が供給される場合であっても、トランジスタ１０４のゲート
に必要以上の電圧が印加されることを防ぐことができる。また、トランジスタ１０４のゲ
ートの電圧を再設定するときは、データ信号Ｄ１の値に応じてトランジスタ４０３のゲー
トの電圧を再設定してもよい。
その後、トランジスタ４０１及びトランジスタ４０６をオフ状態にする。トランジスタ４
０１及びトランジスタ４０６は、オフ電流の低いトランジスタであるため、トランジスタ
４０１及びトランジスタ４０６をオフ状態にすることにより、トランジスタ４０３のゲー
トの電圧を保持することができる。よって、トランジスタ４０３のゲートの電圧を設定す
ることができる。
このとき、アンテナ１０１により電波を受信することにより、素子が破壊されるような電
圧が供給されない場合、トランジスタ１０４のゲートの電圧が入力されたデータ信号に応
じた値になる。このとき、負荷となる電子素子４０４によりトランジスタ１０４のゲート
の電圧は、基準値にリセットされる。
また、データ信号Ｄ１の値が、トランジスタ１０４がオフ状態になる値であり、且つアン
テナ１０１により電波を受信することにより、供給される電圧の値が、素子が破壊される
値である場合、トランジスタ４０３のゲートとソース及びドレインの一方の間の電圧に応
じてトランジスタ４０３がオン状態になる。さらに、トランジスタ４０３がオン状態にな
ることにより、容量素子４０５の第１の容量電極の電圧がトランジスタ４０３のチャネル
抵抗の値に応じて変化する。さらに、容量結合により容量素子４０５の第２の容量電極の
電圧が第１の容量電極の電圧の変化に応じて変化するため、トランジスタ１０４のゲート
の電圧が変化する。よって、トランジスタ１０４のゲートの電圧に応じてトランジスタ１
０４のチャネル抵抗の値が変化し、トランジスタ１０４がオン状態になると共振周波数が
変化する。
その後、アンテナ１０１により電波を受信することにより、素子が破壊されるような電圧
が供給されなくなったときには、容量素子４０５の第１の容量電極の電圧が変化し、トラ
ンジスタ４０３がオフ状態になり、トランジスタ１０４のゲートの電圧も通常の値に変化
する。このとき、負荷となる電子素子４０４によりトランジスタ１０４のゲートの電圧は
、基準値にリセットされる。
以上が図５（Ａ）に示す半導体装置の動作例の説明である。
図５を用いて説明したように、本実施の形態における半導体装置の一例では、制御トラン
ジスタのオン状態又はオフ状態を制御することにより、受動素子が共振回路を構成するか
否かを制御し、半導体装置の共振周波数を適宜変化させることができる。よって、例えば
半導体装置の製造時において、半導体装置の共振周波数にずれが生じた場合であっても、
所望の値になるように共振周波数を調整することができる。
さらに、本実施の形態における半導体装置の一例では、オフ電流の低いトランジスタを用
いて記憶回路を構成し、該記憶回路にデータを書き込むのみで、記憶回路に保持されたデ
ータに応じて、制御トランジスタのゲートの電圧を設定することができる。また、記憶回
路のデータの書き換えも容易である。上記オフ電流の低いトランジスタを用いて構成され
た記憶回路では、保持されるデータ（電圧）が半永久的に変動しない。即ち、上記オフ電
流の低いトランジスタを用いて構成された記憶回路は、リーク電流が少なく、劣化しにく
く、電源が供給されない場合であっても、データを長時間保持することができる。よって
、制御トランジスタのゲートの電圧を再設定する回数を少なくすることができるため、半
導体装置の共振周波数の設定が容易になる。また、半導体装置の消費電力を低減すること
ができる。
また、本実施の形態における半導体装置の一例では、容量素子を利用して、素子が破壊さ
れるような電圧が印加される状態になったときに共振周波数を変化させ、その後素子が破
壊されない電圧が印加される状態に変化したときに共振周波数を元に戻すことができる。
よって、受動素子及び制御トランジスタを含む回路を保護回路として機能させることがで
き、半導体装置の信頼性を向上させることができる。
（実施の形態５）
本実施の形態では、上記実施の形態に示す半導体装置のトランジスタに適用可能な酸化物
半導体層を含むトランジスタの例について説明する。
上記酸化物半導体層を含むトランジスタの構造例について、図６を用いて説明する。図６
は、本実施の形態におけるトランジスタの構造例を示す断面模式図である。
図６（Ａ）に示すトランジスタは、導電層６０１＿Ａと、絶縁層６０２＿Ａと、半導体層
６０３＿Ａと、導電層６０５ａ＿Ａと、導電層６０５ｂ＿Ａと、絶縁層６０６＿Ａと、導
電層６０８＿Ａと、を含む。
導電層６０１＿Ａは、被素子形成層６００＿Ａの上に設けられる。
絶縁層６０２＿Ａは、導電層６０１＿Ａの上に設けられる。
半導体層６０３＿Ａは、絶縁層６０２＿Ａを介して導電層６０１＿Ａに重畳する。
導電層６０５ａ＿Ａ及び導電層６０５ｂ＿Ａのそれぞれは、半導体層６０３＿Ａの上に設
けられ、半導体層６０３＿Ａに電気的に接続される。
絶縁層６０６＿Ａは、半導体層６０３＿Ａ、導電層６０５ａ＿Ａ、及び導電層６０５ｂ＿
Ａの上に設けられる。
導電層６０８＿Ａは、絶縁層６０６＿Ａを介して半導体層６０３＿Ａに重畳する。
なお、必ずしも導電層６０１＿Ａ及び導電層６０８＿Ａの一方を設けなくてもよい。また
、導電層６０８＿Ａを設けない場合には、絶縁層６０６＿Ａを設けなくてもよい。
図６（Ｂ）に示すトランジスタは、導電層６０１＿Ｂと、絶縁層６０２＿Ｂと、半導体層
６０３＿Ｂと、導電層６０５ａ＿Ｂと、導電層６０５ｂ＿Ｂと、絶縁層６０６＿Ｂと、導
電層６０８＿Ｂと、を含む。
導電層６０１＿Ｂは、被素子形成層６００＿Ｂの上に設けられる。
絶縁層６０２＿Ｂは、導電層６０１＿Ｂの上に設けられる。
導電層６０５ａ＿Ｂ及び導電層６０５ｂ＿Ｂのそれぞれは、絶縁層６０２＿Ｂの一部の上
に設けられる。
半導体層６０３＿Ｂは、導電層６０５ａ＿Ｂ及び導電層６０５ｂ＿Ｂの上に設けられ、導
電層６０５ａ＿Ｂ及び導電層６０５ｂ＿Ｂに電気的に接続される。また、半導体層６０３
＿Ｂは、絶縁層６０２＿Ｂを介して導電層６０１＿Ｂに重畳する。
絶縁層６０６＿Ｂは、半導体層６０３＿Ｂ、導電層６０５ａ＿Ｂ、及び導電層６０５ｂ＿
Ｂの上に設けられる。
導電層６０８＿Ｂは、絶縁層６０６＿Ｂを介して半導体層６０３＿Ｂに重畳する。
なお、必ずしも導電層６０１＿Ｂ及び導電層６０８＿Ｂの一方を設けなくてもよい。導電
層６０８＿Ｂを設けない場合には、絶縁層６０６＿Ｂを設けなくてもよい。
図６（Ｃ）に示すトランジスタは、導電層６０１＿Ｃと、絶縁層６０２＿Ｃと、半導体層
６０３＿Ｃと、導電層６０５ａ＿Ｃと、導電層６０５ｂ＿Ｃと、を含む。
半導体層６０３＿Ｃは、領域６０４ａ＿Ｃ及び領域６０４ｂ＿Ｃを含む。領域６０４ａ＿
Ｃ及び領域６０４ｂ＿Ｃは、互いに離間し、それぞれドーパントが添加された領域である
。なお、領域６０４ａ＿Ｃ及び領域６０４ｂ＿Ｃの間の領域がチャネル形成領域になる。
半導体層６０３＿Ｃは、被素子形成層６００＿Ｃの上に設けられる。
導電層６０５ａ＿Ｃ及び導電層６０５ｂ＿Ｃは、半導体層６０３＿Ｃの上に設けられ、半
導体層６０３＿Ｃに電気的に接続される。また、導電層６０５ａ＿Ｃ及び導電層６０５ｂ
＿Ｃの側面は、テーパ状である。
また、導電層６０５ａ＿Ｃは、領域６０４ａ＿Ｃの一部に重畳するが、必ずしもこれに限
定されない。導電層６０５ａ＿Ｃを領域６０４ａ＿Ｃの一部に重畳させることにより、導
電層６０５ａ＿Ｃ及び領域６０４ａ＿Ｃの間の抵抗値を小さくすることができる。また、
導電層６０５ａ＿Ｃに重畳する半導体層６０３＿Ｃの領域の全てが領域６０４ａ＿Ｃでも
よい。
また、導電層６０５ｂ＿Ｃは、領域６０４ｂ＿Ｃの一部に重畳するが、必ずしもこれに限
定されない。導電層６０５ｂ＿Ｃを領域６０４ｂ＿Ｃの一部に重畳させることにより、導
電層６０５ｂ＿Ｃ及び領域６０４ｂ＿Ｃの間の抵抗値を小さくすることができる。また、
導電層６０５ｂ＿Ｃに重畳する半導体層６０３＿Ｃの領域の全てが領域６０４ｂ＿Ｃでも
よい。
絶縁層６０２＿Ｃは、半導体層６０３＿Ｃ、導電層６０５ａ＿Ｃ、及び導電層６０５ｂ＿
Ｃの上に設けられる。
導電層６０１＿Ｃは、絶縁層６０２＿Ｃを介して半導体層６０３＿Ｃに重畳する。絶縁層
６０２＿Ｃを介して導電層６０１＿Ｃと重畳する半導体層６０３＿Ｃの領域がチャネル形
成領域になる。
また、図６（Ｄ）に示すトランジスタは、導電層６０１＿Ｄと、絶縁層６０２＿Ｄと、半
導体層６０３＿Ｄと、導電層６０５ａ＿Ｄと、導電層６０５ｂ＿Ｄと、を含む。
導電層６０５ａ＿Ｄ及び導電層６０５ｂ＿Ｄは、被素子形成層６００＿Ｄの上に設けられ
る。また、導電層６０５ａ＿Ｄ及び導電層６０５ｂ＿Ｄの側面は、テーパ状である。
半導体層６０３＿Ｄは、領域６０４ａ＿Ｄ及び領域６０４ｂ＿Ｄと、を含む。領域６０４
ａ＿Ｄ及び領域６０４ｂ＿Ｄは、互いに離間し、それぞれドーパントが添加された領域で
ある。また、領域６０４ａ＿Ｄ及び領域６０４ｂ＿Ｄの間の領域がチャネル形成領域にな
る。半導体層６０３＿Ｄは、例えば導電層６０５ａ＿Ｄ、導電層６０５ｂ＿Ｄ、及び被素
子形成層６００＿Ｄの上に設けられ、導電層６０５ａ＿Ｄ及び導電層６０５ｂ＿Ｄに電気
的に接続される。
領域６０４ａ＿Ｄは、導電層６０５ａ＿Ｄに電気的に接続される。
領域６０４ｂ＿Ｄは、導電層６０５ｂ＿Ｄに電気的に接続される。
絶縁層６０２＿Ｄは、半導体層６０３＿Ｄの上に設けられる。
導電層６０１＿Ｄは、絶縁層６０２＿Ｄを介して半導体層６０３＿Ｄに重畳する。絶縁層
６０２＿Ｄを介して導電層６０１＿Ｄと重畳する半導体層６０３＿Ｄの領域がチャネル形
成領域になる。
さらに、図６（Ａ）乃至図６（Ｄ）に示す各構成要素について説明する。
被素子形成層６００＿Ａ乃至被素子形成層６００＿Ｄとしては、例えば絶縁層、又は絶縁
表面を有する基板などを用いることができる。また、予め素子が形成された層を被素子形
成層６００＿Ａ乃至被素子形成層６００＿Ｄとして用いることもできる。
導電層６０１＿Ａ乃至導電層６０１＿Ｄのそれぞれは、トランジスタのゲートとしての機
能を有する。なお、トランジスタのゲートとしての機能を有する層をゲート電極又はゲー
ト配線ともいう。
導電層６０１＿Ａ乃至導電層６０１＿Ｄとしては、例えばモリブデン、マグネシウム、チ
タン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、若しくはスカン
ジウムなどの金属材料、又はこれらを主成分とする合金材料の層を用いることができる。
また、導電層６０１＿Ａ乃至導電層６０１＿Ｄの形成に適用可能な材料の層の積層により
、導電層６０１＿Ａ乃至導電層６０１＿Ｄを構成することもできる。
絶縁層６０２＿Ａ乃至絶縁層６０２＿Ｄのそれぞれは、トランジスタのゲート絶縁層とし
ての機能を有する。
絶縁層６０２＿Ａ乃至絶縁層６０２＿Ｄとしては、例えば酸化シリコン層、窒化シリコン
層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム
層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハフニウム層を用いる
ことができる。また、絶縁層６０２＿Ａ乃至絶縁層６０２＿Ｄに適用可能な材料の層の積
層により絶縁層６０２＿Ａ乃至絶縁層６０２＿Ｄを構成することもできる。
また、絶縁層６０２＿Ａ乃至絶縁層６０２＿Ｄとしては、例えば元素周期表における第１
３族元素及び酸素元素を含む材料の絶縁層を用いることもできる。例えば、半導体層６０
３＿Ａ乃至半導体層６０３＿Ｄが第１３族元素を含む場合に、半導体層６０３＿Ａ乃至半
導体層６０３＿Ｄに接する絶縁層として第１３族元素を含む絶縁層を用いることにより、
該絶縁層と酸化物半導体層との界面の状態を良好にすることができる。
第１３族元素及び酸素元素を含む材料としては、例えば酸化ガリウム、酸化アルミニウム
、酸化アルミニウムガリウム、酸化ガリウムアルミニウムなどが挙げられる。なお、酸化
アルミニウムガリウムとは、ガリウムの含有量（原子％）よりアルミニウムの含有量（原
子％）が多い物質のことをいい、酸化ガリウムアルミニウムとは、ガリウムの含有量（原
子％）がアルミニウムの含有量（原子％）以上の物質のことをいう。例えば、Ａｌ２Ｏｘ
（ｘ＝３＋α、αは０より大きく１より小さい値）、Ｇａ２Ｏｘ（ｘ＝３＋α、αは０よ
り大きく１より小さい値）、又はＧａｘＡｌ２−ｘＯ３＋α（ｘは０より大きく２より小
さい値、αは０より大きく１より小さい値）で表記される材料を用いることもできる。
また、絶縁層６０２＿Ａ乃至絶縁層６０２＿Ｄに適用可能な材料の層の積層により絶縁層
６０２＿Ａ乃至絶縁層６０２＿Ｄを構成することもできる。例えば、複数のＧａ２Ｏｘで
表記される酸化ガリウムを含む層の積層により絶縁層６０２＿Ａ乃至絶縁層６０２＿Ｄを
構成してもよい。また、Ｇａ２Ｏｘで表記される酸化ガリウムを含む絶縁層及びＡｌ２Ｏ
ｘで表記される酸化アルミニウムを含む絶縁層の積層により絶縁層６０２＿Ａ乃至絶縁層
６０２＿Ｄを構成してもよい。
半導体層６０３＿Ａ乃至半導体層６０３＿Ｄのそれぞれは、トランジスタのチャネルが形
成される層としての機能を有する。半導体層６０３＿Ａ乃至半導体層６０３＿Ｄに用いる
酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むこと
が好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物半導体を用いたトラ
ンジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガ
リウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有
することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有することが好
ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ましい。
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（
Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム
（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホル
ミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ル
テチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化
物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系
酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の
酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系
酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸
化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化
物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物
、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、
Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉ
ｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ
−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉ
ｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−
Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用
いることができる。
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分とし
て有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧ
ａとＺｎ以外の金属元素が入っていてもよい。
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）
で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた
一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ３ＳｎＯ５
（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
また、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：Ｇａ
：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化
物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：
１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／
６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原
子数比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
しかし、これらに限られず、必要とする半導体特性（移動度、しきい値、ばらつき等）に
応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キ
ャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間結合距離、密度
等を適切なものとすることが好ましい。
例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしなが
ら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低減することにより移動度を上
げることができる。
また、Ｉｎ、Ｇａ、Ｚｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ＋ｃ＝１）
である酸化物が、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋Ｃ＝１）の酸化物
の組成の近傍であるとは、ａ、ｂ、ｃが、（ａ―Ａ）２＋（ｂ―Ｂ）２＋（ｃ―Ｃ）２≦
ｒ２を満たすことをいう。ｒとしては、例えば、０．０５とすればよい。他の酸化物でも
同様である。
酸化物半導体は単結晶でも、非単結晶でもよい。後者の場合、アモルファスでも、多結晶
でもよい。また、アモルファス中に結晶性を有する部分を含む構造でも、非アモルファス
でもよい。
アモルファス状態の酸化物半導体は、比較的容易に平坦な表面を得ることができるため、
これを用いてトランジスタを作製した際の界面散乱を低減でき、比較的容易に、比較的高
い移動度を得ることができる。
また、結晶性を有する酸化物半導体では、よりバルク内欠陥を低減することができ、表面
の平坦性を高めればアモルファス状態の酸化物半導体以上の移動度を得ることができる。
表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましく
、具体的には、平均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは０．３ｎｍ以下、より好ま
しくは０．１ｎｍ以下の表面上に形成するとよい。
なお、Ｒａは、ＪＩＳ Ｂ０６０１で定義されている中心線平均粗さを面に対して適用で
きるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均し
た値」と表現でき、以下の式にて定義される。
なお、上記において、Ｓ０は、測定面（座標（ｘ１，ｙ１）（ｘ１，ｙ２）（ｘ２，ｙ１
）（ｘ２，ｙ２）で表される４点によって囲まれる長方形の領域）の面積を指し、Ｚ０は
測定面の平均高さを指す。Ｒａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ
Ｍｉｃｒｏｓｃｏｐｅ）にて評価可能である。なお、測定面は、全測定データの示す面で
あり、三つパラメータ（ｘ，ｙ，ｚ）から成り立っており、ｚ＝ｆ（ｘ，ｙ）で表される
。
ここで、ｃ軸配向し、かつａｂ面、表面または界面の方向から見て三角形状または六角形
状の原子配列を有し、ｃ軸においては金属原子が層状または金属原子と酸素原子とが層状
に配列しており、ａｂ面においてはａ軸またはｂ軸の向きが異なる（ｃ軸を中心に回転し
た）結晶（ＣＡＡＣ：Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌともいう。）を含
む酸化物について説明する。
ＣＡＡＣを含む酸化物とは、広義に、非単結晶であって、そのａｂ面に垂直な方向から見
て、三角形、六角形、正三角形または正六角形の原子配列を有し、かつｃ軸方向に垂直な
方向から見て、金属原子が層状、または金属原子と酸素原子が層状に配列した相を含む酸
化物をいう。
ＣＡＡＣを含む酸化物は単結晶ではないが、非晶質のみから形成されているものでもない
。また、ＣＡＡＣを含む酸化物は結晶化した部分（結晶部分）を含むが、１つの結晶部分
と他の結晶部分の境界を明確に判別できないこともある。
ＣＡＡＣを含む酸化物を構成する酸素の一部は窒素で置換されてもよい。また、ＣＡＡＣ
を含む酸化物を構成する個々の結晶部分のｃ軸は一定の方向（例えば、ＣＡＡＣを含む酸
化物が形成される基板面、ＣＡＡＣを含む酸化物の表面などに垂直な方向）に揃っていて
もよい。または、ＣＡＡＣを含む酸化物を構成する個々の結晶部分のａｂ面の法線は一定
の方向（例えば、ＣＡＡＣを含む酸化物が形成される基板面、ＣＡＡＣを含む酸化物の表
面などに垂直な方向）を向いていてもよい。
ＣＡＡＣを含む酸化物は、その組成などに応じて、導体であったり、半導体であったり、
絶縁体であったりする。また、その組成などに応じて、可視光に対して透明であったり不
透明であったりする。
このようなＣＡＡＣを含む酸化物の例として、膜状に形成され、膜表面または支持する基
板面に垂直な方向から観察すると三角形または六角形の原子配列が認められ、かつその膜
断面を観察すると金属原子または金属原子および酸素原子（または窒素原子）の層状配列
が認められる酸化物を挙げることもできる。
ＣＡＡＣを含む酸化物に含まれる結晶構造の一例について図１０乃至図１２を用いて詳細
に説明する。なお、特に断りがない限り、図１０乃至図１２は上方向をｃ軸方向とし、ｃ
軸方向と直交する面をａｂ面とする。なお、単に上半分、下半分という場合、ａｂ面を境
にした場合の上半分、下半分をいう。
図１０（Ａ）に、１個の６配位のＩｎと、Ｉｎに近接の６個の４配位の酸素原子（以下４
配位のＯ）と、を有する構造を示す。ここでは、金属原子が１個に対して、近接の酸素原
子のみ示した構造を小グループと呼ぶ。図１０（Ａ）の構造は、八面体構造をとるが、簡
単のため平面構造で示している。なお、図１０（Ａ）の上半分および下半分にはそれぞれ
３個ずつ４配位のＯがある。図１０（Ａ）に示す小グループは電荷が０である。
図１０（Ｂ）に、１個の５配位のＧａと、Ｇａに近接の３個の３配位の酸素原子（以下３
配位のＯ）と、近接の２個の４配位のＯと、を有する構造を示す。３配位のＯは、いずれ
もａｂ面に存在する。図１０（Ｂ）の上半分および下半分にはそれぞれ１個ずつ４配位の
Ｏがある。また、Ｉｎも５配位をとるため、図１０（Ｂ）に示す構造をとりうる。図１０
（Ｂ）に示す小グループは電荷が０である。
図１０（Ｃ）に、１個の４配位のＺｎと、Ｚｎに近接の４個の４配位のＯと、を有する構
造を示す。図１０（Ｃ）の上半分には１個の４配位のＯがあり、下半分には３個の４配位
のＯがある。また、図１０（Ｃ）の上半分に３個の４配位のＯがあり、下半分に１個の４
配位のＯがあってもよい。図１０（Ｃ）に示す小グループは電荷が０である。
図１０（Ｄ）に、１個の６配位のＳｎと、Ｓｎに近接の６個の４配位のＯと、を有する構
造を示す。図１０（Ｄ）の上半分には３個の４配位のＯがあり、下半分には３個の４配位
のＯがある。図１０（Ｄ）に示す小グループは電荷が＋１となる。
図１０（Ｅ）に、２個のＺｎを含む小グループを示す。図１０（Ｅ）の上半分には１個の
４配位のＯがあり、下半分には１個の４配位のＯがある。図１０（Ｅ）に示す小グループ
は電荷が−１となる。
ここでは、複数の小グループの集合体を中グループと呼び、複数の中グループの集合体を
大グループ（ユニットセルともいう。）と呼ぶ。
ここで、これらの小グループ同士が結合する規則について説明する。図１０（Ａ）に示す
６配位のＩｎの上半分の３個のＯは下方向にそれぞれ３個の近接Ｉｎを有し、下半分の３
個のＯは上方向にそれぞれ３個の近接Ｉｎを有する。図１０（Ｂ）に示す５配位のＧａの
上半分の１個のＯは下方向に１個の近接Ｇａを有し、下半分の１個のＯは上方向に１個の
近接Ｇａを有する。図１０（Ｃ）に示す４配位のＺｎの上半分の１個のＯは下方向に１個
の近接Ｚｎを有し、下半分の３個のＯは上方向にそれぞれ３個の近接Ｚｎを有する。この
ように、金属原子の上方向の４配位のＯの数と、そのＯの下方向にある近接金属原子の数
は等しく、同様に金属原子の下方向の４配位のＯの数と、そのＯの上方向にある近接金属
原子の数は等しい。Ｏは４配位なので、下方向にある近接金属原子の数と、上方向にある
近接金属原子の数の和は４になる。従って、金属原子の上方向にある４配位のＯの数と、
別の金属原子の下方向にある４配位のＯの数との和が４個のとき、金属原子を有する二種
の小グループ同士は結合することができる。その理由を以下に示す。例えば、６配位の金
属原子（ＩｎまたはＳｎ）が上半分の４配位のＯを介して結合する場合、４配位のＯが３
個であるため、５配位の金属原子（ＧａまたはＩｎ）または４配位の金属原子（Ｚｎ）の
いずれかと結合することになる。
これらの配位数を有する金属原子は、ｃ軸方向において、４配位のＯを介して結合する。
また、このほかにも、層構造の合計の電荷が０となるように複数の小グループが結合して
中グループを構成する。
図１１（Ａ）に、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造を構成する中グループのモデル図を示
す。図１１（Ｂ）に、３つの中グループで構成される大グループを示す。なお、図１１（
Ｃ）は、図１１（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示す。
図１１（Ａ）においては、簡単のため、３配位のＯは省略し、４配位のＯは個数のみ示し
、例えば、Ｓｎの上半分および下半分にはそれぞれ３個ずつ４配位のＯがあることを丸枠
の３として示している。同様に、図１１（Ａ）において、Ｉｎの上半分および下半分には
それぞれ１個ずつ４配位のＯがあり、丸枠の１として示している。また、同様に、図１１
（Ａ）において、下半分には１個の４配位のＯがあり、上半分には３個の４配位のＯがあ
るＺｎと、上半分には１個の４配位のＯがあり、下半分には３個の４配位のＯがあるＺｎ
とを示している。
図１１（Ａ）において、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造を構成する中グループは、上か
ら順に４配位のＯが３個ずつ上半分および下半分にあるＳｎが、４配位のＯが１個ずつ上
半分および下半分にあるＩｎと結合し、そのＩｎが、上半分に３個の４配位のＯがあるＺ
ｎと結合し、そのＺｎの下半分の１個の４配位のＯを介して４配位のＯが３個ずつ上半分
および下半分にあるＩｎと結合し、そのＩｎが、上半分に１個の４配位のＯがあるＺｎ２
個からなる小グループと結合し、この小グループの下半分の１個の４配位のＯを介して４
配位のＯが３個ずつ上半分および下半分にあるＳｎと結合している構成である。この中グ
ループが複数結合して大グループを構成する。
ここで、３配位のＯおよび４配位のＯの場合、結合１本当たりの電荷はそれぞれ−０．６
６７、−０．５と考えることができる。例えば、Ｉｎ（６配位または５配位）、Ｚｎ（４
配位）、Ｓｎ（５配位または６配位）の電荷は、それぞれ＋３、＋２、＋４である。従っ
て、Ｓｎを含む小グループは電荷が＋１となる。そのため、Ｓｎを含む層構造を形成する
ためには、電荷＋１を打ち消す電荷−１が必要となる。電荷−１をとる構造として、図１
０（Ｅ）に示すように、２個のＺｎを含む小グループが挙げられる。例えば、Ｓｎを含む
小グループが１個に対し、２個のＺｎを含む小グループが１個あれば、電荷が打ち消され
るため、層構造の合計の電荷を０とすることができる。
具体的には、図１１（Ｂ）に示した大グループが繰り返されることで、Ｉｎ−Ｓｎ−Ｚｎ
−Ｏ系の結晶（Ｉｎ２ＳｎＺｎ３Ｏ８）を得ることができる。なお、得られるＩｎ−Ｓｎ
−Ｚｎ−Ｏ系の層構造は、Ｉｎ２ＳｎＺｎ２Ｏ７（ＺｎＯ）ｍ（ｍは０または自然数。）
とする組成式で表すことができる。なお、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の結晶は、ｍの数が大
きいと結晶性が向上するため、好ましい。
また、このほかにも、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物や、三
元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する。）、Ｉｎ−
Ａｌ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａ
ｌ−Ｚｎ系酸化物や、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃ
ｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ
−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−
Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚ
ｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ
系酸化物や、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ
−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物や、Ｉ
ｎ−Ｇａ系酸化物、一元系金属の酸化物であるＩｎ系酸化物、Ｓｎ系酸化物、Ｚｎ系酸化
物などを用いた場合も同様である。
例えば、図１２（Ａ）に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する中グループのモデ
ル図を示す。
図１２（Ａ）において、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する中グループは、上か
ら順に４配位のＯが３個ずつ上半分および下半分にあるＩｎが、４配位のＯが１個上半分
にあるＺｎと結合し、そのＺｎの下半分の３個の４配位のＯを介して、４配位のＯが１個
ずつ上半分および下半分にあるＧａと結合し、そのＧａの下半分の１個の４配位のＯを介
して、４配位のＯが３個ずつ上半分および下半分にあるＩｎと結合している構成である。
この中グループが複数結合して大グループを構成する。
図１２（Ｂ）に３つの中グループで構成される大グループを示す。なお、図１２（Ｃ）は
、図１２（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示している。
ここで、Ｉｎ（６配位または５配位）、Ｚｎ（４配位）、Ｇａ（５配位）の電荷は、それ
ぞれ＋３、＋２、＋３であるため、Ｉｎ、ＺｎおよびＧａのいずれかを含む小グループは
、電荷が０となる。そのため、これらの小グループの組み合わせであれば中グループの合
計の電荷は常に０となる。
また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する中グループは、図１２（Ａ）に示した
中グループに限定されず、Ｉｎ、Ｇａ、Ｚｎの配列が異なる中グループを組み合わせた大
グループも取りうる。
領域６０４ａ＿Ｃ、領域６０４ｂ＿Ｃ、領域６０４ａ＿Ｄ、及び領域６０４ｂ＿Ｄは、Ｎ
型又はＰ型の導電型を付与するドーパントが添加され、トランジスタのソース又はドレイ
ンとしての機能を有する。なお、トランジスタのソースとしての機能を有する領域をソー
ス領域ともいい、トランジスタのドレインとしての機能を有する領域をドレイン領域とも
いう。
導電層６０５ａ＿Ａ乃至導電層６０５ａ＿Ｄ、及び導電層６０５ｂ＿Ａ乃至導電層６０５
ｂ＿Ｄのそれぞれは、トランジスタのソース又はドレインとしての機能を有する。なお、
トランジスタのソースとしての機能を有する層をソース電極又はソース配線ともいい、ト
ランジスタのドレインとしての機能を有する層をドレイン電極又はドレイン配線ともいう
。
導電層６０５ａ＿Ａ乃至導電層６０５ａ＿Ｄ、及び導電層６０５ｂ＿Ａ乃至導電層６０５
ｂ＿Ｄとしては、例えばアルミニウム、マグネシウム、クロム、銅、タンタル、チタン、
モリブデン、若しくはタングステンなどの金属材料、又はこれらの金属材料を主成分とす
る合金材料の層を用いることができる。例えば、銅、マグネシウム、及びアルミニウムを
含む合金材料の層により、導電層６０５ａ＿Ａ乃至導電層６０５ａ＿Ｄ、及び導電層６０
５ｂ＿Ａ乃至導電層６０５ｂ＿Ｄを構成することができる。また、導電層６０５ａ＿Ａ乃
至導電層６０５ａ＿Ｄ、及び導電層６０５ｂ＿Ａ乃至導電層６０５ｂ＿Ｄに適用可能な材
料の層の積層により、導電層６０５ａ＿Ａ乃至導電層６０５ａ＿Ｄ、及び導電層６０５ｂ
＿Ａ乃至導電層６０５ｂ＿Ｄを構成することもできる。例えば、銅、マグネシウム、及び
アルミニウムを含む合金材料の層と銅を含む層の積層により、導電層６０５ａ＿Ａ乃至導
電層６０５ａ＿Ｄ、及び導電層６０５ｂ＿Ａ乃至導電層６０５ｂ＿Ｄを構成することがで
きる。
また、導電層６０５ａ＿Ａ乃至導電層６０５ａ＿Ｄ、及び導電層６０５ｂ＿Ａ乃至導電層
６０５ｂ＿Ｄとしては、導電性の金属酸化物を含む層を用いることもできる。導電性の金
属酸化物としては、例えば酸化インジウム、酸化スズ、酸化亜鉛、酸化インジウム酸化ス
ズ、又は酸化インジウム酸化亜鉛を用いることができる。なお、導電層６０５ａ＿Ａ乃至
導電層６０５ａ＿Ｄ、及び導電層６０５ｂ＿Ａ乃至導電層６０５ｂ＿Ｄに適用可能な導電
性の金属酸化物は、酸化シリコンを含んでいてもよい。
絶縁層６０６＿Ａ及び絶縁層６０６＿Ｂとしては、絶縁層６０２＿Ａ乃至絶縁層６０２＿
Ｄに適用可能な材料の層を用いることができる。また、絶縁層６０６＿Ａ及び絶縁層６０
６＿Ｂに適用可能な材料の積層により、絶縁層６０６＿Ａ及び絶縁層６０６＿Ｂを構成し
てもよい。例えば、酸化シリコン層、酸化アルミニウム層などにより絶縁層６０６＿Ａ及
び絶縁層６０６＿Ｂを構成してもよい。
導電層６０８＿Ａ及び導電層６０８＿Ｂのそれぞれは、トランジスタのゲートとしての機
能を有する。なお、トランジスタが導電層６０１＿Ａ及び導電層６０８＿Ａの両方、又は
導電層６０１＿Ｂ及び導電層６０８＿Ｂの両方を含む構造である場合、導電層６０１＿Ａ
及び導電層６０８＿Ａの一方、又は導電層６０１＿Ｂ及び導電層６０８＿Ｂの一方を、バ
ックゲート、バックゲート電極、又はバックゲート配線ともいう。ゲートとしての機能を
有する導電層を、チャネル形成層を介して複数設けることにより、トランジスタの閾値電
圧を制御しやすくすることができる。
導電層６０８＿Ａ及び導電層６０８＿Ｂとしては、例えば導電層６０１＿Ａ乃至導電層６
０１＿Ｄに適用可能な材料の層を用いることができる。また、導電層６０８＿Ａ及び導電
層６０８＿Ｂに適用可能な材料の層の積層により導電層６０８＿Ａ及び導電層６０８＿Ｂ
を構成してもよい。
なお、本実施の形態のトランジスタを、チャネル形成層としての機能を有する酸化物半導
体層の一部の上に絶縁層を含み、該絶縁層を介して酸化物半導体層に重畳するように、ソ
ース又はドレインとしての機能を有する導電層を含む構造としてもよい。上記構造である
場合、絶縁層は、トランジスタのチャネル形成層を保護する層（チャネル保護層ともいう
）としての機能を有する。チャネル保護層としての機能を有する絶縁層としては、例えば
絶縁層６０２＿Ａ乃至絶縁層６０２＿Ｄに適用可能な材料の層を用いることができる。ま
た、絶縁層６０２＿Ａ乃至絶縁層６０２＿Ｄに適用可能な材料の層の積層によりチャネル
保護層としての機能を有する絶縁層を構成してもよい。
さらに、本実施の形態のトランジスタの作製方法例として、図６（Ａ）に示すトランジス
タの作製方法例について、図７を用いて説明する。図７は、図６に示すトランジスタの作
製方法例を説明するための断面模式図である。
まず、図７（Ａ）に示すように、被素子形成層６００＿Ａを準備し、被素子形成層６００
＿Ａの上に第１の導電膜を形成し、第１の導電膜の一部をエッチングすることにより導電
層６０１＿Ａを形成する。
例えば、スパッタリング法を用いて導電層６０１＿Ａに適用可能な材料の膜を形成するこ
とにより第１の導電膜を形成することができる。また、第１の導電膜に適用可能な材料の
膜を積層させ、第１の導電膜を形成することもできる。
なお、スパッタリングガスとして、例えば水素、水、水酸基、又は水素化物などの不純物
が除去された高純度ガスを用いることにより、形成される膜の上記不純物濃度を低減する
ことができる。
なお、スパッタリング法を用いて膜を形成する前に、スパッタリング装置の予備加熱室に
おいて予備加熱処理を行ってもよい。上記予備加熱処理を行うことにより、水素、水分な
どの不純物を脱離することができる。
また、スパッタリング法を用いて膜を形成する前に、例えばアルゴン、窒素、ヘリウム、
又は酸素雰囲気下で、ターゲット側に電圧を印加せずに、基板側にＲＦ電源を用いて電圧
を印加し、プラズマを形成して被形成面を改質する処理（逆スパッタともいう）を行って
もよい。逆スパッタを行うことにより、被形成面に付着している粉状物質（パーティクル
、ごみともいう）を除去することができる。
また、スパッタリング法を用いて膜を形成する場合、吸着型の真空ポンプなどを用いて、
膜を形成する成膜室内の残留水分を除去することができる。吸着型の真空ポンプとしては
、例えばクライオポンプ、イオンポンプ、又はチタンサブリメーションポンプなどを用い
ることができる。また、コールドトラップを設けたターボポンプを用いて成膜室内の残留
水分を除去することもできる。
また、上記導電層６０１＿Ａの形成方法のように、本実施の形態のトランジスタの作製方
法例において、膜の一部をエッチングして層を形成する場合、例えば、フォトリソグラフ
ィ工程により膜の一部の上にレジストマスクを形成し、レジストマスクを用いて膜をエッ
チングすることにより、層を形成することができる。なお、この場合、層の形成後にレジ
ストマスクを除去する。
また、インクジェット法を用いてレジストマスクを形成してもよい。インクジェット法を
用いることにより、フォトマスクが不要になるため、製造コストを低減することができる
。また、透過率の異なる複数の領域を有する露光マスク（多階調マスクともいう）を用い
てレジストマスクを形成してもよい。多階調マスクを用いることにより、異なる厚さの領
域を有するレジストマスクを形成することができ、トランジスタの作製に使用するレジス
トマスクの数を低減することができる。
次に、図７（Ｂ）に示すように、導電層６０１＿Ａの上に第１の絶縁膜を形成することに
より絶縁層６０２＿Ａを形成する。
例えば、スパッタリング法やプラズマＣＶＤ法などを用いて絶縁層６０２＿Ａに適用可能
な材料の膜を形成することにより第１の絶縁膜を形成することができる。また、絶縁層６
０２＿Ａに適用可能な材料の膜を積層させることにより第１の絶縁膜を形成することもで
きる。また、高密度プラズマＣＶＤ法（例えばマイクロ波（例えば、周波数２．４５ＧＨ
ｚのマイクロ波）を用いた高密度プラズマＣＶＤ法）を用いて絶縁層６０２＿Ａに適用可
能な材料の膜を形成することにより、絶縁層６０２＿Ａを緻密にすることができ、絶縁層
６０２＿Ａの絶縁耐圧を向上させることができる。
次に、図７（Ｃ）に示すように、絶縁層６０２＿Ａの上に酸化物半導体膜を形成し、その
後酸化物半導体膜の一部をエッチングすることにより半導体層６０３＿Ａを形成する。
例えば、スパッタリング法を用いて半導体層６０３＿Ａに適用可能な酸化物半導体材料の
膜を形成することにより酸化物半導体膜を形成することができる。なお、希ガス雰囲気下
、酸素雰囲気下、又は希ガスと酸素の混合雰囲気下で酸化物半導体膜を形成してもよい。
また、スパッタリングターゲットとして、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１
［ｍｏｌ数比］の組成比である酸化物ターゲットを用いて酸化物半導体膜を形成すること
ができる。また、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］
の組成比である酸化物ターゲットを用いて酸化物半導体膜を形成してもよい。
また、スパッタリングターゲットとして、組成比がＩｎ：Ｓｎ：Ｚｎが原子数比で、１：
２：２、２：１：３、１：１：１、または２０：４５：３５などとなるＩｎ−Ｓｎ−Ｚｎ
系の酸化物ターゲットを用いてもよい。
次に、図７（Ｄ）に示すように、絶縁層６０２＿Ａ及び半導体層６０３＿Ａの上に第２の
導電膜を形成し、第２の導電膜の一部をエッチングすることにより導電層６０５ａ＿Ａ及
び導電層６０５ｂ＿Ａを形成する。
例えば、スパッタリング法などを用いて導電層６０５ａ＿Ａ及び導電層６０５ｂ＿Ａに適
用可能な材料の膜を形成することにより第２の導電膜を形成することができる。また、導
電層６０５ａ＿Ａ及び導電層６０５ｂ＿Ａに適用可能な材料の膜を積層させることにより
第２の導電膜を形成することもできる。
次に、図７（Ｅ）に示すように、半導体層６０３＿Ａに接するように絶縁層６０６＿Ａを
形成する。
例えば、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガスと酸素の混
合雰囲気下で、スパッタリング法を用いて絶縁層６０６＿Ａに適用可能な膜を形成するこ
とにより、絶縁層６０６＿Ａを形成することができる。スパッタリング法を用いて絶縁層
６０６＿Ａを形成することにより、トランジスタのバックチャネルとしての機能を有する
半導体層６０３＿Ａの部分の抵抗値の低下を抑制することができる。また、絶縁層６０６
＿Ａを形成する際の基板温度は、室温以上３００℃以下であることが好ましい。
また、絶縁層６０６＿Ａを形成する前にＮ２Ｏ、Ｎ２、又はＡｒなどのガスを用いたプラ
ズマ処理を行い、露出している半導体層６０３＿Ａの表面に付着した吸着水などを除去し
てもよい。プラズマ処理を行った場合、その後、大気に触れることなく、絶縁層６０６＿
Ａを形成することが好ましい。
さらに、図６（Ａ）に示すトランジスタの作製方法の一例では、例えば６００℃以上７５
０℃以下、又は６００℃以上基板の歪み点未満の温度で加熱処理を行う。例えば、酸化物
半導体膜を形成した後、酸化物半導体膜の一部をエッチングした後、第２の導電膜を形成
した後、第２の導電膜の一部をエッチングした後、又は絶縁層６０６＿Ａを形成した後に
上記加熱処理を行う。
なお、上記加熱処理を行う加熱処理装置としては、電気炉、又は抵抗発熱体などの発熱体
からの熱伝導又は熱輻射により被処理物を加熱する装置を用いることができ、例えばＧＲ
ＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置又はＬＲＴＡ（Ｌａｍ
ｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置などのＲＴＡ（Ｒａｐｉｄ Ｔｈ
ｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、例えばハロゲ
ンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧
ナトリウムランプ、又は高圧水銀ランプなどのランプから発する光（電磁波）の輻射によ
り、被処理物を加熱する装置である。また、ＧＲＴＡ装置は、高温のガスを用いて加熱処
理を行う装置である。高温のガスとしては、例えば希ガス、又は加熱処理によって被処理
物と反応しない不活性気体（例えば窒素）を用いることができる。
また、上記加熱処理を行った後、該加熱処理を行った炉と同じ炉に高純度の酸素ガス、高
純度のＮ２Ｏガス、又は超乾燥エア（露点が−４０℃以下、好ましくは−６０℃以下の雰
囲気）を導入してもよい。このとき、酸素ガス又はＮ２Ｏガスは、水、水素などを含まな
いことが好ましい。また、加熱処理装置に導入する酸素ガス又はＮ２Ｏガスの純度を、６
Ｎ以上、好ましくは７Ｎ以上、すなわち、酸素ガス又はＮ２Ｏガス中の不純物濃度を１ｐ
ｐｍ以下、好ましくは０．１ｐｐｍ以下とすることが好ましい。酸素ガス又はＮ２Ｏガス
の作用により、半導体層６０３＿Ａに酸素が供給され、半導体層６０３＿Ａ中の酸素欠乏
に起因する欠陥を低減することができる。
さらに、上記加熱処理とは別に、絶縁層６０６＿Ａを形成した後に、不活性ガス雰囲気下
、又は酸素ガス雰囲気下で加熱処理（好ましくは２００℃以上６００℃以下、例えば２５
０℃以上３５０℃以下）を行ってもよい。
また、絶縁層６０２＿Ａ形成後、酸化物半導体膜形成後、ソース電極又はドレイン電極と
なる導電層形成後、ソース電極又はドレイン電極となる導電層の上の絶縁層形成後、又は
加熱処理後に酸素プラズマによる酸素ドーピング処理を行ってもよい。例えば２．４５Ｇ
Ｈｚの高密度プラズマにより酸素ドーピング処理を行ってもよい。また、イオン注入法又
はイオンドーピングを用いて酸素ドーピング処理を行ってもよい。酸素ドーピング処理を
行うことにより、作製されるトランジスタの電気特性のばらつきを低減することができる
。例えば、酸素ドーピング処理を行い、絶縁層６０２＿Ａ及び絶縁層６０６＿Ａの一方又
は両方を、化学量論的組成比より酸素が多い状態にする。これにより、絶縁層中の過剰な
酸素が半導体層６０３＿Ａに供給されやすくなる。よって、半導体層６０３＿Ａ中、又は
絶縁層６０２＿Ａ及び絶縁層６０６＿Ａの一方又は両方と、半導体層６０３＿Ａとの界面
における酸素欠陥を低減することができるため、半導体層６０３＿Ａのキャリア濃度をよ
り低減することができる。
例えば、絶縁層６０２＿Ａ及び絶縁層６０６＿Ａの一方又は両方として、酸化ガリウムを
含む絶縁層を形成する場合、該絶縁層に酸素を供給し、酸化ガリウムの組成をＧａ２Ｏｘ
にすることができる。
また、絶縁層６０２＿Ａ及び絶縁層６０６＿Ａの一方又は両方として、酸化アルミニウム
を含む絶縁層を形成する場合、該絶縁層に酸素を供給し、酸化アルミニウムの組成をＡｌ
２Ｏｘにすることができる。
また、絶縁層６０２＿Ａ及び絶縁層６０６＿Ａの一方又は両方として、酸化ガリウムアル
ミニウム又は酸化アルミニウムガリウムを含む絶縁層を形成する場合、該絶縁層に酸素を
供給し、酸化ガリウムアルミニウム又は酸化アルミニウムガリウムの組成をＧａｘＡｌ２
−ｘＯ３＋αとすることができる。
以上の工程により、半導体層６０３＿Ａから、水素、水、水酸基、又は水素化物（水素化
合物ともいう）などの不純物を排除し、且つ半導体層６０３＿Ａに酸素を供給することに
より、酸化物半導体層を高純度化させることができる。
さらに、図７（Ｅ）に示すように、絶縁層６０６＿Ａの上に第３の導電膜を形成し、第３
の導電膜の一部をエッチングすることにより導電層６０８＿Ａを形成する。
例えば、スパッタリング法を用いて導電層６０８＿Ａに適用可能な材料の膜を形成するこ
とにより第３の導電膜を形成することができる。また、第３の導電膜に適用可能な材料の
膜を積層させ、第３の導電膜を形成することもできる。
なお、図６（Ａ）に示すトランジスタの作製方法例を示したが、これに限定されず、例え
ば図６（Ｂ）乃至図６（Ｄ）に示す各構成要素において、名称が図６（Ａ）に示す各構成
要素と同じであり且つ機能の少なくとも一部が図６（Ａ）に示す各構成要素と同じであれ
ば、図６（Ａ）に示すトランジスタの作製方法例の説明を適宜援用することができる。
また、図６（Ｃ）及び図６（Ｄ）に示すように、領域６０４ａ＿Ｃ及び領域６０４ａ＿Ｄ
、又は領域６０４ｂ＿Ｃ及び領域６０４ｂ＿Ｄを形成する場合には、ゲートとしての機能
を有する導電層が形成される側からゲート絶縁層としての機能を有する絶縁層を介して半
導体層にドーパントを添加することにより、自己整合で領域６０４ａ＿Ｃ及び領域６０４
ａ＿Ｄ、及び領域６０４ｂ＿Ｃ及び領域６０４ｂ＿Ｄを形成する。
例えば、イオンドーピング装置又はイオン注入装置を用いてドーパントを添加することが
できる。
添加するドーパントとしては、例えば元素周期表における１３族の元素（例えば硼素など
）、元素周期表における１５族の元素（例えば窒素、リン、及び砒素の一つ又は複数）、
及び希ガス元素（例えばヘリウム、アルゴン、及びキセノンの一つ又は複数）の一つ又は
複数を用いることができる。
図６及び図７を用いて説明したように、本実施の形態におけるトランジスタの一例は、ゲ
ートとしての機能を有する導電層と、ゲート絶縁層としての機能を有する絶縁層と、ゲー
ト絶縁層としての機能を有する絶縁層を介してゲートとしての機能を有する導電層に重畳
し、チャネルが形成される酸化物半導体層と、酸化物半導体層に電気的に接続され、ソー
ス及びドレインの一方としての機能を有する導電層と、酸化物半導体層に電気的に接続さ
れ、ソース及びドレインの他方としての機能を有する導電層と、を含む構造である。
上記チャネルが形成される酸化物半導体層は、高純度化させることによりＩ型又は実質的
にＩ型となった酸化物半導体層である。酸化物半導体層を高純度化させることにより、酸
化物半導体層のキャリア濃度を１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃ
ｍ３未満、さらに好ましくは１×１０１１／ｃｍ３未満にすることができる。また、上記
構造にすることにより、チャネル幅１μｍあたりのオフ電流を１０ａＡ（１×１０−１７
Ａ）以下にすること、さらにはチャネル幅１μｍあたりのオフ電流を１ａＡ（１×１０−
１８Ａ）以下、さらにはチャネル幅１μｍあたりのオフ電流を１０ｚＡ（１×１０−２０
Ａ）以下、さらにはチャネル幅１μｍあたりのオフ電流を１ｚＡ（１×１０−２１Ａ）以
下、さらにはチャネル幅１μｍあたりのオフ電流を１００ｙＡ（１×１０−２２Ａ）以下
にすることができる。トランジスタのオフ電流は、低ければ低いほどよいが、本実施の形
態のトランジスタのオフ電流の下限値は、約１０−３０Ａ／μｍであると見積もられる。
本実施の形態の酸化物半導体層を含むトランジスタを、例えば上記実施の形態の半導体装
置における記憶回路のトランジスタに用いることにより、劣化しにくい記憶回路を構成す
ることができ、また、記憶回路のデータの保持期間を長くすることができる。
（実施の形態６）
本実施の形態では、ＲＦＩＤなどの無線通信によりデータ通信が可能な半導体装置の例に
ついて説明する。
本実施の形態における半導体装置の構成例について、図８を用いて説明する。図８は、本
実施の形態における半導体装置の構成例を示すブロック図である。
図８に示す半導体装置は、アンテナ７１１と、容量素子７１２と、受動素子７１３と、ト
ランジスタ７１４と、記憶回路７１５と、整流回路７１６と、電源回路（ＰＷＲＧともい
う）７１７と、復調回路（ＤＭＯＤともいう）７１８と、記憶制御回路（ＭＣＴＬともい
う）７１９と、メモリ（ＭＥＭともいう）７２０と、符号化回路（ＥＣＯＤともいう）７
２１と、変調回路（ＭＯＤともいう）７２２と、を具備する。図８に示す半導体装置は、
無線通信装置（リーダライタ又は質問器など、無線により通信が可能な装置）などの外部
の回路とアンテナ７１１を介して無線信号の送受信を行う。
アンテナ７１１は、搬送波の送受信を行う機能を有する。アンテナ７１１としては、例え
ば図１（Ａ）に示すアンテナ１０１が適用可能であり、コイルとしての機能を有するアン
テナを用いることができる。
搬送波とは、キャリアとも呼ばれる交流信号であり、該搬送波を用いて電源電圧の供給又
はデータ信号のやりとりが行われる。なお、外部からアンテナ７１１に送信される搬送波
としては、変調された搬送波（変調波）も含む。
容量素子７１２は、アンテナ７１１に並列接続で電気的に接続される。なお、容量素子７
１２の第１の容量電極及び第２の容量電極の一方又は両方とアンテナ７１１との間にトラ
ンジスタなどのスイッチング素子を設けてもよい。
受動素子７１３は、アンテナ７１１と並列接続で電気的に接続されることにより、共振回
路の一部として機能する。受動素子７１３としては、例えば図１（Ａ）に示す受動素子１
０３に適用可能な受動素子を用いることができる。
トランジスタ７１４は、受動素子７１３とアンテナ７１１が並列接続で電気的に接続され
るか否かを制御する機能を有する。例えば、トランジスタ７１４のソース及びドレインの
一方は、受動素子７１３及びアンテナ７１１を介してトランジスタ７１４のソース及びド
レインの他方に接続される。トランジスタ７１４としては、図１（Ａ）に示すトランジス
タ１０４に適用可能なトランジスタを用いることができる。
記憶回路７１５は、トランジスタ７１４のゲートの電圧を保持する機能を有する。
記憶回路７１５としては、例えば、上記実施の形態に示す半導体装置における記憶回路１
０５に適用可能な構成の記憶回路を用いることができる。
整流回路７１６は、アンテナ７１１により電波を受信することにより生成した電圧を整流
する機能を有する。
電源回路７１７は、整流回路７１６により整流した電圧から電源電圧を生成する機能を有
する。生成した電源電圧は、図８の点線で示すように、復調回路７１８、記憶制御回路７
１９、メモリ７２０、符号化回路７２１、及び変調回路７２２の各機能回路に供給される
。復調回路７１８、記憶制御回路７１９、メモリ７２０、符号化回路７２１、及び変調回
路７２２のそれぞれは、電源が供給されることにより動作する。
復調回路７１８は、アンテナ７１１により受信した搬送波を復調し、データ信号を抽出す
る機能を有する。
記憶制御回路７１９は、復調されたデータ信号を元に書き込み制御信号、読み出し制御信
号、及びアドレス信号などのアクセス信号を生成する機能を有する。
メモリ７２０には、データが記憶される。メモリ７２０としては、例えばＲＯＭ（Ｒｅａ
ｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）及びＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ
）の一つ又は複数を用いることができる。
符号化回路７２１は、メモリ７２０から読み出されたデータ信号を符号化する機能を有す
る。
変調回路７２２は、符号化されたデータ信号を変調し、アンテナ７１１から搬送波として
送信するためのデータ信号を生成する機能を有する。
次に、図８に示す半導体装置の動作例について説明する。
アンテナ７１１が搬送波を受信すると、受信した搬送波に応じて電圧が生成される。
アンテナ７１１において生成された電圧は、電源回路７１７及び復調回路７１８に入力さ
れる。
電源回路７１７は、アンテナ７１１において生成された電圧を元に電源電圧を生成し、生
成した電源電圧を、復調回路７１８、記憶制御回路７１９、メモリ７２０、符号化回路７
２１、及び変調回路７２２に出力する。
また、復調回路７１８は、アンテナ７１１から入力された電圧である信号を復調し、デー
タ信号を抽出し、抽出したデータ信号を記憶制御回路７１９に出力する。
記憶制御回路７１９は、データ信号に従って、アクセス信号を生成する。また、記憶制御
回路７１９は、記憶回路７１５にデータ信号及び制御信号を出力する。
さらに、アクセス信号に従って、メモリ７２０は、データの書き込み又はデータの読み出
しを行う。
また、データ信号及び制御信号に従い、記憶回路７１５にデータの書き込みが行われる。
なお、これに限定されず、例えば半導体装置の製造時などにおいて、記憶回路７１５に制
御信号及びデータ信号を入力して記憶回路７１５にデータを書き込んでもよい。
さらに、メモリ７２０から読み出されたデータ信号を符号化回路７２１により符号化する
。
さらに、符号化されたデータ信号に応じて変調回路７２２によりアンテナ７１１から送信
する搬送波を変調する。
以上が図８に示す半導体装置の動作例の説明である。
図８を用いて説明したように、本実施の形態の半導体装置は、無線によりデータの送受信
が可能な半導体装置である。
また、本実施の形態における半導体装置の一例では、制御トランジスタのオン状態又はオ
フ状態を制御することにより、受動素子が他の素子と共振回路を構成するか否かを制御し
、半導体装置の共振周波数を適宜変化させることができる。
さらに、本実施の形態における半導体装置の一例では、オフ電流の低いトランジスタを用
いて記憶回路を構成し、該記憶回路にデータを書き込むのみで、記憶回路に保持されたデ
ータに応じて、制御トランジスタのゲートの電圧を設定することができる。また、記憶回
路のデータの書き換えも容易である。上記オフ電流の低いトランジスタを用いて構成され
た記憶回路では、保持されるデータ（電圧）が半永久的に変動しない。即ち、上記オフ電
流の低いトランジスタを用いて構成された記憶回路は、リーク電流が少なく、劣化しにく
く、電源が供給されない場合であっても、データを長時間保持することができる。よって
、制御トランジスタのゲートの電圧を再設定する回数を少なくすることができるため、半
導体装置の共振周波数の設定が容易になる。また、半導体装置の消費電力を低減すること
ができる。
また、本実施の形態における半導体装置の一例では、メモリの動作を制御する記憶制御回
路を用いて、メモリと、上記オフ電流の低いトランジスタを用いて構成された記憶回路と
の両方を制御することができるため、別途上記オフ電流の低いトランジスタを用いて構成
された記憶回路を制御するための制御回路を設ける必要がない。よって、上記オフ電流の
低いトランジスタを用いて構成された記憶回路を設ける場合であっても、半導体装置の回
路面積の増大を抑制することができる。
（実施の形態７）
本実施の形態では、無線により電源電圧の供給が可能な半導体装置の例について説明する
。
本実施の形態の半導体装置の構成例について、図９を用いて説明する。図９は、本実施の
形態の半導体装置の構成例を説明するための模式図である。
図９（Ａ）に示す半導体装置は、携帯型情報端末の例である。図９（Ａ）に示す情報端末
は、筐体１００１ａと、筐体１００１ａに設けられた表示部１００２ａと、を具備する。
なお、筐体１００１ａの側面１００３ａに外部機器に接続させるための接続端子、図９（
Ａ）に示す携帯型情報端末を操作するためのボタンのうち、一つ又は複数を設けてもよい
。
図９（Ａ）に示す携帯型情報端末は、例えば電話機、電子書籍、パーソナルコンピュータ
、及び遊技機の一つ又は複数としての機能を有する。
図９（Ｂ）に示す半導体装置は、折り畳み式の携帯型情報端末の例である。図９（Ｂ）に
示す携帯型情報端末は、筐体１００１ｂと、筐体１００１ｂに設けられた表示部１００２
ｂと、筐体１００４と、筐体１００４に設けられた表示部１００５と、筐体１００１ｂ及
び筐体１００４を接続する軸部１００６と、を具備する。
また、図９（Ｂ）に示す携帯型情報端末では、軸部１００６により筐体１００１ｂ又は筐
体１００４を動かすことにより、筐体１００１ｂを筐体１００４に重畳させることができ
る。
なお、筐体１００１ｂの側面１００３ｂ又は筐体１００４の側面１００７に外部機器に接
続させるための接続端子、図９（Ｂ）に示す携帯型情報端末を操作するためのボタンのう
ち、一つ又は複数を設けてもよい。
また、表示部１００２ｂ及び表示部１００５に、互いに異なる画像又は一続きの画像を表
示させてもよい。なお、表示部１００５を必ずしも設ける必要はなく、表示部１００５の
代わりに、入力装置であるキーボードを設けてもよい。
図９（Ｂ）に示す携帯型情報端末は、例えば電話機、電子書籍、パーソナルコンピュータ
、及び遊技機の一つ又は複数としての機能を有する。
さらに、図９（Ａ）又は図９（Ｂ）に示す携帯型情報端末の構成例を図９（Ｃ）に示す。
図９（Ｃ）に示す携帯型情報端末は、無線送受信回路（ＲＦともいう）１２０１と、蓄電
装置（ＢＴともいう）１２０４と、電源回路（ＰＷＲＧともいう）１２０５と、演算処理
回路（ＰＲＯともいう）１２０６と、メモリ（ＭＥＭともいう）１２０７と、表示制御回
路（ＤＩＳＰＣＴＬともいう）１２０８と、表示パネル（ＤＩＳＰともいう）１２０９と
、を備える。
無線送受信回路１２０１は、受信した電波から、電源電圧及びデータを生成する機能を有
する。無線送受信回路１２０１は、上記実施の形態１乃至４の半導体装置におけるアンテ
ナ、容量素子、受動素子、制御トランジスタ、及び記憶回路を備える。また、無線送受信
回路１２０１に、上記実施の形態６に示す半導体装置における、整流回路、復調回路、及
び変調回路などの機能回路を備えてもよい。また、無線送受信回路１２０１にアナログベ
ースバンド回路及びデジタルベースバンド回路などの機能回路を備えてもよい。
蓄電装置１２０４は、電源電圧を生成するための電圧を供給する機能を有する。なお、無
線送受信回路１２０１により生成した電圧に応じて蓄電装置１２０４を充電してもよい。
電源回路１２０５は、供給される電圧に応じて電源電圧を生成し、該電源電圧を演算処理
回路１２０６、メモリ１２０７、表示制御回路１２０８、及び表示パネル１２０９に供給
する機能を有する。
演算処理回路１２０６は、例えばＣＰＵ、デジタルシグナルプロセッサ（ＤＳＰともいう
）、メモリ制御回路、及びインターフェースを備える。
メモリ１２０７は、演算処理回路１２０６におけるメモリ制御回路からの信号に従い、デ
ータの書き込み及びデータの読み出しを行う機能を有する。
表示パネル１２０９としては、例えば液晶表示パネル、ＥＬ表示パネルなどを用いること
ができる。なお、図９（Ｂ）に示す半導体装置の場合、表示パネル１２０９は複数である
。
さらに、図９（Ｃ）に示す携帯情報端末の動作例について説明する。
まず、無線送受信回路１２０１によりデータを含む電波を受信し、蓄電装置１２０４が充
電され、電源回路１２０５により電源電圧が生成され、演算処理回路１２０６により画像
データが生成される。生成された画像データは、メモリ１２０７にデータとして記憶され
る。さらに、メモリ１２０７に記憶されているデータを、表示制御回路１２０８を介して
表示パネル１２０９に出力し、表示パネル１２０９により入力された画像データに応じた
画像を表示する。
以上が図９（Ｃ）に示す携帯型情報端末の動作例である。
図９を用いて説明したように、本実施の形態における半導体装置の一例では、制御トラン
ジスタのオン状態又はオフ状態を制御することにより、受動素子が他の素子と共振回路を
構成するか否かを制御し、半導体装置の共振周波数を適宜変化させることができる。
さらに、本実施の形態における半導体装置の一例では、オフ電流の低いトランジスタを用
いて記憶回路を構成し、該記憶回路にデータを書き込むのみで、記憶回路に保持されたデ
ータに応じて、制御トランジスタのゲートの電圧を設定することができる。また、記憶回
路のデータの書き換えも容易である。上記オフ電流の低いトランジスタを用いて構成され
た記憶回路では、保持されるデータ（電圧）が半永久的に変動しない。即ち、上記オフ電
流の低いトランジスタを用いて構成された記憶回路は、リーク電流が少なく、劣化しにく
く、電源が供給されない場合であっても、データを長時間保持することができる。よって
、制御トランジスタのゲートの電圧を再設定する回数を少なくすることができるため、半
導体装置の共振周波数の設定が容易になる。また、半導体装置の消費電力を低減すること
ができる。
また、本実施の形態の半導体装置の一例では、無線により、データの送受信及び蓄電装置
の充電を行うことにより、外部電源が不要となるため、外部電源が無い場所であっても、
上記半導体装置を長時間使用することができる。
（実施の形態８）
本実施の形態では、酸化物半導体としてＩｎ−Ｓｎ−Ｚｎ系の酸化物を用いた絶縁ゲート
型トランジスタの例について説明する。
酸化物半導体に限らず、実際に測定される絶縁ゲート型トランジスタの電界効果移動度は
、さまざまな理由によって本来の移動度よりも低くなる。移動度を低下させる要因として
は半導体内部の欠陥や半導体と絶縁膜との界面の欠陥があるが、Ｌｅｖｉｎｓｏｎモデル
を用いると、半導体内部に欠陥がないと仮定した場合の電界効果移動度を理論的に導き出
せる。
半導体本来の移動度をμ０、測定される電界効果移動度をμとし、半導体中に何らかのポ
テンシャル障壁（粒界等）が存在すると仮定すると、以下の式で表現できる。
ここで、Ｅはポテンシャル障壁の高さであり、ｋがボルツマン定数、Ｔは絶対温度である
。また、ポテンシャル障壁が欠陥に由来すると仮定すると、Ｌｅｖｉｎｓｏｎモデルでは
、以下の式で表される。
ここで、ｅは電気素量、Ｎはチャネル内の単位面積当たりの平均欠陥密度、εは半導体の
誘電率、ｎは単位面積当たりのチャネルに含まれるキャリア数、Ｃｏｘは単位面積当たり
の容量、Ｖｇはゲート電圧、ｔはチャネルの厚さである。なお、厚さ３０ｎｍ以下の半導
体層であれば、チャネルの厚さは半導体層の厚さと同一として差し支えない。線形領域に
おけるドレイン電流Ｉｄは、以下の式となる。
ここで、Ｌはチャネル長、Ｗはチャネル幅であり、ここでは、Ｌ＝Ｗ＝１０μｍである。
また、Ｖｄはドレイン電圧である。上式の両辺をＶｇで割り、更に両辺の対数を取ると、
以下のようになる。
数６の右辺はＶｇの関数である。この式からわかるように、縦軸をｌｎ（Ｉｄ／Ｖｇ）、
横軸を１／Ｖｇとする直線の傾きから欠陥密度Ｎが求められる。すなわち、トランジスタ
のＩｄ―Ｖｇ特性から、欠陥密度を評価できる。酸化物半導体としては、インジウム（Ｉ
ｎ）、スズ（Ｓｎ）、亜鉛（Ｚｎ）の比率が、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１のものでは
欠陥密度Ｎは１×１０１２／ｃｍ２程度である。
このようにして求めた欠陥密度等をもとに数３および数４よりμ０＝１２０ｃｍ２／Ｖｓ
が導出される。欠陥のあるＩｎ−Ｓｎ−Ｚｎ系酸化物で測定される移動度は３５ｃｍ２／
Ｖｓ程度である。しかし、半導体内部および半導体と絶縁膜との界面の欠陥が無い酸化物
半導体の移動度μ０は１２０ｃｍ２／Ｖｓとなると予想できる。
ただし、半導体内部に欠陥が無くても、チャネルとゲート絶縁層との界面での散乱によっ
てトランジスタの輸送特性は影響を受ける。すなわち、チャネルとゲート絶縁層との界面
からｘだけ離れた場所における移動度μ１は、以下の式で表される。
ここで、Ｄはゲート方向の電界、Ｂ、Ｇは定数である。ＢおよびＧは、実際の測定結果よ
り求めることができ、上記の測定結果からは、Ｂ＝４．７５×１０７ｃｍ／ｓ、Ｇ＝１０
ｎｍ（界面散乱が及ぶ深さ）である。Ｄが増加する（すなわち、ゲート電圧が高くなる）
と数７の第２項が増加するため、移動度μ１は低下することがわかる。
半導体内部の欠陥が無い理想的な酸化物半導体をチャネルに用いたトランジスタの移動度
μ２を計算した結果を図１３に示す。なお、計算にはシノプシス社製デバイスシミュレー
ションソフト、Ｓｅｎｔａｕｒｕｓ Ｄｅｖｉｃｅを使用し、酸化物半導体のバンドギャ
ップ、電子親和力、比誘電率、厚さをそれぞれ、２．８電子ボルト、４．７電子ボルト、
１５、１５ｎｍとした。これらの値は、スパッタリング法により形成された薄膜を測定し
て得られたものである。
さらに、ゲート、ソース、ドレインの仕事関数をそれぞれ、５．５電子ボルト、４．６電
子ボルト、４．６電子ボルトとした。また、ゲート絶縁層の厚さは１００ｎｍ、比誘電率
は４．１とした。チャネル長およびチャネル幅はともに１０μｍ、ドレイン電圧Ｖｄは０
．１Ｖである。
図１３で示されるように、ゲート電圧１Ｖ強で移動度１００ｃｍ２／Ｖｓ以上のピークと
なるが、ゲート電圧がさらに高くなると、界面散乱が大きくなり、移動度が低下する。な
お、界面散乱を低減するためには、半導体層表面を原子レベルで平坦にすること（Ａｔｏ
ｍｉｃ Ｌａｙｅｒ Ｆｌａｔｎｅｓｓ）が望ましい。
このような移動度を有する酸化物半導体を用いて微細なトランジスタを作製した場合の特
性を計算した結果を図１４乃至図１６に示す。なお、計算に用いたトランジスタの断面構
造を図１７に示す。図１７に示すトランジスタは酸化物半導体層にｎ＋の導電型を呈する
半導体領域１３０３ａおよび半導体領域１３０３ｃを有する。半導体領域１３０３ａおよ
び半導体領域１３０３ｃの抵抗率は２×１０−３Ωｃｍとする。
図１７（Ａ）に示すトランジスタは、下地絶縁層１３０１と、下地絶縁層１３０１に埋め
込まれるように形成された酸化アルミニウムよりなる埋め込み絶縁物１３０２の上に形成
される。トランジスタは半導体領域１３０３ａ、半導体領域１３０３ｃと、それらに挟ま
れ、チャネル形成領域となる真性の半導体領域１３０３ｂと、ゲート１３０５を有する。
ゲート１３０５の幅を３３ｎｍとする。
ゲート１３０５と半導体領域１３０３ｂの間には、ゲート絶縁層１３０４を有し、また、
ゲート１３０５の両側面には側壁絶縁物１３０６ａおよび側壁絶縁物１３０６ｂ、ゲート
１３０５の上部には、ゲート１３０５と他の配線との短絡を防止するための絶縁物１３０
７を有する。側壁絶縁物の幅は５ｎｍとする。また、半導体領域１３０３ａおよび半導体
領域１３０３ｃに接して、ソース１３０８ａおよびドレイン１３０８ｂを有する。なお、
このトランジスタにおけるチャネル幅を４０ｎｍとする。
図１７（Ｂ）に示すトランジスタは、下地絶縁層１３０１と、酸化アルミニウムよりなる
埋め込み絶縁物１３０２の上に形成され、半導体領域１３０３ａ、半導体領域１３０３ｃ
と、それらに挟まれた真性の半導体領域１３０３ｂと、幅３３ｎｍのゲート１３０５とゲ
ート絶縁層１３０４と側壁絶縁物１３０６ａおよび側壁絶縁物１３０６ｂと絶縁物１３０
７とソース１３０８ａおよびドレイン１３０８ｂを有する点で図１７（Ａ）に示すトラン
ジスタと同じである。
図１７（Ａ）に示すトランジスタと図１７（Ｂ）に示すトランジスタの相違点は、側壁絶
縁物１３０６ａおよび側壁絶縁物１３０６ｂの下の半導体領域の導電型である。図１７（
Ａ）に示すトランジスタでは、側壁絶縁物１３０６ａおよび側壁絶縁物１３０６ｂの下の
半導体領域はｎ＋の導電型を呈する半導体領域１３０３ａおよび半導体領域１３０３ｃで
あるが、図１７（Ｂ）に示すトランジスタでは、真性の半導体領域１３０３ｂである。す
なわち、半導体領域１３０３ａ（半導体領域１３０３ｃ）とゲート１３０５がＬｏｆｆだ
け重ならない領域ができている。この領域をオフセット領域といい、その幅Ｌｏｆｆをオ
フセット長という。図から明らかなように、オフセット長は、側壁絶縁物１３０６ａ（側
壁絶縁物１３０６ｂ）の幅と同じである。
その他の計算に使用するパラメータは上述の通りである。計算にはシノプシス社製デバイ
スシミュレーションソフト、Ｓｅｎｔａｕｒｕｓ Ｄｅｖｉｃｅを使用した。図１４は、
図１７（Ａ）に示される構造のトランジスタのドレイン電流（Ｉｄ、実線）および移動度
（μ、点線）のゲート電圧（Ｖｇ、ゲートとソースの電位差）依存性を示す。ドレイン電
流Ｉｄは、ドレイン電圧（ドレインとソースの電位差）を＋１Ｖとし、移動度μはドレイ
ン電圧を＋０．１Ｖとして計算したものである。
図１４（Ａ）はゲート絶縁層の厚さを１５ｎｍとしたものであり、図１４（Ｂ）は１０ｎ
ｍとしたものであり、図１４（Ｃ）は５ｎｍとしたものである。ゲート絶縁層が薄くなる
ほど、特にオフ状態でのドレイン電流Ｉｄ（オフ電流）が顕著に低下する。一方、移動度
μのピーク値やオン状態でのドレイン電流Ｉｄ（オン電流）には目立った変化が無い。ゲ
ート電圧１Ｖ前後で、ドレイン電流はメモリ素子等で必要とされる１０μＡを超えること
が示された。
図１５は、図１７（Ｂ）に示される構造のトランジスタで、オフセット長Ｌｏｆｆを５ｎ
ｍとしたもののドレイン電流Ｉｄ（実線）および移動度μ（点線）のゲート電圧Ｖｇ依存
性を示す。ドレイン電流Ｉｄは、ドレイン電圧を＋１Ｖとし、移動度μはドレイン電圧を
＋０．１Ｖとして計算したものである。図１５（Ａ）はゲート絶縁層の厚さを１５ｎｍと
したものであり、図１５（Ｂ）は１０ｎｍとしたものであり、図１５（Ｃ）は５ｎｍとし
たものである。
また、図１６は、図１７（Ｂ）に示される構造のトランジスタで、オフセット長Ｌｏｆｆ
を１５ｎｍとしたもののドレイン電流Ｉｄ（実線）および移動度μ（点線）のゲート電圧
依存性を示す。ドレイン電流Ｉｄは、ドレイン電圧を＋１Ｖとし、移動度μはドレイン電
圧を＋０．１Ｖとして計算したものである。図１６（Ａ）はゲート絶縁層の厚さを１５ｎ
ｍとしたものであり、図１６（Ｂ）は１０ｎｍとしたものであり、図１６（Ｃ）は５ｎｍ
としたものである。
いずれもゲート絶縁層が薄くなるほど、オフ電流が顕著に低下する一方、移動度μのピー
ク値やオン電流には目立った変化が無い。
なお、移動度μのピークは、図１４では８０ｃｍ２／Ｖｓ程度であるが、図１５では６０
ｃｍ２／Ｖｓ程度、図１６では４０ｃｍ２／Ｖｓ程度と、オフセット長Ｌｏｆｆが増加す
るほど低下する。また、オフ電流も同様な傾向がある。一方、オン電流にはオフセット長
Ｌｏｆｆの増加にともなって減少するが、オフ電流の低下に比べるとはるかに緩やかであ
る。また、いずれもゲート電圧１Ｖ前後で、ドレイン電流はメモリ素子等で必要とされる
１０μＡを超えることが示された。
（実施の形態９）
本実施の形態では、酸化物半導体としてＩｎ−Ｓｎ−Ｚｎ系の酸化物を用いた絶縁ゲート
型トランジスタについての実験結果等を説明する。
Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体をチャネル形成領域とするトランジスタは
、該酸化物半導体を形成する際に基板を加熱して成膜すること、或いは酸化物半導体膜を
形成した後に熱処理を行うことで良好な特性を得ることができる。なお、主成分とは組成
比で５ａｔｏｍｉｃ％以上含まれる元素をいう。
Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体膜の成膜後に基板を意図的に加熱すること
で、トランジスタの電界効果移動度を向上させることが可能となる。また、トランジスタ
のしきい値電圧をプラスシフトさせ、ノーマリ・オフ化させることが可能となる。
例えば、図１８（Ａ）〜（Ｃ）は、Ｉｎ、Ｓｎ、Ｚｎを主成分とし、チャネル長Ｌが３μ
ｍ、チャネル幅Ｗが１０μｍである酸化物半導体膜と、厚さ１００ｎｍのゲート絶縁層を
用いたトランジスタの特性である。なお、Ｖｄは１０Ｖとした。
図１８（Ａ）は基板を意図的に加熱せずにスパッタリング法でＩｎ、Ｓｎ、Ｚｎを主成分
とする酸化物半導体膜を形成したときのトランジスタ特性である。このとき電界効果移動
度は１８．８ｃｍ２／Ｖｓｅｃが得られている。一方、基板を意図的に加熱してＩｎ、Ｓ
ｎ、Ｚｎを主成分とする酸化物半導体膜を形成すると電界効果移動度を向上させることが
可能となる。図１８（Ｂ）は基板を２００℃に加熱してＩｎ、Ｓｎ、Ｚｎを主成分とする
酸化物半導体膜を形成したときのトランジスタ特性を示すが、電界効果移動度は３２．２
ｃｍ２／Ｖｓｅｃが得られている。
電界効果移動度は、Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体膜を形成した後に熱処
理をすることによって、さらに高めることができる。図１８（Ｃ）は、Ｉｎ、Ｓｎ、Ｚｎ
を主成分とする酸化物半導体膜を２００℃でスパッタリング成膜した後、６５０℃で熱処
理をしたときのトランジスタ特性を示す。このとき電界効果移動度は３４．５ｃｍ２／Ｖ
ｓｅｃが得られている。
基板を意図的に加熱することでスパッタリング成膜中の水分が酸化物半導体膜中に取り込
まれるのを低減する効果が期待できる。また、成膜後に熱処理をすることによっても、酸
化物半導体膜から水素や水酸基若しくは水分を放出させ除去することができ、上記のよう
に電界効果移動度を向上させることができる。このような電界効果移動度の向上は、脱水
化・脱水素化による不純物の除去のみならず、高密度化により原子間距離が短くなるため
とも推定される。また、酸化物半導体から不純物を除去して高純度化することで結晶化を
図ることができる。このように高純度化された非単結晶酸化物半導体は、理想的には１０
０ｃｍ２／Ｖｓｅｃを超える電界効果移動度を実現することも可能になると推定される。
Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体に酸素イオンを注入し、熱処理により該酸
化物半導体に含まれる水素や水酸基若しくは水分を放出させ、その熱処理と同時に又はそ
の後の熱処理により酸化物半導体を結晶化させても良い。このような結晶化若しくは再結
晶化の処理により結晶性の良い非単結晶酸化物半導体を得ることができる。
基板を意図的に加熱して成膜すること及び／又は成膜後に熱処理することの効果は、電界
効果移動度の向上のみならず、トランジスタのノーマリ・オフ化を図ることにも寄与して
いる。基板を意図的に加熱しないで形成されたＩｎ、Ｓｎ、Ｚｎを主成分とする酸化物半
導体膜をチャネル形成領域としたトランジスタは、しきい値電圧がマイナスシフトしてし
まう傾向がある。しかし、基板を意図的に加熱して形成された酸化物半導体膜を用いた場
合、このしきい値電圧のマイナスシフト化は解消される。つまり、しきい値電圧はトラン
ジスタがノーマリ・オフとなる方向に動き、このような傾向は図１８（Ａ）と図１８（Ｂ
）の対比からも確認することができる。
なお、しきい値電圧はＩｎ、Ｓｎ及びＺｎの比率を変えることによっても制御することが
可能であり、組成比としてＩｎ：Ｓｎ：Ｚｎ＝２：１：３とすることでトランジスタのノ
ーマリ・オフ化を期待することができる。また、ターゲットの組成比をＩｎ：Ｓｎ：Ｚｎ
＝２：１：３とすることで結晶性の高い酸化物半導体膜を得ることができる。
意図的な基板加熱温度若しくは熱処理温度は、１５０℃以上、好ましくは２００℃以上、
より好ましくは４００℃以上であり、より高温で成膜し或いは熱処理することでトランジ
スタのノーマリ・オフ化を図ることが可能となる。
また、意図的に基板を加熱した成膜及び／又は成膜後に熱処理をすることで、ゲートバイ
アス・ストレスに対する安定性を高めることができる。例えば、２ＭＶ／ｃｍ、１５０℃
、１時間印加の条件において、ドリフトがそれぞれ±１．５Ｖ未満、好ましくは１．０Ｖ
未満を得ることができる。
実際に、酸化物半導体膜成膜後に加熱処理を行っていない試料１と、６５０℃の加熱処理
を行った試料２のトランジスタに対してＢＴ試験を行った。
まず基板温度を２５℃とし、Ｖｄを１０Ｖとし、トランジスタのＶｇ−Ｉｄ特性の測定を
行った。次に、基板温度を１５０℃とし、Ｖｄを０．１Ｖとした。次に、ゲート絶縁層に
印加される電界強度が２ＭＶ／ｃｍとなるようにＶｇに２０Ｖを印加し、そのまま１時間
保持した。次に、Ｖｇを０Ｖとした。次に、基板温度２５℃とし、Ｖｄを１０Ｖとし、ト
ランジスタのＶｇ−Ｉｄ測定を行った。これをプラスＢＴ試験と呼ぶ。
同様に、まず基板温度を２５℃とし、Ｖｄを１０Ｖとし、トランジスタのＶｇ−Ｉｄ特性
の測定を行った。次に、基板温度を１５０℃とし、Ｖｄを０．１Ｖとした。次に、ゲート
絶縁層に印加される電界強度が−２ＭＶ／ｃｍとなるようにＶｇに−２０Ｖを印加し、そ
のまま１時間保持した。次に、Ｖｇを０Ｖとした。次に、基板温度２５℃とし、Ｖｄを１
０Ｖとし、トランジスタのＶｇ−Ｉｄ測定を行った。これをマイナスＢＴ試験と呼ぶ。
試料１のプラスＢＴ試験の結果を図１９（Ａ）に、マイナスＢＴ試験の結果を図１９（Ｂ
）に示す。また、試料２のプラスＢＴ試験の結果を図２０（Ａ）に、マイナスＢＴ試験の
結果を図２０（Ｂ）に示す。
試料１のプラスＢＴ試験およびマイナスＢＴ試験によるしきい値電圧の変動は、それぞれ
１．８０Ｖおよび−０．４２Ｖであった。また、試料２のプラスＢＴ試験およびマイナス
ＢＴ試験によるしきい値電圧の変動は、それぞれ０．７９Ｖおよび０．７６Ｖであった。
試料１および試料２のいずれも、ＢＴ試験前後におけるしきい値電圧の変動が小さく、信
頼性が高いことがわかる。
熱処理は酸素雰囲気中で行うことができるが、まず窒素若しくは不活性ガス、または減圧
下で熱処理を行ってから酸素を含む雰囲気中で熱処理を行っても良い。最初に脱水化・脱
水素化を行ってから酸素を酸化物半導体に加えることで、熱処理の効果をより高めること
ができる。また、後から酸素を加えるには、酸素イオンを電界で加速して酸化物半導体膜
に注入する方法を適用しても良い。
酸化物半導体中及び積層される膜との界面には、酸素欠損による欠陥が生成されやすいが
、かかる熱処理により酸化物半導体中に酸素を過剰に含ませることにより、定常的に生成
される酸素欠損を過剰な酸素によって補償することが可能となる。過剰酸素は主に格子間
に存在する酸素であり、その酸素濃度が１×１０１６／ｃｍ３以上２×１０２０／ｃｍ３
以下とすれば、結晶に歪み等を与えることなく酸化物半導体中に含ませることができる。
また、熱処理によって酸化物半導体に結晶が少なくとも一部に含まれるようにすることで
、より安定な酸化物半導体膜を得ることができる。例えば、組成比Ｉｎ：Ｓｎ：Ｚｎ＝１
：１：１のターゲットを用いて、基板を意図的に加熱せずにスパッタリング成膜した酸化
物半導体膜は、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）でハローパタ
ンが観測される。この成膜された酸化物半導体膜を熱処理することによって結晶化させる
ことができる。熱処理温度は任意であるが、例えば６５０℃の熱処理を行うことで、Ｘ線
回折により明確な回折ピークを観測することができる。
実際に、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜のＸＲＤ分析を行った。ＸＲＤ分析には、Ｂｒｕｋｅｒ
ＡＸＳ社製Ｘ線回折装置Ｄ８ ＡＤＶＡＮＣＥを用い、Ｏｕｔ−ｏｆ−Ｐｌａｎｅ法で
測定した。
ＸＲＤ分析を行った試料として、試料Ａおよび試料Ｂを用意した。以下に試料Ａおよび試
料Ｂの作製方法を説明する。
脱水素化処理済みの石英基板上にＩｎ−Ｓｎ−Ｚｎ−Ｏ膜を１００ｎｍの厚さで成膜した
。
Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜は、スパッタリング装置を用い、酸素雰囲気で電力を１００Ｗ（
ＤＣ）として成膜した。ターゲットは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１［原子数比］のＩ
ｎ−Ｓｎ−Ｚｎ−Ｏターゲットを用いた。なお、成膜時の基板加熱温度は２００℃とした
。このようにして作製した試料を試料Ａとした。
次に、試料Ａと同様の方法で作製した試料に対し加熱処理を６５０℃の温度で行った。加
熱処理は、はじめに窒素雰囲気で１時間の加熱処理を行い、温度を下げずに酸素雰囲気で
さらに１時間の加熱処理を行っている。このようにして作製した試料を試料Ｂとした。
図２１に試料Ａおよび試料ＢのＸＲＤスペクトルを示す。試料Ａでは、結晶由来のピーク
が観測されなかったが、試料Ｂでは、２θが３５ｄｅｇ近傍および３７ｄｅｇ〜３８ｄｅ
ｇに結晶由来のピークが観測された。
このように、Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体は成膜時に意図的に加熱する
こと及び／又は成膜後に熱処理することによりトランジスタの特性を向上させることがで
きる。
この基板加熱や熱処理は、酸化物半導体にとって悪性の不純物である水素や水酸基を膜中
に含ませないようにすること、或いは膜中から除去する作用がある。すなわち、酸化物半
導体中でドナー不純物となる水素を除去することで高純度化を図ることができ、それによ
ってトランジスタのノーマリ・オフ化を図ることができ、酸化物半導体が高純度化される
ことによりオフ電流を１ａＡ／μｍ以下にすることができる。ここで、上記オフ電流値の
単位は、チャネル幅１μｍあたりの電流値を示す。
図２２に、トランジスタのオフ電流と測定時の基板温度（絶対温度）の逆数との関係を示
す。ここでは、簡単のため測定時の基板温度の逆数に１０００を掛けた数値（１０００／
Ｔ）を横軸としている。
具体的には、図２２に示すように、基板温度が１２５℃の場合には１ａＡ／μｍ（１×１
０−１８Ａ／μｍ）以下、８５℃の場合には１００ｚＡ／μｍ（１×１０−１９Ａ／μｍ
）以下、室温（２７℃）の場合には１ｚＡ／μｍ（１×１０−２１Ａ／μｍ）以下にする
ことができる。好ましくは、１２５℃において０．１ａＡ／μｍ（１×１０−１９Ａ／μ
ｍ）以下に、８５℃において１０ｚＡ／μｍ（１×１０−２０Ａ／μｍ）以下に、室温に
おいて０．１ｚＡ／μｍ（１×１０−２２Ａ／μｍ）以下にすることができる。これらの
オフ電流値は、Ｓｉを半導体膜として用いたトランジスタに比べて、極めて低いものであ
ることは明らかである。
もっとも、酸化物半導体膜の成膜時に水素や水分が膜中に混入しないように、成膜室外部
からのリークや成膜室内の内壁からの脱ガスを十分抑え、スパッタガスの高純度化を図る
ことが好ましい。例えば、スパッタガスは水分が膜中に含まれないように露点−７０℃以
下であるガスを用いることが好ましい。また、ターゲットそのものに水素や水分などの不
純物が含まれていていないように、高純度化されたターゲットを用いることが好ましい。
Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体は熱処理によって膜中の水分を除去するこ
とができるが、Ｉｎ、Ｇａ、Ｚｎを主成分とする酸化物半導体と比べて水分の放出温度が
高いため、好ましくは最初から水分の含まれない膜を形成しておくことが好ましい。
また、酸化物半導体膜成膜後に６５０℃の加熱処理を行った試料のトランジスタにおいて
、基板温度と電気的特性の関係について評価した。
測定に用いたトランジスタは、チャネル長Ｌが３μｍ、チャネル幅Ｗが１０μｍ、Ｌｏｖ
が０μｍ、ｄＷが０μｍである。なお、Ｖｄは１０Ｖとした。なお、基板温度は−４０℃
、−２５℃、２５℃、７５℃、１２５℃および１５０℃で行った。ここで、トランジスタ
において、ゲート電極と一対の電極との重畳する幅をＬｏｖと呼び、酸化物半導体膜に対
する一対の電極のはみ出しをｄＷと呼ぶ。
図２３に、Ｉｄ（実線）および電界効果移動度（点線）のＶｇ依存性を示す。また、図２
４（Ａ）に基板温度としきい値電圧の関係を、図２４（Ｂ）に基板温度と電界効果移動度
の関係を示す。
図２４（Ａ）より、基板温度が高いほどしきい値電圧は低くなることがわかる。なお、そ
の範囲は−４０℃〜１５０℃で１．０９Ｖ〜−０．２３Ｖであった。
また、図２４（Ｂ）より、基板温度が高いほど電界効果移動度が低くなることがわかる。
なお、その範囲は−４０℃〜１５０℃で３６ｃｍ２／Ｖｓ〜３２ｃｍ２／Ｖｓであった。
従って、上述の温度範囲において電気的特性の変動が小さいことがわかる。
上記のようなＩｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体をチャネル形成領域とするト
ランジスタによれば、オフ電流を１ａＡ／μｍ以下に保ちつつ、電界効果移動度を３０ｃ
ｍ２／Ｖｓｅｃ以上、好ましくは４０ｃｍ２／Ｖｓｅｃ以上、より好ましくは６０ｃｍ２
／Ｖｓｅｃ以上とし、ＬＳＩで要求されるオン電流の値を満たすことができる。例えば、
Ｌ／Ｗ＝３３ｎｍ／４０ｎｍのＦＥＴで、ゲート電圧２．７Ｖ、ドレイン電圧１．０Ｖの
とき１２μＡ以上のオン電流を流すことができる。またトランジスタの動作に求められる
温度範囲においても、十分な電気的特性を確保することができる。このような特性であれ
ば、Ｓｉ半導体で作られる集積回路の中に酸化物半導体で形成されるトランジスタを混載
しても、動作速度を犠牲にすることなく新たな機能を有する集積回路を実現することがで
きる。
本実施例では、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜を酸化物半導体膜に用いたトランジスタの一例に
ついて、図２５などを用いて説明する。
図２５は、コプラナー型であるトップゲート・トップコンタクト構造のトランジスタの上
面図および断面図である。図２５（Ａ）にトランジスタの上面図を示す。また、図２５（
Ｂ）に図２５（Ａ）の一点鎖線Ａ−Ｂに対応する断面Ａ−Ｂを示す。
図２５（Ｂ）に示すトランジスタは、基板９６０と、基板９６０上に設けられた下地絶縁
膜９６１と、下地絶縁膜９６１の周辺に設けられた保護絶縁膜９６２と、下地絶縁膜９６
１および保護絶縁膜９６２上に設けられた高抵抗領域９６３ａおよび低抵抗領域９６３ｂ
を有する酸化物半導体膜９６３と、酸化物半導体膜９６３上に設けられたゲート絶縁層９
６４と、ゲート絶縁層９６４を介して酸化物半導体膜９６３と重畳して設けられたゲート
電極９６５と、ゲート電極９６５の側面と接して設けられた側壁絶縁膜９６６と、少なく
とも低抵抗領域９６３ｂと接して設けられた一対の電極９６７と、少なくとも酸化物半導
体膜９６３、ゲート電極９６５および一対の電極９６７を覆って設けられた層間絶縁膜９
６８と、層間絶縁膜９６８に設けられた開口部を介して少なくとも一対の電極９６７の一
方と接続して設けられた配線９６９と、を有する。
なお、図示しないが、層間絶縁膜９６８および配線９６９を覆って設けられた保護膜を有
していても構わない。該保護膜を設けることで、層間絶縁膜９６８の表面伝導に起因して
生じる微小リーク電流を低減することができ、トランジスタのオフ電流を低減することが
できる。
本実施例では、上記とは異なるＩｎ−Ｓｎ−Ｚｎ−Ｏ膜を酸化物半導体膜に用いたトラン
ジスタの他の一例について示す。
図２６は、本実施例で作製したトランジスタの構造を示す上面図および断面図である。図
２６（Ａ）はトランジスタの上面図である。また、図２６（Ｂ）は図２６（Ａ）の一点鎖
線Ａ−Ｂに対応する断面図である。
図２６（Ｂ）に示すトランジスタは、基板９７０と、基板９７０上に設けられた下地絶縁
膜９７１と、下地絶縁膜９７１上に設けられた酸化物半導体膜９７３と、酸化物半導体膜
９７３と接する一対の電極９７６と、酸化物半導体膜９７３および一対の電極９７６上に
設けられたゲート絶縁層９７４と、ゲート絶縁層９７４を介して酸化物半導体膜９７３と
重畳して設けられたゲート電極９７５と、ゲート絶縁層９７４およびゲート電極９７５を
覆って設けられた層間絶縁膜９７７と、層間絶縁膜９７７に設けられた開口部を介して一
対の電極９７６と接続する配線９７８と、層間絶縁膜９７７および配線９７８を覆って設
けられた保護膜９７９と、を有する。
基板９７０としてはガラス基板を、下地絶縁膜９７１としては酸化シリコン膜を、酸化物
半導体膜９７３としてはＩｎ−Ｓｎ−Ｚｎ−Ｏ膜を、一対の電極９７６としてはタングス
テン膜を、ゲート絶縁層９７４としては酸化シリコン膜を、ゲート電極９７５としては窒
化タンタル膜とタングステン膜との積層構造を、層間絶縁膜９７７としては酸化窒化シリ
コン膜とポリイミド膜との積層構造を、配線９７８としてはチタン膜、アルミニウム膜、
チタン膜がこの順で形成された積層構造を、保護膜９７９としてはポリイミド膜を、それ
ぞれ用いた。
なお、図２６（Ａ）に示す構造のトランジスタにおいて、ゲート電極９７５と一対の電極
９７６との重畳する幅をＬｏｖと呼ぶ。同様に、酸化物半導体膜９７３に対する一対の電
極９７６のはみ出しをｄＷと呼ぶ。
１０１ アンテナ
１０２ 容量素子
１０３ 受動素子
１０４ トランジスタ
１０５ 記憶回路
１０６ 整流回路
１３１ 容量素子
１３２ アンテナ
２０１ トランジスタ
２０２ 容量素子
３０１ トランジスタ
３０２ 容量素子
３０３ トランジスタ
３０４ 電子素子
４０１ トランジスタ
４０２ 容量素子
４０３ トランジスタ
４０４ 電子素子
４０５ 容量素子
４０６ トランジスタ
６００＿Ａ 被素子形成層
６００＿Ｂ 被素子形成層
６００＿Ｃ 被素子形成層
６００＿Ｄ 被素子形成層
６０１＿Ａ 導電層
６０１＿Ｂ 導電層
６０１＿Ｃ 導電層
６０１＿Ｄ 導電層
６０２＿Ａ 絶縁層
６０２＿Ｂ 絶縁層
６０２＿Ｃ 絶縁層
６０２＿Ｄ 絶縁層
６０３＿Ａ 半導体層
６０３＿Ｂ 半導体層
６０３＿Ｃ 半導体層
６０３＿Ｄ 半導体層
６０４ａ＿Ｃ 領域
６０４ａ＿Ｄ 領域
６０４ｂ＿Ｃ 領域
６０４ｂ＿Ｄ 領域
６０５ａ＿Ａ 導電層
６０５ａ＿Ｂ 導電層
６０５ａ＿Ｃ 導電層
６０５ａ＿Ｄ 導電層
６０５ｂ＿Ａ 導電層
６０５ｂ＿Ｂ 導電層
６０５ｂ＿Ｃ 導電層
６０５ｂ＿Ｄ 導電層
６０６＿Ａ 絶縁層
６０６＿Ｂ 絶縁層
６０８＿Ａ 導電層
６０８＿Ｂ 導電層
７１１ アンテナ
７１２ 容量素子
７１３ 受動素子
７１４ トランジスタ
７１５ 記憶回路
７１６ 整流回路
７１７ 電源回路
７１８ 復調回路
７１９ 記憶制御回路
７２０ メモリ
７２１ 符号化回路
７２２ 変調回路
９６０ 基板
９６１ 下地絶縁膜
９６２ 保護絶縁膜
９６３ 酸化物半導体膜
９６３ａ 高抵抗領域
９６３ｂ 低抵抗領域
９６４ ゲート絶縁層
９６５ ゲート電極
９６６ 側壁絶縁膜
９６７ 電極
９６８ 層間絶縁膜
９６９ 配線
９７０ 基板
９７１ 下地絶縁膜
９７３ 酸化物半導体膜
９７４ ゲート絶縁層
９７５ ゲート電極
９７６ 電極
９７７ 層間絶縁膜
９７８ 配線
９７９ 保護膜
１００１ａ 筐体
１００１ｂ 筐体
１００２ａ 表示部
１００２ｂ 表示部
１００３ａ 側面
１００３ｂ 側面
１００４ 筐体
１００５ 表示部
１００６ 軸部
１００７ 側面
１２０１ 無線送受信回路
１２０４ 蓄電装置
１２０５ 電源回路
１２０６ 演算処理回路
１２０７ メモリ
１２０８ 表示制御回路
１２０９ 表示パネル
１３０１ 下地絶縁層
１３０２ 絶縁物
１３０３ａ 半導体領域
１３０３ｂ 半導体領域
１３０３ｃ 半導体領域
１３０４ ゲート絶縁層
１３０５ ゲート
１３０６ａ 側壁絶縁物
１３０６ｂ 側壁絶縁物
１３０７ 絶縁物
１３０８ａ ソース
１３０８ｂ ドレイン

Claims (2)

  1. コイルと、第１及び第２の容量素子と、第１乃至第４のトランジスタと、受動素子と、負荷と、を有し、
    前記第１の容量素子の第１の端子は、前記コイルの第１の端子と電気的に接続され、
    前記第１の容量素子の第２の端子は、前記コイルの第２の端子と電気的に接続され、
    前記受動素子の第１の端子は、前記コイルの第１の端子と電気的に接続され、
    前記第１のトランジスタの第１の端子は、前記受動素子の第２の端子と電気的に接続され、
    前記第１のトランジスタの第２の端子は、前記コイルの第２の端子と電気的に接続され、
    前記第２のトランジスタの第１の端子は、前記第１のトランジスタのゲートと電気的に接続され、
    前記第２の容量素子の第１の端子は、前記第１のトランジスタのゲートと電気的に接続され、
    前記第２の容量素子の第２の端子は、前記負荷と電気的に接続され、
    前記第３のトランジスタの第１の端子は、前記コイルの第１の端子と電気的に接続され、
    前記第３のトランジスタの第２の端子は、前記第２の容量素子の第２の端子と電気的に接続され、
    前記第４のトランジスタの第１の端子は、前記第３のトランジスタのゲートと電気的に接続され、
    前記第４のトランジスタのゲートは、前記第２のトランジスタのゲートと電気的に接続され、
    前記第２のトランジスタのチャネル形成領域は、酸化物半導体を有し、
    前記第４のトランジスタのチャネル形成領域は、酸化物半導体を有することを特徴とする半導体装置。
  2. コイルと、第１及び第２の容量素子と、第１乃至第４のトランジスタと、受動素子と、負荷と、整流回路と、を有し、
    前記第１の容量素子の第１の端子は、前記コイルの第１の端子と電気的に接続され、
    前記第１の容量素子の第２の端子は、前記コイルの第２の端子と電気的に接続され、
    前記受動素子の第１の端子は、前記コイルの第１の端子と電気的に接続され、
    前記第１のトランジスタの第１の端子は、前記受動素子の第２の端子と電気的に接続され、
    前記第１のトランジスタの第２の端子は、前記コイルの第２の端子と電気的に接続され、
    前記第２のトランジスタの第１の端子は、前記第１のトランジスタのゲートと電気的に接続され、
    前記第２の容量素子の第１の端子は、前記第１のトランジスタのゲートと電気的に接続され、
    前記第２の容量素子の第２の端子は、前記負荷と電気的に接続され、
    前記第３のトランジスタの第１の端子は、前記整流回路を介して前記コイルの第１の端子と電気的に接続され、
    前記第３のトランジスタの第２の端子は、前記第２の容量素子の第２の端子と電気的に接続され、
    前記第４のトランジスタの第１の端子は、前記第３のトランジスタのゲートと電気的に接続され、
    前記第４のトランジスタのゲートは、前記第２のトランジスタのゲートと電気的に接続され、
    前記第２のトランジスタのチャネル形成領域は、酸化物半導体を有し、
    前記第４のトランジスタのチャネル形成領域は、酸化物半導体を有することを特徴とする半導体装置。
JP2016092288A 2011-03-04 2016-05-02 半導体装置 Expired - Fee Related JP6138314B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011047460 2011-03-04
JP2011047460 2011-03-04
JP2011111004 2011-05-18
JP2011111004 2011-05-18

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012039769A Division JP5933291B2 (ja) 2011-03-04 2012-02-27 半導体装置

Publications (2)

Publication Number Publication Date
JP2016186788A JP2016186788A (ja) 2016-10-27
JP6138314B2 true JP6138314B2 (ja) 2017-05-31

Family

ID=46752764

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012039769A Expired - Fee Related JP5933291B2 (ja) 2011-03-04 2012-02-27 半導体装置
JP2016092288A Expired - Fee Related JP6138314B2 (ja) 2011-03-04 2016-05-02 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2012039769A Expired - Fee Related JP5933291B2 (ja) 2011-03-04 2012-02-27 半導体装置

Country Status (4)

Country Link
US (3) US8659015B2 (ja)
JP (2) JP5933291B2 (ja)
KR (1) KR101939042B1 (ja)
TW (2) TWI613762B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2009273748A1 (en) * 2008-07-21 2010-01-28 Sato Holdings Corporation A device having data storage
US8659015B2 (en) * 2011-03-04 2014-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9012905B2 (en) * 2011-04-08 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor comprising oxide semiconductor and method for manufacturing the same
CN107419225B (zh) * 2011-06-08 2020-08-04 株式会社半导体能源研究所 溅射靶材、溅射靶材的制造方法及薄膜形成方法
KR101328520B1 (ko) * 2012-05-17 2013-11-20 한양대학교 산학협력단 플라즈마 장비
KR102207063B1 (ko) * 2012-12-12 2021-01-25 엘지디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 박막 트랜지스터를 포함하는 표시 장치
KR102044971B1 (ko) * 2013-02-12 2019-11-15 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR102178766B1 (ko) * 2013-03-29 2020-11-13 엘지디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 박막 트랜지스터를 포함하는 표시 장치
TWI642186B (zh) 2013-12-18 2018-11-21 日商半導體能源研究所股份有限公司 半導體裝置
KR102810037B1 (ko) * 2017-08-04 2025-05-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
TWI852333B (zh) 2017-12-07 2024-08-11 日商半導體能源研究所股份有限公司 半導體裝置以及半導體裝置的製造方法
WO2019162807A1 (ja) 2018-02-23 2019-08-29 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
US11545578B2 (en) 2018-04-27 2023-01-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP7315661B2 (ja) 2019-04-12 2023-07-26 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
US11894094B1 (en) * 2022-10-14 2024-02-06 Nanya Technology Corporation Electronic device and method of controlling the same

Family Cites Families (136)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
SG54559A1 (en) 1996-09-13 1998-11-16 Hitachi Ltd Power transmission system ic card and information communication system using ic card
JPH10187916A (ja) 1996-12-27 1998-07-21 Rohm Co Ltd 非接触ｉｃカード通信システムにおける応答器
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6529359B1 (en) 1999-08-06 2003-03-04 Sarnoff Corporation Circuits for dynamic turn off of NMOS output drivers during EOS/ESD stress
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4495295B2 (ja) 2000-03-15 2010-06-30 株式会社日立製作所 有価証券類の不正利用防止方法および有価証券類の不正利用防止システム
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP4433629B2 (ja) * 2001-03-13 2010-03-17 株式会社日立製作所 半導体装置及びその製造方法
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2003067693A (ja) 2001-08-27 2003-03-07 Fujitsu Ltd 非接触ｉｃカード
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US20070194379A1 (en) 2004-03-12 2007-08-23 Japan Science And Technology Agency Amorphous Oxide And Thin Film Transistor
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
JP4641849B2 (ja) * 2005-01-27 2011-03-02 ソニー・エリクソン・モバイルコミュニケーションズ株式会社 無線通信装置及び携帯端末装置
US7915058B2 (en) * 2005-01-28 2011-03-29 Semiconductor Energy Laboratory Co., Ltd. Substrate having pattern and method for manufacturing the same, and semiconductor device and method for manufacturing the same
TWI481024B (zh) 2005-01-28 2015-04-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US8822272B2 (en) * 2005-03-28 2014-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and measuring method thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4753373B2 (ja) * 2005-09-16 2011-08-24 株式会社半導体エネルギー研究所 表示装置及び表示装置の駆動方法
WO2007034935A1 (en) * 2005-09-21 2007-03-29 Semiconductor Energy Laboratory Co., Ltd. Cyclic redundancy check circuit and semiconductor device having the cyclic redundancy check circuit
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101667544B (zh) 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US7443202B2 (en) * 2006-06-02 2008-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic apparatus having the same
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
DE602007013986D1 (de) 2006-10-18 2011-06-01 Semiconductor Energy Lab ID-Funktransponder
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5412034B2 (ja) 2006-12-26 2014-02-12 株式会社半導体エネルギー研究所 半導体装置
US8358202B2 (en) * 2006-12-26 2013-01-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
WO2010032603A1 (en) 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and wireless tag using the same
JP4859902B2 (ja) * 2008-10-01 2012-01-25 株式会社豊田中央研究所 ホールド回路
KR101596227B1 (ko) * 2008-10-02 2016-02-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5319469B2 (ja) 2008-10-03 2013-10-16 株式会社半導体エネルギー研究所 Ｒｆｉｄタグ
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5616012B2 (ja) 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9047815B2 (en) * 2009-02-27 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Method for driving semiconductor device
JP2010267368A (ja) * 2009-04-17 2010-11-25 Semiconductor Energy Lab Co Ltd 半導体記憶装置
WO2011046010A1 (en) * 2009-10-16 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the liquid crystal display device
KR101945660B1 (ko) * 2009-11-20 2019-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
EP2526622B1 (en) * 2010-01-20 2015-09-23 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
KR20120120330A (ko) * 2010-01-29 2012-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101780748B1 (ko) * 2010-02-19 2017-09-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 복조회로 및 복조회로를 이용한 ｒｆｉｄ 태그
US20110309689A1 (en) 2010-06-17 2011-12-22 Semiconductor Energy Laboratory Co., Ltd. Electric power transmitting device, electric power receiving device, and power supply method using electric power transmitting and receiving devices
JP5815337B2 (ja) * 2010-09-13 2015-11-17 株式会社半導体エネルギー研究所 半導体装置
TWI590249B (zh) * 2010-12-03 2017-07-01 半導體能源研究所股份有限公司 積體電路，其驅動方法，及半導體裝置
KR101899375B1 (ko) * 2011-01-28 2018-09-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8659015B2 (en) * 2011-03-04 2014-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8878174B2 (en) * 2011-04-15 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, memory circuit, integrated circuit, and driving method of the integrated circuit
US8681533B2 (en) * 2011-04-28 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Memory circuit, signal processing circuit, and electronic device
US9786350B2 (en) * 2013-03-18 2017-10-10 Semiconductor Energy Laboratory Co., Ltd. Memory device
KR102178766B1 (ko) * 2013-03-29 2020-11-13 엘지디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 박막 트랜지스터를 포함하는 표시 장치

Also Published As

Publication number Publication date
TWI613762B (zh) 2018-02-01
TW201241966A (en) 2012-10-16
US10032768B2 (en) 2018-07-24
TW201705374A (zh) 2017-02-01
US9293427B2 (en) 2016-03-22
KR20120100806A (ko) 2012-09-12
JP2016186788A (ja) 2016-10-27
TWI565003B (zh) 2017-01-01
KR101939042B1 (ko) 2019-01-17
US20120223304A1 (en) 2012-09-06
JP2012256314A (ja) 2012-12-27
US20140117353A1 (en) 2014-05-01
US8659015B2 (en) 2014-02-25
JP5933291B2 (ja) 2016-06-08
US20160118383A1 (en) 2016-04-28

Similar Documents

Publication Publication Date Title
JP6138314B2 (ja) 半導体装置
JP7705972B2 (ja) 半導体装置
JP7146046B2 (ja) 半導体装置
JP5820336B2 (ja) 半導体装置
JP6059873B2 (ja) 半導体装置
JP7734816B2 (ja) 半導体装置
US20120268849A1 (en) Semiconductor device
JP5947099B2 (ja) 半導体装置
JP5820335B2 (ja) 半導体装置
JP6170124B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170418

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170425

R150 Certificate of patent or registration of utility model

Ref document number: 6138314

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees