JP6082562B2

JP6082562B2 - 半導体装置

Info

Publication number: JP6082562B2
Application number: JP2012226820A
Authority: JP
Inventors: 本田　達也; 達也本田; 将志津吹; 野中　裕介; 裕介野中; 貴志島津
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2011-10-27
Filing date: 2012-10-12
Publication date: 2017-02-15
Anticipated expiration: 2032-10-12
Also published as: JP6338711B2; US9530895B2; US20130105791A1; JP2013110392A; US8952380B2; US20150243792A1; JP2017076819A

Description

半導体装置及び半導体装置の作製方法に関する。

なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。

絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。当該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体材料が注目されている。

例えば、トランジスタの活性層として、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む非晶質酸化物を用いたトランジスタが開示されている（特許文献１参照）。

酸化物半導体を用いたトランジスタは、アモルファスシリコンを用いたトランジスタよりも高いオン特性（オン電流など）を有する。

また、このようなトランジスタに用いる酸化物半導体について、「酸化物半導体は不純物に対して鈍感であり、膜中にはかなりの金属不純物が含まれていても問題がなく、ナトリウムのようなアルカリ金属が多量に含まれる廉価なソーダ石灰ガラスも使える」といったことも述べられている（非特許文献１参照）。

特開２００６−１６５５２８号公報

神谷、野村、細野、「アモルファス酸化物半導体の物性とデバイス開発の現状」、固体物理、２００９年９月号、Ｖｏｌ．４４、ｐｐ．６２１−６３３

しかしながら、酸化物半導体は不純物に対して鈍感であるという技術認識を真に受けて、酸化物半導体膜を用いたトランジスタのデバイス構造及びプロセスの設計を行うと、ソース領域及びドレイン領域の抵抗が増大する、オン電流が低下するといった問題が発生する。

このような問題に鑑み、開示する発明の一態様は、酸化物半導体膜を用いたトランジスタ又はこのトランジスタによって構成される半導体装置の性能向上を図ることを目的の一とする。例えば、酸化物半導体膜を用いたトランジスタのオン電流の低下を抑制し、このようなトランジスタによって構成される半導体装置の動作特性の向上を図ることを目的の一とする。

開示する発明の一態様では、酸化物半導体膜の絶縁膜界面近傍に取り込まれるシリコンなどの不純物を抑制する。

すなわち、本発明の一態様は、シリコンおよび酸素を含む絶縁膜と、絶縁膜上の酸化物半導体膜と、酸化物半導体膜上のゲート絶縁膜と、ゲート絶縁膜上の少なくとも酸化物半導体膜と重畳するゲート電極と、酸化物半導体膜と電気的に接続するソース電極およびドレイン電極を有し、少なくともゲート電極と重畳する酸化物半導体膜は、絶縁膜との界面から酸化物半導体膜に向けてシリコン濃度が１．１原子％以下の濃度で分布する領域を有する半導体装置である。

なお、上述の構造において、当該領域は絶縁膜との界面から膜厚方向に５ｎｍ以下の範囲に存在し、当該領域以外に含まれるシリコンの濃度は当該領域に含まれるシリコンの濃度より小さいことが好ましい。

また、上述の構造において、当該領域に含まれるシリコンの濃度は０．１原子％以下とすることが好ましい。

また、上述の構成において、絶縁膜が炭素を含む場合、当該領域において炭素濃度が１．０×１０^２０ａｔｏｍｓ／ｃｍ^３以下となることが好ましい。

また、上記において、酸化物半導体膜は結晶性を有する構造としてもよいし、非晶質構造としてもよい。

開示する発明の一態様は、酸化物半導体膜を用いたトランジスタ又は該トランジスタによって構成される半導体装置の性能向上を図ることができる。

また、開示する発明の一態様は、酸化物半導体膜を用いたトランジスタのオン電流の低下を抑制し、該トランジスタによって構成される半導体装置の動作特性の向上を図ることができる。

半導体装置の一態様を示す平面図及び断面図。半導体装置の作製工程の一例を示す断面図。半導体装置の作製工程の一例を示す断面図。半導体装置の一態様を示す平面図及び断面図。半導体装置の作製工程の一例を示す断面図。半導体装置の一態様を示す平面図及び断面図。半導体装置の作製工程の一例を示す断面図。半導体装置の作製工程の一例を示す断面図。半導体装置の一態様を示す平面図及び断面図。半導体装置の作製工程の一例を示す断面図。半導体装置の作製工程の一例を示す断面図。半導体装置の作製工程の一例を示す断面図。半導体装置の一態様を示す平面図及び断面図。半導体装置の作製工程の一例を示す断面図。半導体装置の構成の一例を表す図。半導体装置の構成の一例を表す図。半導体装置の構成の一例を表す図。半導体装置の構成の一例を表す図。半導体装置の構成の一例を表す図。半導体装置の構成の一例を表す図。半導体装置の構成の一例を表す図。電子機器を示す図。計算に用いたモデル図。計算結果を示す図。計算結果を示す図。本発明の一実施例に係る測定結果を示すグラフ。本発明の一実施例に係る測定結果を示すグラフ。本発明の一実施例に係るサンプルの構造を示す図。本発明の一実施例に係る測定結果を示すグラフ。本発明の一実施例に係るサンプルの構造を示す図。本発明の一実施例に係る測定結果を示すグラフ。本発明の一実施例に係る計算結果を示す図。本発明の一実施例に係る計算結果を示す図。本発明の一実施例に係る計算結果を示す図。

以下では、本明細書に開示する発明の実施の形態について図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。

以下に説明する実施の形態において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。

なお、図面等において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。

また、本明細書等における「第１」、「第２」、「第３」などの序数は、構成要素の混同を避けるために付すものであり、数的に限定するものではないことを付記する。

また、本明細書等において「上」や「下」の用語は、構成要素の位置関係が「直上」または「直下」であることを限定するものではない。例えば、「ゲート絶縁層上のゲート電極」の表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素を含むものを除外しない。

また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。

また、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。

また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。

（実施の形態１）
本実施の形態では、半導体装置及び半導体装置の作製方法の一形態を、図１乃至図５を用いて説明する。

＜半導体装置の構成例＞
図１（Ａ）および図１（Ｂ）に、半導体装置の例として、トップゲート構造のトランジスタの平面図および断面図の一例を示す。図１（Ａ）は平面図であり、図１（Ｂ）は、図１（Ａ）における一点鎖線Ａ−Ｂ断面の断面図である。なお、図１（Ａ）では、煩雑になることを避けるため、トランジスタ１５０の構成要素の一部（例えば、基板１００など）を省略している。

図１（Ａ）および図１（Ｂ）に示すトランジスタ１５０は、基板１００上に、絶縁膜１０２と、酸化物半導体膜１０６と、ゲート絶縁膜１０８と、少なくとも酸化物半導体膜と重畳するゲート電極１１０と、酸化物半導体膜１０６と電気的に接続するソース電極１１４ａおよびドレイン電極１１４ｂを有している。

酸化物半導体膜を用いたトランジスタを微細化するには、酸化物半導体膜の膜厚を極力薄くすることが望ましい（これにより、例えば短チャネル効果を抑制することができる）。なお、トランジスタの電気的特性（例えば、電界効果移動度やオン電流など）を高めるには、ソース電極とチャネル領域とがオーバーラップしない領域およびドレイン電極とチャネル領域がオーバーラップしない領域を極力狭くすることが好ましいが、微細なトランジスタではパターン形成により当該領域を狭くすることが難しく（例えば、ソース電極またはドレイン電極とゲート電極が接してしまう、などの問題が発生する。）、酸化物半導体膜中に低抵抗領域（本明細書中では、ソース領域およびドレイン領域と表記している）を自己整合的に作製することが有効である。このため、微細なトランジスタは通常、図１のようなトップゲート型構造（スタガ型構造とも言われる。）で形成されることが一般的である。

酸化物半導体膜１０６は、単結晶、多結晶（ポリクリスタルともいう。）または非晶質などの状態をとる。なお、酸化物半導体膜１０６の膜厚は、１ｎｍより大きく３０ｎｍ以下とし、好ましくは１ｎｍ以上２０ｎｍ以下、より好ましくは１ｎｍ以上１０ｎｍ以下、更に好ましくは３ｎｍ以上７ｎｍ以下とする。

好ましくは、酸化物半導体膜は、ＣＡＡＣ−ＯＳ（ＣＡｘｉｓＡｌｉｇｎｅｄＣｒｙｓｔａｌｌｉｎｅＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）膜とする。

ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ膜は、非晶質相に結晶部および非晶質部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：ＴｒａｎｓｍｉｓｓｉｏｎＥｌｅｃｔｒｏｎＭｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレインバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動度の低下が抑制される。

ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５°以上５°以下の範囲も含まれることとする。

なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。

ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。なお、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。

ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。

ＣＡＡＣ−ＯＳ膜は、例えば、多結晶である酸化物半導体スパッタリング用ターゲットを用い、スパッタリング法によって成膜する。当該スパッタリング用ターゲットにイオンが衝突すると、スパッタリング用ターゲットに含まれる結晶領域がａ−ｂ面から劈開し、ａ−ｂ面に平行な面を有する平板状またはペレット状のスパッタリング粒子として剥離することがある。この場合、当該平板状のスパッタリング粒子が、結晶状態を維持したまま基板に到達することで、ＣＡＡＣ−ＯＳ膜を成膜することができる。

また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。

成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素および窒素など）を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。

また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタリング粒子のマイグレーションが起こる。具体的には、基板加熱温度を１００℃以上７４０℃以下、好ましくは２００℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、平板状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、スパッタリング粒子の平らな面が基板に付着する。

また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体積％とする。

スパッタリング用ターゲットの一例として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットについて以下に示す。

ＩｎＯ_Ｘ粉末、ＧａＯ_Ｙ粉末およびＺｎＯ_Ｚ粉末を所定のｍｏｌ数で混合し、加圧処理後、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットとする。なお、Ｘ、ＹおよびＺは任意の正数である。ここで、所定のｍｏｌ数比は、例えば、ＩｎＯ_Ｘ粉末、ＧａＯ_Ｙ粉末およびＺｎＯ_Ｚ粉末が、２：２：１、８：４：３、３：１：１、１：１：１、４：２：３または３：１：２である。なお、粉末の種類、およびその混合するｍｏｌ数比は、作製するスパッタリング用ターゲットによって適宜変更すればよい。

非晶質構造の酸化物半導体は、平坦な表面を得やすいため、これを用いたトランジスタは動作させた際のキャリアの界面散乱を低減できるため、比較的高い電界効果移動度を得ることができる。

また、図１（Ｂ）に示すように、酸化物半導体膜１０６は端部に２０°乃至５０°のテーパー角を有していることが好ましい。なお、テーパー角とは、テーパー形状を有する膜（例えば、酸化物半導体膜１０６）を、その断面（基板の表面と直交する面）に垂直な方向から観察した際に、当該膜の側面と底面がなす傾斜角を示す。酸化物半導体膜１０６の端部にテーパー角を有することで酸素欠損の発生を抑制し、トランジスタ１５０のリーク電流の発生を低減することができる。

酸化物半導体膜１０６に用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタノイド（例えば、セリウム（Ｃｅ）、ネオジム（Ｎｄ）、ガドリニウム（Ｇｄ））から選ばれた一種又は複数種が含まれていることが好ましい。

例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｚｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｉ−Ｚｎ系酸化物、Ｉｎ−Ｓｃ−Ｚｎ系酸化物、Ｉｎ−Ｙ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。

ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。

また、酸化物半導体として、ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素、若しくは上記のスタビライザーとしての元素を示す。また、酸化物半導体として、Ｉｎ_２ＳｎＯ_５（ＺｎＯ）_ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。

例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２、あるいはＩｎ：Ｇａ：Ｚｎ＝２：１：３の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。

酸化物半導体膜１０６は、スパッタリング法を用いて成膜されることが一般的である。しかしながら、スパッタリングの際に、イオン化された希ガス元素やターゲット表面からはじき飛ばされた元素が、酸化物半導体膜の被形成面である絶縁膜１０２の構成元素をはじき飛ばしてしまうことがある。このようにして被形成面となる膜からはじき飛ばされた元素は、酸化物半導体膜に不純物元素として取り込まれてしまい、特に酸化物半導体膜の被形成面近傍には不純物元素が高い濃度で取り込まれるおそれがある。

絶縁膜１０２は、基板１００からの不純物の拡散（例えば水素、水分など。）を防止する役割を担い、且つ、高い絶縁性を有する膜を用いる必要がある。このような絶縁膜１０２としては、シリコンおよび酸素を含む膜を用いることができる。例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコンから選ばれた一つによる単層構造または複数の膜による積層構造により形成することができる。なお、絶縁膜１０２中に酸素が含まれていることにより、後述する加熱処理によって当該酸化物絶縁膜の酸素の一部を脱離させることができるので、酸化物半導体膜１０６に酸素を供給し、酸化物半導体膜１０６中の酸素欠損を補填することができる。このため、活性層として酸化物半導体材料を用いたトランジスタでは、絶縁膜１０２は酸素を含むことが非常に好ましいと言える。特に、絶縁膜１０２中（バルク中）に少なくとも化学量論比を超える量の酸素が存在することが好ましく、例えば、絶縁膜１０２として、ＳｉＯ_２＋α（ただし、α＞０）で表される酸化シリコン膜を用いることが好ましい。このような酸化シリコン膜を絶縁膜１０２として用いることで、酸化物半導体膜１０６に酸素を供給することができ、当該酸化物半導体膜を用いたトランジスタ１５０のトランジスタ特性を良好にすることができる。

なお、上述の「加熱処理により酸素を放出する」とは、ＴＤＳ（ＴｈｅｒｍａｌＤｅｓｏｒｐｔｉｏｎＳｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）にて、酸素分子の放出量が１．０×１０^１８分子／ｃｍ^３以上、好ましくは３．０×１０^１９分子／ｃｍ^３以上、さらに好ましくは１．０×１０^２０分子／ｃｍ^３以上であることをいう。

また、絶縁膜１０２として、酸化物半導体膜１０６として用いることのできる上述の膜にシリコンなどの不純物を添加して絶縁化させた膜を用いることもできる。

なお、絶縁膜１０２を積層構造とする場合、不純物の拡散防止効果の高い酸化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、窒化アルミニウム膜などの上に、上述のシリコンおよび酸素を含む絶縁膜（例えば、酸化シリコン膜など。）を成膜すればよい。また、酸化ガリウム膜、酸化イットリウム膜、酸化ランタン膜などの上に、上述のシリコンおよび酸素を含む絶縁膜（例えば、酸化シリコン膜など。）を成膜してもよい。

絶縁膜１０２として酸化シリコン膜などのシリコンおよび酸素を含む絶縁膜を用いた場合、絶縁膜１０２中のシリコンなどが不純物として酸化物半導体膜１０６に取り込まれるおそれがある。酸化物半導体膜１０６にシリコンなどが不純物として取り込まれることにより、酸化物半導体膜１０６の抵抗が増大してしまう。

微細化のために酸化物半導体膜の膜厚を非常に薄くしたトップゲート型構造のトランジスタでは、仮に酸化物半導体膜の被形成面近傍（バックチャネル側とも表現できる。）に不純物元素が取り込まれる場合でも、チャネル領域に悪影響を及ぼし、オン電流が低下するなどのようにトランジスタの電気特性を低下させる要因となり得る。特に、酸化物半導体膜の膜厚が３０ｎｍ以下の場合では、当該影響が大きなものとなり、１０ｎｍ以下の場合では更に大きなものとなる。

そこで、本実施の形態に示す半導体装置では、絶縁膜１０２から酸化物半導体膜１０６の界面近傍に取り込まれるシリコンなどの不純物を抑制する。具体的には、酸化物半導体膜１０６において、絶縁膜１０２との界面から酸化物半導体膜１０６に向けてシリコンの濃度が１．１原子％以下の濃度で分布する領域を形成する。なお、本明細書等では、当該領域を領域１０６ａと呼称する。また、領域１０６ａに含まれるシリコンの濃度は、０．１原子％以下であると更に好ましい。また、領域１０６ａは、絶縁膜１０２との界面から膜厚方向に５ｎｍ以下の範囲に存在することが好ましい。

なお、酸化物半導体膜１０６の領域１０６ａ以外の領域を領域１０６ｂと示す。また、領域１０６ｂに含まれるシリコンの濃度は、領域１０６ａに含まれるシリコンの濃度より小さくなる。

また、絶縁膜１０２に炭素などの不純物が含まれる場合、これも上記のシリコンと同様に酸化物半導体膜１０６に不純物として取り込まれるおそれがある。そこで、領域１０６ａに含まれる炭素濃度は１．０×１０^２０ａｔｏｍｓ／ｃｍ^３以下、より好ましくは１．０×１０^１９ａｔｏｍｓ／ｃｍ^３以下とする。

上述のように酸化物半導体膜１０６の領域１０６ａに取り込まれるシリコンなどの不純物を低減することにより、特に微細化のために酸化物半導体膜の膜厚を非常に薄くしたトップゲート型構造のトランジスタにおいて、酸化物半導体膜１０６を用いたトランジスタ１５０のオン電流の低下を抑制することができる。よって、トランジスタ１５０を構成要素として含む半導体装置の動作特性などの性能の向上を図ることができる。

なお、その他の構成要素の詳細については、後述するトランジスタ１５０の作製方法において、図２および図３を用いて説明する。

なお、トランジスタ１５０上には、さらに絶縁膜や平坦化絶縁膜が設けられていてもよい。

以下、図２および図３を用いて、図１に示すトランジスタ１５０の作製工程の例について説明する。

＜トランジスタ１５０の作製工程＞
まず、絶縁表面を有する基板１００を準備し、基板１００上に絶縁膜１０２を形成する（図２（Ａ）参照。）。

絶縁表面を有する基板１００に使用することができる基板に大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などの基板を用いることができる。また、絶縁表面を有していれば、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用することも可能である。

また、基板１００として、可撓性基板を用いてもよい。可撓性基板を用いる場合、可撓性基板上に酸化物半導体膜１０６を含むトランジスタを直接作製してもよいし、他の作製基板に酸化物半導体膜１０６を含むトランジスタを作製し、その後可撓性基板に剥離、転置してもよい。なお、作製基板から可撓性基板に剥離、転置するために、作製基板と酸化物半導体膜１０６を含むトランジスタとの間に剥離層を設けるとよい。

なお、基板１００は、予め基板１００の歪み点より低い温度で加熱処理を行い、基板１００をシュリンク（熱収縮とも言われる。）させておくことが好ましい。これにより、トランジスタ１５０の作製工程での基板加熱により生じるシュリンクの量を抑えることができるため、例えば、露光工程などでのマスクずれを抑制することができる。

絶縁膜１０２は、シリコンおよび酸素を含む膜を用いることができる。例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコンから選ばれた一つによる単層構造または複数の膜による積層構造により形成することができる。絶縁膜１０２は、基板１００から不純物（例えば、アルミニウム、マグネシウム、ストロンチウム、ボロン、水素および水など。）が酸化物半導体膜へ拡散し、トランジスタの電気特性の劣化（例えば、トランジスタのノーマリーオン化（しきい値の負へのシフト）、しきい値バラツキの発生、電界効果移動度の低下など。）を防止する役割を担う。なお、絶縁膜１０２中に酸素が含まれていることにより、後述する熱処理によって当該酸化物絶縁膜の酸素の一部を脱離させることができるので、酸化物半導体膜１０６に酸素を供給し、酸化物半導体膜１０６中の酸素欠損を補填することができる。特に、絶縁膜１０２中（バルク中）に少なくとも化学量論比を超える量の酸素が存在することが好ましく、例えば、絶縁膜１０２として、ＳｉＯ_２＋α（ただし、α＞０）で表される酸化シリコン膜を用いることが好ましい。このような酸化シリコン膜を絶縁膜１０２として用いることで、上述のとおり加熱処理により酸化物半導体膜１０６に酸素を供給することができ、当該酸化物半導体膜１０６を用いたトランジスタ１５０のトランジスタ特性を良好にすることができる。

また、絶縁膜１０２として、後の工程にて成膜する、酸化物半導体膜１０６として用いることのできる膜にシリコンなどの不純物を添加して絶縁化させた膜を用いることもできる。

なお、絶縁膜１０２は積層構造としてもよい。絶縁膜１０２を積層構造とする場合、不純物の拡散防止効果の高い酸化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、窒化アルミニウム膜などの上に、上述のシリコンおよび酸素を含む絶縁膜（例えば、酸化シリコン膜など。）を成膜すればよい。また、酸化ガリウム膜、酸化イットリウム膜、酸化ランタン膜などの上に、上述のシリコンおよび酸素を含む絶縁膜（例えば、酸化シリコン膜など。）を成膜してもよい。また、Ｉｎ−Ｚｒ−Ｚｎ系酸化物膜、Ｉｎ−Ｃｅ−Ｚｎ系酸化物膜などの上に、上述のシリコンおよび酸素を含む絶縁膜（例えば、酸化シリコン膜など。）を成膜してもよい。

なお、基板１００上に絶縁膜１０２を成膜する前や、絶縁膜１０２上に酸化物半導体膜１０６を成膜する前に、アルゴンガスを導入してプラズマを発生させ、プラズマにより基板１００の表面や絶縁膜１０２の表面に付着している粉状物質（パーティクル、ごみともいう）や有機物を除去する処理（逆スパッタ処理とも言われる。）を行うことが好ましい。なお、アルゴンに代えて、窒素、ヘリウム、酸素などのガスを用いてもよい。

また、後の工程にて絶縁膜１０２上に酸化物半導体膜１０６を成膜する際に、酸化物半導体膜１０６に水素、又は水がなるべく含まれないようにするために、酸化物半導体膜１０６の成膜工程の前処理として、スパッタリング装置の予備加熱室で絶縁膜１０２が成膜された基板を予備加熱し、基板１００及び絶縁膜１０２に吸着した水素、水分などの不純物を脱離し排気することが好ましい。なお、予備加熱室に設ける排気手段は、水分の排気能力の高いクライオポンプおよび水素の排気能力の高いスパッタイオンポンプ（単にイオンポンプとも言われる。）を組み合わせることが有効となる。また、このとき、不活性ガスを導入しながら不純物の除去を行うと、排気するだけでは脱離しにくい水分などの脱離速度をさらに大きくすることができる。

次に、絶縁膜１０２上に、酸化物半導体膜１０６を成膜する（図２（Ｂ）参照）。トランジスタ１５０を微細化する観点から考え、酸化物半導体膜１０６の膜厚は、１ｎｍ以上３０ｎｍ以下、好ましくは１ｎｍ以上２０ｎｍ以下、より好ましくは１ｎｍ以上１０ｎｍ以下、更に好ましくは３ｎｍ以上７ｎｍ以下とすることが望ましい。また、酸化物半導体膜１０６の膜厚を上述の膜厚とすることにより、トランジスタ１５０の短チャネル効果を抑制することができる。

酸化物半導体膜１０６は、上述のように単結晶、多結晶（ポリクリスタルともいう。）または非晶質などの状態をとり、好ましくは、酸化物半導体膜は、ＣＡＡＣ−ＯＳ（ＣＡｘｉｓＡｌｉｇｎｅｄＣｒｙｓｔａｌｌｉｎｅＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）膜とする。

本実施の形態では、酸化物半導体膜１０６としてＩｎ−Ｇａ−Ｚｎ系酸化物ターゲットを用いてスパッタリング法により成膜する。また、酸化物半導体膜１０６は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガスと酸素の混合雰囲気下においてスパッタ法により形成することができる。

酸化物半導体膜１０６としてＩｎ−Ｇａ−Ｚｎ−Ｏ膜をスパッタリング法で作製するためのターゲットとしては、例えば、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１の酸化物ターゲットや、原子数比がＩｎ：Ｇａ：Ｚｎ＝３：１：２の酸化物ターゲットや、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：２の酸化物ターゲットや、原子数比がＩｎ：Ｇａ：Ｚｎ＝２：１：３の酸化物ターゲットを用いることができる。ただし、酸化物半導体膜１０６のターゲットは、これらのターゲットの材料及び組成に限定されるものではない。

また、酸化物ターゲットの相対密度は９０％以上１００％以下、好ましくは９５％以上９９．９％以下である。相対密度の高い酸化物ターゲットを用いることにより、成膜した酸化物半導体膜１０６は緻密な膜とすることができる。

酸化物半導体膜１０６を成膜する際に用いるスパッタガスとしては、水素、水、水酸基又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。

酸化物半導体膜１０６に、水素が多量に含まれると、酸化物半導体と結合することによって、水素の一部がドナーとなり、キャリアである電子を生じてしまう。これにより、トランジスタのしきい値電圧がマイナス方向にシフトしてしまう。そのため、酸化物半導体膜１０６において、水素濃度は、５×１０^１８ａｔｏｍｓ／ｃｍ^３未満、好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、より好ましくは５×１０^１７ａｔｏｍｓ／ｃｍ^３以下、更に好ましくは１×１０^１６ａｔｏｍｓ／ｃｍ^３以下とすることが望ましい。なお、上述の酸化物半導体膜中の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：ＳｅｃｏｎｄａｒｙＩｏｎＭａｓｓＳｐｅｃｔｒｏｍｅｔｒｙ）で測定されるものである。

なお、酸化物半導体膜１０６に、アルカリ金属またはアルカリ土類金属が含まれると、酸化物半導体と結合することによって、キャリアが生成されることがあり、トランジスタのオフ電流が上昇する原因となる。そのため、酸化物半導体膜１０６において、アルカリ金属またはアルカリ土類金属の濃度は、１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１６ａｔｏｍｓ／ｃｍ^３以下とすることが望ましい。

酸化物半導体膜１０６の成膜は、減圧状態に保持された成膜室内に基板１００を保持して行う。このとき、基板１００を加熱しながら成膜してもよく、基板１００を加熱する場合、基板温度を１００℃以上基板１００の歪み点以下として行う。基板１００を加熱しながら成膜することにより、成膜した酸化物半導体膜１０６に含まれる水素、水分などの不純物濃度を低減する（脱水化処理、脱水素化処理とも表現できる。）ことができる。また、スパッタリングによる損傷が軽減されるため好ましい。そして、成膜室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて基板１００上に酸化物半導体膜１０６を成膜する。成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段は、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水（Ｈ_２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該成膜室で成膜した酸化物半導体膜１０６に含まれる水素、水分などの不純物の濃度を低減できる。

スパッタリング法を用いて酸化物半導体膜１０６を成膜する際に、酸化物半導体膜１０６を構成する元素などが高いエネルギーを持って絶縁膜１０２に衝突すると、絶縁膜１０２を構成する元素の結合が切れ、その結合の切れた元素が酸化物半導体膜１０６中に混入してしまう（ミキシング、ミキシング効果とも言われる。）。当該混入現象は、絶縁膜１０２との界面近傍の酸化物半導体膜１０６中、具体的には、上述の領域１０６ａにおいて、特に顕著に生じる。

本実施の形態等に記載するトップゲート構造のトランジスタでは、微細化のために酸化物半導体膜の膜厚を非常に薄くしているため、仮に酸化物半導体膜の被形成面近傍（バックチャネル側とも表現できる。）に不純物元素が取り込まれる場合でも、チャネル領域に悪影響を及ぼし、オン電流が低下するなどのように、トランジスタの電気特性を低下させる要因となり得る。特に、酸化物半導体膜の膜厚が３０ｎｍ以下の場合では、当該影響が大きなものとなり、１０ｎｍ以下の場合では、当該影響が更に大きなものとなる。なお、酸化物半導体膜１０６に対してシリコンなどの不純物が混入することによる、酸化物半導体膜１０６の特性変化については、実施例１にて詳細に説明する。

ここで、絶縁膜１０２上に酸化物半導体膜１０６を成膜する際に、絶縁膜１０２と酸化物半導体膜１０６との界面近傍においてミキシングが起こる可能性について、古典分子動力学計算により調査した結果について説明する。なお、上記計算を行うため古典分子動力学計算ソフトウェアとして、富士通株式会社製ＳＣＩＧＲＥＳＳＭＥを用いた。

絶縁膜１０２としてアモルファス酸化シリコン膜（以下、ａ−ＳｉＯ_２と記す。）を用いて、図２３に示すモデルを作製した。計算に係る単位胞（計算単位胞）のサイズは、ｘ軸方向に３ｎｍ、ｙ軸方向に３ｎｍ、ｚ軸方向に７．５ｎｍとした。ここで、ｘ軸及びｙ軸は、ａ−ＳｉＯ_２膜に平行な方向であり、ｚ軸は、ａ−ＳｉＯ_２膜の膜厚方向である。なお、計算に当たって、ｘ軸方向及びｙ軸方向に周期境界条件を適用することで、ｘ軸方向及びｙ軸方向に十分広い膜を想定することとした。

次に、ａ−ＳｉＯ_２膜上に、１ｅＶのエネルギーをもつＩｎ、Ｇａ、Ｚｎ、Ｏ原子を、１：１：１：４の割合（合計８４０原子）で、上方（図２３中、原子発生）から下方に向かって入射させ、温度を３００℃、時間を２ｎｓｅｃ（時間刻み幅を０．２ｆｓ、ステップ数を１０００万回）として古典分子動力学計算を行った。

図２４及び図２５に、上記計算の結果を示す。図２４（Ａ）に、０ｓｅｃにおける酸素原子及びシリコン原子の配置を示し、図２４（Ｂ）に、１ｎｓｅｃ後の酸素原子、シリコン原子、インジウム原子、ガリウム原子、及び亜鉛原子の配置を示し、図２４（Ｃ）に、２ｎｓｅｃ後の酸素原子、シリコン原子、インジウム原子、ガリウム原子、及び亜鉛原子の配置を示す。また、図２５（Ａ）は、２ｎｓｅｃ後の酸素原子、シリコン原子、インジウム原子、ガリウム原子、及び亜鉛原子の配置を示し、図２５（Ｂ）に、２ｎｓｅｃ後のシリコン原子のみの配置を示し、図２５（Ｃ）に、２ｎｓｅｃ後のインジウム原子、ガリウム原子、及び亜鉛原子の配置を示す。

図２５（Ａ）のシリコン原子および酸素原子の配置と、図２５（Ｂ）および図２５（Ｃ）を比較することによって、インジウム原子、ガリウム原子、及び亜鉛原子を入射させた後に、シリコン原子および酸素原子の層に、インジウム原子、ガリウム原子、及び亜鉛原子が浸入していることが確認された。

上記計算の結果から、１ｅＶのエネルギーをもつインジウム原子、ガリウム原子、亜鉛原子、および酸素原子を、ａ−ＳｉＯ_２膜に入射させることより、ａ−ＳｉＯ_２膜とＩＧＺＯ膜との間に、シリコン原子、インジウム原子、ガリウム原子、亜鉛原子、および酸素原子とが混合した層が形成されることが示された。

なお、酸化物半導体膜中への絶縁膜構成元素の混入現象の原因は、上述のミキシング以外に、酸化物半導体膜を成膜後に基板を加熱処理することで、絶縁膜構成元素が酸化物半導体中に拡散しているという可能性がある。当該内容については、実施例２にて詳細に説明する。

以上の結果から、酸化物半導体膜１０６と絶縁膜１０２との界面近傍においてミキシングを発生させないためには、酸化物半導体膜１０６を構成する元素が絶縁膜１０２に衝突する勢いを弱くすることが有効であり、例えば、酸化物半導体膜１０６の成膜電力を低くする、成膜圧力を高くする方法がある。または、ターゲットと被成膜基板間の距離（以下、Ｔ−Ｓ間距離とも記載する。）を広げてもよい。なお、実施例３にて、酸化物半導体膜を構成する元素が絶縁膜に衝突する勢いを弱くした場合に、ミキシングによって生じる酸化物半導体膜中への絶縁膜構成元素の混入を抑制できるかを調査した実験についての説明を行う。

なお、上述のようにスパッタリングによるミキシングは、絶縁膜１０２との界面近傍の酸化物半導体膜１０６中において発生しうる。よって、酸化物半導体膜１０６を構成する元素が絶縁膜１０２に衝突する際のエネルギーを小さくしてスパッタリングを行い、ミキシング効果を低減して当該界面近傍の酸化物半導体膜を成膜すれば、その後は衝突する際のエネルギーを大きくして成膜してもよい。例えば、成膜電力を低くして絶縁膜１０２界面近傍に酸化物半導体膜を成膜し、その後、成膜電力を高くして酸化物半導体膜を成膜することで、酸化物半導体膜１０６を形成してもよい。また、成膜圧力を高くして絶縁膜１０２界面近傍に酸化物半導体膜を成膜し、その後、成膜圧力を低くして酸化物半導体膜を成膜することで、酸化物半導体膜１０６を形成してもよい。また、Ｔ−Ｓ間距離を広くして絶縁膜１０２界面近傍に酸化物半導体膜を成膜し、その後、Ｔ−Ｓ間距離を狭くして酸化物半導体膜を成膜することで、酸化物半導体膜１０６を形成してもよい。

例えば、スパッタリング装置を用いて酸化物半導体膜１０６を成膜する場合、成膜電力の具体的な数値としては、１０ｋＷ以下、好ましくは１ｋＷ以下、より好ましくは５００Ｗ以下、更に好ましくは２００Ｗ以下とすることが望ましい。または、成膜電力をターゲット面積で割った値が１２５Ｗ／ｃｍ^２以下、好ましくは３０Ｗ／ｃｍ^２以下、より好ましくは５Ｗ／ｃｍ^２以下、更に好ましくは０．２Ｗ／ｃｍ^２以下としてもよい。なお、成膜電力を下げるほど酸化物半導体膜１０６の成膜レートが低下してしまう。また、成膜電力が非常に低いと、スパッタリング装置内でプラズマが発生しにくくなり、正常に成膜処理が行えなくなる可能性が高まる。このため、成膜電力は、使用するスパッタ装置で印加することのできる最大電力の５％以上とすることが望ましい。成膜電力をどの程度まで下げるかについては、スパッタリング装置の性能や酸化物半導体膜１０６の膜厚などを鑑み、成膜を正常に行うことができ、かつ、成膜時間がトランジスタ１５０の作製工程（タクトタイム）に対して重大な影響を及ぼさない範囲で、実施者が適宜最適な電力値を選択すればよい。

また、スパッタリング装置の成膜圧力の具体的な数値としては、０．４Ｐａ以上、好ましくは１．０Ｐａ以上、より好ましくは２．０Ｐａ以上、更に好ましくは５．０Ｐａ以上とすることが望ましい。なお、成膜圧力を高くするほど、成膜される膜の膜質が悪化する（例えば、膜質が疎になる。）傾向がある。このため、成膜圧力は１００Ｐａ以下とすることが望ましい。成膜圧力をどの程度まで高めるかについては、酸化物半導体膜１０６に必要とされる特性（例えば、電界効果移動度など。）を鑑み、実施者が適宜最適な圧力値を選択すればよい。

また、スパッタリング装置のＴ−Ｓ間距離の具体的な数値としては、３０ｍｍ以上、好ましくは５０ｍｍ以上、より好ましくは１００ｍｍ以上、更に好ましくは３００ｍｍ以上とすることが望ましい。なお、Ｔ−Ｓ間距離を広くするほど酸化物半導体膜１０６の成膜レートが低下してしまう。このため、Ｔ−Ｓ間距離は５００ｍｍ以下とすることが望ましい。Ｔ−Ｓ間距離をどの程度まで広げるかについては、成膜時間がトランジスタ１５０の作製工程（タクトタイム）に対して重大な影響を及ぼさない範囲で、実施者が適宜最適なＴ−Ｓ間距離を選択すればよい。

なお、酸化物半導体膜１０６を構成する元素が絶縁膜１０２に衝突する勢いを弱くするためには、成膜電力、成膜圧力またはＴ−Ｓ間距離のいずれか一つの条件を上述の範囲として酸化物半導体膜１０６を成膜してもよいし、複数の条件を上述の範囲として酸化物半導体膜１０６を成膜してもよい。

なお、スパッタリング装置として、ターゲットと被成膜基板が略平行に設置されたマグネトロン方式スパッタ装置（単に、マグネトロンスパッタ装置とも言われる。）を用いた場合、絶縁膜１０２には、酸化物半導体膜１０６を構成する元素以外にもプラズマや二次電子なども衝突するため、絶縁膜１０２を構成する元素が酸化物半導体膜１０６中に非常に混入しやすい状態にあると言える。このため、酸化物半導体膜１０６を成膜するスパッタリング装置として、対向ターゲット式スパッタ装置（ミラートロンスパッタ装置やナチュラトロンスパッタ装置などとも言われる。）を用いてもよい。当該装置は、２枚のターゲットが対向する状態に設置され、被成膜基板は２枚のターゲットに挟まれた空間以外の場所に、ターゲットに対して概垂直な状態に設置されている。そして、対向する２枚のターゲット間に高密度のプラズマを生成し、当該プラズマによりターゲット（酸化物半導体膜１０６の成膜に用いるターゲット。）表面がスパッタリングされることで、被成膜基板に酸化物半導体膜１０６が成膜される。このため、被成膜基板はプラズマや二次電子に直接晒されることがない（または非常に少ない）。

また、酸化物半導体膜１０６のスパッタリング成膜を希ガス雰囲気で行う場合、アルゴンの代わりにヘリウムを用いてもよい。アルゴンより質量数の小さいヘリウムを用いることにより、酸化物半導体膜１０６を構成する元素が絶縁膜１０２に衝突する際のエネルギーを小さくすることができる。さらに、酸化物半導体膜１０６の絶縁膜１０２との界面近傍の成膜をヘリウム雰囲気で行った後、成膜室内をアルゴン雰囲気に切り替えることにより、酸化物半導体膜１０６の成膜レートを向上させることができる。

また、酸化物半導体膜１０６を、ＡＬＤ（ＡｔｏｍｉｃＬａｙｅｒＤｅｐｏｓｉｔｉｏｎ）法、蒸着法、塗布法などの絶縁膜１０２への衝撃が弱い方法で成膜してもよい。

以上のように、酸化物半導体膜１０６を構成する元素が絶縁膜１０２に衝突する際のエネルギーを小さくして酸化物半導体膜１０６を成膜することで、上述のように、酸化物半導体膜１０６において、絶縁膜１０２との界面から酸化物半導体膜１０６に向けてシリコンの濃度が１．１原子％以下の濃度で分布する領域１０６ａと、領域１０６ａより含有されるシリコン濃度が小さい領域１０６ｂが形成される。ここで、領域１０６ｂとは、酸化物半導体膜１０６の領域１０６ａ以外の領域のことである。また、領域１０６ａに含まれるシリコンの濃度は、０．１原子％以下であるとより好ましい。

なお、本明細書では、酸化物半導体膜１０６中には領域１０６ａと領域１０６ｂが存在しているが、酸化物半導体膜１０６の膜厚が非常に薄い場合、酸化物半導体膜１０６の膜厚方向全体にミキシング効果が及ぶことがあるため、酸化物半導体膜１０６全体が領域１０６ａとなる可能性もある。したがって、酸化物半導体膜１０６には必ずしも領域１０６ｂが存在する必要はない。

また、このようにして酸化物半導体膜１０６を成膜することで、絶縁膜１０２中に含まれる炭素などの不純物が酸化物半導体膜１０６に混入することも低減されるので、上述のように領域１０６ａに含まれる炭素濃度は１．０×１０^２０ａｔｏｍｓ／ｃｍ^３以下、より好ましくは１．０×１０^１９ａｔｏｍｓ／ｃｍ^３以下となる。

このように、酸化物半導体膜１０６の領域１０６ａに取り込まれるシリコンなどの不純物を低減することにより、本明細書に記載の、酸化物半導体膜の膜厚が非常に薄いトランジスタにおいても、領域１０６ａがチャネル領域に悪影響を及ぼし、トランジスタ１５０のオン電流が低下する、などのような電気特性の劣化を抑制することができる。よって、トランジスタ１５０を構成要素として含む半導体装置の動作特性などの性能の向上を図ることができる。

酸化物半導体膜１０６の成膜後、酸化物半導体膜１０６に対して、熱処理を行ってもよい。当該熱処理の温度は、３００℃以上７００℃以下、または基板の歪み点未満とする。当該熱処理を行うことで、過剰な水素（水や水酸基を含む）を除去することが可能である。

当該熱処理は、例えば、抵抗発熱体などを用いた電気炉に被処理物を導入し、窒素雰囲気下、４５０℃、１時間の条件で行うことができる。この間、酸化物半導体膜１０６は大気に触れさせず、水や水素の混入が生じないようにする。

熱処理装置は電気炉に限られず、加熱されたガスなどの媒体からの熱伝導、または熱輻射によって、被処理物を加熱する装置を用いても良い。例えば、ＧＲＴＡ（ＧａｓＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌ）装置、ＬＲＴＡ（ＬａｍｐＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌ）装置等のＲＴＡ（ＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて熱処理を行う装置である。ガスとしては、アルゴンなどの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性気体が用いられる。

例えば、当該熱処理として、熱せられた不活性ガス雰囲気中に被処理物を投入し、数分間熱した後、当該不活性ガス雰囲気から被処理物を取り出すＧＲＴＡ処理を行ってもよい。ＧＲＴＡ処理を用いると短時間での高温熱処理が可能となる。また、被処理物の耐熱温度を超える温度条件であっても適用が可能となる。なお、処理中に、不活性ガスを、酸素を含むガスに切り替えても良い。

なお、不活性ガス雰囲気としては、窒素、または希ガス（ヘリウム、ネオン、アルゴン等）を主成分とする雰囲気であって、水、水素などが含まれない雰囲気を適用するのが望ましい。例えば、熱処理装置に導入する窒素や、ヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（すなわち、不純物濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする。

なお、上述の脱水化又は脱水素化処理を行うと、酸化物半導体膜を構成する主成分材料である酸素が同時に脱離して減少してしまうおそれがある。酸化物半導体膜において、酸素が脱離した箇所では酸素欠損が存在し、該酸素欠損に起因してトランジスタの電気的特性変動を招くドナー準位が生じてしまう。よって、脱水化又は脱水素化処理を行った場合、酸化物半導体膜１０６中に、酸素を供給することが好ましい。酸化物半導体膜１０６中に酸素を供給することにより、膜中の酸素欠損を補填することができる。

酸化物半導体膜１０６中の酸素欠損を補填する方法としては、例えば、酸化物半導体膜１０６に対して脱水化処理（脱水素化処理）を行った後、同じ炉に高純度の酸素ガス、亜酸化窒素ガス、高純度の亜酸化窒素ガス、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下の空気）を導入すればよい。酸素ガスまたは亜酸化窒素ガスに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入する酸素ガスまたは亜酸化窒素ガスの純度を、６Ｎ以上好ましくは７Ｎ以上（即ち、酸素ガスまたは亜酸化窒素ガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。

また、酸化物半導体膜１０６中に酸素を供給する方法としては、上述のように酸素を含む雰囲気中で加熱する方法以外に、酸化物半導体膜１０６に酸素（少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む）を添加することで、酸化物半導体膜１０６中に酸素を供給してもよい。酸素の添加方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法、プラズマ処理などを用いる。

上述のように、成膜後の酸化物半導体膜１０６には、脱水化処理（脱水素化処理）を行い水素もしくは水分を酸化物半導体から除去して不純物が極力含まれないように高純度化し、脱水化処理（脱水素化処理）によって同時に減少してしまった酸化物半導体を構成する主成分材料である酸素を供給する（過酸素化とも表現できる。）して酸素欠損を補填することによって、ｉ型（真性）化またはｉ型に限りなく近い酸化物半導体膜１０６とすることができる。そうすることにより、酸化物半導体膜のフェルミ準位（Ｅｆ）を真性フェルミ準位（Ｅｉ）と同じレベルにまですることができる。よって、当該酸化物半導体膜をトランジスタに用いることで、酸素欠損に起因するトランジスタのしきい値電圧Ｖｔｈのばらつき、しきい値電圧のシフトΔＶｔｈを低減することができる。

なお、酸化物半導体膜１０６の脱水化処理（脱水素化処理）は、酸化物半導体膜１０６への酸素の供給工程の前に行っておくことが好ましい。

なお、上述では、酸化物半導体膜１０６を島状に加工する前に脱水素化処理、過酸化処理および酸素添加を行う構成について説明したが、開示する発明の一態様はこれに限定して解釈されない。酸化物半導体膜１０６を島状に加工した後に、当該処理を行ってもよい。

次に、酸化物半導体膜１０６をフォトリソグラフィ工程により島状の酸化物半導体膜１０６に加工する（図２（Ｃ）参照。）。また、島状の酸化物半導体膜１０６を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。なお、酸化物半導体膜１０６のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。

ここで、図２（Ｃ）に示すように、酸化物半導体膜１０６は端部に２０°乃至５０°のテーパー角を有していることが好ましい。酸化物半導体膜１０６の端部にテーパー角を有することで酸素欠損の発生を抑制し、トランジスタ１５０のリーク電流の発生を低減することができる。

次に、酸化物半導体膜１０６上に、ゲート絶縁膜１０８を形成するための絶縁膜１０７を形成する（図２（Ｄ）参照。）。ここで、絶縁膜１０７の膜厚は、例えば１ｎｍ以上５０ｎｍ以下とすることができる。また、絶縁膜１０７の成膜方法としては、例えば、スパッタリング法、ＭＢＥ法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法等を適宜用いて成膜することができる。

絶縁膜１０７は、十分な耐圧および絶縁性を有する酸化物絶縁膜を用いることが好ましい。
絶縁膜１０７としては、例えば、ＣＶＤ法またはスパッタリング法等を用いて、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化ガリウム膜、酸化イットリウム膜、酸化ランタン膜などを、単層でまたは積層して形成することができる。また、酸化ハフニウム膜、ハフニウムシリケート膜（ＨｆＳｉ_ｘＯ_ｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート膜（ＨｆＳｉ_ｘＯ_ｙＮ_ｚ（ｘ＞０、ｙ＞０、ｚ＞０））、ハフニウムアルミネート膜（ＨｆＡｌ_ｘＯ_ｙ（ｘ＞０、ｙ＞０））などのｈｉｇｈ−ｋ材料膜を絶縁膜１０７の少なくとも一部として用いてもよい。これによりゲートリーク電流を低減することができる。

なお、絶縁膜１０７として酸化物絶縁膜を用いることにより、絶縁膜１０２と同様に、熱処理によって当該酸化物絶縁膜の酸素の一部を脱離させて酸化物半導体膜１０６に酸素を供給し、酸化物半導体膜１０６中の酸素欠損を補填することができる。当該処理の詳細については、絶縁膜１０２の説明を参酌すればよく、絶縁膜１０７に対する加熱処理を行うタイミングについては、絶縁膜１０７の成膜後であれば特段の限定はない。

特に、絶縁膜１０７中（バルク中）に少なくとも化学量論比を超える量の酸素が存在することが好ましく、例えば、絶縁膜１０７として、ＳｉＯ_２＋α（ただし、α＞０）で表される酸化シリコン膜を用いることが好ましい。このような酸化シリコン膜を絶縁膜１０７として用いることで、酸化物半導体膜１０６に酸素を供給することができ、当該酸化物半導体膜１０６を用いたトランジスタ１５０のトランジスタ特性を良好にすることができる。

このため、絶縁膜１０７を積層構造とする場合、酸化シリコン膜の上に、酸化ガリウム膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化イットリウム膜または酸化ランタン膜などを積層することが好ましい。また、酸化シリコン膜の上に、酸化ハフニウム膜、ハフニウムシリケート膜（ＨｆＳｉ_ｘＯ_ｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート膜（ＨｆＳｉ_ｘＯ_ｙＮ_ｚ（ｘ＞０、ｙ＞０、ｚ＞０））、ハフニウムアルミネート膜（ＨｆＡｌ_ｘＯ_ｙ（ｘ＞０、ｙ＞０））などのｈｉｇｈ−ｋ材料を積層してもよい。これらのｈｉｇｈ−ｋ材料膜を絶縁膜１０７の少なくとも一部として用いることでゲートリーク電流を低減することができる。

上述のように、絶縁膜１０７を、少なくとも化学量論比を超える量の酸素が存在する絶縁膜とするためには、スパッタリング法を用いて絶縁膜１０７を成膜することが好ましい。また、スパッタリング法を用いた場合、上述のように高純度のガスを使用する、成膜装置をベークして排気装置で不純物を排気する、および基板を予備加熱するなどの方法で成膜装置内の水素や水分などの不純物を極力除去することにより、絶縁膜１０７中の水素や水分の濃度を低く抑えることが可能であり、このような観点から考えても、絶縁膜１０７の成膜はスパッタリング法を用いることが好ましいと言える。

なお、酸化物半導体膜１０６を成膜する前に、アルゴンガスを導入してプラズマを発生させ、絶縁膜１０２の表面に付着している粉状物質（パーティクル、ごみともいう）や有機物を除去する処理（逆スパッタ処理とも言われる。）を行うことが好ましい。なお、アルゴンに代えて、窒素、ヘリウム、酸素などのガスを用いてもよい。

次に、絶縁膜１０７上に、ゲート電極１１０（これと同じ層で形成される配線を含む）を形成するための導電膜１０９を形成する（図３（Ａ）参照。）。導電膜１０９としては、例えば、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いることができる。ゲート電極に用いる導電膜としては、導電性の金属酸化物を用いて形成しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ_２Ｏ_３）、酸化スズ（ＳｎＯ_２）、酸化亜鉛（ＺｎＯ）、インジウムスズ酸化物（Ｉｎ_２Ｏ_３−ＳｎＯ_２、ＩＴＯと略記する場合がある）、インジウム亜鉛酸化物（Ｉｎ_２Ｏ_３−ＺｎＯ）、または、これらの金属酸化物材料にシリコン若しくは酸化シリコンを含有させたものを用いることができる。ゲート電極は、上記の材料を用いて単層で又は積層して形成することができる。形成方法も特に限定されず、蒸着法、ＣＶＤ法、スパッタリング法、スピンコート法などの各種成膜方法を用いることができる。

また、絶縁膜１０７と接する導電膜１０９の一層として、窒素を含む金属酸化物、具体的には、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜や、窒素を含むＩｎ−Ｓｎ−Ｏ膜や、窒素を含むＩｎ−Ｇａ−Ｏ膜や、窒素を含むＩｎ−Ｚｎ−Ｏ膜や、窒素を含むＳｎ−Ｏ膜や、窒素を含むＩｎ−Ｏ膜や、金属窒化膜（ＩｎＮ、ＳｎＮなど）を用いることができる。これらの膜は５ｅＶ（電子ボルト）、好ましくは５．５ｅＶ（電子ボルト）以上の仕事関数を有し、当該膜をゲート電極１１０として用いた場合、トランジスタの電気特性のしきい値電圧をプラスにすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。

次に、フォトリソグラフィ工程により導電膜１０９上にレジストマスクを形成し、選択的にエッチングを行って、ゲート電極１１０およびゲート絶縁膜１０８を形成した後、レジストマスクを除去する（図３（Ｂ）参照。）。また、ゲート電極１１０およびゲート絶縁膜１０８を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。なお、ゲート電極１１０およびゲート絶縁膜１０８のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。

次に、イオンドーピング法やイオン注入法により、酸化物半導体膜１０６の導電率を変化させる不純物イオン１３０を、酸化物半導体膜１０６に添加する。この際、ゲート電極１１０およびゲート絶縁膜１０８がマスクとして機能するため、酸化物半導体膜１０６中に低抵抗領域１０６ｃが自己整合的に形成される（図３（Ｃ）参照。）。なお、不純物イオン１３０としては、１５族元素（代表的にはリン（Ｐ）、砒素（Ａｓ）、およびアンチモン（Ｓｂ））、ホウ素（Ｂ）、アルミニウム（Ａｌ）、窒素（Ｎ）、アルゴン（Ａｒ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、インジウム（Ｉｎ）、フッ素（Ｆ）、塩素（Ｃｌ）、チタン（Ｔｉ）、及び亜鉛（Ｚｎ）のいずれかから選択される一以上を用いることができる。イオン注入法は、必要なイオンのみを取り出す質量分離器を用いているため、対象物に対して不純物イオン１３０のみを選択的に添加できる。このため、イオンドーピング法を用いて添加した場合と比べて酸化物半導体膜１０６中への不純物（例えば水素など）の混入が少なくなるため好ましい。ただし、イオンドーピング法を除外するものではない。なお、低抵抗領域１０６ｃは、酸化物半導体膜１０６（領域１０６ａおよび領域１０６ｂを含む）が不純物イオン１３０の注入により、領域１０６ａおよび領域１０６ｂが低抵抗領域１０６ｃに変化したわけではなく、図３（Ｃ）のように、低抵抗領域１０６ｃ中には領域１０６ａおよび領域１０６ｂが存在している。

次に、酸化物半導体膜１０６上に、ソース電極及びドレイン電極（これと同じ層で形成される配線を含む）に用いる導電膜を成膜する。ソース電極及びドレイン電極に用いる導電膜としては、例えば、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。また、アルミニウム、銅などの金属膜の下側又は上側の一方または双方にチタン、モリブデン、タングステンなどの高融点金属膜またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）を積層させた構成としても良い。また、ソース電極及びドレイン電極に用いる導電膜は、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ_２Ｏ_３）、酸化スズ（ＳｎＯ_２）、酸化亜鉛（ＺｎＯ）、インジウムスズ酸化物（Ｉｎ_２Ｏ_３−ＳｎＯ_２、ＩＴＯと略記する）、インジウム亜鉛酸化物（Ｉｎ_２Ｏ_３−ＺｎＯ）を用いることができる。ソース電極及びドレイン電極に用いる導電膜は、上記の材料を用いて単層で又は積層して成膜することができる。形成方法も特に限定されず、蒸着法、ＣＶＤ法、スパッタリング法、スピンコート法などの各種成膜方法を用いることができる。

そして、フォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極１１４ａ、ドレイン電極１１４ｂを形成した後、レジストマスクを除去することにより、トランジスタ１５０が形成される（図３（Ｄ）参照）。当該フォトリソグラフィ工程におけるレジストマスク形成時の露光には、紫外線やＫｒＦレーザ光やＡｒＦレーザ光を用いることが好ましい。よって、チャネル長Ｌ（図３（Ｄ）の矢印Ｚ部分に相当。）が２５ｎｍ未満の露光を行う場合には、例えば、数ｎｍ〜数１０ｎｍと極めて波長が短い超紫外線（ＥｘｔｒｅｍｅＵｌｔｒａｖｉｏｌｅｔ）を用いてフォトリソグラフィ工程でのレジストマスク形成時の露光を行うとよい。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成されるトランジスタのチャネル長Ｌを微細化することが可能であり、回路の動作速度を高速化できる。

なお、トランジスタ１５０のオン電流の低下を抑制する観点からは、酸化物半導体膜１０６のうちゲート電極１１０と重畳する部分の端部と、酸化物半導体膜１０６のうちソース電極１１４ａと接する部分の最もゲート電極に近い端部との隙間（図３（Ｄ）の矢印Ｘ部分。本明細書中では、当該部分を「Ｌｏｆｆ幅」と呼称する。）および、酸化物半導体膜１０６のうちゲート電極１１０と重畳する部分の端部と、酸化物半導体膜１０６のうちドレイン電極１１４ｂと接する部分の最もゲート電極に近い端部との隙間（図３（Ｄ）の矢印Ｙ部分。当該部分についても、本明細書中では「Ｌｏｆｆ幅」と呼称する。）が極力小さくなることが好ましい。なお、露光装置の性能限界以上の微細露光を行う場合において、図３（Ｄ）のＸ部分およびＹ部分を小さくする方法としては、例えば、ソース電極１１４ａの形成とドレイン電極１１４ｂの形成に、異なるフォトマスクを用いて形成すればよい。これにより、露光時において、ソース電極１１４ａまたはドレイン電極１１４ｂの一方のみがゲート電極１１０に極力近づく状態にアライメントを行うことができるため、Ｌｏｆｆ幅を小さくすることができる。

また、トランジスタ１５０のタクトやコストを低減する観点からは、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減することが好ましい。マスク数及び工程数を削減する方法としては、例えば、透過した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行えばよい。多階調マスクを用いて形成したレジストマスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。

なお、導電膜のエッチングの際に、酸化物半導体膜１０６がエッチングされ、分断することのないようエッチング条件を最適化することが望まれる。しかしながら、導電膜のみをエッチングし、酸化物半導体膜１０６を全くエッチングしないという条件を得ることは難しく、導電膜のエッチングの際に酸化物半導体膜１０６は一部のみがエッチングされ、例えば、酸化物半導体膜１０６の膜厚の５％以上５０％以下がエッチングされ、溝部（凹部）を有する酸化物半導体膜１０６となることもある。

ソース電極及びドレイン電極（これと同じ層で形成される配線を含む）に用いる導電膜として酸化物半導体材料を適用する場合には、導電膜をエッチングしてソース電極１１４ａおよびドレイン電極１１４ｂを形成する際に、酸化物半導体膜１０６が極力エッチングされないように、酸化物半導体膜１０６よりも十分エッチングされにくい酸化物半導体材料を、導電膜として用いる必要がある。

ソース電極１１４ａ及びドレイン電極１１４ｂに酸化物半導体材料を適用した場合、酸化物半導体膜１０６の材料や成膜条件によっては、ソース電極１１４ａ及びドレイン電極１１４ｂと、酸化物半導体膜１０６との界面が不明確になる場合もある。また、界面が不明確になる場合、ソース電極１１４ａ及びドレイン電極１１４ｂと、酸化物半導体膜１０６との混合領域または混合層と呼ぶことのできる箇所が形成されることもある。

なお、ソース電極１１４ａおよびドレイン電極１１４ｂに用いる導電膜として、不純物イオンを導入して低抵抗化させた導電性材料、半導体材料を用いることもできる。

以上の工程によりトランジスタ１５０が形成される。

また、トランジスタ１５０上に絶縁膜を設けてもよい。当該絶縁膜としては、ゲート絶縁膜１０８と同じ材料および成膜方法を用いることができるため、上述のゲート絶縁膜１０８の内容を参酌することができる。なお、酸化アルミニウム膜は外部からの水分や水素などの不純物の侵入を抑制する効果が高いため、当該絶縁膜として酸化アルミニウム膜、または酸化アルミニウム膜を含む積層膜を形成することが望ましく、より好ましくは、膜密度が３．２ｇ／ｃｍ^３以上、好ましくは３．６ｇ／ｃｍ^３以上の酸化アルミニウム膜を用いることが望ましい。これにより、水分や水素などの不純物は酸化物半導体膜１０６に侵入することを抑制できる。

また、トランジスタ１５０上に平坦化絶縁膜を設けても良い。スピンコート法、印刷法、ディスペンス法またはインクジェット法などを用いて絶縁性を有する材料を塗布し、塗布した材料に応じた硬化処理（例えば、加熱処理や光照射処理など。）を行い形成してもよい。なお、絶縁性を有する材料としては、例えば、アクリル樹脂、ポリイミド樹脂、ポリアミド樹脂、ポリアミドイミド樹脂、エポキシ樹脂等の有機樹脂を用いて形成することができる。また、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させてもよい。なお、平坦化絶縁膜は水分などの不純物を比較的多く含んでいる場合が多いため、上述の絶縁膜（例えば、酸化アルミニウムや酸化アルミニウムを含む積層膜）上に形成することが好ましい。

以上のようにして、開示する発明の一態様は、酸化物半導体を用いた半導体装置において、絶縁膜との界面近傍の酸化物半導体膜に含まれる不純物を低減することができる。これにより、酸化物半導体膜の膜厚が非常に薄いトランジスタにおいても、領域１０６ａがチャネル領域に悪影響を及ぼし、トランジスタ１５０のオン電流が低下する、などのような電気特性の劣化を抑制することができる。よって、トランジスタ１５０を構成要素として含む半導体装置の動作特性などの性能の向上を図ることができる。

以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。

（実施の形態２）
本実施の形態では、実施の形態１とは異なる構造の半導体装置及び半導体装置の作製方法の一形態を、図４および図５を用いて説明する。

＜半導体装置の構成例＞
図４（Ａ）および図４（Ｂ）に、半導体装置の例として、トップゲート構造のトランジスタの平面図および断面図の一例を示す。図４（Ａ）は平面図であり、図４（Ｂ）は、図４（Ａ）におけるＥ−Ｆ断面の断面図である。なお、図４（Ａ）では、煩雑になることを避けるため、トランジスタ６５０の構成要素の一部（例えば、基板１００など）を省略している。

本実施の形態のトランジスタ６５０は、導電膜６０２が絶縁膜１０２と同一平面に、絶縁膜１０２に隣接して設けられている点で、実施の形態１に記載のトランジスタと異なっている。

一般的に、活性層として酸化物半導体膜を用いたトランジスタは、酸化物半導体膜と導電膜との接触箇所において接触抵抗が高くなる傾向があるが、トランジスタを上述の構造とすることにより、ソース電極１１４ａおよびドレイン電極１１４ｂは、酸化物半導体膜１０６の表面側だけでなく、裏面側においても電気的に接続されるため、酸化物半導体膜１０６とソース電極１１４ａの接触抵抗および酸化物半導体膜１０６とドレイン電極１１４ｂの接触抵抗を低減し、かつ接触抵抗のバラツキを低減することができる。これにより、オン電流が高く、かつ、しきい値電圧のバラツキを抑制された、高性能なトランジスタとすることができるため、当該構造は酸化物半導体を用いたトランジスタに適した構造の１つと言える。

＜トランジスタ６５０の作製工程＞
図５（Ａ）乃至図５（Ｅ）を用いて、図４に示すトランジスタ６５０の作製工程の一例について説明する。

まず、基板１００上に導電膜を成膜し、フォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行って、導電膜６０２を形成した後、レジストマスクを除去する（図５（Ａ）参照。）。導電膜６０２に用いる材料などについては、上述実施の形態のゲート電極１１０、ソース電極１１４ａ（またはドレイン電極１１４ｂ）の説明を参酌することができる。

次に、基板１００および導電膜６０２上に絶縁膜１０２を形成する。ここで、絶縁膜１０２の表面は、少なくとも導電膜６０２の表面よりも高い位置とすることが好ましく、後述の平坦化処理を行うことにより、導電膜６０２の表面と絶縁膜１０２の表面を略同一とすることができる。これにより、後の工程において酸化物半導体膜１０６を成膜する際に、導電膜６０２と絶縁膜１０２の段差により酸化物半導体膜に断切れが生じるといった問題を抑制することができ、酸化物半導体膜１０６の膜厚を極めて薄くすることができるため、平坦化処理はトランジスタの微細化に対し有効な手段の一つと言える。

次に、絶縁膜１０２に対して平坦化処理を施し、導電膜６０２の表面と略同一平面に表面を有する絶縁膜１０２を形成する。なお、絶縁膜１０２の平坦化処理は、化学的機械的研磨（ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａｌＰｏｌｉｓｈｉｎｇ：ＣＭＰ）処理を用いて行うことが好ましい。ここで、ＣＭＰ処理とは、被加工物の表面を基準にし、それにならって表面を化学的・機械的な複合作用により、平坦化する手法である。一般的に研磨ステージの上に研磨布を貼り付け、被加工物と研磨布との間にスラリー（研磨剤）を供給しながら研磨ステージと被加工物とを各々回転または揺動させて被加工物の表面を、スラリーと被加工物表面との間での化学反応と、研磨布と被加工物との機械的研磨の作用により、被加工物の表面を研磨する方法である。

ＣＭＰ処理は、１回行ってもよいし、複数回行ってもよい。複数回に分けてＣＭＰ処理を行う場合は、高い研磨レートの一次研磨を行った後、低い研磨レートの仕上げ研磨を行うのが好ましい。このように研磨レートの異なる研磨を組み合わせることによって、導電膜６０２表面と絶縁膜１０２表面の平坦性をさらに向上させることができる。

また、絶縁膜１０２の平坦化処理として、ドライエッチング処理などを適用することも可能である。エッチングガスとしては、塩素、塩化硼素、塩化珪素または四塩化炭素などの塩素系ガス、四弗化炭素、弗化硫黄または弗化窒素などのフッ素系ガス、酸素などを適宜用いることができる。例えば、反応性イオンエッチング（ＲＩＥ：ＲｅａｃｔｉｖｅＩｏｎＥｔｃｈｉｎｇ）法、ＩＣＰ（ＩｎｄｕｃｔｉｖｅｌｙＣｏｕｐｌｅｄＰｌａｓｍａ）エッチング法、ＥＣＲ（ＥｌｅｃｔｒｏｎＣｙｃｌｏｔｒｏｎＲｅｓｏｎａｎｃｅ）エッチング法、平行平板型（容量結合型）エッチング法、マグネトロンプラズマエッチング法、２周波プラズマエッチング法またはヘリコン波プラズマエッチング法等のドライエッチング法を用いることができる。特に絶縁膜１０２として窒化シリコンや窒化酸化シリコンのような、窒素を多く含む無機絶縁材料が含まれる場合、ＣＭＰ処理だけでは窒素を多く含む無機絶縁材料の除去が困難な場合があるので、ドライエッチングなどを併用することが好ましい。

また、絶縁膜１０２の平坦化処理として、プラズマ処理などを適用することも可能である。プラズマ処理は、真空のチャンバーに不活性ガス、例えばアルゴンガスを導入し、被処理面を陰極とする電界をかけて行う。その原理としてはプラズマドライエッチ法と同等であるが、不活性ガスを用いることで、通常のスパッタ成膜チャンバーにて処理可能であり簡便な方法である。すなわち、このプラズマ処理は、被処理面に不活性ガスのイオンを照射して、スパッタリング効果により表面の微細な凹凸を平坦化する処理である。このことから本明細書では、このプラズマ処理を「逆スパッタ」ともいう。

なお、導電膜６０２および絶縁膜１０２の形状は、図５（Ｄ）のように島状に形成されていてもよい。また、図５（Ｃ）では導電膜６０２は、表面に近づくほど端部が狭まっている、所謂順テーパー状に形成されているが、図５（Ｅ）のように、表面に近づくほど端部が広がっている、所謂逆テーパー状に形成してもよい。

以降の工程については、図２（Ａ）乃至図３（Ｄ）および当該図面の説明に対応する実施の形態１の内容を参酌して行えばよい。

以上の工程により、図４（Ｂ）に示すトランジスタ６５０を作製することができる。トランジスタ６５０は、実施の形態１にて記載した特徴以外に、上述のように、酸化物半導体膜１０６とソース電極１１４ａの接触抵抗および酸化物半導体膜１０６とドレイン電極１１４ｂの接触抵抗を低減し、かつ接触抵抗のバラツキを低減することができるため、オン電流が高く、かつ、しきい値電圧のバラツキを抑制された、高性能なトランジスタとすることができる。このため、トランジスタ６５０によって構成される半導体装置の動作特性の向上を図ることができる。そして、酸化物半導体膜を用いたトランジスタ又は該トランジスタによって構成される半導体装置の性能向上を図ることができる。また、上述のように、導電膜６０２の表面と絶縁膜１０２の表面を略同一とすることができ、酸化物半導体膜１０６の膜厚を極めて薄くすることができるため、トランジスタの微細化に適した構造の一つであると言える。

（実施の形態３）
本実施の形態では、上述の実施の形態とは異なる構造の半導体装置及び半導体装置の作製方法の一形態を、図６乃至図８を用いて説明する。

＜半導体装置の構成例＞
図６（Ａ）および図６（Ｂ）に、半導体装置の例として、トップゲート構造のトランジスタの平面図および断面図の一例を示す。図６（Ａ）は平面図であり、図６（Ｂ）は、図６（Ａ）におけるＧ−Ｈ断面の断面図である。なお、図６（Ａ）では、煩雑になることを避けるため、トランジスタ８５０の構成要素の一部（例えば、基板１００など）を省略している。

図６（Ａ）および図６（Ｂ）に示すトランジスタ８５０は、基板１００上に、絶縁膜１０２と、酸化物半導体膜１０６と、絶縁膜１０７と、少なくとも酸化物半導体膜と重畳するゲート電極１１０と、層間絶縁膜８００と、層間絶縁膜８０２と、絶縁膜１０７、層間絶縁膜８００および層間絶縁膜８０２の開口部を通じて酸化物半導体膜１０６と電気的に接続するソース電極１１４ａおよびドレイン電極１１４ｂを有している。

トランジスタ８５０は、絶縁膜１０７が酸化物半導体膜１０６を覆う状態に形成されている点と、ソース電極１１４ａおよびドレイン電極１１４ｂが、絶縁膜１０７、層間絶縁膜８００および層間絶縁膜８０２の開口部を通して酸化物半導体膜１０６と電気的に接続している点で、上述の実施の形態に記載したトランジスタの構造と異なっている。

トランジスタ８５０を、絶縁膜１０７が酸化物半導体膜１０６を覆う構造とすることにより、水分などの不純物が酸化物半導体膜１０６に侵入することを抑制できる。また、不純物イオン１３０を酸化物半導体膜１０６に添加する際に、酸化物半導体膜１０６上には絶縁膜１０７が存在するため、イオン添加により酸化物半導体膜１０６に生じるダメージ（例えば酸化物半導体膜１０６中での格子欠陥の発生など）を低減することができる。

また、トランジスタ８５０を、ソース電極１１４ａおよびドレイン電極１１４ｂが、絶縁膜１０７、層間絶縁膜８００および層間絶縁膜８０２の開口部を通して酸化物半導体膜１０６と電気的に接続している構造とすることにより、酸化物半導体膜１０６形成後において酸化物半導体膜１０６がエッチング処理（例えば、ドライエッチング時のエッチングガスおよびプラズマや、ウェットエッチング時のエッチング剤など）に晒される箇所は、絶縁膜１０７、層間絶縁膜８００および層間絶縁膜８０２に形成される開口部のみであるため、当該エッチング処理により生じる物質によるトランジスタ８５０の汚染（例えば、ドライエッチング時に用いるエッチングガスが酸化物半導体膜１０６の金属元素と反応して生じる金属化合物は導電性を有していることがあるため、ソース電極１１４ａおよびドレイン電極１１４ｂのリークパスとなり得る可能性がある。）を抑制できる。また、ソース電極１１４ａおよびドレイン電極１１４ｂの一部がゲート電極１１０と重畳して形成されても、ソース電極１１４ａとゲート電極１１０およびドレイン電極１１４ｂとゲート電極１１０の間には層間絶縁膜が存在しており電気的に接続されることがない。これにより、ソース電極１１４ａおよびドレイン電極１１４ｂを極力、ゲート電極１１０に近づけて形成することができるため、トランジスタの微細化に適した構造の一つと言える。

＜トランジスタ８５０の作製工程＞
図７および図８を用いて、図６に示すトランジスタ８５０の作製工程の一例について説明する。

まず、基板１００上に絶縁膜１０２と、酸化物半導体膜１０６と、絶縁膜１０７を形成する（図７（Ａ）参照。）。なお、当該工程は、図２（Ａ）乃至図２（Ｄ）および当該図面の説明内容を参酌して行えばよい。

次に、絶縁膜１０７上にゲート電極１１０を形成し、ゲート電極１１０をマスクとして酸化物半導体膜１０６中に不純物イオン１３０を添加して、酸化物半導体膜１０６中に低抵抗領域１０６ｃを自己整合的に形成する（図７（Ｂ）参照。）。なお、当該工程は、図３（Ａ）乃至図３（Ｃ）および当該図面の説明内容を参酌して行えばよい。

次に、絶縁膜１０７およびゲート電極１１０上に、層間絶縁膜８００および層間絶縁膜８０２を形成する（図７（Ｃ）参照。）。

層間絶縁膜８００としては、ゲート絶縁膜１０８と同じ材料および成膜方法を用いることができるため、上述の実施の形態にて記載したゲート絶縁膜１０８の内容を参酌することができる。なお、酸化アルミニウム膜は外部からの水分や水素などの不純物の侵入を抑制する効果が高いため、当該絶縁膜として酸化アルミニウム膜、または酸化アルミニウム膜を含む積層膜を形成することが望ましく、より好ましくは、膜密度が３．２ｇ／ｃｍ^３以上の酸化アルミニウム膜を用いることが望ましい。これにより、水分や水素などの不純物は酸化物半導体膜１０６に侵入することを抑制できる。

層間絶縁膜８０２としては、スピンコート法、印刷法、ディスペンス法またはインクジェット法などを用いて絶縁性を有する材料を塗布し、塗布した材料に応じた硬化処理（例えば、加熱処理や光照射処理など。）を行い形成すればよい。なお、絶縁性を有する材料としては、例えば、アクリル樹脂、ポリイミド樹脂、ポリアミド樹脂、ポリアミドイミド樹脂、エポキシ樹脂等の有機樹脂を用いて形成することができる。また、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させてもよい。なお、層間絶縁膜は水分などの不純物を比較的多く含んでいるため、上述の絶縁膜（例えば、酸化アルミニウムや酸化アルミニウムを含む積層膜）上に形成することが好ましい。

なお、本実施の形態では層間絶縁膜８００と層間絶縁膜８０２の積層構造を形成したが、いずれかの一方のみを形成してもよい。

次に、酸化物半導体膜と重畳する領域の絶縁膜１０７、層間絶縁膜８００および層間絶縁膜８０２の少なくとも一部に開口部を形成した後に、当該開口部を通じて酸化物半導体膜１０６に電気的に接続されたソース電極１１４ａおよびドレイン電極１１４ｂを形成する（図８（Ａ）参照。）。

なお、絶縁膜１０７、層間絶縁膜８００および層間絶縁膜８０２のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。また、当該エッチング処理の際に、酸化物半導体膜１０６がエッチングされ、分断することのないようエッチング条件を最適化することが望まれる。しかしながら、絶縁膜１０７、層間絶縁膜８００および層間絶縁膜８０２のみをエッチングし、酸化物半導体膜１０６を全くエッチングしないという条件を得ることは難しく、導電膜のエッチングの際に酸化物半導体膜１０６は一部のみがエッチングされ、例えば、酸化物半導体膜１０６の膜厚の５％以上５０％以下がエッチングされ、溝部（凹部）を有する酸化物半導体膜１０６となることもある。

ソース電極１１４ａおよびドレイン電極１１４ｂの形成工程については、図３（Ｄ）および当該図面の説明内容を参酌して行えばよい。また、当該工程の後、ソース電極１１４ａ、ドレイン電極１１４ｂおよび層間絶縁膜８０２に対して平坦化処理を行ってもよい。これにより、トランジスタ８５０上に更にトランジスタを積層させて形成する場合において、被形成面（つまり、ソース電極１１４ａ、ドレイン電極１１４ｂおよび層間絶縁膜８０２の表面）の平坦性が高いため、トランジスタの作製が容易となる。なお、平坦化処理については、上述の実施の形態に記載された平坦化処理の方法を参酌することができる。

以上の工程により、図６（Ｂ）に示すトランジスタ８５０を作製することができる。トランジスタ８５０は、実施の形態１にて記載した特徴以外に、上述のように、イオン添加により酸化物半導体膜１０６に生じるダメージ（例えば酸化物半導体膜１０６中での格子欠陥の発生など）を低減することができる。また、上述のように、酸化物半導体膜１０６がエッチング処理に晒される箇所を限定できるため、エッチング処理によるトランジスタの汚染を抑制することができる。このため、トランジスタ８５０によって構成される半導体装置の動作特性の向上を図ることができる。そして、酸化物半導体膜を用いたトランジスタ又は該トランジスタによって構成される半導体装置の性能向上を図ることができる。また、上述のように、ソース電極１１４ａおよびドレイン電極１１４ｂの一部がゲート電極１１０と重畳して形成されても電気的に接続されないため、ソース電極１１４ａおよびドレイン電極１１４ｂを極力、ゲート電極１１０に近づけて形成することができ、トランジスタの微細化に適した構造の一つと言える。

トランジスタ８５０は図８（Ｂ）に示すように、絶縁膜１０２中に導電膜６０２を有する構造であってもよい。トランジスタ８５０を図８（Ｂ）に示す構造とすることにより、絶縁膜１０７、層間絶縁膜８００および層間絶縁膜８０２の一部に開口部を形成する際に、開口部の酸化物半導体膜１０６がオーバーエッチングされて無くなってしまった場合においても、ソース電極１１４ａおよびドレイン電極１１４ｂは、酸化物半導体膜１０６の側壁部分で電気的に接続される以外に、導電膜６０２を介して酸化物半導体膜１０６と電気的に接続されるため、オーバーエッチング時においても良好なコンタクト抵抗を維持することができるため、特に酸化物半導体膜１０６の膜厚が薄い場合（つまり、トランジスタの微細化）に適した構造といえる。

（実施の形態４）
本実施の形態では、上述の実施の形態とは異なる構造の半導体装置及び半導体装置の作製方法の一形態を、図９乃至図１２を用いて説明する。

＜半導体装置の構成例＞
図９（Ａ）および図９（Ｂ）に、半導体装置の例として、トップゲート構造のトランジスタの平面図および断面図の一例を示す。図９（Ａ）は平面図であり、図９（Ｂ）は、図９（Ａ）におけるＩ−Ｊ断面の断面図である。なお、図９（Ａ）では、煩雑になることを避けるため、トランジスタ１１５０の構成要素の一部（例えば、基板１００など）を省略している。

図９（Ａ）および図９（Ｂ）に示すトランジスタ１１５０は、基板１００上に、絶縁膜１０２と、酸化物半導体膜１０６と、ゲート絶縁膜１０８と、少なくとも酸化物半導体膜と重畳するゲート電極１１０と、絶縁膜１１０１と、側壁絶縁膜１１０２と、酸化物半導体膜１０６と電気的に接続するソース電極１１４ａおよびドレイン電極１１４ｂを有している。

トランジスタ１１５０は、ゲート電極１１０上に絶縁膜１１０１が、ゲート電極１１０の側面に側壁絶縁膜１１０２が設けられている点と、ソース電極１１４ａおよびドレイン電極１１４ｂが側壁絶縁膜１１０２に接して設けられている点において、上述の実施の形態に記載したトランジスタの構造と異なっている。

トランジスタ１１５０は、後述のトランジスタ１１５０の作製方法でも記載するが、ソース電極１１４ａおよびドレイン電極１１４ｂとして用いる導電膜を、酸化物半導体膜１０６、絶縁膜１１０１および側壁絶縁膜１１０２上に形成した後、導電膜に対して平坦化処理（研磨処理とも言える。）を行い導電膜の一部を除去することで、ソース電極１１４ａおよびドレイン電極１１４ｂを形成する。そのため、ソース電極１１４ａおよびドレイン電極１１４ｂの形成にフォトリソグラフィ工程を用いる必要がなく、露光機の精度やフォトマスクのアライメントズレに影響されずにＬｏｆｆ幅を非常に小さくすることが可能となるため、トランジスタ１１５０のオン電流の低下を抑制することができる。また、当該構造はトランジスタの微細化に適した構造の一つと言える。

＜トランジスタ１１５０の作製工程＞
図１０（Ａ）乃至図１２（Ｂ）を用いて、図９に示すトランジスタ１１５０の作製工程の一例について説明する。

まず、基板１００上に絶縁膜１０２と、酸化物半導体膜１０６と、絶縁膜１０７を形成する（図１０（Ａ）参照。）。なお、当該工程は、図２（Ａ）乃至図２（Ｄ）および当該図面の説明内容を参酌して行えばよい。

次に、ゲート電極１１０（これと同じ層で形成される配線を含む）を形成するための導電膜１０９および、絶縁膜１１０１を形成するための絶縁膜１１００を成膜する（図１０（Ｂ）参照。）。なお、絶縁膜１１００としては、ゲート絶縁膜１０８と同じ材料および成膜方法を用いることができるため、上述の実施の形態にて記載したゲート絶縁膜１０８の内容を参酌することができる。

次に、フォトリソグラフィ工程により導電膜１０９および絶縁膜１１００を島状に加工し、ゲート電極１１０および絶縁膜１１０１を形成する（図１０（Ｃ）参照。）。また、ゲート電極１１０および絶縁膜１１０１を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。なお、導電膜１０９および絶縁膜１１００のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。

なお、本実施の形態では、導電膜１０９および絶縁膜１１００を成膜後に両者を加工してゲート電極１１０および絶縁膜１１０１を形成し、その後、側壁絶縁膜１１０２を形成する順序で説明を行うため、図９（Ｂ）のように絶縁膜１１０１と側壁絶縁膜１１０２が別の構成要素として記載されているが、絶縁膜１１０１と側壁絶縁膜１１０２は同一の膜であってもよい。絶縁膜１１０１と側壁絶縁膜１１０２を同一の膜とするためには、まずゲート電極１１０を形成した後に、絶縁膜１１０１および側壁絶縁膜１１０２として機能する絶縁膜を、ゲート電極１１０を覆う状態に形成すればよい。なお、当該絶縁膜は、絶縁膜１１０１および側壁絶縁膜１１０２の説明に記載されている材料および形成方法を参酌することができる。

次に、イオンドーピング法やイオン注入法により、酸化物半導体膜１０６の導電率を変化させる不純物イオン１３０を、酸化物半導体膜１０６に添加する。この際、ゲート電極１１０および絶縁膜１１０１がマスクとして機能するため、酸化物半導体膜１０６中に低抵抗領域１０６ｃが自己整合的に形成される（図１１（Ａ）参照。）。

次に、絶縁膜１０２と同様の材料および方法で絶縁膜を成膜し、当該絶縁膜をエッチングすることにより側壁絶縁膜１１０２を形成する。側壁絶縁膜１１０２は、絶縁膜に異方性の高いエッチング工程を行うことで自己整合的に形成することができる。例えば、ドライエッチング法を用いると好ましい。ドライエッチング法に用いるエッチングガスとしては、例えば、トリフルオロメタン、オクタフルオロシクロブタン、テトラフルオロメタンなどのフッ素を含むガスが挙げられる。エッチングガスには、希ガスまたは水素を添加してもよい。ドライエッチング法は、基板に高周波電圧を印加する、反応性イオンエッチング法（ＲＩＥ法）を用いると好ましい。

そして、側壁絶縁膜１１０２を形成した後、ゲート電極１１０、絶縁膜１１０１および側壁絶縁膜１１０２をマスクとして絶縁膜１０７を加工し、ゲート絶縁膜１０８を形成することができる（図１１（Ｂ）参照。）。なお、側壁絶縁膜１１０２の形成と同じ工程でゲート絶縁膜１０８を形成してもよい。

なお、本実施の形態では、ゲート電極１１０および絶縁膜１１０１の形成直後の工程において、ゲート電極１１０および絶縁膜１１０１をマスクに用いて酸化物半導体膜１０６中に不純物イオン１３０を添加したが、側壁絶縁膜１１０２の形成後にゲート電極１１０、絶縁膜１１０１および側壁絶縁膜１１０２をマスクに用いて、酸化物半導体膜１０６中に不純物イオン１３０を添加してもよい。こうすることで、側壁絶縁膜１１０２と重畳する酸化物半導体膜１０６の領域を高抵抗領域である１０６ａおよび１０６ｂに含めることができる。

次に、酸化物半導体膜１０６、絶縁膜１１０１および側壁絶縁膜１１０２上に、ソース電極１１４ａおよびドレイン電極１１４ｂ（これと同じ層で形成される配線を含む）を形成するための導電膜１１０４を形成し、導電膜１１０４上に層間絶縁膜８０２を成膜する（図１１（Ｃ）参照。）。なお、導電膜１１０４としては、例えば、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。また、アルミニウム、銅などの金属膜の下側又は上側の一方または双方にチタン、モリブデン、タングステンなどの高融点金属膜またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）を積層させた構成としても良い。また、ソース電極及びドレイン電極に用いる導電膜は、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ_２Ｏ_３）、酸化スズ（ＳｎＯ_２）、酸化亜鉛（ＺｎＯ）、インジウムスズ酸化物（Ｉｎ_２Ｏ_３−ＳｎＯ_２、ＩＴＯと略記する）、インジウム亜鉛酸化物（Ｉｎ_２Ｏ_３−ＺｎＯ）を用いることができる。ソース電極及びドレイン電極に用いる導電膜は、上記の材料を用いて単層で又は積層して成膜することができる。形成方法も特に限定されず、蒸着法、ＣＶＤ法、スパッタリング法、スピンコート法などの各種成膜方法を用いることができる。なお、層間絶縁膜８０２については、実施の形態３にて記載した層間絶縁膜８０２の材料や成膜方法を参酌することができる。

次に、導電膜１１０４に対して上面から平坦化処理を行い、絶縁膜１１０１および側壁絶縁膜１１０２上の少なくとも一部の導電膜１１０４ならびに、少なくとも一部の層間絶縁膜８０２を除去することで、導電膜１１０４は少なくとも絶縁膜１１００上または側壁絶縁膜１１０２で分断され、ソース電極１１４ａおよびドレイン電極１１４ｂがゲート電極１１０を挟む状態に形成される（図１２（Ａ）参照。）。なお、ここでの平坦化処理は、実施の形態１にて記載した絶縁膜１０２に対しての平坦化処理の内容を参酌することができる。

なお、平坦化処理は導電膜１１０４および層間絶縁膜８０２に対して行うだけでなく、絶縁膜１１０１や側壁絶縁膜１１０２に対して行ってもよい。

なお、図１２（Ａ）では、ソース電極１１４ａおよびドレイン電極１１４ｂの表面と、絶縁膜１１０１および層間絶縁膜８０２の表面が同一平面に位置しているが、ＣＭＰ装置によりソース電極１１４ａ、ドレイン電極１１４ｂおよび絶縁膜１１０１を研磨する場合、ソース電極１１４ａおよびドレイン電極１１４ｂと、絶縁膜１１０１および層間絶縁膜８０２の研磨スピードが異なる場合、ソース電極１１４ａおよびドレイン電極１１４ｂの表面と、絶縁膜１１０１および層間絶縁膜８０２の表面は高さが異なり段差が生じることがあり、例えば、ソース電極１１４ａおよびドレイン電極１１４ｂの表面が絶縁膜１１０１の表面より低くなる（凹状となる）場合がある。

以上の工程により、図９（Ｂ）に示すトランジスタ１１５０を作製することができる。トランジスタ１１５０は、実施の形態１にて記載した特徴以外に、上述のように、トランジスタのオン電流の低下を抑制することができる。よって、トランジスタ１１５０によって構成される半導体装置の動作特性の向上を図ることができる。そして、酸化物半導体膜を用いたトランジスタ又は該トランジスタによって構成される半導体装置の性能向上を図ることができる。また、ソース電極１１４ａおよびドレイン電極１１４ｂの形成にフォトリソグラフィ工程を用いる必要がなく、露光機の精度やフォトマスクのアライメントズレに影響されずにＬｏｆｆ幅を非常に小さくすることが可能であり、トランジスタの微細化に適した構造の一つといえる。

また、トランジスタ１１５０上に絶縁膜を設けてもよい。当該絶縁膜としては、ゲート絶縁膜１０８と同じ材料および成膜方法を用いることができるため、上述のゲート絶縁膜１０８の内容を参酌することができる。なお、酸化アルミニウム膜は外部からの水分の侵入を抑制する効果が高いため、当該絶縁膜として酸化アルミニウム膜、または酸化アルミニウム膜を含む積層膜を形成することが望ましく、より好ましくは、膜密度が３．２ｇ／ｃｍ^３以上、好ましくは３．６ｇ／ｃｍ^３以上の酸化アルミニウム膜を用いることが望ましい。なお、当該絶縁膜は、トランジスタ１１５０の形成前に成膜してもよい。例えば、側壁絶縁膜１１０２を形成した後に、導電膜１１０４、当該絶縁膜、層間絶縁膜８０２の順に成膜を行い、その後にＣＭＰなどの平坦化処理を行ってもよい。図９（Ｂ）の構造の場合、仮に、層間絶縁膜８０２の膜中に水分や水素などの不純物が混入されていても、これらの不純物が酸化物半導体膜１０６に到達することを抑制できるため好ましい。

なお、トランジスタ１１５０は図１２（Ｂ）に示すように、絶縁膜１０２中に導電膜６０２を有する構造であってもよい。トランジスタ１１５０を図１２（Ｂ）に示す構造とすることにより、ソース電極１１４ａおよびドレイン電極１１４ｂは、酸化物半導体膜１０６の表面側だけでなく、裏面側においても電気的に接続されるため、酸化物半導体膜１０６とソース電極１１４ａの接触抵抗および酸化物半導体膜１０６とドレイン電極１１４ｂの接触抵抗を低減し、かつ接触抵抗のバラツキを低減することができる。これにより、オン電流が高く、かつ、しきい値電圧のバラツキを抑制された、高性能なトランジスタとすることができるため、当該構造は酸化物半導体を用いたトランジスタに適した構造の１つと言える。

（実施の形態５）
本実施の形態では、上述の実施の形態とは異なる構造の半導体装置及び半導体装置の作製方法の一形態を、図１３および図１４を用いて説明する。

＜半導体装置の構成例＞
図１３（Ａ）および図１３（Ｂ）に、半導体装置の例として、トップゲート構造のトランジスタの平面図および断面図の一例を示す。図１３（Ａ）は平面図であり、図１３（Ｂ）は、図１３（Ａ）におけるＡ−Ｂ断面の断面図である。なお、図１３（Ａ）では、煩雑になることを避けるため、トランジスタ１３５０の構成要素の一部（例えば、基板１００など）を省略している。

図１３（Ａ）および図１３（Ｂ）に示すトランジスタ１３５０は、基板１００上に、絶縁膜１０２と、酸化物半導体膜１０６と、酸化物半導体膜１０６と電気的に接続するソース電極１１４ａおよびドレイン電極１１４ｂと、ゲート絶縁膜１０８と、少なくとも酸化物半導体膜と重畳するゲート電極１１０を有している。

トランジスタ１３５０は、酸化物半導体膜１０６上全体にゲート絶縁膜１０８が形成されている点において、上述の実施の形態に記載したトランジスタの構造と異なっている。

上述の実施の形態のように、酸化物半導体膜１０６上の一部のみにゲート絶縁膜が形成された構造では、ゲート絶縁膜１０８が加熱処理により酸素を放出する膜であっても、ゲート絶縁膜１０８の端部から酸素（ゲート絶縁膜１０８中の過剰酸素。）が放出されてしまうため、酸化物半導体膜１０６中の酸素欠損低減効果が少ない場合がある。

しかしながら、本実施の形態に記載のとおり、酸化物半導体膜１０６上全体にゲート絶縁膜１０８が形成された構造とすることで、加熱処理により放出された酸素がゲート絶縁膜１０８の端部から放出されてしまうことが無いため、上述の問題を解決できる。

＜トランジスタ１３５０の作製工程＞
図１４を用いて、図１３に示すトランジスタ１３５０の作製工程の一例について説明する。

まず、基板１００上に絶縁膜１０２と、酸化物半導体膜１０６を形成する（図１４（Ａ）参照。）。なお、当該工程は、図２（Ａ）乃至図２（Ｃ）および当該図面の説明に対応する上述の実施の形態の内容を参酌して行えばよい。

次に、酸化物半導体膜１０６と接するソース電極１１４ａおよびドレイン電極１１４ｂを形成し、酸化物半導体膜１０６ならびにソース電極１１４ａおよびドレイン電極１１４ｂ上にゲート絶縁膜１０８を形成する（図１４（Ｂ）参照。）。なお、ソース電極１１４ａおよびドレイン電極１１４ｂの形成は、図３（Ｄ）および当該図面の説明内容を参酌して行えばよく、ゲート絶縁膜１０８の形成は、図２（Ｄ）および当該図面の説明内容を参酌して行えばよい。

次に、酸化物半導体膜１０６と重なる領域のゲート絶縁膜１０８上に、ゲート電極１１０を形成する（図１４（Ｃ）参照。）。なお、当該工程は、図３（Ｂ）および当該図面の説明内容を参酌して行えばよい。

以上の工程により、図１４（Ｃ）に示すトランジスタ１３５０を作製することができる。トランジスタ１３５０は、実施の形態１にて記載した特徴以外に、上述のように、ゲート絶縁膜１０８を、加熱処理により酸素を放出する膜とした場合において、ゲート絶縁膜１０８から放出される酸素を酸化物半導体膜１０６に効率的に添加することができるため、酸素欠損低減効果を高めることができる。

（実施の形態６）
本実施の形態では、実施の形態１乃至実施の形態５に示すトランジスタを使用し、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置の一例を、図面を用いて説明する。

図１５は、半導体装置の構成の一例である。図１５（Ａ）に、半導体装置の断面図を、図１５（Ｂ）に半導体装置の平面図を、図１５（Ｃ）に半導体装置の回路図をそれぞれ示す。ここで、図１５（Ａ）は、図１５（Ｂ）のＫ−Ｌ、及びＭ−Ｎにおける断面に相当する。

図１５（Ａ）及び図１５（Ｂ）に示す半導体装置は、下部に第１の半導体材料を用いたトランジスタ１７６０を有し、上部に第２の半導体材料を用いたトランジスタ１７６２を有するものである。トランジスタ１７６２としては、上述の実施の形態で示すトランジスタの構造を適用することができる。ここでは、実施の形態４のトランジスタ１１５０を用いた場合の例を記載する。

ここで、第１の半導体材料と第２の半導体材料は異なる禁制帯幅を持つ材料とすることが望ましい。例えば、第１の半導体材料を酸化物半導体以外の半導体材料（シリコンなど）とし、第２の半導体材料を酸化物半導体とすることができる。酸化物半導体以外の材料を用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いたトランジスタは、その特性により長時間の電荷保持を可能とする。

なお、上記トランジスタは、いずれもｎチャネル型トランジスタであるものとして説明するが、ｐチャネル型トランジスタを用いることができるのはいうまでもない。また、情報を保持するために酸化物半導体を用いた実施の形態４に示すようなトランジスタ１７６２に用いる他、半導体装置に用いられる材料や半導体装置の構造など、半導体装置の具体的な構成をここで示すものに限定する必要はない。

図１５（Ａ）におけるトランジスタ１７６０は、半導体材料（例えば、シリコンなど）を含む基板１７００に設けられたチャネル形成領域１７１６と、チャネル形成領域１７１６を挟むように設けられた不純物領域１７２０と、不純物領域１７２０に接する金属間化合物領域１７２４と、チャネル形成領域１７１６上に設けられたゲート絶縁膜１７０８と、ゲート絶縁膜１７０８上に設けられたゲート電極１７１０と、を有する。なお、図において、明示的にはソース電極やドレイン電極を有しない場合があるが、便宜上、このような状態を含めてトランジスタと呼ぶ場合がある。また、この場合、トランジスタの接続関係を説明するために、ソース領域やドレイン領域を含めてソース電極やドレイン電極と表現することがある。つまり、本明細書において、ソース電極との記載には、ソース領域が含まれうる。

基板１７００上にはトランジスタ１７６０を囲むように素子分離絶縁層１７０６が設けられており、トランジスタ１７６０を覆うように絶縁層１７２８、及び絶縁層１７３０が設けられている。なお、トランジスタ１７６０において、ゲート電極１７１０の側面に側壁絶縁層（サイドウォール絶縁層）を設け、不純物濃度が異なる領域を含む不純物領域１７２０としてもよい。

単結晶半導体基板を用いたトランジスタ１７６０は、高速動作が可能である。このため、当該トランジスタを読み出し用のトランジスタとして用いることで、情報の読み出しを高速に行うことができる。トランジスタ１７６０を覆うように絶縁膜を２層形成する。トランジスタ１７６２および容量素子１７６４の形成前の処理として、２層の該絶縁膜にＣＭＰ処理を施して、平坦化した絶縁層１７２８、絶縁層１７３０を形成し、同時にゲート電極１７１０の上面を露出させる。

絶縁層１７２８、絶縁層１７３０は、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜などの無機絶縁膜を用いることができる。絶縁層１７２８、絶縁層１７３０は、プラズマＣＶＤ法又はスパッタリング法等を用いて形成することができる。

また、ポリイミド、アクリル樹脂、ベンゾシクロブテン系樹脂、等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）等を用いることができる。有機材料を用いる場合、スピンコート法、印刷法などの湿式法によって絶縁層１７２８、絶縁層１７３０を形成してもよい。

なお、本実施の形態において、絶縁層１７２８として窒化シリコン膜、絶縁層１７３０として酸化シリコン膜を用いる。

絶縁層１７３０表面において、酸化物半導体膜１７４４形成領域に、平坦化処理を行うことが好ましい。本実施の形態では、研磨処理（例えばＣＭＰ処理）により十分に平坦化した絶縁層１７３０（好ましくは絶縁層１７３０表面の平均面粗さは０．１５ｎｍ以下）上に酸化物半導体膜１７４４を形成する。

図１５（Ａ）に示すトランジスタ１７６２は、酸化物半導体をチャネル形成領域に用いたトランジスタである。ここで、トランジスタ１７６２に含まれる酸化物半導体膜１７４４は、上述の実施の形態にて記載したように、水分や水素などの不純物が極力除去されて高純度化されたものであることが望ましい。また、酸素欠損が十分に補填されたものであることが好ましい。このような酸化物半導体を用いることで、極めて優れたオフ特性のトランジスタ１７６２を得ることができる。

トランジスタ１７６２は、オフ電流が極めて小さいため、これを用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、或いは、リフレッシュ動作の頻度が極めて少ない半導体記憶装置とすることが可能となるため、消費電力を十分に低減することができる。

トランジスタ１７６２は作製工程において、ゲート電極１７４８、絶縁膜１７３７、及び側壁絶縁膜１７３６ａおよび側壁絶縁膜１７３６ｂ上に設けられた導電膜を化学機械研磨処理により除去する工程を用いて、ソース電極及びドレイン電極として機能する電極膜１７４２ａおよび電極膜１７４２ｂを形成する。

よって、トランジスタ１７６２は、Ｌｏｆｆ幅を小さくすることができるため、トランジスタ１７６２のオン特性を向上させることが可能となる。

電極膜１７４２ａおよび電極膜１７４２ｂの形成工程におけるゲート電極１７４８上の導電膜を除去する工程において、レジストマスクを用いたエッチング工程を用いないため、精密な加工を正確に行うことができる。よって、半導体装置の作製工程において、形状や特性のばらつきを少ない微細な構造を有するトランジスタを歩留まりよく作製することができる。

トランジスタ１７６２上には、層間絶縁膜１７３５、絶縁膜１７５０が単層または積層で設けられている。本実施の形態では、絶縁膜１７５０として、酸化アルミニウム膜を用いる。酸化アルミニウム膜を高密度（膜密度３．２ｇ／ｃｍ^３以上、好ましくは３．６ｇ／ｃｍ^３以上）とすることによって、トランジスタ１７６２に安定な電気特性を付与することができる。

また、層間絶縁膜１７３５及び絶縁膜１７５０を介して、トランジスタ１７６２の電極膜１７４２ａと重畳する領域には、導電層１７５３が設けられており、電極膜１７４２ａと、層間絶縁膜１７３５と、絶縁膜１７５０と、導電層１７５３とによって、容量素子１７６４が構成される。すなわち、トランジスタ１７６２の電極膜１７４２ａは、容量素子１７６４の一方の電極として機能し、導電層１７５３は、容量素子１７６４の他方の電極として機能する。なお、容量が不要の場合には、容量素子１７６４を設けない構成とすることもできる。また、容量素子１７６４は、別途、トランジスタ１７６２の上方に設けてもよい。

トランジスタ１７６２および容量素子１７６４の上には絶縁膜１７５２が設けられている。そして、絶縁膜１７５２上にはトランジスタ１７６２と、他のトランジスタを接続するための配線１７５６が設けられている。図１５（Ａ）には図示しないが、配線１７５６は、層間絶縁膜１７３５、絶縁膜１７５０および絶縁膜１７５２などに形成された開口に形成された電極を通して電極膜１７４２ｂと電気的に接続される。ここで、該電極は、少なくともトランジスタ１７６２の酸化物半導体膜１７４４の一部と重畳するように設けられることが好ましい。

図１５（Ａ）及び図１５（Ｂ）において、トランジスタ１７６０と、トランジスタ１７６２とは、少なくとも一部が重畳するように設けられており、トランジスタ１７６０のソース領域またはドレイン領域と酸化物半導体膜１７４４の一部が重畳するように設けられているのが好ましい。また、トランジスタ１７６２及び容量素子１７６４が、トランジスタ１７６０の少なくとも一部と重畳するように設けられている。例えば、容量素子１７６４の導電層１７５３は、トランジスタ１７６０のゲート電極１７１０と少なくとも一部が重畳して設けられている。このような平面レイアウトを採用することにより、半導体装置の占有面積の低減を図ることができるため、高集積化を図ることができる。

なお、電極膜１７４２ｂ及び配線１７５６の電気的接続は、電極膜１７４２ｂ及び配線１７５６を直接接触させて行ってもよいし、電極膜１７４２ｂ及び配線１７５６の間の絶縁膜に電極を設けて、該電極を介して行ってもよい。また、間に介する電極は、複数でもよい。

次に、図１５（Ａ）及び図１５（Ｂ）に対応する回路構成の一例を図１５（Ｃ）に示す。

図１５（Ｃ）において、第１の配線（１ｓｔＬｉｎｅ）とトランジスタ１７６０のソース電極とは、電気的に接続され、第２の配線（２ｎｄＬｉｎｅ）とトランジスタ１７６０のドレイン電極とは、電気的に接続されている。また、第３の配線（３ｒｄＬｉｎｅ）とトランジスタ１７６２のソース電極またはドレイン電極の一方とは、電気的に接続され、第４の配線（４ｔｈＬｉｎｅ）と、トランジスタ１７６２のゲート電極とは、電気的に接続されている。そして、トランジスタ１７６０のゲート電極と、トランジスタ１７６２のソース電極またはドレイン電極の一方は、容量素子１７６４の電極の他方と電気的に接続され、第５の配線（５ｔｈＬｉｎｅ）と、容量素子１７６４の電極の一方は電気的に接続されている。

図１５（Ｃ）に示す半導体装置では、トランジスタ１７６０のゲート電極の電位が保持可能という特徴を生かすことで、次のように、情報の書き込み、保持、読み出しが可能である。

情報の書き込みおよび保持について説明する。まず、第４の配線の電位を、トランジスタ１７６２がオン状態となる電位にして、トランジスタ１７６２をオン状態とする。これにより、第３の配線の電位が、トランジスタ１７６０のゲート電極、および容量素子１７６４に与えられる。すなわち、トランジスタ１７６０のゲート電極には、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という）のいずれかが与えられるものとする。その後、第４の配線の電位を、トランジスタ１７６２がオフ状態となる電位にして、トランジスタ１７６２をオフ状態とすることにより、トランジスタ１７６０のゲート電極に与えられた電荷が保持される（保持）。

トランジスタ１７６２のオフ電流は極めて小さいため、トランジスタ１７６０のゲート電極の電荷は長時間にわたって保持される。

次に情報の読み出しについて説明する。第１の配線に所定の電位（定電位）を与えた状態で、第５の配線に適切な電位（読み出し電位）を与えると、トランジスタ１７６０のゲート電極に保持された電荷量に応じて、第２の配線は異なる電位をとる。一般に、トランジスタ１７６０をｎチャネル型とすると、トランジスタ１７６０のゲート電極にＨｉｇｈレベル電荷が与えられている場合の見かけのしきい値Ｖ_ｔｈ＿Ｈは、トランジスタ１７６０のゲート電極にＬｏｗレベル電荷が与えられている場合の見かけのしきい値Ｖ_ｔｈ＿Ｌより低くなるためである。ここで、見かけのしきい値電圧とは、トランジスタ１７６０を「オン状態」とするために必要な第５の配線の電位をいうものとする。したがって、第５の配線の電位をＶ_ｔｈ＿ＨとＶ_ｔｈ＿Ｌの間の電位Ｖ_０とすることにより、トランジスタ１７６０のゲート電極に与えられた電荷を判別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には、第５の配線の電位がＶ_０（＞Ｖ_ｔｈ＿Ｈ）となれば、トランジスタ１７６０は「オン状態」となる。Ｌｏｗレベル電荷が与えられていた場合には、第５の配線の電位がＶ_０（＜Ｖ_ｔｈ＿Ｌ）となっても、トランジスタ１７６０は「オフ状態」のままである。このため、第２の配線の電位を見ることで、保持されている情報を読み出すことができる。

なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読み出せることが必要になる。このように情報を読み出さない場合には、ゲート電極の状態にかかわらずトランジスタ１７６０が「オフ状態」となるような電位、つまり、Ｖ_ｔｈ＿Ｈより小さい電位を第５の配線に与えればよい。または、ゲート電極の状態にかかわらずトランジスタ１７６０が「オン状態」となるような電位、つまり、Ｖ_ｔｈ＿Ｌより大きい電位を第５の配線に与えればよい。

本実施の形態に示す半導体装置では、チャネル形成領域に酸化物半導体を用いたオフ電流の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合（ただし、電位は固定されていることが望ましい）であっても、長期にわたって記憶内容を保持することが可能である。

また、本実施の形態に示す半導体装置では、情報の書き込みに高い電圧を必要とせず、素子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため、ゲート絶縁膜の劣化といった問題が全く生じない。すなわち、開示する発明に係る半導体装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報の書き込みが行われるため、高速な動作も容易に実現しうる。

以上のように、微細化及び高集積化を実現し、かつ高い電気的特性を付与された半導体装置、及び該半導体装置の作製方法を提供することができる。

（実施の形態７）
本実施の形態においては、実施の形態１乃至実施の形態５に示すトランジスタを使用し、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置について、実施の形態６に示した構成と異なる構成について、図１６及び図１７を用いて説明を行う。

図１６（Ａ）は、半導体装置の回路構成の一例を示し、図１６（Ｂ）は半導体装置の一例を示す概念図である。まず、図１６（Ａ）に示す半導体装置について説明を行い、続けて図１６（Ｂ）に示す半導体装置について、以下説明を行う。

図１６（Ａ）に示す半導体装置において、ビット線ＢＬとトランジスタ１７６２のソース電極又はドレイン電極とは電気的に接続され、ワード線ＷＬとトランジスタ１７６２のゲート電極とは電気的に接続され、トランジスタ１７６２のソース電極又はドレイン電極と容量素子１７６４の第１の端子とは電気的に接続されている。

次に、図１６（Ａ）に示す半導体装置（メモリセル１８５０）に、情報の書き込みおよび保持を行う場合について説明する。

まず、ワード線ＷＬの電位を、トランジスタ１７６２がオン状態となる電位として、トランジスタ１７６２をオン状態とする。これにより、ビット線ＢＬの電位が、容量素子１７６４の第１の端子に与えられる（書き込み）。その後、ワード線ＷＬの電位を、トランジスタ１７６２がオフ状態となる電位として、トランジスタ１７６２をオフ状態とすることにより、容量素子１７６４の第１の端子の電位が保持される（保持）。

酸化物半導体を用いたトランジスタ１７６２は、オフ電流が極めて小さいという特徴を有している。このため、トランジスタ１７６２をオフ状態とすることで、容量素子１７６４の第１の端子の電位（あるいは、容量素子１７６４に蓄積された電荷）を極めて長時間にわたって保持することが可能である。

次に、情報の読み出しについて説明する。トランジスタ１７６２がオン状態となると、浮遊状態であるビット線ＢＬと容量素子１７６４とが導通し、ビット線ＢＬと容量素子１７６４の間で電荷が再分配される。その結果、ビット線ＢＬの電位が変化する。ビット線ＢＬの電位の変化量は、容量素子１７６４の第１の端子の電位（あるいは容量素子１７６４に蓄積された電荷）によって、異なる値をとる。

例えば、容量素子１７６４の第１の端子の電位をＶ、容量素子１７６４の容量をＣ、ビット線ＢＬが有する容量成分（以下、ビット線容量とも呼ぶ）をＣＢ、電荷が再分配される前のビット線ＢＬの電位をＶＢ０とすると、電荷が再分配された後のビット線ＢＬの電位は、（ＣＢ×ＶＢ０＋Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。従って、メモリセル１８５０の状態として、容量素子１７６４の第１の端子の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２つの状態をとるとすると、電位Ｖ１を保持している場合のビット線ＢＬの電位（＝ＣＢ×ＶＢ０＋Ｃ×Ｖ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合のビット線ＢＬの電位（＝ＣＢ×ＶＢ０＋Ｃ×Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。

そして、ビット線ＢＬの電位を所定の電位と比較することで、情報を読み出すことができる。

このように、図１６（Ａ）に示す半導体装置は、トランジスタ１７６２のオフ電流が極めて小さいという特徴から、容量素子１７６４に蓄積された電荷は長時間にわたって保持することができる。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合であっても、長期にわたって記憶内容を保持することが可能である。

次に、図１６（Ｂ）に示す半導体装置について、説明を行う。

図１６（Ｂ）に示す半導体装置は、上部に記憶回路として図１６（Ａ）に示したメモリセル１８５０を複数有するメモリセルアレイ１８５１ａ及び１８５１ｂを有し、下部に、メモリセルアレイ１８５１（メモリセルアレイ１８５１ａ及び１８５１ｂ）を動作させるために必要な周辺回路１８５３を有する。なお、周辺回路１８５３は、メモリセルアレイ１８５１と電気的に接続されている。

図１６（Ｂ）に示した構成とすることにより、周辺回路１８５３をメモリセルアレイ１８５１（メモリセルアレイ１８５１ａ及び１８５１ｂ）の直下に設けることができるため半導体装置の小型化を図ることができる。

周辺回路１８５３に設けられるトランジスタは、実施の形態６のトランジスタ１７６２とは異なる半導体材料を用いるのがより好ましい。例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等を用いることができ、単結晶半導体を用いることが好ましい。他に、有機半導体材料などを用いてもよい。このような半導体材料を用いたトランジスタは、十分な高速動作が可能である。したがって、該トランジスタにより、高速動作が要求される各種回路（論理回路、駆動回路など）を好適に実現することが可能である。

なお、図１６（Ｂ）に示した半導体装置では、２つのメモリセルアレイ１８５１（メモリセルアレイ１８５１ａと、メモリセルアレイ１８５１ｂ）が積層された構成を例示したが、積層するメモリセルの数はこれに限定されない。３つ以上のメモリセルを積層する構成としても良い。

次に、図１６（Ａ）に示したメモリセル１８５０の具体的な構成について図１７を用いて説明を行う。

図１７は、メモリセル１８５０の構成の一例である。図１７（Ａ）に、メモリセル１８５０の断面図を、図１７（Ｂ）にメモリセル１８５０の平面図をそれぞれ示す。ここで、図１７（Ａ）は、図１７（Ｂ）のＯ−Ｐ、及びＱ−Ｒにおける断面に相当する。

図１７（Ａ）及び図１７（Ｂ）に示すトランジスタ１７６２は、実施の形態１乃至実施の形態４で示した構成と同一の構成とすることができる。

トランジスタ１７６２上には、絶縁膜１７５０が単層または積層で設けられている。また、絶縁膜１７５０を介して、トランジスタ１７６２の電極膜１７４２ａと重畳する領域には、導電層１７５３が設けられており、電極膜１７４２ａと、層間絶縁膜１７３５と、絶縁膜１７５０と、導電層１７５３とによって、容量素子１７６４が構成される。すなわち、トランジスタ１７６２の電極膜１７４２ａは、容量素子１７６４の一方の電極として機能し、導電層１７５３は、容量素子１７６４の他方の電極として機能する。

トランジスタ１７６２および容量素子１７６４の上には絶縁膜１７５２が設けられている。そして、絶縁膜１７５２上にはメモリセル１８５０と、隣接するメモリセル１８５０を接続するための配線１７５６が設けられている。図示しないが、配線１７５６は、絶縁膜１７５０、絶縁膜１７５２および層間絶縁膜１７３５などに形成された開口を介してトランジスタ１７６２の電極膜１７４２ｂと電気的に接続されている。但し、開口に他の導電層を設け、該他の導電層を介して、配線１７５６と電極膜１７４２ｂとを電気的に接続してもよい。なお、配線１７５６は、図１６（Ａ）の回路図におけるビット線ＢＬに相当する。

図１７（Ａ）及び図１７（Ｂ）において、トランジスタ１７６２の電極膜１７４２ｂは、隣接するメモリセルに含まれるトランジスタのソース電極としても機能することができる。このような平面レイアウトを採用することにより、半導体装置の占有面積の低減を図ることができるため、高集積化を図ることができる。

図１７（Ａ）に示す平面レイアウトを採用することにより、半導体装置の占有面積の低減を図ることができるため、高集積化を図ることができる。

以上のように、上部に多層に形成された複数のメモリセルは、酸化物半導体を用いたトランジスタにより形成されている。酸化物半導体を用いたトランジスタは、オフ電流が小さいため、これを用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。

このように、酸化物半導体以外の材料を用いたトランジスタ（換言すると、十分な高速動作が可能なトランジスタ）を用いた周辺回路と、酸化物半導体を用いたトランジスタ（より広義には、十分にオフ電流が小さいトランジスタ）を用いた記憶回路とを一体に備えることで、これまでにない特徴を有する半導体装置を実現することができる。また、周辺回路と記憶回路を積層構造とすることにより、半導体装置の集積化を図ることができる。

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

（実施の形態８）
本実施の形態では、先の実施の形態で示した半導体装置を携帯電話、スマートフォン、電子書籍などの携帯機器に応用した場合の例を図１８乃至図２１を用いて説明する。

携帯電話、スマートフォン、電子書籍などの携帯機器においては、画像データの一時記憶などにＳＲＡＭまたはＤＲＡＭが使用されている。ＳＲＡＭまたはＤＲＡＭが使用される理由としてはフラッシュメモリでは応答が遅く、画像処理では不向きであるためである。一方で、ＳＲＡＭまたはＤＲＡＭを画像データの一時記憶に用いた場合、以下の特徴がある。

通常のＳＲＡＭは、図１８（Ａ）に示すように１つのメモリセルがトランジスタ２００１乃至トランジスタ２００６の６個のトランジスタで構成されており、それをＸデコーダー２００７、Ｙデコーダー２００８にて駆動している。トランジスタ２００３とトランジスタ２００５、トランジスタ２００４とトランジスタ２００６はインバータを構成し、高速駆動を可能としている。しかし１つのメモリセルが６トランジスタで構成されているため、セル面積が大きいという欠点がある。デザインルールの最小寸法をＦとしたときにＳＲＡＭのメモリセル面積は通常、１００〜１５０Ｆ^２である。このためＳＲＡＭはビットあたりの単価が各種メモリの中で最も高い。

それに対して、ＤＲＡＭはメモリセルが図１８（Ｂ）に示すようにトランジスタ２０１１、保持容量２０１２によって構成され、それをＸデコーダー２０１３、Ｙデコーダー２０１４にて駆動している。１つのセルが１つのトランジスタと１つの容量の構成になっており、面積が小さい。ＤＲＡＭのメモリセル面積は通常、１０Ｆ^２以下である。ただし、ＤＲＡＭは常にリフレッシュが必要であり、書き換えをおこなわない場合でも電力を消費する。

しかし、先の実施の形態で説明した半導体装置のメモリセル面積は、１０Ｆ^２前後であり、且つ頻繁なリフレッシュは不要である。したがって、メモリセル面積が縮小され、且つ消費電力が低減することができる。

図１９に携帯機器のブロック図を示す。図１９に示す携帯機器はＲＦ回路２１０１、アナログベースバンド回路２１０２、デジタルベースバンド回路２１０３、バッテリー２１０４、電源回路２１０５、アプリケーションプロセッサ２１０６、フラッシュメモリ２１１０、ディスプレイコントローラ２１１１、メモリ回路２１１２、ディスプレイ２１１３、タッチセンサ２１１９、音声回路２１１７、キーボード２１１８などより構成されている。ディスプレイ２１１３は表示部２１１４、ソースドライバ２１１５、ゲートドライバ２１１６によって構成されている。アプリケーションプロセッサ２１０６はＣＰＵ２１０７、ＤＳＰ２１０８、インターフェイス２１０９（ＩＦとも記載する。）を有している。一般にメモリ回路２１１２はＳＲＡＭまたはＤＲＡＭで構成されており、この部分に先の実施の形態で説明した半導体装置を採用することによって、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減することができる。

図２０に、ディスプレイのメモリ回路２２５０に先の実施の形態で説明した半導体装置を使用した例を示す。図２０に示すメモリ回路２２５０は、メモリ２２５２、メモリ２２５３、スイッチ２２５４、スイッチ２２５５およびメモリコントローラ２２５１により構成されている。また、メモリ回路は、信号線から入力された画像データ（入力画像データ）、メモリ２２５２、及びメモリ２２５３に記憶されたデータ（記憶画像データ）を読み出し、及び制御を行うディスプレイコントローラ２２５６と、ディスプレイコントローラ２２５６からの信号により表示するディスプレイ２２５７が接続されている。

まず、ある画像データがアプリケーションプロセッサ（図示しない）によって、形成される（入力画像データＡ）。入力画像データＡは、スイッチ２２５４を介してメモリ２２５２に記憶される。そしてメモリ２２５２に記憶された画像データ（記憶画像データＡ）は、スイッチ２２５５、及びディスプレイコントローラ２２５６を介してディスプレイ２２５７に送られ、表示される。

入力画像データＡに変更が無い場合、記憶画像データＡは通常、３０〜６０Ｈｚ程度の周期でメモリ２２５２からスイッチ２２５５を介して、ディスプレイコントローラ２２５６から読み出される。

次に、例えばユーザーが画面を書き換える操作をしたとき（すなわち、入力画像データＡに変更が有る場合）、アプリケーションプロセッサは新たな画像データ（入力画像データＢ）を形成する。入力画像データＢはスイッチ２２５４を介してメモリ２２５３に記憶される。この間も定期的にメモリ２２５２からスイッチ２２５５を介して記憶画像データＡは読み出されている。メモリ２２５３に新たな画像データ（記憶画像データＢ）が記憶し終わると、ディスプレイ２２５７の次のフレームより、記憶画像データＢは読み出され、スイッチ２２５５、及びディスプレイコントローラ２２５６を介して、ディスプレイ２２５７に記憶画像データＢが送られ、表示がおこなわれる。この読み出しはさらに次に新たな画像データがメモリ２２５２に記憶されるまで継続される。

このようにメモリ２２５２及びメモリ２２５３は交互に画像データの書き込みと、画像データの読み出しを行うことによって、ディスプレイ２２５７の表示をおこなう。なお、メモリ２２５２及びメモリ２２５３はそれぞれ別のメモリには限定されず、１つのメモリを分割して使用してもよい。先の実施の形態で説明した半導体装置をメモリ２２５２及びメモリ２２５３に採用することによって、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減することができる。

図２１に電子書籍のブロック図を示す。図２１はバッテリー２３０１、電源回路２３０２、マイクロプロセッサ２３０３、フラッシュメモリ２３０４、音声回路２３０５、キーボード２３０６、メモリ回路２３０７、タッチパネル２３０８、ディスプレイ２３０９、ディスプレイコントローラ２３１０によって構成される。

ここでは、図２１のメモリ回路２３０７に先の実施の形態で説明した半導体装置を使用することができる。メモリ回路２３０７の役割は書籍の内容を一時的に保持する機能を持つ。機能の例としては、ユーザーがハイライト機能を使用する場合などがある。ユーザーが電子書籍を読んでいるときに、特定の箇所にマーキングをしたい場合がある。このマーキング機能をハイライト機能と言い、表示の色を変える、アンダーラインを引く、文字を太くする、文字の書体を変えるなどによって、周囲との違いを示すことである。ユーザーが指定した箇所の情報を記憶し、保持する機能である。この情報を長期に保存する場合にはフラッシュメモリ２３０４にコピーしても良い。このような場合においても、先の実施の形態で説明した半導体装置を採用することによって、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減することができる。

以上のように、本実施の形態に示す携帯機器には、先の実施の形態に係る半導体装置が搭載されている。このため、読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力を低減した携帯機器が実現される。

本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。

（実施の形態９）
本明細書等に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。上記実施の形態で説明した半導体装置を具備する電子機器の例について説明する。

図２２（Ａ）（Ｂ）は、携帯型の情報端末であり、筐体２５０１、筐体２５０２、第１の表示部２５０３ａ、第２の表示部２５０３ｂなどによって構成されている。筐体２５０１と筐体２５０２の内部には、様々な電子部品（例えば、ＣＰＵ、ＭＰＵ、記憶素子など。）が組み込まれている。また、第１の表示部２５０３ａと第２の表示部２５０３ｂには、画像を表示するために必要な電子回路（例えば、駆動回路や選択回路など。）が搭載されている。これら電子部品や電子回路の中に、上述の実施の形態で示した半導体装置を適用することにより、信頼性の高い携帯型の情報端末とすることができる。なお、先の実施の形態に示す半導体装置は、筐体２５０１、筐体２５０２の少なくとも一に設けられていればよい。

なお、第１の表示部２５０３ａおよび第２の表示部２５０３ｂの少なくとも一方は、タッチ入力機能を有するパネルとなっており、例えば図２２（Ｂ）のように、第１の表示部２５０３ａに表示される選択ボタン２５０４により「タッチ入力」を行うか、「キーボード入力」を行うかを選択できる。選択ボタンは様々な大きさで表示できるため、幅広い世代の人が使いやすさを実感できる。ここで、例えば「キーボード入力」を選択した場合、図２２（Ｂ）のように第１の表示部２５０３ａにはキーボード２５０５が表示される。これにより、従来の情報端末と同様に、キー入力による素早い文字入力などが可能となる。

また、図２２（Ａ）に示す携帯型の情報端末は、図２２（Ｂ）のように、筐体２５０１と筐体２５０２を分離することができる。これにより、筐体２５０２を壁に掛けて大人数で画面情報を共有しながら、筐体２５０１で画面情報をコントロールするといった操作が可能となり、非常に便利である。なお、当該装置を使用しない場合は、第１の表示部２５０３ａ及び第２の表示部２５０３ｂが向かい合うように、筐体２５０１および筐体２５０２を重ねた状態とすることが好ましい。これにより、外部より加わる衝撃などから第１の表示部２５０３ａ及び第２の表示部２５０３ｂを保護することができる。

図２２（Ａ）（Ｂ）に示す携帯型の情報端末は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報を操作又は編集する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有することができる。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。

また、図２２（Ａ）（Ｂ）に示す携帯型の情報端末は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。

さらに、図２２（Ａ）（Ｂ）に示す筐体２５０１や筐体２５０２にアンテナやマイク機能や無線機能を持たせ、携帯電話として用いてもよい。

図２２（Ｃ）は、電子書籍の一例を示している。例えば、電子書籍２５２０は、筐体２５２１および筐体２５２３の２つの筐体で構成されている。筐体２５２１および筐体２５２３は、軸部２５２２により一体とされており、該軸部２５２２を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。

筐体２５２１には表示部２５２５が組み込まれ、筐体２５２３には表示部２５２７が組み込まれている。表示部２５２５および表示部２５２７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図２２（Ｃ）では表示部２５２５）に文章を表示し、左側の表示部（図２２（Ｃ）では表示部２５２７）に画像を表示することができる。上述の実施の形態で示した半導体装置を適用することにより、信頼性の高い電子書籍２５２０とすることができる。

また、図２２（Ｃ）では、筐体２５２１に操作部などを備えた例を示している。例えば、筐体２５２１において、電源２５２６、操作キー２５２８、スピーカー２５２９などを備えている。操作キー２５２８により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２５２０は、電子辞書としての機能を持たせた構成としてもよい。

また、電子書籍２５２０は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。

図２２（Ｄ）は、スマートフォンであり、筐体２５３０と、ボタン２５３１と、マイクロフォン２５３２と、タッチパネルを備えた表示部２５３３と、スピーカー２５３４と、カメラ用レンズ２５３５と、を具備し、携帯型電話機としての機能を有する。上述の実施の形態で示した半導体装置を適用することにより、信頼性の高いスマートフォンとすることができる。

表示部２５３３は、使用形態に応じて表示の方向が適宜変化する。また、表示部２５３３と同一面上にカメラ用レンズ２５３５を備えているため、テレビ電話が可能である。スピーカー２５３４及びマイクロフォン２５３２は音声通話に限らず、テレビ電話、録音、再生などが可能である。

また、外部接続端子２５３６はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部メモリスロット（図示せず）に記録媒体を挿入し、より大量のデータ保存及び移動に対応できる。

また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。

図２２（Ｅ）は、デジタルビデオカメラであり、本体２５４１、表示部２５４２、操作スイッチ２５４３、バッテリー２５４４などによって構成されている。上述の実施の形態で示した半導体装置を適用することにより、信頼性の高いデジタルビデオカメラとすることができる。

図２２（Ｆ）は、テレビジョン装置の一例を示している。テレビジョン装置２５５０は、筐体２５５１に表示部２５５３が組み込まれている。表示部２５５３により、映像を表示することが可能である。また、ここでは、スタンド２５５５により筐体２５５１を支持した構成を示している。上述の実施の形態で示した半導体装置を適用することにより、信頼性の高いテレビジョン装置２５５０とすることができる。

テレビジョン装置２５５０の操作は、筐体２５５１が備える操作スイッチや、別体のリモコン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から出力する情報を表示する表示部を設ける構成としてもよい。

なお、テレビジョン装置２５５０は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。

本実施例では、シリコンを含有する酸化物半導体膜を作製し、当該酸化物半導体膜のシート抵抗測定結果および、Ｘ線光電子分光法（ＸＰＳ：Ｘ−ｒａｙＰｈｏｔｏｅｌｅｃｔｒｏｎＳｐｅｃｔｒｏｓｃｏｐｙ）を用いて組成分析を行った結果について説明する。

本実施例では、それぞれ異なる濃度のＳｉＯ_２（０重量％、２重量％、５重量％）を添加したターゲットについて、異なるガス流量（酸素３３％、酸素１００％）でスパッタリングを行って、酸化物半導体膜をガラス基板上に成膜してサンプルを作製した。

スパッタリングターゲットとしては、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］のＩＧＺＯターゲットと、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］のＩＧＺＯターゲットに２重量％のＳｉＯ_２を添加したターゲットと、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］のＩＧＺＯターゲットに５重量％のＳｉＯ_２を添加したターゲットを用いた。

それぞれのターゲットについて、ガス流量をＯ_２＝１０ｓｃｃｍまたはＡｒ／Ｏ_２＝１０ｓｃｃｍ／５ｓｃｃｍとして酸化物半導体膜のスパッタリング成膜を行った。また、その他の成膜条件は、全サンプル共通で、基板温度：２００℃、成膜電力：１００Ｗ（ＤＣ電源）、成膜圧力：０．４Ｐａ、膜厚：１００ｎｍとした。

つまり、ＳｉＯ_２を添加しないターゲットを用いて酸素１００％の雰囲気で成膜したサンプルＬ、ＳｉＯ_２を２重量％添加したターゲットを用いて酸素１００％の雰囲気で成膜したサンプルＭ、ＳｉＯ_２を５重量％添加したターゲットを用いて酸素１００％の雰囲気で成膜したサンプルＮ、ＳｉＯ_２を添加しないターゲットを用いて酸素３３％の雰囲気で成膜したサンプルＯ、ＳｉＯ_２を２重量％添加したターゲットを用いて酸素３３％の雰囲気で成膜したサンプルＰ、ＳｉＯ_２を５重量％添加したターゲットを用いて酸素３３％の雰囲気で成膜したサンプルＱを作製した。

さらに、サンプルＬ乃至サンプルＱを抵抗発熱体を用いた電気炉に導入して加熱処理を行った。当該加熱処理は、４５０℃のＮ_２雰囲気で１時間の加熱を行った後、４５０℃のＯ_２雰囲気で１時間の加熱を行った。

以上の処理を施したサンプルＬ乃至サンプルＱについてシート抵抗の測定を行った。サンプルＬ乃至サンプルＱのシート抵抗の測定結果を図２６のグラフに示す。図２６のグラフの縦軸にはシート抵抗（Ω／□）をとり、横軸にはターゲット中のＳｉＯ_２濃度（ｗｔ％）をとっている。

図２６のグラフより、ターゲット中のＳｉＯ_２濃度が増えるにつれて、酸化物半導体膜のシート抵抗も増加する傾向が見られる。ターゲットにＳｉＯ_２が添加されていないサンプルＬおよびサンプルＯでは、シート抵抗が８×１０^５Ω／□乃至１×１０^６Ω／□程度であり、トランジスタなどの活性層として用いることができるシート抵抗となった。また、ターゲット中のＳｉＯ_２濃度が２重量％のサンプルＭおよびサンプルＰでも、シート抵抗が１×１０^６Ω／□乃至３×１０^６Ω／□程度であり、トランジスタなどの活性層として用いることができるシート抵抗となった。しかし、ターゲット中のＳｉＯ_２濃度が５重量％のサンプルＮおよびサンプルＱでは、シート抵抗が測定上限より大きく、トランジスタなどの活性層として用いた場合オン電流が低下するおそれがある。

このように、トランジスタの酸化物半導体膜の成膜に用いるターゲット中のＳｉＯ_２濃度は低い方が好ましく、例えば、ターゲット中のＳｉＯ_２濃度は２重量％程度以下とすればよい。

さらに本実施例においては、サンプルＭおよびサンプルＮと同様の条件で酸化物半導体膜をシリコン基板上に成膜してサンプルを作製し、ＸＰＳを用いて組成分析を行った。

スパッタリングターゲットとしては、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］のＩＧＺＯターゲットに２重量％のＳｉＯ_２を添加したターゲットと、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］のＩＧＺＯターゲットに５重量％のＳｉＯ_２を添加したターゲットを用いた。

成膜条件は、ガス流量：Ｏ_２＝１０ｓｃｃｍ、基板温度：２００℃、成膜電力：１００Ｗ（ＤＣ電源）、成膜圧力：０．４Ｐａ、膜厚：１５ｎｍとした。

つまり、ＳｉＯ_２を２重量％添加したターゲットを用いて酸素１００％の雰囲気で成膜したサンプルＲ、ＳｉＯ_２を５重量％添加したターゲットを用いて酸素１００％の雰囲気で成膜したサンプルＳを作製した。

サンプルＲおよびサンプルＳについてＸＰＳを用いて組成分析を行った結果、サンプルＲの酸化物半導体膜中のシリコンの濃度は、１．１原子％であり、サンプルＳの酸化物半導体膜中のシリコンの濃度は、２．６原子％であった。つまり、ＳｉＯ_２を２重量％添加したターゲットを用いた酸化物半導体膜中のシリコンの濃度は、１．１原子％であり、ＳｉＯ_２を５重量％添加したターゲットを用いた酸化物半導体膜中のシリコンの濃度は、２．６原子％であった。

本明細書に記載の、酸化物半導体膜の膜厚が薄いトップゲート構造のトランジスタでは、ミキシングなどによって酸化物半導体膜の絶縁膜との界面近傍（バックチャネル側とも表現できる。）にシリコンなどの不純物が混入した場合、酸化物半導体膜の膜厚が薄いためチャネル領域に悪影響を及ぼし、オン電流が低下するなどのように、トランジスタの電気特性を低下させるおそれがある。よって、酸化物半導体膜の絶縁膜との界面近傍において、上記のようにシリコンの濃度を低減させることが重要である。

上述の実施の形態において、酸化物半導体膜中への絶縁膜構成元素の混入は、酸化物半導体膜を成膜する際に生じるミキシングが原因であると記載したが、酸化物半導体膜を成膜後に基板を加熱処理することで、絶縁膜構成元素が酸化物半導体中に拡散している可能性もある。そこで、本実施例では、酸化物半導体膜中への絶縁膜構成元素の混入が熱拡散に起因するか否かを調査した実験についての説明を行う。

実験を行うにあたり、まず最初に、酸化物ターゲット中に含まれるシリコンの濃度について、ＳＩＭＳ分析を行った結果について説明する。

本実施例では、サンプルＡとして、Ｉｎ−Ｇａ−Ｚｎ系酸化物ターゲット（原子数比がＩｎ：Ｇａ：Ｚｎ＝２：１：３）を用い、サンプルＢとしてＩｎ−Ｇａ−Ｚｎ系酸化物ターゲット（原子数比がＩｎ：Ｇａ：Ｚｎ＝３：１：２）、サンプルＣとして、Ｉｎ−Ｓｎ−Ｚｎ系酸化物（原子数比がＩｎ：Ｓｎ：Ｚｎ＝２：１：３）を用いた。また、標準サンプルＤとして、シリコンが添加されたＩｎ−Ｇａ−Ｚｎ系酸化物ターゲット（原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１）を用いた。

サンプルＡ、サンプルＢ、サンプルＣ、及び標準サンプルＤに対して、ＳＩＭＳ分析を行うことにより、各サンプルに含まれるシリコンの濃度を調べた。

図２７に、サンプルＡ乃至サンプルＣ、及び標準サンプルＤのＳＩＭＳ分析の結果を示す。

図２７に示すように、サンプルＡのシリコンの濃度は、４×１０^１８ａｔｏｍｓ／ｃｍ^３、サンプルＢのシリコンの濃度は、３×１０^１７ａｔｏｍｓ／ｃｍ^３、サンプルＣのシリコンの濃度は、２×１０^１７ａｔｏｍｓ／ｃｍ^３、サンプルＤのシリコンの濃度は、２×１０^１８ａｔｏｍｓ／ｃｍ^３であることがわかった。なお、本実施例のサンプルＡ乃至サンプルＣのＳＩＭＳ分析結果は、標準サンプルＤにより定量した結果である。

上述のデータは、サンプルＡ乃至サンプルＤのターゲットを用いて酸化物半導体膜を成膜した際に、ターゲット中に含まれるシリコン以外のシリコン（例えば、ミキシングにより混入した絶縁膜中のシリコン）が酸化物半導体膜中に含まれるか否かを判断する材料として用いることができる。

例えば、ターゲットとしてサンプルＡ（Ｉｎ：Ｇａ：Ｚｎ＝２：１：３（原子数比）である酸化物ターゲット）を用いて成膜した酸化物半導体膜において、膜中のシリコン濃度が４×１０^１８ａｔｏｍｓ／ｃｍ^３より高い場合、ターゲット以外の部分からシリコンが混入されていると判断できる。

次に、酸化物半導体膜中への絶縁膜構成元素の混入が熱拡散に起因するか否かの実験内容および結果を記載する。

実験内容は、まず、基板上に絶縁膜および酸化物半導体膜を形成した構造の基板を３つ準備した後、熱処理を行わないサンプル（以下、サンプルＥと呼称する。）、４５０℃の熱処理を行ったサンプル（以下、サンプルＦと呼称する。）、６５０℃の熱処理を行ったサンプル（以下、サンプルＧと呼称する。）を作製した。そして、各サンプルについて、飛行時間型二次イオン質量分析法（ＴｏＦ−ＳＩＭＳ：Ｔｉｍｅ−ｏｆ−ｆｌｉｇｈｔｓｅｃｏｎｄａｒｙｉｏｎｍａｓｓｓｐｅｃｔｒｏｍｅｔｅｒ）を用いて、酸化物半導体膜中のゲート絶縁膜との界面近傍におけるシリコン濃度を測定した。

まず、ＴｏＦ−ＳＩＭＳ測定に用いたサンプルの構造を図２８に示す。

図２８に示すサンプルは、シリコン基板２００上に酸化シリコン膜２０２を成膜し、化学機械研磨（ＣＭＰ：ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａｌＰｏｌｉｓｈｉｎｇ）装置を用いて表面の平坦性を高め、ＩＧＺＯ膜２０４を成膜し、最後に熱処理を行ったものである。

酸化シリコン膜２０２は、スパッタリング装置を用いて成膜した。酸化シリコン膜２０２の成膜条件は、基板温度：１００℃、ガス流量：Ａｒ／Ｏ_２＝２５ｓｃｃｍ／２５ｓｃｃｍ、成膜電力：１．５ｋＷ（ＲＦ電源）、成膜圧力：０．４Ｐａ、膜厚：３００ｎｍとした。なお、スパッタリングターゲットとしては、酸化シリコンターゲットを用いた。なお、酸化シリコン膜２０２を形成する前に、希弗酸にてシリコン基板２００表面に形成された酸化膜を除去した。

ＩＧＺＯ膜２０４は、スパッタリング装置を用いて成膜した。ＩＧＺＯ膜２０４の成膜条件は、基板温度：２００℃、ガス流量：Ａｒ／Ｏ_２＝３０ｓｃｃｍ／１５ｓｃｃｍ、成膜電力：０．５ｋＷ（ＤＣ電源）、成膜圧力：０．４Ｐａ、膜厚：１５ｎｍとした。なお、スパッタリングターゲットとしては、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２［原子数比］の酸化物ターゲットを用いた。

熱処理は、抵抗発熱体などを用いた電気炉に基板を導入して加熱処理を行った。処理条件は、サンプルＦについては、加熱温度：４５０℃、加熱時間：１時間とし、サンプルＧについては、加熱温度：６５０℃、加熱時間：１時間とした。なお、加熱雰囲気は、両サンプルとも窒素および酸素の混合雰囲気とした。また、サンプルＥは、加熱処理を行っていない。

次に、サンプルＥ乃至サンプルＧに対して、基板表面側（ＩＧＺＯ膜２０４側）からＴｏＦ−ＳＩＭＳ測定を行い、酸化シリコン膜との界面近傍におけるＩＧＺＯ膜中のシリコン濃度を測定した。結果を図２９に示す。

図２９より、全てのサンプルにおいて、ゲート絶縁膜界面近傍の酸化物半導体膜中のシリコン濃度は、実施例１にて記載したＩｎ−Ｇａ−Ｚｎ系酸化物ターゲット（原子数比がＩｎ：Ｇａ：Ｚｎ＝３：１：２）中に含まれるシリコン濃度である３×１０^１７ａｔｏｍｓ／ｃｍ^３よりも高くなっていることが確認できる。したがって、ゲート絶縁膜界面近傍の酸化物半導体膜中にて測定されたシリコンは、Ｉｎ−Ｇａ−Ｚｎ系酸化物ターゲット起因のシリコンではないと言える。

また、図２９より、加熱処理を行っていないサンプル（サンプルＥ）および、加熱処理を行ったサンプル（サンプルＦおよびサンプルＧ）において、酸化シリコン膜界面近傍における、ＩＧＺＯ膜中のシリコン濃度の傾き（Ｓｉ濃度勾配とも言える。）に、特異な差は確認されない。したがって、酸化物半導体膜中への絶縁膜構成元素の混入は、熱拡散に起因するものではなくミキシングに起因するものであると言える。

本実施例では、ミキシングによって生じる酸化物半導体膜中への絶縁膜構成元素の混入を、酸化物半導体膜の成膜電力を弱くすることで抑制できるかを調査した実験についての説明を行う。

実験内容は、まず、基板上に絶縁膜を成膜し、絶縁膜上に酸化物半導体膜を４種類の電力条件（１ｋＷ、５ｋＷ、９ｋＷおよび１ｋＷ＋５ｋＷ）で成膜した後に、各基板に対して熱処理を行い４種類のサンプルを作製した。そして、各サンプルについて、酸化物半導体膜中のゲート絶縁膜との界面近傍におけるシリコン濃度を、ＴｏＦ−ＳＩＭＳ法を用いて測定した。

まず、ＴｏＦ−ＳＩＭＳ測定に用いたサンプルの構造を図３０に示す。

図３０に示すサンプルは、ガラス基板３００上に酸化窒化シリコン膜３０２を成膜した後に、ＩＧＺＯ膜３０４を成膜し、最後に熱処理を行ったものである。

酸化窒化シリコン膜３０２は、高密度プラズマＣＶＤ装置を用いて成膜した。酸化窒化シリコン膜３０２の成膜条件は、基板温度：３２５℃、ガス流量：ＳｉＨ_４／Ｎ_２Ｏ／Ａｒ＝２５０ｓｃｃｍ／２５００ｓｃｃｍ／２５００ｓｃｃｍ、成膜電力：５ｋＷ×４台（マイクロ波電源）、成膜圧力：３０Ｐａ、膜厚：１００ｎｍとした。なお、酸化窒化シリコン膜３０２を形成する前に、ガラス基板３００表面を洗浄してパーティクル等を除去した。

ＩＧＺＯ膜３０４は、スパッタリング装置を用いて成膜した。ＩＧＺＯ膜３０４の成膜条件は、基板温度：１７０℃、ガス流量：Ａｒ／Ｏ_２＝１００ｓｃｃｍ／１００ｓｃｃｍ、成膜圧力：０．６Ｐａ、膜厚：３５ｎｍとし、１ｋＷ、５ｋＷ、９ｋＷおよび１ｋＷ＋５ｋＷの４条件の電力で成膜を行った（共に、ＡＣ電源使用）。なお、スパッタリングターゲットとしては、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］の酸化物ターゲットを用いた。

なお、上述成膜電力の「１ｋＷ＋５ｋＷ」とは、最初の５ｎｍの成膜を１ｋＷの電力で、その後の３０ｎｍの成膜を５ｋＷの電力で成膜したことを表す。また、以下では、酸化物半導体膜を９ｋＷで成膜したサンプルをサンプルＨ、５ｋＷで成膜したサンプルをサンプルＩ、１ｋＷで成膜したサンプルをサンプルＪ、１ｋＷ＋５ｋＷで成膜したサンプルをサンプルＫと呼称する。

熱処理は、抵抗発熱体などを用いた電気炉に基板を導入して加熱処理を行った。処理条件は、まず、加熱温度：４５０℃、加熱雰囲気：Ｎ_２の条件で１時間の加熱を行った後、加熱温度：６５０℃、加熱雰囲気：Ｎ_２＋Ｏ_２の条件で、１時間の加熱を行った。

次に、サンプルＨ乃至サンプルＫに対して、基板表面側（ＩＧＺＯ膜３０４側）からＴｏＦ−ＳＩＭＳ測定を行い、酸化窒化シリコン膜との界面近傍におけるＩＧＺＯ膜中のシリコン濃度を測定した。結果を図３１に示す。なお、図３１（Ｂ）は図３１（Ａ）の一部分を拡大した図である。

図３１より、全てのサンプルにおいて、ゲート絶縁膜界面近傍のＩＧＺＯ膜中のシリコン濃度は、実施例１にて記載したＩｎ−Ｇａ−Ｚｎ系酸化物ターゲット（原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１）中に含まれるシリコン濃度である２×１０^１８ａｔｏｍｓ／ｃｍ^３よりも高くなっていることが確認できる。したがって、ゲート絶縁膜界面近傍のＩＧＺＯ膜中にて測定されたシリコンは、Ｉｎ−Ｇａ−Ｚｎ系酸化物ターゲット起因のシリコンではないと言える。

また、図３１より、酸化窒化シリコン膜界面近傍におけるＩＧＺＯ膜中のシリコン濃度は、成膜電力を弱くするに従い低下する傾向が確認された。したがって、酸化物半導体膜の成膜電力を弱くすることにより、ミキシングによって生じる酸化物半導体膜中への絶縁膜構成元素の混入を抑制できることが確認された。

加えて、サンプルＪとサンプルＫのシリコン濃度が略一致していることより、成膜初期段階は弱い電力で酸化物半導体膜を成膜し、その後、成膜電力を高めて酸化物半導体膜を成膜しても、ミキシングによって生じる酸化物半導体膜中への絶縁膜構成元素の混入を抑制できることが確認された。

上述実施の形態にて説明したとおり、酸化物半導体膜としてはＣＡＡＣ−ＯＳ膜を用いることが好ましいが、ＣＡＡＣ−ＯＳ膜中にシリコンが混入することで、ＣＡＡＣ−ＯＳ膜の結晶構造が変化することが懸念される。

そこで、本実施例では、ＣＡＡＣ−ＯＳ膜のように高い結晶性を備えた酸化物半導体膜中にシリコンがどの程度の濃度で混入すると酸化物半導体膜の結晶構造が失われるかを計算した結果について説明する。

本実施例における計算では、計算手法として「古典分子動力学法」を用い、計算には富士通株式会社の「ＳＣＩＧＲＥＳＳ−ＭＥ」を用いた。

また、高い結晶性を備えた膜として、１６８０原子のＩｎＧａＺｎＯ_４の単結晶構造モデル（図３２（Ａ）参照。）を用いた。なお、当該モデルの密度は６．３６ｇ／ｃｍ^３である。

そして、上述モデルについて、定温定圧状態（圧力：１ａｔｍ、温度：３００℃）において、Ｉｎ原子２個、Ｇａ原子２個、Ｚｎ原子２個および酸素原子８個をＳｉ原子に置き換えたサンプル（以下、サンプルＡと記載する。）と、Ｉｎ原子３個、Ｇａ原子３個、Ｚｎ原子３個および酸素原子１２個をＳｉ原子に置き換えたサンプル（以下、サンプルＢと記載する。）について、初期構造および２ｎｓｅｃ後の構造を計算した。

なお、サンプルＡで置換したＳｉは、全体構造（１６８０原子）の０．８３原子％（０．５２重量％）であり、サンプルＢで置換したＳｉは、全体構造の１．２５原子％（０．７９重量％）である。

まず、初期状態（０ｎｓｅｃ）におけるサンプルＡの構造およびサンプルＢの構造を図３２（Ａ）および図３２（Ｂ）に示すと共に、図３２（Ｃ）に、Ｉｎ原子、Ｇａ原子、Ｚｎ原子およびＯ原子をＳｉ原子に置換していない場合のサンプル（以下、サンプルＣと記載する）の構造を示す。

図３２より、初期状態においては、サンプルＡおよびサンプルＢともに、サンプルＣと同様に高い結晶性を有していることが確認される。

次に、図３３に、２ｎｓｅｃ後におけるサンプルＡおよびサンプルＢの結晶状態について説明する。

まず、図３３（Ａ）は、２ｎｓｅｃ後におけるサンプルＡの結晶状態である。そして、当該構造が結晶性を有している否かを調査するため、当該構造に対して動径分布関数ｇ（ｒ）を求めた。

なお、上述「動径分布関数ｇ（ｒ）」とは、ある原子から距離ｒ離れた位置において、他の原子が存在する確率密度を表す関数であり、原子同士の相関がなくなっていくと、ｇ（ｒ）は１に近づく。

サンプルＡにおける動径分布関数の計算結果を、図３３（Ｂ）に示す。図３３（Ｂ）は、横軸が距離ｒ（ｎｍ）、縦軸が動径分布関数ｇ（ｒ）である。なお、図中の実線はサンプルＡの動径分布関数を表す線であり、破線はサンプルＣの動径分布関数を表す線である。

図３３（Ｂ）より、２ｎｓｅｃ後におけるサンプルＡの動径分布関数は、サンプルＣの動径分布関数と同様にｒ（ｎｍ）が長距離になっても秩序がある（ピークがある、とも表現できる。）。このことより、結晶性を保っていることが示唆される。

同様に、図３４（Ａ）に２ｎｓｅｃ後におけるサンプルＢの結晶状態を、図３４（Ｂ）に当該構造における動径分布関数ｇ（ｒ）の計算結果を示す。なお、図３４（Ｂ）の実線はサンプルＢの動径分布関数を表す線であり、破線はサンプルＣの動径分布関数を表す線である。

図３４（Ａ）より、２ｎｓｅｃ後におけるサンプルＢの構造は、図３２（Ｂ）にて示した初期状態におけるサンプルＢの構造と比較して、明らかに構造が変化していることが分かる。

また、２ｎｓｅｃ後におけるサンプルＢの動径分布関数を表す図３４（Ｂ）を見ても、ｒ（ｎｍ）が長距離になることで秩序が無くなり平坦な線となっている（ピークが消失している、とも表現できる。）。このことより、結晶性が保たれていない（つまり、アモルファス化している）ことが示唆される。

本明細書中において、半導体層として酸化物半導体膜を用いた半導体装置では、ゲート絶縁膜との界面から酸化物半導体膜に向けてシリコンの濃度が１．１原子％以下の濃度で分布する領域を有することが好ましい旨の説明を行ったが、本実施例の結果より、半導体層としてＣＡＡＣ−ＯＳ膜のように高い結晶性を備えた酸化物半導体膜を使用する場合は、ゲート絶縁膜との界面から酸化物半導体膜に向けてシリコンの濃度が０．８３原子％以下の濃度で分布する領域を有する構造とすることが、より好ましいことが確認された。

１００基板
１０２絶縁膜
１０６酸化物半導体膜
１０６ａ領域
１０６ｂ領域
１０６ｃ低抵抗領域
１０７絶縁膜
１０８ゲート絶縁膜
１０９導電膜
１１０ゲート電極
１１４ａソース電極
１１４ｂドレイン電極
１３０不純物イオン
１５０トランジスタ
２００シリコン基板
２０２酸化シリコン膜
２０４ＩＧＺＯ膜
３００ガラス基板
３０２酸化窒化シリコン膜
３０４ＩＧＺＯ膜
６０２導電膜
６５０トランジスタ
８００層間絶縁膜
８０２層間絶縁膜
８５０トランジスタ
１１００絶縁膜
１１０１絶縁膜
１１０２側壁絶縁膜
１１０４導電膜
１１５０トランジスタ
１３５０トランジスタ
１７００基板
１７０６素子分離絶縁層
１７０８ゲート絶縁膜
１７１０ゲート電極
１７１６チャネル形成領域
１７２０不純物領域
１７２４金属間化合物領域
１７２８絶縁層
１７３０絶縁層
１７３５層間絶縁膜
１７３６ａ側壁絶縁膜
１７３６ｂ側壁絶縁膜
１７３７絶縁膜
１７４２ａ電極膜
１７４２ｂ電極膜
１７４４酸化物半導体膜
１７４８ゲート電極
１７５０絶縁膜
１７５２絶縁膜
１７５３導電層
１７５６配線
１７６０トランジスタ
１７６２トランジスタ
１７６４容量素子
１８５０メモリセル
１８５１メモリセルアレイ
１８５１ａメモリセルアレイ
１８５１ｂメモリセルアレイ
１８５３周辺回路
２００１トランジスタ
２００２トランジスタ
２００３トランジスタ
２００４トランジスタ
２００５トランジスタ
２００６トランジスタ
２００７Ｘデコーダー
２００８Ｙデコーダー
２０１１トランジスタ
２０１２保持容量
２０１３Ｘデコーダー
２０１４Ｙデコーダー
２１０１ＲＦ回路
２１０２アナログベースバンド回路
２１０３デジタルベースバンド回路
２１０４バッテリー
２１０５電源回路
２１０６アプリケーションプロセッサ
２１０７ＣＰＵ
２１０８ＤＳＰ
２１０９インターフェイス
２１１０フラッシュメモリ
２１１１ディスプレイコントローラ
２１１２メモリ回路
２１１３ディスプレイ
２１１４表示部
２１１５ソースドライバ
２１１６ゲートドライバ
２１１７音声回路
２１１８キーボード
２１１９タッチセンサ
２２５０メモリ回路
２２５１メモリコントローラ
２２５２メモリ
２２５３メモリ
２２５４スイッチ
２２５５スイッチ
２２５６ディスプレイコントローラ
２２５７ディスプレイ
２３０１バッテリー
２３０２電源回路
２３０３マイクロプロセッサ
２３０４フラッシュメモリ
２３０５音声回路
２３０６キーボード
２３０７メモリ回路
２３０８タッチパネル
２３０９ディスプレイ
２３１０ディスプレイコントローラ
２５０１筐体
２５０２筐体
２５０３ａ第１の表示部
２５０３ｂ第２の表示部
２５０４選択ボタン
２５０５キーボード
２５２０電子書籍
２５２１筐体
２５２２軸部
２５２３筐体
２５２５表示部
２５２６電源
２５２７表示部
２５２８操作キー
２５２９スピーカー
２５３０筐体
２５３１ボタン
２５３２マイクロフォン
２５３３表示部
２５３４スピーカー
２５３５カメラ用レンズ
２５３６外部接続端子
２５４１本体
２５４２表示部
２５４３操作スイッチ
２５４４バッテリー
２５５０テレビジョン装置
２５５１筐体
２５５３表示部
２５５５スタンド

Claims

シリコンを含む絶縁膜と、
前記絶縁膜上の酸化物半導体膜と、
前記酸化物半導体膜上のゲート絶縁膜と、
前記ゲート絶縁膜上の、少なくとも前記酸化物半導体膜と重畳するゲート電極と、を有し、
前記酸化物半導体膜は、前記絶縁膜との界面から前記酸化物半導体膜に向けてシリコン濃度が１．１原子％以下の濃度で分布する第１の領域を有し、
前記酸化物半導体膜は、前記第１の領域とは異なる第２の領域を有し、
前記第２の領域に含まれるシリコンの濃度は、前記第１の領域に含まれるシリコンの濃度よりも小さい半導体装置。
シリコンを含む絶縁膜と、
前記絶縁膜上の酸化物半導体膜と、
前記酸化物半導体膜上のゲート絶縁膜と、
前記ゲート絶縁膜上の、少なくとも前記酸化物半導体膜と重畳するゲート電極と、を有し、
前記酸化物半導体膜は、第１の領域と、第２の領域とを有し、
前記第１の領域は、前記第２の領域よりも前記絶縁膜側に位置し、
前記第１の領域に含まれるシリコンの濃度は、１．１原子％以下であり、
前記第２の領域に含まれるシリコンの濃度は、前記第１の領域に含まれるシリコンの濃度よりも小さい半導体装置。
請求項１または請求項２において、
前記第１の領域に含まれるシリコンの濃度が０．１原子％以下である半導体装置。