JP6074239B2

JP6074239B2 - 半導体装置及び表示装置

Info

Publication number: JP6074239B2
Application number: JP2012255555A
Authority: JP
Inventors: 耕平豊高
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2011-11-30
Filing date: 2012-11-21
Publication date: 2017-02-01
Anticipated expiration: 2032-11-21
Also published as: TW201717180A; TWI601108B; US20130135278A1; US8847933B2; WO2013080845A1; CN106920512A; CN103959364B; KR20140108658A; TW201322240A; CN106920512B; DE112012004996T5; CN103959364A; TWI570682B; JP2013137528A; KR102082372B1

Description

本発明は、表示装置に関する。特に、Ｎチャネル型トランジスタ又はＰチャネル型トランジスタのみによって構成されるシフトレジスタを有する表示装置に関する。

アクティブマトリクス型の表示装置が知られている。当該表示装置は、マトリクス状に配設された複数の画素のそれぞれにスイッチが設けられている。そして、当該スイッチを介して入力される所望の電位（画像信号）に応じて表示を各画素において行う表示装置である。

アクティブマトリクス型の表示装置では、走査線の電位を制御することで各画素に設けられるスイッチのスイッチングを制御する回路（走査線駆動回路）が必要とされる。走査線駆動回路は、Ｎチャネル型トランジスタ及びＰチャネル型トランジスタを組み合わせて構成されることが一般的であるが、Ｎチャネル型トランジスタ及びＰチャネル型トランジスタのいずれか一方によって構成することも可能である。なお、前者によって構成された走査線駆動回路は、後者によって構成された走査線駆動回路よりも消費電力を低減することが可能である。また、後者によって構成された走査線駆動回路は、前者によって構成された走査線駆動回路よりも製造工程数を低減することが可能である。

なお、Ｎチャネル型トランジスタ及びＰチャネル型トランジスタのいずれか一方によって走査線駆動回路を構成する場合には、走査線に入力される電位が当該走査線駆動回路に供給される電源電位から変動することになる。具体的には、Ｎチャネル型トランジスタのみによって走査線駆動回路を構成する場合には、当該走査線駆動回路に高電源電位を供給する配線と走査線の間に少なくとも一のＮチャネル型トランジスタが設けられることになる。この場合、走査線に入力される高電位は、当該高電源電位から少なくとも一の当該Ｎチャネル型トランジスタのしきい値電圧分下降することになる。同様に、Ｐチャネル型トランジスタのみによって走査線駆動回路を構成する場合には、走査線に入力される低電位が走査線駆動回路に対して供給される低電源電位から上昇することになる。

これに対して、Ｎチャネル型トランジスタ及びＰチャネル型トランジスタのいずれか一方によって構成された走査線駆動回路でありながら、当該走査線駆動回路に供給される電源電位を変動させることなく走査線に対して出力することが可能な走査線駆動回路が提案されている。

例えば、特許文献１で開示される走査線駆動回路では、高電源電位と低電源電位を一定周期で繰り返すクロック信号と走査線の電気的な接続を制御するＮチャネル型トランジスタが設けられている。そして、当該Ｎチャネル型トランジスタのドレインに高電源電位が入力される際に、ゲートの電位をゲート及びソース間の容量結合によって上昇させることが可能である。これにより、特許文献１で開示される走査線駆動回路においては、当該Ｎチャネル型トランジスタのソースから当該高電源電位と同一又は略同一の電位を走査線に対して出力することが可能である。

ところで、アクティブマトリクス型の表示装置に配設された各画素に設けられるスイッチは、１個であるとは限らない。各画素に複数のスイッチが存在し、それぞれのスイッチングを独立に制御することによって表示を行う表示装置も存在する。例えば、特許文献２で開示される表示装置では、それぞれが別個の走査線によってスイッチングが制御される２種のトランジスタ（Ｐチャネル型トランジスタ及びＮチャネル型トランジスタ）が各画素に設けられている。さらに、別個に設けられた２種の走査線の電位を制御するために２種の走査線駆動回路（走査線駆動回路Ａ及び走査線駆動回路Ｂ）が設けられている。そして、特許文献２で開示される表示装置では、別個に設けられた走査線駆動回路が略反転する信号を出力する構成が開示されている。

特許文献２で開示されるように、走査線駆動回路が２種の走査線の一方に対して他方の反転信号又は略反転信号を出力することによって表示を行う表示装置も存在する。ここで、そのような走査線駆動回路をＮチャネル型トランジスタ及びＰチャネル型トランジスタのいずれか一方によって構成することも可能である。例えば、特許文献１で開示される走査線駆動回路の出力信号を、２種の走査線の一方及びインバータに出力する。そして、当該インバータの出力信号を２種の走査線の他方に出力する構成とすればよい。

特開２００８−１２２９３９号公報特開２００６−１０６７８６号公報

ただし、当該インバータをＮチャネル型トランジスタ及びＰチャネル型トランジスタのいずれか一方によって構成する場合、多量の貫通電流の発生を伴うことになる。これは、表示装置における消費電力の増大に直結する。

そこで、本発明の一態様は、Ｎチャネル型トランジスタ及びＰチャネル型トランジスタのいずれか一方によって構成される走査線駆動回路を有する表示装置において、２種の走査線の一方に対して他方の反転信号又は略反転信号を出力する場合における消費電力を低減することを課題の一とする。

本発明の一態様の表示装置は、それぞれが２種の走査線の一方に対して信号を出力する複数のパルス出力回路と、それぞれが２種の走査線の他方に対してパルス出力回路が出力する信号の反転信号又は略反転信号を出力する複数の反転パルス出力回路とを有する。そして、複数の反転パルス出力回路のそれぞれは、複数のパルス出力回路の動作に用いられる信号を用いて動作する。

具体的には、本発明の一態様は、ｍ行ｎ列（ｍ、ｎは４以上の自然数）に配設された複数の画素と、１行目に配設されたｎ個の画素に電気的に接続される第１の走査線及び第１の反転走査線、乃至、ｍ行目に配設されたｎ個の画素に電気的に接続される第ｍの走査線及び第ｍの反転走査線と、第１の走査線乃至第ｍの走査線、及び第１の反転走査線乃至第ｍの反転走査線に電気的に接続されるシフトレジスタと、を有し、ｋ行目（ｋはｍ以下の自然数）に配設された画素は、第ｋの走査線に選択信号が入力されることでオン状態となる第１のスイッチと、第ｋの反転走査線に選択信号が入力されることでオン状態となる第２のスイッチと、を有し、シフトレジスタは、第１のパルス出力回路乃至第ｍのパルス出力回路と、第１の反転パルス出力回路乃至第ｍの反転パルス出力回路と、を有し、第ｓ（ｓは（ｍ−２）以下の自然数）のパルス出力回路は、スタートパルス（ｓが１の場合に限る）又は第（ｓ−１）のパルス出力回路が出力するシフトパルスが入力され、且つ、第ｓの走査線に対して選択信号を出力し、且つ第（ｓ＋１）のパルス出力回路に対してシフトパルスを出力する回路であり、スタートパルス又は第（ｓ−１）のパルス出力回路が出力するシフトパルスが入力されることで第１の期間に渡ってオン状態となる第１のトランジスタ及び第２のトランジスタを有し、第１の期間において、第１のトランジスタのゲート及びソース間の容量結合、及び、第２のトランジスタのゲート及びソース間の容量結合の少なくとも一方を利用することで、第１のトランジスタのドレインに入力される電位と同一又は略同一の電位を選択信号として第１のトランジスタのソースから出力し、且つ、第２のトランジスタのドレインに入力される電位と同一又は略同一の電位をシフトパルスとして第２のトランジスタのソースから出力し、第ｓの反転パルス出力回路は、スタートパルス（ｓが１の場合に限る）又は第（ｓ−１）のパルス出力回路が出力するシフトパルスが入力され、且つ、第ｓの反転走査線に対して選択信号を出力する回路であり、スタートパルス又は第（ｓ−１）のパルス出力回路が出力するシフトパルスが入力されることで第２の期間に渡ってオフ状態となる第３のトランジスタを有し、第２の期間後において、第３のトランジスタのソースから第ｓの反転走査線に対する選択信号を出力し、第１の期間は、第２の期間と同一又は第２の期間に含まれる期間である表示装置である。

本発明の一態様の表示装置は、反転パルス出力回路の動作を複数種の信号によって制御する。これにより、当該反転パルス出力回路において生じる貫通電流を低減することが可能となる。また、当該複数種の信号として複数のパルス出力回路の動作に用いられる信号を適用する。すなわち、別途に信号を生成することなく、当該反転パルス出力回路を動作させることが可能である。

表示装置の構成例を示す図。走査線駆動回路の構成例を示す図。各種信号の波形の一例を示す図。（Ａ）パルス出力回路の端子を示す図、（Ｂ）反転パルス出力回路の端子を示す図。パルス出力回路の（Ａ）構成例を示す図、（Ｂ）動作例を示す図。反転パルス出力回路の（Ａ）構成例を示す図、（Ｂ）動作例を示す図。画素の（Ａ）構成例を示す図、（Ｂ）動作例を示す図。走査線駆動回路の構成例を示す図。（Ａ）、（Ｂ）パルス出力回路の構成例を示す図。パルス出力回路の構成例を示す図。パルス出力回路の構成例を示す図。（Ａ）、（Ｂ）反転パルス出力回路の構成例を示す図。（Ａ）〜（Ｆ）電子機器の一例を示す図。

以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。

まず、本発明の一態様の表示装置の構成例について図１〜図７を参照して説明する。

＜表示装置の構成例＞
図１は、表示装置の構成例を示す図である。図１に示す表示装置は、ｍ行ｎ列に配設された複数の画素１０と、走査線駆動回路１と、信号線駆動回路２と、電流源３と、各々が複数の画素１０のうちいずれか１行に配設された画素に電気的に接続され、且つ走査線駆動回路１によって電位が制御される、ｍ本の走査線４、ｍ本の走査線５、及びｍ本の走査線６、並びにｍ本の反転走査線７と、各々が複数の画素１０のうちいずれか１列に配設された画素に電気的に接続され、且つ信号線駆動回路２によって電位が制御される、ｎ本の信号線８と、複数の支線が設けられ、且つ電流源３に電気的に接続される電源線９とを有する。

＜走査線駆動回路の構成例＞
図２は、図１に示す表示装置が有する走査線駆動回路１の構成例を示す図である。図２に示す走査線駆動回路１は、第１の走査線駆動回路用クロック信号（ＧＣＫ−１）を供給する配線〜第６の走査線駆動回路用クロック信号（ＧＣＫ−６）を供給する配線と、第１のパルス幅制御信号Ａ（ＰＷＣ−Ａ１）を供給する配線及び第２のパルス幅制御信号Ａ（ＰＷＣ−Ａ２）を供給する配線と、第１のパルス幅制御信号Ｂ（ＰＷＣ−Ｂ１）を供給する配線〜第６のパルス幅制御信号Ｂ（ＰＷＣ−Ｂ６）を供給する配線と、第１のパルス幅制御信号Ｃ（ＰＷＣ−Ｃ１）を供給する配線〜第３のパルス幅制御信号Ｃ（ＰＷＣ−Ｃ３）を供給する配線と、走査線４＿１、走査線５＿１、及び走査線６＿１を介して１行目に配設されたｎ個の画素１０に電気的に接続された第１のパルス出力回路２０＿１〜走査線４＿ｍ、走査線５＿ｍ、及び走査線６＿ｍを介してｍ行目に配設されたｎ個の画素１０に電気的に接続された第ｍのパルス出力回路２０＿ｍと、反転走査線７＿１を介して１行目に配設されたｎ個の画素１０に電気的に接続された第１の反転パルス出力回路６０＿１〜反転走査線７＿ｍを介してｍ行目に配設されたｎ個の画素１０に電気的に接続された第ｍの反転パルス出力回路６０＿ｍとを有する。

なお、第１のパルス出力回路２０＿１〜第ｍのパルス出力回路２０＿ｍは、第１のパルス出力回路２０＿１に入力される走査線駆動回路用スタートパルス（ＧＳＰ）をきっかけとしてシフトパルスを順次シフトする機能を有する。詳述すると、第１のパルス出力回路２０＿１は、走査線駆動回路用スタートパルス（ＧＳＰ）が入力された後に第２のパルス出力回路２０＿２に対してシフトパルスを出力する。次いで、第２のパルス出力回路２０＿２は、第１のパルス出力回路２０＿１が出力するシフトパルスが入力された後に第３のパルス出力回路２０＿３に対してシフトパルスを出力する。以後、第ｍのパルス出力回路に対してシフトパルスが入力されるまで上記動作が行われる。

さらに、第１のパルス出力回路２０＿１〜第ｍのパルス出力回路２０＿ｍのそれぞれは、走査線駆動回路用スタートパルス（ＧＳＰ）又はシフトパルスが入力された際に走査線４＿１〜走査線４＿ｍのいずれか一、走査線５＿１〜走査線５＿ｍのいずれか一、及び走査線６＿１〜走査線６＿ｍのいずれか一のそれぞれに対して選択信号を出力する機能を有する。なお、選択信号とは、走査線４＿１〜走査線４＿ｍ、走査線５＿１〜走査線５＿ｍ、及び走査線６＿１〜走査線６＿ｍのそれぞれの電位によってスイッチングが制御されるスイッチをオン状態とする信号を指す。

図３は、上記信号の具体的な波形の一例を示す図である。

図３に示す第１の走査線駆動回路用クロック信号（ＧＣＫ−１）は、周期的にハイレベルの電位（高電源電位（Ｖｄｄ））とロウレベルの電位（低電源電位（Ｖｓｓ））を繰り返す、デューティ比が１／２の信号である。また、第２の走査線駆動回路用クロック信号（ＧＣＫ−２）は、第１の走査線駆動回路用クロック信号（ＧＣＫ−１）から１／６周期位相がずれた信号であり、第３の走査線駆動回路用クロック信号（ＧＣＫ−３）は、第１の走査線駆動回路用クロック信号（ＧＣＫ−１）から１／３周期位相がずれた信号であり、第４の走査線駆動回路用クロック信号（ＧＣＫ−４）は、第１の走査線駆動回路用クロック信号（ＧＣＫ−１）から１／２周期位相がずれた信号であり、第５の走査線駆動回路用クロック信号（ＧＣＫ−５）は、第１の走査線駆動回路用クロック信号（ＧＣＫ−１）から２／３周期位相がずれた信号であり、第６の走査線駆動回路用クロック信号（ＧＣＫ−６）は、第１の走査線駆動回路用クロック信号（ＧＣＫ−１）から５／６周期位相がずれた信号である。

図３に示す第１のパルス幅制御信号Ａ（ＰＷＣ−Ａ１）は、周期的にハイレベルの電位（高電源電位（Ｖｄｄ））とロウレベルの電位（低電源電位（Ｖｓｓ））を繰り返す、デューティ比が２／５の信号である。また、第２のパルス幅制御信号Ａ（ＰＷＣ−Ａ２）は、第１のパルス幅制御信号Ａ（ＰＷＣ−Ａ１）から１／２周期位相がずれた信号である。

図３に示す第１のパルス幅制御信号Ｂ（ＰＷＣ−Ｂ１）は、周期的にハイレベルの電位（高電源電位（Ｖｄｄ））とロウレベルの電位（低電源電位（Ｖｓｓ））を繰り返す、デューティ比が２／１５の信号である。また、第２のパルス幅制御信号Ｂ（ＰＷＣ−Ｂ２）は、第１のパルス幅制御信号Ｂ（ＰＷＣ−Ｂ１）から１／６周期位相がずれた信号であり、第３のパルス幅制御信号Ｂ（ＰＷＣ−Ｂ３）は、第１のパルス幅制御信号Ｂ（ＰＷＣ−Ｂ１）から１／３周期位相がずれた信号であり、第４のパルス幅制御信号Ｂ（ＰＷＣ−Ｂ４）は、第１のパルス幅制御信号Ｂ（ＰＷＣ−Ｂ１）から１／２周期位相がずれた信号であり、第５のパルス幅制御信号Ｂ（ＰＷＣ−Ｂ５）は、第１のパルス幅制御信号Ｂ（ＰＷＣ−Ｂ１）から２／３周期位相がずれた信号であり、第６のパルス幅制御信号Ｂ（ＰＷＣ−Ｂ６）は、第１のパルス幅制御信号Ｂ（ＰＷＣ−Ｂ１）から５／６周期位相がずれた信号である。

図３に示す第１のパルス幅制御信号Ｃ（ＰＷＣ−Ｃ１）は、周期的にハイレベルの電位（高電源電位（Ｖｄｄ））とロウレベルの電位（低電源電位（Ｖｓｓ））を繰り返す、デューティ比が４／１５の信号である。なお、第１のパルス幅制御信号Ｃ（ＰＷＣ−Ｃ１）は、第２のパルス幅制御信号Ｂ（ＰＷＣ−Ｂ２）がハイレベルの電位となる期間及び第５のパルス幅制御信号Ｂ（ＰＷＣ−Ｂ５）がハイレベルの電位となる期間においてハイレベルの電位となる信号であると表現することもできる。また、第２のパルス幅制御信号Ｃ（ＰＷＣ−Ｃ２）は、第１のパルス幅制御信号Ｃ（ＰＷＣ−Ｃ１）から１／３周期位相がずれた信号であり、第３のパルス幅制御信号Ｃ（ＰＷＣ−Ｃ３）は、第１のパルス幅制御信号Ｃ（ＰＷＣ−Ｃ１）から２／３周期位相がずれた信号である。

図２に示す表示装置においては、第１のパルス出力回路２０＿１〜第ｍのパルス出力回路２０＿ｍとして、同一の構成を有する回路を適用することができる。ただし、パルス出力回路が有する複数の端子の電気的な接続関係は、パルス出力回路毎に異なる。具体的な接続関係について図２及び図４（Ａ）を参照して説明する。

第１のパルス出力回路２０＿１〜第ｍのパルス出力回路２０＿ｍのそれぞれは、端子２１〜端子３０を有する。なお、端子２１〜端子２５及び端子２９は入力端子であり、端子２６〜２８及び端子３０は出力端子である。

まず、端子２１について述べる。第１のパルス出力回路２０＿１の端子２１は、走査線駆動回路用スタートパルス（ＧＳＰ）を供給する配線に電気的に接続され、第２のパルス出力回路２０＿２〜第ｍのパルス出力回路２０＿ｍの端子２１は、前段のパルス出力回路の端子３０に電気的に接続されている。

次いで、端子２２について述べる。第（６ａ−５）のパルス出力回路２０＿６ａ−５（ａはｍ／６以下の自然数）の端子２２は、第１の走査線駆動回路用クロック信号（ＧＣＫ−１）を供給する配線に電気的に接続され、第（６ａ−４）のパルス出力回路２０＿６ａ−４の端子２２は、第２の走査線駆動回路用クロック信号（ＧＣＫ−２）を供給する配線に電気的に接続され、第（６ａ−３）のパルス出力回路２０＿６ａ−３の端子２２は、第３の走査線駆動回路用クロック信号（ＧＣＫ−３）を供給する配線に電気的に接続され、第（６ａ−２）のパルス出力回路２０＿６ａ−２の端子２２は、第４の走査線駆動回路用クロック信号（ＧＣＫ−４）を供給する配線に電気的に接続され、第（６ａ−１）のパルス出力回路２０＿６ａ−１の端子２２は、第５の走査線駆動回路用クロック信号（ＧＣＫ−５）を供給する配線に電気的に接続され、第６ａのパルス出力回路２０＿６ａの端子２２は、第６の走査線駆動回路用クロック信号（ＧＣＫ−６）を供給する配線に電気的に接続されている。

次いで、端子２３について述べる。第（６ａ−５）のパルス出力回路２０＿６ａ−５の端子２３、第（６ａ−３）のパルス出力回路２０＿６ａ−３の端子２３、及び第（６ａ−１）のパルス出力回路２０＿６ａ−１の端子２３は、第１のパルス幅制御信号Ａ（ＰＷＣ−Ａ１）を供給する配線に電気的に接続され、第（６ａ−４）のパルス出力回路２０＿６ａ−４の端子２３、第（６ａ−２）のパルス出力回路２０＿６ａ−２の端子２３、及び第６ａのパルス出力回路２０＿６ａの端子２３は、第２のパルス幅制御信号Ａ（ＰＷＣ−Ａ２）を供給する配線に電気的に接続されている。

次いで、端子２４について述べる。第（６ａ−５）のパルス出力回路２０＿６ａ−５の端子２４は、第１のパルス幅制御信号Ｂ（ＰＷＣ−Ｂ１）を供給する配線に電気的に接続され、第（６ａ−４）のパルス出力回路２０＿６ａ−４の端子２４は、第２のパルス幅制御信号Ｂ（ＰＷＣ−Ｂ２）を供給する配線に電気的に接続され、第（６ａ−３）のパルス出力回路２０＿６ａ−３の端子２４は、第３のパルス幅制御信号Ｂ（ＰＷＣ−Ｂ３）を供給する配線に電気的に接続され、第（６ａ−２）のパルス出力回路２０＿６ａ−２の端子２４は、第４のパルス幅制御信号Ｂ（ＰＷＣ−Ｂ４）を供給する配線に電気的に接続され、第（６ａ−１）のパルス出力回路２０＿６ａ−１の端子２４は、第５のパルス幅制御信号Ｂ（ＰＷＣ−Ｂ５）を供給する配線に電気的に接続され、第６ａのパルス出力回路２０＿６ａの端子２４は、第６のパルス幅制御信号Ｂ（ＰＷＣ−Ｂ６）を供給する配線に電気的に接続されている。

次いで、端子２５について述べる。第（６ａ−５）のパルス出力回路２０＿６ａ−５の端子２５及び第（６ａ−２）のパルス出力回路２０＿６ａ−２の端子２５は、第１のパルス幅制御信号Ｃ（ＰＷＣ−Ｃ１）を供給する配線に電気的に接続され、第（６ａ−４）のパルス出力回路２０＿６ａ−４の端子２５及び第（６ａ−１）のパルス出力回路２０＿６ａ−１の端子２５は、第２のパルス幅制御信号Ｃ（ＰＷＣ−Ｃ２）を供給する配線に電気的に接続され、第（６ａ−３）のパルス出力回路２０＿６ａ−３の端子２５及び第６ａのパルス出力回路２０＿６ａの端子２５は、第３のパルス幅制御信号Ｃ（ＰＷＣ−Ｃ３）を供給する配線に電気的に接続されている。

次いで、端子２６について述べる。第ｘのパルス出力回路２０＿ｘ（ｘはｍ以下の自然数）の端子２６は、ｘ行目に配設された走査線４＿ｘに電気的に接続されている。

次いで、端子２７について述べる。第ｘのパルス出力回路２０＿ｘの端子２７は、ｘ行目に配設された走査線５＿ｘに電気的に接続されている。

次いで、端子２８について述べる。第ｘのパルス出力回路２０＿ｘの端子２８は、ｘ行目に配設された走査線６＿ｘに電気的に接続されている。

次いで、端子２９について述べる。第ｙのパルス出力回路２０＿ｙ（ｙは、（ｍ−３）以下の自然数）の端子２９は、第（ｙ＋３）のパルス出力回路２０＿ｙ＋３の端子３０に電気的に接続され、第（ｍ−２）のパルス出力回路２０＿ｍ−２の端子２９は、第（ｍ−２）のパルス出力回路用ストップ信号（ＳＴＰ１）を供給する配線に電気的に接続され、第（ｍ−１）のパルス出力回路２０＿ｍ−１の端子２９は、第（ｍ−１）のパルス出力回路用ストップ信号（ＳＴＰ２）を供給する配線に電気的に接続され、第ｍのパルス出力回路２０＿ｍの端子２９は、第ｍのパルス出力回路用ストップ信号（ＳＴＰ３）を供給する配線に電気的に接続されている。なお、第（ｍ−２）のパルス出力回路用ストップ信号（ＳＴＰ１）は、仮に第（ｍ＋１）のパルス出力回路が設けられていれば、当該第（ｍ＋１）のパルス出力回路の端子３０から出力される信号に相当する信号であり、第（ｍ−１）のパルス出力回路用ストップ信号（ＳＴＰ２）は、仮に第（ｍ＋２）のパルス出力回路が設けられていれば、当該第（ｍ＋２）のパルス出力回路の端子３０から出力される信号に相当する信号であり、第ｍのパルス出力回路用ストップ信号（ＳＴＰ３）は、仮に第（ｍ＋３）のパルス出力回路が設けられていれば、当該第（ｍ＋３）のパルス出力回路の端子３０から出力される信号に相当する信号である。具体的には、実際にダミー回路として第（ｍ＋１）のパルス出力回路〜第（ｍ＋３）のパルス出力回路を設ける、又は外部から当該信号を直接入力するなどとすればよい。

各パルス出力回路の端子３０の接続関係は既出である。そのため、ここでは前述の説明を援用することとする。

また、図２に示す表示装置においては、第１の反転パルス出力回路６０＿１〜第ｍの反転パルス出力回路６０＿ｍとして、同一の構成を有する回路を適用することができる。ただし、反転パルス出力回路が有する複数の端子の電気的な接続関係は、反転パルス出力回路毎に異なる。具体的な接続関係について図２及び図４（Ｂ）を参照して説明する。

第１の反転パルス出力回路６０＿１〜第ｍの反転パルス出力回路６０＿ｍのそれぞれは、端子６１〜端子６５を有する。なお、端子６１〜端子６４は入力端子であり、端子６５は出力端子である。

まず、端子６１について述べる。第１の反転パルス出力回路６０＿１の端子６１は、走査線駆動回路用スタートパルス（ＧＳＰ）を供給する配線に電気的に接続され、第２の反転パルス出力回路６０＿２〜第ｍの反転パルス出力回路６０＿ｍの端子６１は、前段のパルス出力回路の端子３０に電気的に接続されている。

次いで、端子６２について述べる。第ｘの反転パルス出力回路６０＿ｘの端子６２は、第ｘのパルス出力回路２０＿ｘの端子３０に電気的に接続されている。

次いで、端子６３について述べる。第（６ａ−５）の反転パルス出力回路６０＿６ａ−５の端子６３は、第４のパルス幅制御信号Ｂ（ＰＷＣ−Ｂ４）を供給する配線に電気的に接続され、第（６ａ−４）の反転パルス出力回路６０＿６ａ−４の端子６３は、第５のパルス幅制御信号Ｂ（ＰＷＣ−Ｂ５）を供給する配線に電気的に接続され、第（６ａ−３）の反転パルス出力回路６０＿６ａ−３の端子６３は、第６のパルス幅制御信号Ｂ（ＰＷＣ−Ｂ６）を供給する配線に電気的に接続され、第（６ａ−２）の反転パルス出力回路６０＿６ａ−２の端子６３は、第１のパルス幅制御信号Ｂ（ＰＷＣ−Ｂ１）を供給する配線に電気的に接続され、第（６ａ−１）の反転パルス出力回路６０＿６ａ−１の端子６３は、第２のパルス幅制御信号Ｂ（ＰＷＣ−Ｂ２）を供給する配線に電気的に接続され、第６ａの反転パルス出力回路６０＿６ａの端子６３は、第３のパルス幅制御信号Ｂ（ＰＷＣ−Ｂ３）を供給する配線に電気的に接続されている。

次いで、端子６４について述べる。第ｙの反転パルス出力回路６０＿ｙの端子６４は、第（ｙ＋３）のパルス出力回路２０＿ｙ＋３の端子３０に電気的に接続され、第（ｍ−２）の反転パルス出力回路６０＿ｍ−２の端子６４は、第（ｍ−２）のパルス出力回路用ストップ信号（ＳＴＰ１）を供給する配線に電気的に接続され、第（ｍ−１）の反転パルス出力回路６０＿ｍ−１の端子６４は、第（ｍ−１）のパルス出力回路用ストップ信号（ＳＴＰ２）を供給する配線に電気的に接続され、第ｍの反転パルス出力回路６０＿ｍの端子６４は、第ｍのパルス出力回路用ストップ信号（ＳＴＰ３）を供給する配線に電気的に接続されている。

次いで、端子６５について述べる。第ｘの反転パルス出力回路６０＿ｘの端子６５は、ｘ行目に配設された反転走査線７＿ｘに電気的に接続されている。

＜パルス出力回路の構成例＞
図５（Ａ）は、図２及び図４（Ａ）に示すパルス出力回路の構成例を示す図である。図５（Ａ）に示すパルス出力回路は、トランジスタ３１〜トランジスタ４２を有する。

トランジスタ３１では、ソース及びドレインの一方が高電源電位（Ｖｄｄ）を供給する配線（以下、高電源電位線ともいう）に電気的に接続され、ゲートが端子２１に電気的に接続されている。

トランジスタ３２では、ソース及びドレインの一方が低電源電位（Ｖｓｓ）を供給する配線（以下、低電源電位線ともいう）に電気的に接続され、ソース及びドレインの他方がトランジスタ３１のソース及びドレインの他方に電気的に接続されている。

トランジスタ３３では、ソース及びドレインの一方が端子２２に電気的に接続され、ソース及びドレインの他方が端子３０に電気的に接続され、ゲートがトランジスタ３１のソース及びドレインの他方、及びトランジスタ３２のソース及びドレインの他方に電気的に接続されている。

トランジスタ３４では、ソース及びドレインの一方が低電源電位線に電気的に接続され、ソース及びドレインの他方が端子３０に電気的に接続され、ゲートがトランジスタ３２のゲートに電気的に接続されている。

トランジスタ３５では、ソース及びドレインの一方が低電源電位線に電気的に接続され、ソース及びドレインの他方がトランジスタ３２のゲート及びトランジスタ３４のゲートに電気的に接続され、ゲートが端子２１に電気的に接続されている。

トランジスタ３６では、ソース及びドレインの一方が高電源電位線に電気的に接続され、ソース及びドレインの他方がトランジスタ３２のゲート、トランジスタ３４のゲート、及びトランジスタ３５のソース及びドレインの他方に電気的に接続され、ゲートが端子２９に電気的に接続されている。

トランジスタ３７では、ソース及びドレインの一方が端子２３に電気的に接続され、ソース及びドレインの他方が端子２６に電気的に接続され、ゲートがトランジスタ３１のソース及びドレインの他方、トランジスタ３２のソース及びドレインの他方、及びトランジスタ３３のゲートに電気的に接続されている。

トランジスタ３８では、ソース及びドレインの一方が低電源電位線に電気的に接続され、ソース及びドレインの他方が端子２６に電気的に接続され、ゲートがトランジスタ３２のゲート、トランジスタ３４のゲート、トランジスタ３５のソース及びドレインの他方、及びトランジスタ３６のソース及びドレインの他方に電気的に接続されている。

トランジスタ３９では、ソース及びドレインの一方が端子２４に電気的に接続され、ソース及びドレインの他方が端子２７に電気的に接続され、ゲートがトランジスタ３１のソース及びドレインの他方、トランジスタ３２のソース及びドレインの他方、トランジスタ３３のゲート、及びトランジスタ３７のゲートに電気的に接続されている。

トランジスタ４０では、ソース及びドレインの一方が低電源電位線に電気的に接続され、ソース及びドレインの他方が端子２７に電気的に接続され、ゲートがトランジスタ３２のゲート、トランジスタ３４のゲート、トランジスタ３５のソース及びドレインの他方、トランジスタ３６のソース及びドレインの他方、及びトランジスタ３８のゲートに電気的に接続されている。

トランジスタ４１では、ソース及びドレインの一方が端子２５に電気的に接続され、ソース及びドレインの他方が端子２８に電気的に接続され、ゲートがトランジスタ３１のソース及びドレインの他方、トランジスタ３２のソース及びドレインの他方、トランジスタ３３のゲート、トランジスタ３７のゲート、及びトランジスタ３９のゲートに電気的に接続されている。

トランジスタ４２では、ソース及びドレインの一方が低電源電位線に電気的に接続され、ソース及びドレインの他方が端子２８に電気的に接続され、ゲートがトランジスタ３２のゲート、トランジスタ３４のゲート、トランジスタ３５のソース及びドレインの他方、トランジスタ３６のソース及びドレインの他方、トランジスタ３８のゲート、及びトランジスタ４０のゲートに電気的に接続されている。

なお、以下においては、トランジスタ３１のソース及びドレインの他方、トランジスタ３２のソース及びドレインの他方、トランジスタ３３のゲート、トランジスタ３７のゲート、トランジスタ３９のゲート、並びにトランジスタ４１のゲートが電気的に接続するノードをノードＡと呼ぶ。また、トランジスタ３２のゲート、トランジスタ３４のゲート、トランジスタ３５のソース及びドレインの他方、トランジスタ３６のソース及びドレインの他方、トランジスタ３８のゲート、トランジスタ４０のゲート、及びトランジスタ４２のゲートが電気的に接続するノードをノードＢと呼ぶ。

＜パルス出力回路の動作例＞
上述したパルス出力回路の動作例について図５（Ｂ）を参照して説明する。なお、図５（Ｂ）には、第１のパルス出力回路２０＿１からシフトパルスが入力される際の第２のパルス出力回路２０＿２の各端子に入力される信号、及び各端子から出力される信号の電位、並びにノードＡ及びノードＢの電位を示している。また、図中において、Ｇｏｕｔ４は、パルス出力回路の走査線４に対する出力信号を表し、Ｇｏｕｔ５は、パルス出力回路の走査線５に対する出力信号を表し、Ｇｏｕｔ６は、パルス出力回路の走査線６に対する出力信号を表し、ＳＲｏｕｔは、当該パルス出力回路の、後段のパルス出力回路に対する出力信号を表している。

まず、図５（Ｂ）を参照して、第２のパルス出力回路２０＿２に第１のパルス出力回路２０＿１からシフトパルスが入力される場合について説明する。

期間ｔ１において、端子２１にハイレベルの電位（高電源電位（Ｖｄｄ））が入力される。これにより、トランジスタ３１、３５がオン状態となる。そのため、ノードＡの電位がハイレベルの電位（高電源電位（Ｖｄｄ）からトランジスタ３１のしきい値電圧分下降した電位）に上昇し、且つノードＢの電位が低電源電位（Ｖｓｓ）に下降する。これに付随して、トランジスタ３３、３７、３９、４１がオン状態となり、トランジスタ３２、３４、３８、４０、４２がオフ状態となる。以上により、期間ｔ１において、端子２６から出力される信号は、端子２３に入力される信号となり、端子２７から出力される信号は、端子２４に入力される信号となり、端子２８から出力される信号は、端子２５に入力される信号となり、端子３０から出力される信号は、端子２２に入力される信号となる。ここで、期間ｔ１において、端子２２〜端子２５に入力される信号は、ロウレベルの電位（低電源電位（Ｖｓｓ））である。そのため、期間ｔ１において、第２のパルス出力回路２０＿２は、第３のパルス出力回路２０＿３の端子２１、並びに画素部において２行目に配設された走査線４＿２、走査線５＿２、及び走査線６＿２にロウレベルの電位（低電源電位（Ｖｓｓ））を出力する。

期間ｔ２において、端子２３にハイレベルの電位（高電源電位（Ｖｄｄ））が入力される。なお、ノードＡの電位（トランジスタ３１のソースの電位）は、期間ｔ１においてハイレベルの電位（高電源電位（Ｖｄｄ）からトランジスタ３１のしきい値電圧分下降した電位）まで上昇している。そのため、トランジスタ３１はオフ状態となっている。この時、端子２３にハイレベルの電位（高電源電位（Ｖｄｄ））が入力されることで、トランジスタ３７のゲート及びソース間の容量結合によって、ノードＡの電位（トランジスタ３７のゲートの電位）がさらに上昇する（ブートストラップ動作）。また、当該ブートストラップ動作を行うことによって、端子２６から出力される信号が端子２３に入力されるハイレベルの電位（高電源電位（Ｖｄｄ））から下降することがない（端子２３に入力される信号と同一又は略同一の信号を端子２６から出力する）。そのため、期間ｔ２において、第２のパルス出力回路２０＿２は、画素部において２行目に配設された走査線４＿２にハイレベルの電位（高電源電位（Ｖｄｄ）＝選択信号）を出力する。また、第３のパルス出力回路２０＿３の端子２１並びに画素部において２行目に配設された走査線５＿２及び走査線６＿２にロウレベルの電位（低電源電位（Ｖｓｓ））を出力する。

期間ｔ３において、少なくとも端子２２にハイレベルの電位（高電源電位（Ｖｄｄ））が入力される。そのため、ノードＡの電位は、期間ｔ２と同様に、期間ｔ１におけるノードＡの電位よりも高い電位を維持する。これにより、端子２６から出力される信号が端子２３に入力される信号と同一又は略同一の信号となり、端子２７から出力される信号が端子２４に入力される信号と同一又は略同一の信号となり、端子２８から出力される信号が端子２５に入力される信号と同一又は略同一の信号となり、端子３０から出力される信号が端子２２に入力される信号と同一又は略同一の信号となる。すなわち、期間ｔ３において、第２のパルス出力回路２０＿２は、第３のパルス出力回路２０＿３の端子２１に対して端子２２に入力される信号と同一又は略同一の信号を出力し、走査線４＿２に対して端子２３に入力される信号と同一又は略同一の信号を出力し、走査線５＿２に対して端子２４に入力される信号と同一又は略同一の信号を出力し、走査線６＿２に対して端子２５に入力される信号と同一又は略同一の信号を出力する。

期間ｔ４において、端子２９にハイレベルの電位（高電源電位（Ｖｄｄ））が入力される。これにより、トランジスタ３６がオン状態となる。そのため、ノードＢの電位がハイレベルの電位（高電源電位（Ｖｄｄ）からトランジスタ３６のしきい値電圧分下降した電位）に上昇する。つまり、トランジスタ３２、３４、３８、４０、４２がオン状態となる。また、これに付随して、ノードＡの電位がロウレベルの電位（低電源電位（Ｖｓｓ））へと下降する。つまり、トランジスタ３３、３７、３９、４１がオフ状態となる。以上により、期間ｔ４において、端子２６、端子２７、端子２８、及び端子３０から出力される信号は、共に低電源電位（Ｖｓｓ）となる。すなわち、期間ｔ４において、第２のパルス出力回路２０＿２は、第３のパルス出力回路２０＿３の端子２１、並びに画素部において２行目に配設された走査線４＿２、走査線５＿２、及び走査線６＿２に低電源電位（Ｖｓｓ）を出力する。

＜反転パルス出力回路の構成例＞
図６（Ａ）は、図２及び図４（Ｂ）に示す反転パルス出力回路の構成例を示す図である。図６（Ａ）に示す反転パルス出力回路は、トランジスタ７１〜トランジスタ７７を有する。

トランジスタ７１では、ソース及びドレインの一方が高電源電位線に電気的に接続され、ゲートが端子６３に電気的に接続されている。

トランジスタ７２では、ソース及びドレインの一方が高電源電位線に電気的に接続され、ソース及びドレインの他方がトランジスタ７１のソース及びドレインの他方に電気的に接続され、ゲートが端子６４に電気的に接続されている。

トランジスタ７３では、ソース及びドレインの一方が低電源電位線に電気的に接続され、ソース及びドレインの他方がトランジスタ７１のソース及びドレインの他方、及びトランジスタ７２のソース及びドレインの他方に電気的に接続され、ゲートが端子６１に電気的に接続されている。

トランジスタ７４では、ソース及びドレインの一方が低電源電位線に電気的に接続され、ソース及びドレインの他方がトランジスタ７１のソース及びドレインの他方、トランジスタ７２のソース及びドレインの他方、及びトランジスタ７３のソース及びドレインの他方に電気的に接続され、ゲートが端子６２に電気的に接続されている。

トランジスタ７５では、ソース及びドレインの一方が高電源電位線に電気的に接続され、ソース及びドレインの他方が端子６５に電気的に接続され、ゲートがトランジスタ７１のソース及びドレインの他方、トランジスタ７２のソース及びドレインの他方、トランジスタ７３のソース及びドレインの他方、及びトランジスタ７４のソース及びドレインの他方に電気的に接続されている。

トランジスタ７６では、ソース及びドレインの一方が低電源電位線に電気的に接続され、ソース及びドレインの他方が端子６５に電気的に接続され、ゲートが端子６１に電気的に接続されている。

トランジスタ７７では、ソース及びドレインの一方が低電源電位線に電気的に接続され、ソース及びドレインの他方が端子６５に電気的に接続され、ゲートが端子６２に電気的に接続されている。

なお、以下においては、トランジスタ７１のソース及びドレインの他方、トランジスタ７２のソース及びドレインの他方、トランジスタ７３のソース及びドレインの他方、トランジスタ７４のソース及びドレインの他方、及びトランジスタ７５のゲートが電気的に接続するノードをノードＣと呼ぶ。

＜反転パルス出力回路の動作例＞
上述した反転パルス出力回路の動作例について図６（Ｂ）を参照して説明する。なお、図６（Ｂ）には、図６（Ｂ）に示す期間ｔ１〜期間ｔ４において第２の反転パルス出力回路２０＿２の各端子に入力される信号、及び出力される信号の電位、並びにノードＣの電位を示している。また、図６（Ｂ）における期間ｔ１〜期間ｔ４は、図５（Ｂ）における期間ｔ１〜ｔ４と同じ期間である。また、図６（Ｂ）では、各端子に入力される信号を括弧書きで付記している。なお、図中において、ＧＢｏｕｔは、反転パルス出力回路の反転走査線に対する出力信号を表している。

期間ｔ１〜期間ｔ３において、端子６１及び端子６２の少なくとも一方にハイレベルの電位（高電源電位（Ｖｄｄ））が入力される。これにより、トランジスタ７３、７４、７６、７７がオン状態となる。そのため、ノードＣの電位は、ロウレベルの電位（低電源電位（Ｖｓｓ））へと下降する。これに付随して、トランジスタ７５がオフ状態となる。以上により、期間ｔ１〜期間ｔ３において、端子６５から出力される信号は、ロウレベルの電位（低電源電位（Ｖｓｓ））となる。そのため、期間ｔ１〜期間ｔ３において、第２の反転パルス出力回路６０＿２は、画素部において２行目に配設された反転走査線７＿２にロウレベルの電位（低電源電位（Ｖｓｓ））を出力する。

期間ｔ４において、端子６１及び端子６２にロウレベルの電位（低電源電位（Ｖｓｓ））が入力され、端子６４にハイレベルの電位（高電源電位（Ｖｄｄ））が入力される。これにより、トランジスタ７３、７４、７６、７７がオフ状態となり、トランジスタ７２がオン状態となる。そのため、ノードＣの電位がハイレベルの電位（高電源電位（Ｖｄｄ）からトランジスタ７２のしきい値電圧分下降した電位）に上昇し、トランジスタ７５がオン状態となる。なお、トランジスタ７２は、ノードＣの電位が高電源電位（Ｖｄｄ）からトランジスタ７２のしきい値電圧分下降した電位まで上昇した段階でオフ状態となる。そして、トランジスタ７２がオフ状態となる段階においては、トランジスタ７５はオン状態を維持している。この場合、ノードＣの電位は、トランジスタ７２がオフ状態となった後もさらに上昇する。トランジスタ７５のゲート（ノードＣ）及びソース間の容量結合が生じるためである。その結果、端子６５から出力される信号が高電源電位（Ｖｄｄ）から下降することがない。以上により、期間ｔ４において、端子６５から出力される信号は、高電源電位（Ｖｄｄ）となる。すなわち、期間ｔ４において、第２の反転パルス出力回路６０＿２は、画素部において２行目に配設された反転走査線７＿２に高電源電位（Ｖｄｄ）を出力する。

＜画素の構成例＞
図７（Ａ）は、図１に示す画素１０の構成例を示す回路図である。図７（Ａ）に示す画素１０は、トランジスタ１１〜１６と、キャパシタ１７、１８と、一対の電極間に電流励起によって発光する有機物を備えた素子（以下、有機エレクトロルミネッセンス（ＥＬ）素子ともいう）１９とを有する。

トランジスタ１１では、ソース及びドレインの一方が信号線８に電気的に接続され、ゲートが走査線６に電気的に接続されている。

トランジスタ１２では、ソース及びドレインの一方が電位Ｖ１を供給する配線に電気的に接続され、ゲートが走査線５に電気的に接続されている。なお、ここでは、電位Ｖ１は、高電源電位（Ｖｄｄ）よりも低電位であり且つ低電源電位（Ｖｓｓ）よりも高電位であることとする。

トランジスタ１３では、ソース及びドレインの一方が電源線９に電気的に接続され、ゲートがトランジスタ１２のソース及びドレインの他方に電気的に接続されている。

トランジスタ１４では、ソース及びドレインの一方がトランジスタ１１のソース及びドレインの他方に電気的に接続され、ソース及びドレインの他方がトランジスタ１３のソース及びドレインの他方に電気的に接続され、ゲートが走査線５に電気的に接続されている。

トランジスタ１５では、ソース及びドレインの一方が電位Ｖ０を供給する配線に電気的に接続され、ソース及びドレインの他方がトランジスタ１３のソース及びドレインの他方、及びトランジスタ１４のソース及びドレインの他方に電気的に接続され、ゲートが走査線４に電気的に接続されている。なお、ここでは、電位Ｖ０は、電位Ｖ１よりも低電位であり且つ低電源電位（Ｖｓｓ）よりも高電位であることとする。

トランジスタ１６では、ソース及びドレインの一方がトランジスタ１３のソース及びドレインの他方、トランジスタ１４のソース及びドレインの他方、及びトランジスタ１５のソース及びドレインの他方に電気的に接続され、ゲートが反転走査線７に電気的に接続されている。

キャパシタ１７では、一方の電極がトランジスタ１２のソース及びドレインの他方、及びトランジスタ１３のゲートに電気的に接続され、他方の電極がトランジスタ１１のソース及びドレインの他方、及びトランジスタ１４のソース及びドレインの一方に電気的に接続されている。

キャパシタ１８では、一方の電極がトランジスタ１１のソース及びドレインの他方、トランジスタ１４のソース及びドレインの一方、及びキャパシタ１７の他方の電極に電気的に接続され、他方の電極がトランジスタ１３のソース及びドレインの他方、トランジスタ１４のソース及びドレインの他方、トランジスタ１５のソース及びドレインの他方、及びトランジスタ１６のソース及びドレインの一方に電気的に接続されている。

有機ＥＬ素子１９では、アノードがトランジスタ１６のソース及びドレインの他方に電気的に接続され、カソードが共通電位を供給する配線に電気的に接続されている。なお、上述のトランジスタ１２のソース及びドレインの一方が電気的に接続する配線に与えられる共通電位と、有機ＥＬ素子１９のカソードに与えられる共通電位とが異なる電位であってもよい。

なお、ここでは、電源線９が供給する電位は、高電源電位（Ｖｄｄ）よりも低電位であり且つ電位Ｖ１よりも高電位であり、共通電位は、低電源電位（Ｖｓｓ）よりも低電位であることとする。

また、以下においては、トランジスタ１２のソース及びドレインの他方、トランジスタ１３のゲート、及びキャパシタ１７の一方の電極が電気的に接続するノードをノードＤと呼び、トランジスタ１１のソース及びドレインの他方、トランジスタ１４のソース及びドレインの一方、キャパシタ１７の他方の電極、及びキャパシタ１８の一方の電極が電気的に接続するノードをノードＥと呼び、トランジスタ１３のソース及びドレインの他方、トランジスタ１４のソース及びドレインの他方、トランジスタ１５のソース及びドレインの他方、トランジスタ１６のソース及びドレインの一方、及びキャパシタ１８の他方の電極が電気的に接続するノードをノードＦと呼ぶこととする。

＜画素の動作例＞
上述した画素の動作例について図７（Ａ）、（Ｂ）を参照して説明する。具体的には、以下では、図５（Ｂ）及び図６（Ｂ）に示す期間ｔ１〜期間ｔ４に含まれる期間である期間ｔａ〜期間ｔｈにおける画素の動作例について、図７（Ａ）、（Ｂ）を参照して説明する。なお、図７（Ｂ）には、画素部において２行目に配設された走査線４＿２、走査線５＿２、及び走査線６＿２、並びに反転走査線７＿２の電位、並びにノードＤ〜ノードＦの電位を示している。また、図７（Ｂ）では、各配線に入力される信号を括弧書きで付記している。

期間ｔａにおいて、走査線４＿２に選択信号が入力され、且つ走査線５＿２、走査線６＿２、及び反転走査線７＿２に選択信号が入力されない。これにより、トランジスタ１５がオン状態となり、且つトランジスタ１１、１２、１４、１６がオフ状態となる。その結果、ノードＦの電位が、電位Ｖ０となる。

期間ｔｂにおいて、走査線５＿２に選択信号が入力されるようになる。これにより、トランジスタ１２、１４がオン状態となる。その結果、ノードＤの電位が、電位Ｖ１となり、ノードＥの電位が、電位Ｖ０となる。さらに、ノードＤの電位が電位Ｖ１になったことに付随して、トランジスタ１３がオン状態となる。

期間ｔｃにおいて、走査線４＿２に選択信号が入力されなくなる。これにより、トランジスタ１５がオフ状態となる。ここで、トランジスタ１３は、ゲートとソース間の電圧がしきい値電圧以下となるまでオン状態を維持する。すなわち、トランジスタ１３は、ノードＥ、Ｆ（トランジスタ１３のソース）の電位が、ノードＤの電位（電位Ｖ１）からトランジスタ１３のしきい値電圧（Ｖｔｈ１３）分低い値となるまでオン状態を維持する。その結果、ノードＥ、Ｆの電位が、当該値となる。

期間ｔｄにおいて、走査線５＿２に選択信号が入力されなくなる。これにより、トランジスタ１２、１４がオフ状態となる。

期間ｔｅにおいて、走査線６＿２に選択信号が入力されるようになる。これにより、トランジスタ１１がオン状態となる。なお、信号線８には、画像信号に応じた電位（Ｖｄａｔａ）が供給されていることとする。その結果、ノードＥの電位が当該画像信号に応じた電位（Ｖｄａｔａ）となる。さらに、ノードＤとノードＦの電位もノードＥの電位によって変動する。具体的には、浮遊状態にあるノードＤの電位が、キャパシタ１７を介したノードＥとの容量結合によりノードＥの電位の変動分（画像信号に応じた電位（Ｖｄａｔａ）と、電位Ｖ１からトランジスタ１３のしきい値電圧（Ｖｔｈ１３）分低い値との差分）上昇又は下降し（ノードＤの電位が、Ｖ１＋［Ｖｄａｔａ−（Ｖ１−Ｖｔｈ１３）］＝Ｖｄａｔａ＋Ｖｔｈ１３となる）、且つ浮遊状態にあるノードＦの電位が、キャパシタ１８を介したノードＥとの容量結合により当該ノードＥの電位の変動分上昇又は下降する（ノードＦの電位が、Ｖ１−Ｖｔｈ１３＋［Ｖｄａｔａ−（Ｖ１−Ｖｔｈ１３）］＝Ｖｄａｔａとなる）。

期間ｔｆにおいて、走査線４＿２に選択信号が入力されるようになる。これにより、トランジスタ１５がオン状態となる。その結果、ノードＦの電位が、電位Ｖ０となる。

期間ｔｇにおいて、走査線４＿２に選択信号が入力されなくなる。これにより、トランジスタ１５がオフ状態となる。

期間ｔｈにおいて、反転走査線７＿２に選択信号が入力されるようになる。これにより、トランジスタ１６がオン状態となる。その結果、トランジスタ１３のゲートとソース間の電圧に応じた電流が有機ＥＬ素子１９に供給される。ここで、当該電圧は、ノードＤの電位（Ｖｄａｔａ＋Ｖｔｈ１３）とノードＦの電位の差である。この場合、有機ＥＬ素子１９に供給される電流（トランジスタ１３の飽和領域におけるドレイン電流）は、トランジスタ１３のしきい値電圧に依存することがない。

以上の動作によって、画素１０において、画像信号に応じた電位（Ｖｄａｔａ）に応じた表示が行われる。上述した画素の動作例においては、画素１０に設けられるトランジスタ１３のしきい値電圧に依存することなく、有機ＥＬ素子１９に対して電流を供給することが可能である。これにより、本明細書で開示される表示装置においては、複数の画素のそれぞれが有するトランジスタ１３のしきい値電圧がばらつく場合であっても、表示品質の低下を抑制することが可能である。

＜本明細書で開示される表示装置について＞
本明細書で開示される表示装置は、反転パルス出力回路の動作を複数種の信号によって制御する。これにより、当該反転パルス出力回路において生じる貫通電流を低減することが可能となる。また、当該複数種の信号として複数のパルス出力回路の動作に用いられる信号を適用する。すなわち、別途に信号を生成することなく、当該反転パルス出力回路を動作させることが可能である。

＜変形例＞
上述した表示装置は本発明の一態様であり、上述の表示装置と異なる構成を有する表示装置も本発明に含まれる。以下では、本発明の他の一態様について例示する。なお、本発明の他の一態様として例示する複数の内容を有する表示装置も本発明には含まれる。

＜表示装置の変形例＞
上述の表示装置として、各画素に有機ＥＬ素子が設けられる表示装置（以下、ＥＬ表示装置ともいう）を例示したが、本発明の表示装置は、ＥＬ表示装置に限定されない。例えば、本発明の表示装置として、液晶の配向を制御することによって表示を行う表示装置（液晶表示装置）を適用することも可能である。

＜走査線駆動回路の変形例＞
また、上述の走査線駆動回路の構成は、図２に示す構成に限定されない。例えば、図８に示す走査線駆動回路を上述の表示装置が有する走査線駆動回路として適用することも可能である。

図８に示す走査線駆動回路は、図２に示した走査線駆動回路から、第１のパルス幅制御信号Ｃ（ＰＷＣ−Ｃ１）を供給する配線〜第３のパルス幅制御信号Ｃ（ＰＷＣ−Ｃ３）を供給する配線を削除した構成を有する。なお、図８に示す走査線駆動回路が有する第１のパルス出力回路２０＿１〜第ｍのパルス出力回路２０＿ｍのそれぞれの端子２５（端子２５については図４参照）の接続関係は以下の通りである。

第（６ａ−５）のパルス出力回路２０＿６ａ−５（ａはｍ／６以下の自然数）の端子２５は、第２のパルス幅制御信号Ｂ（ＰＷＣ−Ｂ２）を供給する配線に電気的に接続され、第（６ａ−４）のパルス出力回路２０＿６ａ−４の端子２５は、第３のパルス幅制御信号Ｂ（ＰＷＣ−Ｂ３）を供給する配線に電気的に接続され、第（６ａ−３）のパルス出力回路２０＿６ａ−３の端子２５は、第４のパルス幅制御信号Ｂ（ＰＷＣ−Ｂ４）を供給する配線に電気的に接続され、第（６ａ−２）のパルス出力回路２０＿６ａ−２の端子２５は、第５のパルス幅制御信号Ｂ（ＰＷＣ−Ｂ５）を供給する配線に電気的に接続され、第（６ａ−１）のパルス出力回路２０＿６ａ−１の端子２５は、第６のパルス幅制御信号Ｂ（ＰＷＣ−Ｂ６）を供給する配線に電気的に接続され、第６のパルス出力回路２０＿６ａの端子２５は、第１のパルス幅制御信号Ｂ（ＰＷＣ−Ｂ１）を供給する配線に電気的に接続されている。

図８に示す走査線駆動回路は、図２に示す走査線駆動回路と同様の動作を行うことが可能である。また、図８に示す走査線駆動回路は、図２に示す走査線駆動回路と比較して、配線本数及び信号数を低減することが可能である。他方、図２に示す走査線駆動回路は、図８に示す走査線駆動回路と比較して、走査線５及び走査線６に供給される選択信号の遅延を抑制することが可能である。すなわち、図２に示す走査線駆動回路においては、走査線５に対する選択信号の供給を担う配線と、走査線６に対する選択信号の供給を担う配線とが別途設けられているのに対して、図８に示す走査線駆動回路においては、それらの配線が共通化されている。よって、図８に示す走査線駆動回路においては、図２に示す走査線駆動回路と比較して、走査線４及び走査線５に対する選択信号の供給時の負荷が大きくなる。

＜パルス出力回路の変形例＞
また、上述の走査線駆動回路が有するパルス出力回路の構成は、図５（Ａ）に示す構成に限定されない。例えば、図９〜１１に示すパルス出力回路を上述の走査線駆動回路が有するパルス出力回路として適用することも可能である。

図９（Ａ）に示すパルス出力回路は、図５（Ａ）に示したパルス出力回路に、ソース及びドレインの一方が高電源電位線に電気的に接続され、ソース及びドレインの他方がノードＢに電気的に接続され、ゲートがリセット端子（Ｒｅｓｅｔ）に電気的に接続されたトランジスタ５０が付加された構成を有する。なお、当該リセット端子（Ｒｅｓｅｔ）には、表示装置の垂直帰線期間においてハイレベルの電位が入力され、それ以外の期間においてロウレベルの電位が入力される構成とすることができる。これにより、パルス出力回路の各ノードの電位を初期化することができるので、誤動作を防止することが可能となる。

図９（Ｂ）に示すパルス出力回路は、図５（Ａ）に示したパルス出力回路に、ソース及びドレインの一方がトランジスタ３１のソース及びドレインの他方並びにトランジスタ３２のソース及びドレインの他方に電気的に接続され、ソース及びドレインの他方がトランジスタ３３のゲート、トランジスタ３７のゲート、トランジスタ３９のゲート、及びトランジスタ４１のゲートに電気的に接続され、ゲートが高電源電位線に電気的に接続されたトランジスタ５１が付加された構成を有する。なお、トランジスタ５１は、ノードＡの電位がハイレベルの電位となる期間（図５（Ｂ）に示した期間ｔ１〜期間ｔ３）においてオフ状態となる。そのため、トランジスタ５１が付加された構成とすることで、期間ｔ１〜期間ｔ３において、トランジスタ３３のゲート、トランジスタ３７のゲート、トランジスタ３９のゲート、及びトランジスタ４１のゲートと、トランジスタ３１のソース及びドレインの他方、及びトランジスタ３２のソース及びドレインの他方との電気的な接続を遮断することが可能となる。これにより、期間ｔ１〜期間ｔ３に含まれる期間において、当該パルス出力回路で行われるブートストラップ動作時の負荷を低減することが可能である。

図１０に示すパルス出力回路は、図５（Ａ）に示したパルス出力回路に、ソース及びドレインの一方がトランジスタ３３のゲートに電気的に接続され、ソース及びドレインの他方がトランジスタ３１のソース及びドレインの他方、及びトランジスタ３２のソース及びドレインの他方に電気的に接続され、ゲートが高電源電位線に電気的に接続されたトランジスタ５２と、ソース及びドレインの一方がトランジスタ４１のゲートに電気的に接続され、ソース及びドレインの他方がトランジスタ３１のソース及びドレインの他方、及びトランジスタ３２のソース及びドレインの他方に電気的に接続され、ゲートが高電源電位線に電気的に接続されたトランジスタ５３と、ソース及びドレインの一方がトランジスタ３９のゲートに電気的に接続され、ソース及びドレインの他方がトランジスタ３１のソース及びドレインの他方、及びトランジスタ３２のソース及びドレインの他方に電気的に接続され、ゲートが高電源電位線に電気的に接続されたトランジスタ５４と、ソース及びドレインの一方がトランジスタ３７のゲートに電気的に接続され、ソース及びドレインの他方がトランジスタ３１のソース及びドレインの他方、及びトランジスタ３２のソース及びドレインの他方に電気的に接続され、ゲートが高電源電位線に電気的に接続されたトランジスタ５５とが付加された構成を有する。なお、上述したようにトランジスタ５２〜トランジスタ５５を設けることによって、当該パルス出力回路で行われるブートストラップ動作時の負荷を低減することが可能である。

図１１に示すパルス出力回路は、図５（Ａ）に示したパルス出力回路において、低電源電位を供給する配線が分割された構成を有する。具体的には、図１１に示すパルス出力回路は、トランジスタ３２のソース及びドレインの一方、トランジスタ３４のソース及びドレインの一方、及びトランジスタ３５のソース及びドレインの一方に電気的に接続された低電源電位（Ｖｓｓ１）を供給する配線と、トランジスタ３８のソース及びドレインの一方、トランジスタ４０のソース及びドレインの一方、及びトランジスタ４２のソース及びドレインの一方に電気的に接続された低電源電位（Ｖｓｓ２）を供給する配線とを有する。端的に述べると、前者は、パルス出力回路におけるシフトパルスのシフトに寄与する部分に対して低電源電位を供給する配線であり、後者は、パルス出力回路における走査線への電位の供給に寄与する部分に対して低電源電位を供給する配線である。図１１に示すパルス出力回路においては、仮に低電源電位（Ｖｓｓ２）を供給する配線の電位が変動することになっても低電源電位（Ｖｓｓ１）を供給する配線の電位が変動することがない。すなわち、パルス出力回路におけるシフトパルスのシフトを確実に行うことが可能である。

なお、変形例として述べた内容の複数を組み合わせて図５（Ａ）に示すパルス出力回路に適用することも可能である。

＜反転パルス出力回路の変形例＞
また、上述の走査線駆動回路が有する反転パルス出力回路の構成は、図６（Ａ）に示す構成に限定されない。例えば、図１２に示す反転パルス出力回路を上述の走査線駆動回路が有するパルス出力回路として適用することも可能である。

図１２（Ａ）に示す反転パルス出力回路は、図６（Ａ）に示した反転パルス出力回路に、ソース及びドレインの一方がトランジスタ７１のソース及びドレインの他方、トランジスタ７２のソース及びドレインの他方、トランジスタ７３のソース及びドレインの他方、トランジスタ７４のソース及びドレインの他方に電気的に接続され、ソース及びドレインの他方がトランジスタ７５のゲートに電気的に接続され、ゲートが高電源電位線に電気的に接続されたトランジスタ８０が付加された構成を有する。

図１２（Ｂ）に示す反転パルス出力回路は、図６（Ａ）に示した反転パルス出力回路において、低電源電位を供給する配線が分割された構成を有する。具体的には、図１２（Ｂ）に示す反転パルス出力回路は、トランジスタ７３のソース及びドレインの一方、及びトランジスタ７４のソース及びドレインの一方に電気的に接続された低電源電位（Ｖｓｓ１）を供給する配線と、トランジスタ７６のソース及びドレインの一方、及びトランジスタ７７のソース及びドレインの一方に電気的に接続された低電源電位（Ｖｓｓ２）を供給する配線とを有する。

なお、変形例として述べた内容の複数を組み合わせて図６（Ａ）に示す反転パルス出力回路に適用することも可能である。

＜画素の変形例＞
また、上述の表示装置が有する画素の構成は、図７（Ａ）に示す構成に限定されない。例えば、図７（Ａ）に示す画素はＮチャネル型トランジスタのみによって構成されているが、本発明は当該構成に限定されない。すなわち、本発明の一態様の表示装置においては、Ｐチャネル型トランジスタのみを用いて画素を構成すること、又はＮチャネル型トランジスタ及びＰチャネル型トランジスタを組み合わせて画素を構成することも可能である。

なお、図７（Ａ）に示すように画素に設けられるトランジスタとして単極性のトランジスタのみを適用する場合、画素の高集積化を図ることができる。なぜなら、半導体層に対して不純物を注入することによってトランジスタに極性を付与する場合、Ｎチャネル型トランジスタ及びＰチャネル型トランジスタ間に間隔（マージン）を設けることが必要となる。これに対して、単極性のトランジスタのみによって画素を構成する場合には当該間隔が不要となるからである。

＜液晶表示装置を搭載した各種電子機器について＞
以下では、本明細書で開示される液晶表示装置を搭載した電子機器の例について図１３を参照して説明する。

図１３（Ａ）は、ノート型のパーソナルコンピュータを示す図であり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４などによって構成されている。

図１３（Ｂ）は、携帯情報端末（ＰＤＡ）を示す図であり、本体２２１１には表示部２２１３と、外部インターフェイス２２１５と、操作ボタン２２１４等が設けられている。また、操作用の付属品としてスタイラス２２１２がある。

図１３（Ｃ）は、電子ペーパーの一例として、電子書籍２２２０を示す図である。電子書籍２２２０は、筐体２２２１および筐体２２２３の２つの筐体で構成されている。筐体２２２１および筐体２２２３は、軸部２２３７により一体とされており、該軸部２２３７を軸として開閉動作を行うことができる。このような構成により、電子書籍２２２０は、紙の書籍のように用いることが可能である。

筐体２２２１には表示部２２２５が組み込まれ、筐体２２２３には表示部２２２７が組み込まれている。表示部２２２５および表示部２２２７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図１３（Ｃ）では表示部２２２５）に文章を表示し、左側の表示部（図１３（Ｃ）では表示部２２２７）に画像を表示することができる。

また、図１３（Ｃ）では、筐体２２２１に操作部などを備えた例を示している。例えば、筐体２２２１は、電源２２３１、操作キー２２３３、スピーカー２２３５などを備えている。操作キー２２３３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２２２０は、電子辞書としての機能を持たせた構成としてもよい。

また、電子書籍２２２０は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。

なお、電子ペーパーは、情報を表示するものであればあらゆる分野に適用することが可能である。例えば、電子書籍以外にも、ポスター、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示などに適用することができる。

図１３（Ｄ）は、携帯電話機を示す図である。当該携帯電話機は、筐体２２４０および筐体２２４１の二つの筐体で構成されている。筐体２２４１は、表示パネル２２４２、スピーカー２２４３、マイクロフォン２２４４、ポインティングデバイス２２４６、カメラ用レンズ２２４７、外部接続端子２２４８などを備えている。また、筐体２２４０は、当該携帯電話機の充電を行う太陽電池セル２２４９、外部メモリスロット２２５０などを備えている。また、アンテナは筐体２２４１内部に内蔵されている。

表示パネル２２４２はタッチパネル機能を備えており、図１３（Ｄ）には映像表示されている複数の操作キー２２４５を点線で示している。なお、当該携帯電話は、太陽電池セル２２４９から出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路を実装している。また、上記構成に加えて、非接触ＩＣチップ、小型記録装置などを内蔵した構成とすることもできる。

表示パネル２２４２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル２２４２と同一面上にカメラ用レンズ２２４７を備えているため、テレビ電話が可能である。スピーカー２２４３およびマイクロフォン２２４４は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体２２４０と筐体２２４１はスライドし、図１３（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。

外部接続端子２２４８はＡＣアダプタやＵＳＢケーブルなどの各種ケーブルと接続可能であり、充電やデータ通信が可能になっている。また、外部メモリスロット２２５０に記録媒体を挿入し、より大量のデータの保存および移動に対応できる。また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。

図１３（Ｅ）は、デジタルカメラを示す図である。当該デジタルカメラは、本体２２６１、表示部（Ａ）２２６７、接眼部２２６３、操作スイッチ２２６４、表示部（Ｂ）２２６５、バッテリー２２６６などによって構成されている。

図１３（Ｆ）は、テレビジョン装置を示す図である。テレビジョン装置２２７０では、筐体２２７１に表示部２２７３が組み込まれている。表示部２２７３により、映像を表示することが可能である。なお、ここでは、スタンド２２７５により筐体２２７１を支持した構成を示している。

テレビジョン装置２２７０の操作は、筐体２２７１が備える操作スイッチや、別体のリモコン操作機２２８０により行うことができる。リモコン操作機２２８０が備える操作キー２２７９により、チャンネルや音量の操作を行うことができ、表示部２２７３に表示される映像を操作することができる。また、リモコン操作機２２８０に、当該リモコン操作機２２８０から出力する情報を表示する表示部２２７７を設ける構成としてもよい。

なお、テレビジョン装置２２７０は、受信機やモデムなどを備えた構成とするのが好適である。受信機により、一般のテレビ放送の受信を行うことができる。また、モデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことが可能である。

１走査線駆動回路
２信号線駆動回路
３電流源
４〜６走査線
７反転走査線
８信号線
９電源線
１０画素
１１〜１６トランジスタ
１７、１８キャパシタ
１９有機ＥＬ素子
２０パルス出力回路
２１〜３０端子
３１〜４２トランジスタ
５０〜５５トランジスタ
６０反転パルス出力回路
６１〜６５端子
７１〜７７トランジスタ
８０トランジスタ
２２０１本体
２２０２筐体
２２０３表示部
２２０４キーボード
２２１１本体
２２１２スタイラス
２２１３表示部
２２１４操作ボタン
２２１５外部インターフェイス
２２２０電子書籍
２２２１筐体
２２２３筐体
２２２５表示部
２２２７表示部
２２３１電源
２２３３操作キー
２２３５スピーカー
２２３７軸部
２２４０筐体
２２４１筐体
２２４２表示パネル
２２４３スピーカー
２２４４マイクロフォン
２２４５操作キー
２２４６ポインティングデバイス
２２４７カメラ用レンズ
２２４８外部接続端子
２２４９太陽電池セル
２２５０外部メモリスロット
２２６１本体
２２６３接眼部
２２６４操作スイッチ
２２６５表示部（Ｂ）
２２６６バッテリー
２２６７表示部（Ａ）
２２７０テレビジョン装置
２２７１筐体
２２７３表示部
２２７５スタンド
２２７７表示部
２２７９操作キー
２２８０リモコン操作機

Claims

シフトパルスを出力する第１乃至第３のパルス出力回路と、反転パルス出力回路と、を有し、
反転パルス出力回路は、第１乃至第８のトランジスタを有し、
前記第１のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第１のトランジスタのソース又はドレインの一方は、前記第３のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第１のトランジスタのソース又はドレインの一方は、前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第５のトランジスタのソース又はドレインの一方は、前記第６のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第５のトランジスタのソース又はドレインの一方は、前記第７のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第５のトランジスタのソース又はドレインの一方は、走査線と電気的に接続され、
前記第８のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第８のトランジスタのソース又はドレインの他方は、前記第５のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタのゲート及び前記第６のトランジスタのゲートは、前記第１のパルス出力回路の出力端子と電気的に接続され、
前記第４のトランジスタのゲート及び前記第７のトランジスタのゲートは、前記第２のパルス出力回路の出力端子と電気的に接続され、
前記第１のトランジスタのゲートは、クロック信号を供給する機能を有する配線と電気的に接続され、
前記第２のトランジスタのゲートは、前記第３のパルス出力回路の出力端子と電気的に接続されることを特徴とする半導体装置。
請求項１において、
前記第３のトランジスタ又は前記第４のトランジスタがオン状態になった後に、前記第２のトランジスタがオン状態になることを特徴とする半導体装置。
請求項１又は請求項２において、
前記第１乃至第３のパルス出力回路の一は、第１１乃至第１７のトランジスタを有し、
前記第１１のトランジスタのソース又はドレインの一方は、前記第１２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第１３のトランジスタのソース又はドレインの一方は、前記第１４のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第１５のトランジスタのソース又はドレインの一方は、前記第１６のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第１５のトランジスタのソース又はドレインの一方は、前記第１２のトランジスタのゲートと電気的に接続され、
前記第１５のトランジスタのソース又はドレインの一方は、前記第１４のトランジスタのゲートと電気的に接続され、
前記第１７のトランジスタのソース又はドレインの一方は、前記第１１のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第１７のトランジスタのソース又はドレインの他方は、前記第１３のトランジスタのゲートと電気的に接続されることを特徴とする半導体装置。
請求項１乃至請求項３のいずれか一項に記載の半導体装置と、画素と、を有し、
前記画素は、第９及び第１０のトランジスタと、有機ＥＬ素子と、を有し、
前記第９のトランジスタのソース又はドレインの一方は、電源線と電気的に接続され、
前記第９のトランジスタのソース又はドレインの他方は、前記第１０のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第１０のトランジスタのソース又はドレインの他方は、前記有機ＥＬ素子と電気的に接続され、
前記第１０トランジスタのゲートは、前記走査線と電気的に接続されることを特徴とする表示装置。