TWI627617B

TWI627617B - 顯示裝置

Info

Publication number: TWI627617B
Application number: TW106130330A
Authority: TW
Inventors: 洪森全; 廖栢聖; 葉佳元
Original assignee: 友達光電股份有限公司
Priority date: 2017-09-05
Filing date: 2017-09-05
Publication date: 2018-06-21
Also published as: CN107909961B; CN107909961A; TW201913618A

Abstract

一種顯示裝置包含一像素電路、一源極驅動器、一第一驅動器以及一第二驅動器。像素電路包含一發光單元。源極驅動器提供一資料訊號給像素電路。第一驅動器接收一第一電壓以及至少一控制訊號，且輸出一第一驅動訊號給像素電路。第二驅動器接收第一電壓、一第二電壓、一第三電壓以及該至少一控制訊號，且輸出一第二驅動訊號給像素電路。發光單元依據資料訊號、第一驅動訊號、第二驅動訊號以及一第四電壓發光。

Description

顯示裝置

本揭示中所述實施例內容是有關於一種顯示相關技術，且特別是有關於一種顯示裝置。

隨著顯示技術的發展，閘極驅動基板技術(Gate on Array；GOA)已應用至顯示裝置中，以達到窄邊化的功效。

然而，在現有技術中，採用GOA技術的顯示裝置需搭配額外的設計以完成顯示操作。額外的設計例如是共用電路(sharing CKTs)。如此，將使得顯示裝置的設計變的更為複雜且不利於顯示裝置的窄邊化。

本揭示內容之一實施方式係關於一種顯示裝置。顯示裝置包含一像素電路、一源極驅動器、一第一驅動器以及一第二驅動器。像素電路包含一發光單元。源極驅動器提供一資料訊號給像素電路。第一驅動器接收一第一電壓以及至少一控制訊號，且輸出一第一驅動訊號給像素電路。第二驅動器接收第一電壓、一第二電壓、一第三電壓以及該至少一控制訊號，且輸出一第二驅動訊號給像素電路。發光單元依據資料訊號、第一驅動訊號、第二驅動訊號以及一第四電壓發光。

本揭示內容之一實施方式係關於一種顯示裝置。顯示裝置包含一像素電路、一源極驅動器以及一第一驅動器。像素電路包含一發光單元。源極驅動器提供一資料訊號給像素電路。第一驅動器接收一第一電壓、一第二電壓、一第三電壓至少一控制訊號，且輸出一第一驅動訊號以及一第二驅動訊號給該像素電路給像素電路。發光單元依據資料訊號、第一驅動訊號、第二驅動訊號以及第四電壓發光。

本揭示內容之一實施方式係關於一種顯示裝置。顯示裝置包含一資料寫入電晶體、一第一驅動電晶體以及一第二驅動電晶體。資料寫入電晶體包含一控制端、一第一端以及一第二端。資料寫入電晶體的控制端接收一第一驅動訊號。資料寫入電晶體的第一端接收一資料訊號。第一驅動電晶體包含一控制端、一第一端以及一第二端。第一驅動電晶體的控制端耦接資料寫入電晶體的第二端。第一驅動電晶體的第一端接收一第二驅動訊號。第一驅動電晶體的第一端與第一驅動電晶體的控制端透過一電容耦接。第一驅動電晶體依據資料訊號以及第二驅動訊號產生一驅動電流。第二驅動電晶體包含一控制端、一第一端以及一第二端。第二驅動電晶體的控制端接收一第三驅動訊號。第二驅動電晶體的第一端耦接第一驅動電晶體的第二端。第二驅動電晶體依據第三驅動訊號導通，以協同第一驅動電晶體提供驅動電流給一發光單元。

綜上所述，透過應用上述一實施例，可簡化顯示裝置的設計且有利於顯示裝置的窄邊化。

100、500‧‧‧顯示裝置

110‧‧‧顯示區

1102‧‧‧像素電路

120‧‧‧源極驅動器

130、140、530‧‧‧驅動器

200、300、600‧‧‧移位暫存電路

150‧‧‧電源供應電路

160‧‧‧電路板

VGH、OVDD、VREF、OVSS、VGL、V2、V3‧‧‧電壓

CKOUT、CKRST‧‧‧控制訊號

DATA、DATA0‧‧‧資料訊號

SNL[0]、SNL[1]、SNL[2]、GN[1]、GN[2]、GN[3]、GN[i]、SNR[0]、SNR[1]、SNR[2]、AO[1]、AO[2]、AO[3]、AO[j]、SN[0]、SN[1]、SN[2]、SN[3]、SN[i]、AO[1]、AO[2]、AO[3]、AO[i]‧‧‧驅動訊號

130[1]、130[2]、130[3]、130[i]、140[1]、140[2]、1430[3]、140[j]、530[1]、530[2]、530[3]、530[i]‧‧‧移位暫存電路

L0‧‧‧發光單元

B‧‧‧部分電路

C3、C6、C7‧‧‧電容

K1、K2、K3、K4、K5、K6、Q1、Q2、Q3、Q4、Q5、Q6、Q7、Q8‧‧‧電晶體

CK‧‧‧時脈訊號

BT、N3、BT3、BT6、N7、N8、R1、R2、R3‧‧‧節點

Y1、Y2、Y3、Y4、Y5、Y6、‧‧‧期間

U0‧‧‧資料寫入電晶體

U1、U2‧‧‧驅動電晶體

Id‧‧‧驅動電流

T1‧‧‧重置期間

T2‧‧‧資料寫入期間

T3‧‧‧發光期間

為讓本揭示之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：第1圖是依照本揭示一些實施例所繪示的一種顯示裝置的示意圖；第2圖是依照本揭示一些實施例所繪示的一種移位暫存電路的電路圖；第3圖是依照本揭示一些實施例所繪示的一種移位暫存電路的電路圖；第4圖是依照本揭示一些實施例所繪示的第2圖以及第3圖的移位暫存電路中不同訊號的時序圖；第5圖是依照本揭示一些實施例所繪示的一種顯示裝置的示意圖；第6圖是依照本揭示一些實施例所繪示的一種移位暫存電路的電路圖；第7A~7D圖是依照本揭示一些實施例所繪示第1圖的顯示裝置的兩驅動器與像素電路的操作示意圖；以及第8圖是依照本揭示一些實施例所繪示的第7A~7D圖中不同訊號的時序圖。

下文係舉實施例配合所附圖式作詳細說明，但所提供之實施例並非用以限制本揭示所涵蓋的範圍，而結構運作之描述非用以限制其執行之順序，任何由元件重新組合之結構，所產生具有均等功效的裝置，皆為本揭示所涵蓋的範圍。另外，圖式僅以說明為目的，並未依照原尺寸作圖。為使便於理解，下述說明中相同元件或相似元件將以相同之符號標示而言明。

在全篇說明書與申請專利範圍所使用之用詞(terms)，除有特別註明外，通常具有每個用詞使用在此領域中、在此揭露之內容中與特殊內容中的平常意義。

關於本文中所使用之『第一』、『第二』、『第三』...等，並非特別指稱次序或順位的意思，亦非用以限定本揭示，其僅僅是為了區別以相同技術用語描述的元件或操作而已。

在本文中所使用的用詞『包含』、『包括』、『具有』、『含有』等等，均為開放性的用語，即意指包含但不限於。

在本文中所使用的用詞『耦接』亦可指『電性耦接』，且用詞『連接』亦可指『電性連接』。『耦接』及『連接』亦可指二個或多個元件相互配合或相互互動。

請參考第1圖。第1圖是依照本揭示一些實施例所繪示的一種顯示裝置100的示意圖。在一些實施例中，顯示裝置100包含顯示區110、源極驅動器120、第一驅動器130、第二驅動器140、電源供應電路150以及電路板160。在一些實施例中，第一驅動器130及/或第二驅動器140是閘極驅動器。

在一些實施例中，顯示區110包含複數個像素(pixel)。該些像素以陣列形式排列。各個像素包含像素電路1102。像素電路1102包含發光單元(例如：第7A圖中的發光單元L0)。發光單元L0例如是發光二極體(LED)、有機發光二極體(OLED)或其他發光元件。關於像素電路1102的實現方式將於後段進行敘述。

為易於理解的目的，第1圖僅繪示一個像素電路1102。顯示區110中像素電路1102的各種數量皆在本揭示內容的考量範圍內。

在一些實施例中，源極驅動器120提供資料訊號DATA給像素電路1102。在一些實施例中，資料訊號DATA為資料電壓，資料電壓的電壓值將影響發光單元L0的發光亮度。在一些實施例中，源極驅動器120輸出電壓VGH(例如：第一電壓)、控制訊號CKOUT以及電壓VREF(例如：第三電壓)。

在一些實施例中，源極驅動器120包含數位類比轉換器(圖未示)、時序控制器(timing controller；TCON)(圖未示)以及控制調變器(圖未示)。在一些實施例中，資料訊號DATA由數位類比轉換器輸出，電壓VGH以及控制訊號CKOUT由時序控制器輸出，電壓VREF由控制調變器輸出，但本揭示內容不以上述為限制。

在一些實施例中，第一驅動器130接收電壓VGH以及控制訊號CKOUT。第一驅動器130依據電壓VGH以及控制訊號CKOUT輸出第一驅動訊號(例如：驅動訊號GN[1]~GN[i])給顯示區110中的像素電路1102。

在一些實施例中，第一驅動器130包含i級移位暫存電路130[1]~130[i]，其中i為正整數。該些移位暫存電路分別輸出驅動訊號GN[1]~GN[i]至顯示區110，以驅動顯示區110中的該些像素電路1102。

在一些實施例中，第1級移位暫存電路130[1]輸出驅動訊號SNL[1]至第2級移位暫存電路，以驅動第2級移位暫存電路130[2]。第2級移位暫存電路130[2]輸出驅動訊號SNL[2]至第3級移位暫存電路130[3]，以驅動第3級移位暫存電路130[2]。以此類推。在一些實施例中，驅動訊號實質上等於相應的驅動訊號。舉例而言，驅動訊號GN[1]實質上等於驅動訊號SNL[1]，驅動訊號GN[2]實質上等於驅動訊號SNL[2]。以此類推。

在一些實施例中，電源供應電路150輸出電壓OVDD(例如：第二電壓)給第二驅動器140，且輸出電壓OVSS(例如：第四電壓)給顯示區110的像素電路1102。在一些實施例中，電源供應電路150設置於電路板160上。電源供應電路150例如是電源積體電路(power IC)。電路板160例如是軟性電路板(flexible printed circuit board；FPCB)或是電路板(printed circuit board；PCB)。在一些其他的實施例中，電源供應電路150並非設置於電路板160上，而是設置於系統端。在一些實施例中，電壓OVDD高於電壓VREF。如此，產生電壓OVDD的驅動電流大於產生電壓VREF的驅動電流。當欲產生較大的驅動電流時，需要較大尺寸的驅動電晶體。在一些實施例中，由於電壓OVDD並非來自源極驅動器120，可使得有較大尺寸的高壓電晶體並非設置於源極驅動器120中。如此，極驅動電路120的晶片尺寸得以縮小。這將有利於顯示裝置100的窄邊化。在一些其他的實施例中，電壓OVDD以及電壓OVSS亦可來自源極驅動器120。

在一些實施例中，第二驅動器140接收電壓VREF以及電壓OVDD。第二驅動器140依據電壓VREF以及電壓OVDD輸出第二驅動訊號(例如：驅動訊號AO[1]~AO[j])給像素電路1102。在一些實施例中，發光單元L0將依據相應的資料訊號DATA、相應的第一驅動訊號、相應的第二驅動訊號以及電壓OVSS發光，以達到顯示的目的。

在一些實施例中，第二驅動器140包含j級移位暫存電路140[1]~140[j]，其中j為大於零的正整數。每一級移位暫存電路分別輸出驅動訊號AO[1]~AO[j]至顯示區110，以驅動顯示區110中的該些像素電路1102。

在一些實施例中，第二驅動器140更接收電壓VGH以及控制訊號CKOUT，以產生用以驅動下一級移位暫存電路的驅動訊號。舉例而言，第1級移位暫存電路 140[1]輸出驅動訊號SNR[1]至第2級移位暫存電路140[2]，以驅動第2級移位暫存電路。第2級移位暫存電路140[2]輸出驅動訊號SNR[2]至第3級移位暫存電路140[3]，以驅動第3級移位暫存電路140[3]。以此類推。

在一些實施例中，第一驅動器130是數位模式(digital-mode)的驅動器。舉例而言，由第一驅動器130輸出的驅動訊號GN[1]~GN[i]具有兩個電壓位準(例如：電壓VGH以及電壓VGL)。在一些實施例中，由數位模式驅動器所輸出的驅動訊號GN[1]~GN[i]提供至像素電路1102中驅動電晶體的閘極端。在一些實施例中，電壓VGH具有高位準，而電壓VGL具有低位準。舉例而言，電壓VGH的位準高於電壓VGL的位準。

在一些實施例中，第二驅動器140是類比模式(analog-mode)的驅動器。舉例而言，由第二驅動器140輸出的驅動訊號AO[1]~AO[j]可具有多個電壓位準(例如：電壓OVDD以及電壓OVSS，但電壓OVDD可被設定成不同的電壓)。在一些實施例中，由類比模式驅動器所輸出的驅動訊號AO[1]~AO[j]提供至像素電路1102中驅動電晶體的源極端或汲極端，且透過一電容被提供至驅動電晶體的閘極端。

上述顯示裝置100的實現方式僅用以示例的目的。顯示裝置100的各種實現方式皆在本揭示內容的考量範圍內。

以下將針對第一驅動器130以及第二驅動器 140如何產生該些驅動訊號進行敘述。

請參考第2圖以及第3圖。第2圖是依照本揭示一些實施例所繪示的一種移位暫存電路200的電路圖。第3圖是依照本揭示一些實施例所繪示的一種移位暫存電路300的電路圖。在一些實施例中，移位暫存電路200用以實現第1圖中的第一驅動器130中的各個移位暫存電路(例如：移位暫存電路130[1])。移位暫存電路300用以實現第1圖中的第二驅動器140中的各個移位暫存電路(例如：移位暫存電路140[1])。

以第2圖示例而言，移位暫存電路200包含電容C3、電晶體K1、電晶體K2、電晶體K3、電晶體K4、電晶體K5以及電晶體K6。上述該些電晶體之各者包含第一端、第二端以及控制端。控制端例如是閘極端。第一端或第二端例如是源極/汲極端。在一些實施例中，上述該些電晶體是以P型薄膜電晶體實現，但本揭示內容不以此為限制。電容C3包含第一端以及第二端。電晶體K1的第一端耦接電晶體K2的控制端於節點BT3，且電晶體K1的第二端接收驅動訊號SNL[0]。電晶體K1的控制端耦接電晶體K1的第二端。藉由將電晶體K1的控制端耦接至其第二端，電晶體K1形成二極體連接電晶體(diode-connected transistor)。以二極體連接電晶體實現的電晶體K1可降低雜訊。電晶體K2的第一端接收電壓VGH，且電晶體K2的第二端耦接電晶體K3的第一端。電晶體K3的第二端耦接電晶體K3的控制端，且電晶體K3的控制端接收控制訊號CKRST。電容C3 的第一端接收電壓VGH，且電容C3的第二端耦接電晶體K3的第一端。電晶體K4的第一端接收電壓VGH，且電晶體K4的控制端耦接電晶體K2的第二端。電晶體K5的第一端接收電壓VGH，且電晶體K5的控制端耦接電晶體K4的控制端。電晶體K6的第一端接收控制訊號CKOUT，電晶體K6的控制端耦接電晶體K2的控制端以及電晶體K4的第二端，且電晶體K6的第二端耦接電晶體K5的第二端於節點N3。節點N3用以輸出電壓VGH或控制訊號CKOUT作為驅動訊號SNL[1]。

以第3圖示例而言，移位暫存電路300包含電容C6、電晶體Q1、電晶體Q2、電晶體Q3、電晶體Q4、電晶體Q5、電晶體Q6、電晶體Q7以及電晶體Q8。上述該些電晶體之各者包含第一端、第二端以及控制端。控制端例如是閘極端。第一端或第二端例如是源極/汲極端。電容C6包含第一端以及第二端。電晶體Q1的第一端耦接電晶體Q2的控制端於節點BT6，電晶體Q1的控制端耦接電晶體Q1的第二端，且電晶體Q1的第二端接收驅動訊號SNR[0]。電晶體Q2的第一端接收電壓VGH，且電晶體Q2的第二端耦接電晶體Q3的第一端。電晶體Q3的第二端耦接電晶體Q3的控制端，且電晶體Q3的控制端接收控制訊號CKRST。電容C6的第一端接收電壓VGH，且電容C6的第二端耦接電晶體Q3的第一端。電晶體Q4的第一端接收電壓VGH，且電晶體Q4的控制端耦接電晶體Q2的第二端。電晶體Q5的第一端接收電壓VGH，且電晶體Q5的控制端耦接電晶體Q4的控制端。電晶體Q6的第一端接收控制訊號CKOUT，電晶體Q6的控制端耦接電晶體Q2的控制端以及電晶體Q4的第二端，且電晶體Q6的第二端耦接電晶體Q5的第二端於節點N7。節點N7用以輸出電壓VGH或控制訊號CKOUT作為驅動訊號SNR[1]。電晶體Q7的第一端接收電壓OVDD，電晶體Q7的控制端耦接電晶體Q5的控制端。電晶體Q8的第一端接收電壓VREF，電晶體Q8的控制端耦接電晶體Q6的控制端。電晶體Q8的第二端耦接電晶體Q7的第二端於節點N8。節點N8用以輸出電壓OVDD或電壓VREF作為驅動訊號AO[1]。

在一些實施例中，以二極體方式實現的電晶體K1(或Q1)可降低雜訊。舉例而言，電晶體K1(或Q1)為P型薄膜電晶體。電晶體K1(或Q1)的閘極端與電晶體K1(或Q1)的源極端之間存在寄生電容。此電容可抑制高頻訊號，以避免雜訊灌入電路當中。

請參考第4圖。第4圖是依照本揭示一些實施例所繪示的第2圖以及第3圖的移位暫存電路200以及300中不同訊號的時序圖。

以下請一併參考第2圖以及第4圖。

在期間Y1，由於驅動訊號SNL[0]實質等於電壓VGL，因此電晶體K1導通。驅動訊號SNL[0]透過電晶體K1傳輸至節點BT3。位於節點BT3的電壓實質等於電壓V2。在一些實施例中，電壓V2實質等於(電壓VGL+電壓VT1)。電壓VT1為電晶體K1的臨界電壓。電晶體K6依據電壓V2導通。控制訊號CKOUT經由電晶體K6傳輸至節點N3。由於控制訊號CKOUT實質等於電壓VGH，因此驅動訊號SNL[1]實質等於電壓VGH。

在期間Y2，由於驅動訊號SNL[0]實質等於電壓VGH，因此電晶體K1截止。位於節點BT3的電壓實質等於電壓V3。在一些實施例中，電壓V3實質等於(電壓VGL+電壓VT1)-(電壓VGH-電壓VGL)。電晶體K6依據電壓V3導通。控制訊號CKOUT經由電晶體K6傳輸至節點N3。由於控制訊號CKOUT實質等於電壓VGL，因此驅動訊號SNL[1]實質等於電壓VGL。

在期間Y3，由於控制訊號CKRST實質等於電壓VGL，因此電晶體K3導通。控制訊號CKRST經由電晶體K3傳輸至電晶體K4的控制端以及電晶體K5的控制端。由於控制訊號CKRST實質等於電壓VGL，因此電晶體K4以及電晶體K5導通。電壓VGH經由電晶體K4傳輸至電晶體K6的控制端。電壓VGH經由電晶體K5傳輸至節點N3。如此，驅動訊號SNL[1]實質等於電壓VGH。

在期間Y4，由於控制訊號CKRST實質等於電壓VGH，因此電晶體K3截止。由於電晶體K5的控制端仍實質等於電壓VGL，因此電晶體K5導通。電壓VGH經由電晶體K5傳輸至節點N3。如此，驅動訊號SNL[1]實質等於電壓VGH。

在期間Y5，由於位於節點BT3的電壓實質等於電壓VGH，因此電晶體K6截止。如此，控制訊號CKOUT 不影響到驅動訊號SNL[1]。驅動訊號SNL[1]實質等於電壓VGH。

在期間Y6，由於控制訊號CKRST實質等於電壓VGL，因此電晶體K3導通。控制訊號CKRST經由電晶體K3傳輸至電晶體K4的控制端以及電晶體K5的控制端。由於控制訊號CKRST實質等於電壓VGL，因此電晶體K4以及電晶體K5導通。電壓VGH經由電晶體K4傳輸至電晶體K6的控制端。電壓VGH經由電晶體K5傳輸至節點N3。如此，驅動訊號SNL[1]實質等於電壓VGH。

以下請一併參考第3圖以及第4圖。由於移位暫存電路300的部分電路與移位暫存電路200具有相同或相似的電路架構。相似的部分於此不再贅述。

在期間Y1，由於驅動訊號SNR[0]實質等於電壓VGL，因此電晶體Q1導通。驅動訊號SNR[0]透過電晶體Q1傳輸至節點BT6。位於節點BT6的電壓實質等於電壓V2。在一些實施例中，電壓V2實質等於(電壓VGL+電壓VT2)。電壓VT2為電晶體Q1的臨界電壓。電晶體Q8依據電壓V2導通。電壓VREF經由電晶體Q8傳輸至節點N8。如此，驅動訊號AO[1]實質等於電壓VREF。

在期間Y2，由於驅動訊號SNR[0]實質等於電壓VGH，因此電晶體Q1截止。位於節點BT6的電壓實質等於電壓V3。在一些實施例中，電壓V3實質等於(電壓VGL+電壓VT2)-(電壓VGH-電壓VGL)。電晶體Q8依據電壓V3導通。電壓VREF經由電晶體Q8傳輸至節點N8。如此，驅動訊號AO[1]實質等於電壓VREF。

在期間Y3，由於控制訊號CKRST實質等於電壓VGL，因此電晶體Q3導通。控制訊號CKRST經由電晶體Q3傳輸至電晶體Q7的控制端。由於控制訊號CKRST實質等於電壓VGL，因此電晶體Q7導通。電壓OVDD經由電晶體Q7傳輸至節點N8。如此，驅動訊號AO[1]實質等於電壓OVDD。

在期間Y4，由於控制訊號CKRST實質等於電壓VGH，因此電晶體Q3截止。由於電晶體Q7的控制端仍實質等於電壓VGL，因此電晶體Q7導通。電壓OVDD經由電晶體Q7傳輸至節點N8。如此，驅動訊號AO[1]實質等於電壓OVDD。

在期間Y5，由於位於節點BT6的電壓實質等於電壓VGH，因此電晶體Q8截止。如此，電壓VREF不影響到驅動訊號AO[1]。驅動訊號AO[1]實質等於電壓OVDD。

在期間Y6，由於控制訊號CKRST實質等於電壓VGL，因此電晶體Q3導通。控制訊號CKRST經由電晶體Q3傳輸至電晶體Q7的控制端。由於控制訊號CKRST實質等於電壓VGL，因此電晶體Q7導通。電壓OVDD經由電晶體Q7傳輸至節點N8。如此，驅動訊號AO[1]實質等於電壓OVDD。

請參考第5圖。第5圖是依照本揭示一些實施例所繪示的一種顯示裝置500的示意圖。為了易於理解之目的，第5圖中與第1圖中相似的元件將指定相同的標號。

以下僅針對第5圖與第1圖中相異處進行敘述。其他部分請參考前述實施例。

以第5圖示例而言，顯示裝置500包含第一驅動器530。在一些實施例中，第一驅動器530是閘極驅動器。在一些進一步的實施例中，第一驅動器530是混合模式(mixed-mode)的閘極驅動器。在一些實施例中，第一驅動器530接收電壓VGH、電壓OVDD、電壓VREF以及控制訊號CKOUT，以輸出驅動訊號SN[1]~SN[i]以及驅動訊號AO[1]~AO[i]給像素電路1102。

在一些實施例中，第一驅動器530包含i級移位暫存電路530[1]~530[i]，其中i為大於零的正整數。該些移位暫存電路分別輸出驅動訊號SN[1]~SN[i]及驅動訊號AO[1]~AO[i]至顯示區110，以驅動顯示區110中的該些像素電路1102。

在一些實施例中，第1級移位暫存電路530[1]輸出SN[1]至第2級移位暫存電路530[2]，以驅動第2級移位暫存電路530[2]。第2級移位暫存電路530[2]輸出驅動訊號SN[2]至第3級移位暫存電路530[3]，以驅動第3級移位暫存電路530[3]。以此類推。

在一些實施例中，源極驅動器120提供電壓VGH、控制訊號CKOUT以及電壓VREF給第一驅動器530。在一些實施例中，電源供應電路150提供電壓OVDD給第一驅動器530。

在一些實施例中，像素電路1102中的發光單元 (例如：第7A圖中的發光單元L0)依據資料訊號DATA、驅動訊號SN、驅動訊號AO以及電壓OVSS發光。

上述顯示裝置500的實現方式僅用以示例的目的。顯示裝置500的各種實現方式皆在本揭示內容的考量範圍內。

在一些實施例中，顯示裝置500包含兩個第一驅動器530，以對同一個像素電路1102或像素電路1102中同一個驅動電晶體進行雙驅動操作。兩個第一驅動器530可設置在像素電路1102的同一側或不同側。在一些實施例中，顯示裝置500除了包含一個第一驅動器530之外，顯示裝置500更包含一個第一驅動器130(例如：數位模式驅動器)。在一些實施例中，顯示裝置500除了包含一個第一驅動器530之外，顯示裝置500更包含一個第二驅動器140(例如：類比模式驅動器)。

請參考第6圖。第6圖是依照本揭示一些實施例所繪示的一種移位暫存電路600的電路圖。在一些實施例中，移位暫存電路600用以實現第5圖中的第一驅動器530中的各個移位暫存電路(例如：移位暫存電路530[1])。

在一些實施例中，第6圖的移位暫存電路600與第3圖的移位暫存電路300具有相同或相似的電路架構。故，第6圖的移位暫存電路600的電路操作於此不再贅述。

在顯示裝置100以及顯示裝置500中，可避免額外設置共享電路於驅動器的外部。如此，可簡化整體設計且降低成本。

請參考第7A~7D圖以及第8圖。第7A~7D圖是依照本揭示一些實施例所繪示第1圖的顯示裝置100的第一驅動器130以及第二驅動器140與像素電路1102的操作示意圖。第8圖是依照本揭示一些實施例所繪示的第7A~7D圖中不同訊號的時序圖。為了以較佳的方式理解本揭示內容，第7A~7D圖的操作將搭配第8圖進行討論，但本揭示內容不以此為限制。

如前所述，在一些實施例中，第一驅動器130接收電壓VGH以及控制訊號CKOUT，且輸出驅動訊號S1或驅動訊號S2給像素電路1102。在一些實施例中，顯示裝置100其中一級包含兩個第一驅動器130。一個第一驅動器130輸出驅動訊號S1，且另一個第一驅動器130輸出驅動訊號S2。在一些實施例中，第二驅動器140接收電壓OVDD以及電壓VREF，且輸出驅動訊號AO給像素電路1102。

如前所述，在一些實施例中，顯示區110包含複數個像素。各個像素包含一個像素電路1102。為了易於理解的目的，第1、5、7A~7D圖皆僅繪示出一個像素電路1102。

在一些實施例中，像素電路1102包含資料寫入電晶體U0、驅動電晶體U1、驅動電晶體U2、電容C7以及發光單元L0。上述該些電晶體之各者包含第一端、第二端以及控制端。控制端例如是閘極端。第一端或第二端例如是源極/汲極端。在一些實施例中，上述該些電晶體是以P型薄膜電晶體實現，但本揭示內容不以此為限制。電容C7 包含第一端以及第二端。

以第7A圖示例而言，資料寫入電晶體U0的第一端接收資料訊號DATA，資料寫入電晶體U0的控制端接收驅動訊號S1，且資料寫入電晶體U0的第二端耦接驅動電晶體U1的控制端於節點R1。驅動電晶體U1的第一端耦接電容C7的第一端於節點R2且接收驅動訊號AO。電容C7的第二端耦接驅動電晶體U1的控制端於節點R1。等效而言，驅動電晶體U1的第一端以及驅動電晶體U1的控制端透過電容C7耦接。驅動電晶體U2的第一端耦接驅動電晶體U1的第二端於節點R3，驅動電晶體U2的控制端接收驅動訊號S2，且驅動電晶體U2的第二端耦接發光單元L0的陽極端。發光單元L0的陰極端接收電壓OVSS。

在一些實施例中，驅動電晶體U1依據資料訊號DATA以及驅動訊號S1產生驅動電流Id(例如：第7D圖)。在一些實施例中，驅動電晶體U2依據驅動訊號S2導通，以協同驅動電晶體U1提供驅動電流Id給發光單元L0。以下將針對此部分進行詳述。

如第7B圖以及第8圖所示，在重置期間T1，驅動訊號S2對應電壓VGL，驅動訊號S1對應電壓VGH，且第二驅動器140輸出電壓VREF作為驅動訊號AO。由於驅動訊號S1對應電壓VGH，因此資料寫入電晶體U0截止。由於驅動訊號S2對應電壓VGL，因此驅動電晶體U2導通。

前一個資料訊號(例如：DATA0)在前一次資料寫入期間傳輸至節點R1，使得節點R1在重置期間T1的電壓實質等於[DATA0-(OVDD-VREF)]。如此，使得驅動電晶體U1導通。在驅動電晶體U1以及驅動電晶體U2皆導通的情況下，電壓VREF(驅動訊號AO)透過驅動電晶體U1以及驅動電晶體U2傳輸至發光單元L0的陽極端。在一些實施例中，電壓VREF的位準低於電壓OVSS的位準。也就是說，發光單元L0的陽極端的電壓低於發光單元L0的陰極端的電壓(例如：電壓OVSS)，以避免發光單元L0誤發亮。如此，畫素電路1102即完成重置操作。

如第7C圖以及第8圖所示，在資料寫入期間T2，驅動訊號S2對應電壓VGH，驅動訊號S1對應電壓VGL，且第二驅動器140輸出電壓VREF作為驅動訊號AO。由於驅動訊號S1對應電壓VGL，因此資料寫入電晶體U0導通。在資料寫入電晶體U0導通的情況下，資料訊號DATA透過資料寫入電晶體U0傳輸至節點R1。也就是說，位於節點R1的電壓實質等於資料訊號DATA。由於驅動訊號S2對應電壓VGH，因此驅動電晶體U2截止。

如第7D圖以及第8圖所示，在發光期間T3，驅動訊號S2對應電壓VGL，且驅動訊號S1對應電壓VGH。由於驅動訊號S1對應電壓VGH，因此資料寫入電晶體U0截止。由於驅動訊號S2對應電壓VGL，因此驅動電晶體U2導通。另外，第二驅動器140輸出電壓OVDD作為驅動訊號AO，因此位於節點R2的的電壓實質等於OVDD。如此，位於節點R2的電壓變化為(OVDD-VREF)。此電壓變化將會透過電容C7耦合至節點R1，使得位於節點R1的電壓實質等於DATA+(OVDD-VREF)。如此一來，驅動電晶體U1的源極端與閘極端之間的跨壓(Vsg)實質等於[OVDD-(DATA+OVDD-VREF)]=(-DATA+VREF)。

一般而言，P型電晶體所能提供的驅動電流Id將遵守以下公式：驅動電流Id=k(Vsg-Vth)²，k為相關於驅動電晶體U1的元件特性的一常數，Vth為驅動電晶體U1的臨界電壓。

將上述驅動電晶體U1的跨壓(Vsg)代入上述驅動電流Id的公式，可得到驅動電流Id。驅動電流Id實質等於k[(-DATA+VREF)-Vth]²。由此可知，驅動電流Id將相關於資料訊號DATA，但不受到電壓OVDD的影響。

在一些實施例中，若電壓OVDD未被消除，電壓OVDD將影響到驅動電流Id的電流量，且驅動電流Id的電流量將會影響發光單元L0的亮度。這可能會使得整個顯示面板的均勻度不佳。在上述實施例中，藉由消除電壓OVDD，可使得驅動電流Id不受到電壓OVDD的影響，進而維持整個顯示面板的均勻度。

在一些實施例中，藉由第一驅動器130以及第二驅動器140輸出驅動訊號S1、驅動訊號S2以及驅動訊號AO以控制像素電路1102中的電晶體，可簡化像素電路1102內部的電路設計。

雖然本揭示已以實施方式揭露如上，然其並非用以限定本揭示，任何本領域具通常知識者，在不脫離本揭示之精神和範圍內，當可作各種之更動與潤飾，因此本揭示之保護範圍當視後附之申請專利範圍所界定者為準。

Claims

一種顯示裝置，包含：一像素電路，包含一發光單元；一源極驅動器，提供一資料訊號給該像素電路；一第一驅動器，接收一第一電壓以及至少一控制訊號，且輸出一第一驅動訊號給該像素電路；以及一第二驅動器，接收該第一電壓、一第二電壓、一第三電壓以及該至少一控制訊號，且輸出一第二驅動訊號給該像素電路，其中該發光單元依據該資料訊號、該第一驅動訊號、該第二驅動訊號以及一第四電壓發光，該源極驅動器輸出該第一電壓以及該至少一控制訊號給該第一驅動器，且輸出該第一電壓、該第二電壓、該第三電壓以及該至少一控制訊號給該第二驅動器。
如請求項1所述的顯示裝置，更包含：一電源供應電路，用以輸出該第二電壓給該第二驅動器，且輸出該第四電壓給該像素電路。
如請求項1所述的顯示裝置，其中該第一驅動器包含：一第一電容，接收該第一電壓；一第一電晶體，包含一第一端；一第二電晶體，包含一第一端、一第二端以及一控制端，該第二電晶體的該控制端耦接該第一電晶體的該第一端，該第二電晶體的該第一端接收該第一電壓；一第三電晶體，耦接該第二電晶體的該第二端以及該第一電容；一第四電晶體，包含一控制端，該第四電晶體的該控制端耦接該第二電晶體的該第二端；一第五電晶體，包含一控制端，該第五電晶體的該控制端耦接該第四電晶體的該控制端且接收該第一電壓；以及一第六電晶體，包含一控制端，該第六電晶體的該控制端耦接該第二電晶體的該控制端且接收該至少一控制訊號，其中該第五電晶體耦接該第六電晶體於一第一節點，以於該第一節點輸出該第一電壓或該至少一控制訊號作為該第一驅動訊號。
如請求項1所述的顯示裝置，其中該第二驅動器包含：一第一電容，接收該第一電壓；一第一電晶體，包含一第一端；一第二電晶體，包含一第一端、一第二端以及一控制端，該第二電晶體的該控制端耦接該第一電晶體的該第一端，該第二電晶體的該第一端接收該第一電壓；一第三電晶體，耦接該第二電晶體的該第二端以及該第一電容；一第四電晶體，包含一控制端，該第四電晶體的該控制端耦接該第二電晶體的該第二端；一第五電晶體，包含一控制端，該第五電晶體的該控制端耦接該第四電晶體的該控制端且接收該第一電壓；一第六電晶體，包含一控制端，該第六電晶體的該控制端耦接該第二電晶體的該控制端且接收該至少一控制訊號，其中該第五電晶體耦接該第六電晶體於一第一節點，以於該第一節點輸出該第一電壓或該至少一控制訊號作為該第一驅動訊號；一第七電晶體，包含一控制端，該第七電晶體的該控制端耦接該第五電晶體的該控制端且接收該第二電壓；以及一第八電晶體，包含一控制端，該第八電晶體的該控制端耦接該第六電晶體的該控制端且接收該第三電壓，其中該第七電晶體耦接該第八電晶體於一第二節點，以於該第二節點輸出該第二電壓或該第三電壓作為該第二驅動訊號。
一種顯示裝置，包含：一像素電路，包含一發光單元；一源極驅動器，提供一資料訊號給該像素電路；以及一第一驅動器，接收一第一電壓、一第二電壓、一第三電壓以及至少一控制訊號，且輸出一第一驅動訊號以及一第二驅動訊號給該像素電路，其中該發光單元依據該資料訊號、該第一驅動訊號、該第二驅動訊號以及一第四電壓發光，該源極驅動器輸出該第一電壓、該第二電壓、該第三電壓以及該至少一控制訊號給該第一驅動器。
如請求項5所述的顯示裝置，其中該第一驅動器包含：一第一電容，接收該第一電壓；一第一電晶體，包含一第一端；一第二電晶體，包含一第一端、一第二端以及一控制端，該第二電晶體的該控制端耦接該第一電晶體的該第一端，該第二電晶體的該第一端接收該第一電壓；一第三電晶體，耦接該第二電晶體的該第二端以及該第一電容；一第四電晶體，包含一控制端，該第四電晶體的該控制端耦接該第二電晶體的該第二端；一第五電晶體，包含一控制端，該第五電晶體的該控制端耦接該第四電晶體的該控制端且接收該第一電壓；一第六電晶體，包含一控制端，該第六電晶體的該控制端耦接該第二電晶體的該控制端且接收該至少一控制訊號，其中該第五電晶體耦接該第六電晶體於一第一節點，以於該第一節點輸出該第一電壓或該至少一控制訊號作為該第一驅動訊號；一第七電晶體，包含一控制端，該第七電晶體的該控制端耦接該第五電晶體的該控制端且接收該第二電壓；以及一第八電晶體，包含一控制端，該第八電晶體的該控制端耦接該第六電晶體的該控制端且接收該第三電壓，其中該第七電晶體耦接該第八電晶體於一第二節點，以於該第二節點輸出該第二電壓或該第三電壓作為該第二驅動訊號。
一種顯示裝置，包含：一像素電路，包含：一資料寫入電晶體，包含一控制端、一第一端以及一第二端，該資料寫入電晶體的該控制端接收一第一驅動訊號，且該資料寫入電晶體的該第一端接收一資料訊號；一第一驅動電晶體，包含一控制端、一第一端以及一第二端，該第一驅動電晶體的該控制端耦接該資料寫入電晶體的該第二端，該第一驅動電晶體的該第一端接收一第二驅動訊號，該第一驅動電晶體的該第一端與該第一驅動電晶體的該控制端透過一電容耦接，該第一驅動電晶體依據該資料訊號以及該第二驅動訊號產生一驅動電流；以及一第二驅動電晶體，包含一控制端、一第一端以及一第二端，該第二驅動電晶體的該控制端接收一第三驅動訊號，該第二驅動電晶體的該第一端耦接該第一驅動電晶體的該第二端，該第二驅動電晶體依據該第三驅動訊號導通，以協同該第一驅動電晶體提供該驅動電流給一發光單元；一第一驅動器，接收一第一電壓及至少一控制訊號，且該第一驅動器輸出該第一驅動訊號給該資料寫入電晶體或輸出該第三驅動訊號給該第二驅動電晶體；以及一第二驅動器，接收一第二電壓以及一第三電壓，且輸出該第二驅動訊號給該第一驅動電晶體。
如請求項7所述的顯示裝置，更包含：一源極驅動器，輸出該第一電壓以及該至少一控制訊號給該第一驅動器，且輸出該第三電壓給該第二驅動器。