TWI699577B - 畫素結構 - Google Patents

畫素結構 Download PDF

Info

Publication number
TWI699577B
TWI699577B TW107135299A TW107135299A TWI699577B TW I699577 B TWI699577 B TW I699577B TW 107135299 A TW107135299 A TW 107135299A TW 107135299 A TW107135299 A TW 107135299A TW I699577 B TWI699577 B TW I699577B
Authority
TW
Taiwan
Prior art keywords
terminal
transistor
capacitor
coupled
receiving
Prior art date
Application number
TW107135299A
Other languages
English (en)
Other versions
TW202014766A (zh
Inventor
鄭貿薰
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW107135299A priority Critical patent/TWI699577B/zh
Priority to CN201811582131.XA priority patent/CN109377946B/zh
Publication of TW202014766A publication Critical patent/TW202014766A/zh
Application granted granted Critical
Publication of TWI699577B publication Critical patent/TWI699577B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes

Abstract

本揭示文件提出一種畫素結構，包含第一電容、第二電容、第一電晶體、第二電晶體、第三電晶體、第四電晶體、資料寫入電路、重置電路以及發光二極體。第一電晶體可接收第一系統電壓與發光訊號。第二電晶體耦接第一電晶體、第一與第二電容並輸出驅動電流。第三電晶體接收第一掃描訊號與第一參考電壓。第四電晶體耦接第二電晶體、第二電容與第三電晶體，並接收第二掃描訊號。資料寫入電路將資料訊號輸入至第一電容。重置電路將第二參考電壓輸入至第一與第二電容。發光二極體耦接第二與第四電晶體及第二系統電壓，前述驅動電流流經發光二極體。

Description

畫素結構
本揭示文件係有關於一種顯示裝置，且特別是有關於一種顯示裝置的畫素結構。
有機發光顯示裝置的結構中具有許多電晶體，對於該結構的操作方式係透過掃描訊號來導通或關閉電晶體，以產生電流以驅動發光二極體，而使發光二極體發亮。然而，基於電晶體本身具有的元件特性會影響有機發光顯示裝置的顯示效果。舉例來說，電晶體會隨著製程上的些微差異或者使用的時間長短，造成每個電晶體之間臨界電壓不一致。
也就是說，電晶體彼此間臨界電壓不一致的特性，會使得顯示裝置的各個畫素在顯示上發生發光亮度不一致的問題。由於顯示裝置隨著解析度越高而需要使用更多個畫素，而無法逐一對所有電晶體作校正，進而無法有效率地克服顯示畫面上的各個畫素發光亮度不一致，所造成顯示品質低落的問題。
根據本揭示文件之一實施例揭示一種畫素結 構，此畫素結構包含第一電容、第二電容、第一電晶體、第二電晶體、第三電晶體、第四電晶體、資料寫入電路、重置電路以及發光二極體。第一電容其具有第一端以及第二端。第二電容具有第一端以及第二端，其中第二電容之第一端耦接第一電容之第二端。第一電晶體具有第一端用以接收第一系統電壓、閘極端用以接收發光訊號以及第二端耦接第一電容之第一端。第二電晶體具有第一端其耦接第一電晶體之第二端與第一電容之第一端、閘極端耦接第二電容之第二端以及第二端用以輸出驅動電流。第三電晶體具有第一端、閘極端用以接收第一掃描訊號以及第二端用以接收第一參考電壓，其中第三電晶體之第一端耦接第二電容之第二端以及第二電晶體之閘極端。第四電晶體具有第一端其耦接第二電晶體之第二端、閘極端用以接收第二掃描訊號、以及第二端其耦接第二電容之第二端以及第三電晶體之第一端。資料寫入電路用以將一資料訊號選擇性輸入至第一電容之第一端。重置電路用以將第二參考電壓選擇性輸入至第一電容之第二端以及第二電容之第一端。以及，發光二極體具有第一端其耦接第二電晶體的第二端與第四電晶體之第一端、以及第二端耦接至第二系統電壓，驅動電流流經發光二極體。
根據另一實施例，揭示一種畫素結構，此畫素結構包含第一電容、第二電容、第一電晶體、第二電晶體、第三電晶體、第四電晶體、資料寫入電路、重置電路以及發光二極體。第一電容具有第一端以及第二端。第二電容具有第一端以及第二端，其中第二電容之第一端耦接第一電容之第二端。第 一電晶體具有第一端用以接收第一系統電壓、閘極端用以接收一發光訊號以及第二端其耦接至第一電容之第一端。第二電晶體具有第一端其耦接第一電晶體之第二端以及第一電容之第一端、閘極端其耦接第二電容之第二端以及第二端用以輸出驅動電流。第三電晶體具有第一端、閘極端用以接收第一掃描訊號以及第二端用以接收第一參考電壓，其中第三電晶體之第一端耦接至第二電容之第二端以及第二電晶體之閘極端。第四電晶體具有第一端其耦接至第二電晶體之第二端、閘極端用以接收第二掃描訊號以及第二端其耦接至第二電容之第二端、第二電晶體之閘極端以及第三電晶體之第一端。資料寫入電路用以將資料訊號以及第二參考電壓選擇性輸入至第一電容之第二端以及第二電容之第一端。重置電路用以將第二參考電壓選擇性輸入至第一電容之第一端。以及，發光二極體具有第一端其耦接第二電晶體之第二端與第四電晶體之第一端、以及第二端耦接至第二系統電壓，驅動電流流經發光二極體。
為讓本揭示內容之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附符號之說明如下：
100:畫素結構
110:資料寫入電路
120:重置電路
130:發光二極體
C1:第一電容
C2:第二電容
T1:第一電晶體
T2:第二電晶體
T3:第三電晶體
T4:第四電晶體
T5:第五電晶體
T6:第六電晶體
T7:第七電晶體
T8:第八電晶體
S1:第一掃描訊號
S2:第二掃描訊號
S3:第三掃描訊號
S4:第四掃描訊號
EM:發光訊號
P1:第一時段
P2:第二時段
P3:第三時段
P4:第四時段
VDD:第一系統電壓
VSS:第二系統電壓
Vdata:資料訊號
VREF1:第一參考電壓
VREF2:第二參考電壓
以下詳細描述結合隨附圖式閱讀時，將有利於較佳地理解本揭示文件之態樣。應注意，根據說明上實務的需求，圖式中各特徵並不一定按比例繪製。實際上，出於論述清晰之目的，可能任意增加或減小各特徵之尺寸。
第1圖繪示根據本揭示文件一些實施例中一種畫素結構的電路示意圖。
第2圖繪示畫素結構之一操作實施例的訊號時序示意圖。
第3圖繪示在第一時段內時第1圖之畫素結構的操作狀態示意圖。
第4圖繪示在第二時段內時第1圖之畫素結構的操作狀態示意圖。
第5圖繪示在第三時段內時第1圖之畫素結構的操作狀態示意圖。
第6圖繪示在第四時段內時第1圖之畫素結構的操作狀態示意圖。
第7圖繪示根據本揭示文件另一些實施例中一種畫素結構的電路示意圖。
第8圖繪示另一些實施例中畫素結構之一操作實施例的訊號時序示意圖。
第9圖繪示根據本揭示文件另一些實施例中一種畫素結構的電路示意圖。
第10圖繪示根據本揭示文件另一些實施例中一種畫素結構的電路示意圖。
以下揭示內容提供許多不同實施例或實例，以便實施本發明之不同特徵。下文描述元件及排列之特定實例以簡化本發明。當然，該等實例僅為示例性且並不欲為限制性。舉例而言，以下描述中在第二特徵上方或第二特徵上形成第一特徵可包括以直接接觸形成第一特徵及第二特徵的實施例，且亦可包括可在第一特徵與第二特徵之間形成額外特徵使得第一 特徵及特徵可不處於直接接觸的實施例。另外，本發明可在各實例中重複元件符號及/或字母。此重複係出於簡明性及清晰之目的，且本身並不指示所論述之各實施例及/或配置之間的關係。
請參閱第1圖，其繪示根據本揭示文件一些實施例中一種畫素結構的電路示意圖。如第1圖所示，畫素結構100包含第一電容C1、第二電容C2、第一電晶體T1、第二電晶體T2、第三電晶體T3、第四電晶體T4、資料寫入電路110、重置電路120以及發光二極體130。
第一電容C1具有第一端以及第二端。第二電容C2具有第一端以及第二端。其中，第二電容C2的第一端係耦接到第一電容C1的第二端。
第一電晶體T1之第一端係用以接收第一系統電壓VDD，第一電晶體T1之閘極端用以接收發光訊號EM，第一電晶體T1之第二端耦接於第一電容C1的第一端。第二電晶體T2之第一端係耦接於第一電晶體T1的第二端與第一電容C1的第一端，第二電晶體T2之閘極端耦接於第二電容C2的第二端，第二電晶體T2之第二端用以輸出驅動電流。第三電晶體T3之第一端係耦接於第二電容C2的第二端以及第二電晶體T2的閘極端，第三電晶體T3之閘極端用以接收第一掃描訊號S1，第三電晶體T3之第二端係用以接收第一參考電壓VREF1。第四電晶體T4之第一端係耦接於第二電晶體T2的第二端，第四電晶體T4之閘極端用以接收第二掃描訊號S2，第四電晶體T4之第二端係耦接於第二電容C2的第二端以及第三電晶體 T3的第一端。
資料寫入電路110耦接於第一電容C1的第一端，用以將資料訊號Vdata選擇性輸入至第一電容C1的第一端。舉例來說，資料寫入電路110包含第五電晶體T5以及第六電晶體T6。第五電晶體T5之第一端用以接收資料訊號Vdata，第五電晶體T5之閘極端用以接收第四掃描訊號S4，第五電晶體T5之第二端耦接於第一電晶體T1的第二端、第一電容C1的第一端以及第二電晶體T2的第一端。第六電晶體T6之第一端耦接於第五電晶體T5的第二端以及第一電容C1的第一端，第六電晶體T6之閘極端係用以接收第二掃描訊號S2，第六電晶體T6之第二端係用以接收第二參考電壓VREF2。
重置電路120耦接於第一電容C1的第二端與第二電容C2的第一端，用以將第二參考電壓VREF2選擇性輸入至第一電容C1的第二端與第二電容C2的第一端。舉例來說，重置電路120包含第七電晶體T7。第七電晶體T7之第一端係耦接於第一電容C1的第二端以及第二電容C2的第一端，第七電晶體T7之閘極端用以接收第三掃描訊號S3，第七電晶體T7之第二端係用以接收第二參考電壓VREF2。
發光二極體130具有第一端以及第二端。發光二極體130之第一端係耦接於第二電晶體T2的第二端以及第四電晶體T4的第一端，發光二極體130之第二端係耦接於第二系統電壓VSS。第二電晶體T2的第二端所輸出的驅動電流會流經發光二極體130，而驅動發光二極體130發光。
請參閱第2圖，其繪示畫素結構之一操作實施例 的訊號時序示意圖。
如第1圖及第2圖所示，在於第一時段P1內，具有第一準位之第一掃描訊號S1提供至第三電晶體T3、具有第一準位之第二掃描訊號S2提供至第四電晶體T4與資料寫入電路110之第六電晶體T6、具有第一準位之第三掃描訊號S3提供至重置電路120、具有第二準位之第四掃描訊號S4提供至資料寫入電路110之第五電晶體T5、以及具有第二準位之發光訊號EM提供至第一電晶體T1。
其中，第一準位係異於第二準位，於此實施例中，第一準位代表致能狀態之電壓準位，第二準位代表關閉狀態之電壓準位。於第1圖之實施例中，第一電晶體T1至第七電晶體T7以P型低溫多晶系薄膜電晶體(low-temperature polycrystalline silicon thin-film transistor,LTPS TFT)作為舉例，相對應地，此例中第2圖所示的第一準位為低準位且第二準位為高準位，但本發明不以此為限，可依據實際需求而採用N型金氧半場效應電晶體，亦可相對應調整第一、第二準位之定義。
請參閱第3圖，其繪示在第一時段P1內時，第1圖之畫素結構100的操作狀態示意圖。於第一時段P1內，透過第三掃描訊號S3(致能狀態之第一準位)，驅動重置電路120中的第七電晶體T7導通，進而透過第二參考電壓VREF2重置第一電容C1之第二端以及第二電容C2之第一端的電壓。透過第一掃描訊號S1導通第三電晶體T3、透過第二掃描訊號S2導通第四電晶體T4與第六電晶體T6。第四掃描訊號S4與發光訊號 EM為第二準位，此時第一電晶體T1與第五電晶體T5不導通。
第六電晶體T6的第二端用以接收第二參考電壓VREF2，並透過第六電晶體T6寫入並儲存第二參考電壓VREF2於第一電容C1的第一端。第三電晶體T3的第二端用以接收第一參考電壓VREF1，透過第三電晶體T3的導通，第三電晶體T3的第一端與第二電容C2的第二端連通，使得第二電容C2的第二端儲存第一參考電壓VREF1。如第1圖所示，第二電容C2的第二端連接第二電晶體T2的閘極端，第二電容C2的第二端之儲存電壓可持續導通第二電晶體T2。
在一些實施例中，第一參考電壓VREF1小於第二參考電壓VREF2(VREF1<VREF2)，此時，因為第二電晶體T2、第三電晶體T3與第四電晶體T4的導通，第二電晶體T2的第二端與第四電晶體的第一端的電壓會接近於第一參考電壓VREF1。另一方面，在一些實施例中，由於第一參考電壓VREF1小於第二系統電壓VSS及發光二極體130的臨界電壓之總和(VREF1<VSS+VTH_OLED)，因此不會驅動發光二極體130進行發光。於此實施例中，第一時段P1對應到畫素結構100的重置時段。
請參閱第4圖，其繪示在第二時段P2內時第1圖之畫素結構100的操作狀態示意圖。為使第二時段P2之操作易於理解，請一併參閱第2、4圖。於第二時段P2，第一掃描訊號S1從第一準位切換為第二準位，以關閉第三電晶體T3而斷開第三電晶體T3與第一參考電壓VREF1的耦接。其餘之電晶體的狀態則與第一時段P1相同。
由於第六電晶體T6仍維持導通，因此在第一電容C1的第一端的儲存電壓仍為第二參考電壓VREF2。然而，基於第三電晶體T3關閉，使得第四電晶體T4的第二端的電壓與第二電容C2的第二端的電壓改變。此時，因為與第四電晶體T4之第一端耦接的第二電晶體T2之第一端的電壓為VREF2，使得第二電晶體T2之第二端的電壓與第四電晶體T4之第一端的電壓會是第二參考電壓VREF2與第二電晶體T2之臨界電壓(VTH2)絕對值之電壓差，即(VREF2-|VTH2|)。同時，第四電晶體T4的第二端的電壓同樣也會是VREF2-|VTH2|之準位，也就是說，第二電容C2的第二端的電壓會從第一參考電壓VREF1改變為上述壓差之準位，並使得第二電晶體T2轉為關閉狀態。於此實施例中，第二時段P2對應到畫素結構100的補償時段。
請參閱第5圖，其繪示在第三時段P3內時第1圖之畫素結構100的操作狀態示意圖。為使第三時段P3之操作易於理解，請一併參閱第2、5圖。於第二時段P2後之第三時段P3，第二掃描訊號S2從第一準位切換到第二準位，第四掃描訊號S4從第二準位切換到第一準位。其餘之掃描訊號的狀態則與第二時段P2相同。
在第三時段P3內，第四電晶體T4因切換至第二準位的第二掃描訊號S2而關閉，並斷開對第二電容C2的第二端的充電。第六電晶體T6也因為第二掃描訊號S2而關閉，並不再接收第二參考電壓VREF2。同時，第四掃描訊號S4從第二準位切換到第一準位，進而導通資料寫入電路110之第五電晶體 T5。此時，資料寫入電路110將資料訊號Vdata寫入第一電容C1的第一端。同時，因為第四電晶體T4關閉，第二電容C2的第二端的電壓則維持在上一個時段的壓差VREF2-|VTH2|。於此實施例中，第三時段P3對應到畫素結構100的資料寫入時段。
請一併參閱第6圖，其繪示在第四時段P4內時第1圖之畫素結構100的操作狀態示意圖。為使第四時段P4之操作易於理解，請一併參閱第2、6圖。第三掃描訊號S3從第一準位切換到第二準位，第四掃描訊號S4從第一準位切換到第二準位。發光訊號EM從第二準位切換到第一準位。
在第四時段P4內，第一掃描訊號S1、第二掃描訊號S2、第三掃描訊號S3以及第四掃描訊號S4均為第二準位，使得第三電晶體T3~第七電晶體T7均為關閉狀態。此時段內，僅發光訊號EM為第一準位而導通第一電晶體T1，使得第一電晶體T1的第一端接收第一系統電壓VDD，並將第一系統電壓VDD寫入第一電容C1的第一端，使得第一電容C1第一端的電壓從資料訊號Vdata改變為第一系統電壓VDD。因此，第一電容C1耦合一電壓變化VDD-Vdata至其第二端與第二電容C2的第一端，據此，第二電容C2的第一端的電壓從第二參考電壓VREF2改變為VREF2+VDD-Vdata。同時，第二電容C2亦耦合上述電壓變化VDD-Vdata至其第二端，據此，第二電容C2的第二端的電壓會從電壓差VREF2-|VTH2|改變為VREF2-|VTH2|+VDD-Vdata。此時，第二電晶體T2的第一端與閘極端之間的電壓差為VSG2=Vdata-(VREF2-|VTH2|)。
第四時段P4中，驅動電流Id的電流大小如以下公 式所示：
Figure 107135299-A0101-12-0011-4
由公式(2)可知，透過本實施例的畫素結構100，發光時段中驅動電流Id的電流大小不受驅動電晶體的元件特性(例如臨界電壓不同)而影響，可提供相對應穩定的驅動電流Id。其中，驅動電流Id的大小係正相關於資料訊號Vdata與第二參考電壓VREF2之電壓差值。於此實施例中，第四時段P4對應到畫素結構100的發光時段。
請參閱第7圖，其繪示根據本揭示文件另一些實施例中一種畫素結構200的電路示意圖。畫素結構200與第1圖之畫素結構100的差異為第7圖之重置電路220包含第七電晶體T7以及第八電晶體T8。第7圖中與第1圖之相同元件以相同符號表示，其操作狀態如前述，於此不予重述。
如第7圖所示，第七電晶體T7之第一端耦接於第一電容C1之第二端與第二電容C2之第一端，第七電晶體T7之閘極端用以接收第二掃描訊號S2，第七電晶體T7之第二端係用以接收第二參考電壓VREF2。第八電晶體T8之第一端係耦接於第一電容C1的第二端、第二電容C2之第一端以及第七電晶體T7之第一端，第八電晶體T8之閘極端用以接收第四掃描訊號S4，第八電晶體T8之第二端耦接於第七電晶體T7之第二端，並用以接收第二參考電壓VREF2。
請參閱第8圖，其繪示另一些實施例中畫素結構200之一操作實施例的訊號時序示意圖。相較於第1圖之畫素結構100使用的第2圖之訊號時序，第7圖之畫素結構200使用的第8圖之訊號時序省略了第三掃描訊號S3。第1圖之畫素結構100操作的第2圖之訊號時序中，第三參考訊號S3在第二時段P2與第三時段P3均為第一準位，第七電晶體T7開啟而使第一電容C1的第二端與第二電容C2的第一端的電壓為第二參考電壓VREF2。另一方面，基於第7圖之畫素結構200的配置方式，於第三時段P3中第八電晶體T8的閘極端會接收第一準位的第四掃描訊號S4而導通，而同樣可達到使第一電容C1的第二端與第二電容C2的第一端的電壓為第二參考電壓VREF2的作用。據此，第7圖之畫素結構200的配置方式比前述畫素結構100更簡化電路的配置，而縮小整體畫素結構200的面積。
如第7圖以及第8圖所示，畫素結構200於第一時段P1、第二時段P2、第三時段P3以及第四時段P4之詳細的操作狀態相類似於第1圖以及第2圖中畫素結構100於第一時段P1、第二時段P2、第三時段P3以及第四時段P4之操作狀態，相同的元件以相同的符號說明及對應之操作說明，於此不予重述。基於上述操作，第7圖之畫素結構200同樣可以在發光時段中驅動電流的電流大小不受驅動電晶體的元件特性(例如臨界電壓不同)而影響，可提供相對應穩定的驅動電流。
請參閱第9圖，其繪示根據本揭示文件另一些實施例中一種畫素結構300的電路示意圖。如第9圖所示，畫素結構300包含第一電容C1、第二電容C2、第一電晶體T1、第 二電晶體T2、第三電晶體T3、第四電晶體T4、資料寫入電路310、重置電路320以及發光二極體130。其中，資料寫入電路310包含第五電晶體T5與第六電晶體T6，重置電路320包含第七電晶體T7。
如第9圖所示之畫素結構300，其相似於第1圖之畫素結構100，相同的元件以相同的符號表示，其操作狀態如前述，以下將說明差異之處。
畫素結構300之資料寫入電路310的第五電晶體T5的第一端係耦接於第一電容C1的第二端、第二電容C2的第一端以及第六電晶體T6的第一端，第五電晶體T5的閘極端用以接收第四掃描訊號S4，第五電晶體T5的第二端用以接收資料訊號Vdata。第六電晶體T6的第一端係耦接於第一電容C1的第二端與第二電容C2的第一端，第六電晶體T6的閘極端用以接收第二掃描訊號S2，第六電晶體T6的第二端用以接收第二參考電壓VREF2。重置電路320的第七電晶體T7的第一端用以接收第二參考電壓VREF2，第七電晶體T7的閘極端用以接收第三掃描訊號S3，第七電晶體T7的第二端係耦接於第一電容C1的第一端。
資料寫入電路310係用來將資料訊號Vdata或將第二參考電壓VREF2選擇性地輸入至第一電容C1的第二端與第二電容C2的第一端。重置電路320係用來將第二參考電壓VREF2選擇性地輸入至第一電容C1之第一端。相較於第1圖之畫素結構100之資料寫入電路110耦接於第一電容C1的第一端，第9圖之畫素結構300之資料寫入電路310改為耦接於第一 電容C1的第二端。以及，相較於第1圖之畫素結構100之重置電路120耦接於第一電容C1的第二端，第9圖之畫素結構300之重置電路320改為耦接於第一電容C1的第一端。畫素結構300的操作實施例中係使用如第2圖所示之訊號時序。
如第2圖與第9圖所示，於第一時段P1內，透過第三掃描訊號S3(致能狀態之第一準位)，驅動重置電路320中的第七電晶體T7導通，第七電晶體T7接收第二參考電壓VREF2，進而重置第一電容C1之第一端的電壓為第二參考電壓VREF2。同時，透過第二掃描訊號S2導通第六電晶體T6，第六電晶體T6接收第二參考電壓VREF2，進而使得第一電容C1的第二端與第二電容C2的第一端的儲存電壓為第二參考電壓VREF2。
如第2圖與第9圖所示，於第一時段P1後之第二時段P2內，第二掃描訊號S2與第三掃描訊號S3分別導通第四電晶體T4、資料寫入電路310之第六電晶體T6以及重置電路320之第七電晶體T7。第六電晶體T6的第二端接收第二參考電壓VREF2，第六電晶體T6與第一電容C1的第二端與第二電容C2的第一端耦接，因此第一電容C1的第二端與第二電容C2的第一端之儲存電壓維持在第二參考電壓VREF2。另一方面，第七電晶體T7的第一端接收第二參考電壓VREF2，第七電晶體T7的第二端與第一電容C1的第一端耦接，因此第一電容C1的第一端之儲存電壓維持在第二參考電壓VREF2。其餘元件的操作方法則相同或類似於前述第1圖與第2圖，相同的元件以相同的符號表示，其操作說明如前述。
如第2圖與第9圖所示，於第二時段P2後之第三時段P3內，第三掃描訊號S3維持在第一準位而持續導通第七電晶體T7。第一電容C1的第一端之儲存電壓維持在第二參考電壓VREF2。第四掃描訊號從第二準位切換到第一準位，進而導通第五電晶體T5，第五電晶體T5的第二端用以接收資料訊號Vdata，並透過第五電晶體T5的第二端寫入並儲存資料訊號Vdata於第一電容C1的第二端與第二電容C2的第一端。此時，第二電容C2的第二端的電壓則從VREF2-｜VTH2｜改變為Vdata-｜VTH2｜。其餘元件的操作方法則相同於前述第1圖與第2圖的說明。
如第2圖與第9圖所示，於第三時段P3後之第四時段P4內，僅發光訊號EM從第二準位切換到第一準位，導通第一電晶體T1，第二電晶體T2因為第二電容C2的第二端之儲存準位而導通。其餘元件的操作方式則相似於前述第1圖與第2圖的說明。此時，第一電容C1的第一端從第二參考電壓VREF2改變為第一系統電壓VDD。因此，第一電容C1耦合一電壓變化VDD-VREF2至其第二端與第二電容C2的第一端，據此，第一電容C1的第二端與第二電容C2的第一端的儲存電壓從則改變為Vdata+VDD-VREF2。同時，第二電容C2亦耦合上述電壓變化VDD-VREF2至其第二端，據此，第二電容C2的第二端的電壓會從電壓差Vdata-｜VTH2｜改變為Vdata-｜VTH2｜+VDD-VREF2。此時，第二電晶體T2的第一端與閘極端之間的電壓差為VSG2=｜VTH2｜-Vdata+VREF2。
第四時段P4中，根據前述公式(1)，可以推導出驅 動電流Id的電流大小為：
Figure 107135299-A0305-02-0019-1
。
因此，即使第9圖之畫素結構300之第一電容C1的第一端與第二端以及第二電容C2的第一端與第二端在第三時段P3與第四時段P4之第二參考電壓VREF2與資料訊號Vdata與第1圖之畫素結構100相反，畫素結構300仍可使用相同於第1圖之畫素結構100所使用的相同訊號時序，同樣可達到驅動電流的電流大小不受驅動電晶體的元件特性而影響，可在發光時段提供穩定的驅動電流。其中，驅動電流的大小正相關於第二參考電壓VREF2與資料訊號Vdata之電壓差值。
請參閱第10圖，其繪示根據本揭示文件另一些實施例中一種畫素結構400的電路示意圖。畫素結構400與第9圖之畫素結構300的差異為，第10圖之重置電路420包含第七電晶體T7以及第八電晶體T8。第10圖中與第9圖之相同元件以相同符號表述，其說明如前述，於此不予重述。
如第10圖所示，第八電晶體T8的第一端耦接於第七電晶體T7的第一端，第八電晶體T8的第一端用以接收第二參考電壓VREF2，第八電晶體的閘極端用以接收第四掃描訊號S4，第八電晶體的第二端耦接於第七電晶體T7的第二端、第一電容C1的第一端、第一電晶體T1的第二端以及第二電晶體T2的第一端。
本揭示文件提出之畫素結構400係使用如第8圖所示之訊號時序。相較於第9圖之畫素結構300使用的第2圖之訊號時序，第10圖之畫素結構400使用的第8圖之訊號時序省略了第三掃描訊號S3。第9圖之畫素結構300操作的第2圖之訊 號時序，其中第三參考訊號S3在第二時段P2與第三時段P3均為第一準位，第七電晶體T7接收第三參考訊號S3而開啟，使第一電容C1的第一端的電壓為第二參考電壓VREF2。另一方面，基於第10圖之畫素結構400的配置方式，於第三時段P3中，第八電晶體T8的閘極端用以接收第一準位的第四掃描訊號S4，透過第八電晶體T8接收並儲存第二參考電壓VREF2於第一電容C1的第一端的電壓。換言之，第10圖之畫素結構400使用第四掃描訊號S4同樣可以在第三時段P3內儲存第一電容C1的第一端的電壓。據此，第10圖之畫素結構400的配置方式可以比前述畫素結構300更簡化電路的配置，而縮小整體畫素結構400的體積。
如第8圖以及第10圖所示，畫素結構400於第一時段P1、第二時段P2、第三時段P3以及第四時段P4之詳細的操作狀態相類似於第8圖及第9圖中畫素結構300於第一時段P1、第二時段P2、第三時段P3以及第四時段P4之操作狀態，相同的元件以相同的符號表示，其操作說明如前述，於此不予重述。基於上述操作，第10圖之畫素結構400同樣可以發光時段中驅動電流的電流大小不受驅動電晶體的元件特性而影響，可提供相對應穩定的驅動電流。
上文概述若干實施例之特徵，使得熟習此項技術者可更好地理解本發明之態樣。熟習此項技術者應瞭解，可輕易使用本發明作為設計或修改其他製程及結構的基礎，以便實施本文所介紹之實施例的相同目的及/或實現相同優勢。熟習此項技術者亦應認識到，此類等效結構並未脫離本發明之精神 及範疇，且可在不脫離本發明之精神及範疇的情況下產生本文的各種變化、替代及更改。
100:畫素結構
110:資料寫入電路
120:重置電路
130:發光二極體
C1:第一電容
C2:第二電容
T1:第一電晶體
T2:第二電晶體
T3:第三電晶體
T4:第四電晶體
T5‧‧‧第五電晶體
T6‧‧‧第六電晶體
T7‧‧‧第七電晶體
S1‧‧‧第一掃描訊號
S2‧‧‧第二掃描訊號
S3‧‧‧第三掃描訊號
S4‧‧‧第四掃描訊號
EM‧‧‧發光訊號
VDD‧‧‧第一系統電壓
VSS‧‧‧第二系統電壓
Vdata‧‧‧資料訊號
VREF1‧‧‧第一參考電壓
VREF2‧‧‧第二參考電壓

Claims (10)

  1. 一種畫素結構，包含：一第一電容，具有一第一端以及一第二端；一第二電容，具有一第一端以及一第二端，其中該第二電容之該第一端耦接該第一電容之該第二端；一第一電晶體，具有一第一端用以接收一第一系統電壓、一閘極端用以接收一發光訊號、以及一第二端耦接該第一電容之該第一端；一第二電晶體，具有一第一端其耦接該第一電晶體之該第二端與該第一電容之該第一端、一閘極端耦接該第二電容之該第二端、以及一第二端用以輸出一驅動電流；一第三電晶體，具有一第一端、一閘極端用以接收一第一掃描訊號以及一第二端用以接收一第一參考電壓，其中該第三電晶體之該第一端耦接該第二電容之該第二端以及該第二電晶體之該閘極端；一第四電晶體，具有一第一端其耦接該第二電晶體之該第二端、一閘極端用以接收一第二掃描訊號、以及一第二端其耦接該第二電容之該第二端以及該第三電晶體之該第一端；一資料寫入電路，用以將一資料訊號選擇性輸入至該第一電容之該第一端；一重置電路，用以將該第二參考電壓選擇性輸入至該第一電容之該第二端以及該第二電容之該第一端；以及一發光二極體，具有一第一端其耦接該第二電晶體的該 第二端與該第四電晶體之該第一端、以及一第二端耦接至一第二系統電壓，該驅動電流流經該發光二極體。
  2. 如請求項1所述之畫素結構，其中該資料寫入電路包含：一第五電晶體，具有一第一端用以接收該資料訊號、一閘極端用以接收一第四掃描訊號以及一第二端耦接該第一電晶體之該第二端、該第一電容之該第一端以及該第二電晶體之該第一端；以及一第六電晶體，具有一第一端耦接該第五電晶體之該第二端以及該第一電容之該第一端、一閘極端用以接收該第二掃描訊號以及一第二端用以接收該第二參考電壓。
  3. 如請求項1或2所述之畫素結構，其中該重置電路包含：一第七電晶體，具有一第一端耦接至該第一電容之該第二端以及該第二電容之該第一端、一閘極端用以接收一第三掃描訊號以及一第二端用以接收該第二參考電壓。
  4. 如請求項1或2所述之畫素結構，其中該重置電路包含：一第七電晶體，具有一第一端耦接至該第一電容之該第二端以及該第二電容之該第一端、一閘極端用以接收該第二掃描訊號以及一第二端用以接收該第二參考電壓；以及 一第八電晶體，具有一第一端耦接至該第一電容之該第二端以及該第二電容之該第一端、一閘極端用以接收該第四掃描訊號以及一第二端用以接收該第二參考電壓。
  5. 如請求項1所述之畫素結構，其中該驅動電流的大小正相關於該資料訊號與該第二參考電壓之電壓差值。
  6. 一種畫素結構，包含：一第一電容，具有一第一端以及一第二端；一第二電容，具有一第一端以及一第二端，其中該第二電容之該第一端耦接該第一電容之該第二端；一第一電晶體，具有一第一端用以接收一第一系統電壓、一閘極端用以接收一發光訊號以及一第二端其耦接至該第一電容之該第一端；一第二電晶體，具有一第一端其耦接該第一電晶體之該第二端以及該第一電容之該第一端、一閘極端其耦接該第二電容之該第二端以及一第二端用以輸出一驅動電流；一第三電晶體，具有一第一端、一閘極端用以接收一第一掃描訊號以及一第二端用以接收一第一參考電壓，其中該第三電晶體之該第一端耦接至該第二電容之該第二端以及該第二電晶體之該閘極端；一第四電晶體，具有一第一端其耦接至該第二電晶體之該第二端、一閘極端用以接收一第二掃描訊號以及一第二端 其耦接至該第二電容之該第二端、該第二電晶體之該閘極端以及該第三電晶體之該第一端；一資料寫入電路，用以將一資料訊號以及一第二參考電壓選擇性輸入至該第一電容之該第二端以及該第二電容之該第一端；一重置電路，用以將該第二參考電壓選擇性輸入至該第一電容之該第一端；以及一發光二極體，具有一第一端其耦接該第二電晶體之該第二端與該第四電晶體之該第一端、以及一第二端耦接至一第二系統電壓，該驅動電流流經該發光二極體。
  7. 如請求項6所述之畫素結構，其中該資料寫入電路包含：一第五電晶體，具有一第一端耦接至該第一電容之該第二端與該第二電容之該第一端、一閘極端用以接收一第四掃描訊號、以及一第二端用以接收該資料訊號；以及一第六電晶體，具有一第一端耦接至該第一電容之該第二端與該第二電容之該第一端、一閘極端用以接收該第二掃描訊號、以及一第二端用以接收該第二參考電壓。
  8. 如請求項6或7所述之畫素結構，其中該重置電路包含：一第七電晶體，具有一第一端用以接收該第二參考電壓、一閘極端用以接收一第三掃描訊號以及一第二端其耦接 該第一電晶體之該第二端、該第一電容之該第一端以及該第二電晶體之該第一端。
  9. 如請求項6或7所述之畫素結構，其中該重置電路包含：一第七電晶體，具有一第一端用以接收該第二參考電壓、一閘極端用以接收該第二掃描訊號以及一第二端耦接至該第一電晶體之該第二端、該第一電容之該第一端以及該第二電晶體之該第一端；以及一第八電晶體，具有一第一端用以接收該第二參考電壓、一閘極端用以接收該第四掃描訊號、以及一第二端耦接至該第一電晶體之該第二端、該第一電容之該第一端以及該第二電晶體之該第一端。
  10. 如請求項6所述之畫素結構，其中該驅動電流的大小正相關於該第二參考電壓與該資料訊號之電壓差值。
TW107135299A 2018-10-05 2018-10-05 畫素結構 TWI699577B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107135299A TWI699577B (zh) 2018-10-05 2018-10-05 畫素結構
CN201811582131.XA CN109377946B (zh) 2018-10-05 2018-12-24 像素结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107135299A TWI699577B (zh) 2018-10-05 2018-10-05 畫素結構

Publications (2)

Publication Number Publication Date
TW202014766A TW202014766A (zh) 2020-04-16
TWI699577B true TWI699577B (zh) 2020-07-21

Family

ID=65371495

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107135299A TWI699577B (zh) 2018-10-05 2018-10-05 畫素結構

Country Status (2)

Country Link
CN (1) CN109377946B (zh)
TW (1) TWI699577B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI732254B (zh) * 2019-07-30 2021-07-01 友達光電股份有限公司 顯示裝置及畫素電路
TWI761037B (zh) * 2021-01-14 2022-04-11 友達光電股份有限公司 畫素電路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101123070A (zh) * 2006-08-08 2008-02-13 三星Sdi株式会社 像素、有机发光显示器及其驱动方法
CN104240634A (zh) * 2013-06-17 2014-12-24 群创光电股份有限公司 像素结构及显示装置
TW201621863A (zh) * 2014-12-02 2016-06-16 三星顯示器有限公司 有機發光顯示器
TW201635265A (zh) * 2014-12-30 2016-10-01 Kunshan Govisionox Optoelectronics Co Ltd 像素電路及其驅動方法和主動式矩陣有機發光顯示裝置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101457035B1 (ko) * 2008-11-13 2014-11-03 삼성디스플레이 주식회사 표시 장치 및 그의 구동 방법
KR101199106B1 (ko) * 2010-03-17 2012-11-09 삼성디스플레이 주식회사 유기전계발광 표시장치
TWI460704B (zh) * 2012-03-21 2014-11-11 Innocom Tech Shenzhen Co Ltd 顯示器及其驅動方法
CN103325335B (zh) * 2012-03-21 2015-09-09 群康科技(深圳)有限公司 显示器及其驱动方法
TWI462081B (zh) * 2013-05-10 2014-11-21 Au Optronics Corp 畫素電路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101123070A (zh) * 2006-08-08 2008-02-13 三星Sdi株式会社 像素、有机发光显示器及其驱动方法
CN104240634A (zh) * 2013-06-17 2014-12-24 群创光电股份有限公司 像素结构及显示装置
TW201621863A (zh) * 2014-12-02 2016-06-16 三星顯示器有限公司 有機發光顯示器
TW201635265A (zh) * 2014-12-30 2016-10-01 Kunshan Govisionox Optoelectronics Co Ltd 像素電路及其驅動方法和主動式矩陣有機發光顯示裝置

Also Published As

Publication number Publication date
CN109377946B (zh) 2020-10-23
CN109377946A (zh) 2019-02-22
TW202014766A (zh) 2020-04-16

Similar Documents

Publication Publication Date Title
TWI596592B (zh) 像素補償電路
WO2018000982A1 (zh) 像素电路及驱动方法和显示设备
TWI688943B (zh) 畫素電路及其驅動方法
CN104318897A (zh) 一种像素电路、有机电致发光显示面板及显示装置
WO2016155161A1 (zh) Oeld像素电路、显示装置及控制方法
WO2016187991A1 (zh) 像素电路、驱动方法、有机电致发光显示面板及显示装置
CN108538248A (zh) 一种像素电路、驱动方法、显示面板及显示装置
TWI720655B (zh) 畫素電路及其驅動方法
CN110349534B (zh) 像素电路及其驱动方法
TWI699577B (zh) 畫素結構
TWI714317B (zh) 畫素電路與相關的顯示裝置
CN114333700A (zh) 像素电路以及显示面板
TWI520117B (zh) 位移控制單元
CN204130142U (zh) 一种像素电路、有机电致发光显示面板及显示装置
TWI708230B (zh) 顯示面板
TWI685833B (zh) 畫素電路
TWI546794B (zh) 有機發光二極體電路
TWI771075B (zh) 光感測畫素與具光感測功能的顯示裝置
TWI765627B (zh) 畫素驅動裝置
JP5121926B2 (ja) 表示装置、画素回路およびその駆動方法
TWI723903B (zh) 畫素驅動電路
TWI681378B (zh) 顯示面板
TWI627617B (zh) 顯示裝置
TWI765771B (zh) 自補償之畫素電路與顯示面板
TWI747495B (zh) 畫素電路