TWI688943B - 畫素電路及其驅動方法 - Google Patents

Abstract

一種畫素電路，包含第一和第二電容、第一和第二資料輸入電路、畫素控制電路、第一和第二驅動電路。第二電容透過節點電性耦接第一電容。第一資料輸入電路用以根據第一掃描訊號和第一資料訊號控制第一電容之第一端的電壓準位。第二資料輸入電路用以根據第二掃描訊號和第二資料訊號控制第二電容之第一端的電壓準位。畫素控制電路用以選擇性地控制節點的電壓準位於重置準位或補償準位。第一、第二驅動電路分別用以根據第一、第二電容之第一端的電壓準位分別輸出第一、第二驅動電流以分別驅動第一、第二發光元件。

Description

畫素電路及其驅動方法

本揭示內容是關於一種二極體電路及其驅動方法，且特別是有關於一種主動式有機發光二極體電路及其驅動方法。

在現在的各種數位顯示裝置中，主動式有機發光二極體顯示裝置(Active Matrix Organic Light Emitting Display，AMOLED)因具有自發光、高亮度、高發光率、高對比、反應速度快、廣視角以及可使用溫度範圍大等優點，因此在數位顯示裝置的市場上極具競爭性。

然而，在主動式有機發光二極體顯示裝置的運作中，驅動電流係受驅動電晶體之臨界電壓(threshold voltage)所影響，因AMOLED裝置中不同的顯示單元各自的驅動電晶體的臨界電壓存在一定誤差，驅動電流會因此產生差異。而當驅動電流產生差異則會導致有機發光二極體發光亮度不一致，以致主動式有機發光二極體顯示裝置在顯示影像時的畫面亮度不均。

本揭示內容的一態樣係關於一種畫素電路，包含：第一電容、第二電容、第一資料輸入電路、第二資料輸入電路、畫素控制電路、第一驅動電路和第二驅動電路。第二電容透過節點電性耦接於第一電容。第一資料輸入電路用以根據第一掃描訊號和第一資料訊號控制第一電容之一第一端的電壓準位。第二資料輸入電路用以根據第二掃描訊號和第二資料訊號控制第二電容之第一端的電壓準位。畫素控制電路用以選擇性地控制節點的電壓準位於重置準位或補償準位。第一驅動電路用以根據第一電容之第一端的電壓準位輸出第一驅動電流以驅動第一發光元件。第二驅動電路用以根據第二電容之第一端的電壓準位輸出第二驅動電流以驅動第二發光元件。

本揭示內容的另一態樣係關於一種畫素驅動方法，包含：由重置電路根據重置參考電壓控制節點的電壓準位；由第一資料輸入電路根據第一資料訊號控制第一電容之第一端的電壓準位；由第二資料輸入電路根據第二資料訊號控制第二電容之第一端的電壓準位；由補償電路根據第一參考電壓控制節點的電壓準位；由第一驅動電路根據第一電容之第一端的電壓準位輸出第一驅動電流至第一發光元件；以及由第二驅動電路根據第二電容之第一端的電壓準位輸出第二驅動電流至第二發光元件。

100‧‧‧畫素電路

110‧‧‧第一資料輸入電路

120‧‧‧第二資料輸入電路

130‧‧‧重置電路

140‧‧‧補償電路

150‧‧‧第一驅動電路

160‧‧‧第二驅動電路

C1、C2、C3‧‧‧電容

T1、T2、T3、T4、T5、T6、T7‧‧‧電晶體

V_data1‧‧‧第一資料訊號

V_data2‧‧‧第二資料訊號

V_DD‧‧‧第一參考電壓

V_SS‧‧‧第二參考電壓

V_ref‧‧‧重置參考電壓

OLED1、OLED2‧‧‧發光元件

S1、S2、S3、S4‧‧‧掃描訊號

ELV_DD‧‧‧發光控制訊號

A、B‧‧‧第一端

N‧‧‧節點

P1、P2、P3‧‧‧時段

第1圖係根據本揭示內容之部分實施例繪示一種畫素電路的示意圖。

第2圖係根據本揭示內容之部分實施例繪示一種畫素電路的細部示意圖。

第3圖係根據本揭示內容之部分實施例繪示一種畫素電路的訊號時序示意圖。

第4圖係根據本揭示內容之部分實施例繪示在第一時段內第2圖之畫素電路中各電晶體之狀態示意圖。

第5圖係根據本揭示內容之部分實施例繪示在第二時段內第2圖之畫素電路中各電晶體之狀態示意圖。

第6圖係根據本揭示內容之部分實施例繪示在第三時段內第2圖之畫素電路中各電晶體之狀態示意圖。

第7圖係根據本揭示內容之部分實施例繪示一畫素驅動方法的流程圖。

下文係舉實施例配合所附圖式作詳細說明，但所描述的具體實施例僅用以解釋本案，並不用來限定本案，而結構操作之描述非用以限制其執行之順序，任何由元件重新組合之結構，所產生具有均等功效的裝置，皆為本揭示內容所涵蓋的範圍。

請參考第1圖。第1圖係根據本揭示內容之部分實施例繪示一種畫素電路100的示意圖。在部分實施例中，畫素電路100可用於主動式有機發光二極體顯示裝置(Active Matrix Organic Light Emitting Display，AMOLED)。顯示裝置中可包含多個如第1圖所示的畫素電路100以組成完整的顯示畫面。

如第1圖所示，畫素電路100包含第一電容C1、第二電容C2、第一資料輸入電路110、第二資料輸入電路120、重置電路130、補償電路140、第一驅動電路150和第二驅動電路160，其中第一資料輸入電路110、第一電容C1和第一驅動電路150整合為一畫素子電路，第二資料輸入電路120、第二電容C2和第二資料輸入電路120整合為另一畫素子電路，而重置電路130和補償電路140整合為畫素控制電路。換言之，畫素電路100結合兩個畫素子電路，並藉由畫素控制電路對上下兩個畫素子電路進行重置與補償。

結構上，第二電容C2透過節點N電性耦接於第一電容C1。第一資料輸入電路110電性耦接第一電容C1的第一端A和第一驅動電路150。第二資料輸入電路120電性耦接第二電容C2的第一端B和第二驅動電路160。重置電路130與補償電路140分別電性耦接於節點N。

具體而言，請參考第2圖。第2圖係根據本揭示內容之部分實施例繪示一種畫素電路100的細部示意圖。如第2圖所示，第一資料輸入電路110包含第一電晶體T1。第一電晶體T1之第一端耦接資料線，用以接收第一資料訊號V_data1。第一電晶體T1之第二端耦接第一電容C1之第一端A。第一電晶體T1之控制端耦接閘極線，用以接收第一掃描訊號S1。換言之，第一資料輸入電路110用以根據第一掃描訊號S1和第一資 料訊號V_data1控制第一電容C1之第一端A的電壓準位。

第二資料輸入電路120包含第二電晶體T2。第二電晶體T2之第一端耦接資料線，用以接收第二資料訊號V_data2。第二電晶體T2之第二端耦接第二電容C2之第一端B。第二電晶體T2之控制端耦接閘極線，用以接收第二掃描訊號S2。換言之，第二資料輸入電路120用以根據一第二掃描訊號S2和一第二資料訊號V_data2控制該第二電容C2之一第一端B的電壓準位。

重置電路130包含第三電晶體T3和第三電容C3。第三電晶體T3之第一端用以接收重置參考電壓V_ref。第三電晶體T3之第二端耦接節點N。第三電晶體T3之控制端用以接收第三掃描訊號S3。第三電容C3之第一端耦接第三電晶體T3之第一端，第三電容C3之第二端耦接第三電晶體T3之第二端。換言之，重置電路130用以根據第三掃描訊號S3控制節點N的電壓準位處於重置準位。

補償電路140包含第四電晶體T4和第五電晶體T5。第四電晶體T4之第一端用以接收第一參考電壓V_DD。第四電晶體T4之第二端耦接第四電晶體T4之控制端。第五電晶體T5之第一端耦接第四電晶體T4之第二端。第五電晶體T5之第二端耦接節點N。第五電晶體T5之控制端用以接收第四掃描訊號S4。換言之，補償電路140用以根據第四掃描訊號S4控制節點N的電壓準位處於補償準位。

第一驅動電路150包含第六電晶體T6。第六電晶體T6之第一端用以接收發光控制訊號ELV_DD。第六電晶體T6 之第二端耦接第一發光元件OLED1。第六電晶體T6之控制端耦接第一資料輸入電路110和第一電容C1之第一端A。換言之，第一驅動電路150用以根據第一電容C1之第一端A的電壓準位輸出第一驅動電流I1以驅動第一發光元件OLED1。

第二驅動電路160包含第七電晶體T7。第七電晶體T7之第一端用以接收發光控制訊號ELV_DD。第七電晶體T7之第二端耦接第二發光元件OLED2。第七電晶體T7之控制端耦接第二資料輸入電路120和第二電容C2之第一端B。換言之，第二驅動電路160用以根據第二電容C2之第一端B的電壓準位輸出第二驅動電流I2以驅動第二發光元件OLED2。

為便於說明起見，畫素電路100當中各個元件的具體操作將於以下段落中搭配圖式進行說明。請一併參考第3圖和第4圖。第3圖係根據本揭示內容之部分實施例繪示一種畫素電路的訊號時序示意圖。第4圖係根據本揭示內容之部分實施例繪示在第一時段P1內畫素電路100中各電晶體之狀態示意圖。

在部分實施例中，第一時段P1對應到畫素電路100的重置時段。此時段中，由重置電路130之第三電晶體T3之第一端接收重置參考電壓V_ref，並由第三電晶體T3之控制端接收第三掃描訊號S3以控制節點N的電壓準位。如第3圖所示，在第一時段P1內，第三掃描訊號S3為低準位，使得第三電晶體T3相應導通，即，第三電晶體T3的第一端及第二端之間形成通路，使得節點N的電壓準位變為重置參考電壓V_ref。換言之，在第一時段P1內，畫素控制電路用以根據重置參考 電壓V_ref控制節點N的電壓準位。

同時，在第一時段P1內，由第一資料輸入電路110之第一電晶體T1之第一端接收第一資料訊號V_data1，並由第一電晶體T1之控制端接收第一掃描訊號S1以控制第一電容C1之第一端A的電壓準位。由第二資料輸入電路120之第二電晶體T2之第一端接收第二資料訊號V_data2，並由第二電晶體T2之控制端接收第二掃描訊號S2以控制第二電容C2之第一端B的電壓準位。

如第3圖所示，第一掃描訊號S1和第二掃描訊號S2依序變為低準位使得第一電晶體T1和第二電晶體T2輪流導通。當第一電晶體T1的第一端及第二端之間形成通路時，第一電容C1之第一端A的電壓準位為第一資料訊號V_data1。當第二電晶體T2的第一端及第二端之間形成通路時，第二電容C2之第一端B的電壓準位為第二資料訊號V_data2。換言之，在第一時段P1內，第一資料輸入電路110用以將第一資料訊號V_data1輸出至第一驅動電路150。第二資料輸入電路120用以將第二資料訊號V_data2輸出至第二驅動電路160。

另外，在第一時段P1內，第四掃描訊號S4為高準位，使得第四電晶體T4不導通。發光控制訊號ELV_DD為第二參考電壓V_SS，確保沒有電流流過第一發光元件OLED1、第二發光元件OLED2以避免畫面出現閃爍現象。

接著，請一併參考第3圖和第5圖。第5圖係根據本揭示內容之部分實施例繪示在第二時段P2內畫素電路100中各電晶體之狀態示意圖。

在部分實施例中，第二時段P2對應到畫素電路100的補償時段。由補償電路140之第四電晶體T4之第一端接收第一參考電壓V_DD以控制補償電路140之第五電晶體T5之第一端的電壓準位，並由第五電晶體T5之控制端接收第四掃描訊號S4以控制節點N的電壓準位。

如第3圖所示，在第二時段P2內，第四掃描訊號S4切換為低準位，使得第四電晶體T4和第五電晶體T5導通，即，第四電晶體T4的第一端和第五電晶體T5的第二端之間形成通路，使得節點N的電壓準位轉變為補償準位V_DD-|V_th3|。因此，第一電容C1之第一端的電壓轉變為V_data1-V_ref+V_DD-|V_th|，第二電容C2之第一端的電壓轉變為V_data2-V_ref+V_DD-|V_th|。

換言之，在第二時段P2內，畫素控制電路用以根據第一參考電壓V_DD控制節點N的電壓準位切換至補償準位。如此一來，在補償階段便能夠過第四電晶體T4來偵測V_th的變異，並同時對上下兩個畫素子電路進行重置與補償。

另外，在第二時段P2內，第一掃描訊號S1、第二掃描訊號S2和第三掃描訊號S3皆為高準位，使得第一電晶體T1、第二電晶體T2、第三電晶體T3不導通。由於第六電晶體T6和第七電晶體T7皆未導通，第一發光元件OLED1和第二發光元件OLED2不發光。此外，與第一時段P1相似，在第二時段P2內，發光控制訊號ELV_DD為第二參考電壓V_SS，確保沒有電流流過第一發光元件OLED1、第二發光元件OLED2以避免畫面出現閃爍現象。

接著，請一併參考第3圖和第6圖。第6圖係根據 本揭示內容之部分實施例繪示在第三時段P3內畫素電路100中各電晶體之狀態示意圖。

在部分實施例中，第三時段P3對應到畫素電路100的顯示時段。在第三時段P3內，由第一驅動電路150之第六電晶體T6之控制端根據第一電容C1之第一端A的電壓準位以由第六電晶體T6之一第二端輸出第一驅動電流I1至第一發光元件OLED1。由第二驅動電路160之第七電晶體T7之控制端根據第二電容C2之第一端B的電壓準位以由第七電晶體T7之第二端輸出第二驅動電流I2至第二發光元件OLED2。

如第3圖所示，在第三時段P3內，發光控制訊號ELV_DD切換為第一參考電壓V_DD，使得第六電晶體T6和第七電晶體T7導通。進一步來說，第六電晶體T6的源極(第一端)與閘極(控制端)之間的電壓差如下式所示：V_SG=V_DD-(V_data1-V_ref+V_DD-|V_th|)

因此，第一驅動電流I1如下示可得：

第七電晶體T7及第二驅動電流I2與上述說明中的第六電晶體T6及第一驅動電流I1相似，於此不再贅述。換言之，在第三時段P3內，第一驅動電路150用以輸出第一驅動電流I1。第二驅動電路160用以輸出第二驅動電流I2。

另外，在第三時段P3內，第一掃描訊號S1、第二掃描訊號S2、第三掃描訊號S3和第四掃描訊號S4皆為高準 位，使得第一電晶體T1、第二電晶體T2、第三電晶體T3和第四電晶體T4不導通。

如此一來，透過本揭示內容之畫素電路100，顯示時段中第一驅動電流I1和第二驅動電流I2的電流大小將不受驅動電晶體的元件特性(如臨界電壓不同)而影響，可提供相對穩定的驅動電流。

請參考第7圖。第7圖係根據本揭示內容之部分實施例繪示之畫素驅動方法700的流程圖。畫素驅動方法700包含操作S710、S720、S730、S740、S750和S760。

首先，進行操作S710。在操作S710中，由重置電路130根據重置參考電壓V_ref控制節點N的電壓準位。

接著，進行操作S720。在操作S720中，由第一資料輸入電路110根據第一資料訊號V_data1控制第一電容C1之第一端A的電壓準位。

接著，進行操作S730。在操作S730中，由第二資料輸入電路120根據第二資料訊號V_data2控制第二電容C2之第一端B的電壓準位。

接著，進行操作S740。在操作S740中，由補償電路140根據第一參考電壓V_DD控制節點N的電壓準位。

接著，進行操作S750。在操作S750中，由第一驅動電路150根據第一電容C1之第一端A的電壓準位輸出第一驅動電流I1至第一發光元件OLED1。

接著，進行操作S760。在操作S760中，由第二驅動電路160根據第二電容C2之第一端B的電壓準位輸出第 二驅動電流I2至第二發光元件OLED2。

上述畫素驅動方法700是配合第1圖~第6圖所示實施例進行說明，但不以此為限，任何所屬技術領域具有通常知識者，在不脫離本案之精神和範圍內，當可對作各種更動與潤飾。

所屬技術領域具有通常知識者可直接瞭解上述畫素驅動方法700如何基於上述多個不同實施例中的畫素電路100以執行該等操作及功能，故不再此贅述。

雖然本文將所公開的方法示出和描述為一系列的步驟或事件，但是應當理解，所示出的這些步驟或事件的順序不應解釋為限制意義。例如，部分步驟可以以不同順序發生和/或與除了本文所示和/或所描述之步驟或事件以外的其他步驟或事件同時發生。另外，實施本文所描述的一個或多個態樣或實施例時，並非所有於此示出的步驟皆為必需。此外，本文中的一個或多個步驟亦可能在一個或多個分離的步驟和/或階段中執行。

綜上所述，本案透過應用上述各個實施例中，透過上下兩個畫素子電路結合，來達到兩個畫素共用畫素控制電路之功能，並能同時進行兩列之平行補償。且根據本揭示內容之畫素電路100，可在補償時間不受面板解析度限制的前提下補償電晶體之臨界電壓變異造成的電流不均勻性，並可防止畫面出現閃爍現象，進而提高畫面對比度。

雖然本揭示內容已以實施方式揭露如上，然其並非用以限定本揭示內容，所屬技術領域具有通常知識者在不脫 離本揭示內容之精神和範圍內，當可作各種更動與潤飾，因此本揭示內容之保護範圍當視後附之申請專利範圍所界定者為準。

100‧‧‧畫素電路

110‧‧‧第一資料輸入電路

120‧‧‧第二資料輸入電路

130‧‧‧重置電路

140‧‧‧補償電路

150‧‧‧第一驅動電路

160‧‧‧第二驅動電路

C1、C2‧‧‧電容

V_data1‧‧‧第一資料訊號

V_data2‧‧‧第二資料訊號

V_DD‧‧‧第一參考電壓

V_SS‧‧‧第二參考電壓

V_ref‧‧‧重置參考電壓

OLED1、OLED2‧‧‧發光元件

S1、S2、S3、S4‧‧‧掃描訊號

ELV_DD‧‧‧發光控制訊號

A、B‧‧‧第一端

N‧‧‧節點

Claims (19)

1. 一種畫素電路，包含：一第一電容；一第二電容，透過一節點電性耦接於該第一電容；一第一資料輸入電路，用以根據一第一掃描訊號和一第一資料訊號控制該第一電容之一第一端的電壓準位；一第二資料輸入電路，用以根據一第二掃描訊號和一第二資料訊號控制該第二電容之一第一端的電壓準位；一畫素控制電路，用以選擇性地控制該節點的電壓準位於一重置準位或一補償準位；一第一驅動電路，用以根據該第一電容之該第一端的電壓準位輸出一第一驅動電流以驅動一第一發光元件；以及一第二驅動電路，用以根據該第二電容之該第一端的電壓準位輸出一第二驅動電流以驅動一第二發光元件。
2. 如請求項1所述之畫素電路，其中該第一資料輸入電路包含：一第一電晶體，該第一電晶體之一第一端用以接收該第一資料訊號，該第一電晶體之一第二端耦接該第一電容之該第一端，該第一電晶體之一控制端用以接收該第一掃描訊號。
3. 如請求項1所述之畫素電路，其中該第二資料輸入電路包含：一第二電晶體，該第二電晶體之一第一端用以接收該第 二資料訊號，該第二電晶體之一第二端耦接該第二電容之該第一端，該第二電晶體之一控制端用以接收該第二掃描訊號。
4. 如請求項1所述之畫素電路，其中該畫素控制電路包含：一重置電路，用以根據一第三掃描訊號控制該節點的電壓準位處於該重置準位；以及一補償電路，用以根據一第四掃描訊號控制該節點的電壓準位處於該補償準位。
5. 如請求項4所述之畫素電路，其中該重置電路包含：一第三電晶體，該第三電晶體之一第一端用以接收一重置參考電壓，該第三電晶體之一第二端耦接該節點，該第三電晶體之一控制端用以接收該第三掃描訊號；以及一第三電容，該第三電容之一第一端耦接該第三電晶體之該第一端，該第三電容之一第二端耦接該第三電晶體之該第二端。
6. 如請求項4所述之畫素電路，其中該補償電路包含：一第四電晶體，該第四電晶體之一第一端用以接收一第二參考電壓，該第四電晶體之一控制端耦接該第四電晶體之一第二端；以及 一第五電晶體，該第五電晶體之一第一端耦接該第四電晶體之該第二端，該第五電晶體之一第二端耦接該節點，該第五電晶體之一控制端用以接收該第四掃描訊號。
7. 如請求項1所述之畫素電路，其中該第一驅動電路包含：一第六電晶體，該第六電晶體之一第二端耦接該第一發光元件，該第六電晶體之一控制端耦接該第一資料輸入電路和該第一電容之該第一端。
8. 如請求項1所述之畫素電路，其中該第二驅動電路包含：一第七電晶體，該第七電晶體之一第二端耦接該第二發光元件，該第七電晶體之一控制端耦接該第二資料輸入電路和該第二電容之第一端。
9. 如請求項1所述之畫素電路，其中在一第一時段內，該畫素控制電路用以根據一重置參考電壓控制該節點的電壓準位，該第一資料輸入電路用以將該第一資料訊號輸出至該第一驅動電路，該第二資料輸入電路用以將該第二資料訊號輸出至該第二驅動電路；在一第二時段內，該畫素控制電路用以根據一第一參考電壓控制該節點的電壓準位切換至該補償準位；以及在一第三時段內，該第一驅動電路用以輸出該第一驅動電流，該第二驅動電路用以輸出該第二驅動電流。
10. 如請求項9所述之畫素電路，其中在該第一時段和該第二時段內，該第一驅動電路和該第二驅動電路用以接收相異於該第一參考電壓之一第二參考電壓，在該第三時段內，該第一驅動電路和該第二驅動電路用以接收該第一參考電壓。
11. 一種畫素驅動方法，包含：由一重置電路根據一重置參考電壓控制一節點的電壓準位；由一第一資料輸入電路根據一第一資料訊號控制該第一電容之一第一端的電壓準位；由一第二資料輸入電路根據一第二資料訊號控制一第二電容之一第一端的電壓準位；由一補償電路根據一第一參考電壓控制該節點的電壓準位；由一第一驅動電路根據該第一電容之該第一端的電壓準位輸出一第一驅動電流至一第一發光元件；以及由一第二驅動電路根據該第二電容之該第一端的電壓準位輸出一第二驅動電流至一第二發光元件。
12. 如請求項11所述之畫素驅動方法，其中更包含：在一第一時段內，由該重置電路根據該重置參考電壓控制該節點的電壓準位處於一重置準位，並由該第一資料輸入 電路根據該第一資料訊號控制該第一電容之該第一端的電壓準位，且由該第二資料輸入電路根據該第二資料訊號控制該第二電容之該第一端的電壓準位；在一第二時段內，由該補償電路根據該第一參考電壓控制該節點的電壓準位處於一補償準位；以及在一第三時段內，由該第一驅動電路根據該第一電容之該第一端的電壓準位輸出該第一驅動電流至該第一發光元件，該第二驅動電路用以根據該第二電容之該第一端的電壓準位輸出該第二驅動電流至該第二發光元件。
13. 如請求項12所述之畫素驅動方法，其中更包含：在該第一時段和該第二時段內，由該第一驅動電路和該第二驅動電路接收一第二參考電壓，在該第三時段內，由該第一驅動電路和該第二驅動電路接收該第一參考電壓。
14. 如請求項12所述之畫素驅動方法，其中更包含：在該第一時段內，由該重置電路之一第三電晶體之一第一端接收一重置參考電壓，並由該第三電晶體之一控制端接收一第三掃描訊號以控制該節點的電壓準位。
15. 如請求項12所述之畫素驅動方法，其中更包含：在該第一時段內，由該第一資料輸入電路之一第一電晶 體之一第一端接收該第一資料訊號，並由該第一電晶體之一控制端接收一第一掃描訊號以控制該第一電容之該第一端的電壓準位。
16. 如請求項12所述之畫素驅動方法，其中更包含：在該第一時段內，由該第二資料輸入電路之一第二電晶體之一第一端接收該第二資料訊號，並由該第二電晶體之一控制端接收一第二掃描訊號以控制該第二電容之該第一端的電壓準位。
17. 如請求項12所述之畫素驅動方法，其中更包含：在該第二時段內，由該補償電路之一第四電晶體之一第一端接收該第一參考電壓以控制該補償電路之一第五電晶體之一第一端的電壓準位，並由該第五電晶體之一控制端接收一第四掃描訊號以控制該節點的電壓準位。
18. 如請求項12所述之畫素驅動方法，其中更包含：在該第三時段內，由該第一驅動電路之一第六電晶體之一控制端根據該第一電容之該第一端的電壓準位以由該第六電晶體之一第二端輸出該第一驅動電流至該第一發光元件。
19. 如請求項12所述之畫素驅動方法，其中更 包含：在該第三時段內，由該第二驅動電路之一第七電晶體之一控制端根據該第二電容之該第一端的電壓準位以由該第七電晶體之一第二端輸出該第二驅動電流至該第二發光元件。

Images