TWI714289B - 閘極驅動裝置 - Google Patents

閘極驅動裝置 Download PDF

Info

Publication number
TWI714289B
TWI714289B TW108135644A TW108135644A TWI714289B TW I714289 B TWI714289 B TW I714289B TW 108135644 A TW108135644 A TW 108135644A TW 108135644 A TW108135644 A TW 108135644A TW I714289 B TWI714289 B TW I714289B
Authority
TW
Taiwan
Prior art keywords
transistor
driving
terminal
coupled
voltage
Prior art date
Application number
TW108135644A
Other languages
English (en)
Other versions
TW202115700A (zh
Inventor
張哲嘉
莊銘宏
郭豫杰
陳一帆
吳尚杰
鄭和宜
陳宜瑢
邱郁勛
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW108135644A priority Critical patent/TWI714289B/zh
Priority to CN202010296808.4A priority patent/CN111402800B/zh
Application granted granted Critical
Publication of TWI714289B publication Critical patent/TWI714289B/zh
Publication of TW202115700A publication Critical patent/TW202115700A/zh

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

閘極驅動裝置包括多個移位暫存電路,其中第N級的移位暫存電路包括第一驅動信號產生電路、第一電壓維持器、第二驅動信號產生電路、第二電壓維持器以及輸出級電路。第一驅動信號產生電路依據第N-1級閘極驅動信號以及第二驅動信號以產生第一驅動信號。第一電壓維持器用以維持第一驅動信號的電壓值。第二驅動信號產生電路依據第N-1級閘極驅動信號、第N級閘極驅動信號的或運算結果以及第一時脈信號以產生第二驅動信號。第二電壓維持器用以維持第二驅動信號的電壓值。輸出級電路依據第一驅動信號以及第二驅動信號以產生第N級閘極驅動信號。

Description

閘極驅動裝置
本發明是有關於一種閘極驅動裝置,且特別是有關於一種可在低掃描頻率進行工作的閘極驅動裝置。
隨著電子科技的進步,高品質的顯示裝置成為電子產品的一大亮點。在現今的電子產品中,提供主動發光的有機發光二極體(OLED)顯示裝置以及微發光二極體(micro LED)顯示裝置,逐漸成為產品主流。
在有機發光二極體顯示裝置以及微發光二極體的應用中,當進行外部補償動作時,需要執行低頻率的掃描動作。在低頻率的掃描動作被執行時,閘極驅動裝置所提供的閘極驅動信號的電壓值,可以因為電子元件所產生的漏電現象,而造成電壓值的不穩定現象,並影響到顯示品質。在習知技術中,特別針對低頻率的掃描動作提出不同的閘極驅動裝置的設計架構。然而,在低頻率的掃描動作下,如何避免漏電現象並維持閘極驅動信號的電壓穩定度,為本領域設計者的重要課題。
本發明提供多種閘極驅動裝置,可降低在低掃描頻率下,因漏電現象所造成的影響。
本發明的閘極驅動裝置適用於顯示裝置。閘極驅動裝置包括多個移位暫存電路,其中第N級的移位暫存電路包括第一驅動信號產生電路、第一電壓維持器、第二驅動信號產生電路、第二電壓維持器以及輸出級電路。第一驅動信號產生電路耦接至第一驅動端,依據第N-1級閘極驅動信號以及第二驅動信號以分別拉低及拉高第一驅動端上的第一驅動信號的電壓值。第一電壓維持器耦接至第一驅動端,用以維持第一驅動信號的電壓值。第二驅動信號產生電路耦接至第二驅動端,依據第N-1級閘極驅動信號、第N級閘極驅動信號的或運算結果以拉高第二驅動端上的第二驅動信號的電壓值。第二驅動信號產生電路依據第一時脈信號以拉低第二驅動信號的電壓值。第二電壓維持器耦接至第二驅動端,用以維持第二驅動信號的電壓值。輸出級電路依據第一驅動信號以及第二驅動信號以產生第N級閘極驅動信號。
本發明的另一閘極驅動裝置包括多個移位暫存電路。其中第N級的移位暫存電路包括第一驅動信號產生電路、第二驅動信號產生電路、電壓維持器以及輸出級電路。第一驅動信號產生電路耦接至第一驅動端,依據第N-1級閘極驅動信號以及第二驅動信號以分別拉低及拉高第一驅動端上的第一驅動信號的電壓值。第二驅動信號產生電路耦接至第二驅動端,依據第N-1級閘 極驅動信號、第N級閘極驅動信號的或運算結果以拉高第二驅動端上的第二驅動信號的電壓值,並依據第一時脈信號以拉低該第二驅動信號的電壓值。電壓維持器耦接至第二驅動端,用以維持第二驅動信號的電壓值。輸出級電路依據第一驅動信號以及第二驅動信號以產生第N級閘極驅動信號。
基於上述,本發明的移位暫存電路,透過依據第N-1級閘極驅動信號、第N級閘極驅動信號的或運算結果來拉低第二驅動信號,並配合電壓維持器以維持第一驅動信號以及第二驅動信號的電壓值。在低頻率掃描的應用下,在降低漏電流的前提下,可維持閘極驅動裝置的正常運作。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
100、200、500、600:第N級的移位暫存電路
110、210、510、610:第一驅動信號產生電路
120、220、520、620:第二驅動信號產生電路
130、230:第一電壓維持器
140、240:第二電壓維持器
150、250、550、650:輸出級電路
211、222、522、611:下拉電路
212、612:上拉電路
221、521:或運算上拉電路
560:傳遞信號產生電路
630:電壓維持器
A:時間
A’:週期
B[n]:第二驅動信號
C51:電容
CK、CK1~CK6:時脈信號
DT1:第一驅動端
DT2:第二驅動端
DT3:第三驅動端
G[n-1]:第N-1級閘極驅動信號
NG[n]、NG[n-1]:級閘極驅動信號
OEM:激光時間區間
PH1、PH3:階段
Q[n]:第一驅動信號
Q’[n]:驅動信號
SROUT:移位暫存器輸出時間區間
t1:時間差
T1~T67a、TA1、TA2、TA51~TA54、TL:電晶體
VGH:系統第一電壓
VGL:系統第二電壓
Z1、Z3:時間區間
圖1繪示本發明一實施例的閘極驅動裝置的示意圖。
圖2繪示本發明實施例的第N級的移位暫存電路的電路示意圖。
圖3繪示本發明實施例的第一電壓維持器的另一實施方式。
圖4A以及圖4B繪示本發明實施例的第N級的移位暫存電路的動作波形圖。
圖5繪示本發明另一實施例的第N級的移位暫存電路的電路 示意圖。
圖6繪示本發明再一實施例的第N級移位暫存電路的示意圖。
圖7繪示的本發明實施例的第N級移位暫存電路600的波形圖。
請參照圖1,圖1繪示本發明一實施例的閘極驅動裝置的第N級的移位暫存電路的示意圖。閘極驅動裝置適用於顯示裝置。閘極驅動裝置包括相互串接的多個移位暫存電路,其中,第N級的移位暫存電路100包括第一驅動信號產生電路110、第二驅動信號產生電路120、第一電壓維持器130、第二電壓維持器140以及輸出級電路150。第一驅動信號產生電路110耦接至第一驅動端DT1。第一驅動信號產生電路110依據第N-1級閘極驅動信號G[n-1]以及第二驅動信號B[n]以分別拉低及拉高第一驅動端DT1上的第一驅動信號Q[n]的電壓值。第一電壓維持器130耦接至第一驅動端DT1。第一電壓維持器130用以維持第一驅動信號Q[n]的電壓值。第二驅動信號產生電路120耦接至第二驅動端DT2。第二驅動信號產生電路120依據第N-1級閘極驅動信號G[n-1]、第N級閘極驅動信號G[n]的或運算結果以拉高第二驅動端DT2上的第二驅動信號B[n]的電壓值。第二驅動信號產生電路120依據時脈信號CK以拉低第二驅動信號B[n]的電壓值。
在本實施例中,第二驅動信號產生電路120可在第N-1級閘極驅動信號G[n-1]以及第N級閘極驅動信號G[n]的其中之一被致能(等於系統第二電壓VGL)時,拉高第二驅動端DT2上的第二驅動信號B[n]至系統第一電壓VGH。在此請注意,第二驅動信號產生電路120所執行的邏輯或運算,其中的第N-1級閘極驅動信號G[n-1]以及第N級閘極驅動信號G[n]的電壓值實質上為系統第二電壓VGL時(被致能)可視為邏輯信號1,相對的,第N-1級閘極驅動信號G[n-1]以及第N級閘極驅動信號G[n]的電壓值為系統第一電壓VGH(被禁能)時可視為邏輯信號0。
在另一方面,第一電壓維持器130可依據第一驅動端DT1上的第一驅動信號Q[n]的電壓值來動作。其中,當第一驅動信號Q[n]的電壓值為相對低的系統第二電壓VGL時,第一電壓維持器130可提供一個導通路徑以提供系統第二電壓VGL至第一驅動端DT1,並使第一驅動端DT1上的第一驅動信號Q[n]的電壓值可維持等於系統第二電壓VGL。相同道理,第二電壓維持器140則可依據第二驅動端DT2上的第二驅動信號B[n]的電壓值來動作。其中,當第二驅動信號B[n]的電壓值為相對低的系統第二電壓VGL時,第二電壓維持器140可提供一個導通路徑以提供系統第二電壓VGL至第二驅動端DT2,並使第二驅動端DT2上的第二驅動信號B[n]的電壓值可維持等於系統第二電壓VGL。
由上述的說明可以得知,在閘極驅動裝置工作在低掃描頻率的條件下時,當第一驅動信號Q[n]以及第二驅動信號B[n]需 長時間維持在系統第二電壓VGL時,第一電壓維持器130以及第二電壓維持器140可分別提供通路徑以使第一驅動信號Q[n]以及第二驅動信號B[n]可以穩定維持在系統第二電壓VGL,不會因為電路元件的漏電狀態而產生電壓不穩定的現象。
當第二驅動信號B[n]需變更為系統第一電壓VGH時,第二驅動信號產生電路120可依據第N-1級閘極驅動信號G[n-1]以及第N級閘極驅動信號G[n]以提供電壓拉高路徑以拉高第二驅動信號B[n]。
在另一方面,當第一驅動信號Q[n]需變更為系統第一電壓VGH時,第N-1級閘極驅動信號G[n-1]以及第N級閘極驅動信號G[n]均變更為禁能,第二驅動信號B[n]被拉低實質上為系統第二電壓VGL,並使第一驅動信號產生電路110可提供相對大的拉高電流(相對高於第一電壓維持器130所提供的拉低電流),並使第一驅動信號Q[n]被拉高。
值得一提的,在本實施例中,第一驅動信號Q[n]以及第二驅動信號B[n]並不會同時被拉低至系統第二電壓VGL。
依據上述的說明可以得知,本發明實施例中的第一電壓維持器130以及第二電壓維持器140可分別用以維持第一驅動信號Q[n]以及第二驅動信號B[n]實質上為系統第二電壓VGL,第二驅動信號產生電路120可透過第N-1級閘極驅動信號G[n-1]、第N級閘極驅動信號G[n]的或運算結果,來解除第一電壓維持器130以及第二電壓維持器140分別提供的第一驅動信號Q[n]以及第二 驅動信號B[n]的拉低效果,在低掃描頻率的應用中,可有效維持閘極驅動裝置的正常運作。
附帶一提的,當第N級的移位暫存電路100為第一級的移位暫存電路時,第N-1級閘極驅動信號G[n-1]可以為起始掃描信號。
以下請參照圖2,圖2繪示本發明實施例的第N級的移位暫存電路的電路示意圖。第N級的移位暫存電路200包括第一驅動信號產生電路210、第二驅動信號產生電路220、第一電壓維持器230、第二電壓維持器240以及輸出級電路250。第一驅動信號產生電路210包括下拉電路211、上拉電路212以及通道電晶體T5。下拉電路211由電晶體T1所建構,電晶體T1的第一端接收系統第二電壓VGL,電晶體T1的控制端接收第N-1級閘極驅動信號G[n-1],電晶體T1的第二端耦接至第三驅動端DT3。通道電晶體T5串接在第三驅動端DT3以及第一驅動端DT1間,通道電晶體T5的控制端並接收系統第二電壓VGL,在通道電晶體T5為P型電晶體的前提下,通道電晶體T5恆為導通的狀態。也就是說,驅動信號Q’[n]與第一驅動信號Q[n]實質上是相同的。其中,系統第一電壓VGH的電壓值可高於系統第二電壓VGL的電壓值。
在本實施例中,上拉電路212包括電晶體TL以及T4。電晶體TL的第一端(通過通道電晶體T5)耦接至第一驅動端DT1,電晶體TL的第二端耦接至電晶體T4的第一端,電晶體T4的第二端接收系統第一電壓VGH。此外,電晶體TL以及T4的控 制端共同耦接至第二驅動端DT2以接收第二驅動信號B[n]。
在另一方面,第一電壓維持器230由電晶體TA2所構成。電晶體TA2的第二端接收系統第二電壓VGL,電晶體TA2的第一端耦接至電晶體TL以及T4相互耦接的端點,電晶體TA2的控制端耦接至第三驅動端DT3並接收驅動信號Q’[n]。此外,第一電壓維持器230與電晶體TL、T4間並產生信號L[n]。
此外,第二驅動信號產生電路220包括或運算上拉電路221以及下拉電路222。或運算上拉電路221耦接至第二驅動端DT2。或運算上拉電路221包括電晶體T3ab、T3bb、T3aa以及T3ba。電晶體T3ab以及T3aa相互串聯,其中電晶體T3ab的第一端耦接至第二驅動端DT2,電晶體T3aa的第二端接收系統第一電壓VGH。電晶體T3bb以及T3ba相互串聯,其中電晶體T3bb的第一端耦接至第二驅動端DT2,電晶體T3ba的第二端接收系統第一電壓VGH。電晶體T3ab以及T3aa的控制端共同接收第N-1級閘極驅動信號G[n-1],電晶體T3bb以及T3ba的控制端則共同接收第N級閘極驅動信號G[n]。當第N-1級閘極驅動信號G[n-1]實質上為系統第二電壓VGL時,電晶體T3ab以及T3aa同時導通並提供上拉路徑以拉高第二驅動信號B[n]。相類似的,當第N級閘極驅動信號G[n]實質上為系統第二電壓VGL時,電晶體T3bb以及T3ba同時導通並提供上拉路徑以拉高第二驅動信號B[n]。
在本實施例中,下拉電路222由電晶體T2所構成,電晶體T2的第一端接收系統第二電壓VGL,電晶體T2的第二端耦接 至第二驅動端DT2,電晶體T2的控制端則接收時脈信號CK2,其中時脈信號CK2拉低至系統第二電壓VGL為被致能。
另外,第二電壓維持器240由電晶體TA1所構成。電晶體TA1的第一端耦接至電晶體T3ab、T3bb的第二端,電晶體TA1的第二端接收系統第二電壓VGL,電晶體TA1的控制端耦接至第二驅動端DT2以接收第二驅動信號B[n]。
在本實施例中,輸出級電路250包括電晶體T6以及T7a。電晶體T6的第一端接收時脈信號CK1。電晶體T6的第二端產生第N級閘極驅動信號G[n]。電晶體T6的控制端耦接至第一驅動端DT1以接收第一驅動信號Q[n]。電晶體T7a的第一端耦接至電晶體T6的第二端。電晶體T7a的第二端接收系統第一電壓VGH。電晶體T7a的控制端則耦接至第二驅動端DT2以接收第二驅動信號B[n]。
輸出級電路250在當第一驅動信號Q[n]為系統第二電壓時,通過被導通的電晶體T6,以使第N級閘極驅動信號G[n]等於時脈信號CK1。當時脈信號CK1切換為系統第二電壓VGL時,第N級閘極驅動信號G[n]可被致能(電壓值實質上為系統第二電壓VGL)。在此同時,電晶體T7a為被斷開的狀態。相對的,當第二驅動信號B[n]為系統第二電壓時,第二驅動信號Q[n]為系統第一電壓,電晶體T6被斷開而電晶體T7a被導通,並產生為邏輯高電壓VGH的第N級閘極驅動信號G[n]。
附帶一提的,第一電壓維持器230的另一實施方式可參 見圖3,圖3繪示本發明實施例的第一電壓維持器的另一實施方式。其中,第一電壓維持器230中的電晶體TA2的控制端以及第二端可變更為耦接至電晶體T6的第二端,並共同接收第N級閘極驅動信號G[n]。
請重新參照圖2,在關於第N級的移位暫存電路的動作細節方面,可同步參照圖2、圖4A以及圖4B。圖4A以及圖4B繪示本發明實施例的第N級的移位暫存電路的動作波形圖。
在圖4A、4B中,在當時脈信號CK3拉低為系統第二電壓VGL時,第N-1級閘極驅動信號G[n-1]同步等於系統第二電壓VGL,此時,電晶體T1被導通,並使驅動信號Q’[n]被拉低為實質上等於系統第二電壓VGL。在此同時,第一電壓維持器230中的電晶體TA2可被導通,並使驅動信號Q’[n]以及第一驅動信號Q[n]維持等於系統第二電壓VGL+VTH,其中VTH為電晶體TA2的導通電壓。在此同時,基於第N-1級閘極驅動信號G[n-1]等於系統第二電壓VGL,電晶體T3ab、T3aa被導通,並提供第二驅動端DT2拉高路徑,使第二驅動信號B[n]被拉高為系統第一電壓VGH。
另外,在時脈信號CK1被低為系統第二電壓VGL時,基於第一驅動信號Q[n]維持實質上等於系統第二電壓VGL,電晶體T6傳送為系統第二電壓VGL的時脈信號CK1以產生第N級閘極驅動信號G[n]。第N級閘極驅動信號G[n]等於系統第二電壓VGL。且基於電晶體T3bb、T3ba被導通,第二驅動信號B[n]維持 為系統第一電壓VGH。
接著,在當時脈信號CK2被拉低為系統第二電壓VGL時,此時第N級閘極驅動信號G[n]被拉高,電晶體T3ab、T3aa、T3bb、T3ba均被斷開,且電晶體T2被導通,因此,第二驅動端DT2上的第二驅動信號B[n]被拉低至系統第二電壓VGL+VTH。在此同時,電晶體T3、T4被導通並提供產生一第一電流。這個第一電流的電流大小,可以設計為大於電晶體TA2進行電壓維持所產生的電流,並使信號L[n]的電壓值被抬高,並進而使驅動信號Q’[n]被拉高而使電晶體TA2被斷開,並解除電壓維持動作。在此可參照圖4A,其中在階段PH3中,時脈信號CK2由系統第一電壓VGH轉態為系統第二電壓VGL,並使電晶體T2被導通。承續上述的說明,驅動信號Q’[n]可被拉高而使電晶體TA2被斷開,並解除電壓維持動作,且第二驅動信號B[n]則透過被導通的電晶體T2被拉低至系統第二電壓VGL+VTH。
另外,在圖4B中的階段PH1,隨著時脈信號CK3被拉低的動作,第N-1級閘極驅動信號G[n-1]被拉低至系統第二電壓VGL。對應於此,電晶體T3ab、T3aa被導通,並使第二驅動信號B[n]被拉高為系統第一電壓VGH。另一方面,電晶體T1被導通,並使驅動信號Q’[n]被拉低至系統第二電壓VGL+VTH,在此,VTH可以為電晶體T1的導通電壓。同時,電晶體TA1被導通,並使驅動信號Q’[n]維持為系統第二電壓VGL+VTH。在此請注意,透過電晶體T3ab、T3aa、T3bb、T3ba所執行的或運算動作,可有效的 拉高第二驅動信號B[n]的電壓值,並解除第二電壓維持器240所執行的電壓維持動作。
附帶一提的,在圖4B的實施例中,時脈信號CK1的上升緣以及CK2的下降緣間,可具有時間差t1,時脈信號CK2可具有週期A’,時脈信號CK1的低脈波時間長度可以為時間A。其中,時間差t1例如為0.1毫秒,時間A例如為8.3毫秒,週期A’則例如為24.93毫秒。
以下請參照圖5,圖5繪示本發明另一實施例的第N級的移位暫存電路的電路示意圖。第N級的移位暫存電路500包括第一驅動信號產生電路510、第二驅動信號產生電路520、第一電壓維持器530、第二電壓維持器540、傳遞信號產生電路560以及輸出級電路550。第一驅動信號產生電路510包括由電晶體T51構成的下拉電路、由電晶體T5L、T54構成的上拉電路以及通道電晶體T55。第一驅動信號產生電路510耦接至第三驅動端DT3,並透過恆導通的電晶體T55耦接至第一驅動端DT1。
第二驅動信號產生電路520包括或運算上拉電路521以及下拉電路522。或運算上拉電路521由電晶體T53ab、T53aa、T53bb、T53ba所構成,下拉電路522則包括電晶體T521以及T522。其中,與前述實施例不同的,電晶體T522耦接至第二驅動端DT2,並接收系統第二電壓VGL。電晶體T522可依據重置信號RST被導通,以拉低第二驅動端DT2上的第二驅動信號B[n]。
在本實施例中,第一電壓維持器530由電晶體TA53以及 TA54所構成。電晶體TA53以及TA54相互串聯耦接,其中電晶體TA54接收系統第二電壓VGL,電晶體TA53耦接至電晶體T5L。且電晶體TA53、TA54共同受控於驅動信號Q’[n]。另外,第二電壓維持器540同樣由兩個電晶體TA51、TA52所構成。電晶體TA51、TA52相互串聯耦接在系統第二電壓VGL以及或運算上拉電路521間,並共同受控於第二驅動信號B[n]。
在本實施例中,輸出級電路550由電晶體T56以及T57a所構成。電晶體T56以及T57a分別受控於驅動信號Q2[n]以及第二驅動信號B[n],並產生第N級閘極驅動信號G[n]。
在此請注意,本實施例中,第N級的移位暫存電路500中另設置傳遞信號產生電路560。傳遞信號產生電路560耦接在第一驅動端DT1、第二驅動端DT2以及輸出級電路550間。在本實施例中,傳遞信號產生電路560包括電晶體T5b1、T5b3、通道電晶體T5b2以及電容C51。電晶體T5b1、T5b3的組態類似於電晶體T56以及T57a,並用以產生與第N級閘極驅動信號G[n]實質上相同的次級閘極驅動信號NG[n]。次級閘極驅動信號NG[n]可用以傳送至下一級的移位暫存電路(第N+1級移位暫存電路),以降低輸出級電路550輸出端的寄生電容,並降低第N級閘極驅動信號G[n]被干擾的情況。值得一提的,電晶體T5b1的第一端所接收的時脈信號為時脈信號CK4。
也就是說,本發明實施例中,接收第N-1級閘極驅動信號G[n-1]的電晶體T51也可以變更為接收第N-1級移位暫存電路 所產生的次級閘極驅動信號NG[n-1]。
關於本實施例中的電路動作方式,與前述圖2的實施例相類似,在此不多贅述。
以下請參照圖6,圖6繪示本發明再一實施例的第N級移位暫存電路的示意圖。第N級移位暫存電路600包括第一驅動信號產生電路610、第二驅動信號產生電路620、電壓維持器630以及輸出級電路650。第一驅動信號產生電路610包括上拉電路612、下拉電路611以及通道電晶體T65。上拉電路612由電晶體T6L以及T64所構成,下拉電路611由電晶體T61所構成。通道電晶體T65則為恆導通的電晶體。第一驅動信號產生電路610耦接至第一驅動端DT1,並提供驅動信號Q’[n]至輸出級電路650。
此外,第二驅動信號產生電路620包括或運算上拉電路622以及下拉電路621。或運算上拉電路622由電晶體T63ab、T63aa、T63bb、T63ba所構成,下拉電路621則由電晶體T62所構成。第二驅動信號產生電路620耦接至第二驅動端DT2,並提供第二驅動信號B[n]至輸出級電路650。
電壓維持器630包括電晶體T6A1以及T6A2。電晶體T6A1以及T6A2串聯耦接在系統第二電壓VGL以及電晶體T63bb間,並受控於第二驅動信號B[n]。
輸出級電路650包括電晶體T66、T67a以及電容C61。電晶體T66、T67a相互串聯耦接,並分別受控於第一驅動信號Q[n]以及第二驅動信號B[n],並用以產生第N級閘極驅動信號G[n]。 電容C61則耦接在電晶體T66的控制端以及第二端間。
在此請注意,本實施例的第N級移位暫存電路600可應用在低漏電、需長時間穩壓、且時脈信號CK1~CK3不轉態的情況下。如圖7繪示的本發明實施例的第N級移位暫存電路600的波形圖。其中時脈信號CK(可以為時脈信號CK1~CK3的任一)在移位暫存器輸出時間區間SROUT轉態,但在發光二極體的激光時間區間OEM不轉態。第N級移位暫存電路600對應產生的第N級閘極驅動信號G[n]在時間區間Z1、Z3可持續維持為系統第一電壓準位,不會因為元件的漏電現象產生電壓下降的情形,可有效維持顯示裝置的顯示品質。
綜上所述,本發明的閘極驅動裝置,透過在移位暫存電路中設置電壓維持器,並配合第N-1級閘極驅動信號、第N級閘極驅動信號的或運算結果來適時的拉高第二驅動信號,可在低掃描頻率的工作條件下,有效維持第N級閘極驅動信號的電壓正確度,維持顯示品質。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100:第N級的移位暫存電路
110:第一驅動信號產生電路
120:第二驅動信號產生電路
130:第一電壓維持器
140:第二電壓維持器
150:輸出級電路
G[n-1]:第N-1級閘極驅動信號
DT1:第一驅動端
DT2:第二驅動端
Q[n]:第一驅動信號
B[n]:第二驅動信號
CK:時脈信號
VGH:系統第一電壓
VGL:系統第二電壓

Claims (20)

  1. 一種閘極驅動裝置,適用於顯示裝置,包括: 多個移位暫存電路,其中第N級的移位暫存電路包括: 一第一驅動信號產生電路,耦接至一第一驅動端,依據一第N-1級閘極驅動信號以及一第二驅動信號以分別拉低及拉高該第一驅動端上的一第一驅動信號的電壓值; 一第一電壓維持器,耦接至該第一驅動端,用以維持該第一驅動信號的電壓值; 一第二驅動信號產生電路,耦接至一第二驅動端,依據該第N-1級閘極驅動信號、一第N級閘極驅動信號的一或運算結果以拉高該第二驅動端上的一第二驅動信號的電壓值,依據一第一時脈信號以拉低該第二驅動信號的電壓值; 一第二電壓維持器,耦接至該第二驅動端,用以維持該第二驅動信號的電壓值;以及 一輸出級電路,依據該第一驅動信號以及該第二驅動信號以產生該第N級閘極驅動信號。
  2. 如申請專利範圍第1項所述的閘極驅動裝置,其中該第一驅動信號產生電路包括: 一上拉電路,耦接至一第三驅動端,依據該第二驅動信號以拉高該第一驅動信號為一系統第一電壓; 一下拉電路,耦接至該第三驅動端,依據該第N-1級閘極驅動信號以及一系統第二電壓以拉低該第一驅動信號為該系統第二電壓;以及 一通道電晶體,耦接在該第一驅動端以及該第三驅動端間,依據該系統第二電壓以被導通。
  3. 如申請專利範圍第2項所述的閘極驅動裝置,其中該上拉電路包括: 一第一電晶體,具有第一端耦接至該第一驅動端,該第一電晶體的控制端耦接至該第二驅動端;以及 一第二電晶體,具有第一端耦接至該第一電晶體的第二端,該第二電晶體的控制端耦接至該第二驅動端,該第二電晶體的第二端接收該系統第一電壓。
  4. 如申請專利範圍第3項所述的閘極驅動裝置,其中該第一電壓維持器包括: 至少一第三電晶體,具有第一端耦接至該第一電晶體的第二端,該第三電晶體的第二端接收該系統第二電壓,該第三電晶體的控制端耦接至該第三驅動端, 或者,該第三電晶體的第一端耦接至該第一電晶體的第二端,該第三電晶體的控制端以及第二端共同接收該第N級閘極驅動信號。
  5. 如申請專利範圍第4項所述的閘極驅動裝置,其中該第三電晶體在依據該第一驅動信號被導通時,維持該第一驅動信號等於該系統第二電壓。
  6. 如申請專利範圍第2項所述的閘極驅動裝置,其中該下拉電路包括: 一第一電晶體,具有第一端接收該系統第二電壓,該第一電晶體的第二端耦接至該第三驅動端,該第一電晶體的控制端接收該第N-1級閘極驅動信號。
  7. 如申請專利範圍第1項所述的閘極驅動裝置,其中該第二驅動信號產生電路包括: 一或運算上拉電路,耦接至該第二驅動端,依據該或運算結果以提供一上拉路徑以拉高該第二驅動信號的電壓至系統第一電壓;以及 一下拉電路,耦接至該第二驅動端,依據該第一時脈信號以下拉該第二驅動信號至該系統第二電壓。
  8. 如申請專利範圍第7項所述的閘極驅動裝置,其中該或運算上拉電路包括: 一第一電晶體,具有第一端耦接至該第二驅動端,該第一電晶體的控制端接收該第N-1級閘極驅動信號; 一第二電晶體,具有第一端耦接至該第一電晶體的第二端,該第二電晶體的第二端接收該系統第一電壓,該第二電晶體的控制端接收該第N-1級閘極驅動信號; 一第三電晶體,具有第一端耦接至該第二驅動端,該第三電晶體的第二端耦接至該第一電晶體的第二端,該第三電晶體的控制端接收該第N級閘極驅動信號;以及 一第四電晶體,具有第一端耦接至該第三電晶體的第二端,該第四電晶體的第二端接收該系統第一電壓,該第四電晶體的控制端接收該第N級閘極驅動信號。
  9. 如申請專利範圍第8項所述的閘極驅動裝置,其中該第二電壓維持器包括: 至少一第五電晶體,具有第一端耦接至該第一電晶體的第二端,該第五電晶體的第二端接收該系統第二電壓,該第五電晶體的控制端耦接至該第二驅動端。
  10. 如申請專利範圍第7項所述的閘極驅動裝置,其中該下拉電路包括: 一電晶體,具有第一端接收該系統第二電壓,該電晶體的第二端耦接至該第二驅動端,該電晶體的控制端接收該第一時脈信號。
  11. 如申請專利範圍第1項所述的閘極驅動裝置,更包括: 一傳遞信號產生電路,耦接該第一驅動端、該第二驅動端以及該輸出級電路,用以依據該第一驅動信號以及該第二驅動信號以產生一次級閘極驅動信號。
  12. 如申請專利範圍第1項所述的閘極驅動裝置,其中該輸出級電路包括: 一第一電晶體,具有第一端以接收一第二時脈信號,該第一電晶體的第二端產生該第N級閘極驅動信號,該第一電晶體的控制端耦接至該第一驅動端;以及 一第二電晶體,具有第一端以耦接至該第一電晶體的第二端,該第二電晶體的第二端接收該系統第一電壓,該第二電晶體的控制端耦接至該第二驅動端, 其中,該第一時脈信號與該第二時脈信號的相位不相同。
  13. 一種閘極驅動裝置,適用於顯示裝置,包括: 多個移位暫存電路,其中第N級的移位暫存電路包括: 一第一驅動信號產生電路,耦接至一第一驅動端,依據一第N-1級閘極驅動信號以及一第二驅動信號以分別拉低及拉高該第一驅動端上的一第一驅動信號的電壓值; 一第二驅動信號產生電路,耦接至一第二驅動端,依據該第N-1級閘極驅動信號、一第N級閘極驅動信號的一或運算結果以拉高該第二驅動端上的一第二驅動信號的電壓值,依據一第一時脈信號以拉低該第二驅動信號的電壓值; 一電壓維持器,耦接至該第二驅動端,用以維持該第二驅動信號的電壓值;以及 一輸出級電路,依據該第一驅動信號以及該第二驅動信號以產生該第N級閘極驅動信號。
  14. 如申請專利範圍第13項所述的閘極驅動裝置,其中該第一驅動信號產生電路包括: 一上拉電路,耦接至一第三驅動端,依據該第二驅動信號以拉高該第一驅動信號為一系統第一電壓; 一下拉電路,耦接至該第三驅動端,依據該第N-1級閘極驅動信號以及一系統第二電壓以拉低該第一驅動信號為該系統第二電壓;以及 一通道電晶體,耦接在該第一驅動端以及該第三驅動端間,依據該系統第二電壓以被導通。
  15. 如申請專利範圍第14項所述的閘極驅動裝置,其中該上拉電路包括: 一第一電晶體,具有第一端耦接至該第一驅動端,該第一電晶體的控制端耦接至該第二驅動端;以及 一第二電晶體,具有第一端耦接至該第一電晶體的第二端,該第二電晶體的控制端耦接至該第二驅動端,該第二電晶體的第二端接收該系統第一電壓。
  16. 如申請專利範圍第13項所述的閘極驅動裝置,其中該第二驅動信號產生電路包括: 一或運算上拉電路,耦接至該第二驅動端,依據該或運算結果以提供一上拉路徑以拉高該第二驅動信號的電壓至系統第一電壓;以及 一下拉電路,耦接至該第二驅動端,依據該第一時脈信號以下拉該第二驅動信號至該系統第二電壓。
  17. 如申請專利範圍第16項所述的閘極驅動裝置,其中該或運算上拉電路包括: 一第一電晶體,具有第一端耦接至該第二驅動端,該第一電晶體的控制端接收該第N-1級閘極驅動信號; 一第二電晶體,具有第一端耦接至該第一電晶體的第二端,該第二電晶體的第二端接收該系統第一電壓,該第二電晶體的控制端接收該第N-1級閘極驅動信號; 一第三電晶體,具有第一端耦接至該第二驅動端,該第三電晶體的第二端耦接至該第一電晶體的第二端,該第三電晶體的控制端接收該第N級閘極驅動信號;以及 一第四電晶體,具有第一端耦接至該第三電晶體的第二端,該第四電晶體的第二端接收該系統第一電壓,該第四電晶體的控制端接收該第N級閘極驅動信號。
  18. 如申請專利範圍第17項所述的閘極驅動裝置,其中該電壓維持器包括: 一第五電晶體,具有第一端耦接至該第一電晶體的第二端,該第五電晶體的控制端耦接至該第二驅動端;以及 一第六電晶體,具有第一端耦接至該第五電晶體的第二端,該第六電晶體的第二端接收該系統第二電壓,該第六電晶體的控制端耦接該第二驅動端。
  19. 如申請專利範圍第16項所述的閘極驅動裝置,其中該下拉電路包括: 一電晶體,具有第一端接收該系統第二電壓,該電晶體的第二端耦接至該第二驅動端,該電晶體的控制端接收該第一時脈信號。
  20. 如申請專利範圍第13項所述的閘極驅動裝置,其中該輸出級電路包括: 一第一電晶體,具有第一端以接收一第二時脈信號,該第一電晶體的第二端產生該第N級閘極驅動信號,該第一電晶體的控制端耦接至該第一驅動端; 一第二電晶體,具有第一端以耦接至該第一電晶體的第二端,該第二電晶體的第二端接收該系統第一電壓,該第二電晶體的控制端耦接至該第二驅動端,其中,該第一時脈信號與該第二時脈信號的相位不相同;以及 一電容,耦接在該第一電晶體的控制端與該第一電晶體的第二端間。
TW108135644A 2019-10-02 2019-10-02 閘極驅動裝置 TWI714289B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108135644A TWI714289B (zh) 2019-10-02 2019-10-02 閘極驅動裝置
CN202010296808.4A CN111402800B (zh) 2019-10-02 2020-04-15 栅极驱动装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108135644A TWI714289B (zh) 2019-10-02 2019-10-02 閘極驅動裝置

Publications (2)

Publication Number Publication Date
TWI714289B true TWI714289B (zh) 2020-12-21
TW202115700A TW202115700A (zh) 2021-04-16

Family

ID=71429566

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108135644A TWI714289B (zh) 2019-10-02 2019-10-02 閘極驅動裝置

Country Status (2)

Country Link
CN (1) CN111402800B (zh)
TW (1) TWI714289B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220092098A (ko) 2020-12-24 2022-07-01 엘지디스플레이 주식회사 표시장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090040203A1 (en) * 2007-08-06 2009-02-12 Samsung Electronics Co., Ltd. Gate driving circuit and display device having the same
TW201141064A (en) * 2010-05-07 2011-11-16 Lg Display Co Ltd Gate shift register and display device using the same
US20150029082A1 (en) * 2013-07-24 2015-01-29 Samsung Display Co., Ltd. Gate drive circuit and display apparatus having the same
US20150228240A1 (en) * 2014-02-12 2015-08-13 Samsung Display Co., Ltd. Gate driving circuit and display device having the same
CN105493195A (zh) * 2013-07-25 2016-04-13 夏普株式会社 移位寄存器和显示装置
TWI673704B (zh) * 2018-06-14 2019-10-01 友達光電股份有限公司 閘極驅動裝置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5317392B2 (ja) * 2006-04-06 2013-10-16 三菱電機株式会社 デコード回路および表示装置
JP5227502B2 (ja) * 2006-09-15 2013-07-03 株式会社半導体エネルギー研究所 液晶表示装置の駆動方法、液晶表示装置及び電子機器
JP5395328B2 (ja) * 2007-01-22 2014-01-22 株式会社ジャパンディスプレイ 表示装置
CN101042937B (zh) * 2007-04-24 2010-10-13 友达光电股份有限公司 可降低偏压效应的移位寄存器、控制电路及液晶显示器
KR102417983B1 (ko) * 2015-08-27 2022-07-07 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
JP2019120740A (ja) * 2017-12-28 2019-07-22 シャープ株式会社 液晶表示装置、液晶パネルの駆動方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090040203A1 (en) * 2007-08-06 2009-02-12 Samsung Electronics Co., Ltd. Gate driving circuit and display device having the same
TW201141064A (en) * 2010-05-07 2011-11-16 Lg Display Co Ltd Gate shift register and display device using the same
US20150029082A1 (en) * 2013-07-24 2015-01-29 Samsung Display Co., Ltd. Gate drive circuit and display apparatus having the same
CN105493195A (zh) * 2013-07-25 2016-04-13 夏普株式会社 移位寄存器和显示装置
US20150228240A1 (en) * 2014-02-12 2015-08-13 Samsung Display Co., Ltd. Gate driving circuit and display device having the same
TWI673704B (zh) * 2018-06-14 2019-10-01 友達光電股份有限公司 閘極驅動裝置

Also Published As

Publication number Publication date
CN111402800B (zh) 2021-08-06
TW202115700A (zh) 2021-04-16
CN111402800A (zh) 2020-07-10

Similar Documents

Publication Publication Date Title
TWI677865B (zh) 閘極驅動裝置
US10276254B2 (en) Shift register unit, organic light-emitting display panel and driving method
WO2019210830A1 (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
WO2018040711A1 (zh) 移位寄存器及其中的驱动方法、栅极驱动电路和显示装置
EP3324397B1 (en) Display device
KR101097347B1 (ko) 게이트 구동 회로 및 이를 이용한 표시 장치
US9514683B2 (en) Gate driving circuit, gate driving method, gate on array (GOA) circuit and display device
US10121442B2 (en) Driving methods and driving devices of gate driver on array (GOA) circuit
WO2020224154A1 (zh) Goa电路和显示装置
WO2016070546A1 (zh) 阵列基板栅极驱动单元、方法、电路和显示装置
US9704437B2 (en) Gate driving circuit, array substrate, and display device
KR102015396B1 (ko) 쉬프트 레지스터와 이의 구동방법
KR20120065788A (ko) 쉬프트 레지스터 및 표시 장치
WO2016161727A1 (zh) 移位寄存器单元及其驱动方法、阵列基板栅极驱动装置、以及显示面板
KR20110102627A (ko) 쉬프트 레지스터와 이를 이용한 표시장치
CN110148382B (zh) 一种goa电路、显示面板及显示装置
WO2020224133A1 (zh) 一种goa电路、显示面板及显示装置
WO2016019651A1 (zh) 可控电压源、移位寄存器及其单元和一种显示器
TWI409787B (zh) 具有克服關機殘影的移位暫存器及消除關機殘影方法
WO2016169389A1 (zh) 栅极驱动电路及其单元和一种显示装置
KR20190002694A (ko) 저온 폴리 실리콘 반도체 박막 트랜지스터에 기초한 게이트 드라이버 온 어레이 회로
WO2019061981A1 (zh) 一种显示装置的驱动电路和驱动方法
KR20180061752A (ko) 내장형 스캔 구동부를 포함하는 디스플레이 장치
WO2016165546A1 (zh) 移位寄存器及其单元和一种显示装置
TWI714289B (zh) 閘極驅動裝置