TWI677865B

TWI677865B - 閘極驅動裝置

Info

Publication number: TWI677865B
Application number: TW107141210A
Authority: TW
Inventors: 林志隆; Chih-Lung Lin; 曾金賢; Chin-Hsien Tseng; 賴柏君; Po-Chun Lai; 鄭貿薰; Mao-Hsun Cheng; 廖建凱; Jian-kai LIAO
Original assignee: 友達光電股份有限公司; Au Optronics Corporation
Priority date: 2018-06-14
Filing date: 2018-11-20
Publication date: 2019-11-21
Also published as: TW202001862A; TWI688943B; TW202001849A; TWI689904B; TWI675359B; TW202001839A; TW202001840A; TWI699742B; TWI670707B; TWI688942B; TW202001864A; TW202001865A; TWI673704B; TW202001863A; TW202001848A

Abstract

閘極驅動裝置包括多個移位暫存電路。移位暫存電路相互串聯耦接，並分別產生多個閘極驅動信號，其中第N級的移位暫存電路包括輸出級電路以及多個電壓調整器。輸出級電路依據第一控制信號、第二控制信號以及第三控制信號以在輸出端產生第N級閘極驅動信號。第一電壓調整器依據第一模式選擇信號以及第二模式選擇信號以調整第一控制信號。第二電壓調整器依據前級閘極驅動信號、後級閘極驅動信號、反向時脈信號或第三控制信號以調整該第二控制信號。第三電壓調整器依據第一模式選擇信號、第二控制信號以及時脈信號以調整第三控制信號。

Description

閘極驅動裝置

本發明是有關於一種閘極驅動裝置，且特別是有關於一種用以驅動顯示面板的閘極驅動裝置。

在同步發光的主動式的發光二極體畫素電路中，需在補償階段中同時開啟所有的畫素，以便能對畫素中薄膜電晶體的導通電壓的變異同時進行補償的動作。在接下來的資料接入階段，則需逐列的開啟畫素電路，以逐列的針對畫素電路進行資料寫入的動作。

在習知的技術領域中，同步發光的畫素電路，常面臨到多種問題。第一，同步發光的畫素電路中需要設置特殊的信號以指示補償階段以及資料接入階段的進行；第二，在應用於高解析度的顯示面板時，需要足夠長的資料寫入時間；第三，當閘極驅動電路中應用低溫度多晶矽製程所製造的薄膜電晶體時，在當薄膜電晶體被斷開時，仍具有相對高電子移動率，並容易造成電路節點上產生漏電的現象。

本發明提供一種閘極驅動裝置，可應用於高解析度的顯示面板上。

本發明的閘極驅動裝置包括多個移位暫存電路。移位暫存電路相互串聯耦接，並分別產生多個閘極驅動信號，其中第N級的移位暫存電路包括輸出級電路、第一電壓調整器、第二電壓調整器以及第三電壓調整器。輸出級電路具有一第一控制端、一第二控制端以及一第三控制端以分別接收第一控制信號、第二控制信號以及第三控制信號。輸出級電路依據第一控制信號、第二控制信號以及第三控制信號以在輸出端產生第N級閘極驅動信號。第一電壓調整器耦接第一控制端，依據第一模式選擇信號以及第二模式選擇信號以選擇閘極高電壓或閘極低電壓以調整第一控制信號。第二電壓調整器耦接至第二控制端，依據前級閘極驅動信號以提供時脈信號以調整該第二控制信號，依據後級閘極驅動信號或第三控制信號以提供閘極高電壓以調整第二控制信號，並依據反向時脈信號以調整第二控制信號。第三電壓調整器耦接至第三控制端，依據第一模式選擇信號、第二控制信號以及時脈信號以調整第三控制信號。

基於上述，本發明的閘極驅動裝置透過多個電壓調整器以調整控制端上的控制信號，並藉由控制信號控制輸出級電路以產生閘極驅動信號。如此，閘極驅動器可在補償階段產生具有一致波形的多個閘極驅動信號，並在之後的寫入階段產生分別依序致能的多個閘極驅動信號。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

請參照圖1，圖1繪示本發明一實施例的閘極驅動裝置的示意圖。閘極驅動裝置包括多個移位暫存電路，其中閘極驅動裝置由移位暫存電路相互串聯耦接來建構。以第N級的移位暫存電路100為範例，第N級的移位暫存電路100包括輸出級電路110、第一電壓調整器120、第二電壓調整器130以及第三電壓調整器140。輸出級電路110具有第一控制端CE1、第二控制端CE2以及第三控制端CE3。第一控制端CE1、第二控制端CE2以及第三控制端CE3分別接收第一控制信號S _[N]、第二控制信號Q _[N]以及第三控制信號P _[N]。輸出級電路110依據第一控制信號S _[N]、第二控制信號Q _[N]以及第三控制信號P _[N]以在輸出端OE產生第N級閘極驅動信號G _[N]。

在本實施例中，輸出級電路110包括電晶體T4、T5、T11以及T13。電晶體T4的第一端接收閘極低電壓V _GL，電晶體T4的第二端耦接至輸出端OE，且電晶體T4的控制端接收第二控制信號Q _[N]。電晶體T5的第一端接收閘極低電壓V _GL，電晶體T5的第二端耦接至輸出端OE，電晶體T5的控制端接收第一控制信號S _[N]。電晶體T13、T11相互串聯耦接，其中電晶體T13的第一端與電晶體T11的第一端相互耦接，電晶體T11的第一端接收閘極高電壓V _GH，電晶體T13的第二端耦接至輸出端OE，電晶體T13、T11的控制端共同接收第三控制信號P _[N]。在本發明其他實施例中，電晶體T11、T13可以變更為單一電晶體或兩個以上的相互串聯的電晶體來實施，圖1的繪示僅只是說明用的範例，不用以限縮本發明的範疇。透過多個串聯的電晶體，可減小電路節點中的漏電現象。

電壓調整器120耦接第一控制端CE1。電壓調整器120依據模式選擇信號SS以及模式選擇信號SR以選擇閘極低電壓V _GL或閘極高電壓V _GH以調整第一控制信號S _[N]。在本實施例中，電壓調整器120包括電晶體T6、T12以及電容C2。電晶體T6的第一端接收閘極低電壓V _GL，電晶體T6的第二端耦接至第一控制端CE1，並產生第一控制信號S _[N]，電晶體T6的控制端接收模式選擇信號SS。電晶體T12的第一端耦接至電晶體T6的第二端，電晶體T12的第二端接收閘極高電壓V _GH，電晶體T12的控制端接收模式選擇信號SR。電容C2則耦接在輸出端OE以及第一控制端CE1間。

電壓調整器130耦接至第二控制端CE2。電壓調整器130依據前級第二控制信號Q _[N-1]以提供時脈信號CK以調整第二控制信號Q _[N]。電壓調整器130並依據後級閘極驅動信號G _[N+2]或第三控制信號P _[N]以提供閘極高電壓V _GH來調整第二控制信號Q _[N]，並依據反向時脈信號XCK以調整第二控制信號Q _[N]。

在本實施例中，電壓調整器130包括電晶體T1、T2、T3、T10以及電容C1。電晶體T1耦接成二極體組態，其控制端與第一端形成二極體的陰極，並接收時脈信號CK，電晶體T1的第二端則形成二極體的陽極，並耦接至電晶體T2的第一端。電晶體T2的第二端耦接至第二控制端CE2，電晶體T2的控制端接收前級第二控制信號Q _[N-1]。電容C1的一端接收反向時脈信號XCK，其另一端耦接至第二控制端CE2。電晶體T3的第一端耦接至第二控制端CE2，電晶體T3的第二端接收閘極高電壓V _GH，電晶體T3的控制端接收後級閘極驅動信號G _[N+2]。此外，電晶體T10的第一端耦接至第二控制端CE2，電晶體T10的第二端接收閘極高電壓V _GH，電晶體T10的控制端接收第三控制信號P _[N]。

電壓調整器140耦接至第三控制端CE3。電壓調整器140依據模式選擇信號SS、第二控制信號Q _[N]以及時脈信號CK以調整第三控制信號P _[N]。

在本實施例中，電壓調整器140包括電晶體T7、T8以及T9。電晶體T8耦接在第三控制端CE3以及閘極高電壓V _GH間，電晶體T8的控制端接收第二控制信號Q _[N]。電晶體T9耦接在第三控制端CE3以及閘極高電壓間V _GH，電晶體T9的控制端接收模式選擇信號SS。電晶體T7耦接為二極體組態，其控制段以及第一端共同耦接以形成的陰極接收時脈信號CK，其第二端形成的陽極耦接至第三控制端CE3。

關於本發明實施例的閘極驅動裝置的動作細節，請同時參照圖2以及圖3A至圖3G，其中，圖2繪示本發明實施例的閘極驅動裝置的動作波形圖，圖3A至圖3G繪示本發明實施例的閘極驅動裝置的等效電路圖。

請先參照圖2以及圖3A。在初始時間區間TA0，模式選擇信號SS、SR分別為高電壓準位（等於閘極高電壓V _GH）以及低電壓準位（等於閘極低電壓V _GL），而時脈信號CK以及反向時脈信號XCK分別為低電壓準位（等於閘極低電壓V _GL）以及高電壓準位（等於閘極高電壓V _GH）。

在此時，電晶體T12被導通，並使第一控制信號S _[N]的電壓值等於閘極高電壓V _GH。電晶體T7被導通，使第三控制信號P _[N]為閘極低電壓V _GL。對應為閘極低電壓V _GL的第三控制信號P _[N]，電晶體T10、T11、T13被導通並使第二控制信號Q _[N]以及第N級閘極驅動信號G _[N]的電壓值均為閘極高電壓V _GH。

在另一方面，在時間區間TA0中，電晶體T2~T6以及T8~T9被斷開。

接著請參照圖2以及圖3B，在時間區間TA1中，閘極驅動裝置進入補償階段。在補償階段中，模式選擇信號SS、SR分別轉態為閘極低電壓V _GL以及閘極高電壓V _GH。電壓調整器120中的，電晶體T6則被導通（電晶體T12被斷開），並使第一控制信號S _[N]被拉低。對應於此，輸出級電路110中的電晶體T5被導通並拉低第N級閘極驅動信號G _[N]至閘極低電壓V _GL，而這個拉低動作並透過電容C2的耦合效應，使第一控制信號S _[N]的電壓值進一步被拉低至等於V _GL– DV。其中，DV為一偏移值，其大小與電容C2提供的耦合率相關。

值得一提的，在閘極驅動裝置中，基於等於閘極低電壓V _GL的模式選擇信號SS，所有的移位暫存電路可同時產生等於閘極低電壓V _GL的閘極驅動信號，因此，在時間區間TA1中，前級閘極驅動信號G _[N-1]、閘極驅動信號G _[N]以及後級閘極驅動信號G _[N+2]均等於閘極低電壓V _GL。

在另一方面，基於模式選擇信號SS為閘極低電壓V _GL，電壓調整器140中的電晶體T9被導通，並使第三控制信號P[N]被拉高至邏輯高準位V _GH，並使電壓調整器140中電晶體T10、輸出級電路110中的電晶體T11、T13被斷開。而基於後級閘極驅動信號G _[N+2]等於閘極低電壓V _GL，電壓調整器140中的電晶體T3被導通，並使第二控制信號Q _[N]維持為閘極高電壓V _GH。

接著請參照圖2以及圖3C，在時間區間TA2中，閘極驅動裝置的補償階段結束，並準備進入寫入階段。在時間區間TA2中，模式選擇信號SS、SR分別轉態為閘極高電壓V _GH以及閘極低電壓V _GL，電壓調整器120中的電晶體T12被導通（電晶體T6被斷開），並使第一控制信號S _[N]被拉高至閘極高電壓V _GH。基於模式選擇信號SS為閘極高電壓V _GH，電壓調整器140中的電晶體T9被斷開。而在時脈信號CK為低電壓準位的條件下，電壓調整器140中電晶體T7被導通，並使第三控制信號P _[N]被拉高為閘極高電壓V _GH。在此同時，電壓調整器130中的電晶體T10被導通，並使第二控制信號Q _[N]維持為閘極高電壓V _GH（此時電晶體T3為斷開的狀態）。

接著，在時間區間TA3，閘極驅動裝置準備進入資料寫入階段。在時間區間TA3中，前級第二控制信號Q _[N-1]以及前級閘極驅動信號G _[N-1]的電壓值分別下降至等於V _GL+|V _{TH_T1}|以及V _GL+|V _{TH_T1}|+|V _{TH_T4}|。其中V _{TH_T1}以及V _{TH_T4}分別為前級移位暫存電路中電晶體T1以及T4的導通電壓。

以下請參照圖2以及圖3D，在時間區間TA4，閘極驅動裝置進入資料寫入階段的第一子階段。在時間區間TA4中，前級第二控制信號Q _[N-1]進一步下降至等於V _GL+|V _{TH_T1}|-DV1，電壓調整器130中的電晶體T2被導通。其中DV1為一偏移值。且在當時脈信號CK等於閘極低電壓V _GL時，電晶體T1同時被導通，並使第二控制信號Q _[N]被拉低至V _GL+|V _{TH_T1}|。在另一方面，基於第二控制信號Q _[N]被拉低的條件下，電壓調整器140中的電晶體T8，在對應被導通，並使第三控制信號P _[N]被拉高為等於V _GH-DV2，其中偏移值DV2為因電晶體T8未完全導通所造成。並且，對應被拉高的第三控制信號P _[N]以及拉低的第二控制信號Q _[N]，輸出級電路110中的電晶體T4被導通，電晶體T11、T13則被斷開，第N級閘極驅動信號G _[N]對應被拉低至等於V _GL+|V _{TH_T1}|+|V _{TH_T4}|。

以下請參照圖2以及圖3E，在時間區間TA5，閘極驅動裝置進入資料寫入階段的第二子階段。在時間區間TA5中，反向時脈信號XCK由閘極高電壓V _GH轉態至閘極低電壓V _GL，並透過電壓調整器130中的電容C1的耦合效應，使第二控制信號Q _[N]下拉一偏移值DV1，並使第二控制信號Q _[N]的電壓值等於V _GL+|V _{TH_T1}|-DV1。偏移值DV1的大小與電容C1的耦合率相關聯。透過進一步被拉低的第二控制信號Q _[N]，輸出級電路110中的電晶體T4可以完全被導通，並使第N級閘極驅動電路G _[N]可被完全拉低至等於閘極低電壓V _GL。另一方面，電晶體T8可完全導通，並使第三控制信號P _[N]被拉高至閘極高電壓V _GH。

值得一提的，在圖2的波形圖中，前級第二控制信號Q _[N-1]等同於第二控制信號Q _[N]提早半個時脈信號CK的週期的信號。前級閘極驅動信號G _[N-1]等同於閘極驅動信號G _[N]提早半個時脈信號CK的週期的信號，而後級閘極驅動信號G _[N+2]等同於閘極驅動信號G _[N]延遲一個時脈信號CK的週期的信號。

以下請參照圖2以及圖3F，在時間區間TA6，閘極驅動裝置進入電壓保持階段。在時間區間TA6中，後期閘極驅動信號G _[N+2]被拉低（拉低至V _GL+|V _{TH_T1}|+|V _{TH_T4}|），並使電壓調整器130中的電晶體T3被導通。電晶體T3傳送閘極高電壓V _GH以拉高第二控制信號Q _[N]，並使輸出級電路110中的電晶體T4被斷開。同時，電壓調整器140中的電晶體T8被斷開，而電晶體T7則依據時脈信號CK被導通。透過被導通的電晶體T7，第三控制信號P _[N]被拉低至V _GL+|V _{TH_T7}|，其中V _{TH_T7}為電晶體T7的導通電壓。

基於第三控制信號P _[N]被拉低，輸出級電路110中的電晶體T11、T13被導通，並使第N級閘極驅動信號G _[N]上拉至閘極高電壓V _GH。

以下請參照圖2以及圖3G，在時間區間TA7中，後級閘極驅動信號G _[N+2]下拉至閘極低電壓V _GL，並使電壓調整器130中的電晶體T3被導通。且時脈信號CK轉態為閘極高電壓V _GH，並使電壓調整器140中的電晶體T7被斷開。

在時間區間TA7後，後級閘極驅動信號G _[N+2]上拉至閘極高電壓V _GH，並使電壓調整器130中的電晶體T3被斷開。

值得一提的，在時間區間TA7後，透過週期性轉態為閘極低電壓V _GL的時脈信號CK，電壓調整器140中的電晶體T7可週期性的被導通，並使第三控制信號P[N]維持在閘極低電壓V _GL。第N級閘極驅動信號G _[N]可持續的被充電，並保持等於閘極高電壓V _GH，為被禁能的電壓值。

綜上所述，本發明透過多個電壓調整器，藉由控制多個控制信號，來產生閘極驅動信號。本發明提出的閘極驅動器可在補償階段提供共同致能的多個閘極驅動信號，並在寫入階段產生依序致能的閘極驅動信號，以提供足夠長的時間來執行資料寫入動作。可有效搭配同步式主動有機發光二極體的顯示面板，並應用在高解析度的顯示面板上。此外，在本發明實施例中，並透過多個串聯的電晶體來建構電壓調整器，可減少內部節點的漏電現象，節省電力的消耗。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100‧‧‧移位暫存電路

CE1、CE2‧‧‧控制端

110‧‧‧輸出級電路

120~140‧‧‧電壓調整器

S[N]、Q[N]、P[N]‧‧‧控制信號

OE‧‧‧輸出端

T1~T13‧‧‧電晶體

VGL‧‧‧閘極低電壓

VGH‧‧‧閘極高電壓

SS、SR‧‧‧模式選擇信號

C1、C2‧‧‧電容

XCK‧‧‧反向時脈信號

CK‧‧‧時脈信號

G[N]‧‧‧第N級閘極驅動信號

Q[N-1]‧‧‧前級第二控制信號

G[N-1]‧‧‧前級閘極驅動信號

G[N+2]‧‧‧後級閘極驅動信號

TA0~TA7‧‧‧時間區間

圖1繪示本發明一實施例的閘極驅動裝置的示意圖。圖2繪示本發明實施例的閘極驅動裝置的動作波形圖。圖3A至圖3G繪示本發明實施例的閘極驅動裝置的等效電路圖。

Claims

一種閘極驅動裝置，包括：多個移位暫存電路，該些移位暫存電路相互串聯耦接，並分別產生多個閘極驅動信號，其中第N級的移位暫存電路包括：一輸出級電路，具有一第一控制端、一第二控制端以及一第三控制端以分別接收一第一控制信號、一第二控制信號以及一第三控制信號，該輸出級電路依據該第一控制信號、該第二控制信號以及該第三控制信號以在一輸出端產生一第N級閘極驅動信號；一第一電壓調整器，耦接該第一控制端，依據一第一模式選擇信號以及一第二模式選擇信號以選擇一閘極低電壓或一閘極高電壓以調整該第一控制信號；一第二電壓調整器，耦接至該第二控制端，依據一前級第二控制信號以提供一時脈信號來調整該第二控制信號，依據一後級閘極驅動信號或該第三控制信號以提供該閘極高電壓以調整該第二控制信號，並依據一反向時脈信號來調整該第二控制信號；以及一第三電壓調整器，耦接至該第三控制端，依據該第一模式選擇信號、該第二控制信號以及該時脈信號以調整該第三控制信號。
如申請專利範圍第1項所述的閘極驅動裝置，其中該第一電壓調整器在一補償階段依據該第一模式選擇信號以提供該閘極低電壓來拉低該第一控制信號，該第二電壓調整器依據該後級閘極驅動信號以提供該閘極高電壓來拉高該第二控制信號，該第三電壓調整器依據該第一模式選擇信號以提供該閘極高電壓來拉高該第三控制信號。
如申請專利範圍第2項所述的閘極驅動裝置，其中在該補償階段，該輸出級電路依據該第一控制信號以傳輸該閘極低電壓至該輸出端以產生該第N級閘極驅動信號。
如申請專利範圍第3項所述的閘極驅動裝置，其中在一寫入階段的一第一子階段，該第一電壓調整器依據該第二模式選擇信號以提供該閘極高電壓來拉高該第一控制信號，該第二電壓調整器依據該前級閘極驅動信號以提供該時脈信號來拉低該第二控制信號，該第三電壓調整器依據該時脈信號以拉低該第三控制信號。
如申請專利範圍第4項所述的閘極驅動裝置，其中在一寫入階段的該第一子階段，該輸出級電路依據該第一控制信號、該第二控制信號以及該第三控制信號來拉低該第N級閘極驅動信號的電壓值。
如申請專利範圍第5項所述的閘極驅動裝置，其中在該寫入階段的一第二子階段，該第二電壓調整器依據該反向時脈信號以拉低該第二控制信號一偏移值。
如申請專利範圍第6項所述的閘極驅動裝置，其中在該寫入階段的該第一子階段中，該反向時脈信號的電壓值等於該閘極高電壓，在該寫入階段的該第二子階段中，該反向時脈信號的電壓值等於該閘極低電壓。
如申請專利範圍第6項所述的閘極驅動裝置，其中在該寫入階段的該第二子階段，該輸出級電路依據該第二控制信號使該第N級閘極驅動信號的電壓值被拉低至等於該閘極低電壓。
如申請專利範圍第6項所述的閘極驅動裝置，其中在一電壓保持階段，該第一電壓調整器依據該第二模式選擇信號以提供該閘極高電壓來拉高該第一控制信號，該第二電壓調整器依據該後級閘極驅動信號與該第三控制信號以提供該閘極高電壓來拉高該第二控制信號，該第三電壓調整器依據該時脈信號以拉低該第三控制信號。
如申請專利範圍第9項所述的閘極驅動裝置，其中在該電壓保持階段，該輸出級電路依據該第三控制信號以提供該閘極高電壓來維持該第N級閘極驅動信號的電壓值。
如申請專利範圍第10項所述的閘極驅動裝置，其中該補償階段、該寫入階段的該第一子階段、該寫入階段的該第二子階段以及該電壓保持階段依序發生。
如申請專利範圍第1項所述的閘極驅動裝置，其中該第一電壓調整器包括：一第一電晶體，其第一端接收該閘極低電壓，該第一電晶體的第二端耦接至該第一控制端，並產生該第一控制信號，該第一電晶體的控制端接收該第一模式選擇信號；一第二電晶體，其第一端耦接至該第一電晶體的第二端，該第二電晶體的第二端接收該閘極高電壓，該第二電晶體的控制端接收該第二模式選擇信號；以及一電容，耦接在該輸出端以及該第一控制端間。
如申請專利範圍第1項所述的閘極驅動裝置，其中該第二電壓調整器包括：一二極體，其陰極接收該時脈信號；一第一電晶體，耦接在該二極體的陽極與該第二控制端間，其控制端接收該前級第二控制信號；一第二電晶體，其第一端接收該閘極高電壓，該第二電晶體的第二端耦接至該第二控制端，該第二電晶體的控制端接收該後級閘極驅動信號；一電容，其一端接收該反向時脈信號，其另一端耦接至該第二控制端；以及一第三電晶體，其第一端耦接至該第二控制端，該第三電晶體的第二端接收該閘極高電壓，該第三電晶體的控制端接收該第三控制信號。
如申請專利範圍第1項所述的閘極驅動裝置，其中該第三電壓調整器包括：一第一電晶體，耦接在該第三控制端以及該閘極高電壓間，該第一電晶體的控制端接收該第二控制信號；一第二電晶體，耦接在該第三控制端以及該閘極高電壓間，該第二電晶體的控制端接收該第一模式選擇信號；以及一二極體，其陽極耦接至該第三控制端，其陰極接收該時脈信號。
如申請專利範圍第1項所述的閘極驅動裝置，其中該輸出級電路包括：一第一電晶體，其第一端接收該閘極低電壓，該第一電晶體的第二端耦接至該輸出端，該第一電晶體的控制端接收該第二控制信號；一第二電晶體，其第一端接收該閘極低電壓，該第二電晶體的第二端耦接至該輸出端，該第二電晶體的控制端接收該第一控制信號；以及至少一第三電晶體，其第一端接收該閘極高電壓，該至少一第三電晶體的第二端耦接至該輸出端，該至少一第三電晶體的控制端接收該第三控制信號。
如申請專利範圍第1項所述的閘極驅動裝置，其中在一補償階段，該些閘極驅動信號同時被致能，在一寫入階段，該些閘極驅動信號依序被致能，在一電壓保持階段，該些閘極驅動信號保持在被禁能的電壓值。