TWI794960B - 閘極驅動裝置 - Google Patents

Abstract

本發明提供一種閘極驅動裝置。閘極驅動裝置包括多個閘極驅動單元。第n級閘極驅動單元包括電源電路、輸出電路以及偏壓控制電路。電源電路在第一時間區間將偏壓節點的低偏壓值充電至高偏壓值。輸出電路在第二時間區間反應於偏壓節點的高偏壓值以及對應的外部時脈提供第n級閘極驅動訊號。偏壓控制電路包括多個電晶體。偏壓控制電路對所述多個電晶體的至少一者進行負偏壓補償操作。偏壓控制電路在第一時間區間以及第二時間區間防止偏壓節點的電壓值下降。

Description

閘極驅動裝置

本發明是有關於一種顯示器領域，且特別是有關於一種閘極驅動裝置。

薄膜電晶體液晶顯示器(Thin Film Transistor Liquid Crystal Displays，TFT-LCDs)已成為現代顯示科技產品的主流。相對於多晶矽薄膜電晶體(Poly-Si TFT)，使用非晶矽薄膜電晶體(a-Si TFT)所製作的顯示器能夠降低生產成本，且能夠在低溫下製作在大面積的玻璃基板上，均勻性好且能提高生產速率。

隨著系統整合式玻璃面板(System-on-Glass，SOG)的概念被陸續提出，近來許多產品將顯示器驅動電路中的閘極驅動裝置整合在玻璃基板上，即為GOA(Gate Driver on Array)電路。GOA具有諸多優勢，除了可以減少顯示器邊框的面積以達成窄邊框之外，更能夠減少閘極掃描驅動IC的使用，降低購買IC成本及避免玻璃與IC貼合時斷線問題，用以提升產品良率。

然而，當顯示器應用在汽車產品上時，可能會遇到長期使用及廣範的溫度操作的問題，如在極端低溫(例如是攝氏-40度) 與極端高溫(例如是攝氏70度)。由此可知，如何設計出在極端溫度下仍具有高信賴性的驅動能力，是目前閘極驅動裝置的開發重點之一。

本發明提供一種具有高信賴性的閘極驅動裝置。

本發明的閘極驅動裝置包括多個閘極驅動單元。所述多個閘極驅動單元中的第n級閘極驅動單元包括電源電路、輸出電路以及偏壓控制電路。電源電路在第一時間區間反應於第n-m級複本訊號將偏壓節點的低偏壓值充電至高偏壓值。輸出電路耦接於偏壓節點。輸出電路在第二時間區間反應於偏壓節點的高偏壓值以及對應的外部時脈提供第n級閘極驅動訊號以及第n級複本訊號。偏壓控制電路耦接於偏壓節點。偏壓控制電路包括多個電晶體。偏壓控制電路對所述多個電晶體的至少一者進行負偏壓補償操作，並在第一時間區間以及第二時間區間防止偏壓節點的電壓值下降。其中n以及m分別為正整數，並且n-m大於或等於1。

基於上述，第n級閘極驅動單元的偏壓控制電路在第一時間區間以及第二時間區間防止偏壓節點的電壓值下降。除此之外，偏壓控制電路還能夠對所述多個電晶體的至少一者進行負偏壓補償操作。因此，閘極驅動裝置能夠在長期使用的情況下具有高信賴性的驅動能力。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉 實施例，並配合所附圖式作詳細說明如下。

100:閘極驅動裝置

110、210、210’:電源電路

120、220、220’:輸出電路

130、230、230’:偏壓控制電路

140、240、240’:放電控制電路

231、231’:第一穩壓及放電電路

232、232’:第二穩壓及放電電路

A(n)、A(n+1):偏壓節點

CK1、CK2、CK3、CK9、CK10:外部時脈

DS(n):第n級放電控制訊號

DS(n+1):第(n+1)級放電控制訊號

G(n):第n級閘極驅動訊號

G(n+1):第(n+1)級閘極驅動訊號

G(n+2):第(n+2)級閘極驅動訊號

G(n+8):第(n+8)級閘極驅動訊號

G(n+9):第(n+9)級閘極驅動訊號

GU(n):第n級閘極驅動單元

GU(n+1):第(n+1)級閘極驅動單元

GU(n+2):第(n+2)級閘極驅動單元

GU(n+8):第(n+8)級閘極驅動單元

GU(n+9):第(n+9)級閘極驅動單元

LC1:第一參考訊號

LC2:第二參考訊號

M1~M4、M1’~M4’、M7、M7’、M10~M17、M10’~M17’:電晶體

M5、M5’、M6、M6’、M8、M8’、M9、M9’:穩壓電晶體

ST(n):第n級複本訊號

ST(n-m):第(n-m)級複本訊號

ST(n-6):第(n-6)級複本訊號

ST(n-7):第(n-7)級複本訊號

ST(n-8):第(n-8)級複本訊號

ST(n+1):第(n+1)級複本訊號

ST(n+8):第(n+8)級複本訊號

ST(n+9):第(n+9)級複本訊號

ST(n+10):第(n+10)級複本訊號

ST(n+11):第(n+11)級複本訊號

ST(n+12):第(n+12)級複本訊號

ST(n+13):第(n+13)級複本訊號

ST(n+k):第(n+k)級複本訊號

T1、T2、T3、T4:時間區間

VDD:系統高電壓

VSS:系統低電壓

圖1是依據本發明一實施例所繪示的閘極驅動裝置的方塊示意圖。

圖2是依據本發明一實施例所繪示的第n級閘極驅動單元的方塊示意圖。

圖3是依據本發明一實施例所繪示的第n級閘極驅動單元的電路示意圖。

圖4是依據本發明一實施例所繪示的第n+1級閘極驅動單元的電路示意圖。

圖5是依據本發明一實施例所繪示的閘極驅動裝置的部分時序圖。

本發明的部份實施例接下來將會配合附圖來詳細描述，以下的描述所引用的元件符號，當不同附圖出現相同的元件符號將視為相同或相似的元件。這些實施例只是本發明的一部份，並未揭示所有本發明的可實施方式。更確切的說，這些實施例只是本發明的專利申請範圍中的範例。

請參考圖1，圖1是依據本發明第一實施例所繪示的閘極 驅動裝置的示意圖。在本實施例中，閘極驅動裝置100包括多個閘極驅動單元。舉例來說，在所述多個閘極驅動單元當中，第n級閘極驅動單元GU(n)會依據外部時脈CK1、系統高電壓VDD以及第(n-8)級複本訊號ST(n-8)提供第n級閘極驅動訊號G(n)以及第n級複本訊號ST(n)。第(n-8)級複本訊號ST(n-8)來自於第(n-8)級閘極驅動單元(未示出)。第(n+1)級閘極驅動單元GU(n+1)會依據外部時脈CK2、系統高電壓VDD以及第(n-7)級複本訊號ST(n-7)提供第(n+1)級閘極驅動訊號G(n+1)以及第(n+1)級複本訊號ST(n+1)，第(n-7)級複本訊號ST(n-7)來自於第(n-7)級閘極驅動單元(未示出)。依此類推。

請參考圖2，圖2是依據本發明第一實施例所繪示的第n級閘極驅動單元的方塊示意圖。在本實施例中，第n級閘極驅動單元G(n)包括電源電路110、輸出電路120以及偏壓控制電路130。電源電路110在第一時間區間反應於第n-m級複本訊號ST(n-m)將偏壓節點A(n)的低偏壓值充電至高偏壓值。在本實施例中，n以及m分別為正整數，並且n-m大於或等於1。在本實施例中，第n-m級複本訊號ST(n-m)處於高電壓準位的時間區間不與第n級複本訊號ST(n)處於高電壓準位的時間區間重疊。因此，m例如等於8，本發明並不以m的數值為限。偏壓節點A(n)會更早被充電，如此一來，閘極驅動裝置100的偏壓節點A(n)能夠在低溫條件下達到足夠的電壓。

在本實施例中，輸出電路120耦接於偏壓節點A(n)。輸 出電路120在第二時間區間反應於偏壓節點A(n)的高偏壓值以及對應的外部時脈提供第n級閘極驅動訊號G(n)以及第n級複本訊號ST(n)。

在本實施例中，偏壓控制電路130耦接於偏壓節點A(n)。偏壓控制電路130包括多個電晶體。偏壓控制電路130在第一時間區間以及第二時間區間防止偏壓節點A(n)的電壓值下降。如此一來，第n級閘極驅動單元G(n)能夠在高溫條件下防止偏壓節點A(n)發生電壓洩漏。此外，偏壓控制電路130還對所述多個電晶體的至少一者進行負偏壓補償操作。

一般來說，GOA電路是由多個非晶矽TFT來實現。以n型非晶矽TFT為例，n型非晶矽TFT在被導通的情況下，n型非晶矽TFT的門檻電壓(threshold voltage)值會隨著時間的推移而提升。因此，GOA電路的電路表現也會隨著時間的推移而有所變化。在本實施例中，偏壓控制電路130在穩定偏壓節點A(n)的電壓值，還能夠在至少一時間區間對偏壓控制電路130本身的至少一電晶體進行負偏壓補償操作，從而恢復被補償的電晶體的門檻電壓值。如此一來，閘極驅動裝置能夠在長期使用的情況下具有高信賴性的驅動能力。

在本實施例中，在第三時間區間，輸出電路120將偏壓節點A(n)的電壓值下拉到低偏壓值。此外，在第三時間區間，偏壓控制電路130會反應於第n級放電控制訊號DS(n)將偏壓節點A(n)的低電壓值對偏壓節點A(n)以及輸出電路120進行抗雜訊操 作。

在本實施例中，第n級閘極驅動單元GU(n)還包括放電控制電路140。放電控制電路140耦接於偏壓節點A(n)。放電控制電路140反應於偏壓節點A(n)的電壓值、第一參考訊號LC1以及第二參考訊號LC2來提供第n級放電控制訊號DS(n)。

在本實施例中，第一參考訊號LC1的極性以及第二參考訊號LC2的極性分別基於畫框時間來反轉。在同一畫框時間中，第一參考訊號LC1的極性相反於第二參考訊號LC2的極性。舉例來說，在第一畫框時間中，第一參考訊號LC1的極性為正極性。第一參考訊號LC1具有高電壓準位(如，15伏特)。在第一畫框時間中，第二參考訊號LC2的極性則為負極性。第二參考訊號LC2具有低電壓準位(如，-12伏特)。在第一畫框時間後的第二畫框時間，第一參考訊號LC1的極性為負極性。第一參考訊號LC1具有低電壓準位(如，-12伏特)。在第二畫框時間中，第二參考訊號LC2的極性則為正極性。第二參考訊號LC2具有高電壓準位(如，15伏特)。

請參考圖3，圖3是依據本發明一實施例所繪示的第n級閘極驅動單元的電路示意圖。在本實施例中，第n級閘極驅動單元GU(n)包括電源電路210、輸出電路220、偏壓控制電路230以及放電控制電路240。電源電路210包括電晶體M1。電晶體M1的第一端接收系統高電壓VDD。電晶體M1的第二端耦接至偏壓節點A(n)。電晶體M1的控制端接收第(n-8)級複本訊號 ST(n-8)。當接收到高電壓準位的第(n-8)級複本訊號ST(n-8)時，電晶體M1會將系統高電壓VDD的電壓值提供至偏壓節點A(n)，從而將偏壓節點A(n)的電壓值抬升到高偏壓值。在另一方面，當接收到低電壓準位的第(n-8)級複本訊號ST(n-8)時，電晶體M1則不會將系統高電壓VDD的電壓值提供至偏壓節點A(n)。

輸出電路220包括電晶體M2~M4。電晶體M2的第一端接收外部時脈CK1。電晶體M2的控制端耦接於偏壓節點A(n)。電晶體M2的第二端用以輸出第n級閘極驅動訊號G(n)。因此，輸出電晶體M2會反應於偏壓節點A(n)的高偏壓值將外部時脈CK1作為第n級閘極驅動訊號G(n)，並輸出第n級閘極驅動訊號G(n)。電晶體M3的第一端接收外部時脈CK1。電晶體M3的控制端耦接於偏壓節點A(n)。電晶體M3的第二端用以輸出第n級複本訊號ST(n)。因此，電晶體M3會反應於偏壓節點A(n)的高偏壓值將外部時脈CK1作為第n級複本訊號ST(n)，並輸出第n級複本訊號ST(n)。電晶體M4的第一端耦接於偏壓節點A(n)。電晶體M4的第二端耦接於系統低電壓VSS。電晶體M4的控制端接收第(n+k)級複本訊號ST(n+k)。電晶體M4會依據第(n+k)級複本訊號ST(n+k)將偏壓節點A(n)的電壓值下拉到系統低電壓VSS。在本實施例中，k等於9。

在本實施例中，偏壓控制電路230包括第一穩壓及放電電路231。在第一時間區間以及第二時間區間，第一穩壓及放電電路231反應於第n級放電控制訊號DS(n)的低電壓準位來維持偏壓 節點A(n)的電壓值。在第三時間區間，第一穩壓及放電電路231反應於第n級放電控制訊號DS(n)的高電壓準位以及第一參考訊號LC1的低電壓準位來下拉偏壓節點A(n)的電壓值。

在本實施例中，第一穩壓及放電電路231包括穩壓電晶體M5、M6。穩壓電晶體M5的第一端耦接於偏壓節點A(n)。穩壓電晶體M5的第二端接收第n級複本訊號ST(n)，穩壓電晶體M5的控制端接收第n級放電控制訊號DS(n)。穩壓電晶體M6的第一端耦接於穩壓電晶體M5的第二端，穩壓電晶體M6的第二端耦接於第一參考訊號LC1，穩壓電晶體M6的控制端接收第n級放電控制訊號DS(n)。

在第一時間區間以及第二時間區間，被斷開的穩壓電晶體M6反應於第一參考訊號LC1以及第n級放電控制訊號DS(n)被進行負偏壓補償操作。也就是說，穩壓電晶體M6反應於第一參考訊號LC1的高電壓準位以及第n級放電控制訊號DS(n)的低電壓準位被進行負偏壓補償操作。除此之外，在第二時間區間，第n級複本訊號ST(n)的高電壓準位可用以支撐位於被斷開的穩壓電晶體M5的第二端的電壓值，以防止偏壓節點A(n)在高溫條件下發生電壓洩漏。進一步地，第一穩壓及放電電路231還可以透過第n級複本訊號ST(n)的高電壓準位以及被斷開的穩壓電晶體M5的第一端與第二端之間的寄生電容耦合效應抬升偏壓節點A(n)的電壓值。

在本實施例中，第一穩壓及放電電路231還包括電晶體 M7。電晶體M7的第一端耦接於電晶體M2的第二端。電晶體M7的第二端耦接於系統低電壓VSS。電晶體M7的控制端接收第n級放電控制訊號DS(n)。因此，第一穩壓及放電電路231還能夠反應於第n級放電控制訊號DS(n)的高電壓準位來下拉第n級閘極驅動訊號G(n)的電壓值。

在本實施例中，偏壓控制電路230包括第二穩壓及放電電路232。在第一時間區間以及第二時間區間，第二穩壓及放電電路232反應於第n+a級放電控制訊號DS(n+a)的低電壓準位來維持偏壓節點A(n)的電壓值。在第三時間區間，第二穩壓及放電電路232反應於第n+a級放電控制訊號的高電壓準位以及第二參考訊號LC2的低電壓準位來下拉偏壓節點A(n)的電壓值。a為1以及-1的其中一者。

在本實施例中，a為1。因此，在第一時間區間以及第二時間區間，第二穩壓及放電電路232反應於第n+1級放電控制訊號DS(n+1)的低電壓準位來維持偏壓節點A(n)的電壓值。在第三時間區間，第二穩壓及放電電路232反應於第n+1級放電控制訊號DS(n+1)的高電壓準位以及第二參考訊號LC2的低電壓準位來下拉偏壓節點A(n)的電壓值。

在本實施例中，第二穩壓及放電電路232包括穩壓電晶體M8、M9。穩壓電晶體M8的第一端耦接於偏壓節點A(n)。穩壓電晶體M8的第二端接收第n級複本訊號ST(n)。穩壓電晶體M8的控制端接收第n+1級放電控制訊號DS(n+1)。穩壓電晶體 M9的第一端耦接於穩壓電晶體M8的第二端。穩壓電晶體M9的第二端耦接於第二參考訊號LC2。穩壓電晶體M9的控制端接收第n+1級放電控制訊號DS(n+1)。

在第一時間區間以及第二時間區間，被斷開的穩壓電晶體M9反應於第二參考訊號LC2以及第n+1級放電控制訊號DS(n+1)被進行負偏壓補償操作。也就是說，穩壓電晶體M9反應於第二參考訊號LC2的高電壓準位以及第n+1級放電控制訊號DS(n+1)的低電壓準位被進行負偏壓補償操作。除此之外，在第二時間區間，第n級複本訊號ST(n)的高電壓準位可用以支撐位於被斷開的穩壓電晶體M8的第二端的電壓值，以防止偏壓節點A(n)在高溫條件下發生電壓洩漏。進一步地，第二穩壓及放電電路232還可以透過第n級複本訊號ST(n)的高電壓準位以及被斷開的穩壓電晶體M8的第一端與第二端之間的寄生電容耦合效應抬升偏壓節點A(n)的電壓值。

在此值得一提的是，第一穩壓及放電電路231以及第二穩壓及放電電路232分別基於不同的放電控制訊號以及不同的參考訊號來運行。也就是說，第一穩壓及放電電路231以及第二穩壓及放電電路232可交替休息。

在本實施例中，第二穩壓及放電電路232還包括電晶體M10。電晶體M10的第一端耦接於電晶體M2的第二端。電晶體M10的第二端耦接於系統低電壓VSS。電晶體M10的控制端接收第n+1級放電控制訊號DS(n+1)。因此，第二穩壓及放電電路232 還能夠反應於第n+1級放電控制訊號DS(n+1)的高電壓準位來下拉第n級閘極驅動訊號G(n)。

在本實施例中，放電控制電路240耦接於偏壓控制電路230以及偏壓節點A(n)。放電控制電路240包括電晶體M11~M15。電晶體M11的第一端以及電晶體M11的控制端接收第二參考訊號LC2。電晶體M12的第一端接收第二參考訊號LC2，電晶體M12的控制端耦接於電晶體M11的第二端。電晶體M13的第一端耦接於電晶體M11的第二端，電晶體M13的控制端耦接於偏壓節點A(n)，電晶體M13的第二端耦接於系統低電壓VSS。電晶體M14的第一端耦接於電晶體M12的第二端。電晶體M14的控制端耦接於偏壓節點A(n)。電晶體M14的第二端耦接於系統低電壓VSS。電晶體M15的第一端接收第二參考訊號LC2。電晶體M15的控制端接收第一參考訊號LC1。電晶體M15的第二端耦接於電晶體M12的第二端。電晶體M14的第一端與電晶體M12的第二端的連接節點Q(n)被作為放電控制電路240的輸出端。

在本實施例中，在第一時間區間以及第二時間區間，電晶體M13、M14會基於偏壓節點A(n)的高偏壓值被導通。節點Q(n)的電壓值被下拉到系統低電壓VSS。因此，在第一時間區間以及第二時間區間，不論第一參考訊號LC1、第二參考訊號LC2的電壓準位，放電控制電路240會提供具有低電壓準位的第n級放電控制訊號DS(n)。在第一時間區間以及第二時間區間，當第一參考訊號LC1處於高電壓準位並且第二參考訊號LC2處於低電壓準位 時，電晶體M15被導通。因此，節點Q(n)的電壓值可以被確保為用以進行負偏壓補償的低電壓準位(約-12伏特)。

在第三時間區間，電晶體M13、M14會基於偏壓節點A(n)的低偏壓值被斷開。當第一參考訊號LC1處於高電壓準位並且第二參考訊號LC2處於低電壓準位時，節點Q(n)的電壓值被下拉到低電壓準位。因此，放電控制電路240會提供具有低電壓準位的第n級放電控制訊號DS(n)。也因此，在第三時間區間，第一穩壓及放電電路231的電晶體M6被進行負偏壓補償。當第一參考訊號LC1處於低電壓準位並且第二參考訊號LC2處於高電壓準位時，節點Q(n)的電壓值為高電壓準位。因此，放電控制電路240會提供具有高電壓準位的第n級放電控制訊號DS(n)。此外，電晶體M15也會反應於第一參考訊號LC1的低電壓準位以及第二參考訊號LC2的高電壓準位被進行負偏壓補償。

放電控制電路240在第三時間區間提供具有特定電壓準位(如，高電壓準位)的第n級放電控制訊號DS(n)。在第一畫框時間後的第二畫框時間，放電控制電路240在第三時間區間則會具有另一特定電壓準位(如，低電壓準位)的第n級放電控制訊號DS(n)。

舉例來說，當第一參考訊號LC1處於低電壓準位並且第二參考訊號LC2處於高電壓準位時，放電控制電路240在第三時間區間中提供具有高電壓準位的第n級放電控制訊號DS(n)。因此，在第三時間區間中，第一穩壓及放電電路231的電晶體M5~M7 會被導通以對偏壓節點A(n)以及輸出電路220進行抗雜訊操作。此時，第二穩壓及放電電路232不運行。穩壓電晶體M9會被進行負偏壓補償操作。

另舉例來說，當第一參考訊號LC1處於高電壓準位並且第二參考訊號LC2處於低電壓準位時，放電控制電路240在第三時間區間中提供具有低電壓準位的第n級放電控制訊號DS(n)。因此，在第三時間區間中，第一穩壓及放電電路231不運行。穩壓電晶體M6會被進行負偏壓補償操作。第二穩壓及放電電路232則會反應於第n+1級放電控制訊號DS(n+1)的高電壓準位以及第二參考訊號LC2的低電壓準位來對偏壓節點A(n)以及輸出電路220進行抗雜訊操作。也就是說，第一穩壓及放電電路231以及第二穩壓及放電電路232可基於畫框時間交替休息。

此外，放電控制電路240還包括電晶體M16、M17。電晶體M16的第一端耦接於所述電晶體M11的第二端。電晶體M16的控制端耦接於第n+a級放電控制電路的偏壓節點。電晶體M16的第二端耦接於系統低電壓VSS。電晶體M17的第一端耦接於所述第二電晶體M12的第二端。電晶體M17的控制端耦接於第n+a級放電控制電路的偏壓節點。電晶體M17的第二端耦接於系統低電壓VSS。a為1以及-1的其中一者。

在本實施例中，a為1。因此，電晶體M16的控制端以及電晶體M17的控制端會耦接於第n+1級放電控制電路的偏壓節點A(n+1)。

請參考圖4，圖4是依據本發明一實施例所繪示的第n+1級閘極驅動單元的電路示意圖。在本實施例中，第n+1級閘極驅動單元GU(n+1)包括電源電路210’、輸出電路220’、偏壓控制電路230’以及放電控制電路240’。電源電路210’包括電晶體M1’。電晶體M1’的第一端接收系統高電壓VDD。電晶體M1’的第二端耦接至偏壓節點A(n)。電晶體M1’的控制端接收第(n-7)級複本訊號ST(n-7)。當接收到高電壓準位的第(n-7)級複本訊號ST(n-7)時，電晶體M1’會將系統高電壓VDD的電壓值提供至偏壓節點A(n)，從而將偏壓節點A(n)的電壓值抬升到高偏壓值。在另一方面，當接收到低電壓準位的第(n-7)級複本訊號ST(n-7)時，電晶體M1’則不會將系統高電壓VDD的電壓值提供至偏壓節點A(n)。

輸出電路220’包括電晶體M2’~M4’。電晶體M2’的第一端接收外部時脈CK2。電晶體M2’的控制端耦接於偏壓節點A(n)。電晶體M2’的第二端用以輸出第n+1級閘極驅動訊號G(n+1)。因此，輸出電晶體M2’會反應於偏壓節點A(n)的高偏壓值將外部時脈CK2作為第n+1級閘極驅動訊號G(n+1)，並輸出第n+1級閘極驅動訊號G(n+1)。電晶體M3’的第一端接收外部時脈CK2。電晶體M3’的控制端耦接於偏壓節點A(n)。電晶體M3’的第二端用以輸出第n+1級複本訊號ST(n+1)。電晶體M4’的第一端耦接於偏壓節點A(n)。電晶體M4’的第二端耦接於系統低電壓VSS。電晶體M4’的控制端接收第(n+9)級複本訊號ST(n+9)。電晶體M4’會依據第(n+9)級複本訊號ST(n+9)將偏壓節點A(n)的電壓值下拉到系統 低電壓VSS。

在本實施例中，偏壓控制電路230’包括第一穩壓及放電電路231’。在第一時間區間以及第二時間區間，第一穩壓及放電電路231’反應於第n+1級放電控制訊號DS(n+1)的低電壓準位來維持偏壓節點A(n)的電壓值。在第三時間區間，第一穩壓及放電電路231’反應於第n+1級放電控制訊號DS(n+1)的高電壓準位以及第二參考訊號LC2的低電壓準位來下拉偏壓節點A(n)的電壓值。

在本實施例中，第一穩壓及放電電路231’包括穩壓電晶體M5’、M6’。穩壓電晶體M5’的第一端耦接於偏壓節點A(n)。穩壓電晶體M5’的第二端接收第n+1級複本訊號ST(n+1)。穩壓電晶體M5’的控制端接收第n+1級放電控制訊號DS(n+1)。穩壓電晶體M6’的第一端耦接於穩壓電晶體M5’的第二端。穩壓電晶體M6’的第二端耦接於第二參考訊號LC2。穩壓電晶體M6’的控制端接收第n+1級放電控制訊號DS(n+1)。

在第一時間區間以及第二時間區間，穩壓電晶體M6’反應於第二參考訊號LC2的高電壓準位以及第n+1級放電控制訊號DS(n+1)的低電壓準位被進行負偏壓補償操作。除此之外，在第二時間區間，第n+1級複本訊號ST(n+1)的高電壓準位可用以支撐位於被斷開的穩壓電晶體M5’的第二端的電壓值，以防止偏壓節點A(n)在高溫條件下發生電壓洩漏。進一步地，第一穩壓及放電電路231’還可以透過第n+1級複本訊號ST(n+1)的高電壓準位以及被 斷開的穩壓電晶體M5’的第一端與第二端之間的寄生電容耦合效應抬升偏壓節點A(n)的電壓值。

在本實施例中，第一穩壓及放電電路231’還包括電晶體M7’。電晶體M7’的第一端耦接於電晶體M2’的第二端。電晶體M7’的第二端耦接於系統低電壓VSS。電晶體M7’的控制端接收第n+1級放電控制訊號DS(n+1)。因此，電晶體M7’會反應於第n+1級放電控制訊號DS(n+1)的高電壓準位來下拉第n+1級閘極驅動訊號G(n+1)的電壓值。

在本實施例中，偏壓控制電路230’包括第二穩壓及放電電路232’。在第一時間區間以及第二時間區間，第二穩壓及放電電路232’反應於第n級放電控制訊號DS(n)(a為-1)的低電壓準位來維持偏壓節點A(n)的電壓值。在第三時間區間，第二穩壓及放電電路232’反應於第n級放電控制訊號DS(n)的高電壓準位以及第一參考訊號LC1的低電壓準位來下拉偏壓節點A(n)的電壓值。

在本實施例中，第二穩壓及放電電路232’包括穩壓電晶體M8’、M9’。穩壓電晶體M8’的第一端耦接於偏壓節點A(n)。穩壓電晶體M8’的第二端接收第n+1級複本訊號ST(n+1)。穩壓電晶體M8’的控制端接收第n級放電控制訊號DS(n)。穩壓電晶體M9’的第一端耦接於穩壓電晶體M8’的第二端。穩壓電晶體M9’的第二端耦接於第一參考訊號LC1。穩壓電晶體M9’的控制端接收第n級放電控制訊號DS(n)。

在第一時間區間以及第二時間區間，被斷開的穩壓電晶 體M9’反應於第一參考訊號LC1的高電壓準位以及第n級放電控制訊號DS(n)的低電壓準位被進行負偏壓補償操作。除此之外，在第二時間區間，第n+1級複本訊號ST(n+1)的高電壓準位可用以支撐位於被斷開的穩壓電晶體M8’的第二端的電壓值，以防止偏壓節點A(n)在高溫條件下發生電壓洩漏。進一步地，第二穩壓及放電電路232’還可以透過第n+1級複本訊號ST(n+1)的高電壓準位以及被斷開的穩壓電晶體M8’的第一端與第二端之間的寄生電容耦合效應抬升偏壓節點A(n)的電壓值。

在此值得一提的是，第一穩壓及放電電路231’以及第二穩壓及放電電路232’分別基於不同的放電控制訊號以及不同的參考訊號來運行。也就是說，第一穩壓及放電電路231’以及第二穩壓及放電電路232’可交替休息。

在本實施例中，第二穩壓及放電電路232’還包括電晶體M10’。電晶體M10’的第一端耦接於電晶體M2’的第二端。電晶體M10’的第二端耦接於系統低電壓VSS。電晶體M10’的控制端接收第n級放電控制訊號DS(n)。因此，電晶體M10’會反應於第n級放電控制訊號DS(n)的高電壓準位來下拉第n+1級閘極驅動訊號G(n+1)的電壓值。

在本實施例中，放電控制電路240’耦接於偏壓控制電路230’以及偏壓節點A(n)。放電控制電路240’包括電晶體M11’~M15’。電晶體M11’的第一端以及電晶體M11’的控制端接收第一參考訊號LC1。電晶體M12’的第一端接收第一參考訊號 LC1。電晶體M12’的控制端耦接於電晶體M11’的第二端。電晶體M13’的第一端耦接於電晶體M11’的第二端，電晶體M13’的控制端耦接於偏壓節點A(n)，電晶體M13’的第二端耦接於系統低電壓VSS。電晶體M14’的第一端耦接於電晶體M12’的第二端。電晶體M14’的控制端耦接於偏壓節點A(n)。電晶體M14’的第二端耦接於系統低電壓VSS。電晶體M15’的第一端接收第一參考訊號LC1。電晶體M15’的控制端接收第二參考訊號LC2。電晶體M15’的第二端耦接於電晶體M12’的第二端。電晶體M14’的第一端與電晶體M12’的第二端的連接節點Q(n+1)被作為放電控制電路240’的輸出端。

在本實施例中，在第一時間區間以及第二時間區間，電晶體M13’、M14’會基於偏壓節點A(n)的高偏壓值被導通。節點Q(n+1)的電壓值被下拉到系統低電壓VSS。因此在第一時間區間以及第二時間區間，不論第一參考訊號LC1、第二參考訊號LC2的電壓準位，放電控制電路240’會提供具有低電壓準位的第n+1級放電控制訊號DS(n+1)。在第一時間區間以及第二時間區間，當第一參考訊號LC1處於低電壓準位並且第二參考訊號LC2處於高電壓準位時，電晶體M15’被導通。因此，節點Q(n+1)的電壓值可以被確保為用以進行負偏壓補償的低電壓準位(約-12伏特)。

在第三時間區間，電晶體M13’、M14’會基於偏壓節點A(n)的低偏壓值被斷開。當第一參考訊號LC1處於低電壓準位並且第二參考訊號LC2處於高電壓準位時，節點Q(n+1)的電壓值被 下拉到低電壓準位。因此，放電控制電路240’會提供具有低電壓準位的第n+1級放電控制訊號DS(n+1)。此外，電晶體M15’也會反應於第一參考訊號LC1的高電壓準位以及第二參考訊號LC2的低電壓準位被進行負偏壓補償。也因此，在第三時間區間，第一穩壓及放電電路231’的電晶體M6’被進行負偏壓補償。當第一參考訊號LC1處於高電壓準位並且第二參考訊號LC2處於低電壓準位時，節點Q(n+1)的電壓值為高電壓準位。因此，放電控制電路240會在第三時間區間提供具有高電壓準位的第n級放電控制訊號DS(n)。

舉例來說，當第一參考訊號LC1處於高電壓準位並且第二參考訊號LC2處於低電壓準位時，放電控制電路240’在第三時間區間中提供具有高電壓準位的第n+1級放電控制訊號DS(n+1)。因此，在第三時間區間中，第一穩壓及放電電路231’的電晶體M5’~M7’會被導通以對偏壓節點A(n)以及輸出電路220’進行抗雜訊操作。此時，第二穩壓及放電電路232’不運行。穩壓電晶體M9’會被進行負偏壓補償操作。

另舉例來說，當第一參考訊號LC1處於低電壓準位並且第二參考訊號LC2處於高電壓準位時，放電控制電路240’在第三時間區間中提供具有低電壓準位的第n+1級放電控制訊號DS(n+1)。因此，在第三時間區間中，第一穩壓及放電電路231’不運行。穩壓電晶體M6’會被進行負偏壓補償操作。第二穩壓及放電電路232’則會反應於第n級放電控制訊號DS(n)的高電壓準位 以及第一參考訊號LC1的低電壓準位來對偏壓節點A(n)以及輸出電路220’進行抗雜訊操作。

此外，放電控制電路240’還包括電晶體M16’、M17’。電晶體M16’的第一端耦接於所述電晶體M11’的第二端。電晶體M16’的控制端耦接於第n級放電控制電路GU(n)的偏壓節點A(n)。電晶體M16’的第二端耦接於系統低電壓VSS。電晶體M17’的第一端耦接於所述第二電晶體M12’的第二端。電晶體M17’的控制端耦接於第n級放電控制電路GU(n)的偏壓節點A(n)。電晶體M17’的第二端耦接於系統低電壓VSS。

請同時參考圖3以及圖4，應注意的是，第n級放電控制電路GU(n)以及第n+1級放電控制電路GU(n+1)彼此相互耦接。因此，電晶體M11、M12以及電晶體M11’、M12’可依據畫框時間而交替休息。也因此，第一穩壓及放電電路231以及第二穩壓及放電電路232能夠交替休息。第一穩壓及放電電路231’以及第二穩壓及放電電路232’能夠交替休息。因此，第n級放電控制電路GU(n)以及第n+1級放電控制電路GU(n+1)的壽命可以被大幅延長。

請同時參考圖3、圖4以及圖5，圖5是依據本發明一實施例所繪示的閘極驅動裝置的部分時序圖。在本實施例中，第一參考訊號LC1的電壓準位為高電壓準位，第二參考訊號LC2的電壓準位為低電壓準位。圖5的時序圖表示第n級放電控制電路GU(n)以及第n+1級放電控制電路GU(n+1)在一畫框時間內的多個訊號以及偏壓節點A(n)、A(n+1)的時序。以第n級放電控制電路 GU(n)為例，在時間區間T1，當接收到高電壓準位的第(n-8)級複本訊號ST(n-8)時，電晶體M1會將系統高電壓VDD的電壓值提供至偏壓節點A(n)，從而將偏壓節點A(n)的電壓值抬升到高偏壓值。放電控制電路240的電晶體M13、M14反應於偏壓節點A(n)的第一偏壓值被導通，從而下拉放電控制電路240的輸出端的電壓準位，使得第(n)級放電控制訊號DS(n)的電壓值位於低電壓準位。

在時間區間T1結束時，第(n-8)級複本訊號ST(n-8)的電壓值下降到低電準位。電晶體M1被斷開。因此，偏壓節點A(n)的電壓值會維持於高偏壓值。

在時間區間T2中，外部時脈CK1為高電壓準位。電晶體M2會反應於偏壓節點A(n)的電壓準位將外部時脈CK1作為第n級閘極驅動訊號G(n)，並輸出具有高電壓準位的第n級閘極驅動訊號G(n)。電晶體M3會反應於偏壓節點A(n)的電壓準位將外部時脈CK1作為第n級複本訊號ST(n)。由於第n級複本訊號ST(n)為高電壓準位，因此偏壓控制電路230會由電容耦合方式進一步抬升偏壓節點A(n)的電壓值。放電控制電路240的電晶體M13、M14被導通。因此，放電控制電路240會提供具有低電壓準位的第n級放電控制訊號DS(n)。

在時間區間T2，第一穩壓及放電電路231的穩壓電晶體M5、M6反應於第n級放電控制訊號DS(n)的低電壓準位被斷開。第二穩壓及放電電路232的穩壓電晶體M8、M9反應於第n+1級 放電控制訊號DS(n+1)的低電壓準位被斷開。因此，偏壓控制電路230依據第n級複本訊號ST(n)的高電壓值準位以防止偏壓節點A(n)發生電壓洩漏。

在時間區間T1以及時間區間T2，穩壓電晶體M6會被進行負偏壓補償操作。

在時間區間T3中，外部時脈CK1由高電壓準位轉態到低電壓準位。第n級閘極驅動訊號G(n)以及第n級複本訊號ST(n)為低電壓準位。因此，偏壓節點A(n)的電壓值會下降至原來的高偏壓值。

在時間區間T4中，放電電晶體M4會依據第(n+9)級複本訊號ST(n+9)將偏壓節點A(n)的電壓值下拉到低偏壓值。電晶體M13、M14被斷開。在此畫框時間中，第一參考訊號LC1的電壓準位為高電壓準位。第二參考訊號LC2的電壓準位為低電壓準位。放電控制電路240還是提供具有低電壓準位的第n級放電控制訊號DS(n)。第一穩壓及放電電路231的穩壓電晶體M5、M6依舊被斷開。第一穩壓及放電電路231的電晶體M7也被斷開。因此，第一穩壓及放電電路231不參與抗雜訊操作。穩壓電晶體M6依舊會被進行負偏壓補償操作。然而，放電控制電路240’會提供具有高電壓準位的第n+1級放電控制訊號DS(n+1)。因此，第二穩壓及放電電路232反應於高電壓準位的第n+1級放電控制訊號DS(n+1)來進行抗雜訊操作。

在一些畫框時間中，第一參考訊號LC1的電壓準位為低 電壓準位。第二參考訊號LC2的電壓準位為高電壓準位。因此，第一穩壓及放電電路231會在時間區間T4中參與抗雜訊操作。第二穩壓及放電電路232則不會在時間區間T4中參與抗雜訊操作。穩壓電晶體M9則會被進行負偏壓補償操作。

綜上所述，本發明閘極驅動單元的偏壓控制電路在第一時間區間以及第二時間區間防止偏壓節點的電壓值下降。除此之外，偏壓控制電路還能夠在任何時間區間對所述多個電晶體的至少一者進行負偏壓補償操作。因此，閘極驅動裝置能夠在長期使用的情況下具有高信賴性的驅動能力。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

110:電源電路

120:輸出電路

130:偏壓控制電路

140:放電控制電路

A(n):偏壓節點

CK1:外部時脈

DS(n):第n級放電控制訊號

G(n):第n級閘極驅動訊號

GU(n):第n級閘極驅動單元

LC1:第一參考訊號

LC2:第二參考訊號

ST(n):第n級複本訊號

ST(n-m):第(n-m)級複本訊號

VDD:系統高電壓

Claims (9)

1. 一種閘極驅動裝置，包括：多個閘極驅動單元，其中所述多個閘極驅動單元中的第n級閘極驅動單元包括：電源電路，經配置以在第一時間區間反應於第n-m級複本訊號將偏壓節點的低偏壓值充電至高偏壓值；輸出電路，耦接於所述偏壓節點，經配置以在第二時間區間反應於所述偏壓節點的所述高偏壓值以及對應的外部時脈提供第n級閘極驅動訊號以及第n級複本訊號；以及偏壓控制電路，耦接於所述偏壓節點，包括多個電晶體，經配置以對所述多個電晶體的至少一者進行負偏壓補償操作，並在所述第一時間區間以及所述第二時間區間防止所述偏壓節點的電壓值下降，其中所述偏壓控制電路包括：第一穩壓及放電電路，經配置以在所述第一時間區間以及所述第二時間區間反應於第n級放電控制訊號的低電壓準位來維持所述偏壓節點的電壓值，並且在第三時間區間反應於所述第n級放電控制訊號的高電壓準位以及第一參考訊號的低電壓準位來下拉所述偏壓節點的電壓值；其中n以及m分別為正整數，並且n-m大於或等於1。
2. 如請求項1所述的閘極驅動裝置，其中：所述輸出電路還經配置以在所述第三時間區間將所述偏壓節點的電壓值下拉到所述低偏壓值，並且 所述偏壓控制電路還經配置以在所述第三時間區間反應於所述第n級放電控制訊號對所述偏壓節點以及所述輸出電路進行抗雜訊操作。
3. 如請求項1所述的閘極驅動裝置，其中所述第一穩壓及放電電路包括：第一穩壓電晶體，所述第一穩壓電晶體的第一端耦接於所述偏壓節點，所述第一穩壓電晶體的第二端接收所述第n級複本訊號，所述第一穩壓電晶體的控制端接收所述第n級放電控制訊號；以及第二穩壓電晶體，所述第二穩壓電晶體的第一端耦接於所述第一穩壓電晶體的第二端，所述第二穩壓電晶體的第二端耦接於所述第一參考訊號，所述第二穩壓電晶體的控制端接收所述第n級放電控制訊號，其中在所述第一時間區間以及所述第二時間區間，所述第二穩壓電晶體反應於所述第一參考訊號以及所述第n級放電控制訊號被進行所述負偏壓補償操作。
4. 如請求項1所述的閘極驅動裝置，其中所述偏壓控制電路還包括：第二穩壓及放電電路，經配置以在所述第一時間區間以及所述第二時間區間反應於第n+a級放電控制訊號的低電壓準位來維持所述偏壓節點的電壓值，並且在所述第三時間區間反應於所述 第n+a級放電控制訊號的高電壓準位以及第二參考訊號的低電壓準位來下拉所述偏壓節點的電壓值，其中a為1以及-1的其中一者。
5. 如請求項4所述的閘極驅動裝置，其中所述第二穩壓及放電電路包括：第三穩壓電晶體，所述第三穩壓電晶體的第一端耦接於所述偏壓節點，所述第三穩壓電晶體的第二端接收第n+a級複本訊號，所述第三穩壓電晶體的控制端接收所述第n級放電控制訊號；以及第四穩壓電晶體，所述第四穩壓電晶體的第一端耦接於所述第三穩壓電晶體的第二端，所述第四穩壓電晶體的第二端耦接於所述第二參考訊號，所述第四穩壓電晶體的控制端接收所述第n+a級放電控制訊號，其中在所述第一時間區間以及所述第二時間區間，所述第四穩壓電晶體反應於所述第二參考訊號以及所述第n+a級放電控制訊號被進行所述負偏壓補償操作。
6. 如請求項1所述的閘極驅動裝置，其中所述第n級閘極驅動單元還包括：放電控制電路，耦接於所述偏壓控制電路以及所述偏壓節點，經配置以反應於所述偏壓節點的電壓值、所述第一參考訊號以及第二參考訊號來提供所述第n級放電控制訊號。
7. 如請求項6所述的閘極驅動裝置，其中所述放電控制電路包括：第一電晶體，所述第一電晶體的第一端以及所述第一電晶體的控制端接收所述第二參考訊號；第二電晶體，所述第二電晶體的第一端接收所述第二參考訊號，所述第二電晶體的控制端耦接於所述第一電晶體的第二端；第三電晶體，所述第三電晶體的第一端耦接於所述第一電晶體的第二端，所述第三電晶體的控制端耦接於所述偏壓節點，所述第三電晶體的第二端耦接於系統低電壓；第四電晶體，所述第四電晶體的第一端耦接於所述第二電晶體的第二端，所述第四電晶體的控制端耦接於所述偏壓節點，所述第四電晶體的第二端耦接於所述系統低電壓；以及第五電晶體，所述第五電晶體的第一端接收所述第二參考訊號，所述第五電晶體的控制端接收所述第一參考訊號，所述第五電晶體的第二端耦接於所述第二電晶體的第二端。
8. 如請求項7所述的閘極驅動裝置，其中所述放電控制電路還包括：第六電晶體，所述第六電晶體的第一端耦接於所述第一電晶體的第二端，所述第六電晶體的控制端耦接於第n+a級放電控制電路的偏壓節點，所述第六電晶體的第二端耦接於所述系統低電壓；以及第七電晶體，所述第七電晶體的第一端耦接於所述第二電晶 體的第二端，所述第七電晶體的控制端耦接於所述第n+a級放電控制電路的所述偏壓節點，所述第七電晶體的第二端耦接於所述系統低電壓，其中a為1以及-1的其中一者。
9. 如請求項6所述的閘極驅動裝置，其中：所述第一參考訊號的極性以及所述第二參考訊號的極性分別基於畫框時間來反轉，並且在同一畫框時間中，所述第一參考訊號的極性相反於所述第二參考訊號的極性。

Images