TWI732254B - 顯示裝置及畫素電路 - Google Patents

顯示裝置及畫素電路 Download PDF

Info

Publication number
TWI732254B
TWI732254B TW108126992A TW108126992A TWI732254B TW I732254 B TWI732254 B TW I732254B TW 108126992 A TW108126992 A TW 108126992A TW 108126992 A TW108126992 A TW 108126992A TW I732254 B TWI732254 B TW I732254B
Authority
TW
Taiwan
Prior art keywords
transistor
terminal
coupled
light
data
Prior art date
Application number
TW108126992A
Other languages
English (en)
Other versions
TW202105353A (zh
Inventor
賴柏君
張瑋軒
陳勇志
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW108126992A priority Critical patent/TWI732254B/zh
Priority to CN202010126033.6A priority patent/CN111292678B/zh
Publication of TW202105353A publication Critical patent/TW202105353A/zh
Application granted granted Critical
Publication of TWI732254B publication Critical patent/TWI732254B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

本發明揭露一種用於顯示裝置的畫素電路。畫素電路包括一資料更新單元及耦接至資料更新單元的一發光單元。於一幀顯示期間的一第一階段，發光單元重置而不發光，資料更新單元將於一前一幀顯示期間更新的一第一畫素資料傳送至發光單元。於一幀顯示期間的一第二階段，發光單元依據於第一階段接收到的第一畫素資料發光，資料更新單元將儲存的第一畫素資料更新為用於一下一幀顯示期間的一第二畫素資料。

Description

顯示裝置及畫素電路
本發明是有關於一種顯示裝置及畫素電路。
現有的顯示裝置中，畫素資料在更新的同時畫素單元會將更新的畫素資料顯示出來。然而，當顯示裝置的畫面更新頻率降低時，這種作法會導致畫面出現不連續感，而使得觀看者獲得較差的體驗。
為了讓觀看者有較佳的體驗，有必要對上述問題進行改善。
本發明實施例係揭露一種用於顯示裝置的畫素電路。畫素電路包括一資料更新單元及耦接至資料更新單元的一發光單元。於一幀顯示期間的一第一階段，發光單元重置而不發光，資料更新單元將於一前一幀顯示期間更新的一第一畫素資料傳送至發光單元。於一幀顯示期間的一第二階段，發光單元依據於第一階段接收到的第一畫素資料發光，資料更新單元將儲存的第一畫素資料更新為用於一下一幀顯示期間的一第二畫素資料。
本發明另一實施例揭露一種包括多個上述畫素電路的顯示裝置。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下：
10:顯示裝置
DL1~DLm:資料線
SL1~SLn:掃描線
P11~Pmn、20、40、50、60:畫素電路
T1:第一電晶體
T2:第二電晶體
T3:第三電晶體
T4:第四電晶體
T5:第五電晶體
T6:第六電晶體
T7:第七電晶體
T8:第八電晶體
T9:第九電晶體
T10:第十電晶體
T11:第十一電晶體
T12:第十二電晶體
C1:第一電容
C2:第二電容
第1圖繪示繪示依據本發明一實施例的顯示裝置的方塊圖。
第2圖繪示依據本發明一實施例的畫素電路的方塊圖。
第3圖繪示依據本發明一實施例的訊號時序圖。
第4圖繪示依據本發明另一實施例的畫素電路的方塊圖。
第5圖繪示依據本發明又一實施例的畫素電路的方塊圖。
第6圖繪示依據本發明又一實施例的畫素電路的方塊圖。
請參照第1圖，第1圖繪示依據本發明一實施例的顯示裝置的方塊圖。顯示裝置10包括多條掃描線SL1~SLn、多條資料線DL1~DLm以及多個畫素電路P11~Pmn，其中m、n皆為正整數。掃描線SL1~SLn與資料線DL1~DLm交錯設置。各畫素電路Pij耦接其中一條掃描線SLi與其中一條資料線DLj，其中i=1,2,...,n，j=1,2,...,m。
請參照第2圖，第2圖繪示依據本發明一實施例的畫素電路的方塊圖。本實施例是以第N條掃描線(即掃描線SLi，i=N)中的畫素電路為例進行說明，然而畫素電路20可用以實現第1圖中的任何畫素電路P11~Pmn。畫素電路20包括一資料更新單元201及一發光單元203。 發光單元203耦接至資料更新單元201。一幀顯示期間包括一第一階段及一第二階段。所謂幀顯示期間是指顯示裝置10顯示一個完整畫面的時間。於第一階段中，發光單元203將當前所顯示的一第一畫素資料重置而不發光，資料更新單元201將於一前一幀顯示期間儲存的一第二畫素資料傳送至發光單元203。於第二階段中，發光單元203依據第二畫素資料發光，資料更新單元201將儲存的第二畫素資料更新為一第三畫素資料。從顯示裝置10的巨觀角度來說，於當前的幀顯示期間的第一階段中，所有畫素電路P11~Pmn的發光單元重置畫素資料而不發光，所有畫素電路P11~Pmn的資料更新單元同時將於前一幀顯示期間儲存/更新好的第二畫素資料傳送至發光單元(此時顯示裝置10仍未顯示第二畫素資料構成的一第二畫面)；於第二階段中，所有畫素電路P11~Pmn的發光單元同時依據第一階段中所接收到的第二畫素資料發光(顯示裝置10顯示由第二畫素資料所構成的一第二畫面)，所有畫素電路P11~Pmn的資料更新單元依據一組掃描訊號將第二畫素資料更新為第三畫素資料。換言之，顯示裝置10在幀顯示期間的顯示畫面變化是由第一畫素資料構成的第一畫面轉變為不顯示，再由不顯示轉為第二畫素資料構成的第二畫面。值得一提的是，由於顯示畫面的變換/更新是由所有畫素電路同時進行畫素資料的寫入/更新，因此在視覺上不會讓觀看者有逐條更新的體驗。
接下來將進一步說明資料更新單元201及發光單元203的電路細節。
資料更新單元201包括一第一電容C1、一第一電晶體T1、一第二電晶體T2以及一第三電晶體T3。第一電容C1的一第一端耦接至資料線的其中之一，用以接收一資料電壓Vdata。第一電晶體T1的一第一端耦接至第一電容C1的一第二端。第一電晶體T1的一第二端耦接至一參考電壓Vref。第一電晶體T1的一閘極端用以接收一前一級掃描訊號Scan[N-1]。第二電晶體T2的一第一端耦接至第一電容C1的第二端。第二電晶體T2的一閘極端用以接收一當級掃描訊號Scan[N]。第三電晶體T3的一第一端耦接至一第一電壓OVDD。第三電晶體T3的一第二端耦接至第二電晶體T2的一第二端。第三電晶體T3的一閘極端耦接至第一電容C1的第二端。
發光單元203包括一第四電晶體T4、一第五電晶體T5、一第六電晶體T6、一第二電容C2、一第七電晶體T7、一第八電晶體T8、一第九電晶體T9以及一發光元件D。第四電晶體T4的一第一端耦接至第二電晶體T2的第二端。第四電晶體T4的一閘極端用以接收一第一控制訊號EM1。第五電晶體T5的一第一端用以接收資料電壓Vdata。第五電晶體的一第二端及一閘極端耦接至第四電晶體T4的一第二端。第六電晶體T6的一第一端耦接至第一電壓OVDD。第六電晶體T6的一第二端耦接至第四電晶體T4的第二端。第六電晶體T6的一閘極端用以接收一第二控制訊號EM2。第二電容C2的一第一端耦接至第四電晶體T4的第二端。第七電晶體T7的一第一端耦接至第四電晶體T4的第二端。第七電晶體T7的一閘極端耦接至第二電容C2的一第二端。第八電晶體T8的一第一端耦接至第二電容C2的第二端。第八電晶體T8的一第二端耦 接至第七電晶體T7的一第二端。第八電晶體T8的一閘極端用以接收第一控制訊號EM1。第九電晶體T9的一第一端耦接至參考電壓Vref(低電位，例如-3.3V)。第九電晶體T9的一第二端耦接至第七電晶體T7的第二端。第九電晶體T9的一閘極端用以接收第一控制訊號EM1。發光元件D的一第一端耦接至第九電晶體T9的一第二端。發光元件D的一第二端耦接至一第二電壓OVSS。
以下將搭配第3圖繪示的訊號時序圖說明畫素電路20的操作及原理。
幀顯示期間的第一階段ST1包括一重置時間rst以及一資料傳送時間dt。於重置時間rst中，第一控制訊號EM1由邏輯高準位(logical high，以下簡稱高準位)轉為邏輯低準位(logical low，以下簡稱低準位)，第二控制訊號EM2由低準位轉為高準位，掃描訊號Scan[1]~Scan[n]維持高準位，資料電壓Vdata被設定為一高電壓VdataH(例如可允許的資料電壓Vdata的電壓的上限，若資料電壓Vdata範圍為1V~4V的例子中，則為4V)而大於或遠大於參考電壓Vrcf。第五電晶體T5、第七電晶體T7、第八電晶體T8及第九電晶體T9導通，且第一電晶體T1、第二電晶體T2、第三電晶體T3、第四電晶體T4、第六電晶體T6及發光元件D關閉。第二電容C2的第一端(a點)的電壓Va可表示為：Va=VdataH-｜Vth5｜，其中Vth5為第五電晶體T5的閾值電壓，｜...｜為絕對值運算。而第二電容C2的第二端(b點)的電壓Vb與發光元件D的第一端(c點)的電壓Vc同為近似於參考電壓Vref，使得第二電容 C2的第一端及第二端的跨壓被重置為一較大的電壓以確保後續畫素資料寫入的正確性。
在第一階段ST1的資料傳送時間dt中，第一控制訊號EM1維持低準位，第二控制訊號EM2維持高準位，掃描訊號Scan[1]~Scan[n]維持高準位，資料電壓Vdata被設定為一低電壓VdataL(例如可允許的資料電壓Vdata的下限，若資料電壓Vdata的範圍為1V~4V，則為1V)。第三電晶體T3、第四電晶體T4、第七電晶體T7、第八電晶體T8及第九電晶體T9導通，且第一電晶體T1、第二電晶體T2、第五電晶體T5、第六電晶體T6及發光元件D關閉。第二電容C2的第一端(a點)的電壓Va可表示為：Va=Vdata1-VdataL+Vref+｜Vth7｜，其中Vdata1為前一幀顯示期間中儲存至第一電容C1的畫素資料的電壓(即前文所指的第二畫素資料)，Vth7為第七電晶體T7的閾值電壓。而第二電容C2的第二端(b點)的電壓Vb與發光元件D的第一端(c點)的電壓Vc同為近似於參考電壓Vref。
於第二階段ST2中，第一控制訊號EM1由低準位轉為高準位，第二控制訊號EM2由高準位轉為低準位，掃描訊號Scan[1]~Scan[n]會依序由高準位轉為低準位再由低準位轉為高準位(即脈波)。在第二階段ST2期間，由於第四電晶體T4關閉，使得發光單元203可與資料更新單元201隔離，而由於第六電晶體T6及發光元件D導通，第五電晶體T5、第七電晶體T7、第八電晶體T8及第九電晶體T9關閉，通過發光元件D的電流Id可表示為
Figure 108126992-A0305-02-0008-1
k(Vdata1-VdataL)2，即發光單元D可依據前一幀顯示期間所儲存的畫素資料Vdata1發光。當掃 描到前一條掃描線SL(N-1)時，掃描訊號Scan[N-1]會由高準位轉為低準位，掃描訊號Scan[N]維持高準位，第一電晶體T1、第三電晶體T3、第六電晶體T6及發光元件D導通，而第二電晶體T2、第四電晶體T4、第五電晶體T5、第七電晶體T7、第八電晶體T8及第九電晶體T9關閉。第二電晶體T2的第一端(d點)的電壓Vd為近似於參考電壓Vref，第二電晶體T2的第二端(e點)的電壓為近似於第一電壓OVDD，而重置資料更新單元201，且不影響發光單元D。當掃描到此畫素電路所在的掃描線SLN時，掃描訊號Scan[N-1]會由低準位轉為高準位，掃描訊號Scan[N]由高準位轉為低準位，資料電壓Vdata被設定為用於下一幀顯示期間畫素資料的電壓Vdata2(即前文所指第三畫素資料)。第二電晶體T2、第三電晶體T3、第六電晶體T6及發光元件D導通，而第一電晶體T1、第四電晶體T4、第五電晶體T5、第七電晶體T7、第八電晶體T8及第九電晶體T9關閉。第二電晶體T2的第一端(d點)及第二端(e點)的電壓Vd及Ve同為第一電壓OVDD-｜Vth3｜，其中Vth3為第三電晶體T3的閾值電壓。第一電容C1依據用於下一幀顯示期間畫素資料的電壓Vdata2進行更新。與此同時，發光單元D仍是依據前一幀顯示期間所儲存的畫素資料Vdata1發光，並不受到第一電容C1更新畫素資料的影響。當掃描到下一條掃描線SL(N+1)時，掃描訊號Scan[N-1]維持高準位，掃描訊號Scan[N]會由低準位轉為高準位，第三電晶體T3、第六電晶體T6及發光元件D導通，而第一電晶體T1、第二電晶體T2、第四電晶體T4、第五電晶體T5、第七電晶體T7、第八電晶體T8及第九電晶體T9關閉。 此時，第一電容C1的電壓Vc1為Vdata2-OVDD+｜Vth3｜，而完成畫素資料的更新。
請參照第4圖，第4圖繪示依據本發明另一實施例的畫素電路的方塊圖。在畫素電路40中，發光單元403的電路結構與畫素電路20的發光單元203類似，故不贅述。以下僅針對資料更新單元401進行說明。
資料更新單元401包括一第一電晶體T1、一第二電晶體T2、一第三電晶體T3、一第四電晶體T4、一第五電晶體T5、一第六電晶體T6及一第一電容C1。第一電晶體T1的一第一端耦接至參考電壓Vref。第一電晶體T1的一閘極端用以接收第一控制訊號EM1。第二電晶體T2的一第一端耦接至第一電晶體的一第二端。第二電晶體T2的一第二端耦接至資料電壓Vdata。第二電晶體T2的一閘極端用以接收當級掃描訊號Scan[N]。第三電晶體T3的一第一端耦接至第一電壓OVDD。第三電晶體T3的一第二端耦接至第一電晶體T1的第二端。第三電晶體T3的一閘極端用以接收前一級掃描訊號Scan[N-1]。第一電容C1的一第一端耦接至第一電晶體T1的第二端。第四電晶體T4的一第一端耦接至第一電容C1的一第二端。第四電晶體T4的一第二端耦接至參考電壓Vref。第四電晶體T4的一閘極端用以接收前一級掃描訊號Scan[N-1]。第五電晶體T5的一第一端耦接至第一電容C1的第二端。第五電晶體T5的一第二端耦接至發光單元403。第五電晶體T5的一閘極端用以接收當級掃描訊號Scan[N-1]。第六電晶體T6的一第一端耦接至第一電壓 OVDD。第六電晶體T6的一第二端耦接至第五電晶體T5的第二端。第六電晶體T6的一閘極端耦接至第一電容C1的第二端。
相較於資料更新單元201，資料更新單元401能夠進一步增強維持第一電容C1所儲存的畫素資料的能力。
請參照第5圖，第5圖繪示依據本發明又一實施例的畫素電路的方塊圖。在畫素電路50中，資料更新單元501的電路結構與畫素電路20的資料更新單元201類似，故不贅述。以下僅針對發光單元503進行說明。
在發光單元503中，第九電晶體T9的第一端是用以接收第一控制訊號EM1，而非耦接至參考電壓Vref。相較於發光單元203，發光單元503能夠進一步提升重置第二電容C2中的畫素資料的能力。
請參照第6圖，第6圖繪示依據本發明又一實施例的畫素電路的方塊圖。在畫素電路60中，資料更新單元601的電路結構與畫素電路40的資料更新單元401類似，故不贅述。以下僅針對發光單元603進行說明。
在發光單元603中，第十二電晶體T12的第一端是用以接收第一控制訊號EM1，而非耦接至參考電壓Vref。相較於發光單元403，發光單元603能夠進一步提升重置第二電容C2中的畫素資料的能力。
需要注意的是，上述實施例中的電晶體是以PMOS電晶體為例進行說明。在其他實施例中，針對電路進行改動，電晶體也可 採用NMOS電晶體。發光元件D可採用有機發光二極體或其他類型的發光二極體，本發明不加以限定。
依據本發明的顯示裝置及畫素電路，能夠在顯示畫素資料的同時進行下一幀的畫素資料的更新，而不會讓使用者有逐條更新的觀看體驗。
綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
20:畫素電路
T1:第一電晶體
T2:第二電晶體
T3:第三電晶體
T4:第四電晶體
T5:第五電晶體
T6:第六電晶體
T7:第七電晶體
T8:第八電晶體
T9:第九電晶體
C1:第一電容

Claims (7)

  1. 一種用於顯示裝置的畫素電路，包括：一資料更新單元；以及一發光單元，耦接至該資料更新單元，其中於一幀顯示期間的一第一階段，該發光單元重置而不發光，該資料更新單元將於一前一幀顯示期間更新的一第一畫素資料傳送至該發光單元，於該幀顯示期間的一第二階段，該發光單元依據於該第一階段接收到的該第一畫素資料發光，該資料更新單元將儲存的該第一畫素資料更新為用於一下一幀顯示期間的一第二畫素資料；其中於該幀顯示期間的該第一階段的一重置時間中，該第一控制訊號由高準位轉為低準位，該第二控制訊號由低準位轉為高準位，該資料電壓被設定為該資料電壓可允許的一上限值，該第二電晶體、該第四電晶體、該第五電晶體及該第六電晶體導通，且該第一電晶體、該第三電晶體及該發光元件關閉；以及於該幀顯示期間的該第一階段的一資料傳送時間中，該第一控制訊號維持低準位，該第二控制訊號維持高準位，該資料電壓被設定為一該資料電壓可允許的一下限值，該第一電晶體、該第四電晶體、該第五電晶體及該第六電晶體導通，且該第二電晶體、該第三電晶體及該發光元件關閉；其中於該幀顯示期間的該第二階段中，該第一控制訊號由低準位轉為高準位，該第二控制訊號由高準位轉為低準位，該第三電晶體 及該發光元件導通，該第一電晶體、該第二電晶體、該第四電晶體、該第五電晶體及該第六電晶體關閉，其中該發光單元包括一第一電晶體、一第二電晶體、一第三電晶體、一第一電容、一第四電晶體、一第五電晶體、一第六電晶體以及一發光元件，以及其中該第一電晶體的一第一端耦接至該資料更新電路，該第一電晶體的一閘極端用以接收一第一控制訊號，該第二電晶體的一第一端用以接收一資料電壓，該第二電晶體的一第二端及一閘極端耦接至該第一電晶體的一第二端，該第三電晶體的一第一端耦接至一第一電壓，該第三電晶體的一第二端耦接至該第一電晶體的該第二端，該第三電晶體的一閘極端用以接收一第二控制訊號，該第一電容的一第一端耦接至該第一電晶體的該第二端，該第四電晶體的一第一端耦接至該第一電晶體的該第二端，該第四電晶體的一閘極端耦接至該第一電容的一第二端，該第五電晶體的一第一端耦接至該第一電容的該第二端，該第五電晶體的一第二端耦接至該第四電晶體的一第二端，該第五電晶體的一閘極端用以接收該第一控制訊號，該第六電晶體的一第一端耦接至一參考電壓，該第六電晶體的一第二端耦接至該第四電晶體的該第二端，該第六電晶體的一閘極端用以接收該第一控制訊號，該發光元件的一第一端耦接至該第六電晶體的一第二端，該發光元件的一第二端耦接至一第二電壓。
  2. 一種用於顯示裝置的畫素電路，包括： 一資料更新單元；以及一發光單元，耦接至該資料更新單元，其中於一幀顯示期間的一第一階段，該發光單元重置而不發光，該資料更新單元將於一前一幀顯示期間更新的一第一畫素資料傳送至該發光單元，於該幀顯示期間的一第二階段，該發光單元依據於該第一階段接收到的該第一畫素資料發光，該資料更新單元將儲存的該第一畫素資料更新為用於一下一幀顯示期間的一第二畫素資料；其中於該幀顯示期間的該第一階段的一重置時間中，該第一控制訊號由高準位轉為低準位，該第二控制訊號由低準位轉為高準位，該資料電壓被設定為該資料電壓可允許的一上限值，該第二電晶體、該第四電晶體、該第五電晶體及該第六電晶體導通，且該第一電晶體、該第三電晶體及該發光元件關閉；以及於該幀顯示期間的該第一階段的一資料傳送時間中，該第一控制訊號維持低準位，該第二控制訊號維持高準位，該資料電壓被設定為一該資料電壓可允許的一下限值，該第一電晶體、該第四電晶體、該第五電晶體及該第六電晶體導通，且該第二電晶體、該第三電晶體及該發光元件關閉；其中於該幀顯示期間的該第二階段中，該第一控制訊號由低準位轉為高準位，該第二控制訊號由高準位轉為低準位，該第三電晶體及該發光元件導通，該第一電晶體、該第二電晶體、該第四電晶體、該第五電晶體及該第六電晶體關閉，以及 其中該發光單元包括一第一電晶體、一第二電晶體、一第三電晶體、一第一電容、一第四電晶體、一第五電晶體、一第六電晶體以及一發光元件，其中該第一電晶體的一第一端耦接至該資料更新電路，該第一電晶體的一閘極端用以接收一第一控制訊號，該第二電晶體的一第一端用以接收一資料電壓，該第二電晶體的一第二端及一閘極端耦接至該第一電晶體的一第二端，該第三電晶體的一第一端耦接至一第一電壓，該第三電晶體的一第二端耦接至該第一電晶體的該第二端，該第三電晶體的一閘極端用以接收一第二控制訊號，該第一電容的一第一端耦接至該第一電晶體的該第二端，該第四電晶體的一第一端耦接至該第一電晶體的該第二端，該第四電晶體的一閘極端耦接至該第一電容的一第二端，該第五電晶體的一第一端耦接至該第一電容的該第二端，該第五電晶體的一第二端耦接至該第四電晶體的一第二端，該第五電晶體的一閘極端用以接收該第一控制訊號，該第六電晶體的一第一端用以接收該第一控制訊號，該第六電晶體的一第二端耦接至該第四電晶體的該第二端，該第六電晶體的一閘極端用以接收該第一控制訊號，該發光元件的一第一端耦接至該第六電晶體的一第二端，該發光元件的一第二端耦接至一第二電壓。
  3. 一種用於顯示裝置的畫素電路，包括：一資料更新單元；以及一發光單元，耦接至該資料更新單元， 其中於一幀顯示期間的一第一階段，該發光單元重置而不發光，該資料更新單元將於一前一幀顯示期間更新的一第一畫素資料傳送至該發光單元，於該幀顯示期間的一第二階段，該發光單元依據於該第一階段接收到的該第一畫素資料發光，該資料更新單元將儲存的該第一畫素資料更新為用於一下一幀顯示期間的一第二畫素資料，其中該資料更新單元包括一第一電容、一第一電晶體、一第二電晶體以及一第三電晶體，以及其中該第一電容的一第一端用以接收一資料電壓，該第一電晶體的一第一端耦接至該第一電容的一第二端，該第一電晶體的一第二端耦接至一參考電壓，該第一電晶體的一閘極端用以接收一前一級掃描訊號，該第二電晶體的一第一端耦接至該第一電容的該第二端，該第二電晶體的一閘極端用以接收一當級掃描訊號，該第三電晶體的一第一端耦接至一第一電壓，該第三電晶體的一第二端耦接至該第二電晶體的一第二端及該發光單元，該第三電晶體的一閘極端耦接至該第一電容的第二端。
  4. 如申請專利範圍第3項所述之畫素電路，其中於該幀顯示期間的該第一階段的一重置時間中，該前一級掃描訊號及該當級掃描訊號維持高準位，該資料電壓被設定為一該資料電壓可允許的一上限值，該第一電晶體、該第二電晶體及該第三電晶體關閉；以及 於該幀顯示期間的該第一階段的一資料傳送時間中，該前一級掃描訊號及該當級掃描訊號維持高準位，該資料電壓被設定為一該資料電壓可允許的一下限值，該第一電晶體及該第二電晶體關閉，該第三電晶體導通。
  5. 如申請專利範圍第3項所述之畫素電路，其中於該幀顯示期間的該第二階段中，當該前一級掃描訊號由高準位轉為低準位，該掃描訊號維持高準位，該第一電晶體及該第三電晶體導通，該第二電晶體關閉；當該前一級掃描訊號由低準位轉為高準位，該當級掃描訊號由高準位轉為低準位，該資料電壓被設定為對應於一下一幀顯示期間的該第二畫素資料的電壓，該第二電晶體及該第三電晶體導通，該第一電晶體關閉；以及當該前一級掃描訊號維持高準位，該當級掃描訊號由低準位轉為高準位，該第三電晶體導通，該第一電晶體及該第二電晶體關閉。
  6. 如申請專利範圍第1項所述之畫素電路，其中該資料更新單元包括一第一電晶體、一第二電晶體、一第三電晶體、一第四電晶體、一第五電晶體、一第六電晶體及一第一電容，其中該第一電晶體的一第一端耦接至一參考電壓，該第一電晶體的一閘極端用以接收一第一控制訊號，該第二電晶體的一第一 端耦接至該第一電晶體的一第二端，該第二電晶體的一第二端用以接收一資料電壓，該第二電晶體的一閘極端用以接收一當級掃描訊號，該第三電晶體的一第一端耦接至一第一電壓，該第三電晶體的一第二端耦接至該第一電晶體的該第二端，該第三電晶體的一閘極端用以接收一前一級掃描訊號，該第一電容的一第一端耦接至該第一電晶體的該第二端，該第四電晶體的一第一端耦接至該第一電容的一第二端，該第四電晶體的一第二端耦接至該參考電壓，該第四電晶體的一閘極端用以接收該前一級掃描訊號，該第五電晶體的一第一端耦接至該第一電容的該第二端，該第五電晶體的一第二端耦接至該發光單元，該第五電晶體的一閘極端用以接收該當級掃描訊號，該第六電晶體的一第一端耦接至該第一電壓，該第六電晶體的一第二端耦接至該第五電晶體的該第二端，該第六電晶體的一閘極端耦接至該第一電容的該第二端。
  7. 一種顯示裝置，包括：複數個畫素電路，各該畫素電路包括一資料更新單元及耦接至該資料更新單元的一發光單元，其中於一幀顯示期間的一第一階段，該些發光單元重置而不發光，該些資料更新單元將於一前一幀顯示期間更新的複數個第一畫素資料傳送至該發光單元，於該幀顯示期間的一第二階段，該些發光單元依據於該第一階段接收到的該些第一畫素資料發 光，該些資料更新單元將儲存的該些第一畫素資料更新為用於一下一幀顯示期間的複數個第二畫素資料；其中於該幀顯示期間的該第一階段的一重置時間中，該第一控制訊號由高準位轉為低準位，該第二控制訊號由低準位轉為高準位，該資料電壓被設定為該資料電壓可允許的一上限值，該第二電晶體、該第四電晶體、該第五電晶體及該第六電晶體導通，且該第一電晶體、該第三電晶體及該發光元件關閉；以及於該幀顯示期間的該第一階段的一資料傳送時間中，該第一控制訊號維持低準位，該第二控制訊號維持高準位，該資料電壓被設定為一該資料電壓可允許的一下限值，該第一電晶體、該第四電晶體、該第五電晶體及該第六電晶體導通，且該第二電晶體、該第三電晶體及該發光元件關閉；以及其中於該幀顯示期間的該第二階段中，該第一控制訊號由低準位轉為高準位，該第二控制訊號由高準位轉為低準位，該第三電晶體及該發光元件導通，該第一電晶體、該第二電晶體、該第四電晶體、該第五電晶體及該第六電晶體關閉，其中該發光單元包括一第一電晶體、一第二電晶體、一第三電晶體、一第一電容、一第四電晶體、一第五電晶體、一第六電晶體以及一發光元件，以及其中該第一電晶體的一第一端耦接至該資料更新電路，該第一電晶體的一閘極端用以接收一第一控制訊號，該第二電晶體的一第一端用以接收一資料電壓，該第二電晶體的一第二端及一閘極端耦接至該 第一電晶體的一第二端，該第三電晶體的一第一端耦接至一第一電壓，該第三電晶體的一第二端耦接至該第一電晶體的該第二端，該第三電晶體的一閘極端用以接收一第二控制訊號，該第一電容的一第一端耦接至該第一電晶體的該第二端，該第四電晶體的一第一端耦接至該第一電晶體的該第二端，該第四電晶體的一閘極端耦接至該第一電容的一第二端，該第五電晶體的一第一端耦接至該第一電容的該第二端，該第五電晶體的一第二端耦接至該第四電晶體的一第二端，該第五電晶體的一閘極端用以接收該第一控制訊號，該第六電晶體的一第一端耦接至一參考電壓，該第六電晶體的一第二端耦接至該第四電晶體的該第二端，該第六電晶體的一閘極端用以接收該第一控制訊號，該發光元件的一第一端耦接至該第六電晶體的一第二端，該發光元件的一第二端耦接至一第二電壓。
TW108126992A 2019-07-30 2019-07-30 顯示裝置及畫素電路 TWI732254B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108126992A TWI732254B (zh) 2019-07-30 2019-07-30 顯示裝置及畫素電路
CN202010126033.6A CN111292678B (zh) 2019-07-30 2020-02-20 显示装置及像素电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108126992A TWI732254B (zh) 2019-07-30 2019-07-30 顯示裝置及畫素電路

Publications (2)

Publication Number Publication Date
TW202105353A TW202105353A (zh) 2021-02-01
TWI732254B true TWI732254B (zh) 2021-07-01

Family

ID=71024610

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108126992A TWI732254B (zh) 2019-07-30 2019-07-30 顯示裝置及畫素電路

Country Status (2)

Country Link
CN (1) CN111292678B (zh)
TW (1) TWI732254B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI786853B (zh) * 2021-09-28 2022-12-11 友達光電股份有限公司 顯示面板及其操作方法
TWI795118B (zh) * 2021-12-10 2023-03-01 大陸商北京歐錸德微電子技術有限公司 初始化電壓動態調整方法、oled顯示裝置、及資訊處理裝置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200504661A (en) * 2003-07-21 2005-02-01 Toppoly Optoelectronics Corp Data refreshing apparatus of organic light emitting diode display pixel circuit
CN203433776U (zh) * 2013-07-29 2014-02-12 信利半导体有限公司 一种主动矩阵有机发光显示器的像素驱动装置
CN105632409A (zh) * 2016-03-23 2016-06-01 信利（惠州）智能显示有限公司 有机显示面板像素驱动方法及电路
CN109285503A (zh) * 2018-11-13 2019-01-29 京东方科技集团股份有限公司 像素电路、像素阵列、显示装置和驱动方法
CN109817156A (zh) * 2017-11-20 2019-05-28 上海视涯信息科技有限公司 Oled像素电路及图像显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140067583A (ko) * 2012-11-27 2014-06-05 엘지디스플레이 주식회사 유기 발광 다이오드 표시장치 및 그 구동 방법
US9576535B2 (en) * 2013-01-17 2017-02-21 Samsung Display Co., Ltd. Pixel and organic light emitting display using the same
KR102349494B1 (ko) * 2015-08-13 2022-01-12 삼성디스플레이 주식회사 유기전계발광 표시장치
US10424241B2 (en) * 2016-11-22 2019-09-24 Google Llc Display panel with concurrent global illumination and next frame buffering
JP6853662B2 (ja) * 2016-12-22 2021-03-31 株式会社Ｊｏｌｅｄ 表示パネルおよび表示装置
TWI699577B (zh) * 2018-10-05 2020-07-21 友達光電股份有限公司 畫素結構

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200504661A (en) * 2003-07-21 2005-02-01 Toppoly Optoelectronics Corp Data refreshing apparatus of organic light emitting diode display pixel circuit
CN203433776U (zh) * 2013-07-29 2014-02-12 信利半导体有限公司 一种主动矩阵有机发光显示器的像素驱动装置
CN105632409A (zh) * 2016-03-23 2016-06-01 信利（惠州）智能显示有限公司 有机显示面板像素驱动方法及电路
CN109817156A (zh) * 2017-11-20 2019-05-28 上海视涯信息科技有限公司 Oled像素电路及图像显示装置
CN109285503A (zh) * 2018-11-13 2019-01-29 京东方科技集团股份有限公司 像素电路、像素阵列、显示装置和驱动方法

Also Published As

Publication number Publication date
CN111292678B (zh) 2021-11-30
TW202105353A (zh) 2021-02-01
CN111292678A (zh) 2020-06-16

Similar Documents

Publication Publication Date Title
US11043168B2 (en) Shift register and method for driving the same, gate driving circuit and display apparatus
TWI639149B (zh) 畫素電路
US9898984B2 (en) GOA circuit, display device and drive method of GOA circuit
US10818228B2 (en) Pixel circuit, method for driving pixel circuit and display panel
EP3296983A1 (en) Oled pixel circuit, display device and control method
TW201944385A (zh) 顯示面板和畫素電路
US8120568B2 (en) Source driver structure for display and output control circuit thereof
US10311783B2 (en) Pixel circuit, method for driving the same, display panel and display device
CN108597450A (zh) 像素电路及其驱动方法、显示面板
US10964265B2 (en) Pixel circuit, pixel array, display device, and driving method for improving display uniformity
CN109036256B (zh) 伽马电压调节电路及显示装置
CN110010072A (zh) 像素电路及其驱动方法、显示装置
US20060061403A1 (en) Input circuit, display device and information display apparatus
CN110021273A (zh) 像素电路及其驱动方法、显示面板
CN103177687A (zh) 发光显示设备
TWI732254B (zh) 顯示裝置及畫素電路
CN107808629A (zh) 像素电路
CN108182909B (zh) 有机发光二极管驱动电路和驱动方法
US11562693B2 (en) Display devices, pixel driving circuits and methods of driving the same
CN109872682A (zh) 像素补偿电路及显示装置
US20210358417A1 (en) Shift register unit, gate driving circuit, display device, and method for controlling shift register unit
TWI685833B (zh) 畫素電路
TWI708230B (zh) 顯示面板
US11119377B2 (en) LCD panel and EOA module thereof
CN112530339B (zh) 适合窄边框应用的显示面板与相关的扫描驱动电路