CN104240634A - 像素结构及显示装置 - Google Patents
像素结构及显示装置 Download PDFInfo
- Publication number
- CN104240634A CN104240634A CN201310238330.XA CN201310238330A CN104240634A CN 104240634 A CN104240634 A CN 104240634A CN 201310238330 A CN201310238330 A CN 201310238330A CN 104240634 A CN104240634 A CN 104240634A
- Authority
- CN
- China
- Prior art keywords
- node
- transistor
- voltage
- grid
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
一种像素结构,包括一第一晶体管、一发光元件、一第二晶体管、一开关单元、一耦合单元以及一补偿单元。第一晶体管将一数据信号传送至一第一节点。第二晶体管耦接第一至第三节点。开关单元与发光元件及第二晶体管串联于第一与第二操作电压之间。耦合单元耦接于第一与第二节点之间。补偿单元耦接于第二与第三节点之间。在一补偿期间,第二节点的电压等于第三节点的电压。在一重置期间,第三节点的电压等于一固定电压。重置期间早于数据写入期间,并位于补偿期间与数据写入期间之间。
Description
技术领域
本发明是有关于一种像素结构,特别是有关于一种显示装置的像素结构。
背景技术
依照背板制程技术,有源式有机发光显示器(Active Matrix Organic LightEmitting Display;AMOLED)的像素结构可分成P型及N型驱动型式。P型驱动型式多应用在低温多晶硅(Low Temperature Poly-Silicon;LTPS)的背板技术中。N型驱动型式多应用在非晶硅(a-si)及氧化铟锭锌(Indium Gallium ZincOxide;IGZO)背板技术中。
图7A为已知P型驱动型式的像素示意图。驱动晶体管PTFT2为P型,其栅-源极电压为数据电压Dm与操作电压PVDD间的压差。有机发光二极管710为一般有机发光二极管(normal OLED)。图7B为已知N型驱动形式的像素示意图。驱动晶体管NTFT2为N型,其栅-源极电压为数据电压Dm与操作电压PVEE间的压差。有机发光二极管720为一反相有机发光二极管(inverted OLED)。
然而,反相有机发光二极管较不易制做。为解决此问题,已知技术提供另一像素结构。如图8所示,有机发光二极管810为一般有机发光二极管,并且驱动晶体管NTFT2为N型。有机发光二极管810的阳极耦接驱动晶体管NTFT2的源极。当有机发光二极管810的跨压因元件老化而增加时,增加的跨压将影响晶体管NTFT2的栅-源极电压,进而降低晶体管NTFT2所产生的驱动电流,而产生烙印。
再者,提供操作电压PVEE的金属膜是蒸镀在玻璃基板上,其所产生的压降将通过有机发光二极管810反映在驱动晶体管NTFT2的源极电压,因而影响晶体管NTFT2的栅-源极电压,使得画面的亮度不均。
发明内容
本发明提供一种像素结构,包括一第一晶体管、一发光元件、一第二晶体管、一开关单元、一耦合单元以及一补偿单元。第一晶体管具有一第一栅极、一第一端以及一第二端,并在一数据写入期间,将一数据信号传送至一第一节点。第二晶体管具有一第二栅极、一第三端以及一第四端。第二栅极耦接一第二节点。第三端耦接一第三节点。第四端耦接一第四节点。开关单元与发光元件及第二晶体管串联于一第一操作电压与一第二操作电压之间。耦合单元耦接于第一与第二节点之间。补偿单元耦接于第二与第三节点之间。在一补偿期间,第二节点的电压等于第三节点的电压。在一重置期间,第三节点的电压等于一固定电压。重置期间早于数据写入期间,并位于补偿期间与数据写入期间之间。
本发明还提供一种显示装置,包括一扫描驱动器、一数据驱动器以及至少一像素。扫描驱动器提供至少一扫描信号。数据驱动器提供至少一数据信号。像素包括一第一晶体管、一发光元件、一第二晶体管、一开关单元、一耦合单元以及一补偿单元。第一晶体管具有一第一栅极、一第一端以及一第二端,并在一数据写入期间,根据扫描信号,将数据信号传送至一第一节点。第二晶体管具有一第二栅极、一第三端以及一第四端。第二栅极耦接一第二节点。第三端耦接一第三节点。第四端耦接一第四节点。开关单元与发光元件及第二晶体管串联于一第一操作电压与一第二操作电压之间。耦合单元耦接于第一与第二节点之间。补偿单元耦接于第二与第三节点之间。在一补偿期间,第二节点的电压等于第三节点的电压。在一重置期间,第三节点的电压等于一固定电压。重置期间早于数据写入期间,并位于补偿期间与数据写入期间之间。
为让本发明的特征和优点能更明显易懂,下文特举出较佳实施例,并配合所附图式,作详细说明如下。
附图说明
图1为本发明的显示装置的示意图。
图2为本发明的像素的结构示意图。
图3为本发明的像素的控制时序图。
图4为节点N、S、D、G的电压(VN、VS、VD、VG)以及晶体管TN2的栅-源极电压(Vgs)。
图5为本发明的像素的另一结构示意图。
图6为图5的像素结构的控制时序图。
图7A为已知P型驱动型式的像素示意图。
图7B及图8为已知N型驱动型式的像素示意图。
[标号说明]
100:显示装置; 110:扫描驱动器;
120:数据驱动器; 210、510:开关单元;
220、520:补偿单元; 230、530:耦合单元;
240、540:发光元件; 310:起始期间;
250、260、550:设定单元; 320:补偿期间;
330:重置期间; 340:数据写入期间;
350:发光期间; P11~Pmn:像素;
C1、C2:电容; N、G、S、D:节点;
REF:参考电压; SN1~SNn、Sn:扫描信号;
DATA1~DATAm、Dm:数据信号;
241、541、710、720、810:有机发光二极管;
TN1~TN6、TP1~TP5、PTFT2、NTFT1、NTFT2:晶体管;
ELVDD、ELVSS、PVDD、PVEE:操作电压;
ENB、COM、RST:控制信号; VN、VS、VD、VG、Vgs:电压。
具体实施方式
图1为本发明的显示装置的示意图。如图所示,显示装置100包括一扫描驱动器110、一数据驱动器120以及像素P11~Pmn。扫描驱动器110提供扫描信号SN1~SNn。数据驱动器120提供数据信号DATA1~DATAm。像素P11~Pmn的每一者接收一相对应的扫描信号及数据信号。
以像素Pij为例,像素Pij根据扫描信号SNj,接收数据信号DATAi,并根据数据信号DATAi呈现相对应的亮度。本发明并不限定m、n、i、j的大小。在一可能实施例中,m及n为超过2的任意正整数。另外,i及j亦为任意正整数,并且1<i<m、1<j<n。
图2为本发明的像素的结构示意图。如图所示,像素Pij包括晶体管TN1、TN2、一开关单元210、一补偿单元220、一耦合单元230以及一发光元件240。晶体管TN1根据扫描信号SNj,将数据信号DATAi提供予节点N。在本实施例中,晶体管TN1的栅极接收扫描信号SNj,其漏极接收数据信号DATAi,其源极耦接节点N。
开关单元210与发光元件240及晶体管TN2串联于操作电压ELVDD与ELVSS之间。在本实施例中,操作电压ELVDD大于ELVSS。开关单元210根据控制信号ENB,将操作电压ELVDD传送至节点D,其中节点D耦接晶体管TN2的漏极。
在本实施例中,晶体管TN2耦接于开关单元210与发光元件240之间。本发明并不限开关单元210的内部架构。在一可能实施例中,开关单元210为一晶体管TN4。晶体管TN4的栅极接收控制信号ENB,其漏极接收操作电压ELVDD,其源极耦接节点D。
补偿单元220耦接于节点G与D之间,并根据一控制信号COM,将晶体管TN2的栅极与漏极耦接在一起。在本实施例中,节点G及D分别耦接晶体管TN2的栅极与漏极。本发明并不限定补偿单元220的内部架构。在一可能实施例中,补偿单元220为一晶体管TN3。晶体管TN3的栅极接收控制信号COM,其漏极耦接节点D,其源极耦接节点G。
耦合单元230耦接于节点N与G之间,用以根据节点N的电平,将节点G及S的电平耦合至一适当的电平。本发明并不限定耦合单元230的内部架构。在一可能实施例中,耦合单元230包括电容C1及C2。电容C1耦接于节点N与G之间,用以根据节点N的电压,将节点G的电压耦合至一适当的电平。电容C2耦接于节点N与S之间,用以根据节点N的电压,将节点S的电压耦合至一适当的电平。在本实施例中,节点S耦接晶体管TN2的源极。
发光元件240耦接节点S,并接收操作电压ELVSS。本发明并不限定发光元件240的种类。只要能够根据一驱动电流而发光的元件,均可作为发光元件240。在本实施例中,发光元件240为一有机发光二极管(organic light-emittingdiode;OLED)241。有机发光二极管241的阳极耦接节点S,其阴极接收操作电压ELVSS。
在一补偿期间,节点G的电压等于节点D的电压。在一重置期间,节点D的电压等于一固定电压。在一可能实施例中,该固定电压等于操作电压ELVDD。在一数据写入期间,晶体管TN1将数据信号DATAi传送至节点N。在本实施例中,重置期间早于数据写入期间,并位于补偿期间与数据写入期间之间。稍后将会说明像素Pij的动作方式。
在其它实施例中,像素Pij还包括设定单元250及260。设定单元250可根据控制信号RST或COM,令节点N的电压等于一参考电压REF。在一可能实施例中,参考电压REF为一低电压电平。在另一可能实施例中,参考电压REF等于扫描信号SN-j。本发明并不限定设定单元250的电路架构。在本实施例中,设定单元250为一晶体管TN5。晶体管TN5的栅极接收控制信号RST,其漏极接收参考电压REF,其源极耦接节点N。
同样地,设定单元260亦根据控制信号RST或COM,令节点S的电压等于参考电压REF或扫描信号SNj。本发明亦不限定设定单元260的电路架构。在本实施例中,设定单元260为一晶体管TN6。晶体管TN6的栅极接收控制信号RST或COM,其漏极参考电压REF或扫描信号SNj,其源极耦接节点S。
在上述实施例中,晶体管TN1~TN6均为N型,但并非用以限制本发明。在其它实施例中,像素Pij内的晶体管均为P型,或可部分为P型,部分为N型。另外,在其它实施例中,为了降低元件成本,可省略设定单元250或260,或是同时省略设定单元250及260。
图3为图2的像素的控制时序图。图4为图2的节点N、S、D、G的电压(VN、VS、VD、VG)以及晶体管TN2的栅-源极电压(Vgs)。
在一起始期间310,扫描信号SNj及控制信号COM为低电平。因此,晶体管TN1及TN3不导通。由于控制信号RST为高电平,故导通晶体管TN5,并且节点N的电压等于参考电压REF。此时,电容C1将节点G耦合(coupling)至一低电位。在一可能实施例中,节点G的电压VG=Vx+f2*(REF-VN),其中,Vx为前一发光期间的节点G的电压;f2=C1/C1+Cg_paras,其中C1为电容C1的容值,Cg_paras为晶体管TN2的栅极相关的旁路电容,其包含其它串或并联的杂散电容,如晶体管TN2的栅-源极Cgs间的寄生电容、晶体管TN2的栅-漏极间的寄生电容Cgd、晶体管TN2的基极电容Cox、VN为前一发光期间的节点N的电压。
由于节点G为低电压,故不导通晶体管TN2。此时,晶体管TN6被导通,因此,节点S的电压等于参考电压REF。由于控制信号ENB为高电平,故导通晶体管TN4。此时,节点D的电压等于操作电压EVLDD。
在补偿期间320,由于控制信号RST为高电平,因此,晶体管TN5及TN6分别将参考电压REF写入节点N及S。此时,由于控制信号COM为高电平,故导通晶体管TN3。节点G通过晶体管TN3连接节点D。由于控制信号ENB为低电平,因此,晶体管TN4不导通。此时,节点D的电荷对节点G充电。节点G与D的电平将为REF+Vt,其中REF为参考电压,Vt为晶体管TN2的临界电压(threshold voltage)。在此期间,可检测晶体管TN2的临界电压Vt,并储存于电容C1。
在重置期间330,扫描信号SNj、控制信号COM及RST均为低电平,因此,晶体管TN1、TN3、TN5及TN6不导通,并且节点N的电压VN、节点S的电压VS、节点G的电压VG保持不变。此时,晶体管TN2不导通,故有机发光二极管241(即发光元件240)不发光。由于控制信号ENB为高电平,因而导通晶体管TN4,故节点D的电压VD-等于操作电压ELVDD。
在数据写入期间340,扫描信号SNj为高电平,因此,晶体管TN1将数据信号DATAi传送至节点N。由于电容C1的耦合效应,节点G的电压VG=REF+Vt+f2*(DATAi-REF)。另外,通过C2的耦合效应,节点S的电压VS会被耦合至一与数据信号DATAi相关的电平。在一可能实施例中,节点S的电压VS等于REF+(DATAi-REF)*f1,其中f1=C2/C2+Cs_paras,C2为电容C2的容值、Cs_paras为晶体管TN2的源极相关的旁路电容,包括有机发光二极管241的等效容值及其它并联的杂散电容,如晶体管TN2的栅-源极间的寄生电容与门-漏极间的寄生电容。
在数据写入期间340,需使晶体管TN2处于一开启状态,而有机发光二极管241不能被开启,因此,电压VS需小于ELVSS+Voled,其中Volde为有机发光二极管241的导通电压。另外,晶体管TN2的栅-源极电压Vgs需大于临界电压Vt。电压VS如式(1)所示,而电压Vgs如式(2)所示:
VS=REF+f1*(DATAi-REF)≦ELVSS+Volde…(1)
Vgs=VG-VS≧Vt
=f2*(DATAi-REF)+REF+Vt-REF-f1*(DATAi-REF)≧Vt
=(f2-f1)(DATAi-REF)+Vt≧Vt……………(2)
由式(1)可得下式:
f1≦(ELVSS+Volde-REF)/(DATAi-REF)……(3)
由式(2)可得下式:
(f2-f1)(DATAi-REF)≧0……………………(4)
此时,晶体管TN2导通,节点D的电荷对节点S充电,但因节点D的电荷量少并且为固定电平,因此,节点S的电压VS只会有些微的变化,并且与临界电压Vt无关。
在发光期间350,控制信号ENB为高电平,使得晶体管TN4导通。此时,节点D的电压VD等于操作电压ELVDD,且可使晶体管T2操作在饱和区。另外,在发光期间350,由于扫描信号SNj、控制信号COM及RST均为低电平,因此,晶体管TN1、TN3、TN5及TN6均不导通。此时,节点N为一浮接状态。节点S的电压VS=Voled+ELVSS。节点G的电压被电容C2耦合至一与Voled相关的电平,其值为:
VG=REF+f2*(DATAi-REF)+Vt+f3*[Voled+ELVSS-
[REF+f1*(DATAi-REF)]=REF[1-f2-f3+f1*f3]+
DATAi*[f2-f1*f3]+f3*Voled+Vt+f3*ELVSS…(5)
晶体管TN2的栅-源极电压Vgs如下:
Vgs=VG-VS
=REF[1-f2-f3+f1*f3]+DATAi*[f2-f1*f3]+
(f3-1)*(Voled+ELVSS)+Vt………………(6)
晶体管TN2所产生的驱动电流I如下:
I=Kp*(Vgs-Vt)2…………………………………(8)
其中Kp=1/2uCox*W/L,其中u为载子移动率、Cox为晶体管T2的单位面积电容、W/L为晶体管T2的通道宽长比。
将式(7)带入式(8)后,可得下式:
I=Kp*{REF[1-f2-f3+f1*f3]+
DATAi*[f2-f1*f3]+(f3-1)*(Voled+ELVSS)+Vt-Vt}2…………(9)
假设电容C1与C2的容值远大于电路各节点的寄生电容时,则可得下式:
I=Kp*{[DATAi-REF]*[1-f1]}2………………(10)
由式(10)可知,在发光期间350,晶体管TN2所产生的驱动电流I与晶体管TN2的临界电压Vt无关。由于发光元件240是根据驱动电流I而发光,因此,当不同像素里的晶体管TN2具有不同的临界电压时,发光元件240的亮度并不会受到影响。另外,晶体管TN2所产生的驱动电流I也不会受到操作电压ELVDD变化的影响。
在本实施例中,不论是在重置期间330、数据写入期间340或是发光期间350,节点D的电压VD均与临界电压Vt无关。因此,当节点D的电荷对节点S充电,或是节点D的电压耦合至节点G时,电压Vgs的变化均与临界电压Vt无关,因此,并不会造成额外的误差。
另外,在本实施例中,不论是在起始期间310、补偿期间320、重置期间330及数据写入期间340,有机发光二极管241均不发光。只有在发光期间350中,有机发光二极管241才会发光,因此,本发明的像素具有高对比的显示质量。
另外,亦可增加电容C1及C2的容值,使f3趋近于1,亦可将式(9)中的电压Voled的影响降到最低。在本实施例中,在起始期间310,不导通晶体管TN2,因此,不会产生大电流经晶体管TN2流入有机发光二极管241,而使得有机发光二极管241发光。在此期间,若有机发光二极管241发光,将使得像素的暗态不够暗,进而大幅降低对比度。
另外,补偿期间320的长短可依需求而调整,并不限于单一数据的写入时间,因此,可使高分辨率面板更为容易实现。再者,重置期间330时,节点D的电压为固定电压,故可减少补偿期间后的节点G的电压偏移,进而可减少补偿误差,使得像素呈现更佳的亮度。
图5为本发明的像素的另一结构示意图。如图所示,像素Pij包括晶体管TP1、TP2、一开关单元510、一补偿单元520、一耦合单元530、一发光元件540以及一设定单元550。晶体管TP1的栅极接收扫描信号SNj,其源极接收数据信号DATAi,其漏极耦接节点N。
开关单元510耦接于晶体管TP2与发光元件540之间,并根据控制信号ENB而动作。如图所示,开关单元510包括一晶体管TP4。晶体管TP4的栅极接收控制信号ENB,其漏极耦接发光元件540,其源极耦接节点D,其中节点D耦接晶体管TP2的漏极。晶体管TP2的源极耦接节点S,并接收操作电压PVDD。
耦合单元530仅具有电容C1,并耦接于节点N与G之间,其中节点G为晶体管TP2的栅极。发光元件540包括一有机发光二极管541。有机发光二极管541的阳极耦接晶体管TP4的漏极,其阴极接收操作电压PVEE。在本实施例中,操作电压PVEE小于PVDD。
设定单元550根据控制信号RST,令节点N的电平等于参考电压REF。在一可能实施例中,参考电压REF为一低电压或是等于扫描信号SNj。在另一可能实施例中,设定单元550根据控制信号COM,令节点N的电平等于参考电压REF。在本实施例中,设定单元550包括一晶体管TP5。晶体管TP5的栅极接收控制信号RST,其源极接收参考电压REF,其漏极耦接节点N。
在本实施例中,晶体管TP1~TP5均为P型晶体管。另外,在其它实施例中,可省略设定单元550。图6为图5的像素结构的控制时序图。由于图6的操作原理与图3相似,故不再赘述。
除非另作定义,在此所有词汇(包含技术与科学词汇)均属本发明所属技术领域中具有通常知识者的一般理解。此外,除非明白表示,词汇于一般字典中的定义应解释为与其相关技术领域的文章中意义一致,而不应解释为理想状态或过分正式的语态。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明,任何所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围当视所附的权利要求范围所界定者为准。
Claims (10)
1.一种像素结构,包括:
一第一晶体管,具有一第一栅极、一第一端以及一第二端,并在一数据写入期间,将一数据信号传送至一第一节点;
一发光元件;
一第二晶体管,具有一第二栅极、一第三端以及一第四端,该第二栅极耦接一第二节点,该第三端耦接一第三节点,该第四端耦接一第四节点;
一开关单元,与该发光元件及该第二晶体管串联于一第一操作电压与一第二操作电压之间;以及
一补偿单元,耦接于该第二与该第三节点之间;
其中在一补偿期间,该第二节点的电压等于该第三节点的电压,在一重置期间,该第三节点的电压等于一固定电压,该重置期间位于该补偿期间与该数据写入期间之间。
2.根据权利要求1所述的像素结构,还包括:
一第一设定单元,用于使该第一节点的电压等于一参考电压。
3.根据权利要求1所述的像素结构,还包含:
一耦合单元,包括第一电容,该第一电容耦接于该第一与第二节点之间。
4.根据权利要求3所述的像素结构,其中该耦合单元还包括一第二电容,该第二电容耦接于该第一与第四节点之间。
5.根据权利要求1所述的像素结构,还包括:
一第二设定单元,用于使该第四节点的电压等于该参考电压。
6.根据权利要求1所述的像素结构,其中:
该第一栅极接收一扫描信号,该第一端接收该数据信号,该第二端耦接该第一节点;
该补偿单元为一第三晶体管,该第三晶体管具有一第三栅极、一第五端以及一第六端,该第三栅极接收一第一控制信号,该第五端耦接该第三节点,该第六端耦接该第二节点;
该开关单元为一第四晶体管,该第四晶体管具有一第四栅极、一第七端以及一第八端,该第四栅极接收一第二控制信号,该第七端接收该第一操作电压,该第八端耦接该第三节点;
该第一设定单元为一第五晶体管,该第五晶体管具有一第五栅极、一第九端以及一第十端,该第五栅极接收一第三控制信号或是该第一控制信号,该第九端接收该参考电压,该第十端耦接该第一节点;
该第二设定单元为一第六晶体管,该第六晶体管具有一第六栅极、一第十一端以及一第十二端,该第六栅极接收该第三控制信号或是该第一控制信号,该第十一端接收该参考电压,该第十二端耦接该第四节点。
7.根据权利要求6所述的像素结构,其中在一起始期间,该第四晶体管导通,并且该第一、第二及第三晶体管不导通;在该补偿期间,该第二及第三晶体管导通,并且该第一及第四晶体管不导通;在该重置期间,该第四晶体管导通,并且该第一、第二及第三晶体管不导通;在该数据写入期间,该第一及第二晶体管导通,并且该第三及第四晶体管不导通;在一发光期间,该第二及第四晶体管导通,并且该第一及第三晶体管不导通。
8.根据权利要求1所述的像素结构,其中在该重置期间,该第二晶体管不导通。
9.根据权利要求1所述的像素结构,其中在该重置期间,该发光元件不发光。
10.一种显示装置,包括:
一扫描驱动器,提供至少一扫描信号;
一数据驱动器,提供至少一数据信号;以及
至少一像素,该像素包括:
一第一晶体管,具有一第一栅极、一第一端以及一第二端,并根据该扫描信号,在一数据写入期间,将该数据信号传送至一第一节点;
一发光元件;
一第二晶体管,具有一第二栅极、一第三端以及一第四端,该第二栅极耦接一第二节点,该第三端耦接一第三节点,该第四端耦接一第四节点;
一开关单元,与该发光元件及该第二晶体管串联于一第一操作电压与一第二操作电压之间;以及
一补偿单元,耦接于该第二与第三节点之间;
其中在一补偿期间,该第二节点的电压等于该第三节点的电压,在一重置期间,该第三节点的电压等于一固定电压,该重置期间位于该补偿期间与该数据写入期间之间。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310238330.XA CN104240634B (zh) | 2013-06-17 | 2013-06-17 | 像素结构及显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310238330.XA CN104240634B (zh) | 2013-06-17 | 2013-06-17 | 像素结构及显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104240634A true CN104240634A (zh) | 2014-12-24 |
CN104240634B CN104240634B (zh) | 2017-05-31 |
Family
ID=52228610
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310238330.XA Active CN104240634B (zh) | 2013-06-17 | 2013-06-17 | 像素结构及显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104240634B (zh) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105741754A (zh) * | 2015-12-30 | 2016-07-06 | 友达光电股份有限公司 | 发光二极管装置的控制方法 |
CN106157880A (zh) * | 2015-04-23 | 2016-11-23 | 上海和辉光电有限公司 | Oled像素补偿电路 |
CN107025883A (zh) * | 2017-04-28 | 2017-08-08 | 深圳市华星光电技术有限公司 | 显示面板、像素驱动电路及其驱动方法 |
CN107369412A (zh) * | 2017-09-05 | 2017-11-21 | 京东方科技集团股份有限公司 | 一种像素电路及其驱动方法、显示装置 |
CN108022550A (zh) * | 2016-11-01 | 2018-05-11 | 群创光电股份有限公司 | 显示装置 |
CN108091300A (zh) * | 2016-11-23 | 2018-05-29 | 乐金显示有限公司 | 显示装置及其驱动方法 |
WO2018094954A1 (zh) * | 2016-11-22 | 2018-05-31 | 华为技术有限公司 | 一种像素电路及其驱动方法、显示装置 |
CN108352150A (zh) * | 2015-10-27 | 2018-07-31 | 索尼公司 | 显示装置、用于驱动显示装置的方法、显示元件以及电子设备 |
CN108538249A (zh) * | 2018-06-22 | 2018-09-14 | 京东方科技集团股份有限公司 | 像素驱动电路及方法、显示装置 |
CN109377946A (zh) * | 2018-10-05 | 2019-02-22 | 友达光电股份有限公司 | 像素结构 |
CN111292683A (zh) * | 2020-02-13 | 2020-06-16 | 鄂尔多斯市源盛光电有限责任公司 | 阵列基板及其制备方法、显示装置 |
CN111341267A (zh) * | 2019-10-17 | 2020-06-26 | 友达光电股份有限公司 | 像素电路及其驱动方法 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050068271A1 (en) * | 2003-09-29 | 2005-03-31 | Shin-Tai Lo | Active matrix organic electroluminescence display driving circuit |
CN1677470A (zh) * | 2004-03-10 | 2005-10-05 | 三星Sdi株式会社 | 发光显示器、显示板及其驱动方法 |
US20060187154A1 (en) * | 2005-01-31 | 2006-08-24 | Pioneer Corporation | Display apparatus and method of driving same |
US20070120795A1 (en) * | 2003-06-04 | 2007-05-31 | Sony Corporation | Pixel circuit, display device, and method for driving pixel circuit |
US20080074363A1 (en) * | 2006-09-25 | 2008-03-27 | Sony Corporation | Pixel circuit and display apparatus |
CN101192369A (zh) * | 2006-11-30 | 2008-06-04 | 奇晶光电股份有限公司 | 一种显示装置及其像素的驱动方法 |
KR20100077003A (ko) * | 2007-11-02 | 2010-07-06 | 캠브리지 디스플레이 테크놀로지 리미티드 | 액티브 매트릭스 광전자 디바이스, 액티브 매트릭스 픽셀 회로 구동 방법, 플로팅 게이트 유기 박막 트랜지스터 및 픽셀 회로 |
CN102842277A (zh) * | 2011-06-22 | 2012-12-26 | 奇美电子股份有限公司 | 具有补偿功能的显示装置 |
CN103021331A (zh) * | 2012-11-30 | 2013-04-03 | 北京京东方光电科技有限公司 | 一种像素驱动电路及其驱动方法、阵列基板和显示装置 |
CN103150991A (zh) * | 2013-03-14 | 2013-06-12 | 友达光电股份有限公司 | 一种用于amoled显示器的像素补偿电路 |
-
2013
- 2013-06-17 CN CN201310238330.XA patent/CN104240634B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070120795A1 (en) * | 2003-06-04 | 2007-05-31 | Sony Corporation | Pixel circuit, display device, and method for driving pixel circuit |
US20050068271A1 (en) * | 2003-09-29 | 2005-03-31 | Shin-Tai Lo | Active matrix organic electroluminescence display driving circuit |
CN1677470A (zh) * | 2004-03-10 | 2005-10-05 | 三星Sdi株式会社 | 发光显示器、显示板及其驱动方法 |
US20060187154A1 (en) * | 2005-01-31 | 2006-08-24 | Pioneer Corporation | Display apparatus and method of driving same |
US20080074363A1 (en) * | 2006-09-25 | 2008-03-27 | Sony Corporation | Pixel circuit and display apparatus |
CN101192369A (zh) * | 2006-11-30 | 2008-06-04 | 奇晶光电股份有限公司 | 一种显示装置及其像素的驱动方法 |
KR20100077003A (ko) * | 2007-11-02 | 2010-07-06 | 캠브리지 디스플레이 테크놀로지 리미티드 | 액티브 매트릭스 광전자 디바이스, 액티브 매트릭스 픽셀 회로 구동 방법, 플로팅 게이트 유기 박막 트랜지스터 및 픽셀 회로 |
CN102842277A (zh) * | 2011-06-22 | 2012-12-26 | 奇美电子股份有限公司 | 具有补偿功能的显示装置 |
CN103021331A (zh) * | 2012-11-30 | 2013-04-03 | 北京京东方光电科技有限公司 | 一种像素驱动电路及其驱动方法、阵列基板和显示装置 |
CN103150991A (zh) * | 2013-03-14 | 2013-06-12 | 友达光电股份有限公司 | 一种用于amoled显示器的像素补偿电路 |
Cited By (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106157880A (zh) * | 2015-04-23 | 2016-11-23 | 上海和辉光电有限公司 | Oled像素补偿电路 |
CN108352150A (zh) * | 2015-10-27 | 2018-07-31 | 索尼公司 | 显示装置、用于驱动显示装置的方法、显示元件以及电子设备 |
CN105741754A (zh) * | 2015-12-30 | 2016-07-06 | 友达光电股份有限公司 | 发光二极管装置的控制方法 |
TWI571854B (zh) * | 2015-12-30 | 2017-02-21 | 友達光電股份有限公司 | 發光二極體裝置控制方法 |
US10204552B2 (en) | 2015-12-30 | 2019-02-12 | Au Optronics Corporation | Light-emitting diode device control method |
CN108022550A (zh) * | 2016-11-01 | 2018-05-11 | 群创光电股份有限公司 | 显示装置 |
US10559256B2 (en) | 2016-11-01 | 2020-02-11 | Innolux Corporation | Pixel driver circuitry for a display device |
WO2018094954A1 (zh) * | 2016-11-22 | 2018-05-31 | 华为技术有限公司 | 一种像素电路及其驱动方法、显示装置 |
US11011107B2 (en) | 2016-11-22 | 2021-05-18 | Huawei Technologies Co., Ltd. | Pixel circuit, method for driving pixel circuit, and display apparatus |
CN108091300B (zh) * | 2016-11-23 | 2020-08-25 | 乐金显示有限公司 | 显示装置及其驱动方法 |
CN108091300A (zh) * | 2016-11-23 | 2018-05-29 | 乐金显示有限公司 | 显示装置及其驱动方法 |
CN107025883A (zh) * | 2017-04-28 | 2017-08-08 | 深圳市华星光电技术有限公司 | 显示面板、像素驱动电路及其驱动方法 |
CN107369412A (zh) * | 2017-09-05 | 2017-11-21 | 京东方科技集团股份有限公司 | 一种像素电路及其驱动方法、显示装置 |
CN107369412B (zh) * | 2017-09-05 | 2023-05-23 | 京东方科技集团股份有限公司 | 一种像素电路及其驱动方法、显示装置 |
CN108538249B (zh) * | 2018-06-22 | 2021-05-07 | 京东方科技集团股份有限公司 | 像素驱动电路及方法、显示装置 |
US11410600B2 (en) | 2018-06-22 | 2022-08-09 | Chongqing Boe Optoelectronics Technology Co., Ltd. | Pixel driving circuit and method, display apparatus |
CN108538249A (zh) * | 2018-06-22 | 2018-09-14 | 京东方科技集团股份有限公司 | 像素驱动电路及方法、显示装置 |
TWI699577B (zh) * | 2018-10-05 | 2020-07-21 | 友達光電股份有限公司 | 畫素結構 |
CN109377946A (zh) * | 2018-10-05 | 2019-02-22 | 友达光电股份有限公司 | 像素结构 |
CN111341267A (zh) * | 2019-10-17 | 2020-06-26 | 友达光电股份有限公司 | 像素电路及其驱动方法 |
CN111341267B (zh) * | 2019-10-17 | 2021-04-16 | 友达光电股份有限公司 | 像素电路及其驱动方法 |
CN111292683A (zh) * | 2020-02-13 | 2020-06-16 | 鄂尔多斯市源盛光电有限责任公司 | 阵列基板及其制备方法、显示装置 |
CN111292683B (zh) * | 2020-02-13 | 2021-05-18 | 鄂尔多斯市源盛光电有限责任公司 | 阵列基板及其制备方法、显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN104240634B (zh) | 2017-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104240634B (zh) | 像素结构及显示装置 | |
CN113838421B (zh) | 像素电路及其驱动方法、显示面板 | |
CN103778889B (zh) | 有机发光二极管电路及其驱动方法 | |
US9430968B2 (en) | Display device and drive method for same | |
JP6882591B2 (ja) | Amoledピクセル駆動回路及びピクセル駆動方法 | |
US9390652B2 (en) | Organic light emitting display device and driving method thereof | |
US11114027B2 (en) | OLED pixel circuit, and driving method thereof, and a display apparatus | |
US9355595B2 (en) | Pixel unit driving circuit having an erasing transistor and matching transistor, and method thereof | |
US9842546B2 (en) | Organic light emitting display device for improving a contrast ratio | |
CN107863069B (zh) | 像素电路及其驱动方法、显示基板及显示装置 | |
CN102411893B (zh) | 一种像素驱动电路 | |
US20190295463A1 (en) | Pixel circuit, array substrate, disply device and pixel driving method | |
US11127342B2 (en) | Pixel circuit for driving light emitting diode to emit light and method of controlling the pixel circuit | |
CN102789761B (zh) | 像素电路及其驱动方法和有机发光显示器 | |
CN108777131B (zh) | Amoled像素驱动电路及驱动方法 | |
US10748489B2 (en) | Pixel driving circuit and driving method thereof, and display apparatus | |
CN102708793A (zh) | 像素单元驱动电路、像素单元驱动方法以及像素单元 | |
CN101859542A (zh) | 有机发光二极管显示装置及其有机发光二极管像素电路 | |
KR20120043302A (ko) | 유기발광다이오드 표시장치 및 그 구동방법 | |
CN204315211U (zh) | 像素驱动电路和显示装置 | |
JP6788755B2 (ja) | Amoledピクセル駆動回路及びピクセル駆動方法 | |
CN104575348A (zh) | 像素电路 | |
CN103578405A (zh) | 显示面板、像素驱动电路、驱动像素方法与电子装置 | |
CN202394497U (zh) | 一种像素驱动电路 | |
CN111462698A (zh) | 一种像素驱动电路、显示面板及显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |