CN111292683B - 阵列基板及其制备方法、显示装置 - Google Patents

Abstract

本发明提供一种阵列基板及其制备方法、显示装置，属于显示技术领域，其可至少部分解决现有的阵列基板显示亮度不一致的问题。本发明的一种阵列基板，具有阵列分布的多个像素，每个像素对应一个像素驱动电路，每个像素驱动电路包括：驱动单元、发光单元、存储单元、发光控制单元、写入单元以及调节单元；驱动单元，用于驱动发光单元进行发光；存储单元，用于存储写入单元的数据信号；写入单元，用于通过存储单元的调节向驱动单元写入数据线端的数据信号；发光控制单元，用于通过控制驱动单元而向发光单元写入显示电流；调节单元，与存储单元并联，用于调整写入单元的数据信号，以使所有像素的发光单元的亮度一致。

Description

阵列基板及其制备方法、显示装置

技术领域

本发明属于显示技术领域，具体涉及一种阵列基板及其制备方法、显示装置。

背景技术

有机发光二极管显示基板中包括阵列分布的多个像素，每个像素的像素驱动电路至少包括一个用于存储显示控制信号的存储电容以及发光单元，且发光单元的发光亮度与存储电容的电容量有关，具体的，通过存储电容存储一定的电量，向发光单元提供稳定的电流，但如果在显示基板中有区域性存储电容差异，就会引起电流差异，导致不同区域显示亮度不一致，导致显示画面不良，严重影响画面品质。现有的有机发光二极管显示基板的制备过程中，存储电容的两电极之间的电容介质层是通过蒸镀形成的，且同一有机发光二极管显示基板的不同像素的电容介质层是同层设置。

然而，在实际制备过程中，由于镀膜设备的缺陷，使得位于基板中心区域的电容介质层的厚度小于位于基板边缘区域的电容介质层的厚度，这样导致有机发光二极管显示基板的不同的存储电容的电容量有差异，即位于基板中心区域的存储电容的电容量大、位于基板边缘区域的存储电容的电容量小，从而导致不同像素的显示亮度不一致，进而造成有机发光二极管显示基板的显示缺陷。

发明内容

本发明至少部分解决现有的阵列基板显示亮度不一致的问题，提供一种显示亮度不一致的阵列基板。

解决本发明技术问题所采用的技术方案是一种阵列基板，具有阵列分布的多个像素，每个所述像素对应一个像素驱动电路，每个所述像素驱动电路包括：驱动单元、发光单元、存储单元、发光控制单元、写入单元以及调节单元；

所述驱动单元，用于驱动所述发光单元进行发光；

所述存储单元，用于存储所述写入单元的数据信号；

所述写入单元，用于通过所述存储单元的调节向所述驱动单元写入数据线端的数据信号；

所述发光控制单元，用于通过控制所述驱动单元而向所述发光单元写入显示电流；

所述调节单元，与所述存储单元并联，用于调整所述写入单元的数据信号，以使所有所述像素的发光单元的亮度一致。

进一步优选的是，所述存储单元包括：第一电容；所述调节单元包括：第二电容，所述第二电容的第一极与所述第一电容的第一极连接，所述第二电容的第二极与所述第一电容的第二极连接，且靠近所述阵列基板的中心的所述第二电容的电容量小于远离所述阵列基板的中心的第二电容的电容量。

进一步优选的是，该阵列基板包括：基底；位于所述基底上的第一电极层，所述第一电极层包括多个间隔分布的第一子电极层；第一绝缘层，位于所述第一电极层远离所述基底的一侧；第二电极层，位于所述第一绝缘层远离所述基底的一侧，所述第二电极层包括多个间隔分布的第二子电极层，所述第二子电极层与所述第一子电极层一一对应，以形成所述第一电容；第二绝缘层，位于所述第二电极层远离所述基底的一侧；第三电极层，位于所述第二绝缘层远离所述基底的一侧，所述第三电极层包括多个间隔分布的第三子电极层，所述第三子电极层与所述第一子电极层一一对应，以形成所述第二电容，且靠近所述阵列基板的中心的第三电极层的面积小于远离所述阵列基板的中心的第三电极层的面积。

进一步优选的是，每个所述像素驱动电路还包括：重置单元，用于根据第一电压端调节所述第一节点以及所述第二节点的电压；所述第一电容的第一极连接第二电压端，所述第一电容的第二极连接第一节点。

进一步优选的是，所述重置单元包括：第一晶体管，其栅极连接重置端，第一极连接第一节点，第二极连接第一电压端；第二晶体管，其栅极连接重置端，第一极连接第一电压端，第二极连接第二节点；所述写入单元包括：第三晶体管，其栅极连接栅线端，第一极连接第一节点，第二极连接第三节点；第四晶体管，其栅极连接栅线端，第一极连接第四节点，第二极连接数据线端；所述发光控制单元包括：第五晶体管，其栅极连接信号端，第一极连接第二电压端，第二极连接第四节点；第六晶体管，其栅极连接信号端，第一极连接第三节点，第二极连接第二节点；所述驱动单元包括：第七晶体管，其栅极连接第一节点，第一极连接第四节点，第二极连接第三节点；所述发光单元的输入端连接第二节点。

进一步优选的是，所有晶体管均为N型晶体管；或者，所有晶体管均为P型晶体管。

进一步优选的是，所述阵列基板的显示区的边缘为弧线型边缘或者直线型边缘。

解决本发明技术问题所采用的技术方案是一种阵列基板的制备方法，所述方法包括：形成驱动单元、发光单元、存储单元、发光控制单元、写入单元以及调节单元；

其中，所述调节单元与所述存储单元并联，用于调整所述存储单元中所述存储的信号，以使所有所述像素的发光单元的亮度一致。

进一步优选的是，所述形成所述存储单元以及所述调节单元包括：在基底上形成第一电极层，所述第一电极层包括多个间隔分布的第一子电极层；在所述第一电极层远离所述基底的一侧形成第一绝缘层；在所述第一绝缘层远离所述基底的一侧形成第二电极层，所述第二电极层包括多个间隔分布的第二子电极层，所述第二子电极层与所述第一子电极层一一对应，以形成所述第一电容；在所述第二电极层远离所述基底的一侧形成第二绝缘层；在所述第二绝缘层远离所述基底的一侧形成第三电极层，所述第三电极层包括多个间隔分布的第三子电极层，所述第三子电极层与所述第一子电极层一一对应，以形成所述第二电容，且靠近所述阵列基板的中心的第三电极层的面积小于远离所述阵列基板的中心的第三电极层的面积。

解决本发明技术问题所采用的技术方案是一种显示装置，包括上述的阵列基板。

附图说明

附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：

图1为现有的一种阵列基板的像素驱动电路的局部截面图；

图2为本发明的实施例的一种阵列基板的像素驱动电路的结构示意图；

图3为本发明的实施例的一种阵列基板的像素驱动电路的局部截面图；

图4为本发明的实施例的一种显示区为弧线型边缘的阵列基板的示意图；

其中，附图标记为：1、驱动单元；2、发光单元；3、存储单元；4、发光控制单元；5、写入单元；6、调节单元；7、重置单元；Cst、第一电容；C1、第二电容；81、基底；82、第一电极层；83、第一绝缘层；84、第二电极层；85、第二绝缘层；86、第三电极层；87、封装层；Re、重置端；Gate、栅线端；Data、数据线端；EM、信号端；Vinit、第一电压端；VDD、第二电压端；Vss、第三电压端；T1、第一晶体管；T2、第二晶体管；T3、第三晶体管；T4、第四晶体管；T5、第五晶体管；T6、第六晶体管；T7、第七晶体管；N1、第一节点；N2、第二节点；N3、第三节点；N4、第四节点。

具体实施方式

为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。

在本发明中，“构图工艺”是指形成具有特定的图形的结构的步骤，其可为光刻工艺，光刻工艺包括形成材料层、涂布光刻胶、曝光、显影、刻蚀、光刻胶剥离等步骤中的一步或多步；当然，“构图工艺”也可为压印工艺、喷墨打印工艺等其它工艺。

以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，在图中可能未示出某些公知的部分。

在下文中描述了本发明的许多特定的细节，例如部件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。

实施例1：

如图1至图4所示，本实施例提供一种阵列基板，具有阵列分布的多个像素，每个像素对应一个像素驱动电路，每个像素驱动电路包括：驱动单元1、发光单元2、存储单元3、发光控制单元4、写入单元5以及调节单元6；

驱动单元1，用于驱动发光单元2进行发光；

存储单元3，用于存储写入单元5的数据信号；

写入单元5，用于通过存储单元3的调节向驱动单元1写入数据线端Data的数据信号；

发光控制单元4，用于通过控制驱动单元1而向发光单元2写入显示电流；

调节单元6，与存储单元3并联，用于调整写入单元5的数据信号，以使所有像素的发光单元2的亮度一致。

其中，也就是说本实施例的阵列基板中通过设置与存储单元3并联的调节单元6，可以调节写入单元5的数据信号，进而调节发光控制单元4写入发光单元2的显示电流，使得阵列基板中的所有发光单元2的发光亮度一致，保证阵列基板的显示亮度一致。

现有技术的阵列基板由于在蒸镀设备的缺陷，使得位于基板中心区域的电容介质层的厚度与位于基板边缘区域的电容介质层的厚度不一致，即位于基板中心区域的存储电容的电容量与位于基板边缘区域的存储电容的电容量不一致，从而导致不同像素的显示亮度不一致。而本实施例的阵列基板调节单元6的设置可以解决上述问题，即通过调节写入单元5的数据信号，从而调节发光控制单元4写入发光单元2的显示电流，使得阵列基板中的所有发光单元2的发光亮度一致，从而提升阵列基板的画面显示效果。

具体的，存储单元3包括：第一电容Cst；

调节单元6包括：第二电容C1，第二电容C1的第一极与第一电容Cst的第一极连接，第二电容C1的第二极与第一电容Cst的第二极连接，且靠近阵列基板的中心的第二电容C1的电容量小于远离阵列基板的中心的第二电容C1的电容量。

其中，也就是说通过增加与第一电容Cst并联的第二电容C1，可以调节写入单元5的数据信号，进而调节发光控制单元4写入发光单元2的显示电流，使得阵列基板中的所有发光单元2的发光亮度一致，保证阵列基板的显示亮度一致。

现有技术的阵列基板由于在蒸镀设备的缺陷，使得位于基板中心区域的电容介质层的厚度小于位于基板边缘区域的电容介质层的厚度，这样导致有机发光二极管显示基板的不同的存储电容的电容量有差异，即位于基板中心区域的存储电容的电容量大、位于基板边缘区域的存储电容的电容量小，从而导致阵列基板的边缘的亮度小，阵列基板的中心位置的亮度大。

而本实施例的阵列基板中，靠近阵列基板的中心的第二电容C1的电容量小于远离阵列基板的中心的第二电容C1的电容量，从而使得不同位置的写入单元5的数据信号的一致，进而使得不同的发光控制单元4写入发光单元2的显示电流一致，使得阵列基板中的所有发光单元2的发光亮度一致。

优选的，阵列基板的显示区的边缘为弧线型边缘或者直线型边缘。

其中，当阵列基板的显示区的边缘为直线型边缘时，阵列分布的像素与阵列基板的显示区的边缘可以对应，即位于边缘的像素可以沿着显示区的边缘分布。

当阵列基板的显示区的边缘为弧线型边缘时，由于像素是阵列分布的，且为了形成弧线型边缘的显示区，像素的边缘呈锯齿状(阶梯状)，如图4所示。这就导致位于靠近边缘的处的像素的密度小于位于中心处的像素密度，从而导致显示区域从非锯齿状的区域至锯齿状的区域的亮度突然降低，进而影响阵列基板的显示效果。

而本实施的阵列基板的调节单元6的设置可以使得显示区域从非锯齿状的区域至锯齿状的区域的亮度变化是由亮至暗逐渐变化的，即使得从非锯齿状的区域至锯齿状的区域的亮度具有过渡区，从而提高阵列基板的显示效果，给用户更好地体验。

优选的，本实施例的阵列基板至少包括：

基底81；

位于基底81上的第一电极层82，第一电极层82包括多个间隔分布的第一子电极层；

第一绝缘层83，位于第一电极层82远离基底81的一侧；

第二电极层，位于第一绝缘层83远离基底81的一侧，第二电极层包括多个间隔分布的第二子电极层，第二子电极层与第一子电极层一一对应，以形成第一电容Cst；

第二绝缘层85，位于第二电极层远离基底81的一侧；

第三电极层86，位于第二绝缘层85远离基底81的一侧，第三电极层86包括多个间隔分布的第三子电极层，第三子电极层与第一子电极层一一对应，以形成第二电容C1，且靠近阵列基板的中心的第三电极层86的面积小于远离阵列基板的中心的第三电极层86的面积。

其中，也就是说每一组相对的第二子电极层与第一子电极层为一个像素驱动电路中的第一电容Cst，而每一组相对的第三子电极层与第一子电极层为一个像素驱动电路中的第二电容C1。

第一电容Cst和第二电容C1的设置具体如图3所示，第一电容Cst和第二电容C1的设置方式不仅制备工艺简单，还不会影响像素驱动电路中其余结构的设置。

优选的，每个像素驱动电路还包括：重置单元7，用于根据第一电压端Vinit调节第一节点N1以及第二节点N2的电压；

第一电容Cst的第一极连接第二电压端VDD，第一电容Cst的第二极连接第一节点N1。

具体的，重置单元7包括：第一晶体管T1，其栅极连接重置端Re，第一极连接第一节点N1，第二极连接第一电压端Vinit；第二晶体管T2，其栅极连接重置端Re，第一极连接第一电压端Vinit，第二极连接第二节点N2；

写入单元5包括：第三晶体管T3，其栅极连接栅线端Gate，第一极连接第一节点N1，第二极连接第三节点N3；第四晶体管T4，其栅极连接栅线端Gate，第一极连接第四节点N4，第二极连接数据线端Data；

发光控制单元4包括：第五晶体管T5，其栅极连接信号端EM，第一极连接第二电压端VDD，第二极连接第四节点N4；第六晶体管T6，其栅极连接信号端EM，第一极连接第三节点N3，第二极连接第二节点N2；

驱动单元1包括：第七晶体管T7，其栅极连接第一节点N1，第一极连接第四节点N4，第二极连接第三节点N3；

发光单元2的输入端连接第二节点N2。

优选的，所有晶体管均为N型晶体管；或者，所有晶体管均为P型晶体管。

在本实施例中，第二电压端VDD用于提供工作电压，第三电压端Vss用于提供参考电压。

需要说明的是，本实施例中的发光单元2可以是现有技术中包括LED(LightEmitting Diode，发光二极管)或OLED(Organic Light Emitting Diode，有机发光二极管)在内的电流驱动的发光器件，在本实施例中是以OLED为例进行的说明。

本实施例的阵列基板中的像素驱动电路的像素驱动方法具体如下：

t1、在重置阶段中，重置单元7根据第一电压端Vinit以及重置端Re调节第一节点N1以及所第二节点N2的电压。

向第一电压端Vinit输入重置信号，向重置端Re输入导通信号，向栅线端Gate和信号端EM输入关断信号。

其中，导通信号是指加载在晶体管栅极上时可使晶体管导通的信号，而关断信号是指加载在晶体管栅极上时可使晶体管关断的信号。

需要说的是，以下以所有晶体管均是P型晶体管为例进行说明，故其中导通信号为低电平信号，关断信号为高电平信号。

即在本阶段中，向栅线端Gate输入高电平，使得第三晶体管T3、第四晶体管T4关断；向信号端EM输入高电平，使得第五晶体管T5、第六晶体管T6关断。向重置端Re输入低电平，第一晶体管T1和第二晶体管T2导通，使得第一电压端Vinit的电压写入第一节点N1和第二节点N2，从而形成第一电容Cst两极以及发光单元2的输入端的电压初始化。

t2、在数据写入阶段中，写入单元5通过存储单元3的调节向驱动单元1写入数据线端Data的数据信号。

向数据线端Data输入数据信号，向栅线端Gate输入导通信号，向重置端Re和信号端EM输入关断信号。

即在本阶段中，向重置端Re输入高电平，使第一晶体管T1和第二晶体管T2关断；向信号端EM输入高电平，使得第五晶体管T5、第六晶体管T6关断。向栅线端Gate输入低电平，使得第三晶体管T3、第四晶体管T4导通；第一节点N1由于上一阶段为低电平，故第七晶体管T7导通。这样数据信号依次通过第四晶体管T4、第七晶体管T7以及第三晶体管T3写入第一节点N1，即将数据信号存储至第一电容Cst的第二电容C1中。

需要说明的是，由于阵列基板中不同位置的第二电容C1的电容量不同，故不同位置的像素的第二电容C1中存储的数据信号的强度也不同。

t3、在显示阶段中，发光控制单元4通过控制驱动单元1而向发光单元2写入显示电流。

向第二电压端VDD输入显示电压，向信号端EM输入导通信号，向重置端Re、栅线端Gate输入关断信号。

即在本阶段中，向重置端Re输入高电平，使第一晶体管T1和第二晶体管T2关断；向栅线端Gate输入高电平，使第三晶体管T3和第四晶体管T4关断。向信号端EM输入低电平，第五晶体管T5、第六晶体管T6导通。第七晶体管T7由于第一电容Cst的第二电容C1的数据信号二导通，此时，显示电流依次经过第五晶体管T5、第七晶体管T7、第六晶体管T6输入值发光单元2，发光单元2发光。

需要说明的是，本实施的像素驱动电路还可以是其它形式的可实现的像素驱动电路，不仅限于上述描述的像素驱动电路。

实施例2：

如图1至图3所示，本实施例提供一种阵列基板的制备方法，基于实施例1中的阵列基板，方法包括：形成驱动单元1、发光单元2、存储单元3、发光控制单元4、写入单元5以及调节单元6；

其中，调节单元6与存储单元3并联，用于调整存储单元3中存储的信号，以使所有像素的发光单元2的亮度一致。

优选的，形成存储单元3以及调节单元6包括：

S11、在基底81上形成第一电极层82，第一电极层82包括多个间隔分布的第一子电极层。

具体的，在基底81上形成第一电极材料层，经过图案化而形成第一电极层82。

S12、在远离基底81的一侧形成第一绝缘层83。

S13、在第一绝缘层83远离基底81的一侧形成第二电极层，第二电极层包括多个间隔分布的第二子电极层，第二子电极层与第一子电极层一一对应，以形成第一电容Cst。

具体的，在第一绝缘层83远离基底81的一侧形成第二电极材料层，经过图案化而形成第二电极层。且第一绝缘层83将第一电极层82和第二电极层间隔。

S14、在第二电极层远离基底81的一侧形成第二绝缘层85。

S15、在第二绝缘层85远离基底81的一侧形成第三电极层86，第三电极层86包括多个间隔分布的第三子电极层，第三子电极层与第一子电极层一一对应，以形成第二电容C1，且靠近阵列基板的中心的第三电极层86的面积小于远离阵列基板的中心的第三电极层86的面积。

具体的，在第二绝缘层85远离基底81的一侧形成第三电极材料层，经过图案化而形成第三电极层86。且第二绝缘层85将第三电极层86和第二电极层间隔。

S16、在第三电极层86上方形成封装层87。

本实施例的阵列基板的制备方法形成的阵列基板可以通过第二电容C1调节写入单元5的数据信号，从而调节发光控制单元4写入发光单元2的显示电流，使得阵列基板中的所有发光单元2的发光亮度一致。

此外，本实施的阵列基板的制备方法中，第二电容C1的形成只需在现有技术的阵列基板(如图1所示)的基础增加形成第三电极层86的步骤即可，因此，本实施的阵列基板的制备方法不仅制备工艺简单，还不会影响像素驱动电路中其余结构的设置。

实施例3：

本实施例提供一种显示装置，包括实施例1中的阵列基板。

具体的，该显示装置可为有机发光二极管显示面板(AMOLED)、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、物品或者设备中还存在另外的相同要素。

依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (8)

1.一种阵列基板，其特征在于，具有阵列分布的多个像素，每个所述像素对应一个像素驱动电路，每个所述像素驱动电路包括：驱动单元、发光单元、存储单元、发光控制单元、写入单元以及调节单元；

所述驱动单元，用于驱动所述发光单元进行发光；

所述存储单元，用于存储所述写入单元的数据信号；

所述写入单元，用于通过所述存储单元的调节向所述驱动单元写入数据线端的数据信号；

所述发光控制单元，用于通过控制所述驱动单元而向所述发光单元写入显示电流；

所述调节单元，与所述存储单元并联，用于调整所述写入单元的数据信号，以使所有所述像素的发光单元的亮度一致；

所述存储单元包括：第一电容；

所述调节单元包括：第二电容，所述第二电容的第一极与所述第一电容的第一极连接，所述第二电容的第二极与所述第一电容的第二极连接，且靠近所述阵列基板的中心的所述第二电容的电容量小于远离所述阵列基板的中心的第二电容的电容量。

2.根据权利要求1所述的阵列基板，其特征在于，包括：

基底；

位于所述基底上的第一电极层，所述第一电极层包括多个间隔分布的第一子电极层；

第一绝缘层，位于所述第一电极层远离所述基底的一侧；

第二电极层，位于所述第一绝缘层远离所述基底的一侧，所述第二电极层包括多个间隔分布的第二子电极层，所述第二子电极层与所述第一子电极层一一对应，以形成所述第一电容；

第二绝缘层，位于所述第二电极层远离所述基底的一侧；

第三电极层，位于所述第二绝缘层远离所述基底的一侧，所述第三电极层包括多个间隔分布的第三子电极层，所述第三子电极层与所述第一子电极层一一对应，以形成所述第二电容，且靠近所述阵列基板的中心的第三电极层的面积小于远离所述阵列基板的中心的第三电极层的面积。

3.根据权利要求1所述的阵列基板，其特征在于，每个所述像素驱动电路还包括：重置单元，用于根据第一电压端调节第一节点以及第二节点的电压；

所述第一电容的第一极连接第二电压端，所述第一电容的第二极连接第一节点；

所述重置单元包括：第一晶体管，其栅极连接重置端，第一极连接第一节点，第二极连接第一电压端；第二晶体管，其栅极连接重置端，第一极连接第一电压端，第二极连接第二节点；

所述写入单元包括：第三晶体管，其栅极连接栅线端，第一极连接第一节点，第二极连接第三节点；第四晶体管，其栅极连接栅线端，第一极连接第四节点，第二极连接数据线端；

所述发光控制单元包括：第五晶体管，其栅极连接信号端，第一极连接第二电压端，第二极连接第四节点；第六晶体管，其栅极连接信号端，第一极连接第三节点，第二极连接第二节点；

所述驱动单元包括：第七晶体管，其栅极连接第一节点，第一极连接第四节点，第二极连接第三节点；

所述发光单元的输入端连接第二节点。

4.根据权利要求3所述的阵列基板，其特征在于，所有晶体管均为N型晶体管；或者，所有晶体管均为P型晶体管。

5.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板的显示区的边缘为弧线型边缘或者直线型边缘。

6.一种阵列基板的制备方法，其特征在于，基于所述权利要求1至5中任意一项所述的阵列基板，所述方法包括：形成驱动单元、发光单元、存储单元、发光控制单元、写入单元以及调节单元；

其中，所述调节单元与所述存储单元并联，用于调整所述存储单元中所述存储的信号，以使所有所述像素的发光单元的亮度一致；所述存储单元包括：第一电容；所述调节单元包括：第二电容，所述第二电容的第一极与所述第一电容的第一极连接，所述第二电容的第二极与所述第一电容的第二极连接，且靠近所述阵列基板的中心的所述第二电容的电容量小于远离所述阵列基板的中心的第二电容的电容量。

7.根据权利要求6所述的阵列基板的制备方法，其特征在于，基于所述权利要求2至5中任意一项所述的阵列基板，所述形成所述存储单元以及所述调节单元包括：

在基底上形成第一电极层，所述第一电极层包括多个间隔分布的第一子电极层；

在所述第一电极层远离所述基底的一侧形成第一绝缘层；

在所述第一绝缘层远离所述基底的一侧形成第二电极层，所述第二电极层包括多个间隔分布的第二子电极层，所述第二子电极层与所述第一子电极层一一对应，以形成所述第一电容；

在所述第二电极层远离所述基底的一侧形成第二绝缘层；

在所述第二绝缘层远离所述基底的一侧形成第三电极层，所述第三电极层包括多个间隔分布的第三子电极层，所述第三子电极层与所述第一子电极层一一对应，以形成所述第二电容，且靠近所述阵列基板的中心的第三电极层的面积小于远离所述阵列基板的中心的第三电极层的面积。

8.一种显示装置，其特征在于，包括权利要求1至5中任意一项所述的阵列基板。

Images