JP6059657B2 - 半導体製造システム及び方法 - Google Patents

半導体製造システム及び方法 Download PDF

Info

Publication number
JP6059657B2
JP6059657B2 JP2013523977A JP2013523977A JP6059657B2 JP 6059657 B2 JP6059657 B2 JP 6059657B2 JP 2013523977 A JP2013523977 A JP 2013523977A JP 2013523977 A JP2013523977 A JP 2013523977A JP 6059657 B2 JP6059657 B2 JP 6059657B2
Authority
JP
Japan
Prior art keywords
etching
processing
gas
plasma
processing container
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013523977A
Other languages
English (en)
Other versions
JPWO2013008878A1 (ja
Inventor
道菅　隆
隆 道菅
佐々木　勝
勝 佐々木
光 鎌田
光 鎌田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JPWO2013008878A1 publication Critical patent/JPWO2013008878A1/ja
Application granted granted Critical
Publication of JP6059657B2 publication Critical patent/JP6059657B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、処理容器に導入された処理ガスをプラズマ化させて基板にエッチングを行うエッチング方法及び装置に関する。
半導体ウェハやＦＰＤ基板等の製造プロセスにおいて、処理容器に処理ガスを導入し、処理ガスをプラズマ化させて基板をドライエッチングするエッチング工程が行われる。このエッチング工程において、エッチングすべき膜種に応じて処理ガスの種類を異ならせる必要がある。
例えば、基板上のポリシリコン膜をエッチングする場合、処理容器にＨＢｒ，Ｃｌ２等のハロゲン元素を含むハロゲン系の処理ガスが導入される。一方、基板上に積層された絶縁膜、例えば酸化シリコン膜をエッチングする場合、処理容器に炭素とフッ素を含むＣＦ系の処理ガスが導入される。
従来、処理ガスの種類が異なるエッチングは、それぞれ別々の処理容器で行われていた。つまり、ハロゲン系ガスを使用する処理容器及びＣＦ系ガスを使用する処理容器は、それぞれ専用化され、異なる膜を対象としたエッチング処理を行っていた。そして、基板のエッチングレートを安定化させるために、一枚の基板をエッチングする毎に、処理容器の表面に付着した堆積物を除去するドライクリーニングが行われていた（例えば、特許文献１，特許文献２参照）。
特開平７−７８８０２号公報 特開平５−２９１２１３号公報
同一の処理容器で、ハロゲン系ガスを使用する処理容器からＣＦ系ガスを使用する処理容器へ、又はその逆に移行させることができれば、処理容器の数を減らすことができる。また、処理容器を切り替えてエッチング処理を行うことにより、処理待ちの基板を減らすことができるため、エッチング工程全体の迅速化が図れる。
しかし、従来、ガス種及び膜種が異なるエッチングは、それぞれ別々の処理容器で行うのが常識であった。なぜならば、一つの処理容器において、ポリシリコン膜をエッチングする工程から絶縁膜をエッチングする工程に移行すると、基板のエッチングレートが安定しなかったり、基板上に処理容器の表面に付着する堆積物（エッチングの反応生成物）に起因するパーティクルが発生したりするという問題が懸念されるからである。絶縁膜をエッチングする工程からポリシリコン膜をエッチングする工程に移行する場合でも同様である。ポリシリコン膜をエッチングする工程と絶縁膜をエッチングする工程とでは、処理容器の表面に付着する堆積物（エッチングの反応生成物）の種類が異なる。このため、パーティクルが基板処理に影響を与え、意図するエッチングを阻害する虞がある。さらに、処理容器の表面やすきまに前のエッチング工程の堆積物が残ると、後のエッチング工程のエッチングレートが安定しなくなる。
そこで本発明は、同一の処理容器内において、膜種及びガス種が異なる複数のエッチング工程を切り替えることができるエッチング方法及び装置を提供することを目的とする。
上記課題を解決するために、本発明の一態様は、基板を収容する搬入モジュールと、エッチング装置を含み、基板に処理を施す複数のプロセスモジュールと、処理がなされた基板を収容する搬出モジュールと、前記搬入モジュール、前記複数のプロセスモジュール及び前記搬出モジュール間で基板を搬送する搬送モジュールと、前記搬入モジュール、前記複数のプロセスモジュール、前記搬出モジュール及び前記搬送モジュールを統括して制御する統括制御装置と、を備え、前記搬送モジュールが前記搬入モジュールに収容された基板を前記プロセスモジュールに搬送し、前記プロセスモジュールで処理がなされた基板を前記搬出モジュールに搬送する半導体製造システムにおいて、前記エッチング装置は、処理容器に第一の処理ガスを導入し、前記第一の処理ガスをプラズマ化させて基板上の膜をエッチングする第一のエッチング、及び前記処理容器に前記第一の処理ガスとガス種の異なる第二の処理ガスを導入し、前記第二の処理ガスをプラズマ化させて前記膜と膜種の異なる基板上の膜をエッチングする第二のエッチングを、同一の前記処理容器内において切り替えて行い、前記第一のエッチングから前記第二のエッチングに移行する間に、前記処理容器にクリーニングガスを導入し、クリーニングガスをプラズマ化させて前記第一のエッチングにおいて前記処理容器内に堆積した反応生成物を除去し、前記第二のエッチングから前記第一のエッチングに移行する間に、前記処理容器にクリーニングガスを導入し、クリーニングガスをプラズマ化させて前記第二のエッチングにおいて前記処理容器内に堆積した反応生成物を除去する制御部を備え、前記統括制御装置は、オペレータが切替えスイッチを操作したとき、又は前記複数のプロセスモジュールのいずれかで発生した障害を検知したとき、前記エッチング装置に切替え信号を送信し、前記エッチング装置は、前記統括制御装置からの切替え信号を受信したとき、前記第一のエッチングと前記第二のエッチングとを切り替える制御部を備える半導体製造システムである。
本発明の他の態様は、搬送モジュールが搬入モジュールに収容された基板をエッチング方法を行う複数のプロセスモジュールに搬送し、前記複数のプロセスモジュールで処理がなされた基板を搬出モジュールに搬送する半導体製造方法において、前記エッチング方法は、処理容器に第一の処理ガスを導入し、前記第一の処理ガスをプラズマ化させて基板上の膜をエッチングする第一のエッチング工程と、前記処理容器に前記第一の処理ガスとガス種の異なる第二の処理ガスを導入し、前記第二の処理ガスをプラズマ化させて前記膜と膜種の異なる基板上の膜をエッチングする第二のエッチング工程と、を備え、同一の前記処理容器内において前記第一のエッチング工程と前記第二のエッチング工程とを切り替えて行い、前記第一のエッチング工程から前記第二のエッチング工程に移行する間に、前記処理容器にクリーニングガスを導入し、クリーニングガスをプラズマ化させて前記第一のエッチング工程において前記処理容器内に堆積した反応生成物を除去する第一の切替え処理工程を行い、及び／又は、前記第二のエッチング工程から前記第一のエッチング工程に移行する間に、前記処理容器にクリーニングガスを導入し、クリーニングガスをプラズマ化させて前記第二のエッチング工程において前記処理容器内に堆積した反応生成物を除去する第二の切替え処理工程を行い、 前記半導体製造方法は、オペレータが切替えスイッチを操作したとき、又は前記複数のプロセスモジュールのいずれかで発生した障害を検知したとき、切替え信号を送信し、前記エッチング方法は、前記切替え信号を受信したとき、前記第一のエッチングと前記第二のエッチングとを切り替える半導体製造方法である。
本発明によれば、同一の処理容器で複数のエッチング処理を行うことが可能になる。処理容器にクリーニングガスを導入し、クリーニングガスをプラズマ化させ、処理容器内に堆積する反応生成物を除去するので、切り替え後のエッチングレート及びパーティクル発生量を、処理容器を切り替えて処理を行う時と同等にすることができる。
本発明の一実施形態のエッチング方法の概念図 本発明の第一の実施形態のエッチング方法の工程図 ＲＬＳＡエッチング装置の概略断面図 スロットアンテナ板のスロットパターンの一例を示す平面図 四つのＲＬＳＡエッチング装置を装備する半導体製造システムの概念図 本発明の第一の実施例の実験結果を示す図 本発明の第二の実施例の実験結果を示す図 本発明の第三の実施例のダブルパターニングの工程図 異なる圧力の下でのＫｒＦフォトレジストのエッチングレートの実験結果を示すグラフ 異なるマイクロ波パワーの下でのＫｒＦフォトレジストのエッチングレートの実験結果を示すグラフ
以下、添付図面を参照して、本発明の一実施形態のエッチング方法を説明する。図１には、第一のエッチング工程Ｓ１と第二のエッチング工程Ｓ３との切り替えの概念図が示される。図１の左側には、第一のエッチング工程Ｓ１が示され、図１の右側には、第二のエッチング工程Ｓ３が示されている。
第一のエッチング工程Ｓ１においては、第一の処理ガスとしてハロゲン系ガスを用い、シリコンを含む膜、例えばポリシリコン膜をエッチングする。図１の右側には、第二の処理ガスとしてＣＦ系ガスを用い、絶縁膜をエッチングする工程が示される。絶縁膜は、酸化シリコン膜、窒化シリコン膜等である。この実施形態では、酸化シリコン膜をエッチングする例を示す。
図１の左側の、ポリシリコン膜２のエッチングは、基板としてのウェハＷ上にゲート電極２ａを形成するために行われる。シリコン等からなるウェハＷ上には、窒化シリコン膜１、ポリシリコン膜２、及び反射防止層３（ＢＡＲＣ）が順番に形成される。窒化シリコン膜１及びポリシリコン膜２は例えば化学的気相成長（ＣＶＤ）により形成される。反射防止層３の表面には、ＡｒＦフォトレジストが塗布される。フォトレジスト層には、露光によりマスクパターンが転写される。露光されたフォトレジスト層は現像処理される。現像後に反射防止層３の表面には、レジストパターン４ａが形成される。
レジストパターン４ａが形成されたウェハは、エッチング装置としてのＲＬＳＡエッチング装置に搬入される。ＲＬＳＡエッチング装置の詳細な構造については後述する。ＲＬＳＡエッチング装置では、レジストパターン４ａをマスクとしてポリシリコン膜２をエッチングする。エッチングにより、レジストパターン４ａに対応したゲート電極２ａが形成される。
ＲＬＳＡエッチング装置の処理容器には、第一の処理ガスとして、プラズマ励起用ガスとエッチングガスとを混合したガスが導入される。プラズマ励起用ガスとしては、不活性ガス、例えば、Ａｒ，Ｈｅ，Ｎｅ，Ｋｒ及びＸｅの少なくとも一つが用いられる。エッチングガスとしては、ハロゲン元素を含むガス、例えばＨＢｒ，Ｃｌ２が用いられる。エッチング対象の形状を制御するため、酸素を含むガス、例えば、Ｏ２，ＣＯガスを添加する。
表１にポリシリコン膜をエッチングするときの処理条件の一例を示す。
Figure 0006059657
処理容器内に第一の処理ガスを導入し、処理容器を所定の圧力に減圧した後、ＲＬＳＡを用いて処理容器にマイクロ波を導入し、処理容器内の第一の処理ガスをプラズマ化させる。そして、プラズマ化させた第一の処理ガスによって、ポリシリコン膜２をエッチングする。ポリシリコン膜２をエッチングすると、エッチングガスとポリシリコン膜との反応生成物であるＳｉＢｒＯ，ＳｉＣｌＯ等が処理容器の内壁表面に堆積する。
図１の右側の、酸化シリコン膜５のエッチングは、ゲート電極２ａの側壁にスペーサ５ａを形成するために行われる。ウェハＷの表面及びゲート電極２ａの表面には、酸化シリコン（ＳｉＯ２）膜５が化学的気相成長（ＣＶＤ）法により形成される。
酸化シリコン膜５が形成されたウェハＷは、ＲＬＳＡ（登録商標）エッチング装置に搬送される。ＲＬＳＡエッチング装置では、ウェハＷの表面及びゲート電極２ａの表面に積層された酸化シリコン膜５をエッチバックし、ゲート電極２ａの側壁にスペーサ５ａを形成する。
ＲＬＳＡエッチング装置の処理容器には、第二の処理ガスとして、プラズマ励起用ガスとエッチングガスとを混合したガスが導入される。プラズマ励起用ガスとしては、不活性ガス、例えば、Ａｒ，Ｈｅ，Ｎｅ，Ｋｒ及びＸｅの少なくとも一つが用いられる。エッチングガスとしては、ＣＨ２Ｆ２，ＣＨＦ３，及びＣＨ３Ｆの群から選ばれる少なくとも一つ、並びにＯ２，ＣＯ，ＣＮ，及びＮ２の群から選ばれる少なくとも一つを混合したガスが用いられる。酸化シリコン膜５をエッチングするこの例では、Ａｒ、ＣＨＦ３、Ｏ２の混合ガスが使用される。表２に酸化シリコン膜５をエッチングするときの処理条件の一例を示す。
Figure 0006059657
処理容器内に第二の処理ガスを導入し、処理容器を所定の圧力に減圧した後、スロットアンテナを用いて処理容器にマイクロ波を導入し、処理容器内の第二の処理ガスをプラズマ化させる。そして、プラズマ化させた第二の処理ガスによって、酸化シリコン膜５をエッチングする。酸化シリコン膜５をエッチングするとき、窒化シリコン膜１やポリシリコン膜２ａに対する酸化シリコン膜のエッチング選択比を高めた処理が求められる。そこで、堆積物（Ｃ，ＣＦｘ）を堆積しながらのエッチングすることによって、窒化シリコン膜１やポリシリコン膜２ａのエッチングを抑制する。ＣＦ系ガス由来の堆積物がウェハＷや処理容器の表面に堆積する。
図２は、本発明の一実施形態のエッチング方法のフローチャートを示す。図２に示すように、第一のエッチング工程Ｓ１から第二のエッチング工程Ｓ３に切り替えるときに、第一の切替え処理工程Ｓ２が行われる。この第一の切替え処理工程Ｓ２もＲＬＳＡエッチング装置内で行われる。
第一の切替え処理工程Ｓ２において、処理容器にはクリーニングガスとしてフッ素を含むガスが導入される。この実施形態では、クリーニングガスとしてＳＦ６，Ｏ２及びＡｒの混合ガスが用いられる。Ａｒは、プラズマ励起用ガスとして使用される。処理容器内においてクリーニングガスはプラズマ化され、第一のエッチング工程において処理容器内に堆積したＳｉＢｒＯ，ＳｉＣｌＯ等の反応生成物が除去される。ＳＦ６はＳｉＢｒＯ，ＳｉＣｌＯ等の反応生成物中のＳｉをＳｉＦにして除去するのに用いられる。Ｏ２はレジスト膜中の炭素をＣＯ等にして除去するのに用いられる。ＳＦ６以外にもＣＦ４，ＣＦ４Ｏ２等のＣＦ系のガスを用いてもよいし、ＮＦ３を用いてもよい。Ａｒ以外にも不活性ガス、例えば、Ｈｅ，Ｎｅ，Ｋｒ及びＸｅを用いてもよい。第一の切替え処理工程は、処理容器の載置台にウェハＷが載せられていないウェハレスの状態で行うことができる。
第一の切替え処理工程Ｓ２は、低圧処理と高圧処理の二段階で行われる。低圧は１０ｍＴ（Ｔｏｒｒ）以上１００ｍＴ未満である。高圧は１００ｍＴ以上３００ｍＴ以下である。表３は第一の切替え処理工程の処理条件の一例を示す。
Figure 0006059657
処理容器内の圧力を低圧にすると、処理容器内にプラズマが全体的に拡散する。このため、処理容器の下部まで含めた全体的なクリーニングが可能になる。処理容器内を高圧にすると、処理容器の上部のプラズマの密度が比較的高くなるので、誘電体窓および処理容器上部側壁の効果的なクリーニングが可能になる。低圧処理工程と高圧処理工程の二段階で処理することにより、処理容器の全体を短時間でクリーニングすることができる。
第二のエッチング工程Ｓ３から第一のエッチング工程Ｓ１に移行する間に、第二の切替え処理工程Ｓ４が行われる。この第二の切替え処理工程Ｓ４もＲＬＳＡエッチング装置内で行われる。
第二の切替え処理工程Ｓ４において、処理容器にはクリーニングガスとしてＯ２を含むガスが導入される。この実施形態では、クリーニングガスとしてＯ２が用いられ、プラズマ励起用ガスとしてＡｒが用いられる。アッシング処理のようにＯ２にＮ２を添加してもよい。クリーニングガスはプラズマ化され、第二のエッチング工程において処理容器内に堆積したＣ，ＣＦ等の反応生成物が除去される。Ｏ２はＣ，ＣＦ等の反応生成物中のＣをＣＯ等にして除去させるのに用いられる。第二の切替え処理工程Ｓ４は、処理容器の載置台にウェハＷが載せられていないウェハレスの状態で行うことができる。
第二の切替え処理工程Ｓ４は、高圧処理と低圧処理の二段階で行われていてもよい。表４は第二の切替え処理工程の処理条件の一例を示す。
Figure 0006059657
第二の切替え処理工程Ｓ４においては、第一の切替え処理工程Ｓ２と異なり、初めに高圧処理工程を行い、二番目に低圧処理工程を行う。高圧処理工程では、処理容器の上部のプラズマの濃度が比較的高くなるので、誘電体窓および処理容器上部側壁の効果的なクリーニングが可能になる。低圧処理工程では、プラズマが処理容器内に全体的に拡散するので、処理容器の下部まで含めた全体的なクリーニングが可能になる。高圧処理工程と低圧処理工程の二工程で処理することにより、処理容器の全体を短時間でクリーニングすることができる。
上記第一及び第二のエッチング工程Ｓ１，Ｓ３、並びに第一及び第二の切替え処理Ｓ２，Ｓ４においては、ＲＬＳＡエッチング装置が使用されているが、プラズマを生成することができる他のエッチング装置も使用することができる。ＲＬＳＡエッチング装置の構成は以下の通りである。
図３は、ＲＬＳＡエッチング装置の概略断面図を示す。ＲＬＳＡエッチング装置は、プラズマ源としてマイクロ波を利用する。マイクロ波励起プラズマを利用すると、エッチング処理を行う領域において低電子温度、高密度のプラズマを生成することができる。
ＲＬＳＡエッチング装置は、アルミニウム、ステンレス等からなる筒状の処理容器１０を備える。処理容器１０は接地されている。
初めに、ＲＬＳＡエッチング装置の処理容器１０にマイクロ波励起プラズマを発生させることに直接的に貢献しない構成要素や部材について説明する。
処理容器１０の底部の中央には、ウェハＷが載せられる載置台１２が設けられる。載置台１２は処理容器１０の底部から上方に伸びる円筒状の支持部１４により保持される。載置台１２は、例えばアルミナや窒化アルミニウム等の絶縁材料からなり、円盤状に形成される。載置台１２内には、高周波が印加される下部電極が設けられている。
処理容器１０の内側面と、円筒状の支持部１４を囲み、処理容器１０の底部から上方に伸びる円筒状の壁部１６との間には、円環形状の排気経路１８が設けられる。排気経路１８の上部には円環形状のバッフルプレート２０が配置され、排気経路１８の下部には排気口２２が設けられる。載置台１２の上のウェハＷに関して対称に分布する均一なガスの流れを得るために、円環形状の排気経路１８には周方向に等しい角度間隔を空けて多数の排気口２２が設けられる。各排気口２２は排気パイプ２４を介して排気装置２６に接続される。排気装置２６は、処理容器１０内を真空にし、所望の圧力に減圧するターボ分子真空ポンプ（ＴＭＰ）等の真空ポンプを備える。ゲートバルブ２８は、ウェハＷが処置容器から搬出入される搬送口を開閉する。
載置台１２は、整合器３２、電力供給ロッド３４を介して載置台１２にＲＦバイアス電圧を印加する高周波電源３０に電気的に接続される。高周波電源３０は、所定の電力レベルにおいて、例えば１３．５６ＭＨｚの比較的低い周波数の高周波を出力する。このような低い周波数は、載置台１２上のウェハＷに引きつけられるイオンのエネルギを調整するのに適している。整合器３２は、自己バイアスを発生させるためのブロッキングコンデンサ(blocking condenser)を有する。
載置台１２の上面には、静電チャック３６が設けられる。静電チャック３６は、載置台１２上にウェハＷを静電力によって保持する。静電チャック３６は、導体膜から形成される電極３６ａと、電極３６ａを上下に挟む一対の絶縁膜３６ｂ，３６ｃと、を備える。直流電源４０は、スイッチ４２を介して電極３６ａに電気的に接続される。直流電源４０から静電チャック３６に印加される直流電圧は、静電チャック３６上にウェハＷを保持するためのクーロン力を生じさせる。静電チャック３６の外周には、ウェハＷを囲むフォーカスリング３８が設けられる。
載置台１２の内部には、冷却媒体経路４４が設けられる。冷却媒体経路４４は周方向に伸び、円環形状に形成される。所定温度の冷却媒体又は冷却水が、導管４６及び冷却媒体経路４４を循環するようにチラーユニット（図示せず）から導管４６を介して冷却媒体経路４４に供給される。冷却媒体の温度を調整することにより、静電チャック３６上のウェハＷの温度を調整することができる。さらに、Ｈｅガス等の熱伝導ガスがウェハＷと静電チャックとの間に、ガス供給部（図示せず）から供給パイプ５０を介して供給される。
次に、ＲＬＳＡエッチング装置の処理容器１０内にマイクロ波プラズマを発生させるのに貢献する要素や部材を説明する。
平面アンテナ５５は、石英、セラミック、アルミナ（Ａｌ2 Ｏ3 ）、又は窒化アルミニウム（ＡｌＮ）などの誘電体からなる円盤状の誘電体窓５２と、円盤状のスロットアンテナ板５４と、を備える。誘電体窓５２は、処理容器１０の内部を密封するように処理容器１０に取り付けられ、載置台１２に対向する処理容器１０の天井部として機能する。スロットアンテナ板５４は誘電体窓５２の上面の上に配置され、同心円状に分布する多数のスロットを有する。スロットアンテナ板５４は、石英、セラミック、アルミナ（Ａｌ2 Ｏ3 ）、又は窒化アルミニウム（ＡｌＮ）などの誘電体からなる誘電体板５６を介して電磁的にマイクロ波伝送ライン５８に連結される。誘電体板５６は、その内部を伝播するマイクロ波の波長を短縮する。
マイクロ波伝送ライン５８は、導波路６２と、導波路／同軸管変換器６４と、同軸管６６と、を有し、マイクロ波発生器６０から出力されたマイクロ波をスロットアンテナ板５４に伝送する。導波路６２は、例えば矩形状のパイプから形成され、マイクロ波発生器６０から変換器６４にＴＥモードでマイクロ波を伝送する。
変換器６４は、導波路６２を同軸管６６に連結させ、導波路６２内を伝播するＴＥモードのマイクロ波を同軸管６６内を伝搬するＴＥＭモードのマイクロ波に変換する。変換器６４は、下方に向かって尖った円錐形状に形成され、その上部が導波路６２に結合され、その下部が同軸管６６の内側導体６８に結合される。
同軸管６６は、変換器６４から処理容器１０の上部中央に向かって垂直下方に伸び、スロットアンテナ板５４に連結される。同軸管６６は、外側導体７０と、内側導体６８と、を有する。外側導体７０は、その上端部が導波路６２に結合され、垂直下方に伸びる下端部が誘電体板５６に結合される。内側導体６８はその上端部が変換器６４に接続され、その下端部がスロットアンテナ板５４に到達するまで垂直下方に伸びる。マイクロ波は外側導体７０と内側導体６８との間をＴＥＭモードで伝播する。
マイクロ波発生器６０から出力されたマイクロ波は、導波路６２、変換器６４、同軸管６６を含むマイクロ波伝送ライン５８を伝送され、誘電体板５６を通過した後、スロットアンテナ板５４に供給される。マイクロ波は誘電体板５６を半径方向に拡散し、スロットアンテナ板５４のスロットを介して処理容器１０内に放射される。これにより、誘電体窓５２の直下のガスが励起され、処理容器１０内にプラズマが発生する。
誘電体板５６の上面にはアンテナ背面プレート７２が設けられる。アンテナ背面プレート７２は例えばアルミニウムからなる。アンテナ背面プレート７２には、チラーユニット（図示せず）に接続される流路７４が形成される。所定温度の冷却媒体又は冷却水は流路７４及びパイプ７６，７８内を循環する。アンテナ背面プレート７２は誘電体板５６等に発生する熱を吸収する冷却ジャケットとして機能し、熱を外部に伝導する。
この実施形態では、ガス導入路８０は同軸管６６の内側導体６８を貫通するように設けられる。第一のガス導入パイプ８４は、その一端がガス導入路８０の上端開口部８０ａに接続され、その他端が処理ガス供給源８２に接続される。誘電体窓５２の中央には、処理容器１０に向かって開口するガス噴射口８６が形成される。上記の構成を備える第一のガス導入部８８において、処理ガス供給源８２からの処理ガスは、第一のガス導入パイプ８４、及び内側導体６８内のガス導入路８０を流れ、ガス噴射口８６から下方に位置する載置台１２に向かって噴射される。処理ガスは排気装置２６によって載置台１２を囲む円環状の排気経路１８に引かれている。第一のガス導入パイプ８４の途中には流量調整器９０（ＭＦＣ）と、オンオフを行うバルブ９２が設けられる。
この実施形態では、第一のガス導入部８８に加えて、処理容器１０に処理ガスを供給するための第二のガス導入部９４が設けられる。第二のガス導入部９４は、処理容器１０内に配置されるガスリング９１と、ガスリング９１に接続されるガス供給管１００と、を備える。ガスリング９１は中空のリング形状に形成され、その内周側の側面には周方向に等しい角度間隔を空けて多数の側面噴射口９２を有する。多数の側面噴射口９２は処理容器１０のプラズマ領域内で開口する。ガス供給管１００は、ガスリング９１及び処理ガス供給源８２に接続される。ガス供給管１００の途中には、流量調整器１０２（ＭＦＣ）、及びオンオフを行うバルブ１０４が設けられる。
第二のガス導入部９４において、処理ガス供給源８２からの処理ガスはガス供給管１００を介してガスリング９１に導入される。処理ガスが充満するガスリング９１の内部圧力は、周方向において均一になり、多数の側面噴射口９２から処理容器１０内のプラズマ領域に均一に水平方向に処理ガスが噴射される。
図４は、スロットアンテナ板５４のスロットパターンの一例を示す。スロットアンテナ板５４は、同心円状に配列する多数のスロット５４ｂ，５４ｃを有する。詳しくは、長手方向が直交する二種類のスロットが同心円状に交互に配列される。同心円の半径方向の間隔は、スロットアンテナ板５４を半径方向に伝播するマイクロ波の波長に基づいて定められる。このスロットパターンによれば、マイクロ波は互いに直交する二つの偏波成分を備える平面波に変換され、平面波がスロットアンテナ板５４から放射される。このように構成されたスロットアンテナ板５４は、アンテナの全領域から処理容器１０内に均一にマイクロ波を放射するのに効果的であり、アンテナの下方に均一な安定したプラズマを生成するのに適している。このように構成されたスロットアンテナ板５４は、ＲＬＳＡ(Radial Line Slot Antenna)と呼ばれる。これを備えたエッチング装置を、ＲＬＳＡエッチング装置と呼ぶ。
排気装置２６、高周波電源３０、直流電源４０、スイッチ４２、マイクロ波発生器６０、処理ガス供給源８２、チラーユニット（図示せず）、熱伝導ガス供給部（図示せず）等の個々の作動、及び全体の作動は、制御部（図示せず）によって制御される。制御部は、例えばマイクロコンピュータ等から構成される。
制御部は後述する統括制御装置からの切替え信号を受信したとき、図２に示されるフローチャートに従って、第一のエッチング工程Ｓ１と第二のエッチング工程Ｓ３とを切り替える。統括制御装置には、ウェハＷを処理する手順が記憶されている。統括制御装置は、処理手順に従って、ＲＬＳＡエッチング装置をポリシリコン膜エッチング装置として使用したり、酸化シリコン膜エッチングする装置として使用したりする。
ＲＬＳＡエッチング装置の制御部に切り換え機能を組み込むことにより、例えば複数のプロセスモジュールの一つが故障したときに、故障したプロセスモジュールの代替えとしてＲＬＳＡエッチング装置を使用することもできる。
図５は、プロセスモジュールとして四つのＲＬＳＡエッチング装置を装備する半導体製造システムの概念図を示す。図中のＰＭ１及びＰＭ２は、ポリシリコン膜エッチング用プロセスモジュールであり、ＰＭ３及びＰＭ４は、酸化シリコン膜エッチング用プロセスモジュールである。これらのプロセスモジュールは、中央に配置される真空搬送モジュール６に放射状に接続される。真空搬送モジュール６には、ロードロックモジュール７，８が接続される。
ロードロックモジュール７，８には、大気搬送モジュールＴ１が接続される。大気搬送モジュールＴ１は、複数毎（例えば２５枚）のウェハＷを収容するカセットが配置されるロードポートＬ１、Ｌ２，Ｌ３を備える。真空搬送モジュール６には、搬送用のロボットが収容されており、ロードロックモジュール７，８とプロセスモジュールＰＭ１〜ＰＭ４との間でウェハＷを搬送できるようになっている。プロセスモジュールＰＭ１〜ＰＭ４，ロードロックモジュール７，８と真空搬送モジュール６との間にはゲートバルブＧ１〜Ｇ６が配置され、ウェハＷの搬送に伴ってゲートバルブＧ１〜Ｇ６が開閉される。大気搬送モジュールＴ１には、搬送用のロボットが収容されており、ロードロックモジュール７、８とロードポートＬ１，Ｌ２，Ｌ３との間でウェハＷを搬送できるようになっている。大気搬送モジュールＴ１とロードロックモジュール７，８との間にはゲートバルブＧ７，Ｇ８が配置され、ウェハＷの搬送に伴ってゲートバルブＧ７，Ｇ８が開閉される。
プロセスモジュールＰＭ１〜ＰＭ４、ロードロックモジュール７，８、真空搬送モジュール６、及び大気搬送モジュールＴ１の動作は、それぞれのモジュールに付設された制御部によって制御される。これらの制御部は、ＬＡＮ等のネットワークを介して統括制御装置に接続されている。各制御部による各モジュールの制御は統括制御装置により統括して制御される。統括制御装置は、あらかじめ定められた処理手順に従って、これらのモジュールを制御する。例えば、ポリシリコン膜をエッチングするときは、ロードポートＬ１に収容されたウェハＷをポリシリコン膜エッチング用プロセスモジュールＰＭ１，ＰＭ２に搬送し、プロセスモジュールＰＭ１，ＰＭ２で処理がなされたウェハＷをロードポートＬ１に搬出する。一方、酸化シリコン膜をエッチングするときは、ロードポートＬ２に収容されたウェハＷを酸化シリコン膜エッチング用プロセスモジュールＰＭ３，ＰＭ４に搬送し、プロセスモジュールＰＭ３，ＰＭ４で処理がなされたウェハＷをロードポートＬ２に搬出する。
例えば、ポリシリコン膜エッチング用プロセスモジュールＰＭ１が故障したとき、ポリシリコン膜エッチング用ウェハＷの処理が遅れてしまう。このとき、酸化シリコン膜エッチング用プロセスモジュールＰＭ４をポリシリコン膜エッチング用プロセスモジュールに切り替えることにより、ポリシリコン膜エッチング用ウェハＷを処理することができる。これにより、ポリシリコン膜エッチング用ウェハＷを備えたカセットの滞留時間を低減することができる。
統括制御装置による切替え信号は、例えば以下のように生成される。統括制御装置のモニターには、ＰＭ１がポリシリコン膜エッチング用プロセスモジュールであることが表示される。モニターにはタッチパネル式のスイッチがあり、オペレータがモニター上のスイッチを押すと、統括制御装置はスイッチが押されたことを検知し、切替え信号をプロセスモジュールＰＭ４に送信する。これと同時に、統括制御装置は、記憶された処理手順を書き換え、ＰＭ１で処理する予定のウェハＷをＰＭ４に搬送する。プロセスモジュールＰＭ４の切り替えが終了すると、統括制御装置のモニターに切り替えが完了したことが表示される。なお、オペレータによるスイッチ操作の替わりに、統括制御装置がＰＭ１の障害を検知したとき、自動的にＰＭ４に切替え信号を送信するようにしてもよい。
（酸化シリコン膜→ポリシリコン膜への切替え）
以下のように、酸化シリコン膜のスペーサエッチングからポリシリコン膜のエッチングに切り替えた。そして、切り替え後のポリシリコン膜のエッチングレート及びパーティクルの発生量を測定した。
まず、酸化シリコン膜のスペーサのエッチングを、処理ガスの流量をＡｒ／ＣＨＦ３／Ｏ２＝４５０／５０／２ｓｃｃｍに設定し、表２に示す条件で行った。このとき、エッチングレートが変動しないように、クリーニングレシピに従って、ウェハを一枚エッチングする毎にクリーニング処理を行った。クリーニング処理は、Ｏ２ドライクリーニングであり、ウェハを載置台に置かない（ウェハレスの）状態で行われた。クリーニング処理は、エッチング処理と同等の圧力、例えば、２０ｍＴｏｒｒにて行われる。
次に、表４に示す条件で切替え処理を行い、処理容器の表面に付着している堆積物を除去した。切替え処理は、ウェハ毎に行われるクリーニング処理よりも時間が長い。このため、クリーニング処理で除去しきれなかった堆積物を除去できる。また、切り替え処理は、クリーニング処理よりも、処理圧力の高い工程を含むことができる。これにより、誘電体窓および処理容器上部側壁を効果的にクリーニングすることができる。なお、クリーニング処理は、通常１〜２分間である。切替え処理の時間は、クリーニング処理の２倍以上、好ましくは、５〜１０倍程度であればよい。
次に、処理容器内の環境を整えるため、アイドル時間を例えば１０分間とり、その後、シーズニング処理（Ｏ２ドライクリーニング、２分間）を行った。そして、ポリシリコン膜のエッチングを表１に示す条件で行った。このとき、エッチングレートが変動しないように、クリーニングレシピに従って、ウェハを一枚エッチングする毎にクリーニングを行った。クリーニングは、ウェハを載置台に置かない（ウェハレスの）、ＳＦ６／Ｏ２ドライクリーニングである。
ウェハは２５枚で１ロットのものを使用した。１番目のロットのスロット１及び２５にポリシリコン膜が形成されたウェハを配置し、スロット２−２３にベアシリコンからなるダミーウェハを配置した。そして、スロット１及び２５のウェハのエッチングレートを測定した。
１番目のロットのエッチングと２番目のロットのエッチングとの間に、プラズマをたてずにパーティクルを除去するＮＰＰＣ（non plasma particle cleaning）、及びシーズニング処理（Ｏ２ドライクリーニング、２分間）を行った。２番目のロットのスロット１にもポリシリコン膜が形成されたウェハを配置し、２番目のロットのスロット１のエッチングレート及びパーティクルを測定した。
図６は、１番目のロットのスロット１，２５に配置されたウェハ、及び２番目のロットのスロット１に配置されたウェハのエッチングレートを測定した結果を示す。１番目のロットのスロット１のエッチングレートの平均値は２２０２Å／ｍｉｎであり、１番目のロットのスロット２５のエッチングレートの平均値は２１９８Å／ｍｉｎであった。２番目のロットのスロット１のエッチングレートの平均値は２２１５Å／ｍｉｎであった。過去にポリシリコン膜のエッチングのみを行ったときのエッチングレートの実績値の２２１５Å／ｍｉｎとの差は、±０．５％未満であった。また、０．１３μｍ以上のパーティクルの数は１個であった。図６中破線は均一性を表す。適切な切替え処理により、ポリシリコン膜のみをエッチングしときと同等にエッチングレートを安定させることができ、パーティクルも少なくできることがわかった。
（ポリシリコン膜→酸化シリコン膜への切り替え）
以下のように、ポリシリコン膜のエッチングから酸化シリコン膜のスペーサエッチングに切り替えた。そして、切り替え後の酸化シリコン膜のエッチングレート及びパーティクルの発生量を測定した。
まず、ポリシリコン膜のエッチングを、表１に示す条件で行った。エッチングレートが変動しないように、クリーニングレシピに従って、ウェハを一枚エッチングする毎にクリーニング処理を行った。クリーニング処理は、ウェハを載置台に置かない（ウェハレスの）、ＳＦ６／Ｏ２ドライクリーニングである。クリーニング処理は、エッチング処理と同等の圧力、例えば、２０ｍＴｏｒｒにて行われる。
次に、表３に示す条件で切替え処理を行い、処理容器の表面に付着している堆積物を除去した。切替え処理は、ウェハ毎に行われるクリーニング処理よりも時間が長い。このため、クリーニング処理で除去しきれなかった堆積物を除去できる。また、切り替え処理は、クリーニング処理よりも、処理圧力の高い工程を含むことができる。これにより、誘電体窓および処理容器上部側壁を効果的にクリーニングすることができる。なお、クリーニング処理は、通常１〜２分間である。切替え処理のクリーニング時間は、ウェハ毎に行われるクリーニング時間の２倍以上、好ましくは、５〜１０倍程度であればよい。
次に、切替え処理のクリーニングに用いたＳＦ６を排出し、処理容器内の環境を整えるためのシーズニング処理（Ｏ２ドライクリーニング、３００ｍＴ，５ｍｉｎ＋２０ｍＴ，５ｍｉｎ）を行った。そして、酸化シリコン膜のエッチングを表２に示す条件で行った。このとき、エッチングレートが変動しないように、クリーニングレシピに従って、ウェハを一枚エッチングする毎にクリーニングを行った。クリーニングは、ウェハを載置台に置かない（ウェハレスの）、Ｏ２ドライクリーニングである。
ウェハは２５枚で１ロットのものを使用した。１番目のロットのスロット１−５，１０，１５，２５に酸化シリコン膜が形成されたウェハを配置し、残りのスロットに酸化シリコン膜が形成されたダミーウェハを配置した。そして、スロット１−５，１０，１５，２５のウェハのエッチングレートを測定した。
１番目のロットのエッチングと２番目のロットのエッチングとの間に、プラズマをたてずにパーティクルを除去するＮＰＰＣ（non plasma particle cleaning）、及びシーズニング処理（Ｏ２ドライクリーニング、３００ｍＴ，５ｍｉｎ＋２０ｍＴ，５ｍｉｎ）を行った。２番目のロットのスロット１，１５，２５にも酸化シリコン膜が形成されたウェハを配置し、残りのスロットに酸化シリコン膜が形成されたダミーウェハを配置した。２番目のロットのスロット１のエッチングレート及びパーティクルを測定した。三番目のロットも２番目のロットと同様にエッチングした。
図７は、測定結果を示す。１番目のロットのスロット１のウェハのエッチングレートの平均値は５２４Å／ｍｉｎであり、スロット５のウェハのエッチングレートの平均値は５３２Å／ｍｉｎであった。２番目のロット及び３番目のロットの酸化シリコン膜のエッチングレートの平均値は５３１Å／ｍｉｎであり、変動率は±１．３％であった。エッチングレートの最小値は５２５Å／ｍｉｎであり、最大値は５３９Å／ｍｉｎであった。１番目のロットが終了した時点での０．１３μｍ以上のパーティクルの数は１４個であり、２番目のロットが終了した時点でのパーティクルの数は４個であった。切替え処理により、１番目のロットのときでも、２番目、３番目のロットと同等にエッチングレートを安定化させることができた。よりエッチングレートを安定化させたい場合には、１番目のロットの４枚目までをダミーウェハに対する処理とし、５枚目以降から実製品のウェハに対する処理とすればよい。なお、通常のエッチング処理状態においての許容されるパーティクルの数は、４０個未満である。
（ウェハ上の多層膜をエッチングするときの切替え）
実施例３においては、酸化シリコン膜及びポリシリコン膜を含む多層膜が積層されたウェハを用い、ウェハ上の酸化シリコン膜をエッチングする工程（第二のエッチング工程）からウェハ上のポリシリコン膜をエッチングする工程（第一のエッチング工程）に移行する間に、切替え処理（第二の切替え処理）を行う。この切替え処理は、ウェハを載置台に置いた状態で、処理容器内に酸素を含むクリーニングガスを導入し、クリーニングガスをプラズマ化させてウェハ上及び処理容器内に堆積したＣ，ＣＦ等の反応生成物を除去する。Ｃ，ＣＦ等の反応生成物は、ウェハ上の酸化シリコン膜をエッチングする工程（第二のエッチング工程）に起因して生じたものである。
また、実施例３においては、ウェハ上のポリシリコン膜をエッチングする工程（第一のエッチング工程）からウェハ上の窒化シリコン膜をエッチングする工程（第二のエッチング工程）に移行する間に、切替え処理（第一の切替え処理）を行う。この切替え処理は、ウェハを載置台に置いた状態で、処理容器内にフッ素を含むクリーニングガスを導入し、クリーニングガスをプラズマ化させてウェハ上及び処理容器内に堆積したＳｉＢｒＯ，ＳｉＣｌＯ等の反応生成物を除去する。ＳｉＢｒＯ，ＳｉＣｌＯ等の反応生成物は、第一のエッチング工程に起因して生じたものである。
図８は、第一及び第二のエッチング工程、並びに第一及び第二の切替え工程が行われるダブルパターニングの形成方法の工程図を示す。第一及び第二のエッチング工程、並びに第一及び第二の切替え工程は、ＲＬＳＡエッチング装置内で行われる。
図８（Ａ）に示すように、シリコン等からなるウェハＷ上には、窒化シリコン膜１１１、ポリシリコン膜１１２、及び反射防止層１１３（ＢＡＲＣ）が順番に積層される。窒化シリコン膜１１１及びポリシリコン膜１１２は、例えば化学的気相成長（ＣＶＤ）により形成される。反射防止層１１３の表面には、ＡｒＦからなるフォトレジストが塗布される。フォトレジストには、露光によりマスクパターンが転写され潜像が形成される。露光されたフォトレジストは現像処理される。現像後に反射防止層１１３の表面には、レジストパターン１１４ａが形成される。レジストパターン１１４ａは、例えばライン／スペースパターンに形成される。レジストパターン１１４ａにおいて、ライン幅：ライン間の間隔＝１：３に形成される。反射防止膜１１３はレジストパターン１１４ａをマスクとしてエッチングされる。
次に、図８（Ｂ）に示すように、レジストパターン１１４ａをマスクとしてポリシリコン膜１１２をエッチングし、ポリシリコン膜１１２をレジストパターン１１４ａと同一のパターン、例えばライン／スペースパターン１１２ａに形成する。ライン／スペースパターン１１２ａにおいて、ライン幅：ライン間の間隔＝１：３に形成される。
次に、図８（Ｃ）に示すように、ライン／スペースパターン１１２ａ上に、膜厚がコンフォーマルな（膜厚が一定な）酸化シリコン膜１１５を形成する。酸化シリコン膜１１５は、例えばＴＥＯＳガスを原料ガスとして用いた化学的気相成長（ＣＶＤ）により形成される。
酸化シリコン膜１１５は、ライン／スペースパターン１１２ａの上面に、すなわちライン１１２ａの上面、ライン１１２ａの左右の側壁、及びライン１１２ａ間の窒化シリコン膜１１１の上面に形成される。ライン１１２ａの側壁に形成される酸化シリコン膜１１５の厚さは、ライン１１２ａの幅に一致する。隣り合うライン１１２ａ間の間隔は、ライン１１２ａの幅の３倍であるから、隣り合うライン１１２ａの側壁に形成された酸化シリコン膜１１５の間には、ライン１１２ａの幅に等しい幅のスペース１２０が空く。酸化シリコン膜１１５の代わりに、窒化シリコン膜等の絶縁膜を用いることもできる。
次に、図８（Ｄ）に示すように、ライン１１２ａの側壁に酸化シリコン膜１１５からなるスペーサ１１５ａを形成するために、ライン１１２ａの上面及びライン１１２ａ間の窒化シリコン膜１１１の上面に形成される酸化シリコン膜１１５をエッチングする。
ＲＬＳＡエッチング装置の処理容器には、例えば、プラズマ励起用ガスとしてのＡｒ、エッチングガスとしてのＣＨＦ３ガス、スペーサ１１５ａを強化するためのＯ２ガスが導入される。これらのガスをプラズマ化させて、酸化シリコン膜１１５をエッチングする。エッチング終了時、処理容器１１９の表面には、ＣＦ系ガス由来の堆積物１１６が堆積する。
なお、図８において、処理容器１１９を図８（Ｄ）〜（Ｆ）のみに示しており、図８（Ａ）〜（Ｃ）では省略している。
次に、表５に示す条件で切替え処理を行う。この切替え処理によって、処理容器１１９の表面に付着している堆積物１１６が除去される。処理容器には、クリーニングガスとしてのＯ２ガス、及びプラズマ励起用ガスとしてのＡｒが導入される。Ｏ２ガスにＣＯ及び／又はＣＯ２を混合することもできる。Ａｒガスはプラズマの着火のために処理容器に導入される。着火後はクリーニングガスとしてのＯ２ガスのみが処理容器に導入されるか、又はＯ２ガスにＡｒガスが混合されたガスが処理容器に導入される。Ｏ２ガスをプラズマ化させると、プラズマ化したＯ２が処理容器１１９の表面に堆積したＣ，ＣＦ等の堆積物１１６をＣＯ等に酸化して除去する。
切替え処理は処理容器１１９の表面に堆積した堆積物１１６を除去するのを主眼とするが、表５に示すように条件を整えることによって、ウェハＷの表面、すなわち窒化シリコン膜１１１及びライン１１２ａの表面に付着した堆積物１１６を除去することも可能である。図８（Ｅ）は、切替え処理によって堆積物１１６を除去した状態を示す。
Figure 0006059657
表５に示すように、切替え処理は、処理容器の載置台にバイアスを印加しないノンバイアスの状態で、かつ処理容器内の圧力が１００ｍＴ以上３００ｍＴ以下の高圧で行われる。実質的に基板にＲＦバイアスを印加しないことで、基板には処理がなされないようにすることができる。実質的に基板に影響を与えない範囲のＲＦバイアスが印加されてもよい。
次に、図８（Ｆ）に示すように、ポリシリコンからなるライン１１２ａのみをエッチングして除去する。ライン１１２ａ上の堆積物１１６は除去されているので、ライン１１２ａのエッチングが可能になる。処理容器には、例えば、プラズマ励起用ガスとしてのＡｒ、エッチングガスとしてのＨＢｒ及び／又はＣｌ２、スペーサ１１５ａの形状を制御するためのＯ２及び／又はＣＯガスが導入される。これらのガスをプラズマ化させて、ポリシリコンからなるライン１１２ａのエッチングを行う。ライン１１２ａのエッチングを行うと、レジストパターン１１４ａの倍の数のスペーサ１１５ａが形成される。
ハロゲン元素を含むエッチングガスを用いて、ポリシリコンからなるライン１１２ａをエッチングすると、処理容器１１９の表面には、エッチングガスとポリシリコン膜との反応生成物であるＳｉＢｒＯ，ＳｉＣｌＯ等の堆積物１１７が堆積する。
次に、堆積物１１７を除去するための切替え処理を行う。処理容器には、例えば、プラズマ励起用ガスとしてのＡｒ、クリーニングガスとしてのＳＦ６及びＯ２が導入される。クリーニングガスはプラズマ化され、処理容器１１９の表面に堆積した堆積物１１７が除去される。
切替え処理は処理容器１１９の表面に堆積した堆積物１１７を除去するのを主眼とするが、条件を整えることによって、ウェハＷの表面、すなわちスペーサ１１５ａの表面及び窒化シリコン膜１１１の表面に付着した堆積物１１７も除去することも可能である。
次に、図８（Ｇ）に示すように、酸化シリコン膜１１５のスペーサ１１５ａをマスクとして窒化シリコン膜１１１をエッチングすると、窒化シリコン膜１１１のマスクパターン１１１ａが形成される。窒化シリコン膜１１１上の堆積物１１７は除去されているので、窒化シリコン膜１１１のエッチングが可能になる。窒化シリコン膜１１１のエッチングにあたり、処理容器には、プラズマ励起用ガスとしてのＡｒ、エッチングガスとしてのＣＨＦ３ガスが導入される。これらのガスをプラズマ化させて、窒化シリコン膜１１１をエッチングする。以上の工程を経て、ウェハＷ上にダブルパターニングが形成される。
以下に、Ｏ２ガスを含むクリーニングガスをプラズマ化させる切替え処理の条件を表５のように特定した理由を説明する。
図９は、異なる圧力の下でのＫｒＦフォトレジストのエッチングレートの実験結果を示す。この実験では、切替え処理（以下、Ｏ２フラッシュという）は、各圧力の下、１０秒間、３０００Ｗのマイクロ波パワーをＫｒＦフォトレジストに供給することによって行われた。ＫｒＦフォトレジストはカーボンを含む堆積物とみなすことができるので、Ｏ２フラッシュの条件とエッチングレートとの関係を知ることができる。図９（Ａ）〜（Ｄ）において、横軸の単位はｍｍであり、縦軸の単位はÅである。横軸の０は基板Ｗの中心を表す。基板Ｗ上のＸ軸、Ｙ軸、Ｖ軸、Ｗ軸のエッチングレートが示されている。図９（Ａ）によれば、圧力が２０ｍＴのとき、エッチングレートは１０秒間で１１４．０ｎｍであり、高い値を保つ。エッチングレートが高ければ、下地にリセス（凹み）が発生するおそれがあるので、エッチングレートを低くする必要がある。
図９（Ｂ）によれば、圧力が６０ｍＴのとき、エッチングレートは１０秒間で８７．７ｎｍであり、まだ高い値を保つ。圧力が６０ｍＴのときのＫｒＦフォトレジストのエッチングレートはまだ高い値なので、エッチングレートをさらに低くするために、Ｏ２フラッシュを６０ｍＴよりも高い圧力で行う必要がある。
図９（Ｃ）によれば、圧力が１００ｍＴのとき、エッチングレートは１０秒間で３９．７ｎｍであり、低い値になる。エッチングレートを３９．７ｎｍ／１０ｓｅｃより低くするため、Ｏ２フラッシュは１００ｍＴ以上で行われるのが望ましい。図９（Ｄ）によれば、２００ｍＴのとき、エッチングレートは１０秒間で２０．５ｎｍであり、より低い値になる。１００ｍＴのときよりもエッチングレートを低くすることができるので、Ｏ２フラッシュは２００ｍＴで行われてもよい。
図１０は、マイクロ波パワーを変化させたときのＫｒＦフォトレジストのエッチングレートの実験結果を示す。Ｏ２フラッシュは、１００ｍＴの圧力の下、５秒間、１５００Ｗ、２０００Ｗ、３０００Ｗの各マイクロ波パワーをＫｒＦフォトレジストに供給することによって行われる。
図１０（Ａ）によれば、１５００Ｗのとき、エッチングレートは２秒間で９．３ｎｍであり、低い値になる。図１０（Ｂ）によれば、２０００Ｗのとき、エッチングレートは２秒間で１２．６ｎｍであり、少し高くなるもののまだ低い値を保つ。図１０（Ｃ）によれば、３０００Ｗのとき、エッチングレートは２秒間で２４．２ｎｍであり、２０００Ｗのときの倍の高い値になる。エッチングレートを低くするために、マイクロ波パワーは２０００Ｗに設定されるが望ましい。マイクロ波パワーが１５００Ｗのときはよりエッチングレートを低くすることができるので、１５００Ｗに設定されてもよい。
なお、本発明は、上記教示を考慮して様々に修正・変化可能である。具体的な実施態様については、本発明の範囲から逸脱しない範囲で種々の変形・変更を加えることが可能である。
本実施の形態では、測定のためアイドル時間およびシーズニング処理を行ったが、実際の処理において、必須ではない。また、実際の処理において、切替え処理で用いたクリーニングガスの影響を低減させるため、アイドルおよびシーズニング処理を設けてもよい。
また、本実施の形態では、ウェハレスのドライクリーニングを行ったが、これに限らず、ダミーウェハを用いたドライクリーニングを行ってもよい。この場合、ダミーウェハを搬送するための時間がかかるが、載置台１２へのダメージを抑制することができる。
また、本実施の形態では、ウェハを一枚エッチングする毎にクリーニング処理を行うこととしたが、これに限らず、例えば、ウェハ５枚をエッチングする度に１度クリーニング処理を行うこととしてもよい。また、クリーニング処理を行わなくてもよい。
また、本実施の形態では、ポリシリコン膜エッチング処理と酸化膜エッチング処理をそれぞれ行うこととしたが、これに限らず、ポリシリコン膜エッチング処理後に、酸化膜エッチング処理を行う工程、または、酸化膜エッチング処理後に、ポリシリコン膜エッチング処理を行う工程にも適用することができる。
また、本実施の形態では、ウェットメンテナンスや、複数毎のダミーウェハを長時間ランニングすることがないため、ウェットメンテナンスにかかる時間やランニングに必要なダミー基板を削減することができる。
例えば絶縁膜として酸化シリコン膜の替わりに窒化シリコン膜をエッチングしてもよい。
本明細書は、２０１１年７月１３日出願の特願２０１１−１５５１７１に基づく。この内容はすべてここに含めておく。
２…ポリシリコン膜（シリコンを含む膜）
２ａ…ゲート電極
５…酸化シリコン膜（絶縁膜）
５ａ…スペーサ
１０…処理容器
５４…スロットアンテナ板
７，８…ロードロックモジュール
６…真空搬送モジュール
ＰＭ１〜ＰＭ４…プロセスモジュール
Ｗ…ウェハ（基板）
Ｓ１…第一のエッチング工程
Ｓ２…第一の切替え処理工程
Ｓ３…第二のエッチング工程
Ｓ４…第二の切替え処理工程

Claims (3)

  1. 基板を収容する搬入モジュールと、
    エッチング装置を含み、基板に処理を施す複数のプロセスモジュールと、
    処理がなされた基板を収容する搬出モジュールと、
    前記搬入モジュール、前記複数のプロセスモジュール及び前記搬出モジュール間で基板を搬送する搬送モジュールと、
    前記搬入モジュール、前記複数のプロセスモジュール、前記搬出モジュール及び前記搬送モジュールを統括して制御する統括制御装置と、を備え、
    前記搬送モジュールが前記搬入モジュールに収容された基板を前記プロセスモジュールに搬送し、前記プロセスモジュールで処理がなされた基板を前記搬出モジュールに搬送する半導体製造システムにおいて、
    前記エッチング装置は、
    処理容器に第一の処理ガスを導入し、前記第一の処理ガスをプラズマ化させて基板上の膜をエッチングする第一のエッチング、及び前記処理容器に前記第一の処理ガスとガス種の異なる第二の処理ガスを導入し、前記第二の処理ガスをプラズマ化させて前記膜と膜種の異なる基板上の膜をエッチングする第二のエッチングを、同一の前記処理容器内において切り替えて行い、
    前記第一のエッチングから前記第二のエッチングに移行する間に、前記処理容器にクリーニングガスを導入し、クリーニングガスをプラズマ化させて前記第一のエッチングにおいて前記処理容器内に堆積した反応生成物を除去し、
    前記第二のエッチングから前記第一のエッチングに移行する間に、前記処理容器にクリーニングガスを導入し、クリーニングガスをプラズマ化させて前記第二のエッチングにおいて前記処理容器内に堆積した反応生成物を除去する制御部を備え、
    前記統括制御装置は、オペレータが切替えスイッチを操作したとき、又は前記複数のプロセスモジュールのいずれかで発生した障害を検知したとき、前記エッチング装置に切替え信号を送信し、
    前記エッチング装置は、前記統括制御装置からの切替え信号を受信したとき、前記第一のエッチングと前記第二のエッチングとを切り替える制御部を備える半導体製造システム。
  2. 搬送モジュールが搬入モジュールに収容された基板をエッチング方法を行う複数のプロセスモジュールに搬送し、前記複数のプロセスモジュールで処理がなされた基板を搬出モジュールに搬送する半導体製造方法において、
    前記エッチング方法は、
    処理容器に第一の処理ガスを導入し、前記第一の処理ガスをプラズマ化させて基板上の膜をエッチングする第一のエッチング工程と、
    前記処理容器に前記第一の処理ガスとガス種の異なる第二の処理ガスを導入し、前記第二の処理ガスをプラズマ化させて前記膜と膜種の異なる基板上の膜をエッチングする第二のエッチング工程と、を備え、
    同一の前記処理容器内において前記第一のエッチング工程と前記第二のエッチング工程とを切り替えて行い、
    前記第一のエッチング工程から前記第二のエッチング工程に移行する間に、前記処理容器にクリーニングガスを導入し、クリーニングガスをプラズマ化させて前記第一のエッチング工程において前記処理容器内に堆積した反応生成物を除去する第一の切替え処理工程を行い、及び／又は、前記第二のエッチング工程から前記第一のエッチング工程に移行する間に、前記処理容器にクリーニングガスを導入し、クリーニングガスをプラズマ化させて前記第二のエッチング工程において前記処理容器内に堆積した反応生成物を除去する第二の切替え処理工程を行い、
    前記半導体製造方法は、
    オペレータが切替えスイッチを操作したとき、又は前記複数のプロセスモジュールのいずれかで発生した障害を検知したとき、切替え信号を送信し、
    前記エッチング方法は、前記切替え信号を受信したとき、前記第一のエッチングと前記第二のエッチングとを切り替える半導体製造方法。
  3. 前記第一のエッチング工程において、前記処理容器にハロゲン元素を含む前記第一の処理ガスを導入し、前記第一の処理ガスをプラズマ化させて基板に形成されたシリコンを含む膜をエッチングし、
    前記第二のエッチング工程において、前記処理容器に炭素及びフッ素を含む前記第二の処理ガスを導入し、前記第二の処理ガスをプラズマ化させて基板に形成された絶縁膜をエッチングし、
    前記第二のエッチング工程から前記第一のエッチングに移行する間の前記第二の切替え処理工程において、前記処理容器に酸素を含むクリーニングガスを導入し、クリーニングガスをプラズマ化させて前記第二のエッチング工程において基板上及び前記処理容器内に堆積した反応生成物を除去することを特徴とする請求項２に記載の半導体製造方法。
JP2013523977A 2011-07-13 2012-07-12 半導体製造システム及び方法 Active JP6059657B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011155171 2011-07-13
JP2011155171 2011-07-13
PCT/JP2012/067792 WO2013008878A1 (ja) 2011-07-13 2012-07-12 エッチング方法及び装置

Publications (2)

Publication Number Publication Date
JPWO2013008878A1 JPWO2013008878A1 (ja) 2015-02-23
JP6059657B2 true JP6059657B2 (ja) 2017-01-11

Family

ID=47506157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013523977A Active JP6059657B2 (ja) 2011-07-13 2012-07-12 半導体製造システム及び方法

Country Status (5)

Country Link
US (1) US9218983B2 (ja)
JP (1) JP6059657B2 (ja)
KR (1) KR101903215B1 (ja)
TW (1) TWI518217B (ja)
WO (1) WO2013008878A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015018876A (ja) * 2013-07-09 2015-01-29 株式会社アルバック 反応装置のコンディショニング方法
US9966312B2 (en) * 2015-08-25 2018-05-08 Tokyo Electron Limited Method for etching a silicon-containing substrate
JP2017045849A (ja) * 2015-08-26 2017-03-02 東京エレクトロン株式会社 シーズニング方法およびエッチング方法
US10381238B2 (en) * 2017-03-03 2019-08-13 Tokyo Electron Limited Process for performing self-limited etching of organic materials
JP7071850B2 (ja) * 2017-05-11 2022-05-19 東京エレクトロン株式会社 エッチング方法
KR102582762B1 (ko) * 2017-05-11 2023-09-25 주성엔지니어링(주) 기판 처리 방법 및 그를 이용한 유기 발광 소자 제조 방법
JP2020017569A (ja) * 2018-07-23 2020-01-30 東京エレクトロン株式会社 エッチング方法及びエッチング装置
JP7072477B2 (ja) 2018-09-20 2022-05-20 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置
JP7403314B2 (ja) * 2019-12-26 2023-12-22 東京エレクトロン株式会社 エッチング方法及びエッチング装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291213A (ja) 1992-04-09 1993-11-05 Fujitsu Ltd 半導体製造装置の清浄方法
EP0647163B1 (en) * 1992-06-22 1998-09-09 Lam Research Corporation A plasma cleaning method for removing residues in a plasma treatment chamber
JP3175117B2 (ja) 1993-05-24 2001-06-11 東京エレクトロン株式会社 ドライクリーニング方法
JPH10280151A (ja) 1997-04-08 1998-10-20 Fujitsu Ltd Ｃｖｄ装置のクリーニング方法
JP2000003905A (ja) * 1998-06-16 2000-01-07 Hitachi Ltd エッチング装置および半導体装置の製造方法
JP2003077900A (ja) * 2001-09-06 2003-03-14 Hitachi Ltd 半導体装置の製造方法
JP2004221313A (ja) * 2003-01-15 2004-08-05 Kawasaki Microelectronics Kk 半導体製造工程の管理方法および半導体製造ラインの管理システム
US8267632B2 (en) * 2003-11-10 2012-09-18 Brooks Automation, Inc. Semiconductor manufacturing process modules
JP4749683B2 (ja) * 2004-06-08 2011-08-17 東京エレクトロン株式会社 エッチング方法
US20050269294A1 (en) * 2004-06-08 2005-12-08 Tokyo Electron Limited Etching method
JP5160302B2 (ja) * 2008-05-19 2013-03-13 株式会社東芝 半導体装置の製造方法
JP5396745B2 (ja) * 2008-05-23 2014-01-22 東京エレクトロン株式会社 プラズマ処理装置
JP2010118549A (ja) 2008-11-13 2010-05-27 Tokyo Electron Ltd プラズマエッチング方法及びプラズマエッチング装置
JP2010056574A (ja) * 2009-12-07 2010-03-11 Nec Electronics Corp 半導体装置の製造方法
JP2010093293A (ja) * 2010-01-14 2010-04-22 Canon Anelva Corp 絶縁膜エッチング装置

Also Published As

Publication number Publication date
WO2013008878A1 (ja) 2013-01-17
US20140308815A1 (en) 2014-10-16
TW201323674A (zh) 2013-06-16
KR101903215B1 (ko) 2018-10-01
US9218983B2 (en) 2015-12-22
TWI518217B (zh) 2016-01-21
KR20140051900A (ko) 2014-05-02
JPWO2013008878A1 (ja) 2015-02-23

Similar Documents

Publication Publication Date Title
JP6059657B2 (ja) 半導体製造システム及び方法
CN107431011B (zh) 用于原子层蚀刻的方法
JP6646978B2 (ja) 高アスペクト比構造におけるコンタクト洗浄
JP6284786B2 (ja) プラズマ処理装置のクリーニング方法
KR101569938B1 (ko) 임계 치수 바이어스가 감소된 실리콘 함유 반사 방지 코팅층의 에칭 방법
JPH0547712A (ja) プラズマ処理方法およびプラズマ処理装置
JP2011040757A (ja) 六フッ化硫黄（ｓｆ６）および炭化水素ガスを用いた反射防止層のパターニング方法
JP5473962B2 (ja) パターン形成方法及び半導体装置の製造方法
JP6033785B2 (ja) エッチング方法及び装置
TWI766907B (zh) 電漿處理裝置及電漿處理方法
US20050269294A1 (en) Etching method
JP2012015149A (ja) エッチング方法及び装置
US20200168468A1 (en) Etching method and substrate processing apparatus
KR20180018824A (ko) 조정 가능한 원격 해리
KR20190121257A (ko) 에칭하는 방법 및 플라즈마 처리장치
US7569478B2 (en) Method and apparatus for manufacturing semiconductor device, control program and computer storage medium
JP4749683B2 (ja) エッチング方法
TW201842532A (zh) 有機材料的自我限制蝕刻之實行程序
US11658038B2 (en) Method for dry etching silicon carbide films for resist underlayer applications
US11328934B2 (en) Etching method and substrate processing apparatus
WO2024111454A1 (ja) ドライ現像方法及びドライ現像装置
WO2024058135A1 (ja) 基板処理方法及び基板処理システム
JP2023002466A (ja) プラズマ処理方法、プラズマ処理装置及びプラズマ処理システム
JP2008243939A (ja) プラズマエッチング方法
KR20220029478A (ko) 기판 처리 방법 및 플라즈마 처리 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160830

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161209

R150 Certificate of patent or registration of utility model

Ref document number: 6059657

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250