JP5990843B2 - 半導体装置の製造方法、及び、半導体装置 - Google Patents

半導体装置の製造方法、及び、半導体装置 Download PDF

Info

Publication number
JP5990843B2
JP5990843B2 JP2015513918A JP2015513918A JP5990843B2 JP 5990843 B2 JP5990843 B2 JP 5990843B2 JP 2015513918 A JP2015513918 A JP 2015513918A JP 2015513918 A JP2015513918 A JP 2015513918A JP 5990843 B2 JP5990843 B2 JP 5990843B2
Authority
JP
Japan
Prior art keywords
insulating film
semiconductor layer
conductivity type
concerns
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015513918A
Other languages
English (en)
Other versions
JPWO2016009473A1 (ja
Inventor
舛岡　富士雄
富士雄 舛岡
広記 中村
広記 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unisantis Electronics Singapore Pte Ltd
Original Assignee
Unisantis Electronics Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unisantis Electronics Singapore Pte Ltd filed Critical Unisantis Electronics Singapore Pte Ltd
Application granted granted Critical
Publication of JP5990843B2 publication Critical patent/JP5990843B2/ja
Publication of JPWO2016009473A1 publication Critical patent/JPWO2016009473A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823885—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)

Description

本発明は半導体装置の製造方法、及び、半導体装置に関する。
半導体集積回路、特にＭＯＳトランジスタを用いた集積回路は、高集積化の一途を辿っている。この高集積化に伴って、その中で用いられているＭＯＳトランジスタはナノ領域まで微細化が進んでいる。このようなＭＯＳトランジスタの微細化が進むと、リーク電流の抑制が困難であり、必要な電流量確保の要請から回路の占有面積をなかなか小さくできない、といった問題があった。このような問題を解決するために、基板に対してソース、ゲート、ドレインが垂直方向に配置され、ゲート電極が柱状半導体層を取り囲む構造のSurrounding Gate Transistor（以下、「ＳＧＴ」という。）が提案されている（例えば、特許文献１、特許文献２、特許文献３を参照）。
従来のＳＧＴを用いたインバータでは、一本のシリコン柱に一個のトランジスタが形成され、１本のシリコン柱からなるｎＭＯＳトランジスタと１本のシリコン柱からなるｐＭＯＳトランジスタが平面上に形成されている（例えば特許文献４を参照）。少なくとも２本のシリコン柱が平面上に形成されているため、少なくとも２本のシリコン柱分の面積が必要となる。
従来の不揮発性メモリにおいて、一本のシリコン柱に複数のゲートが形成されている（例えば特許文献５を参照）。シリコン柱の側壁にゲート絶縁膜が形成され、シリコン柱の上部端と下部端でソース線、ビット線が接続されている。
特開平２−７１５５６号公報 特開平２−１８８９６６号公報 特開平３−１４５７６１号公報 特開２００８−３００５５８号公報 特開２０１４−５７０６８号公報
そこで、一本の半導体柱で形成されたインバータ回路を提供することを目的とする。
本発明の半導体装置は、半導体基板上に形成された第３の第１導電型半導体層と、前記半導体基板上に形成された第１の柱状半導体層であって、第１導電型半導体層、第１のボディ領域、第２の第１導電型半導体層、第１の第２導電型半導体層、第２のボディ領域、第２の第２導電型半導体層、第３の第２導電型半導体層が基板側からこの順に形成された第1の柱状半導体層と、前記第１のボディ領域の周囲に形成された第１のゲート絶縁膜と、前記第１のゲート絶縁膜の周囲に形成された第１のゲートと、前記第２のボディ領域の周囲に形成された第２のゲート絶縁膜と、前記第２のゲート絶縁膜の周囲に形成された第２のゲートと、前記第２の第１導電型半導体層と前記第１の第２導電型半導体層とに接続する出力端子と、前記第１のゲートと前記第２のゲートとを接続する第１のコンタクトと、
を有することを特徴とする。
また、前記第１のゲート絶縁膜は前記第１のゲートの上面と下面にさらに形成され、前記第２のゲート絶縁膜は前記第２のゲートの上面と下面にさらに形成されていることを特徴とする。
また、前記第２の第１導電型半導体層と前記第１の第２導電型半導体層との間に形成された第１の接続領域を有することを特徴とする。
また、前記第１の第１導電型半導体層を取り囲む第１の絶縁膜と、前記第２の第１導電型半導体層を取り囲む第２の絶縁膜とを有し、前記第１の絶縁膜は、前記第１の第１導電型半導体層の不純物と同じ不純物を有し、前記第２の絶縁膜は、前記第２の第１導電型半導体層の不純物と同じ不純物を有し、前記第１の第２導電型半導体層を取り囲む第３の絶縁膜と、前記第２の第２導電型半導体層を取り囲む第４の絶縁膜とを有し、前記第３の絶縁膜は、前記第１の第２導電型半導体層の不純物と同じ不純物を有し、前記第４の絶縁膜は、前記第２の第２導電型半導体層の不純物と同じ不純物を有することを特徴とする。
また、本発明の半導体装置の製造方法は、基板上に、第１の導電型の不純物を含む酸化膜である第２の絶縁膜を堆積し、窒化膜である第６の絶縁膜を堆積し、第１の導電型とは異なる導電型である第２の導電型の不純物を含む酸化膜である第３の絶縁膜を堆積し、前記第２の絶縁膜と前記第６の絶縁膜と前記第３の絶縁膜をエッチングしコンタクト孔を形成し、前記コンタクト孔にエピタキシャル成長により第１の柱状シリコン層を形成し、前記第６の絶縁膜を除去し、金属を堆積することにより出力端子を形成することを特徴とする。
また、前記コンタクト孔にエピタキシャル成長により第１の柱状シリコン層を形成した後に、熱処理を行うことにより、第１の柱状シリコン層に第２の第１導電型半導体層と第１の第２導電型半導体層を形成することを特徴とする。
本発明によれば、一本の半導体柱で形成されたインバータ回路を提供することができる。
半導体基板上に形成された第３の第１導電型半導体層と、前記半導体基板上に形成された第１の柱状半導体層であって、第１の第１導電型半導体層、第１のボディ領域、第２の第１導電型半導体層、第１の第２導電型半導体層、第２のボディ領域、第２の第２導電型半導体層、第３の第２導電型半導体層が基板側からこの順に形成された第1の柱状半導体装置と、前記第１のボディ領域の周囲に形成された第１のゲート絶縁膜と、前記第１のゲート絶縁膜の周囲に形成された第１のゲートと、前記第２のボディ領域の周囲に形成された第２のゲート絶縁膜と、前記第２のゲート絶縁膜の周囲に形成された第２のゲートと、前記第２の第１導電型半導体層と前記第１の第２導電型半導体層とに接続する出力端子と、前記第１のゲートと前記第２のゲートとを接続する第１のコンタクトとにより、一本の半導体柱で形成されたインバータが形成されるため、１本の半導体柱分の面積でインバータを実現することができる。
また、前記第１のゲート絶縁膜は前記第１のゲートの上面と下面にさらに形成され、前記第２のゲート絶縁膜は前記第２のゲートの上面と下面にさらに形成されていることにより、第１のゲートの上下方向の絶縁と、第２のゲートの上下方向の絶縁を確かなものとすることができる。
また、前記第２の第１導電型半導体層と前記第１の第２導電型半導体層との間に形成された第１の接続領域を有することにより、第２の第１導電型半導体層と第１の第２導電型半導体層とを分離することができ、接続領域に延在する第２の第１導電型半導体層と第１の第２導電型半導体層と出力端子を接続することができる。
また、前記第１の第１導電型半導体層を取り囲む第１の絶縁膜と、前記第２の第１導電型半導体層を取り囲む第２の絶縁膜とを有し、前記第１の絶縁膜は、前記第１の第１導電型半導体層の不純物と同じ不純物を有し、前記第２の絶縁膜は、前記第２の第１導電型半導体層の不純物と同じ不純物を有し、前記第１の第２導電型半導体層を取り囲む第３の絶縁膜と、前記第２の第２導電型半導体層を取り囲む第４の絶縁膜とを有し、前記第３の絶縁膜は、前記第１の第２導電型半導体層の不純物と同じ不純物を有し、前記第４の絶縁膜は、前記第２の第２導電型半導体層の不純物と同じ不純物を有することを特徴とすることにより、固相拡散により、一本の柱状半導体層に異なる導電型の半導体層を形成することができる。
（ａ）は本発明に係る半導体装置の平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。 （ａ）は本発明に係る半導体装置の製造方法に係る平面図である。（ｂ）は（ａ）のｘ−ｘ’線での断面図である。（ｃ）は（ａ）のｙ−ｙ’線での断面図である。
以下に、本発明の実施形態について説明する。本発明の実施形態に係る半導体装置の構造を図１に示す。本実施例では、半導体をシリコンとしたが、シリコン以外の半導体としてもよい。
シリコン基板１０１上に形成された第３の第１導電型シリコン層１０２と、前記シリコン基板１０１上に形成された第１の柱状シリコン層１１６とを有し、前記第１の柱状シリコン層１１６は、第１の第１導電型シリコン層１３１と第１のボディ領域２０２と第２の第１導電型シリコン層１３０と第１の第２導電型シリコン層１２９と第２のボディ領域２０１と第２の第２導電型シリコン層１２８と第３の第２導電型シリコン層１１７とが基板側からこの順に形成され、さらに、前記第１のボディ領域２０２の周囲に形成された第１のゲート絶縁膜１２５と、前記第１のゲート絶縁膜１２５の周囲に形成された第１のゲート１２６と、前記第２のボディ領域２０１の周囲に形成された第２のゲート絶縁膜１２０と、前記第２のゲート絶縁膜１２０の周囲に形成された第２のゲート１２１と、前記第２の第１導電型シリコン層１３０と前記第１の第２導電型シリコン層１２９とに接続する出力端子１２３と、前記第１のゲート１２６と前記第２のゲート１２１とを接続する第１のコンタクト１４２と、を有している。
第１のゲート１２６と第２のゲート１２１は、トランジスタのしきい値を調整するため、金属であることが好ましい。また、金属は、窒化チタン、窒化アルミチタンが好ましい。また、第１のゲート絶縁膜１２５と第２のゲート絶縁膜１２０は、酸化膜、酸窒化膜、高誘電体膜が好ましい。
前記第１のゲート絶縁膜１２５は前記第１のゲート１２６の上面と下面にさらに形成され、前記第２のゲート絶縁膜１２０は前記第２のゲート１２１の上面と下面にさらに形成されている。
前記第２の第１導電型シリコン層１３０と前記第１の第２導電型シリコン層１２９との間に形成された第１の接続領域２０３を有している。
また、前記第１の第１導電型シリコン層１３１を取り囲む第１の絶縁膜１０３と、前記第２の第１導電型シリコン層１３０を取り囲む第２の絶縁膜１０５とを有し、前記第１の絶縁膜１０３は、前記第１の第１導電型シリコン層１３１の不純物と同じ不純物を有し、前記第２の絶縁膜１０５は、前記第２の第１導電型シリコン層１３０の不純物と同じ不純物を有し、前記第１の第２導電型シリコン層１２９を取り囲む第３の絶縁膜１０９と、前記第２の第２導電型シリコン層１２８を取り囲む第４の絶縁膜１１１とを有し、前記第３の絶縁膜１０９は、前記第１の第２導電型シリコン層１２９の不純物と同じ不純物を有し、前記第４の絶縁膜１１１は、前記第２の第２導電型シリコン層１２８の不純物と同じ不純物を有する。
下部のトランジスタがｎＭＯＳの場合、第１の絶縁膜１０３と第２の絶縁膜１０５は、リンもしくは砒素を高濃度に含む酸化膜が好ましい。上部のトランジスタがｐＭＯＳの場合、第３の絶縁膜１０９と前記第４の絶縁膜１１１は、ボロンを高濃度に含む酸化膜が好ましい。下部のトランジスタがｐＭＯＳの場合、第１の絶縁膜１０３と第２の絶縁膜１０５は、ボロンを高濃度に含む酸化膜が好ましい。上部のトランジスタがｎＭＯＳの場合、第３の絶縁膜１０９と前記第４の絶縁膜１１１は、リンもしくは砒素を高濃度に含む酸化膜が好ましい。
本発明の実施形態に係るＳＧＴの構造を形成するための製造工程を、図２〜図７０を参照して説明する。本実施例では、基板にシリコンを使用したが、他の半導体を用いてもよい。また、本実施例では、柱状半導体層の下部にｎＭＯＳを、上部にｐＭＯＳを形成する工程としたが、下部にｐＭＯＳを、上部にｎＭＯＳを形成してもよい。
図２に示すように、シリコン基板１０１に不純物を導入し、第３の第１導電型シリコン層１０２を形成する。
図３に示すように、第１の絶縁膜１０３を形成する。第１の絶縁膜１０３は、酸化膜が好ましい。リンもしくは砒素を高濃度に含む酸化膜が好ましい。また、第１の絶縁膜１０３を形成後、不純物を注入し、リンもしくは砒素を高濃度に含む酸化膜としてもよい。
図４に示すように、第５の絶縁膜１０４を形成する。第５の絶縁膜１０４は窒化膜が好ましい。
図５に示すように、第２の絶縁膜１０５を形成する。第２の絶縁膜１０５は、酸化膜が好ましい。リンもしくは砒素を高濃度に含む酸化膜が好ましい。また、第２の絶縁膜１０５を形成後、不純物を注入し、リンもしくは砒素を高濃度に含む酸化膜としてもよい。
図６に示すように、第６の絶縁膜１０６を形成する。第６の絶縁膜１０６は窒化膜が好ましい。
図７に示すように、第１のレジスト１０７を形成する。
図８に示すように、第６の絶縁膜１０６をエッチングする。
図９に示すように、第１のレジスト１０７を除去する。
図１０に示すように、第７の絶縁膜１０８を形成し、平坦化する。第７の絶縁膜１０８は酸化膜が好ましい。
図１１に示すように、第７の絶縁膜１０８をエッチバックし、第６の絶縁膜１０６を露出する。
図１２に示すように、第３の絶縁膜１０９を形成する。第３の絶縁膜１０９は、酸化膜が好ましい。ボロンを高濃度に含む酸化膜が好ましい。また、第３の絶縁膜１０９を形成後、不純物を注入し、ボロンを高濃度に含む酸化膜としてもよい。
図１３に示すように、第８の絶縁膜１１０を形成する。第８の絶縁膜１１０は窒化膜が好ましい。
図１４に示すように、第４の絶縁膜１１１を形成する。第４の絶縁膜１１１は、酸化膜が好ましい。ボロンを高濃度に含む酸化膜が好ましい。また、第４の絶縁膜１１１を形成後、不純物を注入し、ボロンを高濃度に含む酸化膜としてもよい。
図１５に示すように、第２のレジスト１１２を形成する。
図１６に示すように、第４の絶縁膜１１１、第８の絶縁膜１１０、第３の絶縁膜１０９、第７の絶縁膜１０８、第６の絶縁膜１０６、第２の絶縁膜１０５、第５の絶縁膜１０４、第１の絶縁膜１０３をエッチングする。
図１７に示すように、第２のレジスト１１２を剥離する。
図１８に示すように、第９の絶縁膜１１３を堆積し、平坦化する。第９の絶縁膜１１３は酸化膜が好ましい。また、第９の絶縁膜１１３により、第８の絶縁膜１１０、第６の絶縁膜１０６、第５の絶縁膜１０４を、後に除去したとき、柱状半導体層が曲がることもしくは倒れることを回避することができる。
図１９に示すように、第３のレジスト１１４を形成する。
図２０に示すように、第９の絶縁膜１１３、第４の絶縁膜１１１、第８の絶縁膜１１０、第３の絶縁膜１０９、第６の絶縁膜１０６、第２の絶縁膜１０５、第５の絶縁膜１０４、第１の絶縁膜１０３をエッチングし、コンタクト孔１１５を形成する。
図２１に示すように、第３のレジスト１１４を除去する。
図２２に示すように、エピタキシャル成長を行い、第１の柱状シリコン層１１６を形成する。ポリシリコンを堆積してもよい。
図２３に示すように、ボロンの不純物導入を行い、第３の第２導電型シリコン層１１７を形成する。
図２４に示すように、ポリシリコン１１８を堆積する。ポリシリコンを用いたが、ハードマスクとなる材料であればよい。
図２５に示すように、第４のレジスト１１９を形成する。
図２６に示すように、ポリシリコン１１８、第９の絶縁膜１１３、第４の絶縁膜１１１をエッチングする。
図２７に示すように、第４のレジスト１１９を除去する。
図２８に示すように、第８の絶縁膜１１０をエッチングする。ウエットエッチングが好ましい。
図２９に示すように、第２のゲート絶縁膜１２０を形成する。第２のゲート絶縁膜１２０は、酸化膜、酸窒化膜、高誘電体膜が好ましい。
図３０に示すように、第２のゲート１２１となる金属１２１を形成する。金属１２１は、窒化チタン、窒化アルミチタンが好ましい。
図３１に示すように、金属１２１をエッチングし、第２のゲート１２１を形成する。
図３２に示すように、露出した第２のゲート絶縁膜１２０と第３の絶縁膜１０９をエッチングし、第６の絶縁膜１０６を露出する。
図３３に示すように、第１０の絶縁膜１２２を堆積する。第１０の絶縁膜１２２は酸化膜が好ましい。
図３４に示すように、第１０の絶縁膜１２２をエッチングし、サイドウォール状に残存させる。
図３５に示すように、第６の絶縁膜１０６をエッチングする。ウエットエッチングが好ましい。
図３６に示すように、出力端子１２３となる金属１２３を形成する。金属１２３は、窒化チタン、窒化アルミチタン、タングステンが好ましい。
図３７に示すように、金属１２３をエッチングし、出力端子１２３を形成する。
図３８に示すように、第２の絶縁膜１０５をエッチングし、第５の絶縁膜１０４を露出する。
図３９に示すように、第１１の絶縁膜１２４を堆積する。第１１の絶縁膜１２４は酸化膜が好ましい。
図４０に示すように、第１１の絶縁膜１２４をエッチングし、サイドウォール状に残存させる。
図４１に示すように、第５の絶縁膜１０４をエッチングする。ウエットエッチングが好ましい。
図４２に示すように、第１のゲート絶縁膜１２５を形成する。第１のゲート絶縁膜１２５は、酸化膜、酸窒化膜、高誘電体膜が好ましい。
図４３に示すように、第１のゲート１２６となる金属１２６を形成する。金属１２６は、窒化チタン、窒化アルミチタンが好ましい。
図４４に示すように、金属１２６をエッチングし、第１のゲート１２６を形成する。
図４５に示すように、露出した第１のゲート絶縁膜１２５をエッチングする。
図４６に示すように、第１の層間絶縁膜１２７を堆積し、平坦化し、ポリシリコン１１８を露出する。
図４７に示すように、ポリシリコン１１８をエッチングする。このとき、第３の第２導電型シリコン層１１７の一部がエッチングされる。
図４８に示すように、熱処理を行い、固相拡散により、第１の第１導電型シリコン層１３１と第２の第１導電型シリコン層１３０と第１の第２導電型シリコン層１２９と第２の第２導電型シリコン層１２８が形成される。第２のゲート１２１形成前に熱処理を行ってもよい。
図４９に示すように、第５のレジスト１３２を形成する。
図５０に示すように、第９の絶縁膜１１３、第２のゲート絶縁膜１２０、をエッチングする。
図５１に示すように、第２のゲート１２１をエッチングする。
図５２に示すように、第２のゲート絶縁膜１２０をエッチングする。
図５３に示すように、第５のレジスト１３２を除去する。
図５４に示すように、第２の層間絶縁膜１３３を堆積し、平坦化する。
図５５に示すように、第２の層間絶縁膜１３３をエッチバックし、第３の第２導電型シリコン層１１７を露出する。
図５６に示すように、第６のレジスト１３４を形成する。
図５７に示すように、第１の層間絶縁膜１２７をエッチングし、コンタクト孔１３５を形成する。
図５８に示すように、第６のレジスト１３４を除去する。
図５９に示すように、第７のレジスト１３６を形成する。
図６０に示すように、第２の層間絶縁膜１３３をエッチングし、コンタクト孔１３７を形成する。
図６１に示すように、第７のレジスト１３６を除去する。
図６２に示すように、第８のレジスト１３８を形成する。
図６３に示すように、第９の絶縁膜１１３、第２のゲート絶縁膜１２０をエッチングする。
図６４に示すように、第２のゲート１２１をエッチングする。
図６５に示すように、第２のゲート絶縁膜１２０、第３の絶縁膜１０９、第７の絶縁膜１０８、第２の絶縁膜１０５、第１のゲート絶縁膜１２５をエッチングし、コンタクト孔１３９を形成する。
図６６に示すように、第８のレジスト１３８を除去する。
図６７に示すように、金属１４３を堆積し、コンタクト１４０、１４１、第１のコンタクト１４２を形成する。
図６８に示すように、第９のレジスト１４４、１４５、１４６、１４７を形成する。
図６９に示すように、金属１４３をエッチングし、金属配線１４３ａ、１４３ｂ、１４３ｃ、１４３ｄを形成する。
図７０に示すように、第９のレジスト１４４、１４５、１４６、１４７を除去する。
以上により、本発明の半導体装置の製造方法が示された。
なお、本発明は、本発明の広義の精神と範囲を逸脱することなく、様々な実施形態及び変形が可能とされるものである。また、上述した実施形態は、本発明の一実施例を説明するためのものであり、本発明の範囲を限定するものではない。
例えば、上記実施例において、ｐ型（ｐ+型を含む。）とｎ型（ｎ+型を含む。）とをそれぞれ反対の導電型とした半導体装置の製造方法、及び、それにより得られる半導体装置も当然に本発明の技術的範囲に含まれる。
１０１．シリコン基板
１０２．第３の第１導電型シリコン層
１０３．第１の絶縁膜
１０４．第５の絶縁膜
１０５．第２の絶縁膜
１０６．第６の絶縁膜
１０７．第１のレジスト
１０８．第７の絶縁膜
１０９．第３の絶縁膜
１１０．第８の絶縁膜
１１１．第４の絶縁膜
１１２．第２のレジスト
１１３．第９の絶縁膜
１１４．第３のレジスト
１１５．コンタクト孔
１１６．第１の柱状シリコン層
１１７．第３の第２導電型シリコン層
１１８．ポリシリコン
１１９．第４のレジスト
１２０．第２のゲート絶縁膜
１２１．第２のゲート、金属
１２２．第１０の絶縁膜
１２３．出力端子、金属
１２４．第１１の絶縁膜
１２５．第１のゲート絶縁膜
１２６．第１のゲート、金属
１２７．第１の層間絶縁膜
１２８．第２の第２導電型シリコン層
１２９．第１の第２導電型シリコン層
１３０．第２の第１導電型シリコン層
１３１．第１の第１導電型シリコン層
１３２．第５のレジスト
１３３．第２の層間絶縁膜
１３４．第６のレジスト
１３５．コンタクト孔
１３６．第７のレジスト
１３７．コンタクト孔
１３８．第８のレジスト
１３９．コンタクト孔
１４０．コンタクト
１４１．コンタクト
１４２．第１のコンタクト
１４３．金属
１４３ａ．金属配線
１４３ｂ．金属配線
１４３ｃ．金属配線
１４３ｄ．金属配線
１４４．第９のレジスト
１４５．第９のレジスト
１４６．第９のレジスト
１４７．第９のレジスト
２０１．第２のボディ領域
２０２．第１のボディ領域
２０３．第１の接続領域

Claims (4)

  1. 半導体基板上部に形成された第３の第１導電型半導体層と、
    前記半導体基板上に形成された第１の柱状半導体層であって、第１の第１導電型半導体層と第１のボディ領域、第２の第１導電型半導体層、第１の第２導電型半導体層、第２のボディ領域、第２の第２導電型半導体層、第３の第２導電型半導体層が基板側からこの順に形成された第1の柱状半導体層と、
    前記第１のボディ領域の周囲に形成された第１のゲート絶縁膜と、
    前記第１のゲート絶縁膜の周囲に形成された第１のゲートと、
    前記第２のボディ領域の周囲に形成された第２のゲート絶縁膜と、
    前記第２のゲート絶縁膜の周囲に形成された第２のゲートと、
    前記第２の第１導電型半導体層と前記第１の第２導電型半導体層とに接続する出力端子と、
    前記第１のゲートと前記第２のゲートとを接続する第１のコンタクトと、
    を有し、
    前記第１のコンタクトは前記第１の柱状半導体層より上に位置する金属配線と物理的に接続し、
    さらに、前記第２の第１導電型半導体層の上面と前記第１の第２導電型半導体層の下面との間に形成された第１の接続領域を有し、
    前記第１の接続領域はノンドープの半導体層である、
    ことを特徴とする半導体装置。
  2. 前記第１のゲート絶縁膜は前記第１のゲートの上面と下面にさらに形成され、前記第２のゲート絶縁膜は前記第２のゲートの上面と下面にさらに形成されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記第１の第１導電型半導体層を取り囲む第１の絶縁膜と、前記第２の第１導電型半導体層を取り囲む第２の絶縁膜とを有し、
    前記第１の絶縁膜は、前記第１の第１導電型半導体層の不純物と同じ不純物を有し、
    前記第２の絶縁膜は、前記第２の第１導電型半導体層の不純物と同じ不純物を有し、
    前記第１の第２導電型半導体層を取り囲む第３の絶縁膜と、前記第２の第２導電型半導体層を取り囲む第４の絶縁膜とを有し、
    前記第３の絶縁膜は、前記第１の第２導電型半導体層の不純物と同じ不純物を有し、
    前記第４の絶縁膜は、前記第２の第２導電型半導体層の不純物と同じ不純物を有することを特徴とする請求項１に記載の半導体装置。
  4. 基板上に、第１の柱状シリコン層内に第２の第１導電型半導体層を形成するために第１の導電型の不純物を含む酸化膜である第２の絶縁膜を堆積し、窒化膜である第６の絶縁膜を堆積し、前記第１の柱状シリコン層内に第１の第２導電型半導体層を形成するために第１の導電型とは異なる導電型である第２の導電型の不純物を含む酸化膜である第３の絶縁膜を堆積し、前記第２の絶縁膜と前記第６の絶縁膜と前記第３の絶縁膜をエッチングしコンタクト孔を形成し、前記コンタクト孔にエピタキシャル成長により前記第１の柱状シリコン層を形成し、前記コンタクト孔にエピタキシャル成長により第１の柱状シリコン層を形成した後に、熱処理を行うことにより、第１の柱状シリコン層に第２の第１導電型半導体層と第１の第２導電型半導体層とを、それらの間にノンドープの半導体層である第１の接続領域を挟むように形成することを特徴とする半導体装置の製造方法。
JP2015513918A 2014-07-14 2014-07-14 半導体装置の製造方法、及び、半導体装置 Active JP5990843B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/068707 WO2016009473A1 (ja) 2014-07-14 2014-07-14 半導体装置の製造方法、及び、半導体装置

Publications (2)

Publication Number Publication Date
JP5990843B2 true JP5990843B2 (ja) 2016-09-14
JPWO2016009473A1 JPWO2016009473A1 (ja) 2017-04-27

Family

ID=55068213

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015513918A Active JP5990843B2 (ja) 2014-07-14 2014-07-14 半導体装置の製造方法、及び、半導体装置

Country Status (3)

Country Link
US (3) US9780179B2 (ja)
JP (1) JP5990843B2 (ja)
WO (1) WO2016009473A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016009473A1 (ja) * 2014-07-14 2016-01-21 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置の製造方法、及び、半導体装置
JP6122556B2 (ja) * 2015-03-03 2017-04-26 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置
US10339509B2 (en) * 2015-05-12 2019-07-02 A La Carte Media, Inc. Systems and methods for remote collection of electronic devices for value
US10043796B2 (en) * 2016-02-01 2018-08-07 Qualcomm Incorporated Vertically stacked nanowire field effect transistors
US11081569B2 (en) * 2017-12-15 2021-08-03 International Business Machines Corporation Resistor loaded inverter structures
US11437376B2 (en) * 2019-05-31 2022-09-06 Tokyo Electron Limited Compact 3D stacked-CFET architecture for complex logic cells
US11094819B2 (en) * 2019-12-06 2021-08-17 International Business Machines Corporation Stacked vertical tunnel FET devices

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613623A (ja) * 1992-03-02 1994-01-21 Motorola Inc 半導体装置
JPH10112543A (ja) * 1996-10-04 1998-04-28 Oki Electric Ind Co Ltd 半導体素子および半導体素子の製造方法
JP2001028399A (ja) * 1999-06-18 2001-01-30 Lucent Technol Inc 垂直方向トランジスタｃｍｏｓ集積回路の形成方法
JP2003163280A (ja) * 2001-09-10 2003-06-06 Agere Systems Guardian Corp 垂直置換ゲート接合電界効果トランジスタ
JP2003224211A (ja) * 2002-01-22 2003-08-08 Hitachi Ltd 半導体記憶装置
JP2007059680A (ja) * 2005-08-25 2007-03-08 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
EP1804286A1 (en) * 2005-12-27 2007-07-04 Interuniversitair Microelektronica Centrum Elongate nanostructure semiconductor device
JP2007250652A (ja) * 2006-03-14 2007-09-27 Sharp Corp 半導体装置
JP2011023543A (ja) * 2009-07-15 2011-02-03 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1804286A (en) * 1928-06-07 1931-05-05 Speno Frank Conveyer
JP2703970B2 (ja) 1989-01-17 1998-01-26 株式会社東芝 Ｍｏｓ型半導体装置
JP3057661B2 (ja) 1988-09-06 2000-07-04 株式会社東芝 半導体装置
JP2950558B2 (ja) 1989-11-01 1999-09-20 株式会社東芝 半導体装置
US5208172A (en) * 1992-03-02 1993-05-04 Motorola, Inc. Method for forming a raised vertical transistor
US5612563A (en) * 1992-03-02 1997-03-18 Motorola Inc. Vertically stacked vertical transistors used to form vertical logic gate structures
US5398200A (en) * 1992-03-02 1995-03-14 Motorola, Inc. Vertically formed semiconductor random access memory device
US5324673A (en) * 1992-11-19 1994-06-28 Motorola, Inc. Method of formation of vertical transistor
US5721168A (en) * 1996-12-02 1998-02-24 Powerchip Semiconductor Corp. Method for forming a ring-shape capacitor
JP5016832B2 (ja) * 2006-03-27 2012-09-05 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP5130596B2 (ja) 2007-05-30 2013-01-30 国立大学法人東北大学 半導体装置
JP5317343B2 (ja) * 2009-04-28 2013-10-16 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置及びその製造方法
KR101539697B1 (ko) * 2008-06-11 2015-07-27 삼성전자주식회사 수직형 필라를 활성영역으로 사용하는 3차원 메모리 장치,그 제조 방법 및 그 동작 방법
US8395206B2 (en) * 2008-10-09 2013-03-12 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
JP5032532B2 (ja) * 2009-06-05 2012-09-26 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置及びその製造方法
JP2011216657A (ja) * 2010-03-31 2011-10-27 Unisantis Electronics Japan Ltd 半導体装置
DE102010064291B4 (de) * 2010-12-28 2013-06-06 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Verfahren zur Herstellung von Transistoren mit Metallgateelektrodenstrukturen mit großem ε mit einem polykristallinen Halbleitermaterial und eingebetteten verformungsinduzierenden Halbleiterlegierungen
KR102015578B1 (ko) 2012-09-11 2019-08-28 삼성전자주식회사 불휘발성 메모리 장치 및 그 형성방법
WO2016009473A1 (ja) * 2014-07-14 2016-01-21 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置の製造方法、及び、半導体装置
JP5928658B1 (ja) * 2014-08-07 2016-06-01 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法、及び、半導体装置
JP5989238B2 (ja) * 2014-08-28 2016-09-07 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置、及び、半導体装置の製造方法
JP6065190B2 (ja) * 2014-09-05 2017-01-25 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置
WO2016110981A1 (ja) * 2015-01-08 2016-07-14 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 柱状半導体装置と、その製造方法
JP6122556B2 (ja) * 2015-03-03 2017-04-26 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613623A (ja) * 1992-03-02 1994-01-21 Motorola Inc 半導体装置
JPH10112543A (ja) * 1996-10-04 1998-04-28 Oki Electric Ind Co Ltd 半導体素子および半導体素子の製造方法
JP2001028399A (ja) * 1999-06-18 2001-01-30 Lucent Technol Inc 垂直方向トランジスタｃｍｏｓ集積回路の形成方法
JP2003163280A (ja) * 2001-09-10 2003-06-06 Agere Systems Guardian Corp 垂直置換ゲート接合電界効果トランジスタ
JP2003224211A (ja) * 2002-01-22 2003-08-08 Hitachi Ltd 半導体記憶装置
JP2007059680A (ja) * 2005-08-25 2007-03-08 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
EP1804286A1 (en) * 2005-12-27 2007-07-04 Interuniversitair Microelektronica Centrum Elongate nanostructure semiconductor device
JP2007250652A (ja) * 2006-03-14 2007-09-27 Sharp Corp 半導体装置
JP2011023543A (ja) * 2009-07-15 2011-02-03 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
US20160013284A1 (en) 2016-01-14
WO2016009473A1 (ja) 2016-01-21
US10483366B2 (en) 2019-11-19
JPWO2016009473A1 (ja) 2017-04-27
US20170345909A1 (en) 2017-11-30
US20170345908A1 (en) 2017-11-30
US9780179B2 (en) 2017-10-03

Similar Documents

Publication Publication Date Title
JP5990843B2 (ja) 半導体装置の製造方法、及び、半導体装置
JP5731073B1 (ja) 半導体装置の製造方法、及び、半導体装置
JP6065190B2 (ja) 半導体装置
JP5989238B2 (ja) 半導体装置、及び、半導体装置の製造方法
JP5928658B1 (ja) 半導体装置の製造方法、及び、半導体装置
JP5902868B1 (ja) 半導体装置の製造方法、及び、半導体装置
JP5654184B1 (ja) 半導体装置の製造方法、及び、半導体装置
JP6310500B2 (ja) 半導体装置、及び、半導体装置の製造方法
JP5833214B2 (ja) 半導体装置の製造方法、及び、半導体装置
JP5676807B1 (ja) 半導体装置
JP6159777B2 (ja) 半導体装置の製造方法、及び、半導体装置
JP6250210B2 (ja) 半導体装置
JP6129387B2 (ja) 半導体装置
JP6527831B2 (ja) 半導体装置
JP6082489B2 (ja) 半導体装置
JP6527839B2 (ja) 半導体装置
JP6527835B2 (ja) 半導体装置
JP5980288B2 (ja) 半導体装置
JP6211637B2 (ja) 半導体装置の製造方法、及び、半導体装置
JP5911948B2 (ja) 半導体装置
JP5926423B2 (ja) 半導体装置
JP5869166B2 (ja) 半導体装置の製造方法、及び、半導体装置
JP5926354B2 (ja) 半導体装置
JP5917672B2 (ja) 半導体装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160721

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160727

R150 Certificate of patent or registration of utility model

Ref document number: 5990843

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250