JP5928658B1 - 半導体装置の製造方法、及び、半導体装置 - Google Patents

半導体装置の製造方法、及び、半導体装置 Download PDF

Info

Publication number
JP5928658B1
JP5928658B1 JP2015513919A JP2015513919A JP5928658B1 JP 5928658 B1 JP5928658 B1 JP 5928658B1 JP 2015513919 A JP2015513919 A JP 2015513919A JP 2015513919 A JP2015513919 A JP 2015513919A JP 5928658 B1 JP5928658 B1 JP 5928658B1
Authority
JP
Japan
Prior art keywords
insulating film
semiconductor layer
conductivity type
gate
concerns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015513919A
Other languages
English (en)
Other versions
JPWO2016021020A1 (ja
Inventor
舛岡 富士雄
富士雄 舛岡
広記 中村
広記 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unisantis Electronics Singapore Pte Ltd
Original Assignee
Unisantis Electronics Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unisantis Electronics Singapore Pte Ltd filed Critical Unisantis Electronics Singapore Pte Ltd
Application granted granted Critical
Publication of JP5928658B1 publication Critical patent/JP5928658B1/ja
Publication of JPWO2016021020A1 publication Critical patent/JPWO2016021020A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • H01L29/4011Multistep manufacturing processes for data storage electrodes
    • H01L29/40114Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639Preparation of substrate for selective deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232Field-effect technology
    • H01L21/8234MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238Complementary field-effect transistors, e.g. CMOS
    • H01L21/823885Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0921Means for preventing a bipolar, e.g. thyristor, action between the different transistor regions, e.g. Latchup prevention
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642Isolation within the component, i.e. internal isolation
    • H01L29/0649Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827Vertical transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232Field-effect technology
    • H01L21/8234MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一本の半導体柱で形成されたインバータ回路を提供することを課題とする。半導体基板上に形成された第3の第1導電型半導体層と、前記半導体基板上に形成された第1の柱状半導体層であって、第1導電型半導体層と第1のボディ領域、第2の第1導電型半導体層、第1の第2導電型半導体層、第2のボディ領域、第2の第2導電型半導体層、第3の第2導電型半導体層が基板側からこの順に形成された第1の柱状半導体層と、前記第1のボディ領域の周囲に形成された第1のゲート絶縁膜と、前記第1のゲート絶縁膜の周囲に形成された第1のゲートと、前記第2のボディ領域の周囲に形成された第2のゲート絶縁膜と、前記第2のゲート絶縁膜の周囲に形成された第2のゲートと、前記第2の第1導電型半導体層と前記第1の第2導電型半導体層とに接続する半導体からなる出力端子と、前記出力端子にさらに形成された前記第2の第1導電型半導体層と前記第1の第2導電型半導体層と、前記第1のゲートと前記第2のゲートとを接続する第1のコンタクトと、を有することを特徴とする半導体装置により、上記課題を解決する。

Description

本発明は半導体装置の製造方法、及び、半導体装置に関する。
半導体集積回路、特にMOSトランジスタを用いた集積回路は、高集積化の一途を辿っている。この高集積化に伴って、その中で用いられているMOSトランジスタはナノ領域まで微細化が進んでいる。このようなMOSトランジスタの微細化が進むと、リーク電流の抑制が困難であり、必要な電流量確保の要請から回路の占有面積をなかなか小さくできない、といった問題があった。このような問題を解決するために、基板に対してソース、ゲート、ドレインが垂直方向に配置され、ゲート電極が柱状半導体層を取り囲む構造のSurrounding Gate Transistor(以下、「SGT」という。)が提案されている(例えば、特許文献1、特許文献2、特許文献3を参照)。
従来のSGTを用いたインバータでは、一本のシリコン柱に一個のトランジスタが形成され、1本のシリコン柱からなるnMOSトランジスタと1本のシリコン柱からなるpMOSトランジスタが平面上に形成されている(例えば特許文献4を参照)。少なくとも2本のシリコン柱が平面上に形成されているため、少なくとも2本のシリコン柱分の面積が必要となる。
従来の不揮発性メモリにおいて、一本のシリコン柱に複数のゲートが形成されている(例えば特許文献5を参照)。シリコン柱の側壁にゲート絶縁膜が形成され、シリコン柱の上部端と下部端でソース線、ビット線が接続されている。
特開平2−71556号公報 特開平2−188966号公報 特開平3−145761号公報 特開2008−300558号公報 特開2014−57068号公報
そこで、一本の半導体柱で形成されたインバータ回路を提供することを目的とする。
本発明の半導体装置は、半導体基板上に形成された第3の第1導電型半導体層と、前記半導体基板上に形成された第1の柱状半導体層であって、第1導電型半導体層、第1のボディ領域、第2の第1導電型半導体層、第1の第2導電型半導体層、第2のボディ領域、第2の第2導電型半導体層、第3の第2導電型半導体層が基板側からこの順に形成された第1の柱状半導体層と、前記第1のボディ領域の周囲に形成された第1のゲート絶縁膜と、前記第1のゲート絶縁膜の周囲に形成された第1のゲートと、前記第2のボディ領域の周囲に形成された第2のゲート絶縁膜と、前記第2のゲート絶縁膜の周囲に形成された第2のゲートと、前記第2の第1導電型半導体層と前記第1の第2導電型半導体層とに接続する半導体からなる出力端子と、前記出力端子にさらに形成された前記第2の第1導電型半導体層と前記第1の第2導電型半導体層と、前記第1のゲートと前記第2のゲートとを接続する第1のコンタクトと、を有することを特徴とする。
また、前記第1のゲート絶縁膜は前記第1のゲートの上面と下面にさらに形成され、前記第2のゲート絶縁膜は前記第2のゲートの上面と下面にさらに形成されていることを特徴とする。
また、前記第2の第1導電型半導体層と前記第1の第2導電型半導体層との間に形成された第1の接続領域を有することを特徴とする。
また、前記第1の第1導電型半導体層を取り囲む第1の絶縁膜と、前記第2の第1導電型半導体層を取り囲む第2の絶縁膜とを有し、前記第1の絶縁膜は、前記第1の第1導電型半導体層の不純物と同じ不純物を有し、前記第2の絶縁膜は、前記第2の第1導電型半導体層の不純物と同じ不純物を有し、前記第1の第2導電型半導体層を取り囲む第3の絶縁膜と、前記第2の第2導電型半導体層を取り囲む第4の絶縁膜とを有し、前記第3の絶縁膜は、前記第1の第2導電型半導体層の不純物と同じ不純物を有し、前記第4の絶縁膜は、前記第2の第2導電型半導体層の不純物と同じ不純物を有することを特徴とする。
また、本発明の半導体装置の製造方法は、基板上に、第1の導電型の不純物を含む酸化膜である第2の絶縁膜を堆積し、窒化膜である第6の絶縁膜を堆積し、第1の導電型とは異なる導電型である第2の導電型の不純物を含む酸化膜である第3の絶縁膜を堆積し、前記第2の絶縁膜と前記第6の絶縁膜と前記第3の絶縁膜をエッチングしコンタクト孔を形成し、前記コンタクト孔にエピタキシャル成長により第1の柱状シリコン層を形成し、前記第6の絶縁膜を除去し、エピタキシャル成長を行うことにより出力端子を形成することを特徴とする。
また、前記コンタクト孔にエピタキシャル成長により第1の柱状シリコン層を形成した後に、熱処理を行うことにより、第1の柱状シリコン層と前記出力端子に第2の第1導電型半導体層と第1の第2導電型半導体層を形成することを特徴とする。
本発明によれば、一本の半導体柱で形成されたインバータ回路を提供することができる。
半導体基板上に形成された第3の第1導電型半導体層と、前記半導体基板上に形成された第1の柱状半導体層であって、第1の第1導電型半導体層、第1のボディ領域、第2の第1導電型半導体層、第1の第2導電型半導体層、第2のボディ領域、第2の第2導電型半導体層、第3の第2導電型半導体層が基板側からこの順に形成された第1の柱状半導体装置と、前記第1のボディ領域の周囲に形成された第1のゲート絶縁膜と、前記第1のゲート絶縁膜の周囲に形成された第1のゲートと、前記第2のボディ領域の周囲に形成された第2のゲート絶縁膜と、前記第2のゲート絶縁膜の周囲に形成された第2のゲートと、前記第2の第1導電型半導体層と前記第1の第2導電型半導体層とに接続する半導体からなる出力端子と、前記出力端子にさらに形成された前記第2の第1導電型半導体層と前記第1の第2導電型半導体層と、前記第1のゲートと前記第2のゲートとを接続する第1のコンタクトとにより、一本の半導体柱で形成されたインバータが形成されるため、1本の半導体柱分の面積でインバータを実現することができる。
また、出力端子を半導体、例えばシリコンで形成すると、窒化膜を除去するときに使用する熱燐酸によりシリコンはエッチングされないため、第1のゲートと第2のゲートとを同時に形成することができる。また、出力端子をシリサイド化することができる。
また、前記第1のゲート絶縁膜は前記第1のゲートの上面と下面にさらに形成され、前記第2のゲート絶縁膜は前記第2のゲートの上面と下面にさらに形成されていることにより、第1のゲートの上下方向の絶縁と、第2のゲートの上下方向の絶縁を確かなものとすることができる。
また、前記第2の第1導電型半導体層と前記第1の第2導電型半導体層との間に形成された第1の接続領域を有することにより、第2の第1導電型半導体層と第1の第2導電型半導体層とを分離することができ、接続領域に延在する第2の第1導電型半導体層と第1の第2導電型半導体層と出力端子を接続することができる。
また、前記第1の第1導電型半導体層を取り囲む第1の絶縁膜と、前記第2の第1導電型半導体層を取り囲む第2の絶縁膜とを有し、前記第1の絶縁膜は、前記第1の第1導電型半導体層の不純物と同じ不純物を有し、前記第2の絶縁膜は、前記第2の第1導電型半導体層の不純物と同じ不純物を有し、前記第1の第2導電型半導体層を取り囲む第3の絶縁膜と、前記第2の第2導電型半導体層を取り囲む第4の絶縁膜とを有し、前記第3の絶縁膜は、前記第1の第2導電型半導体層の不純物と同じ不純物を有し、前記第4の絶縁膜は、前記第2の第2導電型半導体層の不純物と同じ不純物を有することを特徴とすることにより、固相拡散により、一本の柱状半導体層に異なる導電型の半導体層を形成することができる。
(a)は本発明に係る半導体装置の平面図である。(b)は(a)のx−x’線での断面図である。(c)は(a)のy−y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のx−x’線での断面図である。(c)は(a)のy−y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のx−x’線での断面図である。(c)は(a)のy−y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のx−x’線での断面図である。(c)は(a)のy−y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のx−x’線での断面図である。(c)は(a)のy−y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のx−x’線での断面図である。(c)は(a)のy−y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のx−x’線での断面図である。(c)は(a)のy−y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のx−x’線での断面図である。(c)は(a)のy−y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のx−x’線での断面図である。(c)は(a)のy−y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のx−x’線での断面図である。(c)は(a)のy−y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のx−x’線での断面図である。(c)は(a)のy−y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のx−x’線での断面図である。(c)は(a)のy−y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のx−x’線での断面図である。(c)は(a)のy−y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のx−x’線での断面図である。(c)は(a)のy−y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のx−x’線での断面図である。(c)は(a)のy−y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のx−x’線での断面図である。(c)は(a)のy−y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のx−x’線での断面図である。(c)は(a)のy−y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のx−x’線での断面図である。(c)は(a)のy−y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のx−x’線での断面図である。(c)は(a)のy−y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のx−x’線での断面図である。(c)は(a)のy−y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のx−x’線での断面図である。(c)は(a)のy−y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のx−x’線での断面図である。(c)は(a)のy−y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のx−x’線での断面図である。(c)は(a)のy−y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のx−x’線での断面図である。(c)は(a)のy−y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のx−x’線での断面図である。(c)は(a)のy−y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のx−x’線での断面図である。(c)は(a)のy−y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のx−x’線での断面図である。(c)は(a)のy−y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のx−x’線での断面図である。(c)は(a)のy−y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のx−x’線での断面図である。(c)は(a)のy−y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のx−x’線での断面図である。(c)は(a)のy−y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のx−x’線での断面図である。(c)は(a)のy−y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のx−x’線での断面図である。(c)は(a)のy−y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のx−x’線での断面図である。(c)は(a)のy−y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のx−x’線での断面図である。(c)は(a)のy−y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のx−x’線での断面図である。(c)は(a)のy−y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のx−x’線での断面図である。(c)は(a)のy−y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のx−x’線での断面図である。(c)は(a)のy−y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のx−x’線での断面図である。(c)は(a)のy−y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のx−x’線での断面図である。(c)は(a)のy−y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のx−x’線での断面図である。(c)は(a)のy−y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のx−x’線での断面図である。(c)は(a)のy−y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のx−x’線での断面図である。(c)は(a)のy−y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のx−x’線での断面図である。(c)は(a)のy−y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のx−x’線での断面図である。(c)は(a)のy−y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のx−x’線での断面図である。(c)は(a)のy−y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のx−x’線での断面図である。(c)は(a)のy−y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のx−x’線での断面図である。(c)は(a)のy−y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のx−x’線での断面図である。(c)は(a)のy−y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のx−x’線での断面図である。(c)は(a)のy−y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のx−x’線での断面図である。(c)は(a)のy−y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のx−x’線での断面図である。(c)は(a)のy−y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のx−x’線での断面図である。(c)は(a)のy−y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のx−x’線での断面図である。(c)は(a)のy−y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のx−x’線での断面図である。(c)は(a)のy−y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のx−x’線での断面図である。(c)は(a)のy−y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のx−x’線での断面図である。(c)は(a)のy−y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のx−x’線での断面図である。(c)は(a)のy−y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のx−x’線での断面図である。(c)は(a)のy−y’線での断面図である。 (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)のx−x’線での断面図である。(c)は(a)のy−y’線での断面図である。
以下に、本発明の実施形態について説明する。本発明の実施形態に係る半導体装置の構造を図1に示す。本実施例では、半導体をシリコンとしたが、シリコン以外の半導体としてもよい。
シリコン基板101上に形成された第3の第1導電型シリコン層102と、前記シリコン基板101上に形成された第1の柱状シリコン層114とを有し、前記第1の柱状シリコン層114は、第1の第1導電型シリコン層125と第1のボディ領域129と第2の第1導電型シリコン層124と第1の第2導電型シリコン層123と第2のボディ領域127と第2の第2導電型シリコン層122と第3の第2導電型シリコン層201とが基板側からこの順に形成され、さらに、前記第1のボディ領域129の周囲に形成された第1のゲート絶縁膜120bと、前記第1のゲート絶縁膜120bの周囲に形成された第1のゲート121bと、前記第2のボディ領域127の周囲に形成された第2のゲート絶縁膜120aと、前記第2のゲート絶縁膜120aの周囲に形成された第2のゲート121aと、前記第2の第1導電型シリコン層124と前記第1の第2導電型シリコン層123とに接続する半導体からなる出力端子119と、前記出力端子119にさらに形成された前記第2の第1導電型半導体層124と前記第1の第2導電型半導体層123と、前記第1のゲート121bと前記第2のゲート121aとを接続する第1のコンタクト141と、を有している。
また、出力端子119には、シリサイド135が形成され、前記第2の第1導電型半導体層124と前記第1の第2導電型半導体層123とが接続される。
第1のゲート121bと第2のゲート121aは、トランジスタのしきい値を調整するため、金属であることが好ましい。また、金属は、窒化チタン、窒化アルミチタンが好ましい。また、第1のゲート絶縁膜120bと第2のゲート絶縁膜120aは、酸化膜、酸窒化膜、高誘電体膜が好ましい。
前記第1のゲート絶縁膜120bは前記第1のゲート121bの上面と下面にさらに形成され、前記第2のゲート絶縁膜120aは前記第2のゲート121aの上面と下面にさらに形成されている。
前記第2の第1導電型シリコン層124と前記第1の第2導電型シリコン層123との間に形成された第1の接続領域128を有している。
また、前記第1の第1導電型シリコン層125を取り囲む第1の絶縁膜103と、前記第2の第1導電型シリコン層124を取り囲む第2の絶縁膜105とを有し、前記第1の絶縁膜103は、前記第1の第1導電型シリコン層125の不純物と同じ不純物を有し、前記第2の絶縁膜105は、前記第2の第1導電型シリコン層124の不純物と同じ不純物を有し、前記第1の第2導電型シリコン層123を取り囲む第3の絶縁膜109と、前記第2の第2導電型シリコン層122を取り囲む第4の絶縁膜111とを有し、前記第3の絶縁膜109は、前記第1の第2導電型シリコン層123の不純物と同じ不純物を有し、前記第4の絶縁膜111は、前記第2の第2導電型シリコン層122の不純物と同じ不純物を有する。
下部のトランジスタがnMOSの場合、第1の絶縁膜103と第2の絶縁膜105は、リンもしくは砒素を高濃度に含む酸化膜が好ましい。上部のトランジスタがpMOSの場合、第3の絶縁膜109と前記第4の絶縁膜111は、ボロンを高濃度に含む酸化膜が好ましい。下部のトランジスタがpMOSの場合、第1の絶縁膜103と第2の絶縁膜105は、ボロンを高濃度に含む酸化膜が好ましい。上部のトランジスタがnMOSの場合、第3の絶縁膜109と前記第4の絶縁膜111は、リンもしくは砒素を高濃度に含む酸化膜が好ましい。
本発明の実施形態に係るSGTの構造を形成するための製造工程を、図2〜図59を参照して説明する。本実施例では、基板にシリコンを使用したが、他の半導体を用いてもよい。また、本実施例では、柱状半導体層の下部にnMOSを、上部にpMOSを形成する工程としたが、下部にpMOSを、上部にnMOSを形成してもよい。
図2に示すように、シリコン基板101に不純物を導入し、第3の第1導電型シリコン層102を形成する。
図3に示すように、第1の絶縁膜103を形成する。第1の絶縁膜103は、酸化膜が好ましい。リンもしくは砒素を高濃度に含む酸化膜が好ましい。また、第1の絶縁膜103を形成後、不純物を注入し、リンもしくは砒素を高濃度に含む酸化膜としてもよい。
図4に示すように、第5の絶縁膜104を形成する。第5の絶縁膜104は窒化膜が好ましい。
図5に示すように、第2の絶縁膜105を形成する。第2の絶縁膜105は、酸化膜が好ましい。リンもしくは砒素を高濃度に含む酸化膜が好ましい。また、第2の絶縁膜105を形成後、不純物を注入し、リンもしくは砒素を高濃度に含む酸化膜としてもよい。
図6に示すように、第6の絶縁膜106を形成する。第6の絶縁膜106は窒化膜が好ましい。
図7に示すように、第1のレジスト107を形成する。
図8に示すように、第6の絶縁膜106をエッチングする。
図9に示すように、第1のレジスト107を除去する。
図10に示すように、第7の絶縁膜108を形成し、平坦化する。第7の絶縁膜108は酸化膜が好ましい。
図11に示すように、第7の絶縁膜108をエッチバックし、第6の絶縁膜106を露出する。
図12に示すように、第3の絶縁膜109を形成する。第3の絶縁膜109は、酸化膜が好ましい。ボロンを高濃度に含む酸化膜が好ましい。また、第3の絶縁膜109を形成後、不純物を注入し、ボロンを高濃度に含む酸化膜としてもよい。
図13に示すように、第8の絶縁膜110を形成する。第8の絶縁膜110は窒化膜が好ましい。
図14に示すように、第4の絶縁膜111を形成する。第4の絶縁膜111は、酸化膜が好ましい。ボロンを高濃度に含む酸化膜が好ましい。また、第4の絶縁膜111を形成後、不純物を注入し、ボロンを高濃度に含む酸化膜としてもよい。
図15に示すように、第2のレジスト112を形成する。
図16に示すように、第4の絶縁膜111、第8の絶縁膜110、第3の絶縁膜109、第6の絶縁膜106、第2の絶縁膜105、第5の絶縁膜104、第1の絶縁膜103をエッチングし、コンタクト孔113を形成する。
図17に示すように、第2のレジスト112を除去する。
図18に示すように、エピタキシャル成長を行い、第1の柱状シリコン層114を形成する。ポリシリコンを堆積してもよい。
図19に示すように、ボロンの不純物導入を行い、第3の第2導電型シリコン層201を形成する。
図20に示すように、ポリシリコン115を堆積する。ポリシリコンを用いたが、ハードマスクとなる材料であればよい。
図21に示すように、第9の絶縁膜116を堆積する。第9の絶縁膜116は、酸化膜が好ましい。
図22に示すように、第3のレジスト117を形成する。
図23に示すように、第9の絶縁膜116、ポリシリコン115、第4の絶縁膜111、第8の絶縁膜110、第3の絶縁膜109をエッチングする。
図24に示すように、第3のレジスト117を除去する。
図25に示すように、第10の絶縁膜118を堆積する。第10の絶縁膜118は、酸化膜が好ましい。
図26に示すように、第10の絶縁膜118をエッチングし、サイドウォール状に残存させる。
図27に示すように、第6の絶縁膜106を除去する。熱燐酸によるウエットエッチングが好ましい。また、ドライエッチングを用いてもよい。
図28に示すように、シリコンのエピタキシャル成長を行うことにより出力端子119を形成する。ポリシリコンを用いてもよい。
図29に示すように、シリコンエッチングを行うことにより、出力端子119の余分な部分を除去する。シリコンエッチングは、ドライエッチングが好ましい。
図30に示すように、第7の絶縁膜108、第2の絶縁膜105、をエッチングする。ドライエッチングが好ましい。同時に、第9の絶縁膜116、第10の絶縁膜118もエッチングされる。
図31に示すように、第10の絶縁膜118を除去する。ウエットエッチングといった等方性エッチングが好ましい。
図32に示すように、第8の絶縁膜110、第5の絶縁膜104を除去する。熱燐酸によるウエットエッチングが好ましい。また、ドライエッチングを用いてもよい。また、出力端子がシリコンで形成されているため、窒化膜を除去するときに使用する熱燐酸によりシリコンはエッチングされない。
図33に示すように、ゲート絶縁膜120を形成する。ゲート絶縁膜120は、酸化膜、酸窒化膜、高誘電体膜が好ましい。
図34に示すように、ゲートとなる金属121を形成する。金属121は、窒化チタン、窒化アルミチタンが好ましい。
図35に示すように、金属121をエッチングし、第1のゲート121b、第2のゲート121aを形成する。このとき、ゲート絶縁膜120は、第1のゲート絶縁膜120b、第2のゲート絶縁膜120aとなる。
図36に示すように、熱処理を行い、固相拡散により、第1の第1導電型シリコン層125と第2の第1導電型シリコン層124と第1の第2導電型シリコン層123と第2の第2導電型シリコン層122が形成される。第1のゲート121b、第2のゲート121a形成前に熱処理を行ってもよい。また、出力端子119に第2の第1導電型シリコン層124と第1の第2導電型シリコン層123が形成される。また、ポリシリコン115に拡散層126が形成される。
図37に示すように、第1の層間絶縁膜130を形成する。
図38に示すように、第1の層間絶縁膜130を平坦化し、エッチバックする。このとき、ゲート絶縁膜120上部、ポリシリコン115、第3の第2導電型シリコン層201上部を除去する。
図39に示すように、第2の層間絶縁膜131を堆積する。
図40に示すように、第4のレジスト132を形成する。
図41に示すように、第2の層間絶縁膜131、第1の層間絶縁膜130、第4の絶縁膜111、第2のゲート絶縁膜120aをエッチングする。
図42に示すように、第2のゲート120a、第2のゲート絶縁膜120a、第3の絶縁膜109をエッチングし、コンタクト孔133を形成する。
図43に示すように、第4のレジスト132を除去する。
図44に示すように、第11の絶縁膜134を堆積する。第11の絶縁膜134は、酸化膜もしくは窒化膜が好ましい。
図45に示すように、第11の絶縁膜134をエッチングし、サイドウォール状に残存させる。
図46に示すように、出力端子119にシリサイド135が形成され、前記第2の第1導電型半導体層124と前記第1の第2導電型半導体層123とが接続される。
図47に示すように、金属を堆積し、コンタクト136を形成する。
図48に示すように、第5のレジスト137を形成する。
図49に示すように、第2の層間絶縁膜131、第1の層間絶縁膜130をエッチングし、コンタクト孔138を形成する。
図50に示すように、第5のレジスト137を除去する。
図51に示すように、第6のレジスト139を形成する。
図52に示すように、第2の層間絶縁膜131、第1の層間絶縁膜130、第4の絶縁膜111、第2のゲート絶縁膜120a、第2のゲート120a、第2のゲート絶縁膜120a、第3の絶縁膜109、第7の絶縁膜108、第2の絶縁膜105、第1のゲート絶縁膜120bをエッチングし、コンタクト孔140を形成する。
図53に示すように、第6のレジスト139を除去する。
図54に示すように、金属を堆積し、第1のコンタクト141、コンタクト142を形成する。
図55に示すように、第2の層間絶縁膜131をエッチングし、第3の第2導電型シリコン層201を露出する。
図56に示すように、金属143を堆積する。
図57に示すように、第7のレジスト144、145、146、147を形成する。
図58に示すように、金属143をエッチングし、金属配線143a、143b、143c、143dを形成する。
図59に示すように、第7のレジスト144、145、146、147を除去する。
以上により、本発明の半導体装置の製造方法が示された。
なお、本発明は、本発明の広義の精神と範囲を逸脱することなく、様々な実施形態及び変形が可能とされるものである。また、上述した実施形態は、本発明の一実施例を説明するためのものであり、本発明の範囲を限定するものではない。
例えば、上記実施例において、p型(p+型を含む。)とn型(n+型を含む。)とをそれぞれ反対の導電型とした半導体装置の製造方法、及び、それにより得られる半導体装置も当然に本発明の技術的範囲に含まれる。
101.シリコン基板
102.第3の第1導電型シリコン層
103.第1の絶縁膜
104.第5の絶縁膜
105.第2の絶縁膜
106.第6の絶縁膜
107.第1のレジスト
108.第7の絶縁膜
109.第3の絶縁膜
110.第8の絶縁膜
111.第4の絶縁膜
112.第2のレジスト
113.コンタクト孔
114.第1の柱状シリコン層
115.ポリシリコン
116.第9の絶縁膜
117.第3のレジスト
118.第10の絶縁膜
119.出力端子
120.ゲート絶縁膜
120a.第2のゲート絶縁膜
120b.第1のゲート絶縁膜
121.金属
121a.第2のゲート
121b.第1のゲート
122.第2の第2導電型シリコン層
123.第1の第2導電型シリコン層
124.第2の第1導電型シリコン層
125.第1の第1導電型シリコン層
126.拡散層
127.第2のボディ領域
128.第1の接続領域
129.第1のボディ領域
130.第1の層間絶縁膜
131.第2の層間絶縁膜
132.第4のレジスト
133.コンタクト孔
134.第11の絶縁膜
135.シリサイド
136.コンタクト
137.第5のレジスト
138.コンタクト孔
139.第6のレジスト
140.コンタクト孔
141.第1のコンタクト
142.コンタクト
143.金属
143a.金属配線
143b.金属配線
143c.金属配線
143d.金属配線
144.第7のレジスト
145.第7のレジスト
146.第7のレジスト
147.第7のレジスト
201.第3の第2導電型シリコン層

Claims (5)

  1. 半導体基板上に形成された第3の第1導電型半導体層と、
    前記半導体基板上に形成された第1の柱状半導体層であって、第1の第1導電型半導体層と第1のボディ領域、第2の第1導電型半導体層、第1の第2導電型半導体層、第2のボディ領域、第2の第2導電型半導体層、第3の第2導電型半導体層が基板側からこの順に形成された第1の柱状半導体層と、
    前記第1のボディ領域の周囲に形成された第1のゲート絶縁膜と、
    前記第1のゲート絶縁膜の周囲に形成された第1のゲートと、
    前記第2のボディ領域の周囲に形成された第2のゲート絶縁膜と、
    前記第2のゲート絶縁膜の周囲に形成された第2のゲートと、
    前記第2の第1導電型半導体層と前記第1の第2導電型半導体層とに接続する半導体からなる出力端子と、
    前記出力端子にさらに形成された前記第2の第1導電型半導体層と前記第1の第2導電型半導体層と、
    前記第1のゲートと前記第2のゲートとを接続する第1のコンタクトと、
    を有することを特徴とする半導体装置。
  2. 前記第1のゲート絶縁膜は前記第1のゲートの上面と下面にさらに形成され、前記第2のゲート絶縁膜は前記第2のゲートの上面と下面にさらに形成されていることを特徴とする請求項1に記載の半導体装置。
  3. 前記第2の第1導電型半導体層と前記第1の第2導電型半導体層との間に形成された第1の接続領域を有することを特徴とする請求項1に記載の半導体装置。
  4. 前記第1の第1導電型半導体層を取り囲む第1の絶縁膜と、前記第2の第1導電型半導体層を取り囲む第2の絶縁膜とを有し、
    前記第1の絶縁膜は、前記第1の第1導電型半導体層の不純物と同じ不純物を有し、
    前記第2の絶縁膜は、前記第2の第1導電型半導体層の不純物と同じ不純物を有し、
    前記第1の第2導電型半導体層を取り囲む第3の絶縁膜と、前記第2の第2導電型半導体層を取り囲む第4の絶縁膜とを有し、
    前記第3の絶縁膜は、前記第1の第2導電型半導体層の不純物と同じ不純物を有し、
    前記第4の絶縁膜は、前記第2の第2導電型半導体層の不純物と同じ不純物を有することを特徴とする請求項1に記載の半導体装置。
  5. 基板上に、第1の導電型の不純物を含む酸化膜である第2の絶縁膜を堆積し、窒化膜である第6の絶縁膜を堆積し、第1の導電型とは異なる導電型である第2の導電型の不純物を含む酸化膜である第3の絶縁膜を堆積し、前記第2の絶縁膜と前記第6の絶縁膜と前記第3の絶縁膜をエッチングしコンタクト孔を形成し、前記コンタクト孔にエピタキシャル成長により第1の柱状シリコン層を形成し、前記第6の絶縁膜を除去し、エピタキシャル成長を行うことにより出力端子を形成し、前記コンタクト孔にエピタキシャル成長により第1の柱状シリコン層を形成した後に、熱処理を行うことにより、第1の柱状シリコン層と前記出力端子に第2の第1導電型半導体層と第1の第2導電型半導体層を形成することを特徴とする半導体装置の製造方法。
JP2015513919A 2014-08-07 2014-08-07 半導体装置の製造方法、及び、半導体装置 Expired - Fee Related JP5928658B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/070877 WO2016021020A1 (ja) 2014-08-07 2014-08-07 半導体装置の製造方法、及び、半導体装置

Publications (2)

Publication Number Publication Date
JP5928658B1 true JP5928658B1 (ja) 2016-06-01
JPWO2016021020A1 JPWO2016021020A1 (ja) 2017-04-27

Family

ID=55263326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015513919A Expired - Fee Related JP5928658B1 (ja) 2014-08-07 2014-08-07 半導体装置の製造方法、及び、半導体装置

Country Status (3)

Country Link
US (2) US9431501B2 (ja)
JP (1) JP5928658B1 (ja)
WO (1) WO2016021020A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016009473A1 (ja) * 2014-07-14 2016-01-21 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置の製造方法、及び、半導体装置
WO2016084205A1 (ja) 2014-11-27 2016-06-02 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 柱状半導体装置と、その製造方法
JP6122556B2 (ja) * 2015-03-03 2017-04-26 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. 半導体装置
CN109411538B (zh) * 2018-10-08 2020-09-11 中国科学院微电子研究所 半导体器件及其制造方法及包括该器件的电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613623A (ja) * 1992-03-02 1994-01-21 Motorola Inc 半導体装置
EP1804286A1 (en) * 2005-12-27 2007-07-04 Interuniversitair Microelektronica Centrum Elongate nanostructure semiconductor device
JP2011023543A (ja) * 2009-07-15 2011-02-03 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP2011108895A (ja) * 2009-11-18 2011-06-02 Renesas Electronics Corp 半導体装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3057661B2 (ja) 1988-09-06 2000-07-04 株式会社東芝 半導体装置
JP2703970B2 (ja) 1989-01-17 1998-01-26 株式会社東芝 Mos型半導体装置
US5378652A (en) * 1989-04-19 1995-01-03 Kabushiki Kaisha Toshiba Method of making a through hole in multi-layer insulating films
JP2950558B2 (ja) 1989-11-01 1999-09-20 株式会社東芝 半導体装置
US5721168A (en) * 1996-12-02 1998-02-24 Powerchip Semiconductor Corp. Method for forming a ring-shape capacitor
US7294567B2 (en) * 2002-03-11 2007-11-13 Micron Technology, Inc. Semiconductor contact device and method
JP5130596B2 (ja) 2007-05-30 2013-01-30 国立大学法人東北大学 半導体装置
JP5317343B2 (ja) * 2009-04-28 2013-10-16 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置及びその製造方法
JP5230274B2 (ja) * 2008-06-02 2013-07-10 株式会社東芝 不揮発性半導体記憶装置
US9230810B2 (en) * 2009-09-03 2016-01-05 Vishay-Siliconix System and method for substrate wafer back side and edge cross section seals
KR102015578B1 (ko) 2012-09-11 2019-08-28 삼성전자주식회사 불휘발성 메모리 장치 및 그 형성방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613623A (ja) * 1992-03-02 1994-01-21 Motorola Inc 半導体装置
EP1804286A1 (en) * 2005-12-27 2007-07-04 Interuniversitair Microelektronica Centrum Elongate nanostructure semiconductor device
JP2011023543A (ja) * 2009-07-15 2011-02-03 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP2011108895A (ja) * 2009-11-18 2011-06-02 Renesas Electronics Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US9431501B2 (en) 2016-08-30
WO2016021020A1 (ja) 2016-02-11
US20160329404A1 (en) 2016-11-10
US9741801B2 (en) 2017-08-22
US20160043194A1 (en) 2016-02-11
JPWO2016021020A1 (ja) 2017-04-27

Similar Documents

Publication Publication Date Title
JP5990843B2 (ja) 半導体装置の製造方法、及び、半導体装置
JP5595619B2 (ja) 半導体装置の製造方法、及び、半導体装置
JP5731073B1 (ja) 半導体装置の製造方法、及び、半導体装置
JP5752810B2 (ja) 半導体装置
JP5928658B1 (ja) 半導体装置の製造方法、及び、半導体装置
JP5989238B2 (ja) 半導体装置、及び、半導体装置の製造方法
JP5902868B1 (ja) 半導体装置の製造方法、及び、半導体装置
JP5654184B1 (ja) 半導体装置の製造方法、及び、半導体装置
JP6310500B2 (ja) 半導体装置、及び、半導体装置の製造方法
JP5833214B2 (ja) 半導体装置の製造方法、及び、半導体装置
JP5643900B2 (ja) 半導体装置の製造方法、及び、半導体装置
JP5646116B1 (ja) 半導体装置の製造方法、及び、半導体装置
JP6159777B2 (ja) 半導体装置の製造方法、及び、半導体装置
JP6230648B2 (ja) 半導体装置
JP5926354B2 (ja) 半導体装置
JP5869166B2 (ja) 半導体装置の製造方法、及び、半導体装置
JP6080989B2 (ja) 半導体装置の製造方法、及び、半導体装置
JP6211637B2 (ja) 半導体装置の製造方法、及び、半導体装置
JP5926423B2 (ja) 半導体装置
JP6033938B2 (ja) 半導体装置の製造方法、及び、半導体装置
JP2014207486A (ja) 半導体装置
JP2015008325A (ja) 半導体装置の製造方法、及び、半導体装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160411

R150 Certificate of patent or registration of utility model

Ref document number: 5928658

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees