JP5939702B2 - 均等化装置 - Google Patents

Description

本発明は、均等化装置に係り、特に、互いに直列接続された複数の単位セルの両端電圧を均等化する均等化装置に関するものである。

近年、エンジンと電動モータとを併用して走行するハイブリッド自動車（以下ＨＥＶ）が普及してきている。このＨＥＶは、上記エンジン始動用の１２Ｖ程度の低圧バッテリと、上記電動モータ駆動用の組電池としての高圧バッテリと、の２種類のバッテリを備えている。上述した高圧バッテリは、ニッケル−水素電池やリチウム電池といった二次電池を単位セルとして、この単位セルを複数直列接続して高電圧を得ている。

上述した高圧バッテリは充放電を繰り返すうちに各単位セルの両端電圧、即ち充電状態（ＳＯＣ）にばらつきが生じる。バッテリの充放電にあたっては、各単位セルの耐久性や安全確保の観点より、ＳＯＣ（又は両端電圧）の最も高い単位セルが設定上限ＳＯＣ（又は上限両端電圧値）に到達した時点で充電を禁止し、ＳＯＣ（又は両端電圧）の最も低い単位セルが設定下限ＳＯＣ（又は下限両端電圧値）に到達した時点で放電を禁止する必要がある。従って、各単位セルにＳＯＣのバラツキが生じると、実質上、バッテリの使用可能容量が減少することになる。このため、ＨＥＶにおいては、登坂時にガソリンに対してバッテリエネルギーを補充したり、降坂時にバッテリにエネルギーを回生したりする、いわゆるアシスト・回生が不十分となり、実車動力性能や燃費を低下させることになる。そこで、各単位セルを充電又は放電して各単位セルの両端電圧を均等化する均等化装置が提案されている（例えば特許文献１）。

特許文献１に記載されている均等化装置は、各単位セルの両端電圧をそれぞれ求めて、両端電圧の高い単位セルを抵抗によって放電することで、最も低い両端電圧に均等化していた。このような放電式の均等化装置では、単位セルの容量を放電してしまうため、単位セルの容量を無駄にしていた。また、均等化の実施判定は、検出した単位セルの両端電圧に基づいている。そのため、均等化の実力は、単位セルの両端電圧の検出精度に依存してしまい、均等化の高精度化が難しい、という問題があった。また、単位セルの両端電圧が安定している車両の停車中（イグニッションがオフのとき）のみでしか均等化を実施することができない、という問題があった。

そこで、１つのコンデンサを周期的に各単位セルの両端に順次接続することで、コンデンサを介して両端電圧の高い単位セルから両端電圧の低い単位セルに電荷を移動するチャージポンプ式の均等化装置も提案されている（特許文献２）。しかしながら、特許文献２の均等化装置は、１つのコンデンサだけで電荷の移動を行っているため、均等化するまでに時間がかかる、という問題があった。

特開２０１０−２６３７３３号公報 特開平１０−２２５００５号公報

そこで、本発明は、迅速にかつ高精度に均等化できる均等化装置を提供することを課題とする。

上述した課題を解決するための請求項１記載の発明は、互いに直列接続されたｎ個（ｎ≧３）以上の単位セルの両端電圧を均等化する均等化装置において、ｍ個（２≦ｍ≦ｎ−１）の充電コンデンサと、前記各充電コンデンサの両極が（ｎ−ｍ＋１）個の隣接する単位セルに順次接続されるように設けられた（ｍ＋１）個の切替スイッチ部と、前記各充電コンデンサの両極が（ｎ−ｍ＋１）個の隣接する単位セルの下位から上位又は上位から下位に向かって順次繰返し接続されるように前記切替スイッチ部をオンオフするスイッチ制御手段と、を備え、前記各充電コンデンサが接続される前記（ｎ−ｍ＋１）個の単位セルの最下位は互いに異なる単位セルであり、前記切替スイッチ部が、前記各単位セルの両端に接続される半導体スイッチから構成され、前記各半導体スイッチの制御端子と、前記スイッチ制御手段と、の間に設けられ、前記スイッチ制御手段から出力されるオン信号の信号レベルを当該半導体スイッチが接続される前記単位セルのマイナス電圧とプラス電圧との間の電圧にレベルシフトする複数のレベルシフト回路をさらに備え、前記レベルシフト回路は、前記単位セルとは別電源からの電源供給を受けて動作することを特徴とする均等化装置に存する。

請求項２記載の発明は、ｍ＝ｎ−１であり、前記切替スイッチ部が、前記各単位セルの両端に接続されると共に互いに直列接続された２つのスイッチ素子から成るスイッチ素子対から構成され、前記充電コンデンサが、互いに隣り合う前記単位セルのうち一方の両端に接続された前記スイッチ素子対を構成する２つのスイッチ素子の接続点と、他方の両端に接続された前記スイッチ素子対を構成する２つのスイッチ素子の接続点と、の間に各々接続され、前記スイッチ制御手段が、前記複数のスイッチ素子対を構成する２つのスイッチ素子を交互にオンして、前記各充電コンデンサを前記互いに隣り合う単位セルの一方と他方との間で交互に接続することを特徴とする請求項１に記載の均等化装置に存する。

請求項３記載の発明は、前記複数のスイッチ素子対を構成する２つのスイッチ素子のうちプラス側の制御端子同士が互いに共通接続され、マイナス側の制御端子同士が互いに共通接続され、前記スイッチ制御手段が、前記共通接続されたプラス側の制御端子と、前記共通接続されたマイナス側の制御端子と、に交互にオン信号を出力して、前記スイッチ素子対を構成する２つのスイッチ素子を交互にオンさせることを特徴とする請求項２に記載の均等化装置に存する。

請求項４記載の発明は、前記スイッチ制御手段が、前記単位セルとは別電源からの電源供給を受けて動作することを特徴とする請求項１〜３何れか１項に記載の均等化装置に存する。

以上説明したように請求項１記載の発明によれば、スイッチ制御手段が、充電コンデンサの両極が（ｎ−ｍ＋１）個の隣接する単位セルの下位から上位又は上位から下位に向かって順次接続されるように切替スイッチ群をオンオフするので、電圧検出しなくても充電コンデンサを用いて容量の大きい単位セルから容量の小さい単位セルに電荷を移すことができ、高精度に均等化できる。また、複数の充電コンデンサを用いて電荷を移動させているため、迅速に均等化できる。さらに、電圧検出しなくても均等化できるので、車両が走行中や停止中（イグニッションスイッチがオンのとき）でも均等化を実施することができる。
また、請求項１記載の発明によれば、レベルシフト回路を設けることにより、互いに直列接続された単位セルに接続された半導体スイッチのオンオフを制御できる。
また、請求項１記載の発明によれば、レベルシフト回路を駆動するために単位セルからの電源の持ち出しがないため、単位セルの容量を無駄にすることなく均等化できる。さらに、単位セル間の両端電圧のバラツキの原因もなくすことができる。

請求項２記載の発明によれば、スイッチ制御手段が、複数のスイッチ素子対を構成する２つのスイッチ素子を交互にオンして、各充電コンデンサを互いに隣り合う単位セルの一方と他方との間で交互に接続するので、ｎ−１個の充電コンデンサを用いて容量の大きい単位セルから容量の小さい単位セルに電荷を移すことができ、迅速にかつ高精度に均等化できる。

請求項３記載の発明によれば、スイッチ制御手段が、共通接続されたプラス側の制御端子と、共通接続されたマイナス側の制御端子と、に交互にオン信号を出力して、スイッチ素子対を構成する２つのスイッチ素子を交互にオンさせるので、スイッチ制御手段と複数のスイッチ素子対との間を少なくとも２本の信号線で接続することができ、構成が簡単となる。

請求項４記載の発明によれば、スイッチ制御手段を駆動するために単位セルからの電源の持ち出しがないため、単位セルの容量を無駄にすることなく均等化ができる。さらに、単位セル間の両端電圧のバラツキの原因もなくすことができる。

本発明の均等化装置の一実施形態を示すブロック図である。 図１に示す均等化装置を構成する均等化実施部の詳細を示す回路図である。 図２に示す均等化実施部の動作を説明するための概略回路図である。 図２に示すレベルシフト回路の詳細を説明するための回路図である。 図１に示す均等化装置を構成するマイコンの処理手順を示すフローチャートである。 他の実施形態における均等化実施部の動作を説明するための概略回路図である。

以下、本発明の均等化装置について図１及び図２を参照して説明する。図１は、本発明の均等化装置の一実施形態を示すブロック図である。図２は、図１に示す均等化装置の詳細を示す回路図である。同図に示すように、均等化装置１は、高圧バッテリＢＨを構成する互いに直列に接続されたｎ（ｎ≧３）個の単位セルＣＬ１〜ＣＬｎの両端電圧を均等化する装置である。上記単位セルＣＬ１〜ＣＬｎは、本実施形態では１つの二次電池から構成されているが、複数の二次電池から構成されていてもよい。上記高圧バッテリＢＨは、例えば、エンジンと電動モータ（何れも図示せず）を走行駆動源として併用するハイブリッド電気自動車において前記電動モータの電源として用いられ、その両端には、上記電動モータが必要に応じて負荷として接続されると共に、オルタネータ等（図示せず）が必要に応じて充電器として接続される。

図１に示すように、均等化装置１は、ｎ（ｎ≧３）個の単位セルＣＬ１〜ＣＬｎの均等化を実施する均等化実施部２と、この均等化実施部２を制御するスイッチ制御手段としてのマイコン３と、を備えている。図２に示すように、均等化実施部２は、ｎ−１（＝ｍ）個の充電コンデンサＣ１〜Ｃｎ−１と、充電コンデンサＣｐ（ｐは１≦ｐ≦ｎ−１を満たす任意の整数）の両極が２（＝ｎ−ｍ＋１）個の隣接する単位セルＣＬｐ及びＣＬｐ＋１に順次接続されるように設けられたｎ（＝ｍ＋１）個の電界効果トランジスタ（以下ＦＥＴ）対５１〜５ｎ（＝スイッチ素子対、切替スイッチ部）と、レベルシフト回路６１〜６ｎ、７１〜７ｎと、を備えている。上記各充電コンデンサＣ１〜Ｃｎ−１が接続される２個の単位セルの最下位は互いに異なる単位セルである。

上記ｎ個のＦＥＴ対５１〜５ｎは、各単位セルＣＬ１〜ＣＬｎの両端に接続される。ＦＥＴ対５１〜５ｎは各々、互いに直列接続された２つのＦＥＴＱ１及びＱ２（請求項中のスイッチ素子、半導体スイッチに相当）から構成される。これらＦＥＴＱ１及びＱ２のうちマイナス側のＦＥＴＱ１はＮチャンネル、プラス側のＦＥＴＱ２はＰチャンネルである。また、これらＦＥＴＱ１及びＱ２は、ドレイン同士が互いに接続されていて、ＦＥＴＱ１のソースが抵抗Ｒ００１〜Ｒ００ｎを介して単位セルＣＬ１〜ＣＬｎのマイナス側に接続され、ＦＥＴＱ２のソースが抵抗Ｒ００２〜Ｒ００ｎ＋１を介して単位セルＣＬ１〜ＣＬｎのプラス側に接続されている。

上記充電コンデンサＣ１は、隣り合う単位セルＣＬ１及びＣＬ２の一方である単位セルＣＬ１の両端に接続されたＦＥＴ対５１を構成するＦＥＴＱ１及びＱ２の接続点と、他方である単位セルＣＬ２の両端に接続されたＦＥＴ対５２を構成するＦＥＴＱ１及びＱ２の接続点と、の間に接続されている。他の任意の充電コンデンサＣｐも同様に、隣り合う単位セルＣＬｐ及びＣＬｐ＋１の一方である単位セルＣＬｐの両端に接続されたＦＥＴ対５ｐを構成するＦＥＴＱ１及びＱ２の接続点と、他方である単位セルＣＬｐ＋１の両端に接続されたＦＥＴ対５ｐ＋１を構成するＦＥＴＱ１及びＱ２の接続点と、の間に接続されている。これら充電コンデンサＣ１〜Ｃｎ−１は、抵抗Ｒ０１１〜抵抗Ｒ０１ｎを介して上記接続点に接続されている。

上述したｎ個のＦＥＴ対５１〜５ｎのＦＥＴＱ１は、そのゲート（制御端子）が後述するレベルシフト回路６１〜６ｎを介した後、互いに共通接続され、マイコン３に接続されている。また、上述したｎ個のＦＥＴ対５１〜５ｎのＦＥＴＱ２は、そのゲートが後述するレベルシフト回路７１〜７ｎを介した後、互いに共通接続され、マイコン３に接続されている。

以上の構成によれば、全てのＦＥＴ対５１〜５ｎのＦＥＴＱ１がオンし、ＦＥＴＱ２がオフすると、図３（Ａ）に示すように、任意の充電コンデンサＣｐは、互いに隣り合う単位セルＣＬｐ及びＣＬｐ＋１のうちマイナス側の単位セルＣＬｐに接続される。一方、全てのＦＥＴ対５１〜５ｎのＦＥＴＱ１がオフし、ＦＥＴＱ２がオンすると、図３（Ｂ）に示すように、充電コンデンサＣｐは、互いに隣り合う単位セルＣＬｐ及びＣＬｐ＋１のうちプラス側の単位セルＣＬｐ＋１に接続される。即ち、ＦＥＴＱ１、ＦＥＴＱ２のオンを交互にすることにより、充電コンデンサＣｐはそれぞれ互いに隣り合う単位セルＣＬｐ及びＣＬｐ＋１の一方と他方との間で交互に接続される。

上記レベルシフト回路６１〜６ｎは、ｎ個設けられている。図２及び図４に示すように、上記レベルシフト回路６１〜６ｎはそれぞれ、ＮＰＮ型のトランジスタＴｒ１と、ＰＮＰ型のトランジスタＴｒ２１及びＮＰＮ型のトランジスタＴｒ２２と、から構成されている。任意のレベルシフト回路６ｐについて代表して説明すると、トランジスタＴｒ１は、そのコレクタが分圧抵抗Ｒ１４、Ｒ１３を介して単位セルＣＬ１〜ＣＬｎとは別電源Ｖｐ（図４参照）のプラス側に接続され、エミッタがマイコン３のグランドＧＮＤ０に接続されている。なお、各レベルシフト回路６１〜６ｎの分圧抵抗Ｒ１４、Ｒ１３は互いに異なる抵抗値に設定されている。また、トランジスタＴｒ１は、そのエミッタ−ベース間が抵抗Ｒ１２を介して接続され、ベースが抵抗Ｒ１１を介してマイコン３に接続されている。そして、各レベルシフト回路６１〜６ｎのトランジスタＴｒ１のベースは、互いに共通接続されて、マイコン３に接続されている。

トランジスタＴｒ２１及びＴｒ２２は、プッシュプル回路を構成し、互いのエミッタが共通接続されると共にベースが分圧抵抗Ｒ１３及びＲ１４の接続点に共通接続されている。トランジスタＴｒ２１は、そのコレクタが単位セルＣＬｐのマイナス側の電圧ＧＮＤｐ−１に接続され、そのエミッタ−コレクタ間が抵抗Ｒ１６、抵抗Ｒ１７及びダイオードＤｐを介して互いに接続されている。トランジスタＴｒ２２は、そのコレクタが抵抗Ｒ１５を介して別電源Ｖｐのプラス側に接続されている。これらトランジスタＴｒ２１及びＴｒ２２の共通接続されたエミッタは、抵抗Ｒ１６を介してトランジスタＱ１のゲートに接続されている。また、上記別電源Ｖｐはｎ個設けられ、上記別電源Ｖｐのマイナス側は、単位セルＣＬｐのマイナス側の電圧ＧＮＤｐ−１に接続されている。上記別電源Ｖｐとしてはその両端電圧が単位セルＣＬｐの両端電圧とほぼ同じものを用いているため、別電源Ｖｐのプラス側の電位は単位セルＣＬｐのプラス側の電圧ＶＣＣｐとほぼ同じになる。

次に、上記レベルシフト回路６１〜６ｎの動作について説明する。代表として任意のレベルシフト回路６ｐについて考えてみる。抵抗Ｒ１１を介してトランジスタＴｒ１のベースにマイコン３からＨレベル（例えば５Ｖ）の信号が供給されると、トランジスタＴｒ１がオンする。トランジスタＴｒ１がオンすると、電圧ＶＣＣｐ−グランドＧＮＤ０間の電圧を抵抗Ｒ１４及び抵抗Ｒ１３で分圧した電圧がトランジスタＴｒ２１及びＴｒ２２のベースに供給されて、トランジスタＴｒ２１及びＴｒ２２のベースがエミッタよりも下がる。結果、トランジスタＴｒ２１がオンすると共にトランジスタＴｒ２２がオフする。これにより、ＦＥＴＱ１のゲートにはグランドＧＮＤｐ−１が入力され、ソース電圧ＧＮＤｐ−１との差がないため、ＦＥＴＱ１がオフする。

一方、抵抗Ｒ１１を介してトランジスタＴｒ１のベースに例えば０Ｖの電圧を供給すると、トランジスタＴｒ１がオフする。トランジスタＴｒ１がオフすると、電圧ＶＣＣｐがトランジスタＴｒ２１及びＴｒ２２のベースに供給されて、トランジスタＴｒ２１及びＴｒ２２のベースがエミッタよりも上がる。結果、トランジスタＴｒ２１がオフすると共にトランジスタＴｒ２２がオンする。これにより、ＦＥＴＱ１のゲートに電圧ＶＣＣｐ−グランドＧＮＤｐ−１間の電圧を抵抗Ｒ１４〜Ｒ１７で分圧した電圧が入力される。この分圧電圧は電圧ＶＣＣｐと近い値になるように抵抗Ｒ１４〜Ｒ１７の値が設定されているため、ソース電圧ＧＮＤｐ−１より高くなりＦＥＴＱ１がオンする。即ち、レベルシフト回路６ｐは、後述するマイコン３から出力される信号レベルを単位セルＣＬｐのマイナス電圧ＧＮＤｐ−１とプラス電圧ＶＣＣｐとの間の電圧にレベルシフトして、ＦＥＴＱ１のゲートに供給している。

上記レベルシフト回路７１〜７ｎは、ｎ個設けられている。図２及び図４に示すように、上記レベルシフト回路７１〜７ｎはそれぞれ、ＮＰＮ型のトランジスタＴｒ３と、ＰＮＰ型のトランジスタＴｒ４１及びＮＰＮ型のトランジスタＴｒ４２と、から構成されている。任意のレベルシフト回路７ｐについて代表して説明すると、トランジスタＴｒ３は、そのコレクタが分圧抵抗Ｒ２３及びＲ２４を介して別電源Ｖｐのプラス側にそれぞれ接続され、エミッタがマイコン３のグランドＧＮＤ０に接続されている。また、トランジスタＴｒ３は、そのエミッタ−ベース間が抵抗Ｒ２２を介して接続され、ベースが抵抗Ｒ２１を介してマイコン３に接続されている。そして、各レベルシフト回路７１〜７ｎのトランジスタＴｒ３のベースは、互いに共通接続されて、マイコン３に接続されている。

トランジスタＴｒ４１及びＴｒ４２は、プッシュプル回路を構成し、互いのエミッタが共通接続されると共に互いびベースが分圧抵抗Ｒ２３及びＲ２４の接続点に共通接続されている。上記トランジスタＴｒ４１は、そのコレクタが単位セルＣＬｐのマイナス側の電圧ＧＮＤｐ−１に接続されている。トランジスタＴｒ４１は、そのコレクタが抵抗Ｒ２５を介して別電源Ｖｐのプラス側に接続されると共に、そのエミッタ−コレクタ間が抵抗Ｒ２５、Ｒ２６及びＲ２７を介して互いに接続されている。これらトランジスタＴｒ４１及びＴｒ４２の共通接続されたエミッタは、抵抗Ｒ２７を介してトランジスタＱ２のゲートに接続されている。

次に、上記レベルシフト回路７１〜７ｎの動作について説明する。代表として任意のレベルシフト回路７ｐについて考えてみる。抵抗Ｒ２１を介してトランジスタＴｒ３のベースに例えば５Ｖの電圧を供給すると、トランジスタＴｒ３がオンする。トランジスタＴｒ３がオンすると、電圧ＶＣＣｐ−グランドＧＮＤ０間の電圧を抵抗Ｒ２４及び抵抗Ｒ２３で分圧した電圧がトランジスタＴｒ４１及びＴｒ４２のベースに供給されて、トランジスタＴｒ４１及びＴｒ４２のベースがエミッタよりも下がる。結果、トランジスタＴｒ４１がオンすると共にトランジスタＴｒ４２がオフする。これにより、ＦＥＴＱ２のゲートには電圧ＶＣＣｐ−グランドＧＮＤｐ−１間の電圧を抵抗Ｒ２６及びＲ２７で分圧した電圧が入力される。この分圧電圧はグランドＧＮＤｐ−１と近い値になるように抵抗Ｒ２６及びＲ２７の値が設定されているため、ソース電圧ＶＣＣｐと差ができ、ＦＥＴＱ２がオンする。

一方、抵抗Ｒ２１を介してトランジスタＴｒ３のベースに例えば０Ｖの電圧を供給すると、トランジスタＴｒ３がオフする。トランジスタＴｒ３がオフすると、電圧ＶＣＣｐがトランジスタＴｒ４１及びＴｒ４２のベースに供給されて、トランジスタＴｒ４１及びＴｒ４２のベースがエミッタよりも上がる。結果、トランジスタＴｒ４１がオフすると共にトランジスタＴｒ４２がオンする。これにより、ＦＥＴＱ２のゲートに電圧ＶＣＣｐが入力される。このため、ソース電圧ＶＣＣｐと差がなくなり、ＦＥＴＱ２がオフする。即ち、レベルシフト回路７ｐは、後述するマイコン３から出力される信号レベルを単位セルＣＬｐのマイナス電圧ＧＮＤｐ−１とプラス電圧ＶＣＣｐとの間の電圧にレベルシフトして、ＦＥＴＱ２のゲートに供給している。

上記マイコン３は、周知のマイクロコンピュータから構成され、高圧バッテリＢＨとは別の電源８から電源供給を受けて動作する。このマイコン３のグランドＧＮＤ０は、高圧バッテリＢＨのグランドＧＮＤ０に接続されている。

次に、上述した構成の均等化装置１の動作について図５を参照して説明する。マイコン３は、自ら均等化が必要と判断した場合や、イグニッションスイッチのオン又はオフなどのトリガに応じて図示しない上位から均等化命令が出力されると（ステップＳ１でＹ）、共通接続されたＦＥＴＱ１のゲート、ＦＥＴＱ２のゲートに互いに同じ位相の例えばＨレベル５Ｖ、Ｌレベル０Ｖのパルス信号を出力して均等化を開始する（ステップＳ２）。このパルス信号が、各レベルシフト回路６１〜６ｎ、７１〜７ｎでレベルシフトされてオン信号としてＦＥＴＱ１及びＱ２のゲートに交互に供給され、ＦＥＴＱ１及びＱ２が交互にオンする。ＦＥＴＱ１及びＱ２が交互にオンされると、図３（Ａ）及び（Ｂ）に示すようにコンデンサＣＬｐが互いに隣り合う単位セルＣＬｐ及びＣＬｐ＋１の一方と他方との間で交互に接続されて、単位セルＣＬ１〜ＣＬｎが均等化される。

その後、マイコン３は、例えば自ら均等化停止と判断した場合や、均等化を開始してから所定時間経過するなどのトリガにより、上位から均等化停止命令が出力されると（ステップＳ３でＹ）、パルス信号の出力を停止して均等化を停止した後（ステップＳ４）、処理を終了する。

上述した均等化装置１によれば、マイコン３が、ｎ個のＦＥＴ対５１〜５ｎを構成する２つのＦＥＴＱ１及びＱ２を交互にオンして、各充電コンデンサＣｐを互いに隣り合う単位セルＣＬｐ及びＣＬｐ＋１の一方と他方との間で交互に接続するので、ｎ−１個の充電コンデンサＣ１〜Ｃｎ−１を用いて容量の大きい単位セルから容量の小さい単位セルに電荷を移すことができ、高精度に均等化できる。また、複数の充電コンデンサＣ１〜Ｃｎ−１を用いて電荷を移動させているため、迅速に均等化できる。さらに、電圧検出しなくても均等化できるので、車両が走行中や停車中（イグニッションスイッチがオンのとき）でも均等化を実施することができる。

また、上述した均等化装置１によれば、マイコン３が、共通接続されたＦＥＴＱ１のゲートと、共通接続されたＦＥＴＱ２のゲートと、に交互にオン信号を出力して、ＦＥＴ対５１〜５ｎを構成する２つのＦＥＴＱ１及びＱ２を交互にオンさせるので、マイコン３とｎ個のＦＥＴ対５１〜５ｎとの間を少なくとも２本の信号線で接続することができ、構成が簡単となる。

また、上述した均等化装置１によれば、レベルシフト回路６１〜６ｎ、７１〜７ｎを設けることにより、互いに直列接続された単位セルＣＬ１〜ＣＬｎに接続されたＦＥＴＱ１及びＱ２のオンオフを制御できる。また、レベルシフト回路６１〜６ｎ、７１〜７ｎをプッシュプル回路を構成するトランジスタＴｒ２１及びＴｒ２２、トランジスタＴｒ４１及びＴｒ４２で構成することにより、高速なスイッチング周波数の設定が可能となる。

また、上述した均等化装置１によれば、マイコン３が、単位セルＣＬ１〜ＣＬｎとは別電源８から電源供給を受けて動作する。また、レベルシフト回路６１〜６ｎ、７１〜７ｎが各々、単位セルＣＬ１〜ＣＬｎとは別のｎ個の別電源Ｖ１〜Ｖｎからの電源供給を受けて動作するので、マイコン３やレベルシフト回路６１〜６ｎ、７１〜７ｎを駆動するために単位セルＣＬ１〜ＣＬｎからの電源の持ち出しがなく、単位セルＣＬ１〜ＣＬｎの容量を無駄にすることなく均等化ができる。さらに、単位セルＣＬ１〜ＣＬｎ間の両端電圧のバラツキの原因もなくすことができる。

なお、上述した実施形態によれば、ｎ−１個の充電コンデンサＣ１〜Ｃｎ−１を用いて均等化を行っていたが、本発明はこれに限ったものではない。充電コンデンサの数ｍとしては、２≦ｍ≦ｎ−１であればよい。例えば、ｎ−２個の充電コンデンサＣ１〜Ｃｎ−２で均等化した場合について図６を参照して説明する。

このとき、図６（Ａ）〜（Ｃ）に示すように、任意の充電コンデンサＣｐの両極が３個の隣接する単位セルＣＬｐ、ＣＬｐ＋１、ＣＬｐ＋２に順次接続されるように図示しない切替スイッチ部を設ける。そして、マイコン３は、充電コンデンサＣｐの両極が３個の隣接する単位セルＣＬｐ、ＣＬｐ＋１、ＣＬｐ＋２の下位から上位又は上位から下位に向かって順次接続されるように図示しない切替スイッチ部をオンオフする。同様に、例えばｍ個の充電コンデンサＣ１〜Ｃｍで均等化する場合は、任意の充電コンデンサＣｐの両端が（ｎ−ｍ＋１）個の隣接する単位セルＣＬｐ〜ＣＬｐ＋（ｎ−ｍ＋１）の下位から上位又は上位から下位に向かって順次接続されるように図示しない切替スイッチ部を設け、マイコン３により充電コンデンサｐの両極が（ｎ−ｍ＋１）個の隣接する単位セルＣＬｐ〜ＣＬｐ＋（ｎ−ｍ＋１）の下位から上位又は上位から下位に向かって順次接続されるように切替スイッチ部をオンオフする。このとき、各充電コンデンサＣ１〜Ｃｍが接続される（ｎ−ｍ＋１）個の単位セルの最下位は互いに異なる単位セルである。

また、上述した実施形態によれば、スイッチ素子としてＦＥＴＱ１及びＦＥＴＱ２を用いていたが、本発明はこれに限ったものではない。スイッチ素子としては、例えばフォトスイッチなどが考えられ、フォトスイッチを用いた場合はレベルシフト回路６１〜６ｎ、７１〜７ｎは必要ない。

また、上述した実施形態によれば、マイコン３と各ＦＥＴ対５１〜５ｎのＦＥＴＱ１及びＱ２との間は二本の信号線で接続されていたが、本発明はこれに限ったものではない。さらに、ＦＥＴＱ１のゲートとＦＥＴＱ２のゲートとを共通接続して、一本の信号線で接続するようにしてもよい。

また、上述した実施形態によれば、ＦＥＴＱ１及びＦＥＴＱ２は、同時にオンオフを切り替えていたが、本発明はこれに限ったものではない。同時にＦＥＴＱ１及びＱ２のオンオフを切り替えると、単位セルＣＬ１〜ＣＬｎがショートしてうまく動作しない場合があるため、ＦＥＴＱ１のオンからオフの切り替えに少し遅延して、ＦＥＴＱ２をオフからオンに切り替えるようにし、ＦＥＴＱ２のオンからオフの切り替えに少し遅延して、ＦＥＴＱ１をオフからオンに切り替えるようにしてもよい。遅延を設けるには、制御ソフト上で遅延させる方法と、ハード設計で遅延させる方法と、がある。制御ソフト上で遅延させる方法は、マイコン３から出力する信号を遅延させる。ハード設計で遅延させる方法は、マイコン３から引き出される信号ラインにコンデンサを設置することが考えられる。例えば、図２のＦＥＴＱ１、Ｑ２のうち遅延させたい方のゲート手前にコンデンサを接続するなどが考えられる。

また、上述した実施形態によれば、レベルシフト回路６１〜６ｎ、７１〜７ｎが各々、単位セルＣＬ１〜ＣＬｎとは別のｎ個の別電源Ｖ１〜Ｖｎからの電源供給を受けて動作していたが、本発明はこれに限ったものではない。単位セルＣＬ１〜ＣＬｎからの電源供給を受けて動作するようにしてもよい。

また、前述した実施形態は本発明の代表的な形態を示したに過ぎず、本発明は、実施形態に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。

１ 均等化装置
３ マイコン（スイッチ制御手段）
８ 別電源
５１〜５ｎ ＦＥＴ対（スイッチ素子対、切替スイッチ部）
６１〜６ｎ レベルシフト回路
７１〜７ｎ レベルシフト回路
Ｃ１〜Ｃｎ 充電コンデンサ
ＣＬ１〜ＣＬｎ 単位セル
Ｑ１ ＦＥＴ（スイッチ素子、半導体スイッチ）
Ｑ２ ＦＥＴ（スイッチ素子、半導体スイッチ）

Claims (4)

1. 互いに直列接続されたｎ個（ｎ≧３）以上の単位セルの両端電圧を均等化する均等化装置において、
   ｍ個（２≦ｍ≦ｎ−１）の充電コンデンサと、
   前記各充電コンデンサの両極が（ｎ−ｍ＋１）個の隣接する単位セルに順次接続されるように設けられた（ｍ＋１）個の切替スイッチ部と、
   前記各充電コンデンサの両極が（ｎ−ｍ＋１）個の隣接する単位セルの下位から上位又は上位から下位に向かって順次繰返し接続されるように前記切替スイッチ部をオンオフするスイッチ制御手段と、を備え、
   前記各充電コンデンサが接続される前記（ｎ−ｍ＋１）個の単位セルの最下位は互いに異なる単位セルであり、
   前記切替スイッチ部が、前記各単位セルの両端に接続される半導体スイッチから構成され、
   前記各半導体スイッチの制御端子と、前記スイッチ制御手段と、の間に設けられ、前記スイッチ制御手段から出力されるオン信号の信号レベルを当該半導体スイッチが接続される前記単位セルのマイナス電圧とプラス電圧との間の電圧にレベルシフトする複数のレベルシフト回路をさらに備え、
   前記レベルシフト回路は、前記単位セルとは別電源からの電源供給を受けて動作する
   ことを特徴とする均等化装置。
2. ｍ＝ｎ−１であり、
   前記切替スイッチ部が、前記各単位セルの両端に接続されると共に互いに直列接続された２つのスイッチ素子から成るスイッチ素子対から構成され、
   前記充電コンデンサが、互いに隣り合う前記単位セルのうち一方の両端に接続された前記スイッチ素子対を構成する２つのスイッチ素子の接続点と、他方の両端に接続された前記スイッチ素子対を構成する２つのスイッチ素子の接続点と、の間に各々接続され、
   前記スイッチ制御手段が、前記複数のスイッチ素子対を構成する２つのスイッチ素子を交互にオンして、前記各充電コンデンサを前記互いに隣り合う単位セルの一方と他方との間で交互に接続する
   ことを特徴とする請求項１に記載の均等化装置。
3. 前記複数のスイッチ素子対を構成する２つのスイッチ素子のうちプラス側の制御端子同士が互いに共通接続され、マイナス側の制御端子同士が互いに共通接続され、
   前記スイッチ制御手段が、前記共通接続されたプラス側の制御端子と、前記共通接続されたマイナス側の制御端子と、に交互にオン信号を出力して、前記スイッチ素子対を構成する２つのスイッチ素子を交互にオンさせる
   ことを特徴とする請求項２に記載の均等化装置。
4. 前記スイッチ制御手段が、前記単位セルとは別電源からの電源供給を受けて動作する
   ことを特徴とする請求項１〜３何れか１項に記載の均等化装置。

Images