JP5936037B2 - 均等化装置 - Google Patents

Description

本発明は、均等化装置に係り、特に、互いに直列接続された複数の単位セルの両端電圧を均等化する均等化装置に関するものである。

近年、エンジンと電動モータとを併用して走行するハイブリッド自動車（以下ＨＥＶ）が普及してきている。このＨＥＶは、上記エンジン始動用の１２Ｖ程度の低圧バッテリと、上記電動モータ駆動用の組電池としての高圧バッテリと、の２種類のバッテリを備えている。上述した高圧バッテリは、ニッケル−水素電池やリチウム電池といった二次電池を単位セルとして、この単位セルを複数直列接続して高電圧を得ている。

上述した高圧バッテリは充放電を繰り返すうちに各単位セルの両端電圧、即ち充電状態（ＳＯＣ）にばらつきが生じる。バッテリの充放電にあたっては、各単位セルの耐久性や安全確保の観点より、ＳＯＣ（又は両端電圧）の最も高い単位セルが設定上限ＳＯＣ（又は上限両端電圧値）に到達した時点で充電を禁止し、ＳＯＣ（又は両端電圧）の最も低い単位セルが設定下限ＳＯＣ（又は下限両端電圧値）に到達した時点で放電を禁止する必要がある。従って、各単位セルにＳＯＣのバラツキが生じると、実質上、バッテリの使用可能容量が減少することになる。このため、ＨＥＶにおいては、登坂時にガソリンに対してバッテリエネルギーを補充したり、降坂時にバッテリにエネルギーを回生したりする、いわゆるアシスト・回生が不十分となり、実車動力性能や燃費を低下させることになる。そこで、各単位セルを充電又は放電して各単位セルの両端電圧を均等化する均等化装置が提案されている（例えば特許文献１）。

特許文献１に記載されている均等化装置は、各単位セルの両端電圧をそれぞれ求めて、両端電圧の高い単位セルを抵抗によって放電することで、最も低い両端電圧に均等化していた。このような放電式の均等化装置では、単位セルの容量を放電してしまうため、単位セルの容量を無駄にしていた。また、均等化の実施判定は、検出した単位セルの両端電圧に基づいている。そのため、均等化の実力は、単位セルの両端電圧の検出精度に依存してしまい、均等化の高精度化が難しい、という問題があった。また、単位セルの両端電圧が安定している車両の停車中（イグニッションがオフのとき）のみでしか均等化を実施することができない、という問題があった。

そこで、１つのコンデンサを周期的に各単位セルの両端に順次接続することで、コンデンサを介して両端電圧の高い単位セルから両端電圧の低い単位セルに電荷を移動するチャージポンプ式の均等化装置も提案されている（特許文献２）。しかしながら、特許文献２の均等化装置は、単位セルの両端にコンデンサを接続するための第１半導体スイッチのオンオフ駆動を単位セルからの電源で行っているため、これが単位セルの両端電圧のバラツキの原因となっている、という問題があった。

そこで、本発明者は、図８に示すように、単位セルとは別の別電源を設けてその別電源により第１半導体スイッチのオンオフ駆動を行うことを考えた。同図に示すように、均等化装置１は、充電コンデンサＣと、互いに直列接続された単位セル毎に設けられた第１半導体スイッチとしての電界効果トランジスタ（以下ＦＥＴ）Ｑ１及びＱ２と、複数の別電源と、複数のレベルシフト回路と、を備えている。これらＦＥＴＱ１及びＱ２、複数の別電源、複数のレベルシフト回路は、各単位セル毎に設けられているため、以下、任意の単位セルＣＬｐに対応して設けられたＦＥＴＱ１及びＱ２、別電源Ｖｐ、レベルシフト回路６ｐ、７ｐを代表して説明する。

上記ＦＥＴＱ１及びＱ２は、互いに直列接続され、単位セルＣＬｐの両端に各々設けられている。上記別電源Ｖｐは、そのマイナス極が単位セルＣＬｐのマイナス極ＧＮＤｐに接続されている。レベルシフト回路６ｐは、別電源Ｖｐの両極間に互いに直列接続された第２半導体スイッチとしてのトランジスタＴｒ２１及びＴｒ２２から構成される。

また、上記別電源Ｖｐのプラス側−最下位の単位セルＣＬ１のマイナス電位ＧＮＤ０間には、分圧抵抗Ｒ１３、Ｒ１４及びトランジスタＴｒ１が互いに直列接続され、分圧抵抗Ｒ１３、Ｒ１４間の接続点がトランジスタＴｒ２１及びＴｒ２２のベースに接続されている。トランジスタＴｒ１のベースは、図示しないマイコンに接続されて、マイコンがトランジスタＴｒ１のオンオフを制御する。以上の構成によれば、トランジスタＴｒ１をオンすると、トランジスタＴｒ２１がオンすると共にトランジスタＴｒ２２がオフし、ＦＥＴＱ１がオフする。一方、トランジスタＴｒ１をオフすると、トランジスタＴ２１がオフすると共にトランジスタＴｒ２２がオンし、ＦＥＴＱ１がオンする。

上記レベルシフト回路７ｐ、別電源Ｖｐの両極間に互いに直列接続された第２半導体スイッチとしてのトランジスタＴｒ４１及びＴｒ４２から構成される。また、上記別電源Ｖｐのプラス側−最下位の単位セルＣＬ１のマイナス電位ＧＮＤ０間には、分圧抵抗Ｒ２３、Ｒ２４及びトランジスタＴｒ２が互いに直列接続され、分圧抵抗Ｒ２３、Ｒ２４間の接続点がトランジスタＴｒ４１及びＴｒ４２のベースに接続されている。トランジスタＴｒ２のベースは、図示しないマイコンに接続されて、マイコンがトランジスタＴｒ２のオンオフを制御する。以上の構成によれば、トランジスタＴｒ２をオンすると、トランジスタＴｒ４１がオンすると共にトランジスタＴｒ４２がオフし、ＦＥＴＱ２がオンする。一方、トランジスタＴｒ２をオフすると、トランジスタＴ４１がオフすると共にトランジスタＴｒ４２がオンし、ＦＥＴＱ２がオフする。

上述した均等化装置１では、別電源Ｖｐを用いることによりＦＥＴＱ１及びＱ２の駆動に用いられる単位セルの消費を小さくすることはできるが、１００％単位セルからの消費がゼロになるわけではない。即ち、上述したマイコンのグランドは、電圧安定化のため、最下位の単位セルＣＬ１のマイナス電位ＧＮＤ０に接続されている。このマイコンによりトランジスタＴｒ１及びＴｒ２のオンオフを制御できるようにするため、トランジスタＴｒ１及びＴｒ２のエミッタはマイナス電位ＧＮＤ０に接続する必要がある。このため、図８に示すように、単位セルからの漏れ電流Ｉが生じる。そして、この漏れ電流Ｉが単位セルのバラツキの原因となってしまう、という問題があった。

特開２０１０−２６３７３３号公報 特開平１０−２２５００５号公報

そこで、本発明は、漏れ電流をなくすことにより、確実に単位セルの両端電圧の均等化を図ることができる均等化装置を提供することを課題とする。

上述した課題を解決するための請求項１記載の発明は、 充電コンデンサと、互いに直列接続された複数の単位セルの両端に前記充電コンデンサを順次接続して前記単位セルの両端電圧を均等化するために前記単位セルの両端に各々設けられた一対の第１半導体スイッチと、を備えた均等化装置において、前記単位セルとは別に前記単位セル毎に１つ設けられ前記各単位セルの一方極に接続された複数の別電源と、前記第１半導体スイッチ毎に設けられたレベルシフト回路であって、当該第１半導体スイッチが設けられた単位セルに接続された前記別電源の両極間に設けられた第２半導体スイッチから構成され、前記第２半導体スイッチのオンオフによって前記別電源の両極電位間から成るオンオフ信号を前記第１半導体スイッチの制御端子に出力する一対のレベルシフト回路と、前記別電源の両極間にそれぞれ設けられた複数の光スイッチと、を備え、前記光スイッチの一端が前記第２半導体スイッチの制御端子に接続されていることを特徴とする均等化装置に存する。

請求項２記載の発明は、前記レベルシフト回路は、互いに極性が異なり、直列接続された一対の第２半導体スイッチから構成されていることを特徴とする請求項１に記載の均等化装置に存する。

請求項３記載の発明は、前記単位セルは、ｎ個（ｎ≧３）以上設けられ、前記充電コンデンサは、ｍ個（２≦ｍ≦ｎ−１）設けられ、前記第１半導体スイッチは、前記各充電コンデンサの両極が（ｎ−ｍ＋１）個の隣接する単位セルに順次接続されるように設けられ、前記各充電コンデンサの両極が（ｎ−ｍ＋１）個の隣接する単位セルの下位から上位又は上位から下位に向かって順次繰返し接続されるように前記第１半導体スイッチをオンオフするスイッチ制御手段と、を備え、前記各充電コンデンサが接続される前記（ｎ−ｍ＋１）個の単位セルの最下位は互いに異なる単位セルであることを特徴とする請求項１又は２に記載の均等化装置に存する。

請求項４記載の発明は、ｍ＝ｎ−１であり、前記各単位セルの両端には、前記一対の第１半導体スイッチが互いに直列接続され、前記充電コンデンサが、互いに隣り合う前記単位セルのうち一方の両端に各々接続された前記一対の第１半導体スイッチ素子の接続点と、他方の両端に接続された前記一対の第１半導体スイッチ素子の接続点と、の間に各々接続され、前記スイッチ制御手段が、前記一対の第１半導体スイッチを交互にオンして、前記各充電コンデンサを前記互いに隣り合う単位セルの一方と他方との間で交互に接続し、前記一対の第１半導体スイッチのうち一方に対応して設けられた前記レベルシフト回路に接続される前記光スイッチの発光素子を互いに直列接続し、前記一対の第１半導体スイッチのうち他方に対応して設けられた前記レベルシフト回路に接続される前記光スイッチの発光素子を直列接続することを特徴とする請求項３に記載の均等化装置に存する。

以上説明したように請求項１及び２記載の発明によれば、各単位セルの一方極に接続された複数の別電源の両極間に光スイッチを設け、光スイッチの一端が第２半導体スイッチの制御端子に接続されているので、漏れ電流が流れる経路がなくなり、確実に単位セルの両端電圧の均等化を図ることができる。

請求項３記載の発明によれば、スイッチ制御手段が、充電コンデンサの両極が（ｎ−ｍ＋１）個の隣接する単位セルの下位から上位又は上位から下位に向かって順次接続されるように切替スイッチ群をオンオフするので、電圧検出しなくても充電コンデンサを用いて容量の大きい単位セルから容量の小さい単位セルに電荷を移すことができ、高精度に均等化できる。また、複数の充電コンデンサを用いて電荷を移動させているため、迅速に均等化できる。さらに、電圧検出しなくても均等化できるので、車両が走行中や停止中（イグニッションスイッチがオンのとき）でも均等化を実施することができる。

請求項４記載の発明によれば、スイッチ制御手段と複数の光スイッチとの間を少なくとも２本の信号線で接続することができ、構成が簡単となる。

本発明の均等化装置の一実施形態を示すブロック図である。 図１に示す均等化装置を構成する均等化実施部の詳細を示す回路図である。 図２に示す均等化実施部の動作を説明するための概略回路図である。 図２に示すレベルシフト回路の詳細を説明するための回路図である。 図１に示す均等化装置を構成するマイコンの処理手順を示すフローチャートである。 他の実施形態における均等化実施部を示す回路図である。 他の実施形態における均等化実施部の動作を説明するための概略回路図である。 従来の均等化装置の問題点を説明するための回路図である。

以下、本発明の均等化装置について図１及び図２を参照して説明する。図１は、本発明の均等化装置の一実施形態を示すブロック図である。図２は、図１に示す均等化装置の詳細を示す回路図である。同図に示すように、均等化装置１は、高圧バッテリＢＨを構成する互いに直列に接続されたｎ（ｎ≧３）個の単位セルＣＬ１〜ＣＬｎの両端電圧を均等化する装置である。上記単位セルＣＬ１〜ＣＬｎは、本実施形態では１つの二次電池から構成されているが、複数の二次電池から構成されていてもよい。上記高圧バッテリＢＨは、例えば、エンジンと電動モータ（何れも図示せず）を走行駆動源として併用するハイブリッド電気自動車において前記電動モータの電源として用いられ、その両端には、上記電動モータが必要に応じて負荷として接続されると共に、オルタネータ等（図示せず）が必要に応じて充電器として接続される。

図１に示すように、均等化装置１は、ｎ（ｎ≧３）個の単位セルＣＬ１〜ＣＬｎの均等化を実施する均等化実施部２と、この均等化実施部２を制御するスイッチ制御手段としてのマイコン３と、を備えている。図２に示すように、均等化実施部２は、ｎ−１（＝ｍ）個の充電コンデンサＣ１〜Ｃｎ−１と、充電コンデンサＣｐ（ｐは１≦ｐ≦ｎ−１を満たす任意の整数）の両極が２（＝ｎ−ｍ＋１）個の隣接する単位セルＣＬｐ及びＣＬｐ＋１に順次接続されるように設けられたｎ（＝ｍ＋１）個の電界効果トランジスタ（以下ＦＥＴ）対５１〜５ｎ（＝一対の第１半導体スイッチ）と、単位セルＣＬ１〜ＣＬｎとは別に設けられ各単位セルＣＬ１〜ＣＬｎのマイナス極に接続された複数の別電源（図示せず）と、レベルシフト回路６１〜６ｎ、７１〜７ｎと、フォトカプラ８１〜８ｎ、９１〜９ｎと、トランジスタＴｒ１及びＴｒ２と、を備えている。上記各充電コンデンサＣ１〜Ｃｎ−１が接続される２個の単位セルの最下位は互いに異なる単位セルである。

上記ｎ個のＦＥＴ対５１〜５ｎは、各単位セルＣＬ１〜ＣＬｎの両端に接続される。ＦＥＴ対５１〜５ｎは各々、互いに直列接続された２つのＦＥＴＱ１及びＱ２（請求項中の第１半導体スイッチに相当）から構成される。これらＦＥＴＱ１及びＱ２のうちマイナス側のＦＥＴＱ１はＮチャンネル、プラス側のＦＥＴＱ２はＰチャンネルである。また、これらＦＥＴＱ１及びＱ２は、ドレイン同士が互いに接続されていて、ＦＥＴＱ１のソースが抵抗Ｒ００１〜Ｒ００ｎを介して各単位セルＣＬ１〜ＣＬｎのマイナス側に接続され、ＦＥＴＱ２のソースが抵抗Ｒ００２〜Ｒ００ｎ＋１を介して各単位セルＣＬ１〜ＣＬｎのプラス側に接続されている。

上記充電コンデンサＣ１は、隣り合う単位セルＣＬ１及びＣＬ２の一方である単位セルＣＬ１の両端に接続されたＦＥＴ対５１を構成するＦＥＴＱ１及びＱ２の接続点と、他方である単位セルＣＬ２の両端に接続されたＦＥＴ対５２を構成するＦＥＴＱ１及びＱ２の接続点と、の間に接続されている。他の任意の充電コンデンサＣｐも同様に、隣り合う単位セルＣＬｐ及びＣＬｐ＋１の一方である単位セルＣＬｐの両端に接続されたＦＥＴ対５ｐを構成するＦＥＴＱ１及びＱ２の接続点と、他方である単位セルＣＬｐ＋１の両端に接続されたＦＥＴ対５ｐ＋１を構成するＦＥＴＱ１及びＱ２の接続点と、の間に接続されている。これら充電コンデンサＣ１〜Ｃｎ−１は、抵抗Ｒ０１１〜抵抗Ｒ０１ｎを介して上記接続点に接続されている。

以上の構成によれば、全てのＦＥＴ対５１〜５ｎのＦＥＴＱ１がオンし、ＦＥＴＱ２がオフすると、図３（Ａ）に示すように、任意の充電コンデンサＣｐは、互いに隣り合う単位セルＣＬｐ及びＣＬｐ＋１のうちマイナス側の単位セルＣＬｐに接続される。一方、全てのＦＥＴ対５１〜５ｎのＦＥＴＱ１がオフし、ＦＥＴＱ２がオンすると、図３（Ｂ）に示すように、充電コンデンサＣｐは、互いに隣り合う単位セルＣＬｐ及びＣＬｐ＋１のうちプラス側の単位セルＣＬｐ＋１に接続される。即ち、ＦＥＴＱ１、ＦＥＴＱ２のオンを交互にすることにより、充電コンデンサＣｐはそれぞれ互いに隣り合う単位セルＣＬｐ及びＣＬｐ＋１の一方と他方との間で交互に接続される。

上記別電源は、単位セルＣＬ１〜ＣＬｎ毎にｎ個設けられる。図４に示すように、任意の別電源Ｖｐのマイナス側は、対応する単位セルＣＬｐのマイナス側（＝一方極）に接続されている。これにより、別電源Ｖｐのマイナス側は、単位セルＣＬｐのマイナス電位ＧＮＤｐ−１と等しくなり、別電源Ｖｐのプラス側は、単位セルＣＬｐのマイナス電位ＧＮＤｐ−１に当該別電源Ｖｐの両端電圧を加算した電位ＶＣＣｐとなる。なお、上記別電源Ｖｐとしては、その両端電圧が単位セルＣＬｐの両端電圧とほぼ同じものを用いている。

上記レベルシフト回路６１〜６ｎは、ｎ個のＦＥＴＱ１毎にｎ個設けられている。図２及び図４に示すように、上記レベルシフト回路６１〜６ｎはそれぞれ、ＰＮＰ型のトランジスタＴｒ２１及びＮＰＮ型のトランジスタＴｒ２２と、から構成されている。これらレベルシフト回路６１〜６ｎは、互いに同じ構成であるため、任意のレベルシフト回路６ｐについて代表して説明すると、トランジスタＴｒ２１及びＴｒ２２は、単位セルＣＬｐに接続された別電源Ｖｐ（図４）の両極間に設けられている。トランジスタＴｒ２１及びＴｒ２２は、互いに極性が異なり、直列接続されたプッシュプル回路を構成し、互いのエミッタが共通接続されている。詳しくは、トランジスタＴｒ２１は、そのコレクタが単位セルＣＬｐのマイナス側に接続され、そのエミッタ−コレクタ間が抵抗Ｒ１６、抵抗Ｒ１７及びダイオードＤｐを介して互いに接続されている。

トランジスタＴｒ２２は、そのコレクタが抵抗Ｒ１５を介して別電源Ｖｐのプラス側に接続されている。これらトランジスタＴｒ２１及びＴｒ２２の共通接続されたエミッタは、抵抗Ｒ１６を介してＦＥＴＱ１のゲートに接続されている。

上記フォトカプラ８１〜８ｎは各々、図２及び図４に示すように、光を発生する発光素子ＬＥ１と、発光素子ＬＥ１からの光を受光すると導通する受光素子ＬＤ１と、から構成されている。これらフォトカプラ８１〜８ｎは、互いに同じ構成であるため、任意のフォトカプラ８ｐを代表して説明すると、図４に示すように、フォトカプラ８ｐの受光素子ＬＤ１は、抵抗Ｒ１３及びＲ１４に直列接続されて、別電源Ｖｐの両極間に設けられている。フォトカプラ８ｐの受光素子ＬＤ１の一端は、抵抗Ｒ１３を介してトランジスタＴｒ２１及びＴｒ２２のベース（制御端子）に接続されている。

図２に示すように、フォトカプラ８１〜８ｎの発光素子ＬＥ１は、互いに直列接続され、最上位のフォトカプラ８ｎを構成する発光素子ＬＥ１の一端が、抵抗Ｒｎ０１を介してバッテリ８（図１）のプラス電位ＶＢＡＴに接続され、最下位のフォトカプラ８１を構成する発光素子ＬＥ１の他端がトランジスタＴｒ１を介してバッテリ８のマイナス電位ＧＮＤ０に接続されている。上記バッテリ８は、図１に示すように、マイコン３に電源供給するバッテリであって、そのマイナス極が最下位の単位セルＣＬ１のマイナス側に共通接続されている。

上記トランジスタＴｒ１は、図２に示すように、そのエミッタがバッテリ８のマイナス電位ＧＮＤ０に接続され、コレクタが最下位のフォトカプラ８１の発光素子ＬＥ１に接続され、ベースが抵抗Ｒ１０１を介してマイコン３に接続されている。また、トランジスタＴｒ１のエミッタ−ベース間が、抵抗Ｒ１０２を介して接続されている。

次に、上記レベルシフト回路６１〜６ｎ、フォトカプラ８１〜８ｎ及びトランジスタＴｒ１の動作について説明する。抵抗Ｒ１０１を介してトランジスタＴｒ１のベースにマイコン３からＨレベル（例えば５Ｖ）の信号が供給されると、トランジスタＴｒ１がオンする。トランジスタＴｒ１がオンすると、フォトカプラ８１〜８ｎの発光素子ＬＥ１にバッテリ８からの電源が供給され、フォトカプラ８１〜８ｎの発光素子ＬＥ１が発光する。フォトカプラ８１〜８ｎの発光素子ＬＥ１が発光すると、受光素子ＬＤ１がそれを受光して通電する。

以下、代表として任意のレベルシフト回路６ｐについて考えて見る。受光素子ＬＤ１が通電すると、電位ＶＣＣｐ−電位ＧＮＤｐ−１間の電圧を抵抗Ｒ１４及び抵抗Ｒ１３で分圧した電圧がトランジスタＴｒ２１及びＴｒ２２のベースに供給されて、トランジスタＴｒ２１及びＴｒ２２のベースがエミッタよりも下がる。結果、トランジスタＴｒ２１がオンすると共にトランジスタＴｒ２２がオフする。これにより、ＦＥＴＱ１のゲートにはグランドＧＮＤｐ−１が入力され、ソース電圧ＧＮＤｐ−１との差がないため、ＦＥＴＱ１がオフする。

一方、マイコン３が、抵抗Ｒ１０１を介してトランジスタＴｒ１のベースにＬレベル（例えば０Ｖ）の信号を供給すると、トランジスタＴｒ１がオフする。トランジスタＴｒ１がオフすると、フォトカプラ８１〜８ｎの発光素子ＬＥ１に対する電源が遮断され、フォトカプラ８１〜８ｎの発光素子ＬＥ１が発光が停止する。これにより、受光素子ＬＤ１の通電が遮断され、電圧ＶＣＣｐがトランジスタＴｒ２１及びＴｒ２２のベースに供給されて、トランジスタＴｒ２１及びＴｒ２２のベースがエミッタよりも上がる。結果、トランジスタＴｒ２１がオフすると共にトランジスタＴｒ２２がオンする。これにより、ＦＥＴＱ１のゲートに電位ＶＣＣｐ−電位ＧＮＤｐ−１間の電圧を抵抗Ｒ１４〜Ｒ１７で分圧した電圧が入力される。この分圧電圧は電位ＶＣＣｐと近い値になるように抵抗Ｒ１４〜Ｒ１７の値が設定されているため、ソース電圧ＧＮＤｐ−１より高くなりＦＥＴＱ１がオンする。即ち、レベルシフト回路６ｐは、後述するマイコン３から出力される信号レベルを別電源Ｖｐの両極電位間（電位ＧＮＤｐ−１〜電位ＶＣＣｐ）から成るオンオフ信号にレベルシフトして、ＦＥＴＱ１のゲートに供給している。

次に、レベルシフト回路７１〜７ｎ、フォトカプラ９１〜９ｎ及びトランジスタＴＲ２について説明する。上記レベルシフト回路７１〜７ｎは、ｎ個のＦＥＴＱ２毎にｎ個設けられている。図２及び図４に示すように、上記レベルシフト回路７１〜７ｎはそれぞれ、ＰＮＰ型のトランジスタＴｒ４１及びＮＰＮ型のトランジスタＴｒ４２と、から構成されている。これらレベルシフト回路７１〜７ｎは、互いに同じ構成であるため、任意のレベルシフト回路７ｐについて代表して説明すると、トランジスタＴｒ４１及びＴｒ４２は、単位セルＣＬｐに接続された別電源Ｖｐ（図４）の両極間に設けられている。トランジスタＴｒ４１及びＴｒ４２は、互いに極性が異なり、直列接続されたプッシュプル回路を構成し、互いのエミッタが共通接続されている。詳しくは、トランジスタＴｒ４１は、そのコレクタが単位セルＣＬｐのマイナス側に接続されている。

トランジスタＴｒ４２は、そのコレクタが抵抗Ｒ２５を介して別電源Ｖｐのプラス側に接続され、そのエミッタ−コレクタ間が抵抗Ｒ２７、抵抗Ｒ２６及び抵抗Ｒ２５を介して互いに接続されている。これらトランジスタＴｒ４１及びＴｒ４２の共通接続されたエミッタは、抵抗Ｒ２７を介してＦＥＴＱ２のゲートに接続されている。

上記フォトカプラ９１〜９ｎは各々、図２及び図４に示すように、光を発生する発光素子ＬＥ２と、発光素子ＬＥ２からの光を受光すると導通する受光素子ＬＤ２と、から構成されている。これらフォトカプラ９１〜９ｎは、互いに同じ構成であるため、任意のフォトカプラ９ｐを代表して説明すると、図４に示すように、フォトカプラ９ｐの受光素子ＬＤ２は、抵抗Ｒ２３及びＲ２４に直列接続されて、別電源Ｖｐの両極間に設けられている。フォトカプラ９ｐの受光素子ＬＤ２の一端は、抵抗Ｒ２３を介してトランジスタＴｒ４１及びＴｒ４２のベース（制御端子）に接続されている。

図２に示すように、フォトカプラ９１〜９ｎの発光素子ＬＥ２は、互いに直列接続され、最上位のフォトカプラ９ｎを構成する発光素子ＬＥ２の一端が、抵抗Ｒｎ１１を介してバッテリ８のプラス電位ＶＢＡＴに接続され、最下位のフォトカプラ９１を構成する発光素子ＬＥ２の他端がトランジスタＴｒ２を介してバッテリ８のマイナス電位ＧＮＤ０に接続されている。上記バッテリ８は、上述したようにマイコン３に電源供給するバッテリである。

上記トランジスタＴｒ２は、図２に示すように、そのエミッタがバッテリ８のマイナス電位ＧＮＤ０に接続され、コレクタが最下位のフォトカプラ９１の発光素子ＬＥ２に接続され、ベースが抵抗Ｒ１１１を介してマイコン３に接続されている。また、トランジスタＴｒ２のエミッタ−ベース間が、抵抗Ｒ１１２を介して接続されている。

次に、上記レベルシフト回路７１〜７ｎ、フォトカプラ９１〜９ｎ及びトランジスタＴｒ２の動作について説明する。抵抗Ｒ１１１を介してトランジスタＴｒ２のベースにマイコン３からＨレベル（例えば５Ｖ）の信号が供給されると、トランジスタＴｒ２がオンする。トランジスタＴｒ２がオンすると、フォトカプラ９１〜９ｎの発光素子ＬＥ２に電源が供給され、フォトカプラ９１〜９ｎの発光素子ＬＥ２が発光する。フォトカプラ９１〜９ｎの発光素子ＬＥ２が発光すると、受光素子ＬＤ２がそれを受光して通電する。

以下、代表として任意のレベルシフト回路７ｐについて考えてみる。受光素子ＬＤ２が通電すると、電位ＶＣＣｐ−電位ＧＮＤｐ−１間の電圧を抵抗Ｒ２４及び抵抗Ｒ２３で分圧した電圧がトランジスタＴｒ４１及びＴｒ４２のベースに供給されて、トランジスタＴｒ４１及びＴｒ４２のベースがエミッタよりも下がる。結果、トランジスタＴｒ４１がオンすると共にトランジスタＴｒ４２がオフする。これにより、ＦＥＴＱ２のゲートには電位ＶＣＣｐ−電位ＧＮＤｐ−１間の電圧を抵抗Ｒ２６及びＲ２７で分圧した電圧が入力される。この分圧電圧は電位ＧＮＤｐ−１と近い値になるように抵抗Ｒ２６及びＲ２７の値が設定されているため、ソース電圧ＶＣＣｐと差ができ、ＦＥＴＱ２がオンする。

一方、マイコン３が、抵抗Ｒ１１１を介してトランジスタＴｒ２のベースにＬレベル（例えば０Ｖ）の信号を供給すると、トランジスタＴｒ２がオフする。トランジスタＴｒ２がオフすると、フォトカプラ９１〜９ｎの発光素子ＬＥ２に対する電源が遮断され、フォトカプラ９１〜９ｎの発光素子ＬＥ２が発光が停止する。これにより、受光素子ＬＤ２の通電が遮断され、電圧ＶＣＣｐがトランジスタＴｒ４１及びＴｒ４２のベースに供給されて、トランジスタＴｒ４１及びＴｒ４２のベースがエミッタよりも上がる。結果、トランジスタＴｒ４１がオフすると共にトランジスタＴｒ４２がオンする。これにより、ＦＥＴＱ２のゲートに電圧ＶＣＣｐが入力される。このため、ソース電圧ＶＣＣｐと差がなくなり、ＦＥＴＱ２がオフする。即ち、レベルシフト回路７ｐは、後述するマイコン３から出力される信号レベルを別電源Ｖｐの両極電位間（電位ＧＮＤｐ−１〜電位ＶＣＣｐ）から成るオンオフ信号にレベルシフトして、ＦＥＴＱ２のゲートに供給している。

上記マイコン３は、周知のマイクロコンピュータから構成され、高圧バッテリＢＨとは別のバッテリ８から電源供給を受けて動作する。このマイコン３のグランドＧＮＤ０は、高圧バッテリＢＨのグランドＧＮＤ０に接続されている。

次に、上述した構成の均等化装置１の動作について図５を参照して説明する。マイコン３は、自ら均等化が必要と判断した場合や、イグニッションスイッチのオン又はオフなどのトリガに応じて図示しない上位から均等化命令が出力されると（ステップＳ１でＹ）、共通接続されたＦＥＴＱ１のゲート、ＦＥＴＱ２のゲートに互いに同じ位相の例えばＨレベル５Ｖ、Ｌレベル０Ｖのパルス信号を出力して均等化を開始する（ステップＳ２）。このパルス信号が、各レベルシフト回路６１〜６ｎ、７１〜７ｎでレベルシフトされてオンオフ信号としてＦＥＴＱ１及びＱ２のゲートに供給され、ＦＥＴＱ１及びＱ２が交互にオンする。ＦＥＴＱ１及びＱ２が交互にオンされると、図３（Ａ）及び（Ｂ）に示すようにコンデンサＣＬｐが互いに隣り合う単位セルＣＬｐ及びＣＬｐ＋１の一方と他方との間で交互に接続されて、単位セルＣＬ１〜ＣＬｎが均等化される。

その後、マイコン３は、例えば自ら均等化停止と判断した場合や、均等化を開始してから所定時間経過するなどのトリガにより、上位から均等化停止命令が出力されると（ステップＳ３でＹ）、パルス信号の出力を停止して均等化を停止した後（ステップＳ４）、処理を終了する。

上述した均等化装置１によれば、マイコン３が、単位セルＣＬ１〜ＣＬｎとは別電源８から電源供給を受けて動作する。また、レベルシフト回路６１〜６ｎ、７１〜７ｎやフォトカプラ８１〜８ｎ、９１〜９ｎが各々、単位セルＣＬ１〜ＣＬｎとは別のｎ個の別電源からの電源供給を受けて動作するので、マイコン３やレベルシフト回路６１〜６ｎ、７１〜７ｎ、フォトカプラ８１〜８ｎ、９１〜９ｎを駆動するために単位セルＣＬ１〜ＣＬｎからの電源の持ち出しがなく、単位セルＣＬ１〜ＣＬｎの容量を無駄にすることなく均等化ができる。さらに、単位セルＣＬ１〜ＣＬｎ間の両端電圧のバラツキの原因もなくすことができる。しかも、各単位セルＣＬ１〜ＣＬｎのマイナス極に接続された別電源の両極間にフォトカプラ８１〜８ｎ、９１〜９ｎを設け、フォトカプラ８１〜８ｎ、９１〜９ｎの一端がトランジスタＴｒ２１、Ｔｒ２２及びトランジスタＴｒ４１、Ｔｒ４２のベースに接続されている。即ち、フォトカプラ８１〜８ｎ、９１〜９ｎの受光素子ＬＤ１、ＬＤ２の他端を単位セルＣＬ１のマイナス電位ＧＮＤ０に接続する必要がなく、漏れ電流が流れる経路がなくなり、確実に単位セルＣＬ１〜ＣＬ１の両端電圧の均等化を図ることができる。

上述した均等化装置１によれば、マイコン３が、ｎ個のＦＥＴ対５１〜５ｎを構成する２つのＦＥＴＱ１及びＱ２を交互にオンして、各充電コンデンサＣｐを互いに隣り合う単位セルＣＬｐ及びＣＬｐ＋１の一方と他方との間で交互に接続するので、ｎ−１個の充電コンデンサＣ１〜Ｃｎ−１を用いて容量の大きい単位セルから容量の小さい単位セルに電荷を移すことができ、高精度に均等化できる。また、複数の充電コンデンサＣ１〜Ｃｎ−１を用いて電荷を移動させているため、迅速に均等化できる。さらに、電圧検出しなくても均等化できるので、車両が走行中や停車中（イグニッションスイッチがオンのとき）でも均等化を実施することができる。

また、上述した均等化装置１によれば、ＦＥＴＱ１に対応して設けられたレベルシフト回路６１〜６ｎに接続されるフォトカプラ８１〜８ｎの受光素子ＬＤ１を互いに直列接続し、ＦＥＴＱ２に対応して設けられたレベルシフト回路７１〜７ｎに接続されるフォトカプラ９１〜９ｎの受光素子ＬＤ２を直列接続するので、マイコン３と複数のフォトカプラ８１〜８ｎ、９１〜９ｎとの間を少なくとも２本の信号線で接続することができ、構成が簡単となる。

また、上述した均等化装置１によれば、レベルシフト回路６１〜６ｎ、７１〜７ｎを設けることにより、互いに直列接続された単位セルＣＬ１〜ＣＬｎに接続されたＦＥＴＱ１及びＱ２のオンオフを制御できる。また、レベルシフト回路６１〜６ｎ、７１〜７ｎをプッシュプル回路を構成するトランジスタＴｒ２１及びＴｒ２２、トランジスタＴｒ４１及びＴｒ４２で構成することにより、高速なスイッチング周波数の設定が可能となる。

なお、上述した実施形態によれば、ＦＥＴＱ１に対応して設けられたレベルシフト回路６１〜６ｎに接続されるフォトカプラ８１〜８ｎの発光素子ＬＥ１を互いに直列接続し、ＦＥＴＱ２に対応して設けられたレベルシフト回路７１〜７ｎに接続されるフォトカプラ９１〜９ｎの発光素子ＬＥ２を直列接続していたが、本発明はこれに限ったものではない。信号線が多くなってもかまわないのならば、図６に示すように、各発光素子ＬＥ１及びＬＥ２のカソードをバッテリ８のマイナス電位ＧＮＤ０に接続し、各発光素子ＬＥ１及びＬＥ２のアノードを抵抗Ｒ１０１〜Ｒｎ０１、抵抗Ｒ１１１〜Ｒｎ１１を介してマイコン３に接続するようにしてもよい。

また、上述した実施形態によれば、ｎ−１個の充電コンデンサＣ１〜Ｃｎ−１を用いて均等化を行っていたが、本発明はこれに限ったものではない。充電コンデンサを１つだけ設けて、これを全ての単位セルＣＬ１〜ＣＬｎに順次接続するようにしてもよい。また、充電コンデンサの数ｍとしては、２≦ｍ≦ｎ−１であってもよい。例えば、ｎ−２個の充電コンデンサＣ１〜Ｃｎ−２で均等化した場合について図７を参照して説明する。

このとき、図７（Ａ）〜（Ｃ）に示すように、任意の充電コンデンサＣｐの両極が３個の隣接する単位セルＣＬｐ、ＣＬｐ＋１、ＣＬｐ＋２に順次接続されるように図示しない切替スイッチ部を設ける。そして、マイコン３は、充電コンデンサＣｐの両極が３個の隣接する単位セルＣＬｐ、ＣＬｐ＋１、ＣＬｐ＋２の下位から上位又は上位から下位に向かって順次接続されるように図示しない切替スイッチ部をオンオフする。同様に、例えばｍ個の充電コンデンサＣ１〜Ｃｍで均等化する場合は、任意の充電コンデンサＣｐの両端が（ｎ−ｍ＋１）個の隣接する単位セルＣＬｐ〜ＣＬｐ＋（ｎ−ｍ＋１）の下位から上位又は上位から下位に向かって順次接続されるように図示しない切替スイッチ部を設け、マイコン３により充電コンデンサｐの両極が（ｎ−ｍ＋１）個の隣接する単位セルＣＬｐ〜ＣＬｐ＋（ｎ−ｍ＋１）の下位から上位又は上位から下位に向かって順次接続されるように切替スイッチ部をオンオフする。このとき、各充電コンデンサＣ１〜Ｃｍが接続される（ｎ−ｍ＋１）個の単位セルの最下位は互いに異なる単位セルである。

また、上述した実施形態によれば、マイコン３と各フォトカプラ８１〜８ｎ、９１〜９ｎとの間は二本の信号線で接続されていたが、本発明はこれに限ったものではない。さらに、トランジスタＴｒ１及びＴｒ２のベースを共通接続して、一本の信号線で接続するようにしてもよい。

また、上述した実施形態によれば、ＦＥＴＱ１及びＦＥＴＱ２は、同時にオンオフを切り替えていたが、本発明はこれに限ったものではない。同時にＦＥＴＱ１及びＱ２のオンオフを切り替えると、単位セルＣＬ１〜ＣＬｎがショートしてうまく動作しない場合があるため、ＦＥＴＱ１のオンからオフの切り替えに少し遅延して、ＦＥＴＱ２をオフからオンに切り替えるようにし、ＦＥＴＱ２のオンからオフの切り替えに少し遅延して、ＦＥＴＱ１をオフからオンに切り替えるようにしてもよい。遅延を設けるには、制御ソフト上で遅延させる方法と、ハード設計で遅延させる方法と、がある。制御ソフト上で遅延させる方法は、マイコン３から出力する信号を遅延させる。ハード設計で遅延させる方法は、マイコン３から引き出される信号ラインにコンデンサを設置することが考えられる。例えば、図２のＦＥＴＱ１、Ｑ２のうち遅延させたい方のゲート手前にコンデンサを接続するなどが考えられる。

また、上述した実施形態によれば、レベルシフト回路６１〜６ｎはそれぞれ、２つのトランジスタＴｒ２１及びＴｒ２２から構成され、レベルシフト回路７１〜７ｎも２つのトランジスタＴｒ４１及びＴｒ４２から構成されていたが、本発明はこれに限ったものではない。レベルシフト回路６１〜６ｎ、７１〜７ｎとしては、例えば、１つのトランジスタとこのトランジスタに直列に接続された抵抗とから構成されていてもよい。

また、前述した実施形態は本発明の代表的な形態を示したに過ぎず、本発明は、実施形態に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。

１ 均等化装置
３ マイコン（スイッチ制御手段）
８ 別電源
８１〜８ｎ フォトカプラ（光スイッチ）
９１〜９ｎ フォトカプラ（光スイッチ）
６１〜６ｎ レベルシフト回路
７１〜７ｎ レベルシフト回路
Ｃ１〜Ｃｎ−１ 充電コンデンサ
ＬＥ１ 発光素子
ＬＥ２ 発光素子
Ｑ１ ＦＥＴ（第１半導体スイッチ）
Ｑ２ ＦＥＴ（第１半導体スイッチ）
Ｔｒ２１ トランジスタ（第２半導体スイッチ）
Ｔｒ２２ トランジスタ（第２半導体スイッチ）
Ｔｒ４１ トランジスタ（第２半導体スイッチ）
Ｔｒ４２ トランジスタ（第２半導体スイッチ）

Claims (4)

1. 充電コンデンサと、互いに直列接続された複数の単位セルの両端に前記充電コンデンサを順次接続して前記単位セルの両端電圧を均等化するために前記単位セルの両端に各々設けられた一対の第１半導体スイッチと、を備えた均等化装置において、
   前記単位セルとは別に前記単位セル毎に１つ設けられ前記各単位セルの一方極に接続された複数の別電源と、
   前記第１半導体スイッチ毎に設けられたレベルシフト回路であって、当該第１半導体スイッチが設けられた単位セルに接続された前記別電源の両極間に設けられた第２半導体スイッチから構成され、前記第２半導体スイッチのオンオフによって前記別電源の両極電位間から成るオンオフ信号を前記第１半導体スイッチの制御端子に出力する一対のレベルシフト回路と、
   前記別電源の両極間にそれぞれ設けられた複数の光スイッチと、を備え、
   前記光スイッチの一端が前記第２半導体スイッチの制御端子に接続されている
   ことを特徴とする均等化装置。
2. 前記レベルシフト回路は、互いに極性が異なり、直列接続された一対の第２半導体スイッチから構成されている
   ことを特徴とする請求項１に記載の均等化装置。
3. 前記単位セルは、ｎ個（ｎ≧３）以上設けられ、
   前記充電コンデンサは、ｍ個（２≦ｍ≦ｎ−１）設けられ、
   前記第１半導体スイッチは、前記各充電コンデンサの両極が（ｎ−ｍ＋１）個の隣接する単位セルに順次接続されるように設けられ、
   前記各充電コンデンサの両極が（ｎ−ｍ＋１）個の隣接する単位セルの下位から上位又は上位から下位に向かって順次繰返し接続されるように前記第１半導体スイッチをオンオフするスイッチ制御手段と、を備え、
   前記各充電コンデンサが接続される前記（ｎ−ｍ＋１）個の単位セルの最下位は互いに異なる単位セルである
   ことを特徴とする請求項１又は２に記載の均等化装置。
4. ｍ＝ｎ−１であり、
   前記各単位セルの両端には、前記一対の第１半導体スイッチが互いに直列接続され、
   前記充電コンデンサが、互いに隣り合う前記単位セルのうち一方の両端に各々接続された前記一対の第１半導体スイッチ素子の接続点と、他方の両端に接続された前記一対の第１半導体スイッチ素子の接続点と、の間に各々接続され、
   前記スイッチ制御手段が、前記一対の第１半導体スイッチを交互にオンして、前記各充電コンデンサを前記互いに隣り合う単位セルの一方と他方との間で交互に接続し、
   前記一対の第１半導体スイッチのうち一方に対応して設けられた前記レベルシフト回路に接続される前記光スイッチの発光素子を互いに直列接続し、
   前記一対の第１半導体スイッチのうち他方に対応して設けられた前記レベルシフト回路に接続される前記光スイッチの発光素子を直列接続する
   ことを特徴とする請求項３に記載の均等化装置。

Images