JP5885750B2 - バッファ降伏電圧が増大されたｈｅｍｔ - Google Patents
バッファ降伏電圧が増大されたｈｅｍｔ Download PDFInfo
- Publication number
- JP5885750B2 JP5885750B2 JP2013534901A JP2013534901A JP5885750B2 JP 5885750 B2 JP5885750 B2 JP 5885750B2 JP 2013534901 A JP2013534901 A JP 2013534901A JP 2013534901 A JP2013534901 A JP 2013534901A JP 5885750 B2 JP5885750 B2 JP 5885750B2
- Authority
- JP
- Japan
- Prior art keywords
- buffer layer
- layer
- contact
- well
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015556 catabolic process Effects 0.000 title claims description 34
- 239000000758 substrate Substances 0.000 claims description 64
- 238000000034 method Methods 0.000 claims description 56
- 230000004888 barrier function Effects 0.000 claims description 48
- 150000004767 nitrides Chemical class 0.000 claims description 37
- 229910052751 metal Inorganic materials 0.000 claims description 36
- 239000002184 metal Substances 0.000 claims description 36
- 239000007943 implant Substances 0.000 claims description 10
- 238000002955 isolation Methods 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 34
- 239000002019 doping agent Substances 0.000 description 15
- 229910002704 AlGaN Inorganic materials 0.000 description 6
- 239000004593 Epoxy Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 229910052733 gallium Inorganic materials 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000033228 biological regulation Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Description
本発明は、ＩＩＩ族窒化物（ＩＩＩ−Ｎ）ＨＥＭＴに関し、特に、バッファ降伏電圧が増大されたＩＩＩ族窒化物のＨＥＭＴに関する。
ＩＩＩ族窒化物の高電子移動度トランジスタ（ＨＥＭＴ）は、より広いバンドギャップ及び優れた電子飽和速度があるため、パワーエレクトロニクスに潜在的な優位性を示してきた。これらの材料特性は、高い降伏電圧、低いオン抵抗、及び高速スイッチングを実現する。ＩＩＩ族窒化物のＨＥＭＴはまた、シリコンベースのトランジスタよりも高い温度で動作し得る。これらの特性により、ＩＩＩ族窒化物のＨＥＭＴは、照明及び車両制御のような高効率の電力レギュレーションのアプリケーションに良好に適している。
図１は、従来のＩＩＩ族窒化物のＨＥＭＴ１００を例示する断面図を示す。図１に示されるように、ＩＩＩ族窒化物のＨＥＭＴ１００は、基板１１０と、基板１１０の上面上に形成された層状領域１１２とを含む。層状領域１１２は、頂部にバリア層１１４、中間にチャネル層１１６、及び基板１１０とチャネル層１１６との間にある底部にバッファ層１１８を含む。バリア層１１４、チャネル層１１６、及びバッファ層１１８はそれぞれ、Ｉｎ、Ｇａ及びＡｌのうちの１つもしくは複数を含むＩＩＩ族を有する、１つもしくは複数の連続的なＩＩＩ族窒化物層で典型的に実装される。例えば、バリア層１１４は、通常、ＡｌＧａＮから形成され、チャネル層１１６は、通常、ＧａＮから形成される。
下記文献１において説明されるように、ＨＥＭＴのチャネル層及びバリア層は、チャネル層の頂部にある二次元電子ガス（２ＤＥＧ）の形成を誘発する、異なる分極特性及びバンドギャップを有する。高濃度の電子を有する２ＤＥＧは、従来の電界効果トランジスタ（ＦＥＴ）のチャネルと類似している。
Mishra et al., "AlGaN/GaN HEMTs - An Overview of Device Operation and Applications", Proceedings of IEEE, Vol. 90, No. 6, June 2002, pp. 1022-1031
Mishra et al., "AlGaN/GaN HEMTs - An Overview of Device Operation and Applications", Proceedings of IEEE, Vol. 90, No. 6, June 2002, pp. 1022-1031
天然のＩＩＩ族窒化物の基板は容易に入手することができないので、層状領域１１２は、従来、有機金属化学気相成長法（ＭＯＣＶＤ）や分子線エピタキシー法（ＭＢＥ）などのエピタキシャル蒸着技術を使用して、基板１１０上に成長される。バッファ１１８は、格子定数の差に対処し且つ最小転位の成長表面を提供するために、基板１１０とチャネル層１１６との間に遷移層を提供する。
ＳｉＣが妥当な低い格子不整合（〜３％）と高い熱伝導率を有するため、基板１１０は、ＳｉＣで一般に実装される。しかしながら、ＳｉＣ基板は、高価でありサイズが制限される。また、Ｓｉの低コスト及びＳｉ処理インフラテクチャーの利用しやすさのため、基板１１０は、Ｓｉでも一般に実装される。しかしながら、Ｓｉ基板は、ウエハの応力及びそれに伴うたわみにより、６インチの基板上でのバッファ層１１８の厚みが２〜３μｍに制限される。
２〜３μｍのバッファの厚みの制限の１つは、薄いバッファ層がデバイスの降伏電圧に制限を与える点である。これは、バッファ降伏電圧が極めて低いためである。例えば、２μｍの厚みのバッファは３００Ｖで降伏する。バッファ降伏電圧を増加させるひとつのアプローチは、基板をフローとさせることである。基板をフローティングにすることで、バッファ降伏電圧は、電圧が２つのバッファ層の厚みによって支持されるので、２倍の６００Ｖとなる。
例えば、図１に示されるように、Ｓｉ基板がフローティングされドレイン−ソースが降伏すると、降伏電流が、降伏通路部分Ａ、Ｂ、Ｃを含む、ドレインからソースへの通路を流れる。降伏通路部分Ａ及びＣはそれぞれ約３００Ｖの降伏電圧を有するのに対し、降伏通路部分Ｂはオーミック（ohmic）である。それ故、全降伏電圧（６００Ｖ）を達成するためには、基板１１０は、半分の降伏電圧（３００Ｖ）までフロートすることができなければならない。
しかしながら、基板をフローティングするための要件は、デバイス間の容量性結合に起因するクロストークの大きな問題を引き起こす。また、フローティング基板はパッケージングの大きな問題を引き起こす。従来のパッケージを用いる場合、ＩＩＩ族窒化物のＨＥＭＴは、非導電性エポキシを使用して取り付けられる。しかしながら、非導電性エポキシは、導電性エポキシよりも熱伝導率が悪い。このことは、ＩＩＩ族窒化物のデバイスが電力アプリケーションに意図され、良質なヒートシンクを持つ必要性があるために重要な問題を引き起こす。
ＡｌＮのような高い熱伝導率を持つ中間の絶縁層を使用する、改良されたヒートシンクを有するパッケージがある。しかしながら、これらは高価であり、しかも導電性エポキシで直接取付けるよりも、なお低い熱伝導率を有する。さらに、基板が直接接触されていないので、フローティング基板の電圧が特定されない。規制されない電圧は、回路設計において好ましくない。それ故、ＩＩＩ族窒化物のＨＥＭＴを形成する代替的なアプローチが必要である。
本発明のトランジスタは、バッファ降伏電圧を増大させる。本発明の或るトランジスタが、第１導電型の基板、及び基板に位置する第２の導電型のウェルを含む。この基板及びウェルは各々上面を有する。このトランジスタは、基板の上面及びウェルの上面に接するバッファ層、及びバッファ層の上面に接するチャネル層を更に含む。バッファ層及びチャネル層は各々上面を有し、チャネル層はＩＩＩ族窒化物を含む。このトランジスタは、チャネル層の上面に接するバリア層と、チャネル層に接触する、離間された金属ソース領域及び金属ドレイン領域とを更に含む。バリア層はＩＩＩ族窒化物を含む。金属ドレイン領域はウェルの直上にある。
本発明におけるトランジスタを形成する或る方法が、第１の導電型の基板を形成すること、及びこの基板に第２の導電型のウェルを形成することを含む。基板及びウェルはいずれも上面を有する。この方法は、基板の上面及びウェルの上面に接するようにバッファ層を形成すること、及びバッファ層の上面に接するようにチャネル層を形成することを更に含む。バッファ層及びチャネル層はいずれも上面を有し、チャネル層はＩＩＩ族窒化物を含む。この方法は、チャネル層の上面に接するようにバリア層を形成すること、及びチャネル層に接触する、離間された金属ソース領域及び金属ドレイン領域を形成することを更に含む。バリアはＩＩＩ族窒化物を含む。金属ドレイン領域はウェルの直上にある。
図２〜図６は、本発明に従ったＩＩＩ族窒化物のＨＥＭＴ２００を形成する方法の一例を例示する一連の断面図を示す。以下により詳細に述べるように、本発明の方法は、ドレイン下のシリコン基板内にＰＮ接合を形成して、直列に動作し、それによりバッファ降伏電圧を増加させる、接合隔離バリアを形成する。
図２に示すように、本発明の方法は、従来通り形成される単結晶の低濃度にドープされたＰ型のＳｉ基板２２０（例えば＜１１１＞）を用いる。更に図２に示すように、本発明の方法は、パターニングされたフォトレジスト層２１２を基板２１０の上面上に形成することにより開始する。
パターニングされたフォトレジスト層２１２は従来の方式で形成され、この方式は、フォトレジストの層を堆積すること、マスクとして知られるパターニングされた黒／透明ガラスプレートを介して光を投射して、光に曝されたフォトレジスト領域を軟化させるフォトレジストの層上に、パターニングされた画像を形成すること、及び軟化されたフォトレジスト領域を取り除くことを含む。パターニングされたフォトレジスト層２１２が形成された後、基板２１０の露出された領域はエッチングされて、整合マーク２１６を含むＨＥＭＴ構造２１４を形成する。パターニングされたフォトレジスト層２１２はその後取り除かれる。
図３に図示するように、パターニングされたフォトレジスト層２１２の除去の後、従来の方式で、パターニングされたフォトレジスト層２２０が基板２１０の上面上に形成される。パターニングされたフォトレジスト層２２０が形成された後、リン及び／又はヒ素などのＮ型ドーパントが、パターニングされたフォトレジスト層２２０内の開口を介して基板２１０にインプラントされる。次に、インプラントを拡散及び活性化するためにアニールが実行され、それにより、基板２１０にＮウェル２３２を含む中間ＨＥＭＴ構造２３０が形成される。パターニングされたフォトレジスト層２２０はその後取り除かれる。
図４に図示するように、パターニングされたフォトレジスト層２２０が取り除かれると、基板２１０上に層状領域２４０が形成される。層状領域２４０は、バッファ層２４２、チャネル層２４４、及びバリア層２４６を含む。バッファ層２４２、チャネル層２４４、及びバリア層２４６は、各々、Ｉｎ、Ｇａ及びＡｌのうちの１つもしくは複数を含むＩＩＩ族を有する、１つもしくは複数の連続的なＩＩＩ族窒化物の層で実装され得る。例えば、バッファ層２４２は、ＡｌＮ（熱的に安定した材料）、ＡｌＧａＮ、及びＧａＮの連続した層で実装され得る。また、チャネル層２４４は、例えばＧａＮで実装され得、バリア層２４６は、例えばＡｌＧａＮで実装され得る。
層状領域２４０は、従来の方法で形成され得、この方法では、例えば、ＭＯＣＶＤリアクタに中間ＨＥＭＴ構造２３０を配置し、基板構造２１０の上面にバッファ層２４２、バッファ層２４２の上面にチャネル層２４４、チャネル層２４４の上面にバリア層２４６をエピキャシタル成長させる。
図５に図示するように、層状領域２４０の従来通りの形成に続いて、この方法は、Ｎウェル２３２の直上に金属ドレイン領域２５４を配置するために整合マーク２１６が用いられることを除き従来の方式で、金属ゲート領域２５０、金属ソース領域２５２、及び金属ドレイン領域２５４を形成することによって、ＩＩＩ族窒化物のＨＥＭＴ２００の形成を完了する。
金属ゲート領域２５０は、ショットキー接触するように形成され、他方、金属ソース領域２５２及び金属ドレイン領域２５４は、チャネル層２４４とオーミック接触するよう形成される。代替的に、図５の点線で示されるように、ゲート２５０は、絶縁層ＩＳＯによってバリア層２４６から絶縁され得る。
また、この方法は、整合マーク２１６及び非デバイス領域の上にあるバリア層２４６及びチャネル層２４４を取り除くことにより、隣接するデバイスを隔離する。バリア層２４６及びチャネル層２４４が、整合マーク２１６及び非デバイス領域の上から取り除かれるとき、この除去は開口２５６を形成し、開口２５６の底部がバッファ層２４２の一部を露出させ、開口２５６の側壁がチャネル層２４４及びバリア層２４６の一部を露出させる。
代替的に、図６に示すように、この方法は、整合マーク２１６及び非デバイス領域の上にあるバリア層２４６及びチャネル層２４４の領域に窒素など隔離種をインプラントすることにより、隣接するデバイスを隔離することができる。（このインプラントは更に、隔離種をバッファ層２４２へ途中まで駆動する。）バリア層２４６及びチャネル層２４４がインプラントされるとき、このインプラントは、バッファ層２４２より上にあり、チャネル層２４４及びバリア層２４６の領域に接し且つそれらの横方向の間にある、インプラント隔離領域２５８を形成する。
図７Ａ及び図７Ｂは、本発明に従ったＩＩＩ族窒化物のＨＥＭＴ２００の動作を例示する断面図を示す。図７Ａは、単一のＩＩＩ族窒化物ＨＥＭＴ２００の動作を示す。図７Ａに示すように、ドレイン対ソースが降伏したとき、降伏通路部分Ａ、Ｂ、及びＣを含む、金属ドレイン領域２５４から金属ソース領域２５２までの通路を降伏電流が流れる。
しかし、Ｐ基板２１０内のＮウェル２３２の形成は、経路部分Ｂを遮断する空乏領域２６０を備えたＰＮ接合を形成する。降伏経路Ａはまだアクティブであるが、それがオンにされると、ＰＮ接合を逆方向バイアスさせ、それにより、降伏経路Ｂ及びＣをオフにする。これは、バッファ降伏電圧を増大させるＰＮ接合の逆方向バイアスされた降伏電圧であるため、Ｎウェル２３２を形成するために用いられるドーパント濃度は、逆方向バイアスされた降伏電圧を最大化させるように選択される。
それ故、本発明の効果の１つは、金属ドレイン領域２５４下にＰＮ接合を形成することによって、薄いバッファ層（例えば、２〜３μｍ厚み）がＳｉ基板上に成長されるときにバッファ降伏電圧が実質的に増大され得る点である。改良されたバッファ降伏電圧は、ＩＩＩ族窒化物ＨＥＭＴ２００に対し一層高い降伏電圧を提供する。
図７Ｂは、一対の隣り合ったＩＩＩ族窒化物ＨＴＭＴ２００の動作を示す。図７Ｂに示すように、ＩＩＩ族窒化物ＨＥＭＴ２００の各ドレイン２５４は、対応するＮウェル２３２の上の中央に置かれる。Ｎウェル２３２は、ＩＩＩ族窒化物ＨＥＭＴ２００のソース２５２程度に遠くまで左へ、及び、図７Ｂに示すように、ＩＩＩ族窒化物ＨＥＭＴ２００の隣接する対のゲート間の中間点にほぼ一致する地点までの等価的距離右へ、横方向に延長し得る。
Ｎウェル２３２の幅は、ドレイン２５４からバッファ層２４２へ及び基板２１０へ流れ、それにより、対応するＮウェル２３２のＰＮ接合あたりへ行く任意の降伏電流が、Ｎウェル２３２の逆方向バイアスされた降伏電圧とほぼ同等である電圧を低下させたことを確実にするよう実験的に決定される。ＩＩＩ族窒化物ＨＥＭＴ２００は、横方向寸法より比較的小さい垂直の寸法を有する横型高電圧トランジスタであるため、トランジスタはＮウェル２３２の幅に対応するよう充分大きな横方向寸法を有する。
図７Ｂに更に示すように、ＰＮ接合は、Ｎウェル２３２を電気的にフローティングとさせ、Ｐ型基板２１０を電気的にグランド（接地）させることを可能にする。そのため、本発明の別の利点は、Ｐ型基板２１０をグランドさせることが、隣接するデバイス間のクロストークを減らす点である。また、Ｐ型基板２１０をグランドさせることで、非導電性エポキシよりも良好な熱伝導率を提供する導電性エポキシが、ＩＩＩ族窒化物のＨＥＭＴ２００をパッケージに取り付けるのに使用され得る。
図８〜図１２は、本発明の第１の代替的な実施例によるＩＩＩ族窒化物のＨＥＭＴ８００の形成する方法の一例を例示する一連の断面図を示す。ＩＩＩ族窒化物ＨＥＭＴ８００を形成する方法は、パターニングされたフォトレジスト層２１２の除去までは、ＩＩＩ族窒化物ＨＥＭＴ２００を形成する方法と同じであるため、両方の方法に共通の構造を示すために同様の参照符号を用いる。
図８に図示するように、パターニングされたフォトレジスト層２１２が取り除かれると、例えば、ＭＯＣＶＤリアクタ内に中間ＨＥＭＴ構造２１４を配置することにより、及び従来の方式で基板２１０の上面上に第１のバッファ層８１０をエピタキシャル成長させることにより、第１のバッファ層８１０が形成される。バッファ層２４２より実質的に薄い第１のバッファ層８１０の成長は、中間ＨＥＭＴ構造８１２を形成する。第１のバッファ層８１０は、Ｉｎ、Ｇａ及びＡｌのうちの１つもしくは複数を含むＩＩＩ族を有する、１つもしくは複数の連続的なＩＩＩ族窒化物の層で実装され得る。第１のバッファ層８１０は、ＡＩＮ又は高Ａｌ組成（例えば、５０％を上回る）を有する頂部層を備えた１つ又は複数のＩＩＩ族窒化物材料のシーケンスなど、熱的に安定した材料で実装されることが好ましい。
図９に図示するように、第１のバッファ層８１０が形成された後、中間ＨＥＭＴ構造８１２がリアクタから取り除かれ、パターニングされたフォトレジスト層８１４が従来の方式で第１のバッファ層８１０の上面上に形成される。パターニングされたフォトレジスト層８１４が形成された後、リンおよび／またはヒ素のようなＮ型のドーパントが、パターニングされたフォトレジスト層８１４内の開口を介して及び第１のバッファ層８１０を介してインプラントされて、基板２１０内のＮ型インプラントされた領域を形成する。インプラントのドーパント濃度は、Ｎウェル２３２を形成するために用いられるドーパント濃度にほぼ等しくなるよう選択され得る。
これに続き、ＳｉなどのＮ型ドーパントが、パターニングされたフォトレジスト層８１４内の開口を介して第１のバッファ層８１０にインプラントされて、第１のバッファ層８１０内にＮ型インプラントされた領域を形成する。インプラントのドーパント濃度は、Ｎウェル２３２を形成するために用いられるドーパント濃度にほぼ等しくなるように選択され得る。パターニングされたフォトレジスト層８１４はその後、中間ＨＥＭＴ構造８１６を形成するように取り除かれる。
図１０に図示するように、パターニングされたフォトレジスト層８１４が取り除かれると、中間ＨＥＭＴ構造８１６がリアクタに戻され、インプラントされたドーパントを拡散及び活性化するためにアニールが実行され、それにより、基板２１０にＮウェル８２０を、及びＮウェル８２０より上にありＮウェル８２０に接する第１のバッファ層８１０にＮ型領域８２２を形成する。
（Ｎウェル８２０及びＮ型領域８２２は、代替的に個別のマスクを用いて形成されてもよい。例えば、Ｎウェルは、図９に示すパターニングされたフォトレジスト層８１４のみがＮ型領域８２２を形成するために用いられるように、第１のバッファ層８１０が図３に図示するようなパターニングされたフォトレジスト層２２０を用いて形成される前に、形成され得る。）
アニールに続いて、第２のバッファ層８２４が、従来の方式で第１のバッファ層８１０の上面上に第２のバッファ層８２４をエピタキシャル成長することにより形成される。第１のバッファ層８１０の厚み及び第２のバッファ層８２４の厚みは、バッファ層２４２の厚みにほぼ等しい。
第２のバッファ層８２４が形成されると、従来の方式で、第２のバッファ層８２４上にチャネル層８２６がエピタキシャル成長され、チャネル層８２６上にバリア層８２８がエピタキシャル成長される。第２のバッファ層８２４、チャネル層８２６、及びバリア層８２８は、Ｉｎ、Ｇａ及びＡｌのうちの１つもしくは複数を含むＩＩＩ族を有する、１つもしくは複数の連続的なＩＩＩ族窒化物の層で実装され得る。
例えば、第２のバッファ層８２４は、ＡｌＧａＮ及びＧａＮの連続した層で実装され得、チャネル層８２６はＧａＮで実装され得、バリア層８２８はＡｌＧａＮで実装され得る。第１のバッファ層８１０、第２のバッファ層８２４、チャネル層８２６、及びバリア層８２８は、層状領域８３０を形成する。
図１１に図示するように、バリア層８２８の従来の形成に続き、この方法は、金属ドレイン領域８４４をＮウェル８２０及びＮ型領域８２２の直上に配置するために整合マーク２１６が用いられることを除き、従来の方式で、金属ゲート領域８４０、金属ソース領域８４２、及び金属ドレイン領域８４４を形成することにより、ＩＩＩ族窒化物ＨＥＭＴ８００の形成を終了する。
金属ゲート領域８４０はショットキー接触をするように形成され、他方で金属ソース領域８４２および金属ドレイン領域８４４は、チャネル層８２６とオーミック接触するよう形成される。代替的に、図１１の点線で示されるように、ゲート８４０は、絶縁層ＩＳＯによってバリア層８２８から絶縁され得る。
また、この方法は、整合マーク２１６及び非デバイス領域上にあるバリア層８２８及びチャネル層８２６を取り除くことにより、隣接するデバイスを隔離させる。バリア層８２８及びチャネル層８２６が整合マーク２１６及び非デバイス領域の上から取り除かれるとき、この除去は開口８４６を形成し、開口８４６の底部がバッファ層８２４の一部を露出させ、開口８４６の側壁がチャネル層８２６及びバリア層８２８の一部を露出させる。
代替的に、図１２に示すように、この方法は、整合マーク２１６及び非デバイス領域の上にあるバリア層８２８及びチャネル層８２６の領域に、窒素などの隔離種をインプラントすることにより、隣接するデバイスを隔離することができる。（このインプラントはまた、隔離種をバッファ層８２４へ途中まで駆動する。）バリア層８２８及びチャネル層８２６がインプラントされるとき、このインプラントは、バッファ層８２４より上にあり、且つ、チャネル層８２６及びバリア層８２８の領域に接し且つそれらの横方向の間にあるインプラント隔離領域８４８を形成する。
そのため、本発明の第１の代替実施例の利点の一つは、基板２１０とバッファ層との間のインタフェースに存在し得る如何なる漏れ電流も最小化するＮウェル８２０の直上の第１のバッファ層８１０内にＮ型領域８２２を形成することである。それ以外は、ＩＩＩ族窒化物ＨＥＭＴ８００は、ＩＩＩ族窒化物ＨＥＭＴ２００と同じく動作する。
図１３〜図１６は、本発明の第２の代替的な実施例によるＩＩＩ族窒化物１３００を形成する方法の一例を例示する一連の断面図を示す。ＩＩＩ族窒化物ＨＥＭＴ１３００を形成する方法は、パターニングされたフォトレジスト層８１４の除去までは、ＩＩＩ族窒化物ＨＥＭＴ８００を形成する方法と同じであるため、両方の方法に共通の構造を示すために同様の参照符号を用いる。
図１３に図示するように、パターニングされたフォトレジスト層８１４の除去に続いて、パターニングされたフォトレジスト層１３１０が、従来の方式で第１のバッファ層８１０上に形成される。パターニングされたフォトレジスト層１３１０が形成された後、ＭｇなどのＰ型ドーパントが、パターニングされたフォトレジスト層１３１０内の開口を介して第１のバッファ層８１０にインプラントされて、第１のバッファ層８１０内にインプラントされた領域を形成する。
インプラントされた領域を形成するために用いられるドーパント濃度は、Ｐ型基板２１０を形成するために用いられるドーパント濃度にほぼ等しくなるように選択される。パターニングされたフォトレジスト層１３１０は、その後取り除かれて、中間ＨＥＭＴ構造１３１４を形成する。（パターニングされたフォトレジスト層１３１０は、任意選択で、パターニングされたフォトレジスト層８１４が形成される前に形成されてもよい。）
図１４に図示するように、パターニングされたフォトレジスト層１３１０が取り除かれた後、中間ＨＥＭＴ構造１３１４がリアクタに戻され、インプラントされたドーパントを拡散及び活性化するためにアニールが実行され、それにより、基板２１０にＮウェル８２０を、Ｎウェル８２０より上にあり且つＮウェル８２０に接する第１のバッファ層８１０にＮ型領域８２２を、及び第１のバッファ層８１０にＰ型領域１３１６を形成する。この拡散に続いて、図１４に示すように、Ｐ型領域１３１６はＮ型領域８２２に接し、それにより、第１のバッファ層８１０内にＰＮ接合を形成する。
図１５に図示するように、アニールが終了した後、この方法は、ＩＩＩ族窒化物ＨＥＭＴ１３００を形成するための第１の代替実施例に関連して説明したように、即ち、第２のバッファ層８２４、チャネル層８２６、及びバリア層８２８、及び金属コンタクト８４０、８４２、及び８４４を形成することにより、継続する。
そのため、本発明の第２の代替実施例の利点の一つは、Ｐ型領域１３１６及びＮ型領域８２２を備えた第１のバッファ層８１０にＰＮ接合を形成することが、基板２１０とバッファ層との間のインタフェースに存在し得る如何なる漏れ電流をも更に最小化する点である。
代替的に、図１６に示すように、アニール後に、拡散されたＰ型ドーパントが、Ｎ型領域８２２を形成する拡散されたＮ型ドーパントに接するように伸張しないように、パターニングされたフォトレジスト層１３１０が配置され得、それにより、Ｐ型領域１３１６とＮ型領域８２２との間にギャップ１３２０を形成するようにしてもよい。それ以外は、ＩＩＩ族窒化物ＨＥＭＴ１３００の変形はいずれも、ＩＩＩ族窒化物ＨＥＭＴ８００と同じく動作する。
上記説明が本発明の例示であり、本明細書に記載された発明の様々な代替物が発明を実施するにあたり採用され得ることが理解されるべきである。例えば、ＩＩＩ族窒化物のＨＭＴは、デプレーションモードのデバイスとして従来通り形成されるが、エンハンスメントモードのデバイスとしても形成され得る。
本発明は、デバイスの基板とバッファ層の構造が同じであるため、エンハンスメントモードのデバイスにも均等に十分に適用される。それゆえ、以下の請求項が発明の範囲を規定し、これらの請求項の範囲内の構造および方法とその均等物とがカバーされることが意図される。
Claims (20)
- 増加されたバッファ降伏電圧を有するトランジスタであって、
第１の導電型の基板であって、上面を有する、前記基板と、
前記基板内に位置する第２の導電型のウェルであって、上面を有する、前記ウェルと、
前記基板の前記上面及び前記ウェルの前記上面に接するバッファ層であって、上面を有する、前記バッファ層と、
前記バッファ層の前記上面に接するチャネル層であって、ＩＩＩ族窒化物を含み上面を有する、前記チャネル層と、
前記チャネル層の前記上面に接するバリア層であって、ＩＩＩ族窒化物を含む、前記バリア層と、
前記チャネル及びバリア層にオーミック接触する、離間された金属ソース領域及び金属ドレイン領域であって、前記金属ドレイン領域が前記ウェルの直上にある、前記金属ソース領域及び金属ドレイン領域と、
を含み、
前記ウェルが前記ドレイン領域の下の部分から前記ソース領域の下に向けて前記ドレイン領域と前記ソース領域との間の中心を越えた位置へ横方向に延び、前記ウェルが前記ドレイン領域の下にあって前記ソース領域の下になく、前記基板と前記ウェルとにより形成される接合が直列に動作する接合隔離バリアを形成し、それにより前記バッファ降伏電圧が増加する、トランジスタ。 - 請求項１に記載のトランジスタであって、
前記金属ドレイン領域が前記ウェルから垂直方向に間隔を空けて配される、トランジスタ。 - 請求項１に記載のトランジスタであって、
前記バッファ層に接し、且つ、前記チャネル層及び前記バリア層の領域に接し且つそれらの横方向の間にある、インプラント隔離領域を更に含む、トランジスタ。 - 請求項１に記載のトランジスタであって、
前記基板内に位置する整合マーク開口を更に含み、前記金属ドレイン領域が前記整合マーク開口に対し所定の空間的関係を有する、トランジスタ。 - 請求項１に記載のトランジスタであって、
前記バリア層に接する、又は絶縁性層により前記バリア層から分離される、金属ゲートを更に含む、トランジスタ。 - 請求項１に記載のトランジスタであって、
前記バッファ層が、
前記基板の上面及び前記ウェルの前記上面に接する第１のバッファ層と、
前記第１のバッファ層内に位置し、前記ウェルの前記上面に接する第２の導電型の領域と、
前記第１のバッファ層に接する第２のバッファ層であって、前記チャネル層が前記第２のバッファ層の上面に接する、前記第２のバッファ層と、
を含む、トランジスタ。 - 請求項６に記載のトランジスタであって、
前記第１のバッファ層が前記第２のバッファ層より薄い、トランジスタ。 - 請求項６に記載のトランジスタであって、
前記第１のバッファ層内に位置する第２の導電型の前記領域が、前記ウェルの直上にあり且つ前記ウェルに接する、トランジスタ。 - 請求項６に記載のトランジスタであって、
前記第１のバッファ層内に位置し、前記基板の上面に接する第１の導電型の領域を更に含む、トランジスタ。 - 請求項９に記載のトランジスタであって、
前記第１のバッファ層内に位置する第１の導電型の前記領域が、前記第１のバッファ層内に位置する第２の導電型の前記領域に接する、トランジスタ。 - 増加されたバッファ降伏電圧を有するトランジスタを形成する方法であって、
上面を有する、第１導電型の基板を形成することと、
前記基板内に、上面を有する、第２導電型のウェルを形成することと、
前記基板の前記上面及び前記ウェルの前記上面に接するようにバッファ層を形成することであって、前記バッファ層が上面を有する、前記バッファ層を形成することと、
前記バッファ層の前記上面に接するようにチャネル層を形成することであって、前記チャネル層がＩＩＩ族窒化物を含み且つ上面を有する、前記チャネル層を形成することと、
前記チャネル層の前記上面に接するようにバリア層を形成することであって、前記バリア層がＩＩＩ族窒化物を含む、前記バリア層を形成することと、
前記チャネル層にオーミック接触する、離間された金属ソース領域及び金属ドレイン領域を形成することであって、前記金属ドレイン領域が前記ウェルの直上にある、前記金属ソース領域及び金属ドレイン領域を形成することと、
を含み、
前記ウェルが前記ドレイン領域の下の部分から前記ソース領域の下に向けて前記ドレイン領域と前記ソース領域との間の中心を越えた位置へ横方向に延び、前記ウェルが前記ドレイン領域の下にあって前記ソース領域の下になく、前記基板と前記ウェルとにより形成される接合が直列に動作する接合隔離バリアを形成し、それにより前記バッファ降伏電圧が増加する、方法。 - 請求項１１に記載の方法であって、
前記金属ドレイン領域が前記ウェルから垂直方向に間隔を空けて配される、方法。 - 請求項１１に記載の方法であって、
開口を形成するように前記バリア層及び前記チャネル層の一部を取り除くことを更に含み、前記開口の底部が前記バッファ層の一部を露出させ、前記開口の側壁が前記チャネル層及び前記バリア層の一部を露出させる、方法。 - 請求項１１に記載の方法であって、
前記基板内に整合マーク開口を形成することを更に含み、前記金属ドレイン領域が前記整合マーク開口に対し所定の空間的関係を有する、方法。 - 請求項１１に記載の方法であって、
前記バリア層に接するように、又は絶縁性層により前記バリア層から分離されるように、金属ゲートを形成することを更に含む。 - 請求項１１に記載の方法であって、
前記バッファ層を形成することが、
前記基板の前記上面及び前記ウェルの前記上面に接するように第１のバッファ層を形成することであって、前記第１のバッファ層が上面を有する、前記第１のバッファ層を形成することと、
前記第１のバッファ層内に前記ウェルの上面に接する第２の導電型の領域を形成することと、
前記第１のバッファ層の前記上面に接するように第２のバッファ層を形成することであって、前記チャネル層が前記第２のバッファ層の上面に接する、前記第２のバッファ層を形成することと、
を含む、方法。 - 請求項１６に記載の方法であって、
前記第１のバッファ層が前記第２のバッファ層より薄い、方法。 - 請求項１６に記載の方法であって、
前記第１のバッファ層内の第２の導電型の前記領域が、前記ウェルの直上にあり且つ前記ウェルに接する、方法。 - 請求項１６に記載の方法であって、
前記第１のバッファ層内に前記基板の上面に接する第１の導電型の領域を形成することを更に含む、方法。 - 請求項１９に記載の方法であって、
前記第１のバッファ層内の第１の導電型の前記領域が、前記第１のバッファ層内の第２の導電型の前記領域に接する、方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/908,458 | 2010-10-20 | ||
| US12/908,458 US8502273B2 (en) | 2010-10-20 | 2010-10-20 | Group III-nitride HEMT having a well region formed on the surface of substrate and contacted the buffer layer to increase breakdown voltage and the method for forming the same |
| PCT/US2011/046065 WO2012054122A1 (en) | 2010-10-20 | 2011-07-31 | Hemt with increased buffer breakdown voltage |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2013544021A JP2013544021A (ja) | 2013-12-09 |
| JP2013544021A5 JP2013544021A5 (ja) | 2014-08-07 |
| JP5885750B2 true JP5885750B2 (ja) | 2016-03-15 |
Family
ID=45972253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013534901A Active JP5885750B2 (ja) | 2010-10-20 | 2011-07-31 | バッファ降伏電圧が増大されたｈｅｍｔ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8502273B2 (ja) |
| JP (1) | JP5885750B2 (ja) |
| CN (1) | CN103201840B (ja) |
| TW (1) | TWI540648B (ja) |
| WO (1) | WO2012054122A1 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120126334A1 (en) * | 2010-11-24 | 2012-05-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Breakdown voltage improvement with a floating substrate |
| JP5879805B2 (ja) * | 2011-08-09 | 2016-03-08 | 富士通株式会社 | スイッチング素子及びこれを用いた電源装置 |
| DE102012207501B4 (de) * | 2012-05-07 | 2017-03-02 | Forschungsverbund Berlin E.V. | Halbleiterschichtenstruktur |
| US9076763B2 (en) * | 2012-08-13 | 2015-07-07 | Infineon Technologies Austria Ag | High breakdown voltage III-nitride device |
| JP6017248B2 (ja) | 2012-09-28 | 2016-10-26 | トランスフォーム・ジャパン株式会社 | 半導体装置の製造方法及び半導体装置 |
| CN103117303B (zh) * | 2013-02-07 | 2016-08-17 | 苏州晶湛半导体有限公司 | 一种氮化物功率器件及其制造方法 |
| EP3282041B1 (en) * | 2013-02-15 | 2020-06-24 | AZUR SPACE Solar Power GmbH | P doping of group iii nitride buffer layer structure on a heterosubstrate |
| CN104347695A (zh) * | 2013-07-31 | 2015-02-11 | 浙江大学苏州工业技术研究院 | 一种提高器件纵向耐压能力的半导体装置 |
| CN103531615A (zh) * | 2013-10-15 | 2014-01-22 | 苏州晶湛半导体有限公司 | 氮化物功率晶体管及其制造方法 |
| KR102127441B1 (ko) * | 2013-12-02 | 2020-06-26 | 엘지이노텍 주식회사 | 반도체 소자 및 이를 포함하는 반도체 회로 |
| CN103887325A (zh) * | 2013-12-18 | 2014-06-25 | 杭州恩能科技有限公司 | 一种提高器件耐压能力的半导体装置及其制备方法 |
| JP2017055008A (ja) * | 2015-09-11 | 2017-03-16 | 株式会社東芝 | 半導体装置 |
| US10312378B2 (en) * | 2017-01-30 | 2019-06-04 | QROMIS, Inc. | Lateral gallium nitride JFET with controlled doping profile |
| US11139290B2 (en) * | 2018-09-28 | 2021-10-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | High voltage cascode HEMT device |
| US11251294B2 (en) | 2020-03-24 | 2022-02-15 | Infineon Technologies Austria Ag | High voltage blocking III-V semiconductor device |
| WO2024011610A1 (en) * | 2022-07-15 | 2024-01-18 | Innoscience (Zhuhai) Technology Co., Ltd. | Semiconductor device and method for manufacturing thereof |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3029366A (en) | 1959-04-22 | 1962-04-10 | Sprague Electric Co | Multiple semiconductor assembly |
| US3859127A (en) | 1972-01-24 | 1975-01-07 | Motorola Inc | Method and material for passivating the junctions of mesa type semiconductor devices |
| US4980315A (en) | 1988-07-18 | 1990-12-25 | General Instrument Corporation | Method of making a passivated P-N junction in mesa semiconductor structure |
| US6120909A (en) | 1998-08-19 | 2000-09-19 | International Business Machines Corporation | Monolithic silicon-based nitride display device |
| US7030428B2 (en) | 2001-12-03 | 2006-04-18 | Cree, Inc. | Strain balanced nitride heterojunction transistors |
| JP2006196869A (ja) * | 2004-12-13 | 2006-07-27 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US7800097B2 (en) * | 2004-12-13 | 2010-09-21 | Panasonic Corporation | Semiconductor device including independent active layers and method for fabricating the same |
| JP4939749B2 (ja) * | 2004-12-22 | 2012-05-30 | オンセミコンダクター・トレーディング・リミテッド | 化合物半導体スイッチ回路装置 |
| US20070018198A1 (en) | 2005-07-20 | 2007-01-25 | Brandes George R | High electron mobility electronic device structures comprising native substrates and methods for making the same |
| US7566918B2 (en) | 2006-02-23 | 2009-07-28 | Cree, Inc. | Nitride based transistors for millimeter wave operation |
| US20080001173A1 (en) * | 2006-06-23 | 2008-01-03 | International Business Machines Corporation | BURIED CHANNEL MOSFET USING III-V COMPOUND SEMICONDUCTORS AND HIGH k GATE DIELECTRICS |
| US8212290B2 (en) | 2007-03-23 | 2012-07-03 | Cree, Inc. | High temperature performance capable gallium nitride transistor |
| JP2010010262A (ja) * | 2008-06-25 | 2010-01-14 | Panasonic Electric Works Co Ltd | 半導体装置 |
| JPWO2010001607A1 (ja) * | 2008-07-03 | 2011-12-15 | パナソニック株式会社 | 窒化物半導体装置 |
| JP2010206048A (ja) * | 2009-03-05 | 2010-09-16 | Panasonic Corp | 電界効果トランジスタ装置 |
| DE102009018054B4 (de) * | 2009-04-21 | 2018-11-29 | Infineon Technologies Austria Ag | Lateraler HEMT und Verfahren zur Herstellung eines lateralen HEMT |
| WO2011024367A1 (ja) * | 2009-08-27 | 2011-03-03 | パナソニック株式会社 | 窒化物半導体装置 |
-
2010
- 2010-10-20 US US12/908,458 patent/US8502273B2/en active Active
-
2011
- 2011-07-31 JP JP2013534901A patent/JP5885750B2/ja active Active
- 2011-07-31 WO PCT/US2011/046065 patent/WO2012054122A1/en active Application Filing
- 2011-07-31 CN CN201180050701.0A patent/CN103201840B/zh active Active
- 2011-10-12 TW TW100136918A patent/TWI540648B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| US20120098035A1 (en) | 2012-04-26 |
| TW201222677A (en) | 2012-06-01 |
| WO2012054122A1 (en) | 2012-04-26 |
| CN103201840A (zh) | 2013-07-10 |
| CN103201840B (zh) | 2016-11-02 |
| US8502273B2 (en) | 2013-08-06 |
| JP2013544021A (ja) | 2013-12-09 |
| TWI540648B (zh) | 2016-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5885750B2 (ja) | バッファ降伏電圧が増大されたｈｅｍｔ | |
| US9831312B2 (en) | Group III-V device structure having a selectively reduced impurity concentration | |
| US9748331B2 (en) | Method for growing III-V epitaxial layers | |
| JP5628276B2 (ja) | 埋込形フィールド・プレート（ｂｕｒｉｅｄｆｉｅｌｄｐｌａｔｅ）を有する化合物半導体デバイス | |
| US9087704B2 (en) | Semiconductor devices and methods of manufacturing the semiconductor device | |
| US20130240951A1 (en) | Gallium nitride superjunction devices | |
| JP2007103451A (ja) | 半導体装置及びその製造方法 | |
| WO2015175915A1 (en) | Trenched vertical power field-effect transistors with improved on-resistance and breakdown voltage | |
| US9054027B2 (en) | III-nitride device and method having a gate isolating structure | |
| JP2013544022A (ja) | フローティングおよびグランドされた基板領域を備えるｈｅｍｔ | |
| JP2011071512A (ja) | 電力電子素子及びその製造方法並びに電力電子素子を含む集積回路モジュール | |
| KR20160128891A (ko) | 실리콘 위에서 ⅲ－ⅴ 재료를 성장시키기 위한 시드 층 구조 | |
| KR20170108870A (ko) | 기판 구조체, 반도체 부품 및 방법 | |
| US20150021666A1 (en) | Transistor having partially or wholly replaced substrate and method of making the same | |
| US11923448B2 (en) | High voltage blocking III-V semiconductor device | |
| KR101018239B1 (ko) | 질화물계 이종접합 전계효과 트랜지스터 | |
| KR102067596B1 (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
| US20180061772A1 (en) | Semiconductor Lithography Alignment Feature with Epitaxy Blocker | |
| WO2024000431A1 (zh) | 一种半导体器件及其制造方法 | |
| US10446677B2 (en) | Semiconductor structures and method for fabricating the same | |
| US9054171B2 (en) | HEMT semiconductor device | |
| US20120305932A1 (en) | Lateral trench mesfet | |
| KR20160145364A (ko) | 질화물계 트랜지스터 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140620 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140620 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150224 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150227 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150522 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150623 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150724 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150730 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160209 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160209 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5885750 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |