CN103201840B - 具有提高的缓冲击穿电压的hemt - Google Patents
具有提高的缓冲击穿电压的hemt Download PDFInfo
- Publication number
- CN103201840B CN103201840B CN201180050701.0A CN201180050701A CN103201840B CN 103201840 B CN103201840 B CN 103201840B CN 201180050701 A CN201180050701 A CN 201180050701A CN 103201840 B CN103201840 B CN 103201840B
- Authority
- CN
- China
- Prior art keywords
- cushion
- face
- trap
- substrate
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015556 catabolic process Effects 0.000 title abstract description 28
- 230000003139 buffering effect Effects 0.000 title abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 63
- 229910052751 metal Inorganic materials 0.000 claims abstract description 33
- 239000002184 metal Substances 0.000 claims abstract description 33
- 230000004888 barrier function Effects 0.000 claims description 51
- 238000000034 method Methods 0.000 claims description 38
- 230000015572 biosynthetic process Effects 0.000 claims description 13
- 238000002955 isolation Methods 0.000 claims description 7
- 230000000149 penetrating effect Effects 0.000 claims 1
- 238000000059 patterning Methods 0.000 description 31
- 229920002120 photoresistant polymer Polymers 0.000 description 29
- 239000007800 oxidant agent Substances 0.000 description 27
- 230000001590 oxidative effect Effects 0.000 description 27
- 230000032798 delamination Effects 0.000 description 7
- 229910002704 AlGaN Inorganic materials 0.000 description 6
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 239000003822 epoxy resin Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229920000647 polyepoxide Polymers 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 229910052733 gallium Inorganic materials 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 238000007667 floating Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000002372 labelling Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000001802 infusion Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 238000006396 nitration reaction Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Abstract
通过在p型Si衬底（210）中形成n阱（232,820），使其直接位于III‑N族HEMT（200,800,1300）的金属漏区（254,844）下，显著地提高p型Si衬底（210）上的III‑N族HEMT（200,800,1300）的缓冲击穿。所述的n阱（232,820）形成p‑n结，其在击穿期间变为反向偏置，从而将所述的缓冲击穿提高了所述p‑n结的反向偏置击穿电压并允许所述的衬底（210）接地。所述的III‑N族HEMT（800）的缓冲层（824）还可包括与所述的n阱（820）对准的n型区域（822），且所述的III‑N族HEMT（1300）的缓冲层（824）还进一步包括p型区域（1316），以使所述衬底（210）和所述缓冲层（824）之间的结处的任何泄露电流最小。
Description
技术领域
本发明涉及III-N族HEMT且，更具体地，涉及具有提高的缓冲击穿电压的III-N族HEMT。
背景技术
由于其较宽的带隙和高的电子饱和速度，已显示出III-N族高电子迁移率晶体管（HEMT）具有潜在的用于电力电子学的优势。这些材料特性转化成高的击穿电压、低的导通电阻以及快速切换。相比硅基晶体管，III-N族HEMT还可在较高的温度下工作。这些特性使III-N族HEMT良好地适用于高效率的功率调节应用，例如照明和车辆控制。
图1示出图解说明常规III-N族HEMT100的横截面图。如图1中所示，III-N族HEMT100包括衬底110，以及形成于所述衬底110的顶表面的分层区域112。所述分层区域112进而包括顶部的阻挡层114、中间的沟道层116，以及位于所述衬底110和所述沟道层116之间的底部的缓冲层118。通常，所述的阻挡层114、沟道层116和缓冲层118各自利用一个或更多个连续的III族氮化层实现，所述的III族包括In、Ga和Al中的一个或更多个。例如，所述的阻挡层114通常形成自AlGaN，而所述的沟道层116通常形成自GaN。
如Mishra等人的文章“AlGaN/GaN HEMTs-An Overview of DeviceOperation and Applications”Proceedings of the IEEE,Vol.90,No.6,2002年6月,pp.1022-1031中所讨论的，HEMT的沟道层和阻挡层具有不同的极化特性和带隙，其诱导在所述沟道层的顶部形成二维电子气（2DEG）。所述的2DEG（其具有高浓度的电子）类似于常规场效应晶体管（FET）中的沟道。
由于天然的III-N族衬底不容易获得，所以利用外延沉积技术，例如金属有机化学气相沉积（MOCVD）和分子束外延（MBE），使分层区域112在所述的衬底110上常规生长。所述的缓冲层118在所述的衬底110和所述的沟道层116之间提供过渡层，从而处理晶格常数的差异并提供最小错位的生长表面。
由于SiC具有合理低的晶格失配（～3%）以及高导热性，所以所述的衬底110通常利用SiC实现。然而，SiC衬底昂贵并具有尺寸限制。由于Si的低成本且可进入Si加工的基础设施，所以所述的衬底110还通常利用Si实现。但是，由于晶片的应力以及随后的弯曲，Si衬底使得6英寸的衬底上缓冲层118的厚度限制于2至3微米（um）。
2至3微米的缓冲层厚度的局限之一在于薄的缓冲层限制了器件的击穿电压。这是由于缓冲击穿电压非常低。例如，2微米厚度的缓冲层在300V下击穿。提高缓冲击穿电压的一个途径是使衬底浮动。通过使衬底浮动，由于通过两个缓冲层厚度支撑电压，所以缓冲击穿电压被加倍至600V。
例如，如图1中所示，当Si衬底被浮动且漏极至源极击穿时，击穿电流沿着漏极至源极的路径流动，所述路径包括击穿路径段A、B和C。所述的击穿路径段A和C各自具有大约300V的击穿电压，但是所述的击穿路径段B为欧姆性的。因此，为了达到完全的击穿电压（600V），衬底100必须能浮动达到一半的击穿电压（300V）。
但是，由于器件之间的电容耦合，对浮动衬底的需要造成主要关注串扰问题。另外，浮动的衬底导致针对包装的主要问题。如果利用常规的封装，那么利用非导电性的环氧树脂连接III-N族HEMT。但是，相比导电性的环氧树脂，非导电性的环氧树脂具有较差的导热性。由于III-N族器件旨在用于功率应用且需要具有好的热沉，所以这将导致严重问题。
存在具有提高的热沉的封装，其利用了具有高导热性的中间绝缘层，如AlN。但是，这些是昂贵的并且相比利用导电性环氧树脂的直接连接，仍具有较低的导热性。由于所述衬底未被直接接触，所以浮动衬底的电压也未被指定。在电路设计中，未调节的电压是不可取的。因此，需要一种替代方法来形成III-N族HEMT。
发明内容
本发明的晶体管增强了缓冲击穿。本发明的晶体管包括第一导电类型的衬底，以及位于所述衬底中的第二导电类型的阱。所述的衬底和所述的阱各自具有顶面。所述晶体管还包括与所述衬底的顶面和所述阱的顶面接触的缓冲层，以及与所述缓冲层的顶面接触的沟道层。所述缓冲层和所述沟道层各自具有顶面，而所述沟道层包括III族氮化物。所述晶体管进一步包括与所述沟道层的顶面接触的阻挡层，以及与所述沟道层接触的间隔开的金属源区和漏区。所述阻挡层包括III族氮化物。所述金属漏区直接位于所述阱上方。
在本发明中的形成晶体管的方法包括形成第一导电类型的衬底，以及在所述衬底中形成第二导电类型的阱。所述衬底和所述阱各自具有顶面。所述方法还包括形成与所述衬底的顶面和所述阱的顶面接触的缓冲层，以及形成与所述缓冲层的顶面接触的沟道层。所述缓冲层和所述沟道层各自具有顶面，而所述沟道层包括III族氮化物。所述方法进一步包括形成与所述沟道层的顶面接触的阻挡层，以及与所述沟道层接触的间隔开的金属源区和漏区。所述阻挡层包括III族氮化物。所述金属漏区直接位于所述阱上方。
附图说明
图1是示出常规III-N族HEMT100的横截面图。
图2-6是示出根据本发明形成III-N族HEMT200的方法示例的一系列横截面图。
图7A和7B分别是示出根据本发明，单个III-N族HEMT200和一对并排的III-N族HEMT200的操作的横截面图。
图8-12是示出根据本发明的第一替代性实施例形成III-N族HEMT800的方法示例的一系列横截面图。
图13-16是示出根据本发明的第二替代性实施例形成III-N族HEMT1300的方法示例的一系列横截面图。
具体实施方式
图2至6示出图解说明根据本发明形成III-N族HEMT200的方法示例的一系列横截面图。如下面更详细描述的，本发明的方法在漏极下面的硅衬底中形成p-n结，从而形成利用缓冲击穿电压串联作用的结隔离势垒，并因此提高缓冲击穿电压。
如图2中所示，本发明的方法利用常规形成的单晶、轻掺杂p型Si半导体衬底210（例如，<111>）。如图2中进一步所示，本发明的方法首先在衬底210的顶面上形成图案化的光致抗蚀剂层212。
图案化光致抗蚀剂层212以常规方式形成，其包括沉积光致抗蚀剂层，投射光通过称为掩模的图案化黑/透明的玻璃板，以在光致抗蚀剂层形成图案化图像，从而软化光暴露的光致抗蚀剂区域，然后除去软化的光致抗蚀剂区域。在形成图案化光致抗蚀剂层212后，对所述衬底210的已暴露区域进行蚀刻，以形成中间的HEMT结构214，该结构包括对准标记216。然后，移除图案化光致抗蚀剂层212。
如图3中所示，移除图案化光致抗蚀剂层212后，以常规方式在衬底210的顶面上形成图案化光致抗蚀剂层220。在形成图案化光致抗蚀剂层220后，通过图案化光致抗蚀剂层220中的开口，将n型掺杂剂，例如磷和/或砷，注入衬底210。然后进行退火，以扩散和激活注入物，从而形成中间的HEMT结构230，该结构包括在衬底210中的n阱232。然后，除去图案化光致抗蚀剂层220。
如图4中所示，一旦除去图案化光致抗蚀剂层220，就在衬底210上形成分层区域240。分层区域240进而包括缓冲层242、沟道层244以及阻挡层246。缓冲层242、沟道层244和阻挡层246可各自借助一个或更多个连续的III族氮化物层实现，所述的III族包括In、Ga和Al中的一个或更多个。例如，缓冲层242可借助AlN（热稳定材料）、AlGaN和GaN的连续层实现。此外，沟道层244可借助例如GaN实现，且阻挡层246可借助例如AlGaN实现。
分层区域240可以以常规方式形成，例如，通过将中间HEMT结构230放在MOCVD反应器中并在衬底结构210的顶面上外延生长缓冲层242，在缓冲层242的顶面上外延生长沟道层244，以及在沟道层244的顶面上外延生长阻挡层246。
如图5中所示，按常规方式形成分层区域240后，除了利用对准标记216将金属漏区254直接定位在所述n阱232上外，所述方法通过以常规方式形成金属栅区250、金属源区252以及金属漏区254完成III-N族HEMT200的形成。
形成金属栅区250以进行肖特基接触，而形成金属源区252和金属漏区254以与沟道层244进行欧姆接触。替代地，如图5中的虚线所示，可通过绝缘层ISO将栅极250与阻挡层246隔离。
另外，所述方法通过移除位于对准标记216和非器件区域上方的阻挡层246和沟道层244，隔离相邻器件。当从对准标记216和非器件区域上方移除阻挡层246和沟道层244时，所述的移除形成开口256，其中开口256的底部暴露缓冲层242的一部分，且开口256的侧壁暴露沟道层244和阻挡层246的一部分。
替代地，如图6中所示，所述方法可通过将隔离物种，例如氮，注入位于对准标记216和非器件区域上方的阻挡层246和沟道层244的区域，隔离相邻器件。（注入还驱动隔离物种部分地进入缓冲层242。）当阻挡层246和沟道层244被注入时，注入形成位于缓冲层242上的注入隔离区域258，并接触和横向位于沟道层244和阻挡层246的区域之间。
图7A-7B示出图解说明根据本发明，III-N族HEMT200的操作的横截面图。图7A示出单个III-N族HEMT200的操作。如图7A中所示，当漏源极击穿时，击穿电流沿着金属漏极区254至金属源极区252的路径流动，所述路径包括击穿路径段A、B和C。
但是，p衬底210中的n阱232的形成形成了具有耗尽区260的p-n结，耗尽区260中断了路径段B。击穿路径A仍然有效，但是当其接通时，其将p-n结反向偏置，从而切断了击穿路径B和C。由于是p-n结的反向偏置击穿电压提高了缓冲击穿电压，所以选择用于形成n阱232的掺杂浓度，以使反向偏置的击穿电压最大化。
因此，本发明的优势之一在于通过在金属漏区254下面形成p-n结，当Si衬底上生长薄的缓冲层（例如，2至3微米厚度）时，充分地提高缓冲击穿电压。提高的缓冲击穿电压进而为III-N族HEMT200提供更高的击穿电压。
图7B示出一对并排的III-N族HEMT200的操作。如图7B中所示，III-N族HEMT200的每个漏极254居中位于相对应的n阱232上方。n阱232进而可向左边横向延伸，远到III-N族HEMT200的源极252，且向右边延伸相同的距离，到达如图7B中所示的点，该点与相邻的III-N族HEMT200对的栅极之间的中点大致重合。
通过实验确定n阱232的宽度，以便确保从漏极254流至缓冲层242从而流至衬底210，由此环绕在相应的n阱232的p-n结的任何击穿电流具有降低的电压，该电压约等于n阱232的反向偏置击穿电压。由于III-N族HEMT200为横向的高电压晶体管，其具有相对小于横向尺寸的垂直尺寸，所以晶体管具有足够大的横向尺寸，以容纳n阱232的宽度。
如图7B中进一步所示，p-n结允许n阱232电浮动，且允许p型衬底210电接地。因此，本发明的另一个优势在于，让p型衬底210接地降低相邻器件之间的串扰。另外，让p型衬底210接地允许利用导电性的环氧树脂（相比非导电性的环氧树脂，提供更好的导热性）将III-N族HEMT200连至封装体。
图8-12示出图解说明根据本发明的第一替代性实施例，形成III-N族HEMT800的方法示例的一系列横截面图。形成III-N族HEMT800的方法与上面形成III-N族HEMT200的方法相同，其移除图案化光致抗蚀剂层212，并因此，利用相同的参考数字指定对两种方法共同的结构。
如图8中所示，一旦已形成图案化光致抗蚀剂层212，则例如通过将中间HEMT结构214放在MOCVD反应器中并以常规方式在衬底210的顶面上外延生长第一缓冲层810而形成第一缓冲层810。第一缓冲层810（充分地薄于缓冲层242）的生长形成了中间的HEMT结构812。第一缓冲层810可用一个或更多个相继的III族氮化物层实现，III族包括In、Ga和Al中的一个或更多个。第一缓冲层810优选用热稳定性材料实现，例如AlN或，一个或更多个III-N族材料序列且其顶层具有高的Al成分（例如高于50%）。
如图9中所示，形成第一缓冲层810后，就从反应器中移除中间HEMT结构812并以常规方式在第一缓冲层810的顶面上形成图案化光致抗蚀剂层814。形成图案化光致抗蚀剂层814后，通过图案化光致抗蚀剂层814中的开口以及通过第一缓冲层810注入n型掺杂剂，例如磷和/或砷，以在衬底210中形成n型注入区域。选择注入的掺杂浓度，使其大约等于用于形成n阱232的掺杂浓度。
在这之后，通过图案化光致抗蚀剂层814中的开口将n型掺杂剂，例如Si，注入第一缓冲层810，以在第一缓冲层810中形成n型注入区域。选择注入的掺杂浓度，使其大约等于用于形成n阱232的掺杂浓度。然后移除图案化光致抗蚀剂层814，以形成中间的HEMT结构816。
如图10中所示，一旦已经移除图案化光致抗蚀剂层814，就将中间HEMT结构816返回至反应器，并进行退火，以扩散和激活注入的掺杂剂，从而在衬底210中形成n阱820，以及位于n阱820上方并接触n阱820的第一缓冲层810中的n型区域822。
（n阱820和n型区域822可替换地利用分开的掩模形成。例如，在利用如图3中所示的图案化光致抗蚀剂层220形成第一缓冲层810之前，形成n阱，使得图9中所示的图案化光致抗蚀剂层814仅用于形成n型区域822）。
退火后，通过以常规方式在第一缓冲层810的顶面上外延生长第二缓冲层824，形成第二缓冲层824。第一缓冲层810的厚度和第二缓冲层824的厚度大约等于缓冲层242的厚度。
一旦已经形成第二缓冲层824，就在第二缓冲层824上外延生长沟道层826，且以常规方式在沟道层826上外延生长阻挡层828。第二缓冲层824、沟道层826以及阻挡层828可各自用一个或更多个相继的III族氮化物层实现，III族包括In、Ga和Al中的一个或更多个。
例如，可用AlGaN和GaN的连续层形成第二缓冲层824，沟道层826可由GaN形成，且阻挡层828可由AlGaN形成。第一缓冲层810、第二缓冲层824、沟道层826和阻挡层828形成分层区域830。
如图11中所示，在以常规方式形成阻挡层828后，除了利用对准标记216将金属漏区844定位为直接在n阱820和n型区域822上方外，所述方法通过以常规方式形成金属栅区840、金属源区842以及金属漏区844，完成III-N族HEMT800的形成。
形成金属栅区840以进行肖特基接触，而形成金属源区842和金属漏区844以与沟道层826进行欧姆接触。替代地，如图11中的虚线所示，可通过绝缘层ISO将栅极840与阻挡层828隔离。
另外，所述方法通过移除位于对准标记216和非器件区域上方的阻挡层828和沟道层826，隔离相邻的器件。当从对准标记216和非器件区域上方移除阻挡层828和沟道层826时，移除形成开口846，其中开口846的底部暴露缓冲层824的一部分，且开口846的侧壁暴露沟道层826和阻挡层828的一部分。
替代地，如图12中所示，所述方法可通过将隔离物种，例如氮，注入位于对准标记216和非器件区域上方的阻挡层828和沟道层826的区域来隔离相邻的器件。（注入还驱动隔离物种部分地进入缓冲层824。）当阻挡层828和沟道层826被注入时，注入形成位于缓冲层824上方的注入隔离区域848，并接触和横向位于沟道层826和阻挡层828的区域之间。
因此，本发明的第一替代性实施例的优势之一在于，在直接位于n阱820上方的第一缓冲层810中形成n型区域822使衬底210和缓冲层之间的界面所存在的任何泄漏电流最低。另外，III-N族HEMT800与III-N族HEMT200工作相同。
图13-16示出图解说明根据本发明的第二替代性实施例，形成III-N族HEMT1300的方法示例的横截面图。形成III-N族HEMT1300的方法与上面形成III-N族HEMT800的方法相同，其移除图案化光致抗蚀剂层814，并因此利用相同的参考数字指定两种方法共同的结构。
如图13所示，在移除图案化光致抗蚀剂层814后，以常规方式在第一缓冲层810上形成图案化光致抗蚀剂层1310。在形成图案化光致抗蚀剂层1310后，通过图案化光致抗蚀剂层1310中的开口，将p型掺杂剂，例如Mg，注入第一缓冲层810，从而在第一缓冲层810中形成注入区域。
选择用于形成注入区域的掺杂浓度，使其大约等于用于形成p型衬底210的掺杂浓度。然后移除图案化光致抗蚀剂层1310，以形成中间的HEMT结构1314。（在形成图案化光致抗蚀剂层814之前，可选择地形成图案化光致抗蚀剂层1310。）
如图14中所示，在移除图案化光致抗蚀剂层1310后，将中间HEMT结构1314返回至反应器，并进行退火，以扩散和激活注入的掺杂剂，从而在衬底210中形成n阱820，在位于n阱820上并接触n阱820的第一缓冲层810中形成n型区域822，以及形成第一缓冲层810中的p型区域1316。扩散后，如图14中所示，p型区域1316接触n型区域822，从而在第一缓冲层810中形成p-n结。
如图15中所示，在已经完成退火后，如关于第一替代性实施例所述的，所述方法继续，以形成III-N族HEMT1300，即，通过形成第二缓冲层824、沟道层826和阻挡层828，以及金属接点840、842和844。
因此，本发明的第二替代性实施例的优势之一在于，在具有p型区域1316和n型区域822的第一缓冲层810中形成p-n结进一步使衬底210和缓冲层之间的界面上存在的任何泄漏电流最小。
替代地，如图16中所示，可定位图案化光致抗蚀剂层1310，以便退火后，所扩散的p型掺杂剂不延续遍布而接触扩散的n型掺杂剂，n型掺杂剂形成n型区域822，从而形成在p型区域1316和n型区域822之间的间隙1320。另外，III-N族HEMT1300的两个变体与III-N族HEMT800工作相同。
应该理解，上述描述仅为本发明的示例，且可利用本文所描述的本发明的各种替代方案实施本发明。例如，III-N族HEMT通常被形成为耗尽型器件，但也可形成为增强型器件。
因为这些器件的衬底和缓冲层结构相同，所以本发明同样很好地适用于增强型器件。因此，其目的在于，所附的权利要求限定本发明的保护范围以及由此涵盖的这些权利要求范围内的结构和方法和其等价物。
Claims (20)
1.一种晶体管，包括：
第一导电类型的衬底，所述衬底具有顶面；
位于所述衬底中的第二导电类型的阱，所述阱具有顶面；
与所述衬底的顶面和所述阱的顶面接触的缓冲层，所述缓冲层具有顶面；
与所述缓冲层的顶面接触的沟道层，所述沟道层包括III族氮化物且具有顶面；
与所述沟道层的顶面接触的阻挡层，所述阻挡层包括III族氮化物；以及
穿透所述阻挡层以与所述沟道层接触的间隔开的金属源区和金属漏区，所述金属漏区位于所述阱上方。
2.根据权利要求1中所述的晶体管，其中所述金属漏区与所述阱间隔开。
3.根据权利要求1中所述的晶体管，其进一步包括注入隔离区，其与所述缓冲层接触，且与所述沟道层的区域和所述阻挡层的区域接触并横向位于所述沟道层的区域和所述阻挡层的区域之间。
4.根据权利要求1中所述的晶体管，其进一步包括位于所述衬底中的对准标记开口，所述金属漏区具有针对所述对准标记开口的预定义空间关系。
5.根据权利要求1中所述的晶体管，其进一步包括与所述阻挡层接触或通过绝缘层与所述阻挡层隔离的金属栅极。
6.根据权利要求1中所述的晶体管，其中所述缓冲层包括：
与所述衬底的顶面和所述阱的顶面接触的第一缓冲层；
位于所述第一缓冲层中的所述第二导电类型的区域；以及
与所述第一缓冲层接触的第二缓冲层，所述沟道层接触所述第二缓冲层的顶面。
7.根据权利要求6中所述的晶体管，其中所述第一缓冲层薄于所述第二缓冲层。
8.根据权利要求6中所述的晶体管，其中位于所述第一缓冲层中的所述第二导电类型的所述区域直接位于所述阱上方且与所述阱接触。
9.根据权利要求6中所述的晶体管，其进一步包括位于所述第一缓冲层中的所述第一导电类型的区域。
10.根据权利要求9中所述的晶体管，其中位于所述第一缓冲层中的所述第一导电类型的所述区域与位于所述第一缓冲层中的所述第二导电类型的所述区域接触。
11.一种形成晶体管的方法，包括：
形成第一导电类型的衬底，所述衬底有顶面；
在所述衬底中形成第二导电类型的阱，所述阱具有顶面；
形成与所述衬底的顶面和所述阱的顶面接触的缓冲层，所述缓冲层具有顶面；
形成与所述缓冲层的顶面接触的沟道层，所述沟道层包括III族氮化物且具有顶面；
形成与所述沟道层的顶面接触的阻挡层，所述阻挡层包括III族氮化物；以及
形成穿透所述阻挡层以与所述沟道层接触的间隔开的金属源区和金属漏区，所述金属漏区位于所述阱上方。
12.根据权利要求11中所述的方法，其中所述金属漏区与所述阱间隔开。
13.根据权利要求11中所述的方法，其进一步包括去除所述阻挡层和所述沟道层的一部分，以形成开口，所述开口的底部暴露所述缓冲层的一部分，所述开口的侧壁暴露所述沟道层和所述阻挡层的一部分。
14.根据权利要求11中所述的方法，其进一步包括在所述衬底中形成对准标记开口，所述金属漏区具有针对所述对准标记开口的预定义空间关系。
15.根据权利要求11中所述的方法，其进一步包括形成金属栅极，以接触所述阻挡层或通过绝缘层与所述阻挡层隔离。
16.根据权利要求11中所述的方法，其中形成所述缓冲层包括：
形成与所述衬底的顶面和所述阱的顶面接触的第一缓冲层，所述第一缓冲层具有顶面；
形成位于所述第一缓冲层中的所述第二导电类型的区域；以及
形成与所述第一缓冲层的顶面接触的第二缓冲层，所述沟道层接触所述第二缓冲层的顶面。
17.根据权利要求16中所述的方法，其中所述第一缓冲层薄于所述第二缓冲层。
18.根据权利要求16中所述的方法，其中位于所述第一缓冲层中的所述第二导电类型的所述区域直接位于所述阱上方且与所述阱接触。
19.根据权利要求16中所述的方法，其进一步包括形成位于所述第一缓冲层中的所述第一导电类型的区域。
20.根据权利要求19中所述的方法，其中位于所述第一缓冲层中的所述第一导电类型的所述区域与位于所述第一缓冲层中的所述第二导电类型的所述区域接触。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/908,458 | 2010-10-20 | ||
| US12/908,458 US8502273B2 (en) | 2010-10-20 | 2010-10-20 | Group III-nitride HEMT having a well region formed on the surface of substrate and contacted the buffer layer to increase breakdown voltage and the method for forming the same |
| PCT/US2011/046065 WO2012054122A1 (en) | 2010-10-20 | 2011-07-31 | Hemt with increased buffer breakdown voltage |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103201840A CN103201840A (zh) | 2013-07-10 |
| CN103201840B true CN103201840B (zh) | 2016-11-02 |
Family
ID=45972253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201180050701.0A Active CN103201840B (zh) | 2010-10-20 | 2011-07-31 | 具有提高的缓冲击穿电压的hemt |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8502273B2 (zh) |
| JP (1) | JP5885750B2 (zh) |
| CN (1) | CN103201840B (zh) |
| TW (1) | TWI540648B (zh) |
| WO (1) | WO2012054122A1 (zh) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120126334A1 (en) * | 2010-11-24 | 2012-05-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Breakdown voltage improvement with a floating substrate |
| JP5879805B2 (ja) * | 2011-08-09 | 2016-03-08 | 富士通株式会社 | スイッチング素子及びこれを用いた電源装置 |
| DE102012207501B4 (de) * | 2012-05-07 | 2017-03-02 | Forschungsverbund Berlin E.V. | Halbleiterschichtenstruktur |
| US9076763B2 (en) * | 2012-08-13 | 2015-07-07 | Infineon Technologies Austria Ag | High breakdown voltage III-nitride device |
| JP6017248B2 (ja) | 2012-09-28 | 2016-10-26 | トランスフォーム・ジャパン株式会社 | 半導体装置の製造方法及び半導体装置 |
| CN103117303B (zh) * | 2013-02-07 | 2016-08-17 | 苏州晶湛半导体有限公司 | 一种氮化物功率器件及其制造方法 |
| EP3154092B1 (en) * | 2013-02-15 | 2021-12-15 | AZUR SPACE Solar Power GmbH | P-doping of group iii-nitride buffer layer structure on a heterosubstrate |
| CN104347695A (zh) * | 2013-07-31 | 2015-02-11 | 浙江大学苏州工业技术研究院 | 一种提高器件纵向耐压能力的半导体装置 |
| CN103531615A (zh) * | 2013-10-15 | 2014-01-22 | 苏州晶湛半导体有限公司 | 氮化物功率晶体管及其制造方法 |
| KR102127441B1 (ko) * | 2013-12-02 | 2020-06-26 | 엘지이노텍 주식회사 | 반도체 소자 및 이를 포함하는 반도체 회로 |
| CN103887325A (zh) * | 2013-12-18 | 2014-06-25 | 杭州恩能科技有限公司 | 一种提高器件耐压能力的半导体装置及其制备方法 |
| JP2017055008A (ja) * | 2015-09-11 | 2017-03-16 | 株式会社東芝 | 半導体装置 |
| US10312378B2 (en) * | 2017-01-30 | 2019-06-04 | QROMIS, Inc. | Lateral gallium nitride JFET with controlled doping profile |
| US11139290B2 (en) * | 2018-09-28 | 2021-10-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | High voltage cascode HEMT device |
| US11251294B2 (en) * | 2020-03-24 | 2022-02-15 | Infineon Technologies Austria Ag | High voltage blocking III-V semiconductor device |
| CN117897818A (zh) * | 2022-07-15 | 2024-04-16 | 英诺赛科（珠海）科技有限公司 | 半导体器件及其制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1794583A (zh) * | 2004-12-22 | 2006-06-28 | 三洋电机株式会社 | 化合物半导体开关电路装置 |
| JP2010206048A (ja) * | 2009-03-05 | 2010-09-16 | Panasonic Corp | 電界効果トランジスタ装置 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3029366A (en) | 1959-04-22 | 1962-04-10 | Sprague Electric Co | Multiple semiconductor assembly |
| US3859127A (en) | 1972-01-24 | 1975-01-07 | Motorola Inc | Method and material for passivating the junctions of mesa type semiconductor devices |
| US4980315A (en) | 1988-07-18 | 1990-12-25 | General Instrument Corporation | Method of making a passivated P-N junction in mesa semiconductor structure |
| US6120909A (en) | 1998-08-19 | 2000-09-19 | International Business Machines Corporation | Monolithic silicon-based nitride display device |
| US7030428B2 (en) | 2001-12-03 | 2006-04-18 | Cree, Inc. | Strain balanced nitride heterojunction transistors |
| JP2006196869A (ja) * | 2004-12-13 | 2006-07-27 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US7800097B2 (en) * | 2004-12-13 | 2010-09-21 | Panasonic Corporation | Semiconductor device including independent active layers and method for fabricating the same |
| US20070018198A1 (en) | 2005-07-20 | 2007-01-25 | Brandes George R | High electron mobility electronic device structures comprising native substrates and methods for making the same |
| US7566918B2 (en) | 2006-02-23 | 2009-07-28 | Cree, Inc. | Nitride based transistors for millimeter wave operation |
| US20080001173A1 (en) * | 2006-06-23 | 2008-01-03 | International Business Machines Corporation | BURIED CHANNEL MOSFET USING III-V COMPOUND SEMICONDUCTORS AND HIGH k GATE DIELECTRICS |
| US8212290B2 (en) | 2007-03-23 | 2012-07-03 | Cree, Inc. | High temperature performance capable gallium nitride transistor |
| JP2010010262A (ja) * | 2008-06-25 | 2010-01-14 | Panasonic Electric Works Co Ltd | 半導体装置 |
| US20110095335A1 (en) * | 2008-07-03 | 2011-04-28 | Panasonic Corporation | Nitride semiconductor device |
| DE102009018054B4 (de) * | 2009-04-21 | 2018-11-29 | Infineon Technologies Austria Ag | Lateraler HEMT und Verfahren zur Herstellung eines lateralen HEMT |
| WO2011024367A1 (ja) * | 2009-08-27 | 2011-03-03 | パナソニック株式会社 | 窒化物半導体装置 |
-
2010
- 2010-10-20 US US12/908,458 patent/US8502273B2/en active Active
-
2011
- 2011-07-31 CN CN201180050701.0A patent/CN103201840B/zh active Active
- 2011-07-31 JP JP2013534901A patent/JP5885750B2/ja active Active
- 2011-07-31 WO PCT/US2011/046065 patent/WO2012054122A1/en active Application Filing
- 2011-10-12 TW TW100136918A patent/TWI540648B/zh active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1794583A (zh) * | 2004-12-22 | 2006-06-28 | 三洋电机株式会社 | 化合物半导体开关电路装置 |
| JP2010206048A (ja) * | 2009-03-05 | 2010-09-16 | Panasonic Corp | 電界効果トランジスタ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI540648B (zh) | 2016-07-01 |
| JP2013544021A (ja) | 2013-12-09 |
| US20120098035A1 (en) | 2012-04-26 |
| TW201222677A (en) | 2012-06-01 |
| US8502273B2 (en) | 2013-08-06 |
| WO2012054122A1 (en) | 2012-04-26 |
| JP5885750B2 (ja) | 2016-03-15 |
| CN103201840A (zh) | 2013-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103201840B (zh) | 具有提高的缓冲击穿电压的hemt | |
| US10312361B2 (en) | Trenched vertical power field-effect transistors with improved on-resistance and breakdown voltage | |
| CN205542793U (zh) | 级联开关结构 | |
| US10043896B2 (en) | III-Nitride transistor including a III-N depleting layer | |
| CN100550415C (zh) | 半导体器件及其制造方法 | |
| CN101416319B (zh) | 具有埋栅的垂直沟道结型场效应晶体管及其制造方法 | |
| US9087704B2 (en) | Semiconductor devices and methods of manufacturing the semiconductor device | |
| CN103180957B (zh) | 具有浮动和接地的衬底区域的hemt | |
| US9257547B2 (en) | III-N device structures having a non-insulating substrate | |
| CN108538717A (zh) | 在GaN材料中制造浮置保护环的方法及系统 | |
| US20220149034A1 (en) | Microelectronic device and method for making the same | |
| WO2013085748A1 (en) | VERTICAL GaN JFET WITH GATE AND SOURCE ELECTRODES ON REGROWN GATE | |
| US10256352B2 (en) | Structures for nitride vertical transistors | |
| CN108447907A (zh) | 晶体管及其制备方法 | |
| WO2015175915A1 (en) | Trenched vertical power field-effect transistors with improved on-resistance and breakdown voltage | |
| CN103178122A (zh) | 具有掩埋式接触的iii-v半导体器件 | |
| US11923448B2 (en) | High voltage blocking III-V semiconductor device | |
| CN113380877A (zh) | 一种双结型场板的功率器件 | |
| CN113594243A (zh) | 一种渐变极化掺杂的增强型GaN纵向场效应晶体管 | |
| CN105655388A (zh) | 一种GaN基P型栅极增强型HEMT器件及其制备方法 | |
| Guo et al. | 3-D Simulation Study of a Normally-OFF GaN Lateral Multi-Channel JFET With Optimized Electrical Field Transfer Terminal Structure | |
| US9054171B2 (en) | HEMT semiconductor device | |
| CN116978926A (zh) | 用于边缘终止的负电荷提取结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |