JP2010206048A - 電界効果トランジスタ装置 - Google Patents

電界効果トランジスタ装置 Download PDF

Info

Publication number
JP2010206048A
JP2010206048A JP2009051604A JP2009051604A JP2010206048A JP 2010206048 A JP2010206048 A JP 2010206048A JP 2009051604 A JP2009051604 A JP 2009051604A JP 2009051604 A JP2009051604 A JP 2009051604A JP 2010206048 A JP2010206048 A JP 2010206048A
Authority
JP
Japan
Prior art keywords
layer
gate electrode
effect transistor
field effect
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009051604A
Other languages
English (en)
Inventor
Kenichiro Tanaka
健一郎 田中
Tetsuzo Ueda
哲三 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2009051604A priority Critical patent/JP2010206048A/ja
Publication of JP2010206048A publication Critical patent/JP2010206048A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】窒化物半導体を用いた電界効果トランジスタ装置において、ノーマリオフを保ちつつチャネル抵抗(オン抵抗)を小さくできるようにする。
【解決手段】電界効果トランジスタ装置は、アンドープGaN層13と、アンドープGaN層13の上に形成されたアンドープAlGaN層14と、アンドープAlGaN層の上に形成され、p型のGaNからなるゲート電極16と、アンドープAlGaN層の上におけるゲート電極の両側方の領域に間隔をおいて形成されたソース電極15及びドレイン電極17とを有している。さらに、アンドープAlGaN層の上におけるゲート電極とソース電極との間及びゲート電極とドレイン電極との間の少なくとも一部の領域には強誘電体層18が形成されており、該強誘電体層は、アンドープAlGaN層と接する部位が正に分極し、且つ、アンドープAlGaN層と反対側の部位が負に分極している。
【選択図】図2

Description

本発明は、電界効果トランジスタ装置に関し、特に窒化物半導体からなる電界効果トランジスタ装置に関する。
窒化物半導体(III族窒化物半導体)は、シリコン(Si)又はヒ化ガリウム(GaAs)等と比べて、バンドギャップ、絶縁破壊電界及び電子の飽和ドリフト速度のいずれもが大きい。また、面方位の(0001)面を主面とする基板上に形成された窒化アルミニウムガリウム(AlGaN)/窒化ガリウム(GaN)からなるヘテロ構造には、自発分極及びピエゾ分極によりヘテロ界面に2次元電子ガスが生じる。このヘテロ界面に生じた2次元電子ガスによって、AlGaN/GaNからなるヘテロ構造には、不純物をドープしなくとも1×1013cm−2以上のシートキャリア濃度を得られる。この高濃度の2次元電子ガスをキャリアとして用いた高電子移動度トランジスタ(high electron mobility transisitor:HEMT)が近年注目を集めており、種々のHEMT構造が提案されている。
図8は従来のAlGaN/GaNからなるヘテロ構造を有する電界効果トランジスタの断面構成を示している。図8に示すように、従来の電界効果トランジスタ(以下、HEMT3と呼ぶ。)は、Siからなる基板上に順次エピタキシャル成長により形成された、AlNからなる低温バッファ層102、アンドープGaN層103及びアンドープAlGaN層104を有している。アンドープAlGaN層104の上には、ソース電極105及びドレイン電極107が互いに間隔をおいて形成され、ゲート電極106は、アンドープAlGaN層104の上のソース電極105及びドレイン電極107の間の領域に形成されている。
図9(a)〜図9(c)はHEMT3に生じる分極、分極電荷、及びエネルギーバンドダイアグラムをそれぞれ模式的に表している(例えば、非特許文献1を参照。)。図9(a)に示すように、GaN層103とAlGaN層104との格子定数の違いから、AlGaN層104に生じるピエゾ分極PPEとAlGaN層104が本来有する自発分極PSPとの和(P=PPE+PSP)によって、図9(b)に示される分極電荷σが生じる。このうち、AlGaN層104中の、該AlGaN層104とGaN層103との界面近傍に存在する分極電荷σを電気的に打ち消すように、GaN層103中の、AlGaN層104とGaN層103との界面近傍に2次元電子ガス103aが誘起される。
ここで、HEMT3のソースドレイン間に電圧を印加すると、チャネル内の電子がソース電極105からドレイン電極107に向かって移動する。このときゲート電極106に加える電圧を制御して、AlGaN層104におけるゲート電極106直下の領域に生じる空乏層の厚さ(深さ)を変化させることにより、ソース電極105からドレイン電極107へ移動する電子、すなわちドレイン電流を制御することが可能となる。
O. Ambacher, B. Foutz, J. Smart, J.R. Shealy, N.G. Weimann, K. Chu. M. Murphy, A.J. Sierakowski, W.J. Schaff, L.F. Eastman, R. Dimitrov, A. Mitchell, and M. Stutzmann, "Two dimensional electron gases induced by spontaneous and piezoelectric polarization in undoped and doped AlGaN/GaN heterostructures," Journal of Applied Physics 87, p.334-344 (2000). L. Shen, S. Heikman, B. Moran, R. Coffie, N.-Q. Zhang, D. Buttari, I. P. Smorchkova, S. Keller, S. P. DenBaars, and U. K. Mishra, "AlGaN/AlN/GaN High-Power Microwave HEMT," IEEE Electron Device Letters 22, 457 (2001). S. Acar, S.B. Lisesivdin, M. Kasap, S. Ozcelik, E. Ozbay, "Determination of two-dimensional electron and hole gas carriers in AlGaN/GaN/AlN heterostructures grown by Metal Organic Chemical Vapor Deposition", Thin Solid Films 516 (2008) 2041. 特開2007−220895号公報 特開2006−156816号公報 特開2006−332593号公報 特開2007−317729号公報 特開2008−211172号公報
上記のように、GaN系化合物半導体を用いたHEMT構造においては、一般に2次元電子ガスのチャネル抵抗は小さい方が望ましい。チャネル抵抗を小さくするには、2次元電子ガス中の電子の移動度を増大させるか、又は2次元電子ガスのキャリア濃度を増大させればよい。
2次元電子ガスの移動度を増大させるには、GaN層103とAlGaN層104との界面にAlN層を1原子層レベルで形成し、AlGaN層に存在する合金散乱を抑制することにより達成することができる(例えば、非特許文献2を参照。)。
一方、2次元電子ガスのキャリア濃度を増大させるには、GaN層103の上に形成されるAlGaN層104のAl組成を増大させるか、又はAlGaN層104の膜厚を増大させることにより達成できる。ところが、GaN層103の上にエピタキシャル成長が可能なAlGaN層104の厚さはAl濃度に依存する臨界膜厚以上にすることはできない。このため、2次元電子ガス濃度を無制限に増大させることはできず、チャネル抵抗を下げるにも限界がある(例えば、非特許文献1を参照。)。
ところで、このようなGaNを用いたHEMT構造をパワーデバイスとして用いる場合に、ノーマリオフ型のデバイスであることが望ましい。その主な理由は、デバイスのオフ状態を得るために新たに負電源を用意する必要がないこと、デバイスの故障時にソースドレイン間に電流が流れないため、安全性が高まることからである。このため、ノーマリオフ型のHEMT構造を実現するための方法が、現在盛んに研究されている。
例えば、特許文献1には、p型のGaN層又はp型のAlGaN層をゲート電極に用いることにより、ノーマリオフを実現することができることが示されている。
一方、特許文献2、特許文献3及び特許文献4には、ゲート電極に強誘電体層を用いることにより、ゲート電極の直下のチャネル部分のキャリアを空乏化させて、ノーマリオフを実現する方法が記載されている。
ところが、このノーマリオフとチャネル抵抗の低減とを両立することは従来難しかった。例えば、特許文献5には、ゲートリセスとp型GaNとを用いることにより、ノーマリオフを実現する構造が記載されている。この構造の場合、Al濃度を増大させるか又はAlGaN層を厚くすることによって、チャネル抵抗を低減することができる。しかしながら、ノーマリオフを実現するには、ゲートリセスによりゲート電極の下側のAlGaN層の厚さを数ナノメートル程度にまで薄くする必要がある。このように薄いAlGaN層を残すようにエッチングを行うことは原理的には可能であるが、再現性を確保することが極めて困難である。
本発明は、前記従来の問題に鑑み、窒化物半導体を用いた電界効果トランジスタ装置において、ノーマリオフを保ちつつチャネル抵抗(オン抵抗)を小さくできるようにすることを目的とする。
前記の目的を達成するため、本発明は、電界効果トランジスタ装置を、p型窒化物半導体からなるゲート電極とソース電極との間及び該ゲート電極とドレイン電極との間の少なくとも一部の領域に強誘電体層を形成し、該強誘電体層のチャネル領域に近い部位を正に分極させ、チャネル領域から遠い部位を負に分極させる構成とする。
具体的に、本発明に係る電界効果トランジスタ装置は、第1の窒化物半導体からなる第1の半導体層と、第1の半導体層の上に形成され、第1の窒化物半導体よりもバンドギャップが大きい第2の窒化物半導体からなる第2の半導体層と、第2の半導体層の上に形成され、第1導電型の第3の窒化物半導体からなるゲート電極と、第2の半導体層の上におけるゲート電極の両側方の領域にそれぞれ間隔をおいて形成されたソース電極及びドレイン電極と、第2の半導体層の上におけるゲート電極とソース電極との間及びゲート電極とドレイン電極との間の少なくとも一部の領域に形成された強誘電体層とを備え、第1導電型がp型の場合には、強誘電体層は、第2の半導体層と接する部位が正に分極し、且つ、第2の半導体層と反対側の部位が負に分極しており、第1導電型がn型の場合には、強誘電体層は、第2の半導体層と接する部位が負に分極し、且つ、第2の半導体層と反対側の部位が正に分極していることを特徴とする。
本発明の電界効果トランジスタ装置によると、第2の半導体層上におけるゲート電極とソース電極との間及びゲート電極とドレイン電極との間の少なくとも一部の領域に形成された強誘電体層を備えているため、強誘電体層が有する自発分極が第1の半導体層と第2の半導体層とに追加される。これにより、固定電荷が増加して2次元電子ガス(又は2次元ホールガス)の濃度も増大するため、2次元電子ガス(又は2次元ホールガス)のチャネル抵抗が減少する。また、ゲート電極にp型(又はn型)の窒化物半導体を用いていることから、ノーマリオフを実現できる。
本発明の電界効果トランジスタ装置において、強誘電体層は、ゲート電極の下側部分には形成されていないことが好ましい。
本発明の電界効果トランジスタ装置において、強誘電体層には、BaTiO、(Pb,La)(Zr,Ti)O 、SrBiTa、BiTi、LiNbO及びSrNbからなる群から選ばれる少なくとも1つ、又はBaMgF及びBaMnFのうちの少なくとも1つ、又はポリフッ化ビニリデンを用いることができる。
なお、本発明の電界効果トランジスタ装置において、第1の窒化物半導体及び第2の窒化物半導体には、第2の窒化物半導体のバンドギャップが第1の窒化物半導体のバンドギャップよりも大きい組成範囲で、それぞれAl1−x−yGaInN(0≦x≦1、0≦y≦1、x+y≦1)を用いることができる。
本発明に係る電界効果トランジスタによると、ノーマリオフを保ちつつチャネル抵抗を低減することができる。
(第1の実施形態)
本発明の第1の実施形態について図面を参照しながら説明する。
図1は本発明の第1の実施形態に係る電界効果トランジスタ装置の断面構成を模式的に表している。
図1に示すように、第1の実施形態に係る電界効果トランジスタ装置(以下、HEMT1と呼ぶ。)は、例えば、シリコン(Si)、炭化ケイ素(SiC)又はサファイア(単結晶Al)等からなる基板11の主面上にエピタキシャル成長により順次形成された、AlNからなる低温バッファ層12、アンドープGaN層13及びアンドープAlGaN層14を有している。
アンドープAlGaN層14の上の両端部には、ソース電極15及びドレイン電極17が形成されている。また、アンドープAlGaN層14の上のソース電極15及びドレイン電極17の間の領域には、ゲート電極16が形成されている。ここで、ソース電極15及びドレイン電極17は、例えば厚さが20nmのチタン(Ti)と厚さが150nmのアルミニウム(Al)とにより形成されており、ゲート電極16は、例えば厚さが100nmのp型のGaNにより形成されている。
さらに、第1の実施形態の特徴として、アンドープAlGaN層14の上におけるゲート電極16とソース電極15との間、及びゲート電極16とドレイン電極17との間の領域には、強誘電体層18がそれぞれ形成されている。強誘電体層18には、チタン酸バリア膜(BaTiO)、ジルコンチタン酸鉛ランタン((Pb,La)(Zr,Ti)O)、タンタル酸ストロンチウムビスマス(SrBiTa)、チタン酸ビスマス(BiTi)、ニオブ酸リチウム(LiNbO)及びニオブ酸ストロンチウム(SrNb)からなる群から選ばれる少なくとも1つ、又は四フッ化バリウムマグネシウム(BaMgF)及び四フッ化バリウムマンガン(BaMnF)のうちの少なくとも1つ、又はポリフッ化ビニリデンを用いることができる。
ここで、例えば、強誘電体層18にBaTiOを用いる場合には、該強誘電体層18の厚さは例えば500nmとすればよい。
図2に示すように、本実施形態に係るHEMT1は、ソース電極15、ドレイン電極17及びゲート電極16及び強誘電体層18をそれぞれパターニングした後、各強誘電体層18にポーリング処理を施す。
具体的には、各強誘電体層18の上に、厚さが100nmのAlからなる処理電極19をそれぞれ形成し、形成された処理電極19が負に、ソース電極15が正となるように電界を加える。すなわち、強誘電体層18とアンドープGaN層13の2次元電子ガスとに電界を印加することにより、各強誘電体層18のアンドープAlGaN層14と接する下部に正の電荷が生じ、各強誘電体層18の上部に負の電荷が生じる。これにより、各強誘電体層18は、アンドープAlGaN層14と接する部位が正に分極し、且つ、アンドープAlGaN層14と反対側の部位が負に分極する。
ここで、ポーリング処理は、例えば強誘電体層18にBaTiOを用いる場合には、印加電圧を100Vとして、120秒程度行えばよい。
なお、ポーリング処理の終了後には、各強誘電体層18の上に形成された処理電極19はそのまま残しておいても構わないが、ソースドレイン間の耐圧を確保するには取り除くことが望ましい。
なお、ゲート電極16の下側に強誘電体層18を設けない理由は、ゲート電極16に印加する電圧によって強誘電体層18の分極が変化すると、これにより、ソースドレイン間に流れる電流が変化してしまい、デバイスの特性が不安定になるからである。特に、強誘電体層18における分極の応答速度は、上記で述べたp型GaN又はp型AlGaNを用いる場合と比べてかなり遅くなるため、強誘電体層18をゲート電極16の下側に設けると応答速度が低下する。従って、ゲート電極16の下側には強誘電体層18を設けないことが好ましい。
第1の実施形態においては、ゲート電極16にp型のGaNを用いており、これによりHEMT1はノーマリオフ型の電界効果トランジスタ装置となる。但し、HEMT1をノーマリオフ動作をさせるには、ゲート電極16にp型のGaNを用いる構成に限られない。例えば、p型のAlGaN、p型の酸化亜鉛(ZnO)又はp型の酸化ニッケル(NiO)等を用いてもよい。
本願発明者らは、上記のような構成を採るHEMT1において、ノーマリオフ動作を実現しつつチャネル抵抗を小さくすることができることを初めて見出した。
図3(a)〜図3(c)は、第1の実施形態に係るHEMT1に生じる分極、分極電荷、及びエネルギーバンドダイアグラムをそれぞれ模式的に表している。
図3(a)に示すように、アンドープAlGaN層14の上のゲート電極16とソース電極15との間、及びゲート電極16とドレイン電極17との間の領域に形成された強誘電体層18が持つ自発分極PSP2が追加される。このため、図3(b)に示すように、分極電荷に固定電荷σ2が追加される。これにより、2次元電子ガス13aの濃度はσ2分だけ増加するため、2次元電子ガス13aのチャネル抵抗が減少する。このように、HEMT1においては、チャネル領域における各強誘電体層18の下側部分の抵抗は、強誘電体層18によって生じる自発分極PSP2の影響によりチャネル抵抗が減少する。
さらに、ゲート電極16には、p型GaN又はp型AlGaN等を用いていることから、ゲート電圧が0Vのときにチャネルは遮断されている。
図4(a)は第1の実施形態に係るHEMT1におけるソースドレイン間電圧Vに対するソースドレイン間電流Iとの関係(以下、I−V特性と略称する。)を示している。図4(b)に比較用として従来のHEMT3におけるI−V特性を示す。ここでは、ゲート電圧Vを0Vから6Vまで1V刻みで変化させている。
図4(a)からは、第1の実施形態に係るHEMT1は、アンドープAlGaN層14の上に強誘電体層18を設けているため、ソースドレイン間電流Iが上昇していることが分かる。
図5に第1の実施形態に係るHEMT1と従来のHEMT3とのソースドレイン間電流Iのゲート電圧V依存性を示す。図5からは、強誘電体層18を設けたHEMT1においても、閾値電圧は0V以上となっており、ノーマリオフが実現されていることが分かる。
以上のように、第1の実施形態に係るHEMT1は、ノーマリオフを実現しつつ、チャネル抵抗を減少させることができる。
(第2の実施形態)
以下、本発明の第2の実施形態に係る電界効果トランジスタ装置の断面構成を模式的に示している。
第1の実施形態においては、チャネルに2次元電子ガスを用いたが、2次元ホールガスをチャネルに用いてもよい。この場合には、強誘電体層の分極の方向は2次元電子ガスの場合と逆になる。以下に具体的に説明する。
図6に示すように、第2の実施形態に係る電界効果トランジスタ装置(以下、HEMT2と呼ぶ。)は、例えば、シリコン、炭化ケイ素又はサファイア等からなる基板21の主面上にエピタキシャル成長により順次形成された、AlNからなる低温バッファ層22、アンドープAlGaN層23、アンドープGaN層24及びアンドープAlGaN層25を有している。
アンドープAlGaN層25の上の両端部には、ソース電極26及びドレイン電極28が形成されている。また、アンドープAlGaN層25の上のソース電極26及びドレイン電極28の間の領域には、ゲート電極27が形成されている。ここで、ソース電極26及びドレイン電極28は、例えば厚さが20nmのTiと厚さが150nmのAlとにより形成されており、ゲート電極27は、例えば厚さが100nmのn型のGaNにより形成されている。このような構造においては、アンドープAlGaN層25とアンドープGaN層24との境界において2次元ホールガスが生じることが報告されている(例えば、非特許文献3を参照。)。
第2の実施形態の特徴として、アンドープAlGaN層25の上におけるゲート電極27とソース電極26との間、及びゲート電極27とドレイン電極28との間の領域には、強誘電体層29がそれぞれ形成されている。強誘電体層29には、BaTiO、(Pb,La)(Zr,Ti)O、SrBiTa、BiTi、LiNbO及びSrNbからなる群から選ばれる少なくとも1つ、又はBaMgF及びBaMnFのうちの少なくとも1つ、又はポリフッ化ビニリデンを用いることができる。
ここで、例えば、強誘電体層29にBaTiOを用いる場合には、該強誘電体層29の厚さは500nmとする。
第2の実施形態に係るHEMT2に対しても、第1の実施形態のHEMT1と同様に、デバイスを動作させる前に、各強誘電体層29にポーリング処理を施す。
具体的には、各強誘電体層29の上に、厚さが100nmのAlからなる処理電極30をそれぞれ形成し、形成された処理電極30が正に、ソース電極26が負となるように電界を加える。すなわち、強誘電体層29とアンドープGaN層24の2次元ホールガスとに電界を印加することにより、各強誘電体層29のアンドープAlGaN層25と接する下部に負の電荷が生じ、各強誘電体層29の上部に正の電荷が生じる。これにより、各強誘電体層29は、アンドープAlGaN層25と接する部位が負に分極し、且つ、アンドープAlGaN層25と反対側の部位が正に分極する。
ここで、ポーリング処理は、例えば強誘電体層29にBaTiOを用いる場合には、印加電圧を100Vとして、120秒程度行えばよい。
なお、ポーリング処理の終了後には、各強誘電体層29の上に形成された処理電極30はそのまま残しておいてもよく、ソースドレイン間の耐圧を確保するために取り除いてもよい。
第2の実施形態においては、ゲート電極16にn型のGaNを用いており、これによりHEMT2はノーマリオフ型の電界効果トランジスタ装置となる。但し、HEMT2をノーマリオフ動作をさせるには、ゲート電極27にn型のGaNを用いる構成に限られない。例えば、n型のAlGaNを用いてもよい。
図7(a)〜図7(c)は、第2の実施形態に係るHEMT2における図6のVII−VII線に沿って生じる分極、分極電荷、及びエネルギーバンドダイアグラムをそれぞれ模式的に表している。
図7(c)で示したバンド構造により、図7(a)には、2次元ホールガス24bが誘起されることが分かる。この構造において、強誘電体層29が持つ自発分極PSP2による分極電荷σ2によって、2次元ホールガス濃度を大きくすることができる。なお、符号24aは2次元電子ガスである。
以上のように、第2の実施形態に係るp型のHEMT2においても、ノーマリオフを実現しながら、チャネル抵抗を減少させることができる。
本発明に係る電界効果トランジスタ装置は、ノーマリオフを保ちつつチャネル抵抗を低減することができ、特に窒化物半導体からなる電界効果トランジスタ装置であって、例えば電源回路等で用いられるパワートランジスタ等として有用である。
本発明の第1の実施形態に係る電界効果トランジスタ装置を示す断面図である。 本発明の第1の実施形態に係る電界効果トランジスタ装置に対して行うポーリング処理方法を示す模式的な断面図である。 (a)〜(c)は本発明の第1の実施形態に係る電界効果トランジスタ装置であって、(a)は各窒化物半導体層に生じる分極、(b)は各窒化物半導体層に生じる分極電荷、(c)は各窒化物半導体層に生じるエネルギーバンドを示す図である。 (a)は本発明の第1の実施形態に係る電界効果トランジスタ装置におけるI−V特性を示すグラフである。(b)は従来例に係る電界効果トランジスタ装置におけるI−V特性を示すグラフである。 本発明の第1の実施形態に係る電界効果トランジスタ装置のI−V特性を従来例と共に示したグラフである。 本発明の第2の実施形態に係る電界効果トランジスタ装置とそのポーリング処理方法とを示す模式的な断面図である。 (a)〜(c)は本発明の第2の実施形態に係る電界効果トランジスタ装置であって、(a)は図6の各窒化物半導体層のVII−VII線に沿って生じる分極、(b)は各窒化物半導体層に生じる分極電荷、(c)は各窒化物半導体層に生じるエネルギーバンドを示す図である。 従来例に係る窒化物半導体からなる電界効果トランジスタ装置を示す断面図である。 (a)〜(c)は従来例に係る電界効果トランジスタ装置であって、(a)は各窒化物半導体層に生じる分極、(b)は各窒化物半導体層に生じる分極電荷、(c)は各窒化物半導体層に生じるエネルギーバンドを示す図である。
11 基板
12 低温バッファ層
13 アンドープGaN層
13a 2次元電子ガス
14 アンドープAlGaN層
15 ソース電極
16 ゲート電極
17 ドレイン電極
18 強誘電体層
19 処理電極
21 基板
22 低温バッファ層
23 アンドープAlGaN層
24 アンドープGaN層
24a 2次元電子ガス
24b 2次元ホールガス
25 アンドープAlGaN層
26 ソース電極
27 ゲート電極
28 ドレイン電極
29 強誘電体層
30 処理電極

Claims (3)

  1. 第1の窒化物半導体からなる第1の半導体層と、
    前記第1の半導体層の上に形成され、前記第1の窒化物半導体よりもバンドギャップが大きい第2の窒化物半導体からなる第2の半導体層と、
    前記第2の半導体層の上に形成され、第1導電型の第3の窒化物半導体からなるゲート電極と、
    前記第2の半導体層の上における前記ゲート電極の両側方の領域にそれぞれ間隔をおいて形成されたソース電極及びドレイン電極と、
    前記第2の半導体層の上における前記ゲート電極と前記ソース電極との間及び前記ゲート電極と前記ドレイン電極との間の少なくとも一部の領域に形成された強誘電体層とを備え、
    前記第1導電型がp型の場合には、前記強誘電体層は、前記第2の半導体層と接する部位が正に分極し、且つ、前記第2の半導体層と反対側の部位が負に分極しており、
    前記第1導電型がn型の場合には、前記強誘電体層は、前記第2の半導体層と接する部位が負に分極し、且つ、前記第2の半導体層と反対側の部位が正に分極していることを特徴とする電界効果トランジスタ装置。
  2. 前記強誘電体層は、前記ゲート電極の下側部分には形成されていないことを特徴とする請求項1に記載の電界効果トランジスタ装置。
  3. 前記強誘電体層は、BaTiO、(Pb,La)(Zr,Ti)O 、SrBiTa、BiTi、LiNbO及びSrNbからなる群から選ばれる少なくとも1つ、又はBaMgF及びBaMnFのうちの少なくとも1つ、又はポリフッ化ビニリデンにより構成されていることを特徴とする請求項1又は2に記載の電界効果トランジスタ装置。
JP2009051604A 2009-03-05 2009-03-05 電界効果トランジスタ装置 Pending JP2010206048A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009051604A JP2010206048A (ja) 2009-03-05 2009-03-05 電界効果トランジスタ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009051604A JP2010206048A (ja) 2009-03-05 2009-03-05 電界効果トランジスタ装置

Publications (1)

Publication Number Publication Date
JP2010206048A true JP2010206048A (ja) 2010-09-16

Family

ID=42967229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009051604A Pending JP2010206048A (ja) 2009-03-05 2009-03-05 電界効果トランジスタ装置

Country Status (1)

Country Link
JP (1) JP2010206048A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012063329A1 (ja) * 2010-11-10 2012-05-18 三菱電機株式会社 半導体装置、および半導体装置の製造方法
CN103201840A (zh) * 2010-10-20 2013-07-10 美国国家半导体公司 具有提高的缓冲击穿电压的hemt
WO2013137267A1 (ja) * 2012-03-12 2013-09-19 次世代パワーデバイス技術研究組合 窒化物系化合物半導体素子
JP2017228571A (ja) * 2016-06-20 2017-12-28 株式会社東芝 半導体装置、電源回路、及び、コンピュータ
DE102021201791A1 (de) 2021-02-25 2022-08-25 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Transistor mit hoher Elektronenbeweglichkeit (HEMT), Transistoranordnung, Verfahren zum Steuern eines HEMTs und Verfahren zum Herstellen eines HEMTs

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103201840A (zh) * 2010-10-20 2013-07-10 美国国家半导体公司 具有提高的缓冲击穿电压的hemt
JP2013544021A (ja) * 2010-10-20 2013-12-09 ナショナル セミコンダクター コーポレーション バッファ降伏電圧が増大されたhemt
CN103201840B (zh) * 2010-10-20 2016-11-02 美国国家半导体公司 具有提高的缓冲击穿电压的hemt
WO2012063329A1 (ja) * 2010-11-10 2012-05-18 三菱電機株式会社 半導体装置、および半導体装置の製造方法
JP5550740B2 (ja) * 2010-11-10 2014-07-16 三菱電機株式会社 半導体装置、および半導体装置の製造方法
WO2013137267A1 (ja) * 2012-03-12 2013-09-19 次世代パワーデバイス技術研究組合 窒化物系化合物半導体素子
JP2017228571A (ja) * 2016-06-20 2017-12-28 株式会社東芝 半導体装置、電源回路、及び、コンピュータ
DE102021201791A1 (de) 2021-02-25 2022-08-25 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Transistor mit hoher Elektronenbeweglichkeit (HEMT), Transistoranordnung, Verfahren zum Steuern eines HEMTs und Verfahren zum Herstellen eines HEMTs
WO2022180127A1 (de) 2021-02-25 2022-09-01 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Transistor mit hoher elektronenbeweglichkeit (hemt), transistoranordnung, verfahren zum steuern eines hemts und verfahren zum herstellen eines hemts

Similar Documents

Publication Publication Date Title
JP5487615B2 (ja) 電界効果半導体装置及びその製造方法
US9196614B2 (en) Inverted III-nitride P-channel field effect transistor with hole carriers in the channel
JP5334149B2 (ja) 窒化物半導体電界効果トランジスタ
JP4755961B2 (ja) 窒化物半導体装置及びその製造方法
TWI431770B (zh) 半導體裝置及製造其之方法
JP5126733B2 (ja) 電界効果トランジスタ及びその製造方法
JP5684574B2 (ja) 半導体装置
US20160336437A1 (en) Field effect transistor
US8344422B2 (en) Semiconductor device
JP5780613B2 (ja) 改良された接着力を有する半導体デバイス及びその製造方法
JP2007220895A (ja) 窒化物半導体装置およびその製造方法
JP5534661B2 (ja) 半導体装置
JP2017073506A (ja) 窒化物半導体装置およびその製造方法
KR20100138871A (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP2007035905A (ja) 窒化物半導体素子
JP2010225765A (ja) 半導体装置及びその製造方法
US20100038680A1 (en) Iii-nitride semiconductor field effect transistor
WO2014050740A1 (ja) スイッチング素子
JP6343807B2 (ja) 電界効果トランジスタおよびその製造方法
JP5582378B2 (ja) 電界効果半導体装置及びその製造方法
JP2007080855A (ja) 電界効果型トランジスタ
JP5071761B2 (ja) 窒化物半導体電界効果トランジスタ
JP2010206048A (ja) 電界効果トランジスタ装置
JP7216523B2 (ja) 窒化物半導体装置
JP2011142358A (ja) 窒化物半導体装置